KR20190138276A - Wiring structure and semiconductor device - Google Patents

Wiring structure and semiconductor device Download PDF

Info

Publication number
KR20190138276A
KR20190138276A KR1020190062910A KR20190062910A KR20190138276A KR 20190138276 A KR20190138276 A KR 20190138276A KR 1020190062910 A KR1020190062910 A KR 1020190062910A KR 20190062910 A KR20190062910 A KR 20190062910A KR 20190138276 A KR20190138276 A KR 20190138276A
Authority
KR
South Korea
Prior art keywords
intermetallic compound
metal element
wiring structure
wiring
insulator layer
Prior art date
Application number
KR1020190062910A
Other languages
Korean (ko)
Inventor
준이치 코이케
Original Assignee
가부시키가이샤 마테리알 콘셉토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 마테리알 콘셉토 filed Critical 가부시키가이샤 마테리알 콘셉토
Publication of KR20190138276A publication Critical patent/KR20190138276A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

An objective of the present invention is to provide a wiring material which has excellent conductivity and adhesiveness between a conductor and an insulator without a diffusion barrier layer and a semiconductor device using the same. According to the present invention, a wiring structure comprises a conductor made of an intermetallic compound and an insulator layer. The intermetallic compound preferably comprises two or more metallic elements selected from a group comprising Al, Fe, Co, Ni, and Zn. Also, the intermetallic compound is preferably one or more selected from an intermetallic compound made of Al and Co, an intermetallic compound made of Al and Fe, an intermetallic compound made of Al and Ni, an intermetallic compound made of Co and Fe, and an intermetallic compound made of Ni and Zn.

Description

배선 구조체 및 반도체 장치{Wiring structure and semiconductor device}Wiring structure and semiconductor device

본 발명은 트랜지스터와 외부 회로를 접속하기 위한 다층 배선 구조체가 있는 배선 구조체 및 반도체 장치에 관한 것이다.The present invention relates to a wiring structure and a semiconductor device having a multilayer wiring structure for connecting a transistor and an external circuit.

반도체 장치는 트랜지스터와 외부 회로를 접속하기 위한 다층 배선 구조체를 갖는다. 이 중, 다층 배선 구조체는 구리로 이루어지는 도전체 배선과, 절연체와, 그들 계면에 배치되는 확산 배리어층으로 이루어진다. 확산 배리어층은 구리가 절연체 속으로 확산되는 것을 방지하기 위해서 사용하며, 통상, TiN 또는 TaN과 Ti, Ta, Ru 및 Co 중 어느 하나와의 적층체로 이루어지는 것이다(비특허문헌 1).The semiconductor device has a multilayer wiring structure for connecting a transistor and an external circuit. Among these, the multilayer wiring structure consists of a conductor wiring made of copper, an insulator, and a diffusion barrier layer disposed at those interfaces. A diffusion barrier layer is used in order to prevent copper from diffusing into an insulator, and usually consists of a laminated body of TiN or TaN, and any one of Ti, Ta, Ru, and Co (nonpatent literature 1).

여기서, 다층 배선 구조체를 제작할 경우, 우선 절연체막을 형성하고, 이어서 포토리소그래피법을 이용하여 절연체막의 표면부터 에칭함으로써 홈을 형성하고, 홈 내부에 확산 배리어층을 형성하며, 마지막으로 구리를 채워넣어 도전체 배선을 형성한다.Here, when fabricating a multi-layered wiring structure, first, an insulator film is formed, and then a groove is formed by etching from the surface of the insulator film using a photolithography method, a diffusion barrier layer is formed inside the groove, and finally, copper is filled in to conduct Form sieve wiring.

그런데 최근에는 반도체 장치의 고성능화를 실현하기 위해서, 반도체 장치를 구성하는 요소 부품의 미세화가 이루어지고 있다. 다층 배선 구조체도 미세화되어 도전체 배선의 전기 저항이 증가한다. 현재 사용되고 있는 구리로 이루어지는 도전체 배선은 구리의 자유전자의 평균 자유 행정이 약 40㎚이기 때문에, 도전체 배선의 선폭 또는 선고가 40㎚ 이하로 미세화되면, 전기 저항율이 급격하게 증가한다.In recent years, in order to realize high performance of semiconductor devices, miniaturization of component parts constituting semiconductor devices has been made. The multilayer wiring structure is also miniaturized to increase the electrical resistance of the conductor wiring. Since the conductor wiring made of copper currently used has an average free path of free electrons of copper of about 40 nm, the electrical resistivity increases rapidly when the line width or line height of the conductor wiring becomes finer than 40 nm.

선폭이 40㎚ 이하인 도전체 배선에서, 전기 저항율이 과도하게 높아지는 것을 회피하기 위해서, 평균 자유 행정과 벌크 전기 저항율과의 곱이 구리의 그것보다 작은 값이 되는 금속을 선택하여 구리의 대체로 하는 것이 보고되고 있다. 예를 들면, 비특허문헌 2에서는, 그러한 금속으로서 Rh, Ir, Ni, Mo, Co, Ru이 제안되고 있다. 그러나, 이러한 금속은 절연체 표면에서 응집하는 경향이 있어, 절연체에 형성된 배선용 홈에 채워넣는 것이 곤란하다.In conductor wiring having a line width of 40 nm or less, in order to avoid excessively high electrical resistivity, it has been reported to select a metal in which the product of the average free stroke and the bulk electrical resistivity is smaller than that of copper to replace copper. . For example, in Non-Patent Document 2, Rh, Ir, Ni, Mo, Co, and Ru are proposed as such metals. However, such metal tends to aggregate on the surface of the insulator, and it is difficult to fill it in the wiring groove formed in the insulator.

현재 다층 배선 구조체가 갖고 있는 또하나의 과제는 도전체 배선이 점유해야 할 홈의 일부를 확산 배리어층이 점유하고 있다는 것에 있다. 이 때문에, 확산 배리어층이 없는 경우와 비교하여, 배선의 실효 저항율은 보다 높은 값이 된다. 확산 배리어층의 존재에 의해 전기 저항율이 과도하게 높아지는 것을 회피하려면, 확산 배리어층을 필요로 하지 않는 도전체 재료를 사용하는 것을 생각할 수 있지만, 현재 그러한 재료는 사용되고 있지 않다.Another problem that the multilayer wiring structure currently has is that the diffusion barrier layer occupies a part of the groove to be occupied by the conductor wiring. For this reason, compared with the case where there is no diffusion barrier layer, the effective resistivity of wiring becomes a higher value. In order to avoid excessively high electrical resistivity due to the presence of the diffusion barrier layer, it is conceivable to use a conductor material that does not require the diffusion barrier layer, but such a material is not currently used.

이와 같이, 반도체 장치의 다층 배선 구조체에서는, 미세화의 진전에 따라 구리 배선의 전기 저항율이 과도하게 상승한다는 과제가 있다. 또한, 성막 시에 구리가 응집하기 쉽도록 절연체에 형성된 배선용 홈에 채워넣기 어렵다는 과제가 있다. 더욱이, 확산 배리어층이 배선 홈의 일부를 점유함으로써 실효 전기 저항율이 과도하게 상승한다는 과제가 있다.Thus, in the multilayer wiring structure of a semiconductor device, there exists a subject that the electrical resistivity of a copper wiring rises excessively with progress of refinement | miniaturization. Moreover, there exists a subject that it is difficult to fill in the groove | channel for wiring formed in the insulator so that copper may aggregate easily at the time of film-forming. Furthermore, there is a problem that the effective electrical resistivity excessively increases when the diffusion barrier layer occupies a part of the wiring groove.

A. E. Kaloyeros　and　E. Eisenbraun, Annual　Review　of　Materials　Science, 30, 363-385(2000). A. E. Kaloyeros and E. Eisenbraun, Annual Review of materials, Science, 30, 363-385 (2000). D. Gall, Journal　of　Applied　Physics, 119, 085201(2016). D. Gall, Journal of Applied Physics, 119, 085201 (2016).

본 발명은 이상과 같은 실정에 비추어 이루어진 것으로, 확산 배리어층을 필요로 하지 않고, 도전성 및 도전체와 절연체 사이의 밀착성이 우수한 배선 재료 및 그것을 사용한 반도체 소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to provide a wiring material excellent in conductivity and adhesion between a conductor and an insulator and a semiconductor device using the same without requiring a diffusion barrier layer.

본 발명자들은 금속간 화합물을 도전체로서 사용함으로써, 확산 배리어층을 필요로 하지 않고, 도전성 및 도전체와 절연체 사이의 밀착성이 우수한 배선 재료를 얻을 수 있는 것을 발견하여 본 발명을 완성하기에 이르렀다. 구체적으로, 본 발명은 이하의 것을 제공한다.MEANS TO SOLVE THE PROBLEM The present inventors came to complete this invention by discovering that the wiring material excellent in electroconductivity and adhesiveness between a conductor and an insulator can be obtained by using an intermetallic compound as a conductor, without requiring a diffusion barrier layer. Specifically, the present invention provides the following.

(1) 금속간 화합물로 이루어지는 도전체와 절연체층을 갖는 배선 구조체.(1) A wiring structure having a conductor and an insulator layer made of an intermetallic compound.

(2) 상기 금속간 화합물은 Al, Fe, Co, Ni 및 Zn으로 이루어지는 군으로부터 선택되는 2종 이상의 금속 원소를 포함하는, (1)에 기재된 배선 구조체.(2) The wiring structure according to (1), wherein the intermetallic compound contains two or more metal elements selected from the group consisting of Al, Fe, Co, Ni, and Zn.

(3) 상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Fe 및 Co로 이루어지는 금속간 화합물 및 Ni 및 Zn으로 이루어지는 금속간 화합물로부터 선택되는 1종 이상인, (1) 또는 (2)에 기재된 배선 구조체.(3) The intermetallic compound is an intermetallic compound composed of Co and Al, an intermetallic compound composed of Fe and Al, an intermetallic compound composed of Ni and Al, an intermetallic compound composed of Fe and Co, and a metal composed of Ni and Zn. Wiring structure as described in (1) or (2) which is 1 or more types chosen from liver compound.

(4) 상기 절연체층이 무기산화물에 의해 구성되고, 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며, 해당 절연체층의 산화물 형성 표준 자유 에너지의 절대치에 대하여, 상기 제1 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 작고, 또한 상기 제2 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 큰, (1)에 기재된 배선 구조체.(4) The said insulator layer is comprised by an inorganic oxide, and said intermetallic compound contains a 1st metal element and a 2nd metal element, and with respect to the absolute value of the oxide formation standard free energy of the said insulator layer, the said 1st metal The wiring structure according to (1), wherein the absolute value of the oxide-forming standard free energy of the element is small and the absolute value of the oxide-forming standard free energy of the second metal element is large.

(5) 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며, 상기 제1 금속 원소는 Fe, Co, Ni, Cu 및 Zn으로 이루어지는 군으로부터 선택되는 1종 이상이고, 상기 제2 금속 원소는 Al 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상인, (1) 또는 (4)에 기재된 배선 구조체.(5) The said intermetallic compound contains a 1st metal element and a 2nd metal element, and said 1st metal element is 1 or more types chosen from the group which consists of Fe, Co, Ni, Cu, and Zn, and said 2nd The wiring structure as described in (1) or (4) whose metal element is 1 or more types chosen from the group which consists of Al and Sb.

(6) 상기 도전체 및 상기 절연체층의 사이에, 적어도 상기 제2 금속 원소 및 산소가 결합하여 구성되는 금속 산화물층이 개재되는, (1), (4) 및 (5) 중 어느 하나에 기재된 배선 구조체.(6) The method according to any one of (1), (4) and (5), wherein a metal oxide layer constituted by bonding at least the second metal element and oxygen is interposed between the conductor and the insulator layer. Wiring structure.

(7) 상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Cu 및 Al으로 이루어지는 금속간 화합물 및 Ni 및 Sb으로 이루어지는 금속간 화합물로 이루어지는 군으로부터 선택되는 1종 이상인, (1) 및 (4)∼(6) 중 어느 하나에 기재된 배선 구조체.(7) The intermetallic compound is an intermetallic compound composed of Co and Al, an intermetallic compound composed of Fe and Al, an intermetallic compound composed of Ni and Al, an intermetallic compound composed of Cu and Al, and a metal composed of Ni and Sb. The wiring structure according to any one of (1) and (4) to (6), which is at least one member selected from the group consisting of hepatic compounds.

(8) 반도체 장치에서, 반도체 소자와 외부 회로를 접속하기 위한, (1)∼(7) 중 어느 한 항에 기재된 배선 구조체.(8) The wiring structure according to any one of (1) to (7), for connecting a semiconductor element and an external circuit in a semiconductor device.

(9) 반도체 소자와 배선 구조체를 포함하는 반도체 장치로서, 상기 배선 구조체는 금속간 화합물에 의해 구성되는 도전체와 절연체층을 갖고, 상기 반도체 소자와 외부 회로를 접속하는 반도체 장치.(9) A semiconductor device comprising a semiconductor element and a wiring structure, wherein the wiring structure has a conductor and an insulator layer made of an intermetallic compound, and connects the semiconductor element and an external circuit.

(10) 상기 절연체층이 무기산화물에 의해 구성되고, 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며, 해당 절연체층의 산화물 형성 표준 자유 에너지의 절대치에 대하여, 상기 제1 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 작고, 또한 상기 제2 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 큰, (9)에 기재된 반도체 장치.(10) The insulator layer is made of an inorganic oxide, and the intermetallic compound includes a first metal element and a second metal element, and with respect to the absolute value of the oxide free standard free energy of the insulator layer, the first metal The semiconductor device according to (9), wherein the absolute value of the oxide-forming standard free energy of the element is small and the absolute value of the oxide-forming standard free energy of the second metal element is large.

(11) 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하고, 상기 제1 금속 원소는 Fe, Co, Ni, Cu 및 Zn으로 이루어지는 군으로부터 선택되는 1종 이상이고,(11) The intermetallic compound includes a first metal element and a second metal element, and the first metal element is at least one selected from the group consisting of Fe, Co, Ni, Cu, and Zn,

상기 제2 금속 원소는 Al 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상인, (9) 또는 (10)에 기재된 반도체 장치.The semiconductor device according to (9) or (10), wherein the second metal element is at least one member selected from the group consisting of Al and Sb.

(12) 상기 도전체 및 상기 절연체층의 사이에, 적어도 상기 제2 금속 원소 및 산소가 결합하여 구성되는 금속 산화물층이 개재되는, (9)∼(11) 중 어느 하나에 기재된 반도체 장치.(12) The semiconductor device according to any one of (9) to (11), wherein a metal oxide layer formed by bonding at least the second metal element and oxygen is interposed between the conductor and the insulator layer.

(13) 상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Cu 및 Al으로 이루어지는 금속간 화합물 및 Ni 및 Sb으로 이루어지는 금속간 화합물로 이루어지는 군으로부터 선택되는 1종 이상인, (9)∼(12) 중 어느 하나에 기재된 반도체 장치.(13) The intermetallic compound is an intermetallic compound composed of Co and Al, an intermetallic compound composed of Fe and Al, an intermetallic compound composed of Ni and Al, an intermetallic compound composed of Cu and Al, and a metal composed of Ni and Sb. The semiconductor device according to any one of (9) to (12), which is at least one member selected from the group consisting of hepatic compounds.

(14) (1)∼(8) 중 어느 하나에 기재된 배선 구조체를 제조하는 방법으로서, 산화물로 이루어지는 절연체층을 갖는 기판을 100℃ 이상 500℃ 이하로 가열하고, 해당 기판 상에 2종의 금속 원소를 증착하여 금속간 화합물로 이루어지는 도전체를 형성하는 배선 구조체의 제조 방법.(14) A method for producing the wiring structure according to any one of (1) to (8), wherein a substrate having an insulator layer made of an oxide is heated to 100 ° C or more and 500 ° C or less, and two kinds of metals are formed on the substrate. A method for producing a wiring structure in which an element is deposited to form a conductor made of an intermetallic compound.

본 발명에 따르면, 반도체 소자의 배선 구조체에서, 확산 배리어층을 필요로 하지 않으며, 예를 들면 선폭 40㎚ 이하의 미세한 도전체를 갖는 배선을 구성해도, 실효 전기 저항율이 과도하게 높은 값이 되는 것을 회피할 수 있기 때문에, 이것을 사용하여 고성능 반도체 장치를 제조할 수 있다.According to the present invention, the wiring structure of a semiconductor element does not require a diffusion barrier layer, and even if a wiring having a fine conductor having a line width of 40 nm or less is formed, the effective electrical resistivity becomes excessively high. Since this can be avoided, a high performance semiconductor device can be manufactured using this.

도 1은 실시예 1-1∼1-4의 시료 및 실리콘웨이퍼의 X선 회절 패턴이다.
도 2의 (a)는 실시예 1-1의 시료 단면의 투과형 전자현미경 사진이고, (b)는 실시예 1-4의 시료 단면의 투과형 전자현미경 사진이다.
도 3의 (a)는 실시예 1-1의 시료의 SiO2막과 AlNi 박막을 포함하는 영역에서 전자선을 주사하여 얻어진 EDX 분석 결과이고, (b)는 실시예 1-4의 시료의 SiO2막과 AlNi 박막을 포함하는 영역에서 전자선을 주사하여 얻어진 EDX 분석 결과이다.
도 4는 실시예 2-1∼2-5의 시료의 C-V 곡선이다.
도 5는 실시예 3-1∼3-5의 시료의 전기 저항율대 Ni 농도의 플롯이다.
도 6은 실시예 4-1, 4-2 및 4-4의 시료의 전기 저항율대 막 두께의 플롯이다.
도 7의 (a)는 실시예 5의 시료의 실시예 5에서 얻어진 시료 단면의 주사형 투과 전자현미경(STEM) 사진도이고, (b) 및 (c)는 실시예 5에서 얻어진 시료의 EDX 분석 결과이다.
도 8은 NiAl, CuAl2, NiSb 및 구리를 배선 전극으로 하는 배선 구조체에서의 배선 전극의 선폭과 전기 저항율의 관계를 나타내는 도면이다.1 is an X-ray diffraction pattern of samples and silicon wafers of Examples 1-1 to 1-4.
(A) is a transmission electron microscope photograph of the cross section of a sample of Example 1-1, (b) is a transmission electron microscope photograph of the cross section of a sample of Example 1-4.
FIG. 3A shows EDX analysis results obtained by scanning an electron beam in a region including an SiO 2 film and an AlNi thin film of the sample of Example 1-1, and (b) shows SiO 2 of the sample of Example 1-4. EDX analysis results obtained by scanning an electron beam in a region containing a film and an AlNi thin film.
4 is a CV curve of the samples of Examples 2-1 to 2-5.
5 is a plot of the electrical resistivity versus Ni concentration of the samples of Examples 3-1 to 3-5.
6 is a plot of the electrical resistivity versus film thickness of the samples of Examples 4-1, 4-2, and 4-4.
(A) is a scanning electron microscope (STEM) photograph of the cross section of the sample obtained in Example 5 of the sample of Example 5, (b) and (c) is EDX analysis of the sample obtained in Example 5 The result is.
FIG. 8 is a diagram showing the relationship between the line width and the electrical resistivity of the wiring electrodes in the wiring structure using NiAl, CuAl 2 , NiSb, and copper as the wiring electrodes. FIG.

이하, 본 발명의 구체적인 실시형태에 대해서 상세하게 설명한다. 또한, 본 발명은 이하의 실시형태에 전혀 한정되는 것이 아니라, 본 발명의 목적의 범위 내에서 적당히 변경을 가하여 실시할 수 있다.EMBODIMENT OF THE INVENTION Hereinafter, specific embodiment of this invention is described in detail. In addition, this invention is not limited to the following embodiment at all, It can implement by changing suitably within the range of the objective of this invention.

또한, 본 명세서에서, 「M1M2」(M1, M2는 각각 다른 금속 원소이다)의 표기는 M1와 M2를 포함하는 금속간 화합물을 말하지만, M1과 M2의 양론적 관계에 대해서 나타내는 것은 아니다. 즉, 「M1M2」의 기재는 M1:M2가 몰비로 1:1인 것만을 나타내는 것이 아니라, 각 금속 원소 모두 이론상의 정수비로부터 ±10몰% 정도의 오차가 허용된다.Further, in this specification, the "M 1 M 2" notation (M 1, M 2 are each a different metal element) is say an intermetallic compound comprising M 1 and M 2, stoichiometric of M 1 and M 2 It does not indicate a relationship. That is, the description of "M 1 M 2 " does not only show that M 1 : M 2 is 1: 1 in molar ratio, and the error of about 10 mol% is allowed from the theoretical integer ratio for each metal element.

〔배선 구조체〕[Wiring structure]

본 실시형태와 관련되는 배선 구조체는 금속간 화합물로 이루어지는 도전체와 절연체층을 갖는다. 이러한 배선 구조체에서는, 선 모양 도전체의 바깥 둘레가 절연체층으로 피복된 구조를 갖고 있다.The wiring structure which concerns on this embodiment has a conductor and an insulator layer which consist of an intermetallic compound. In such a wiring structure, the outer periphery of the linear conductor has a structure covered with an insulator layer.

도전체로서의 금속간 화합물은 그 배선의 직경이 약 10㎚ 이하가 되면, 구리보다도 높은 도전성을 나타낸다. 상술한 바와 같이, 최근 요구되는 반도체 장치의 고성능화를 실현하기 위해서, 반도체 장치를 구성하는 요소 부품의 미세화가 진행되고 있지만, 금속간 화합물이 갖는 이러한 성질은 반도체 장치의 고성능화 요구를 만족시키는 것이다.The intermetallic compound as a conductor exhibits higher conductivity than copper when the diameter of the wiring is about 10 nm or less. As mentioned above, in order to realize the high performance of the semiconductor device currently required, the refinement | miniaturization of the component parts which comprise a semiconductor device is progressing, but such a characteristic which an intermetallic compound has satisfy | fills the performance requirement of a semiconductor device.

한편, 도전체로서의 금속간 화합물은 규칙적인 결정 구조를 갖고, 그 화학 결합이 이온 결합적이기 때문에, 결합력이 강하여, 용이하게 분리되어 인접하는 절연체 속으로 확산되는 일이 없다. 또한, 이러한 금속간 화합물은 융점이 높기 때문에, 도전체의 선폭이 좁아져 전류 밀도가 높아져도 일렉트로마이그레이션 불량에 대한 내성이 우수하다. 더욱이, 이들 금속간 화합물은 내산화성이 우수하기 때문에, 장기 사용에도 산화에 의한 배선 저항 상승이 없다.On the other hand, the intermetallic compound as a conductor has a regular crystal structure, and because its chemical bond is ionically bonded, the bonding strength is strong, and it is not easily separated and diffused into adjacent insulators. In addition, since the intermetallic compound has a high melting point, even if the line width of the conductor is narrowed and the current density is high, the intermetallic compound is excellent in resistance to poor electromigration. Moreover, since these intermetallic compounds are excellent in oxidation resistance, there is no increase in wiring resistance due to oxidation even in long-term use.

즉, 이러한 금속간 화합물은 구성하는 금속 원소가 인접하는 절연체 속으로 확산됨으로써 일어나는 절연 불량에 대한 내성이 우수하기 때문에, 이것을 사용한 배선 구조체에서는, 반드시 확산 배리어층을 마련할 필요는 없다. 바꾸어 말하면, 도전체와 절연체층이 접촉하고 있어도 된다. 이렇게 하여, 확산 배리어층을 마련하지 않고, 도전체 및 절연체층이 접촉함으로써, 절연체에 형성된 배선용 홈의 전체 체적을 유효하게 이용할 수 있다. 그 결과, 같은 폭의 배선용 홈에 확산 배리어층과 Cu 배선을 형성한 경우와 비교하여 실효 저항율을 낮은 값으로 유지할 수 있다.In other words, such an intermetallic compound is excellent in resistance to poor insulation caused by diffusion of the metal element constituting it into the adjacent insulator, and therefore it is not necessary to provide a diffusion barrier layer in the wiring structure using the same. In other words, the conductor and the insulator layer may contact each other. In this way, by contacting the conductor and the insulator layer without providing the diffusion barrier layer, the entire volume of the wiring groove formed in the insulator can be effectively used. As a result, the effective resistivity can be kept at a low value as compared with the case where the diffusion barrier layer and the Cu wiring are formed in the wiring grooves of the same width.

이러한 배선 구조체에서는, 도전체 및 절연체층의 계면에서는, 금속간 화합물의 구성 원소와 절연체층의 산소가 결합되어 있는 것이 바람직하다. 이 금속 원소와 산소의 결합이 미치는 범위는 1원자 간격이어도 되고, 여러 원자층의 금속 산화물층으로 되어 있어도 된다. 구체적으로, 산소와 결합하는 금속 원소는 금속간 화합물이 제1 금속 원소 및 제2 금속 원소의 2종 금속 원소를 포함할 경우에, 그들 2종 금속 원소 중 하나(제2 금속 원소)여도 된다.In such a wiring structure, it is preferable that the constituent elements of the intermetallic compound and oxygen of the insulator layer are bonded at the interface between the conductor and the insulator layer. The range of the bond of this metal element and oxygen may be 1 atomic interval, and may be the metal oxide layer of several atomic layers. Specifically, when the intermetallic compound includes two kinds of metal elements of the first metal element and the second metal element, one of these two metal elements (second metal element) may be used.

또한, 금속간 화합물이 제1 금속 원소 및 제2 금속 원소의 2종 금속 원소를 포함하고, 또한 절연체층이 무기산화물로 구성될 경우, 이러한 배선 구조에서는, 절연체층을 이루는 산화물의 산화물 형성 표준 자유 에너지의 절대치에 대하여, 제1 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 작고, 또한 제2 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 큰 것이 바람직하다. 이와 같이 제1 금속 원소 및 제2 금속 원소를 선택함으로써, 제2 금속 원소가 절연체층의 산소와 강하게 결합한다. 이로써 배선과 절연체층과의 밀착성을 높일 수 있다. 더욱이, 배선과 절연체층의 습윤성을 높일 수 있어, 절연체층에 형성한 배선 형상을 한 홈 내부에 용이하게 채워넣는 것이 가능해진다. 또한, 이러한 조합으로 제1 금속 원소와 제2 금속 원소를 사용함으로써, 결합이 이온 결합적이 되어, 강고한 결합을 갖는 배선 재료를 얻을 수 있다.In addition, when the intermetallic compound contains two kinds of metal elements of the first metal element and the second metal element, and the insulator layer is composed of an inorganic oxide, in such a wiring structure, the oxide formation standard of the oxide constituting the insulator layer is free. It is preferable that the absolute value of the oxide formation standard free energy of the first metal element is small and the absolute value of the oxide formation standard free energy of the second metal element is large with respect to the absolute value of energy. By selecting the first metal element and the second metal element in this way, the second metal element is strongly bonded to oxygen of the insulator layer. Thereby, adhesiveness of a wiring and an insulator layer can be improved. Furthermore, the wettability of the wiring and the insulator layer can be improved, and the wiring shape formed in the insulator layer can be easily filled in the groove. In addition, by using the first metal element and the second metal element in such a combination, the bond becomes ionically bonded, whereby a wiring material having a firm bond can be obtained.

또한, 600K에서의 산화물 형성 표준 자유 에너지는 각각 이하와 같다.In addition, oxide free standard energy at 600K is as follows, respectively.

[표 1]TABLE 1

Figure pat00001
Figure pat00001

구체적으로, 금속간 화합물로서는 특별히 한정되지 않지만, Al, Fe, Co, Ni 및 Zn으로 이루어지는 군으로부터 선택되는 2종 이상의 금속 원소를 포함하는 것인 것이 바람직하다.Although it does not specifically limit as an intermetallic compound specifically, It is preferable to contain 2 or more types of metal elements selected from the group which consists of Al, Fe, Co, Ni, and Zn.

이러한 금속간 화합물로서는, 예를 들면 Co 및 Al으로 이루어지는 금속간 화합물(CoAl), Fe 및 Al으로 이루어지는 금속간 화합물(FeAl), Ni 및 Al으로 이루어지는 금속간 화합물(NiAl), Fe 및 Co로 이루어지는 금속간 화합물(FeCo), 또는 Ni 및 Zn으로 이루어지는 금속간 화합물(NiZn)인 것이 바람직하다. 이들 금속간 화합물은 다른 금속간 화합물에 비하여 실온에서의 벌크체 전기 저항율이 낮다는 이점이 있다. 더욱이, 금속간 화합물로서 안정되게 존재하기 위한 조성 폭을 갖기 때문에 제작이 용이하다.Examples of such an intermetallic compound include an intermetallic compound (CoAl) made of Co and Al, an intermetallic compound made of Fe and Al (FeAl), an intermetallic compound made of Ni and Al (NiAl), Fe and Co. It is preferable that it is an intermetallic compound (FeCo) or an intermetallic compound (NiZn) which consists of Ni and Zn. These intermetallic compounds have the advantage that the bulk electrical resistivity at room temperature is lower than other intermetallic compounds. Moreover, since it has a composition width for stably existing as an intermetallic compound, manufacture is easy.

또한, 다른 양태에서, 금속간 화합물로서는, 예를 들면 Fe, Co, Ni, Cu, Zn, Al 및 Sb으로 이루어지는 군으로부터 선택되는 적어도 2종 이상의 금속 원소를 포함하는 금속간 화합물을 사용하는 것이 바람직하며, 제1 원소로서 Fe, Co, Ni, Cu 및 Zn으로 이루어지는 군으로부터 선택되는 1종 이상을 포함하고, 또한 제2 원소로서 Al 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상을 포함하여 이루어지는 금속간 화합물을 사용하는 것이 보다 바람직하다.In another embodiment, it is preferable to use an intermetallic compound containing at least two or more metal elements selected from the group consisting of Fe, Co, Ni, Cu, Zn, Al, and Sb, for example. And a metal comprising at least one member selected from the group consisting of Fe, Co, Ni, Cu, and Zn as a first element, and at least one member selected from the group consisting of Al and Sb as a second element. It is more preferable to use liver compounds.

이러한 금속간 화합물로서는, 예를 들면, Co 및 Al으로 이루어지는 금속간 화합물(CoAl), Fe 및 Al으로 이루어지는 금속간 화합물(FeAl), Ni 및 Al으로 이루어지는 금속간 화합물(NiAl), Cu 및 Al으로 이루어지는 금속간 화합물(CuAl2), 또는 Ni 및 Sb(NiSb)으로 이루어지는 금속간 화합물을 사용하는 것이 바람직하다.Examples of such intermetallic compounds include intermetallic compounds (CoAl) made of Co and Al, intermetallic compounds made of Fe and Al (FeAl), intermetallic compounds made of Ni and Al (NiAl), Cu and Al. It is preferable to use an intermetallic compound (CuAl 2 ) or an intermetallic compound composed of Ni and Sb (NiSb).

금속간 화합물로서는 특별히 한정되지 않지만, 체심 입방 결정 규칙 구조를 갖는 것을 사용하는 것이 보다 바람직하다. 금속간 화합물이 체심 입방 결정 규칙 구조를 가짐으로써, 결정 방위의 의존성이 없어, 어떠한 결정 배향성을 갖더라도 특성에 변화가 없는 도전체를 얻을 수 있다.Although it does not specifically limit as an intermetallic compound, It is more preferable to use what has a body center cubic crystal structure. Since the intermetallic compound has a body-centered cubic crystal regular structure, it is possible to obtain a conductor having no dependence of crystal orientation and having no change in properties even with any crystal orientation.

또한, 다른 양태에서, 금속간 화합물로서는 특별히 한정되지 않지만, 정방정 규칙 구조를 갖는 것을 사용하는 것이 보다 바람직하다. 금속간 화합물이 정방정 규칙 구조를 가짐으로써, 체심 입방 결정과 마찬가지로 결정 방위의 의존성이 없어, 어떠한 결정 배향성을 갖더라도 특성에 변화가 없는 도전체를 얻을 수 있다. 또한, 정방정 규칙 구조를 갖는 금속간 화합물의 예로는 CuAl2를 들 수 있다.Moreover, in another aspect, although it does not specifically limit as an intermetallic compound, It is more preferable to use what has a tetragonal regular structure. Since the intermetallic compound has a tetragonal regular structure, there is no dependence of crystal orientation as in the body-centered cubic crystal, and a conductor having no change in properties can be obtained even with any crystal orientation. In addition, examples of the metal-to-metal having a tetragonal ordered structure compounds include the CuAl 2.

금속간 화합물로서는 특별히 한정되지 않지만, 2종의 금속 원소를 포함하는 것을 사용하는 것이 바람직하다. 이러한 경우에, 2종의 금속 원소비(제1 금속 원소:제2 금속 원소)로서는, 해당 금속간 화합물이 대략 1:1의 비를 갖는 것(예를 들면, AlCo, AlFe, AlNi, NiSb 등)인 경우, 원자비로 48.5:51.5∼51.5:48.5인 것을 사용하는 것이 바람직하고, 49.0:51.0∼51.0:49.0인 것을 사용하는 것이 보다 바람직하다. 2종류의 금속 원소비가 50:50인 경우에 원자 결함이 없는 규칙 구조를 얻을 수 있기 때문에 전기 저항값은 최소치를 나타내지만, 2종류의 금속 원소비가 소요량의 범위 내라면, 금속간 화합물의 규칙 구조는 유지되고 또한 도전체의 저항 상승을 허용 범위 내로 억제할 수 있다.Although it does not specifically limit as an intermetallic compound, It is preferable to use what contains 2 types of metal elements. In this case, as the two metal element ratios (first metal element: second metal element), the intermetallic compound has a ratio of about 1: 1 (for example, AlCo, AlFe, AlNi, NiSb, etc.). Is preferably 48.5: 51.5 to 51.5: 48.5 in terms of atomic ratio, and more preferably 49.0: 51.0 to 51.0: 49.0. When the two kinds of elemental metal ratios are 50:50, since the regular structure without atomic defects can be obtained, the electrical resistance value shows the minimum value, but if the two kinds of elemental metal ratios are within the required ranges, The regular structure can be maintained and the rise in resistance of the conductor can be suppressed within the allowable range.

금속간 화합물로서는 특별히 한정되지 않지만, 2종의 금속 원소를 포함하는 것을 사용하는 것이 바람직하다. 이러한 경우에, 2종의 금속 원소비(제1 금속 원소:제2 금속 원소)로서는, 해당 금속간 화합물이 대략 1:2의 비를 갖는 것(예를 들면, CuAl2 등)인 경우, 원자비로 30:70∼37:63인 것을 사용하는 것이 바람직하고, 32:68∼35:65인 것을 사용하는 것이 보다 바람직하다. 2종류의 금속 원소비가 33:67인 경우에 원자 결함이 없는 규칙 구조를 얻을 수 있기 때문에 전기 저항값은 최소치를 나타내지만, 2종류의 금속 원소비가 소요량의 범위 내라면, 금속간 화합물의 규칙 구조는 유지되고 또한 도전체의 저항 상승을 허용 범위 내로 억제할 수 있다.Although it does not specifically limit as an intermetallic compound, It is preferable to use what contains 2 types of metal elements. In this case, the metal element ratio of two (a first metal element: the second metal element) used in the liver the metal compound about 1: For those having a ratio of 2 (for example, CuAl 2, etc.), W It is preferable to use the thing of 30: 70-37: 63 at mercy, and it is more preferable to use the thing of 32: 68-35: 65. When the two metal element ratios are 33:67, since the regular structure without atomic defects can be obtained, the electrical resistance value is minimum, but if the two metal element ratios are within the required ranges, The regular structure can be maintained and the rise in resistance of the conductor can be suppressed within the allowable range.

도전체의 선폭(직경)으로서는 특별히 한정되지 않지만, 예를 들면 500㎚ 이하인 것이 바람직하고, 200㎚ 이하인 것이 보다 바람직하며, 100㎚ 이하인 것이 더욱 바람직하며, 40㎚ 이하인 것이 특히 바람직하다. 도전체의 선폭이 소요량 이하임으로써, 반도체 장치를 구성하는 요소 부품을 보다 미세화할 수 있다.Although it does not specifically limit as line width (diameter) of a conductor, For example, it is preferable that it is 500 nm or less, It is more preferable that it is 200 nm or less, It is further more preferable that it is 100 nm or less, It is especially preferable that it is 40 nm or less. When the line width of the conductor is less than the required amount, the component parts constituting the semiconductor device can be made smaller.

(절연체층)(Insulator layer)

절연체층으로서는, 절연성을 갖는 것이면 특별히 한정되지 않으며, 넓게 무기산화물, 무기질화물, 무기산질화물 등을 사용할 수 있다. 예를 들면 SiO2, SiOCH, SiNx, SiON, 실리콘을 포함하는 수지 등을 사용할 수 있다. 그 중에서도, SiO2나 SiOCH 등의 Si-O 결합을 갖는 절연체를 사용하는 것이 바람직하다. SiO2 및 SiOCH를 사용한 경우, 해당 절연체층이 절연성, 기계적 강도, 탄성율 및 내열성 모두에 우수한 것이다.The insulator layer is not particularly limited as long as it has insulation, and inorganic oxides, inorganic nitrides, inorganic oxynitrides and the like can be used widely. Can be used, for example a resin or the like containing SiO 2, SiOCH, SiN x, SiON, silicon. Among these, it is preferable to use an insulator having an SiO bond, such as SiO 2 or SiOCH. When SiO 2 and SiOCH are used, the insulator layer is excellent in all of insulation, mechanical strength, elastic modulus and heat resistance.

절연체층의 형상으로서는, 도전체 주위를 에워싸는 것이면 특별히 한정되지 않으며, 그 용도에 따라 적당히 설계할 수 있다. 예를 들면, 도전체 주위를 에워싸는 통 모양이어도 되고, 벌크 모양이나 막 모양 절연체층에 도전체 주위를 에워싸는 공동(空洞)이 마련된 것이어도 된다. 구체적으로 그러한 공동으로서는, 예를 들면 바이어 홀이나 배선 홈을 들 수 있다. 또한, 에어 갭 구조여도 된다.The shape of the insulator layer is not particularly limited as long as it surrounds the conductor, and can be appropriately designed according to its use. For example, it may be a cylindrical shape surrounding the conductor, or a cavity surrounding the conductor may be provided in the bulk or membrane insulator layer. Specifically, as such a cavity, a via hole and a wiring groove are mentioned, for example. Moreover, the air gap structure may be sufficient.

이렇게 하여 형성되는 배선 구조체는 예를 들면, 후술하는 바와 같이, 반도체 소자와 외부 회로와의 접속에 이용할 수 있다.The wiring structure formed in this way can be used for the connection of a semiconductor element and an external circuit, for example as mentioned later.

〔반도체 장치〕[Semiconductor device]

본 실시형태와 관련되는 반도체 장치는 반도체 소자와 배선 구조체를 포함하는 반도체 장치로서, 배선 구조체는 Al, Fe, Co, Ni 및 Zn으로 이루어지는 군으로부터 선택되는 2종 이상의 금속 원소를 포함하는 금속간 화합물에 의해 구성되는 도전체와 절연체층을 갖고, 반도체 소자와 외부 회로를 접속한다. 또한, 배선 구조체의 특징은 상술한 바와 같기 때문에, 여기서의 기재는 생략한다.A semiconductor device according to the present embodiment is a semiconductor device including a semiconductor element and a wiring structure, wherein the wiring structure includes an intermetallic compound including two or more metal elements selected from the group consisting of Al, Fe, Co, Ni, and Zn. It has a conductor and an insulator layer comprised by it, and connects a semiconductor element and an external circuit. In addition, since the characteristic of a wiring structure is as above-mentioned, description here is abbreviate | omitted.

반도체 소자로서는 특별히 한정되지 않지만, 예를 들면 MOSFET, FinFET, GAAFET 등의 전계 효과 트랜지스터, V-NAND, DRAM, RRAM(등록상표), PRAM, MRAM 등의 메모리를 들 수 있다. 그 중에서도 고속 동작이 필요시되는 트랜지스터를 이용하는 것이 바람직하다.Although it does not specifically limit as a semiconductor element, For example, memory, such as field effect transistors, such as MOSFET, FinFET, GAAFET, V-NAND, DRAM, RRAM (registered trademark), PRAM, MRAM, etc. are mentioned. Especially, it is preferable to use the transistor which needs high speed operation.

외부 회로로서는 특별히 한정되지 않지만, 예를 들면 전원 회로, 제어 회로 등을 들 수 있다.Although it does not specifically limit as an external circuit, For example, a power supply circuit, a control circuit, etc. are mentioned.

〔배선 구조체·반도체 장치의 제조 방법〕[Manufacturing Method of Wiring Structure and Semiconductor Device]

이상과 같은 반도체 장치의 제조 방법의 일례를 보다 구체적으로 설명한다. 우선, 실리콘 기판의 일부에 인(P) 또는 붕소(B)를 첨가하여 캐리어 농도를 조정하여 채널 영역을 형성한다. 다음으로, 채널 영역의 주변에 게이트 전극, 소스 전극, 드레인 전극을 형성하여 트랜지스터 구조를 만든다.An example of the manufacturing method of the above semiconductor device is demonstrated more concretely. First, phosphorus (P) or boron (B) is added to a part of the silicon substrate to adjust the carrier concentration to form a channel region. Next, a gate structure, a source electrode, and a drain electrode are formed around the channel region to form a transistor structure.

이러한 트랜지스터의 상부에는 배선 구조체가 있으며, 컨택트, M0, M1, M2 등의 도전체 배선을 순차 형성한다. 이 배선 구조체를 형성하려면, 우선 트랜지스터의 상부에 플라즈마 지원 화학기상증착(PE-CVD)법이나 스핀코팅법 등을 이용하여 SiO2, SiOCH 등의 Si-O를 기본 구조 골격으로 한 절연체층을 형성한다. 이렇게 하여 얻어진 절연체층에 대하여, 리소그래피법을 이용하여 배선 형상의 홈 및 바이어 형상의 구멍을 형성한다. 그 후, 바이어 홀 및 배선 홈에 스퍼터법, 화학기상증착(CVD)법, PE-CVD법, 원자층 퇴적(ALD)법, 플라즈마 지원 원자층 퇴적(PE-ALD)법 등을 이용하여 금속간 화합물을 형성한다. 금속간 화합물이 과잉량 생성된 경우, 화학 기계적 연마(CMP)법에 의해 제거하여 평탄화한다. 이들 공정을 반복하여 다층 배선 구조체를 형성한다.There is a wiring structure on the top of the transistor, and conductor wiring such as contact, M0, M1, M2, etc. are sequentially formed. In order to form this wiring structure, an insulator layer having Si-O such as SiO 2 and SiOCH as a basic structural skeleton is first formed on the transistor by using plasma assisted chemical vapor deposition (PE-CVD) or spin coating. do. In the thus-obtained insulator layer, wiring-shaped grooves and via-shaped holes are formed using the lithography method. Subsequently, the via-holes and wiring grooves are intermetallic by sputtering, chemical vapor deposition (CVD), PE-CVD, atomic layer deposition (ALD), plasma assisted atomic layer deposition (PE-ALD), or the like. To form a compound. When excess amount of intermetallic compound is produced, it is removed by planarization by chemical mechanical polishing (CMP) method. These processes are repeated to form a multilayer wiring structure.

보다 구체적으로, 상술한 바와 같은 배선 구조체는 산화물로 이루어지는 절연체층을 갖는 기판을 100℃ 이상 500℃ 이하로 가열하고, 그 기판 상에 2종의 금속 원소를 증착하여 금속간 화합물로 이루어지는 도전체를 형성함으로써 제조할 수 있다.More specifically, the wiring structure as described above heats a substrate having an insulator layer made of oxide to 100 ° C. or higher and 500 ° C. or lower, and deposits two kinds of metal elements on the substrate to form a conductor made of an intermetallic compound. It can manufacture by forming.

또한, 반도체 장치에서는, 하나의 장치 내에 복수의 배선 구조체가 마련되는 일이 있다. 이러한 반도체 장치 내에서, 특히 다층 배선 구조체의 선폭이 굵은 배선(예를 들면 선폭이 50㎚ 이상인 배선)이나 바이어는 종래법과 같이 확산 배리어층과 Cu로 형성할 수도 있다. 이 경우, 금속간 화합물 배선과 Cu 사이에는, Cu 배선의 확산 배리어층인 Co/TaN 또는 Ta/TaN의 2층 구조체를 마련할 수 있다. 이러한 구조로 함으로써, 금속간 화합물 배선과 Cu가 상호 확산하여 배선 저항이 상승하는 것을 방지할 수 있거나, 혹은 서로 반응하여 고저항의 계면층을 형성하는 것을 방지할 수 있다.In a semiconductor device, a plurality of wiring structures may be provided in one device. In such a semiconductor device, in particular, the wiring having a large line width (for example, a wiring having a line width of 50 nm or more) or a via of a multilayer wiring structure may be formed of a diffusion barrier layer and Cu as in the conventional method. In this case, a two-layer structure of Co / TaN or Ta / TaN, which is a diffusion barrier layer of the Cu wiring, can be provided between the intermetallic compound wiring and Cu. With such a structure, it is possible to prevent the intermetallic compound wiring and Cu from mutually diffusing to increase the wiring resistance, or to react with each other to form a high resistance interface layer.

[실시예]EXAMPLE

이하에 실시예를 들어, 본 발명에 대해서 더욱 상세하게 설명한다. 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.An Example is given to the following and this invention is demonstrated in detail. This invention is not limited at all by these Examples.

〔AlNi 박막 시료의 구조 평가〕[Structure Evaluation of AlNi Thin Film Sample]

(실시예 1-1) 미가열 처리 AlNi 박막 시료Example 1-1 Unheated AlNi Thin Film Sample

실리콘웨이퍼 기판 상에 절연체로서 두께가 100㎚인 SiO2막을 플라즈마 지원 화학기상증착법(PE-CVD)을 이용하여 성막하였다.A SiO 2 film having a thickness of 100 nm was formed on the silicon wafer substrate by using plasma assisted chemical vapor deposition (PE-CVD).

다음으로, SiO2막 상에 Al과 Ni의 순금속을 원재료(스퍼터 타겟)로 하여 직류 스퍼터법으로 동시 성막함으로써 Al-Ni 합금을 얻었다. Al과 Ni의 원자비는 50:50으로 하였다. Al과 Ni이 같은 농도가 되도록 성막 조건을 조정하여 AlNi 박막 시료를 제작하였다.Next, an Al-Ni alloy was obtained by co-forming a direct current sputtering method using a pure metal of Al and Ni as a raw material (sputter target) on a SiO 2 film. The atomic ratio of Al and Ni was 50:50. A film of AlNi thin film was prepared by adjusting film formation conditions such that Al and Ni were at the same concentration.

(실시예 1-2) 250℃ 가열 처리 AlNi 박막 시료(Example 1-2) 250 degreeC heat-processed AlNi thin film sample

실시예 1-1과 동일하게 하여 얻어진 AlNi 박막을 추가로 250℃에서 30분 가열하여 AlNi 박막 시료를 제작하였다.An AlNi thin film obtained in the same manner as in Example 1-1 was further heated at 250 ° C. for 30 minutes to prepare an AlNi thin film sample.

(실시예 1-3) 400℃ 가열 처리 AlNi 박막 시료(Example 1-3) 400 degreeC heat processing AlNi thin film sample

실시예 1-1과 동일하게 하여 얻어진 AlNi 박막을 추가로 400℃에서 30분 가열하여 AlNi 박막 시료를 제작하였다.An AlNi thin film obtained in the same manner as in Example 1-1 was further heated at 400 ° C. for 30 minutes to prepare an AlNi thin film sample.

(실시예 1-4) 500℃ 가열 처리 AlNi 박막 시료(Example 1-4) 500 degreeC heat processing AlNi thin film sample

실시예 1-1과 동일하게 하여 얻어진 AlNi 박막을 추가로 500℃에서 30분 가열하여 AlNi 박막 시료를 제작하였다.An AlNi thin film obtained in the same manner as in Example 1-1 was further heated at 500 ° C. for 30 minutes to prepare an AlNi thin film sample.

실시예 1-1∼1-4의 시료 및 실리콘웨이퍼의 구조를 X선 회절법을 이용하여 분석하였다. 도 1은 실시예 1-1∼1-4의 시료 및 실리콘웨이퍼의 X선 회절 패턴이다.The structures of the samples and silicon wafers of Examples 1-1 to 1-4 were analyzed by X-ray diffraction. 1 is an X-ray diffraction pattern of samples and silicon wafers of Examples 1-1 to 1-4.

도 1로부터 알 수 있는 바와 같이, 어느 시료에서도, 회절 피크가 관측된 각도는 31.0°, 44.4°, 55.1°였다. 이들 회절 피크는 각각 체심 입방 결정 규칙 구조인 100, 110, 111 반사에 대응하는 것이다. 이 결과로부터, AlNi 박막의 결정 구조는 체심 입방 결정 규칙 구조인 것을 알았다.As can be seen from FIG. 1, the angles at which diffraction peaks were observed in any of the samples were 31.0 °, 44.4 °, and 55.1 °. These diffraction peaks correspond to 100, 110, and 111 reflections, which are body-centered cubic crystal regular structures, respectively. From this result, it turned out that the crystal structure of an AlNi thin film is a body centered cubic crystal regular structure.

실시예 1-1 및 실시예 1-4의 시료 단면을 투과형 전자현미경으로 관찰하였다. 도 2의 (a)는 실시예 1-1의 시료 단면의 투과형 전자현미경 사진이고, 도 2의 (b)는 실시예 1-4의 시료 단면의 투과형 전자현미경 사진이다. 어느 시료에서도, 결정립이 막의 두께 방향으로 연장된 기둥 모양 결정을 형성하고 있었다. 기둥 모양 결정의 막 두께 방향의 평균 길이는 실시예 1-1(미가열 처리)에서 약 80㎚, 실시예 1-4(500℃ 가열 처리)에서 150㎚였다. 기둥 모양 결정의 면내 방향의 평균 길이는 실시예 1-1(미가열 처리)에서 약 9㎚, 실시예 1-4(500℃ 가열 처리)에서 약 16㎚였다.The sample cross sections of Example 1-1 and Example 1-4 were observed with a transmission electron microscope. FIG. 2A is a transmission electron microscope photograph of the sample cross section of Example 1-1, and FIG. 2B is a transmission electron microscope photograph of the sample cross section of Example 1-4. In either sample, crystal grains formed columnar crystals extending in the thickness direction of the film. The average length of the columnar crystal in the film thickness direction was about 80 nm in Example 1-1 (unheated treatment) and 150 nm in Example 1-4 (500 ° C heat treatment). The average length of the columnar crystal in the in-plane direction was about 9 nm in Example 1-1 (unheated treatment) and about 16 nm in Example 1-4 (500 ° C heat treatment).

실시예 1-1 및 실시예 1-4의 시료 단면의 원소 조성을 투과형 전자현미경에 부속되는 EDX(X선 에너지 분산 분광) 장치를 사용하여 분석하였다. 도 3의 (a)는 실시예 1-1의 시료의 SiO2막과 AlNi 박막을 포함하는 영역에서 전자선을 주사하여 얻어진 EDX 분석 결과이고, 도 3의 (b)는 실시예 1-4의 시료의 SiO2막과 AlNi 박막을 포함하는 영역에서 전자선을 주사하여 얻어진 EDX 분석 결과이다. 이들 도 3의 (a) 및 (b)에서, 세로 축은 구성 원소의 특성 X선 강도이다. 어느 시료에서도, SiO2막중에는 Al도 Ni도 검출되지 않았다. 또한, 어느 시료에서도, AlNi막중에 O와 Si가 검출되었다. 실시예 1-1(미가열 처리)의 시료에서도, AlNi막중에 O와 Si가 검출되고 있고, 열처리 후도 상대 강도에 변화는 없다. 따라서, AlNi막중의 O와 Si는 단면 샘플 제작 시의 산화 및 에칭된 Si가 단면 샘플 표면에 재부착한 것에 따른 것이다. 또한, AlNi막과 SiO2막의 계면에는 양 막의 구성 원소 이외의 원소는 검출되지 않았다. 이들 결과로부터, 실시예 1-1 및 실시예 1-4 중 어느 시료에서도, SiO2막과 AlNi막은 계면에 다른 층을 형성하지 않고, 직접적으로 접촉하고 있어, 500℃, 30분의 열처리에 의해서도 서로 확산되는 일은 없다고 할 수 있다.The elemental composition of the sample cross section of Example 1-1 and Example 1-4 was analyzed using the EDX (X-ray-energy-dispersion spectroscopy) apparatus attached to a transmission electron microscope. FIG. 3A is an EDX analysis result obtained by scanning an electron beam in a region including an SiO 2 film and an AlNi thin film of the sample of Example 1-1, and FIG. 3B is a sample of Example 1-4. EDX analysis results obtained by scanning an electron beam in a region containing an SiO 2 film and an AlNi thin film. In these Figs. 3A and 3B, the vertical axis is characteristic X-ray intensity of the constituent elements. In neither sample, neither Al nor Ni was detected in the SiO 2 film. Also, in either sample, O and Si were detected in the AlNi film. In the sample of Example 1-1 (unheated treatment), O and Si were detected in the AlNi film, and there was no change in the relative strength even after the heat treatment. Therefore, O and Si in the AlNi film are due to the reattachment of the oxidized and etched Si to the cross-sectional sample surface during the cross-sectional sample preparation. At the interface between the AlNi film and the SiO 2 film, no elements other than the constituent elements of both films were detected. From these results, in any of Examples 1-1 and 1-4, the SiO 2 film and the AlNi film were in direct contact with each other without forming another layer at the interface, and were also subjected to heat treatment at 500 ° C. for 30 minutes. There can be no spread of each other.

〔AlNi 박막 시료의 전기적 특성 평가〕[Evaluation of Electrical Properties of AlNi Thin Film Samples]

AlNi 박막이 SiO2막에 대하여 확산 배리어층을 불필요로 하는 것을 나타내기 위해서, MOS 구조를 갖는 C―V(전기 용량-전압) 측정용 시료를 제작하여, 고온 그리고 고전계 하에서 유지한 후의 플랫 밴드 전압의 변화를 측정하였다. 측정용 시료는 다음의 순서로 제작하였다.In order to show that the AlNi thin film does not require a diffusion barrier layer for the SiO 2 film, a sample for C-V (capacitance-voltage) measurement having a MOS structure was prepared, and the flat band after holding at high temperature and high field The change in voltage was measured. The sample for measurement was produced in the following procedure.

(실시예 2-1) 미가열 처리 AlNi 박막 시료Example 2-1 Sample of Unheated AlNi Thin Film

Si 기판은 p형 실리콘웨이퍼를 사용하여, 그 한쪽면 상에 SiO2막을 성막하였다. 웨이퍼의 SiO2막이 형성되어 있지 않은 이면에 Al을 증착하여 250℃에서 10분의 열처리를 실시하여 오믹 전극을 형성하였다. 그 후, 두께가 20㎚인 SiO2막 상에 포토레지스트막을 형성하고, 리프트오프법에 따라 AlNi막의 전극 패턴을 형성하였다. AlNi 전극 시료의 사이즈는 한 변이 200㎛인 정방형으로 하였다.As the Si substrate, a SiO 2 film was formed on one surface thereof using a p-type silicon wafer. Al was deposited on the back surface where the SiO 2 film of the wafer was not formed, followed by heat treatment at 250 ° C. for 10 minutes to form an ohmic electrode. Thereafter, a photoresist film was formed on a SiO 2 film having a thickness of 20 nm, and an electrode pattern of an AlNi film was formed by a lift-off method. The size of the AlNi electrode sample was set to a square with one side of 200 µm.

(실시예 2-2) 300℃ 가열 처리 AlNi 박막 시료(Example 2-2) 300 degreeC heat processing AlNi thin film sample

실시예 2-1과 동일하게 하여 얻어진 AlNi 박막을 추가로 300℃에서 30분 가열하여 AlNi 박막 시료를 제작하였다.An AlNi thin film obtained in the same manner as in Example 2-1 was further heated at 300 ° C. for 30 minutes to prepare an AlNi thin film sample.

(실시예 2-3∼2-5) BTS 시험 AlNi 박막 시료Examples 2-3 to 2-5 BTS Test AlNi Thin Film Sample

실시예 2-1과 동일하게 하여 얻어진 AlNi 전극 시료(MOS 샘플)에서 BTS(바이어스·온도 스트레스) 시험을 실시하였다. 구체적으로는, 표리 전극간에 6V 전압(3MV/㎝의 전기장 강도)을 인가하여, 250℃에서 각각 10분(실시예 2-3), 30분(실시예 2-4), 60분(실시예 2-5) 유지하였다.The BTS (bias-temperature stress) test was done on the AlNi electrode sample (MOS sample) obtained by carrying out similarly to Example 2-1. Specifically, a 6V voltage (electric field strength of 3 MV / cm) was applied between front and back electrodes, and 10 minutes (Example 2-3), 30 minutes (Example 2-4), and 60 minutes (Example 2) at 250 ° C, respectively. 2-5).

실시예 2-1∼2-5의 시료에 대해서 C-V 측정을 실시하였다. 도 4는 실시예 2-1∼2-5의 시료의 C-V 곡선이다. 구체적으로, 이 도 4는 전압을 제거했을 때의 전기 용량 변화를 나타낸다. AlNi의 구성 원소가 SiO2중으로 확산될 경우는 C-V 곡선이 음전압 방향으로 이동한다. 즉, 플랫 밴드 전위가 음으로 이동한다. 그러나, 도 4가 나타내는 바와 같이, 플랫 밴드의 음방향으로의 이동은 보이지 않아, SiO2중에 Al 또는 Ni의 확산은 발생하지 않았다고 할 수 있다. 이와 같이 AlNi 박막은 종래의 Cu 박막과 같이 확산 배리어층을 필요로 하지 않는 것을 알았다. 이 요인으로서 Al과 Ni이 이온 결합과 유사한 강고한 원자 결합 상태를 유지하고 있기 때문에, Al과 Ni이 각각 독립된 원자로서 분리되어 SiO2중으로 확산되는 것이 곤란하기 때문이라고 생각한다.CV measurements were performed on the samples of Examples 2-1 to 2-5. 4 is a CV curve of the samples of Examples 2-1 to 2-5. Specifically, this FIG. 4 shows the capacitance change when the voltage is removed. When the constituent elements of AlNi diffuse into SiO 2 , the CV curve shifts in the negative voltage direction. That is, the flat band potential moves negatively. However, as shown in Fig. 4, the flat band is not moved in the negative direction, and it can be said that diffusion of Al or Ni does not occur in SiO 2 . Thus, it was found that the AlNi thin film does not need a diffusion barrier layer like the conventional Cu thin film. As this factor, since Al and Ni maintain a strong atomic bond state similar to that of ionic bonds, it is considered that it is difficult to separate Al and Ni as independent atoms and diffuse into SiO 2 .

〔AlNi 박막 시료의 Ni:Al비가 전기 저항율에 미치는 영향〕[Effect of Ni: Al Ratio on AlNi Thin Film Sample on Electrical Resistivity]

(실시예 3-1) 미가열 처리 AlNi 박막 시료Example 3-1 Sample of Unheated AlNi Thin Film

각각의 금속을 스퍼터할 때의 스퍼터 전압을 변화시킴으로써, Ni 원자와 Al 원자의 전량에 대한 Ni의 원자비, 즉 Ni 농도를 48.5원자%로부터 53.0원자%가 되도록 제어한 것 외에, 실시예 1-1과 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, AlNi 박막의 두께는 260㎚였다.By changing the sputtering voltage when sputtering each metal, the atomic ratio of Ni to the total amount of Ni atoms and Al atoms, that is, the Ni concentration was controlled to be from 48.5 atomic% to 53.0 atomic%. AlNi thin film samples were prepared in the same manner as in Example 1. In addition, the thickness of the AlNi thin film was 260 nm.

(실시예 3-2) 250℃ 가열 처리 AlNi 박막 시료(Example 3-2) 250 degreeC heat processing AlNi thin film sample

각각의 금속을 스퍼터할 때의 스퍼터 전압을 변화시킴으로써, Ni 농도가 48.5원자%로부터 53.0원자%가 되도록 제어한 것 외에, 실시예 1-2와 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, AlNi 박막의 두께는 260㎚였다.By changing the sputtering voltage at the time of sputtering each metal, the NiNi thin film sample was produced like Example 1-2 except having controlled Ni concentration from 48.5 atomic% to 53.0 atomic%. In addition, the thickness of the AlNi thin film was 260 nm.

(실시예 3-3) 400℃ 가열 처리 AlNi 박막 시료(Example 3-3) 400 degreeC heat processing AlNi thin film sample

각각의 금속을 스퍼터할 때의 스퍼터 전압을 변화시킴으로써, Ni 농도가 48.5원자%로부터 53.0원자%가 되도록 제어한 것 외에, 실시예 1-3과 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, AlNi 박막의 두께는 260㎚였다.By changing the sputtering voltage at the time of sputtering the respective metals, the AlNi thin film sample was produced in the same manner as in Example 1-3 except that the Ni concentration was controlled to be from 48.5 atomic% to 53.0 atomic%. In addition, the thickness of the AlNi thin film was 260 nm.

(실시예 3-4) 500℃ 가열 처리 AlNi 박막 시료(Example 3-4) 500 degreeC heat-processed AlNi thin film sample

각각의 금속을 스퍼터할 때의 스퍼터 전압을 변화시킴으로써, Ni 농도가 48.5원자%로부터 53.0원자%가 되도록 제어한 것 외에, 실시예 1-4와 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, AlNi 박막의 두께는 260㎚였다.By varying the sputtering voltage at the time of sputtering the respective metals, the AlNi thin film sample was produced in the same manner as in Example 1-4 except that the Ni concentration was controlled to be from 48.5 atomic% to 53.0 atomic%. In addition, the thickness of the AlNi thin film was 260 nm.

실시예 3-1∼3-4의 시료의 전기 저항율을 측정하였다. 도 5는 실시예 3-1∼3-5의 시료의 전기 저항율대 Ni 농도의 플롯이다. 도 5로부터 알 수 있는 바와 같이, 실시예 3-1∼3-4의 시료에서 Ni 농도가 50원자%에서 전기 저항율이 최저가 되어, 열처리 온도 상승과 함께 전기 저항율이 감소하였다.The electrical resistivity of the samples of Examples 3-1 to 3-4 was measured. 5 is a plot of the electrical resistivity versus Ni concentration of the samples of Examples 3-1 to 3-5. As can be seen from FIG. 5, in the samples of Examples 3-1 to 3-4, the electrical resistivity became the lowest at 50 atomic% of Ni concentration, and the electrical resistivity decreased with the increase of the heat treatment temperature.

〔AlNi 박막 시료의 막 두께가 전기 저항율에 미치는 영향〕[Influence of the film thickness of the AlNi thin film sample on the electrical resistivity]

(실시예 4-1) 미가열 처리 AlNi 박막 시료Example 4-1 Sample of Unheated AlNi Thin Film

각각의 금속을 스퍼터할 때의 시간을 변화시킴으로써, 박막의 두께를 제어한 것 외에, 실시예 1-1과 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, Ni 농도는 50원자%로 하였다.The AlNi thin film sample was produced like Example 1-1 except having changed the thickness of a thin film by changing the time at the time of sputtering each metal. In addition, Ni concentration was 50 atomic%.

(실시예 4-2) 250℃ 가열 처리 AlNi 박막 시료(Example 4-2) 250 degreeC heat processing AlNi thin film sample

각각의 금속을 스퍼터할 때의 시간을 변화시킴으로써, 박막의 두께를 제어한 것 외에, 실시예 1-2와 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, Ni 농도는 50원자%로 하였다.The AlNi thin film sample was produced like Example 1-2 except having changed the thickness of a thin film by changing the time at the time of sputtering each metal. In addition, Ni concentration was 50 atomic%.

(실시예 4-3) 400℃ 가열 처리 AlNi 박막 시료(Example 4-3) 400 degreeC heat processing AlNi thin film sample

각각의 금속을 스퍼터할 때의 시간을 변화시킴으로써, 박막의 두께를 제어한 것 외에, 실시예 1-3과 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, Ni 농도는 50원자%로 하였다.The AlNi thin film sample was produced like Example 1-3 except having controlled the thickness of a thin film by changing the time at the time of sputtering each metal. In addition, Ni concentration was 50 atomic%.

(실시예 4-4) 500℃ 가열 처리 AlNi 박막 시료(Example 4-4) 500 degreeC heat processing AlNi thin film sample

각각의 금속을 스퍼터할 때의 시간을 변화시킴으로써, 박막의 두께를 제어한 것 외에, 실시예 1-4와 동일하게 하여 AlNi 박막 시료를 제작하였다. 또한, Ni 농도는 50원자%로 하였다.The AlNi thin film sample was produced like Example 1-4 except having changed the thickness of a thin film by changing the time at the time of sputtering each metal. In addition, Ni concentration was 50 atomic%.

실시예 4-1, 4-2 및 4-4의 시료의 전기 저항율을 측정하였다. 도 6은 실시예 4-1, 4-2 및 4-4의 시료의 전기 저항율대 막 두께의 플롯이다. 또한, 이 도 6에서, 비교를 위해 Cu 박막(미가열 처리)의 결과도 나타낸다. Cu 박막의 전기 저항율은 막 두께가 8㎚ 이하가 되면 급격하게 증가하여, AlNi 박막의 전기 저항율을 웃돈다. Cu 박막의 급격한 저항율 상승은 자유전자 산란과 더불어, Cu의 SiO2에 대한 습윤성이 부족하기 때문에, 미가열 처리 상태에서 응집하는 경향이 있어, 박막의 연속성이 저해되기 때문이다. 이들 결과로부터, 전기 저항의 관점에서, 두께가 8㎚ 이하인 연속막에서는 AlNi 박막이 Cu 박막보다 유리하다는 것을 알았다.The electrical resistivity of the samples of Examples 4-1, 4-2 and 4-4 was measured. 6 is a plot of the electrical resistivity versus film thickness of the samples of Examples 4-1, 4-2, and 4-4. 6, the result of the Cu thin film (unheated treatment) is also shown for comparison. The electrical resistivity of the Cu thin film rapidly increases when the film thickness is 8 nm or less, exceeding the electrical resistivity of the AlNi thin film. The rapid increase in resistivity of the Cu thin film is due to the lack of free electron scattering and the wettability of Cu to SiO 2 , which tends to aggregate in an unheated state, and the continuity of the thin film is impaired. From these results, it was found from the viewpoint of electrical resistance that the AlNi thin film is more advantageous than the Cu thin film in the continuous film having a thickness of 8 nm or less.

금속 배선이 절연체에 형성된 홈 내부에 형성될 경우, 확산 배리어층을 필요로 하는지의 여부가 배선의 실효 전기 저항율에 다대한 영향을 미친다. 종래의 Cu 배선의 경우에는, 배선 홈 내부의 양측 측벽과 바닥부에 고저항의 확산 배리어층이 형성된다. 그 두께는 약 5㎚이며, 배선 폭(w) 중 Cu가 차지하는 것은 w-10㎚가 된다. 한편, AlNi 배선의 경우에는 확산 배리어층이 불필요하기 때문에, 배선 폭 전부를 AlNi이 점유할 수 있다는 우위성이 있다.When the metal wiring is formed inside the groove formed in the insulator, whether or not the diffusion barrier layer is required has a great influence on the effective electrical resistivity of the wiring. In the case of the conventional Cu wiring, a high resistance diffusion barrier layer is formed on both sidewalls and bottom of the wiring groove. The thickness is about 5 nm, and what occupies for Cu among wiring width w is w-10 nm. On the other hand, in the case of AlNi wiring, since the diffusion barrier layer is unnecessary, there is an advantage that AlNi can occupy the entire wiring width.

〔AlNi 박막 시료의 밀착 강도 평가〕[Evaluation of Adhesion Strength of AlNi Thin Film Sample]

AlNi 박막과 SiO2막과의 밀착 강도를 평가하였다. 구체적으로, 실시예 4-1∼4-4의 시료 중, 각각 막 두께가 150㎚ 및 100㎚인 것을 사용하여 ASTM　D　3359-79에 따라서 테이프 테스트를 실시하였다. 또한, 비교를 위해서 SiO2 상에 150㎚의 Cu 박막을 형성한 샘플도 동일한 테스트를 실시하였다. 그 결과, 실시예 4-1∼4-4의 시료는 모두 테이프 테스트에 의해서도 전혀 박리가 없었지만, Cu 박막은 모두 박리되었다. 실시예 4-1∼4-4의 시료에 대해서 X선 광전자 분광법에 의해 계면 근방의 Al의 결합 상태를 조사한 결과, 어느 시료에서도, Al이 산화된 상태로 되어 있어, 산화물 형성 경향이 강한 Al이 SiO2의 산소와 결합하여 강고한 밀착성을 유지하고 있는 것이라 생각한다.The adhesion strength between the AlNi thin film and the SiO 2 film was evaluated. Specifically, a tape test was conducted in accordance with ASTM D 3359-79 using those having a film thickness of 150 nm and 100 nm, respectively, in the samples of Examples 4-1 to 4-4. Also, for comparison, SiO 2 The same test was done for the sample which formed 150 nm of Cu thin films on it. As a result, all of the samples of Examples 4-1 to 4-4 did not peel at all by the tape test, but all of the Cu thin films were peeled off. As a result of examining the bonding state of Al near the interface with respect to the samples of Examples 4-1 to 4-4, Al was oxidized in any of the samples, and Al which had a tendency to form oxides combine with oxygen in SiO 2 will be thought that the duration of such a strong adhesion.

〔구조 분석〕[Structural analysis]

(실시예 5)(Example 5)

실리콘 기판 상에 테트라에틸오르토실란(TEOS)을 원료로 하는 플라즈마 지원 화학기상성장법에 의해, SiO2로 이루어지는 절연체층을 형성하였다. 포토리소그래피법에 의해 SiO2막에 배선 형상을 갖는 홈을 형성하였다. 그 후, 기판을 100∼500℃의 온도 범위로 가열하였다. 여기서는 250℃로 가열한 예를 나타낸다. 배선을 형성하는 금속은 Cu 및 Al을 선택하였다. 여기서, Cu의 산화물 형성 표준 자유 에너지(ΔG0)는 -40∼-59kJ/mol이며, Si의 산화물 형성 표준 자유 에너지(ΔG0=-192kJ/mol)보다 절대치가 작다. 한편, Al의 산화물 형성 표준 자유 에너지는 -235kJ/mol이며, Si의 산화물 형성 표준 자유 에너지보다 절대치가 크다. 기판을 가열한 상태에서 Cu와 Al의 순금속 타겟을 직류 스퍼터법으로 증착하였다. 이 때 조성비가 Cu:Al=1:2가 되도록 스퍼터 파워를 조정하였다.An insulator layer made of SiO 2 was formed on the silicon substrate by a plasma assisted chemical vapor growth method using tetraethylorthosilane (TEOS) as a raw material. Grooves having a wiring shape were formed in the SiO 2 film by the photolithography method. Thereafter, the substrate was heated to a temperature range of 100 to 500 ° C. Here, the example heated at 250 degreeC is shown. Cu and Al were selected for the metal which forms wiring. Here, the oxide formation standard free energy (ΔG 0 ) of Cu is -40 to -59 kJ / mol, and the absolute value is smaller than the oxide formation standard free energy (ΔG 0 = -192 kJ / mol) of Si. On the other hand, the oxide formation standard free energy of Al is -235 kJ / mol, and the absolute value is larger than the oxide formation standard free energy of Si. Pure metal targets of Cu and Al were deposited by direct current sputtering while the substrate was heated. At this time, sputter | spatter power was adjusted so that a composition ratio might be Cu: Al = 1: 2.

도 7의 (a)는 실시예 5에서 얻어진 시료 단면의 STEM 사진도이다. 도 7의 (b) 및 (c)는 실시예 5에서 얻어진 시료의 EDX 분석 결과이다. 보다 구체적으로, 도 7의 (b) 및 (c)는 도 7(b)의 삽화에서의 수직 방향(세로선상) 및 수평 방향(가로선상)을 각각 주사하여 얻어진 EDX 분석 결과이다.FIG. 7A is a STEM photograph of a sample cross section obtained in Example 5. FIG. 7 (b) and 7 (c) are EDX analysis results of the sample obtained in Example 5. FIG. More specifically, Figs. 7B and 7C show EDX analysis results obtained by scanning the vertical direction (vertical line) and the horizontal direction (horizontal line) in the illustration of Fig. 7B.

도 7의 (a)로부터 SiO2 절연체층에 형성한 홈 내부에 치밀한 충전물이 관찰되었다.From FIG. 7A, a dense filler was observed inside the groove formed in the SiO 2 insulator layer.

도 7의 (b)의 삽화의 수직 방향으로 EDX 분석을 실시한 도 7의 (b)로부터, 이 방향에서는, 어느 점에서도 Cu와 Al의 조성비가 약 1:2로 되어 있어, CuAl2 금속간 화합물이 형성된 것을 알 수 있었다.From the Fig subjected to EDX analysis in the vertical direction in the illustration. 7 (b) of FIG. 7 (b), in the direction, in which point the composition ratio of Cu and Al and about 1: it is in 2, CuAl 2 intermetallic compound It was found that this was formed.

한편, 도 7의 (c)의 수평 방향으로 EDX 분석을 실시한 도 7의 (c)에 의하면, 배선과 절연체층과의 계면 근방에서 Al과 O의 농도가 높게 되어 있어, Al-O 결합을 갖는 층이 형성되어 있는 것을 알 수 있다. 이는 Al의 산화물 형성 표준 자유 에너지가 Si의 산화물 형성 표준 자유 에너지보다 크기 때문에, SiO2가 Al에 의해 일부 환원되어 AlOx가 형성된 것을 나타내고 있다. 이 반응에 의해 금속간 화합물과 절연체층은 양호한 밀착을 나타냄과 동시에, 스퍼터 증착 시에 Al이 우선적으로 절연체층 표면을 덮음으로써 배선의 절연체층에 대한 습윤성이 향상하여, 결과적으로 배선 홈에 금속간 화합물이 치밀하게 채워넣어지는 것에 공헌한다.On the other hand, according to FIG.7 (c) which performed EDX analysis in the horizontal direction of FIG.7 (c), the density | concentration of Al and O becomes high in the vicinity of the interface of a wiring and an insulator layer, and has Al-O bond. It can be seen that a layer is formed. This indicates that SiO 2 is partially reduced by Al to form AlO x because the oxide formation standard free energy of Al is larger than the oxide formation standard free energy of Si. By this reaction, the intermetallic compound and the insulator layer exhibit good adhesion, and at the time of sputter deposition, Al preferentially covers the surface of the insulator layer, thereby improving the wettability of the wiring to the insulator layer, and consequently the intermetallic in the wiring groove It contributes to the compact filling of the compound.

(배선 저항의 배선 폭 의존성) (Wire Width Dependence of Wiring Resistance)

포토리소그래피법을 이용하여 SiO2 절연체층에 각종 폭을 갖는 배선 홈을 형성하였다. 배선 홈의 높이와 폭은 같아지도록 하였다. 이 배선 홈 내부를 채우도록 NiAl, CuAl2 및 NiSb 금속간 화합물을 스퍼터법으로 형성하였다. 각각의 금속간 화합물을 스퍼터 성막할 때에는 기판을 350℃, 250℃, 300℃로 가열하였다. 그 후, 절연체층의 상부 표면에 잉여로 형성된 금속간 화합물을 CMP법으로 연마하여 제거하였다. 배선 홈을 등간격의 구불구불한(serpentine) 형상으로 하여 형성하였다. 얻어진 배선 구조체 시료에 대해서, 직류 4탐침법에 의해 배선의 전기 저항율을 측정하였다. 또한, 비교 시료로서 배선 홈에 순Cu를 채워넣은 시료(도 7에서, 「Cu」라 나타낸다. )를 제작하였다. 더욱이, Ta/TaN의 2층 구조막을 2㎚의 두께로 성막하고, 그 후 순Cu를 채워넣은 시료(도 7에서, 「Cu　w　L/B」라 나타낸다. )도 제작하였다.Wiring grooves having various widths were formed in the SiO 2 insulator layer by the photolithography method. The height and width of the wiring grooves were made to be the same. NiAl, CuAl 2 and NiSb intermetallic compounds were formed by sputtering to fill the wiring grooves. When sputter film-forming each intermetallic compound, the board | substrate was heated at 350 degreeC, 250 degreeC, and 300 degreeC. Thereafter, excess intermetallic compounds formed on the upper surface of the insulator layer were removed by polishing by the CMP method. Wiring grooves were formed in a serpentine shape at equal intervals. About the obtained wiring structure sample, the electrical resistivity of wiring was measured by the direct current 4 probe method. Moreover, the sample (it shows as "Cu" in FIG. 7) which filled pure Cu into the wiring groove as a comparative sample was produced. Furthermore, a 2-layer structured film of Ta / TaN was formed into a film at a thickness of 2 nm, and then, a sample containing pure Cu was filled therein (shown as "Cu w L / B" in FIG. 7).

도 8은 NiAl, CuAl2, NiSb 및 구리를 배선 전극으로 하는 배선 구조체에서의 배선 전극의 선폭과 전기 저항율의 관계를 나타내는 도면이다. 도 8에서, 가로 축은 배선 전극의 선폭(㎚)이고, 세로 축은 전기 저항율(μΩ　㎝)이다. 도 8로부터 알 수 있는 바와 같이, NiAl, CuAl2 및 NiSb 금속간 화합물로 이루어지는 배선은 순Cu를 채워넣은 시료(Cu)보다 저항이 낮아지지 않지만, 다른 한편, Ta/TaN의 2층 구조막을 갖는 Cu 배선과 비교하면, 선폭이 7∼9㎚ 이하인 범위에서 낮은 저항값을 나타내는 것을 알 수 있다.FIG. 8 is a diagram showing the relationship between the line width and the electrical resistivity of the wiring electrodes in the wiring structure using NiAl, CuAl 2 , NiSb, and copper as the wiring electrodes. FIG. In Fig. 8, the horizontal axis is the line width (nm) of the wiring electrode, and the vertical axis is the electrical resistivity (μΩcm). As can be seen from FIG. 8, the wiring made of NiAl, CuAl 2 and NiSb intermetallic compounds does not have a lower resistance than the sample Cu filled with pure Cu, but on the other hand, has a two-layered structure film of Ta / TaN. Compared with Cu wiring, it turns out that low resistance is shown in the range whose line | wire width is 7-9 nm or less.

〔AlFe, AlCo, CoFe, CuAl2, NiZn, NiSb 박막 평가〕[Evaluation of AlFe, AlCo, CoFe, CuAl 2 , NiZn, NiSb Thin Film]

p형 실리콘웨이퍼를 기판으로 하여 그 한쪽면 상에 SiO2막을 성막하였다. 그 후, 같은 몰비(제1 원소:제2 원소)의 2종류 원소로 이루어지는 AlFe, AlCo, CoFe, CuAl2, NiZn 및 NiSb의 박막을 스퍼터법으로 제작하였다. 이러한 박막에서, 미가열 처리한 것, 30분의 250℃ 가열 처리, 30분의 400℃ 가열 처리, 30분의 500℃ 가열 처리를 실시한 것을 각각 시료로 하여 AlNi 박막 시료와 동일한 분석 평가를 실시하였다.An SiO 2 film was formed on one surface using a p-type silicon wafer as a substrate. Thereafter, thin films of AlFe, AlCo, CoFe, CuAl 2 , NiZn and NiSb made of two elements having the same molar ratio (first element: second element) were produced by the sputtering method. These thin films were subjected to the same analytical evaluation as those of the AlNi thin film samples, each of which was subjected to an unheated treatment, a 250 ° C. heat treatment for 30 minutes, a 400 ° C. heat treatment for 30 minutes, and a 500 ° C. heat treatment for 30 minutes. .

단면 관찰의 EDX와 MOS 시료의 C-V 곡선의 측정 결과로부터, 어느 시료도 확산 배리어층이 없더라도, 구성 원소가 SiO2막중으로 확산되지 않는 것을 확인할 수 있었다. 또한, 각 박막의 전기 저항율은 막 두께가 8㎚ 이하로 Cu 박막의 값을 밑돌았다. 테이프 테스트는 모든 시료에서 박리는 확인되지 않았다.From the measurement results of the CV curves of the EDX and MOS samples of the cross-sectional observation, it was confirmed that the constituent elements did not diffuse into the SiO 2 film even if none of the samples had a diffusion barrier layer. In addition, the electrical resistivity of each thin film was below the value of the Cu thin film with a film thickness of 8 nm or less. Tape testing did not confirm peeling on all samples.

Claims (14)

금속간 화합물로 이루어지는 도전체와 절연체층을 갖는 배선 구조체.A wiring structure having a conductor and an insulator layer made of an intermetallic compound. 제1항에 있어서,
상기 금속간 화합물은 Al, Fe, Co, Ni 및 Zn으로 이루어지는 군으로부터 선택되는 2종 이상의 금속 원소를 포함하는 배선 구조체.The method of claim 1,
The intermetallic compound includes two or more metal elements selected from the group consisting of Al, Fe, Co, Ni, and Zn. 제1항 또는 제2항에 있어서,
상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Fe 및 Co로 이루어지는 금속간 화합물 및 Ni 및 Zn으로 이루어지는 금속간 화합물로부터 선택되는 1종 이상인 배선 구조체.The method according to claim 1 or 2,
The intermetallic compound is formed from an intermetallic compound composed of Co and Al, an intermetallic compound composed of Fe and Al, an intermetallic compound composed of Ni and Al, an intermetallic compound composed of Fe and Co, and an intermetallic compound composed of Ni and Zn. Wiring structure which is 1 or more types chosen. 제1항에 있어서,
상기 절연체층이 무기산화물에 의해 구성되고, 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며, 해당 절연체층의 산화물 형성 표준 자유 에너지의 절대치에 대하여, 상기 제1 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 작고, 또한 상기 제2 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 큰 배선 구조체.The method of claim 1,
The insulator layer is made of an inorganic oxide, and the intermetallic compound includes a first metal element and a second metal element, and an oxide of the first metal element with respect to an absolute value of the standard free energy of oxide formation of the insulator layer. A wiring structure having a small absolute value of the formation standard free energy and a large absolute value of the oxide formation standard free energy of the second metal element. 제1항 또는 제4항에 있어서,
상기 금속간 화합물은, 제1 금속 원소 및 제2 금속 원소를 포함하며,
상기 제1 금속 원소는 Fe, Co, Ni, Cu 및 Zn으로 이루어지는 군으로부터 선택되는 1종 이상이고,
상기 제2 금속 원소는 Al 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상인 배선 구조체.The method according to claim 1 or 4,
The intermetallic compound includes a first metal element and a second metal element,
The first metal element is at least one selected from the group consisting of Fe, Co, Ni, Cu, and Zn,
The second metal element is at least one wiring structure selected from the group consisting of Al and Sb. 제1항, 제4항 및 제5항 중 어느 한 항에 있어서,
상기 도전체 및 상기 절연체층의 사이에, 적어도 상기 제2 금속 원소 및 산소가 결합하여 구성되는 금속 산화물층이 개재되는 배선 구조체.The method according to any one of claims 1, 4 and 5,
A wiring structure having a metal oxide layer formed by bonding at least said second metal element and oxygen between said conductor and said insulator layer. 제1항 및 제4항 내지 제6항 중 어느 한 항에 있어서,
상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Cu 및 Al으로 이루어지는 금속간 화합물 및 Ni 및 Sb으로 이루어지는 금속간 화합물로 이루어지는 군으로부터 선택되는 1종 이상인 배선 구조체.The method according to any one of claims 1 and 4 to 6,
The intermetallic compound may be an intermetallic compound made of Co and Al, an intermetallic compound made of Fe and Al, an intermetallic compound made of Ni and Al, an intermetallic compound made of Cu and Al, and an intermetallic compound made of Ni and Sb. Wiring structure which is 1 or more types chosen from the group which consists of. 제1항 내지 제7항 중 어느 한 항에 있어서,
반도체 장치에서, 반도체 소자와 외부 회로를 접속하기 위한 배선 구조체.The method according to any one of claims 1 to 7,
In a semiconductor device, a wiring structure for connecting a semiconductor element and an external circuit. 반도체 소자와 배선 구조체를 포함하는 반도체 장치로서,
전기 배선 구조체는 금속간 화합물에 의해 구성되는 도전체와 절연체층을 갖고, 전기 반도체 소자와 외부 회로를 접속하는 반도체 장치.A semiconductor device comprising a semiconductor element and a wiring structure,
The electrical wiring structure has a conductor and an insulator layer comprised by an intermetallic compound, and connects an electric semiconductor element and an external circuit. 제9항에 있어서,
상기 절연체층이 무기산화물에 의해 구성되고, 상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며, 해당 절연체층의 산화물 형성 표준 자유 에너지의 절대치에 대하여, 상기 제1 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 작고, 또한 상기 제2 금속 원소의 산화물 형성 표준 자유 에너지의 절대치가 큰 반도체 장치.The method of claim 9,
The insulator layer is made of an inorganic oxide, and the intermetallic compound includes a first metal element and a second metal element, and an oxide of the first metal element with respect to an absolute value of the standard free energy of oxide formation of the insulator layer. A semiconductor device having a small absolute value of the formation standard free energy and a large absolute value of the oxide formation standard free energy of the second metal element. 제9항 또는 제10항에 있어서,
상기 금속간 화합물은 제1 금속 원소 및 제2 금속 원소를 포함하며,
상기 제1 금속 원소는 Fe, Co, Ni, Cu 및 Zn으로 이루어지는 군으로부터 선택되는 1종 이상이고,
상기 제2 금속 원소는 Al 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상인 반도체 장치.The method of claim 9 or 10,
The intermetallic compound includes a first metal element and a second metal element,
The first metal element is at least one selected from the group consisting of Fe, Co, Ni, Cu, and Zn,
The second metal element is at least one semiconductor device selected from the group consisting of Al and Sb. 제9항 내지 제11항 중 어느 한 항에 있어서,
상기 도전체 및 상기 절연체층의 사이에, 적어도 상기 제2 금속 원소 및 산소가 결합하여 구성되는 금속 산화물층이 개재되는 반도체 장치.The method according to any one of claims 9 to 11,
A semiconductor device comprising a metal oxide layer formed by bonding at least the second metal element and oxygen between the conductor and the insulator layer. 제9항 내지 제12항 중 어느 한 항에 있어서,
상기 금속간 화합물은 Co 및 Al으로 이루어지는 금속간 화합물, Fe 및 Al으로 이루어지는 금속간 화합물, Ni 및 Al으로 이루어지는 금속간 화합물, Cu 및 Al으로 이루어지는 금속간 화합물 및 Ni 및 Sb으로 이루어지는 금속간 화합물로 이루어지는 군으로부터 선택되는 1종 이상인 반도체 장치.The method according to any one of claims 9 to 12,
The intermetallic compound may be an intermetallic compound made of Co and Al, an intermetallic compound made of Fe and Al, an intermetallic compound made of Ni and Al, an intermetallic compound made of Cu and Al, and an intermetallic compound made of Ni and Sb. 1 or more types of semiconductor devices chosen from the group which consists of these. 제1항 내지 제8항 중 어느 한 항에 기재된 배선 구조체를 제조하는 방법으로,
산화물로 이루어지는 절연체층을 갖는 기판을 100℃ 이상 500℃ 이하로 가열하고, 해당 기판 상에 2종의 금속 원소를 증착하여 금속간 화합물로 이루어지는 도전체를 형성하는 배선 구조체의 제조 방법.
In the method of manufacturing the wiring structure of any one of Claims 1-8,
A method for producing a wiring structure, wherein a substrate having an insulator layer made of an oxide is heated to 100 ° C or higher and 500 ° C or lower, and two kinds of metal elements are deposited on the substrate to form a conductor made of an intermetallic compound.
KR1020190062910A 2018-06-04 2019-05-29 Wiring structure and semiconductor device KR20190138276A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018106833 2018-06-04
JPJP-P-2018-106833 2018-06-04
JP2019016200A JP7366389B2 (en) 2018-06-04 2019-01-31 Wiring structure and semiconductor device
JPJP-P-2019-016200 2019-01-31

Publications (1)

Publication Number Publication Date
KR20190138276A true KR20190138276A (en) 2019-12-12

Family

ID=68847016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062910A KR20190138276A (en) 2018-06-04 2019-05-29 Wiring structure and semiconductor device

Country Status (3)

Country Link
JP (1) JP7366389B2 (en)
KR (1) KR20190138276A (en)
TW (1) TW202011555A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7388932B2 (en) * 2020-01-15 2023-11-29 株式会社アルバック How to form metal wiring
JP2021180264A (en) * 2020-05-14 2021-11-18 株式会社荏原製作所 Barrier metal-free metal wiring structure manufacturing method and barrier metal-free metal wiring structure
JP7449790B2 (en) 2020-06-24 2024-03-14 株式会社アルバック Metal wiring formation method and metal wiring structure
JP2023124653A (en) 2022-02-25 2023-09-06 Ｊｘ金属株式会社 Sputtering target and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102940A (en) * 1987-10-15 1989-04-20 Seiko Epson Corp Wiring of semiconductor device
JP2786758B2 (en) * 1991-07-05 1998-08-13 シャープ株式会社 Fine wire structure and manufacturing method thereof
JP2000252466A (en) 1999-03-04 2000-09-14 Toshiba Corp Power semiconductor device and manufacture thereof
JP2008270545A (en) 2007-04-20 2008-11-06 Denso Corp Wiring of semiconductor device, and method of forming wiring of semiconductor device
JP2009008770A (en) 2007-06-26 2009-01-15 Kobe Steel Ltd Laminated structure and method for manufacturing the same
US20090032958A1 (en) 2007-08-03 2009-02-05 Micron Technology, Inc. Intermetallic conductors
JP2010065317A (en) 2008-08-14 2010-03-25 Kobe Steel Ltd DISPLAY DEVICE, AND Cu ALLOY FILM FOR USE IN THE DISPLAY DEVICE

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. E. Kaloyeros and E. Eisenbraun, Annual Review of Materials Science, 30, 363-385(2000).
D. Gall, Journal of Applied Physics, 119, 085201(2016).

Also Published As

Publication number Publication date
TW202011555A (en) 2020-03-16
JP2019212892A (en) 2019-12-12
JP7366389B2 (en) 2023-10-23

Similar Documents

Publication Publication Date Title
KR20190138276A (en) Wiring structure and semiconductor device
US10461248B2 (en) Bottom electrode for MRAM applications
JP4415100B1 (en) Copper wiring, semiconductor device, and copper wiring forming method
JP5014632B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR100411504B1 (en) Semiconductor device
US7956465B2 (en) Reducing resistivity in interconnect structures of integrated circuits
JP5385610B2 (en) Method for forming an interconnect structure
CN1364311A (en) Reduced electromigration and stress induced migration of Cu wires by surface coating
KR20100127756A (en) Microstructure modification in copper interconnect structure
TW201706455A (en) Copper interconnect device including surface functionalized graphene capping layer and fabrication method thereof
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
JP2007035734A (en) Semiconductor device and manufacturing method thereof
JP5956106B2 (en) Manufacturing method of semiconductor device
KR100898430B1 (en) Semiconductor device and method for fabricating the same
US8003536B2 (en) Electromigration resistant aluminum-based metal interconnect structure
US11476195B2 (en) Wiring structure and semiconductor device
JP2003133312A (en) Semiconductor device and manufacturing method therefor
JP2010129693A (en) Semiconductor device and method of manufacturing same
US20230207467A1 (en) Interconnector and electronic apparatus including the same
JP5485333B2 (en) Manufacturing method of semiconductor device
JP2003124216A (en) Seed film for wiring and wiring method of semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal