JP7449790B2 - Metal wiring formation method and metal wiring structure - Google Patents

Metal wiring formation method and metal wiring structure Download PDF

Info

Publication number
JP7449790B2
JP7449790B2 JP2020109069A JP2020109069A JP7449790B2 JP 7449790 B2 JP7449790 B2 JP 7449790B2 JP 2020109069 A JP2020109069 A JP 2020109069A JP 2020109069 A JP2020109069 A JP 2020109069A JP 7449790 B2 JP7449790 B2 JP 7449790B2
Authority
JP
Japan
Prior art keywords
metal wiring
opening
metal
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020109069A
Other languages
Japanese (ja)
Other versions
JP2022006691A (en
Inventor
豊 中光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2020109069A priority Critical patent/JP7449790B2/en
Publication of JP2022006691A publication Critical patent/JP2022006691A/en
Application granted granted Critical
Publication of JP7449790B2 publication Critical patent/JP7449790B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、金属配線の形成方法及び金属配線の構造体に関する。 The present invention relates to a method of forming metal wiring and a structure of metal wiring.

半導体デバイスの微細化に伴い、金属配線パターンが微細化は益々進行している。従来のデュアルダマシン法を用いた、バリア膜形成、シード層形成、及びCu鍍金等の製造プロセスでは、微細配線パターンに対する良好なカバレッジ特性を得るのが難しくなっている。また、配線パターンが微細になるほど、金属配線中のバリア膜の体積割合が大きくなり、金属配線の抵抗が増加する場合がある。 With the miniaturization of semiconductor devices, metal wiring patterns are becoming increasingly miniaturized. In manufacturing processes such as barrier film formation, seed layer formation, and Cu plating using the conventional dual damascene method, it is difficult to obtain good coverage characteristics for fine wiring patterns. Furthermore, as the wiring pattern becomes finer, the volume ratio of the barrier film in the metal wiring increases, which may increase the resistance of the metal wiring.

このような状況の中、バリア層、シード層を必要とせず、微細な金属配線パターンの埋め込み特性に優れたCuとAlとを含む材料を用いる技術が注目されている(例えば、非特許文献参照)。 Under these circumstances, a technology that uses materials containing Cu and Al, which does not require a barrier layer or a seed layer and has excellent embedding properties for fine metal wiring patterns, is attracting attention (for example, see non-patent literature). ).

"CuAl2 thin films as a low-resistivity interconnect material for advanced semiconductor", Journal of Vacuum Science & Technology B 37, 031215 (2019)"CuAl2 thin films as a low-resistivity interconnect material for advanced semiconductor", Journal of Vacuum Science & Technology B 37, 031215 (2019)

上記の技術においては、配線パターンの微細化が進行中であっても、その都度、埋め込み特性が良好であり、信頼性の高い配線を形成できることが望まれている。 In the above-mentioned technology, it is desired to be able to form highly reliable wiring with good embedding characteristics each time even if the wiring pattern is becoming finer.

以上のような事情に鑑み、本発明の目的は、埋め込み特性が良好であり、信頼性の高い配線を形成できる金属配線の形成方法及び金属配線の構造体を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a metal wiring forming method and a metal wiring structure that have good embedding characteristics and can form highly reliable wiring.

上記目的を達成するため、本発明の一形態に係る金属配線の形成方法では、溝または孔で構成される開口が表面に形成された絶縁層の上記開口の内部に、銅及びアルミニウムを含む金属配線が形成される。
上記開口の少なくとも開口端に、上記金属配線の上記絶縁層に対する濡れ性よりも上記金属配線の濡れ性が低い金属層が形成される。
上記絶縁層の上記表面に上記金属配線を成膜することにより上記開口の内部に上記金属配線が形成される。
In order to achieve the above object, in a method for forming a metal wiring according to one embodiment of the present invention, a metal wiring containing copper and aluminum is placed inside the opening of an insulating layer in which an opening consisting of a groove or a hole is formed on the surface. Wiring is formed.
A metal layer having lower wettability for the metal wiring than for the metal wiring with respect to the insulating layer is formed at least at an opening end of the opening.
The metal wiring is formed inside the opening by forming the metal wiring on the surface of the insulating layer.

このような金属配線の形成方法によれば、埋め込み特性が良好であり、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, it is possible to form a wiring with good embedding characteristics and high reliability.

上記の金属配線の形成方法においては、上記金属配線を成膜する際に上記絶縁層を加熱してもよい。 In the method for forming the metal wiring, the insulating layer may be heated when forming the metal wiring.

このような金属配線の形成方法によれば、金属配線を成膜する際に絶縁層及び金属層が加熱されるため、埋め込み特性が良好であり、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, since the insulating layer and the metal layer are heated when forming the metal wiring, a wiring with good embedding characteristics and high reliability can be formed.

上記の金属配線の形成方法においては、上記開口端に連接する上記開口の内壁の一部分から上記開口端、及び上記開口端に連接する上記絶縁層の上記表面に沿って上記金属層を形成してもよい。 In the method for forming metal wiring, the metal layer is formed from a part of the inner wall of the opening that is connected to the opening end, and along the opening end and the surface of the insulating layer that is connected to the opening end. Good too.

このような金属配線の形成方法によれば、金属層が上記部分に形成されるため、埋め込み特性が良好であり、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, since the metal layer is formed in the above-mentioned portion, a wiring with good embedding characteristics and high reliability can be formed.

上記の金属配線の形成方法においては、上記金属配線として、CuAl合金を用いてもよい。 In the method for forming the metal wiring described above, a CuAl 2 alloy may be used as the metal wiring.

このような金属配線の形成方法によれば、金属配線として、CuAl合金を用いるため、埋め込み特性が良好であり、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, since a CuAl 2 alloy is used as the metal wiring, a wiring with good embedding characteristics and high reliability can be formed.

上記の金属配線の形成方法においては、上記金属層として、W、WN、Ta、TaN、TiN、及びSiの少なくとも1つを含む層を用いてもよい。 In the above method for forming metal wiring, a layer containing at least one of W, WN, Ta, TaN, TiN, and Si may be used as the metal layer.

このような金属配線の形成方法によれば、金属層として、W、WN、Ta、TaN、TiN、及びSiの少なくとも1つを含む層を用いるため、埋め込み特性が良好であり、信頼性の高い配線を形成できる。 According to this method of forming metal wiring, since a layer containing at least one of W, WN, Ta, TaN, TiN, and Si is used as the metal layer, the embedding characteristics are good and the reliability is high. Wiring can be formed.

上記の金属配線の形成方法においては、上記絶縁層として、シリコン酸化物を含む絶縁層を用いてもよい。 In the above method for forming metal wiring, an insulating layer containing silicon oxide may be used as the insulating layer.

このような金属配線の形成方法によれば、絶縁層として、シリコン酸化物を含む絶縁層を用いられるため、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, since an insulating layer containing silicon oxide is used as the insulating layer, a highly reliable wiring can be formed.

上記の金属配線の形成方法においては、上記開口の内部に上記金属配線を形成した後に、上記内壁の一部分から上方の上記絶縁層及び上記内壁の一部分から上方に形成された上記金属層及び上記金属配線を除去してもよい。 In the above method for forming metal wiring, after forming the metal wiring inside the opening, the insulating layer above a part of the inner wall, the metal layer formed above a part of the inner wall, and the metal The wiring may be removed.

このような金属配線の形成方法によれば、金属層が絶縁層の一部及び金属配線の一部から取り除かれるため、信頼性の高い配線を形成できる。 According to such a method of forming a metal wiring, the metal layer is removed from a part of the insulating layer and a part of the metal wiring, so that a highly reliable wiring can be formed.

上記目的を達成するため、本発明の一形態に係る金属配線の構造体は、絶縁層と、金属配線と、金属層とを具備する。
上記絶縁層は、溝または孔で構成される開口が表面に形成されている。
上記金属配線は、上記開口の内部に設けられている。
上記金属層は、上記開口の少なくとも開口端において、上記絶縁層と上記金属配線との間に設けられ、上記金属配線の上記絶縁層に対する濡れ性よりも上記金属配線の上記金属層に対する濡れ性が低い。
In order to achieve the above object, a metal wiring structure according to one embodiment of the present invention includes an insulating layer, a metal wiring, and a metal layer.
The insulating layer has openings formed in the form of grooves or holes formed on the surface thereof.
The metal wiring is provided inside the opening.
The metal layer is provided between the insulating layer and the metal wiring at least at an open end of the opening, and the metal wiring has a wettability with respect to the metal layer that is higher than a wettability with respect to the insulating layer of the metal wiring. low.

このような金属配線の構造体によれば、金属層が絶縁層の一部及び金属配線の一部から取り除くことが可能な構造体であるため、信頼性の高い配線を有する構造体を形成できる。 According to such a metal wiring structure, since the metal layer can be removed from part of the insulating layer and part of the metal wiring, a structure having highly reliable wiring can be formed. .

以上述べたように、本発明によれば、埋め込み特性が良好であり、信頼性の高い配線を形成できる金属配線の形成方法及び金属配線の構造体が提供される。 As described above, according to the present invention, there are provided a metal wiring forming method and a metal wiring structure that have good embedding characteristics and can form highly reliable wiring.

本実施形態に係る金属配線の形成方法を説明する模式的断面図である。FIG. 2 is a schematic cross-sectional view illustrating a method for forming metal wiring according to the present embodiment. 本実施形態に係る金属配線の形成方法を説明する模式的断面図である。FIG. 2 is a schematic cross-sectional view illustrating a method for forming metal wiring according to the present embodiment. 比較例に係る金属配線の製造過程を示す模式的断面図である。FIG. 3 is a schematic cross-sectional view showing a manufacturing process of a metal wiring according to a comparative example.

以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、XYZ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。また、以下に示す数値は例示であり、この例に限らない。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing, XYZ axis coordinates may be introduced. In addition, the same members or members having the same function may be given the same reference numerals, and the description may be omitted as appropriate after the member has been described. Further, the numerical values shown below are just examples, and are not limited to these examples.

本実施形態に係る金属配線の形成方法を以下に説明する。本実施形態では、溝または孔で構成される開口が表面に形成された絶縁層の開口の内部に、銅及びアルミニウムを含む金属配線が形成される。金属配線の成分としては、CuAl合金が例示される。 A method for forming metal wiring according to this embodiment will be described below. In this embodiment, a metal wiring containing copper and aluminum is formed inside an opening in an insulating layer having an opening formed in the surface thereof, which is a trench or a hole. As a component of the metal wiring, CuAl 2 alloy is exemplified.

図1(a)~図2(c)は、本実施形態に係る金属配線の形成方法を説明する模式的断面図である。図1(a)~図2(c)には、トランジスタ、抵抗、コンデンサ、メモリ等を含む電子部品(例えば、半導体素子)が所謂ウェーハプロセスで形成された場合の層間絶縁層内に形成される金属配線の製造プロセスの一例が示されている。 FIGS. 1(a) to 2(c) are schematic cross-sectional views illustrating the method for forming metal wiring according to this embodiment. 1(a) to 2(c) show electronic components (e.g., semiconductor elements) including transistors, resistors, capacitors, memories, etc. formed in an interlayer insulating layer when formed by a so-called wafer process. An example of a metal wiring manufacturing process is shown.

図1(a)には、金属配線が形成される絶縁層として、層間絶縁層10が例示されている。層間絶縁層10の表面101には、溝または孔で構成された開口102が形成されている。開口102が溝の場合、溝は、例えば、図1(a)のX軸方向に延在する。また、開口102が孔の場合、孔をZ軸方向から見た外形は、円形状または矩形状である。孔としては、ビアホール等が該当する。開口102は、層間絶縁層10において有底でもよく、無底でもよい。図1(a)では、無底の開口102が例示されている。すなわち、開口102は、層間絶縁層10をZ軸方向に貫通している。 In FIG. 1A, an interlayer insulating layer 10 is illustrated as an insulating layer on which metal wiring is formed. An opening 102 consisting of a groove or a hole is formed in the surface 101 of the interlayer insulating layer 10 . When the opening 102 is a groove, the groove extends, for example, in the X-axis direction in FIG. 1(a). Further, when the opening 102 is a hole, the outer shape of the hole when viewed from the Z-axis direction is circular or rectangular. The hole may be a via hole or the like. The opening 102 in the interlayer insulating layer 10 may have a bottom or may be bottomless. In FIG. 1(a), a bottomless opening 102 is illustrated. That is, the opening 102 penetrates the interlayer insulating layer 10 in the Z-axis direction.

開口102において、底部における幅w1は、例えば、3nm以上30nm以下である。開口端における幅w2は、例えば、5nm以上50nm以下である。開口102の深さは、例えば、10nm以上140nm以下である。開口102は、ストレート型でもよく、底に向かうにつれ幅が広くなったり、あるいは逆に狭くなったりするテーパ型でもよい。 In the opening 102, the width w1 at the bottom is, for example, 3 nm or more and 30 nm or less. The width w2 at the opening end is, for example, 5 nm or more and 50 nm or less. The depth of the opening 102 is, for example, 10 nm or more and 140 nm or less. The opening 102 may be of a straight type, or may be of a tapered type in which the width becomes wider toward the bottom or conversely becomes narrower.

層間絶縁層10の下には、層間絶縁層11が設けられる。層間絶縁層11の内部には、例えば、金属配線層12が設けられている。金属配線層12の一部は、開口102の底部において露出されている。金属配線層12は、例えば、層間絶縁層11の下方に設けられた、トランジスタ、抵抗、コンデンサ、メモリ等(不図示)のいずれかに電気的に接続される。または、金属配線層12の電位は、浮遊していてもよい。なお、金属配線層12を取り除き、金属配線層12が層間絶縁層11で置き換えられた構造体も本実施形態に含まれる。この場合、開口102の底部では、層間絶縁層11が露出されることになる。 An interlayer insulating layer 11 is provided below the interlayer insulating layer 10 . For example, a metal wiring layer 12 is provided inside the interlayer insulating layer 11 . A portion of the metal wiring layer 12 is exposed at the bottom of the opening 102. The metal wiring layer 12 is electrically connected to, for example, a transistor, a resistor, a capacitor, a memory, or the like (not shown) provided below the interlayer insulating layer 11. Alternatively, the potential of the metal wiring layer 12 may be floating. Note that this embodiment also includes a structure in which the metal wiring layer 12 is removed and the metal wiring layer 12 is replaced with an interlayer insulating layer 11. In this case, the interlayer insulating layer 11 will be exposed at the bottom of the opening 102.

金属配線層12の材料は、Cu及びAlを含む金属間化合物である。例えば、金属配線層12の材料は、CuAl合金である。ここで、CuAl合金とは、主成分としてθ層のCuAl合金を有する合金であることを意味する。例えば、本実施形態で形成されたCuAl合金層を元素分析した場合、CuAl(1.7≦Z≦2.3)の銅アルミニウム合金層を意味する。層間絶縁層10、11は、シリコン酸化物を含む。層間絶縁層10、11の材料は、例えば、シリコン酸化物、または、比誘電率3以下のLow-k材(CVD-SiOC、CVD-SiO等)である。 The material of the metal wiring layer 12 is an intermetallic compound containing Cu and Al. For example, the material of the metal wiring layer 12 is a CuAl 2 alloy. Here, the CuAl 2 alloy means an alloy having a θ layer of CuAl 2 alloy as a main component. For example, when the CuAl 2 alloy layer formed in this embodiment is subjected to elemental analysis, it means a copper-aluminum alloy layer of CuAl z (1.7≦Z≦2.3). Interlayer insulating layers 10 and 11 contain silicon oxide. The material of the interlayer insulating layers 10 and 11 is, for example, silicon oxide or a low-k material with a dielectric constant of 3 or less (CVD-SiOC, CVD-SiO 2 , etc.).

次に、図1(b)に示すように、表面101においては、開口102の少なくとも開口端103に、金属層20が形成される。金属層20としては、W、WN、Ta、TaN、TiN、及びSiの少なくとも1つを含む層を用いる。金属層20は、例えば、減圧雰囲気下でのスパッタリング法により成膜される。 Next, as shown in FIG. 1B, a metal layer 20 is formed on the surface 101 at least at the opening end 103 of the opening 102. As shown in FIG. As the metal layer 20, a layer containing at least one of W, WN, Ta, TaN, TiN, and Si is used. The metal layer 20 is formed by, for example, a sputtering method under a reduced pressure atmosphere.

金属層20の成膜においては、開口102の開口端103付近での金属層20の段差被覆性が良好になるように、成膜条件が設定される。例えば、開口102の上部は金属層20によって閉塞されず、金属層20の厚みがより均一な厚みになるような成膜条件に設定される。 In forming the metal layer 20, the film forming conditions are set so that the step coverage of the metal layer 20 near the opening end 103 of the opening 102 is good. For example, the deposition conditions are set so that the upper part of the opening 102 is not closed by the metal layer 20 and the thickness of the metal layer 20 becomes more uniform.

さらに、金属層20の成膜中、金属層20のスパッタリング粒子によって層間絶縁層10の表面101がダメージを受けにくくなるような条件設定をすることが好ましい。このような事項を鑑み、金属層20のスパッタリング条件は、以下の条件に設定される。なお、ステージとは、図1(b)に示す構造体1を支持する成膜装置の支持台である。 Furthermore, during the formation of the metal layer 20, it is preferable to set conditions such that the surface 101 of the interlayer insulating layer 10 is less likely to be damaged by the sputtered particles of the metal layer 20. In view of these matters, the sputtering conditions for the metal layer 20 are set as follows. Note that the stage is a support stand of a film forming apparatus that supports the structure 1 shown in FIG. 1(b).

放電方法:高周波放電(VHF帯~RF帯)またはDC放電
ターゲット投入電力:0.2W/cm以上4.0W/cm以下
真空槽内の圧力:0.01Pa以上0.5Pa以下
放電ガス:Ar
ステージ温度:室温
ステージバイアス:0W/cm以上0.7W/cm以下
膜厚:0.5nm以上5nm以下
Discharge method: High frequency discharge (VHF band to RF band) or DC discharge Target input power: 0.2 W/cm 2 or more and 4.0 W/cm 2 or less Pressure in vacuum chamber: 0.01 Pa or more and 0.5 Pa or less Discharge gas: Ar
Stage temperature: Room temperature Stage bias: 0 W/cm 2 or more and 0.7 W/cm 2 or less Film thickness: 0.5 nm or more and 5 nm or less

金属層20は、開口端103に連接する開口102の内壁104の一部分から開口端103、及び開口端103に連接する層間絶縁層10の表面101に沿って形成される。例えば、金属層20は、表面101から深さt1の半分の位置から表面101までのいずれかの位置から内壁104、開口端103、及び表面101に沿って形成される。 The metal layer 20 is formed from a part of the inner wall 104 of the opening 102 that is connected to the opening end 103 and along the opening end 103 and the surface 101 of the interlayer insulating layer 10 that is connected to the opening end 103 . For example, the metal layer 20 is formed along the inner wall 104, the open end 103, and the front surface 101 from any position from the half of the depth t1 to the surface 101.

図1(b)では、一例として、金属層20が表面101から深さt1のおよそ半分の位置から内壁104、開口端103、及び表面101に沿って形成されている。金属層20は、表面101から深さt1の1/3の位置から内壁104、開口端103、及び表面101に沿って形成されてもよく、表面101から深さt1の1/4の位置、あるいは、1/5の位置から内壁104、開口端103、及び表面101に沿って形成されてもよい。 In FIG. 1B, as an example, the metal layer 20 is formed from a position approximately half the depth t1 from the surface 101 along the inner wall 104, the open end 103, and the surface 101. The metal layer 20 may be formed along the inner wall 104, the open end 103, and the surface 101 from a position 1/3 of the depth t1 from the surface 101, and from a position 1/4 of the depth t1 from the surface 101, Alternatively, it may be formed along the inner wall 104, the open end 103, and the surface 101 from the 1/5 position.

さらに、本実施形態では、金属層20として、後述する金属配線30の層間絶縁層10に対する濡れ性よりも、金属配線30の濡れ性が低い金属層が形成される。このような金属層20を用いた場合の作用については後述する。 Furthermore, in this embodiment, a metal layer is formed as the metal layer 20, which has lower wettability for the metal wiring 30 than the interlayer insulating layer 10 for the metal wiring 30, which will be described later. The effect when such a metal layer 20 is used will be described later.

次に、図1(c)に示すように、層間絶縁層10の表面101に金属配線30が成膜される。金属配線30は、例えば、減圧雰囲気下でのスパッタリング法により成膜される。さらに、本実施形態では、金属配線30を成膜する際にステージを加熱することで、層間絶縁層10及び金属層20を加熱しながら金属配線30の成膜を行う加熱スパッタリング法(ダイナミックリフロー法)が適用される。スパッタリング条件は、以下の通りである。 Next, as shown in FIG. 1C, a metal wiring 30 is formed on the surface 101 of the interlayer insulating layer 10. The metal wiring 30 is formed by, for example, a sputtering method under a reduced pressure atmosphere. Furthermore, in this embodiment, the stage is heated when forming the metal wiring 30, thereby forming the metal wiring 30 while heating the interlayer insulating layer 10 and the metal layer 20 using a heating sputtering method (dynamic reflow method). ) applies. The sputtering conditions are as follows.

放電方法:DC放電
ターゲット投入電力:0.3W/cm以上1.6W/cm以下
真空槽内の圧力:0.01Pa以上0.5Pa以下
放電ガス:Ar
ステージ温度:200℃以上350℃以下
ステージバイアス:0W/cm以上0.3W/cm以下
成膜速度:0.1nm/秒以上0.7nm/秒以下
膜厚:15nm以上350nm以下
Discharge method: DC discharge Target input power: 0.3 W/cm 2 or more and 1.6 W/cm 2 or less Pressure in vacuum chamber: 0.01 Pa or more and 0.5 Pa or less Discharge gas: Ar
Stage temperature: 200°C or more and 350°C or less Stage bias: 0 W/cm 2 or more and 0.3 W/cm 2 or less Film deposition rate: 0.1 nm/sec or more and 0.7 nm/sec or less Film thickness: 15 nm or more and 350 nm or less

金属配線30の材料は、Cu及びAlを含む金属間化合物である。例えば、金属配線30の材料は、CuAl合金である。CuAl合金とは、主成分としてθ層のCuAl合金を有する合金であることを意味する。例えば、本実施形態で形成されたCuAl合金層を元素分析した場合、CuAl(1.7≦Z≦2.3)の銅アルミニウム合金層を意味する。ここで、金属配線30の層間絶縁層10に対する濡れ性よりも、金属配線30の金属層20に対する濡れ性が低い。例えば、金属配線30の層間絶縁層10上での接触角は、金属配線30の金属層20上での接触角よりも小さい。これにより、スパッタリング成膜中には、金属配線30は、金属層20に濡れにくく、金属層20によって弾かれやすくなる。 The material of the metal wiring 30 is an intermetallic compound containing Cu and Al. For example, the material of the metal wiring 30 is CuAl 2 alloy. CuAl 2 alloy means an alloy having a θ layer of CuAl 2 alloy as a main component. For example, when the CuAl 2 alloy layer formed in this embodiment is subjected to elemental analysis, it means a copper-aluminum alloy layer of CuAl z (1.7≦Z≦2.3). Here, the wettability of the metal wiring 30 to the metal layer 20 is lower than the wettability of the metal wiring 30 to the interlayer insulating layer 10 . For example, the contact angle of the metal wiring 30 on the interlayer insulating layer 10 is smaller than the contact angle of the metal wiring 30 on the metal layer 20. As a result, during sputtering film formation, the metal wiring 30 is less likely to wet the metal layer 20 and is more likely to be repelled by the metal layer 20.

さらに、ステージは、上記の温度範囲で加熱されることから、層間絶縁層10及び金属層20が所定の温度に加熱されている。例えば、ステージ温度は、層間絶縁層10及び金属層20の温度に対応する。また、金属配線30は、スパッタリング成膜中において、スパッタリング粒子から運動エネルギーを得ながら表面101及び金属層20に堆積する。この結果、スパッタリング成膜中においては、金属配線30の金属層20上でのマイグレーションが促進される。 Furthermore, since the stage is heated within the above temperature range, the interlayer insulating layer 10 and the metal layer 20 are heated to a predetermined temperature. For example, the stage temperature corresponds to the temperature of the interlayer insulating layer 10 and the metal layer 20. Further, the metal wiring 30 is deposited on the surface 101 and the metal layer 20 while obtaining kinetic energy from sputtered particles during sputtering film formation. As a result, migration of the metal wiring 30 on the metal layer 20 is promoted during sputtering film formation.

これにより、層間絶縁層10の表面に堆積する金属配線30は、金属層20上でとどまることなく開口102の内部に流れ落ちやすくなり(図2(a))、金属配線30は、層間絶縁層10の表面101のほか、開口102の内部にも容易に埋設される。この状態を図2(b)に示す。図2(b)に示すように、金属配線30と金属配線層12との間には、空隙が形成されることなく、金属配線30は、その下の金属配線層12に電気的に接続される。 As a result, the metal wiring 30 deposited on the surface of the interlayer insulating layer 10 does not remain on the metal layer 20 but easily flows down into the opening 102 (FIG. 2(a)), and the metal wiring 30 is deposited on the surface of the interlayer insulating layer 10. It is easily embedded not only on the surface 101 but also inside the opening 102. This state is shown in FIG. 2(b). As shown in FIG. 2(b), no gap is formed between the metal wiring 30 and the metal wiring layer 12, and the metal wiring 30 is electrically connected to the metal wiring layer 12 below. Ru.

なお、金属層20の膜厚が0.5nmよりも薄くなると、金属配線30の金属層20に対する撥水性の効果が弱くなり好ましくない。また、金属層20の膜厚が5nmよりも厚くなると、開口102の上部を金属層20が閉塞する虞があり好ましくない。 Note that if the thickness of the metal layer 20 becomes thinner than 0.5 nm, the water-repellent effect of the metal wiring 30 on the metal layer 20 becomes weaker, which is not preferable. Furthermore, if the thickness of the metal layer 20 becomes thicker than 5 nm, there is a possibility that the metal layer 20 will block the upper part of the opening 102, which is not preferable.

また、ステージ温度が200℃より低くなると、スパッタリング成膜中における金属層20上の金属配線30のマイグレーションが促進されにくくなるので好ましくない。また、ステージ温度が350℃より高くなると、金属配線30の結晶化が促進されて、金属配線30の表面粗さ(例えば、Ra)が大きくなるので好ましくない。あるいは、ステージ温度が350℃より高くなると、層間絶縁層10がLow-k材で構成されている場合、Low-k材が熱的ダメージを受けやすくなるので好ましくない。 Further, if the stage temperature is lower than 200° C., migration of the metal wiring 30 on the metal layer 20 during sputtering film formation becomes difficult to be promoted, which is not preferable. Further, if the stage temperature is higher than 350° C., crystallization of the metal wiring 30 is promoted and the surface roughness (for example, Ra) of the metal wiring 30 increases, which is not preferable. Alternatively, if the stage temperature is higher than 350° C., if the interlayer insulating layer 10 is made of a low-k material, the low-k material will be susceptible to thermal damage, which is not preferable.

また、スパッタリング成膜中における真空槽内の圧力が0.01Paより低くなると、スパッタリング粒子の数が少なく、スパッタリング粒子から受ける運動エネルギー総量が小さくなるので好ましくない。また、スパッタリング成膜中における真空槽内の圧力が0.5Paより大きくなると、スパッタリング粒子同士の衝突回数が増加し、スパッタリング粒子自体の運動エネルギーが小さくなるので好ましくない。 Furthermore, if the pressure in the vacuum chamber during sputtering film formation is lower than 0.01 Pa, it is not preferable because the number of sputtered particles will be small and the total amount of kinetic energy received from the sputtered particles will be small. Moreover, if the pressure in the vacuum chamber during sputtering film formation becomes greater than 0.5 Pa, the number of collisions between sputtered particles increases and the kinetic energy of the sputtered particles themselves decreases, which is not preferable.

また、金属配線30の成膜速度は、0.1nm/秒以上0.25nm/秒以下であることが好ましい。金属配線30の成膜速度が0.1nm/秒よりも小さいと生産性が悪くなり、あるいは、0.25nm/秒より大きくなると、開口102への金属配線30の埋め込み特性が劣る傾向にある。 Moreover, it is preferable that the film formation rate of the metal wiring 30 is 0.1 nm/sec or more and 0.25 nm/sec or less. If the deposition rate of the metal wiring 30 is lower than 0.1 nm/sec, productivity tends to be poor, or if it is higher than 0.25 nm/sec, the characteristics of embedding the metal wiring 30 into the opening 102 tend to be poor.

このような製造過程によって、図2(b)に示す金属配線の構造体1が形成される。図2(b)に示す構造体1は、層間絶縁層10と、開口102の内部に設けられた金属配線30と、開口102の少なくとも開口端103において、層間絶縁層10と金属配線30との間に設けられた金属層20とを具備する。なお、構造体1が形成された後に、必要に応じてアフターリフロー処理(200℃以上350℃以下)を施してもよい。 Through such a manufacturing process, the metal wiring structure 1 shown in FIG. 2(b) is formed. The structure 1 shown in FIG. 2(b) includes an interlayer insulating layer 10, a metal wiring 30 provided inside the opening 102, and a connection between the interlayer insulating layer 10 and the metal wiring 30 at least at the opening end 103 of the opening 102. and a metal layer 20 provided therebetween. Note that after the structure 1 is formed, an after-reflow treatment (at 200° C. or higher and 350° C. or lower) may be performed as necessary.

開口102の内部に金属配線30が形成された後には、必要に応じて、図2(c)に示すように、CMP(化学的機械研磨)処理が施される。例えば、内壁104の一部分から上方の層間絶縁層10及び内壁104の該一部分から上方に形成された金属層20及び金属配線30が除去される。例えば、開口102の表面101から深さt1の半分の位置から上方の層間絶縁層10、金属層20、及び金属配線30がCMPによって除去される。 After the metal wiring 30 is formed inside the opening 102, a CMP (Chemical Mechanical Polishing) process is performed as required, as shown in FIG. 2(c). For example, the interlayer insulating layer 10 above a portion of the inner wall 104 and the metal layer 20 and metal wiring 30 formed above the portion of the inner wall 104 are removed. For example, the interlayer insulating layer 10, the metal layer 20, and the metal wiring 30 above the half depth t1 from the surface 101 of the opening 102 are removed by CMP.

これにより、金属層20は、層間絶縁層10の一部及び金属配線30の一部とともに、図2(b)に示す構造体1から除去される。この後、金属配線30上には、別の金属配線が接続されてもよく、金属配線30上に電極パッド等が形成されてもよい。 As a result, the metal layer 20 is removed from the structure 1 shown in FIG. 2(b) along with a portion of the interlayer insulating layer 10 and a portion of the metal wiring 30. After this, another metal wiring may be connected to the metal wiring 30, and an electrode pad or the like may be formed on the metal wiring 30.

図3は、比較例に係る金属配線の製造過程を示す模式的断面図である。 FIG. 3 is a schematic cross-sectional view showing a manufacturing process of a metal wiring according to a comparative example.

比較例では、開口102の内壁から開口端103、及び表面101にかけて金属層20が形成されず、プロセスが進行している。このため、スパッタリング成膜の際、金属配線30が開口102の底部に向かい流動しにくく、金属配線30の下に空隙110が形成される。 In the comparative example, the metal layer 20 is not formed from the inner wall of the opening 102 to the opening end 103 and the surface 101, and the process is proceeding. Therefore, during sputtering film formation, the metal wiring 30 is difficult to flow toward the bottom of the opening 102, and a void 110 is formed under the metal wiring 30.

また、別の比較例として、金属配線30のスパッタリング成膜時に、ステージ温度を室温に設定し、層間絶縁層10の表面101に金属配線30を形成してから、ポストアニール(350℃、30min)を試みた例がある。この場合、層間絶縁層10の表面101に厚い金属配線30が一旦形成されてから、その後にアニール処理が施されることになる。このような場合、CuAlが金属間化合物のため、成膜後にアニール処理を施しても、金属配線30の流動性が良好でなく、金属配線30の下に空隙が認められた。 As another comparative example, during sputtering film formation of the metal wiring 30, the stage temperature was set to room temperature, the metal wiring 30 was formed on the surface 101 of the interlayer insulating layer 10, and then post-annealing (350°C, 30 min) was performed. There are examples of attempts. In this case, after the thick metal wiring 30 is once formed on the surface 101 of the interlayer insulating layer 10, an annealing treatment is performed thereafter. In such a case, since CuAl 2 is an intermetallic compound, the fluidity of the metal wiring 30 was not good even if annealing treatment was performed after film formation, and voids were observed under the metal wiring 30.

本実施形態の効果の一例を以下に説明する。 An example of the effects of this embodiment will be described below.

金属配線30として、CuAl材を用いた場合には、アルミニウム酸化物が金属配線30と層間絶縁層10との界面に自発的に形成され、アルミニウム酸化物層が金属配線30のバリア層として機能する。これにより、金属配線30と層間絶縁層10との間にバリア層を形成する必要がなく、この分、金属配線30の嵩が増し、金属配線の低抵抗化が実現する。 When CuAl2 material is used as the metal wiring 30, aluminum oxide is spontaneously formed at the interface between the metal wiring 30 and the interlayer insulating layer 10, and the aluminum oxide layer functions as a barrier layer for the metal wiring 30. do. As a result, it is not necessary to form a barrier layer between the metal wiring 30 and the interlayer insulating layer 10, and the bulk of the metal wiring 30 increases accordingly, realizing lower resistance of the metal wiring.

また、バリア層が存在してなくても、アルミニウム酸化物層が金属配線30と層間絶縁層10との間に介在することで、金属配線30と層間絶縁層10との間で優れた密着力が得られる。 Furthermore, even if there is no barrier layer, the presence of the aluminum oxide layer between the metal wiring 30 and the interlayer insulation layer 10 provides excellent adhesion between the metal wiring 30 and the interlayer insulation layer 10. is obtained.

また、CuAlは、金属間化合物なので、CuとAlとの結合が比較的強く、層間絶縁層10に対する拡散係数が小さい。このため、金属配線30は、バリア層がなくても層間絶縁層10へ拡散しにくい。 Further, since CuAl 2 is an intermetallic compound, the bond between Cu and Al is relatively strong, and the diffusion coefficient with respect to the interlayer insulating layer 10 is small. Therefore, the metal wiring 30 is difficult to diffuse into the interlayer insulating layer 10 even without a barrier layer.

但し、CuAlは、金属間化合物のため、CuとAlとの結合が比較的強い。このため、CuAlは、純粋なCuに比べて成膜プロセス中における開口102への流動性が低い。この結果、開口102の幅w2が狭くなるほど(例えば、20nm以下)、CuAlの埋め込み特性が悪くなる傾向にある。 However, since CuAl 2 is an intermetallic compound, the bond between Cu and Al is relatively strong. Therefore, CuAl 2 has lower fluidity into the opening 102 during the film formation process than pure Cu. As a result, the narrower the width w2 of the opening 102 (for example, 20 nm or less), the worse the filling characteristics of CuAl 2 tend to be.

これに対し、本実施形態では、加熱スパッタリング法と金属層20と利用して、図を用いて説明された作用によって金属配線30であるCuAl材を層間絶縁層10の開口102に確実に埋め込んでいる。 On the other hand, in this embodiment, the CuAl 2 material, which is the metal wiring 30, is reliably embedded in the opening 102 of the interlayer insulating layer 10 by using the heating sputtering method and the metal layer 20 and the action explained using the figures. I'm here.

ここで、金属層20が金属配線30に比べて、層間絶縁層10に拡散しやすい材料である場合、金属層20が金属配線30と層間絶縁層10との間に形成された構造では、金属層20が層間絶縁層10中に拡散する可能性がある。また、金属配線30の金属層20に対する濡れ性が弱いため、金属配線30と金属層20との密着力は、金属層20と層間絶縁層10との密着力に比べて弱くなる。従って、金属配線30と金属層20との剥離が懸念される。 Here, if the metal layer 20 is a material that easily diffuses into the interlayer insulating layer 10 than the metal wiring 30, in a structure in which the metal layer 20 is formed between the metal wiring 30 and the interlayer insulating layer 10, the metal Layer 20 may diffuse into interlayer dielectric layer 10 . Further, since the metal wiring 30 has weak wettability with respect to the metal layer 20, the adhesion between the metal wiring 30 and the metal layer 20 is weaker than the adhesion between the metal layer 20 and the interlayer insulating layer 10. Therefore, there is a concern that the metal wiring 30 and the metal layer 20 may peel off.

本実施形態では、金属配線30の開口102への埋め込みのときに金属層20を利用し、金属配線30が開口102に埋め込まれた後には、金属層20を層間絶縁層10の一部及び金属配線30の一部とともに、構造体1から除去することが可能になっている。これは、金属層20が開口102の内壁104の一部分から開口端103、及び層間絶縁層10の表面101に沿って形成されていることに起因する。 In this embodiment, the metal layer 20 is used when the metal wiring 30 is embedded in the opening 102, and after the metal wiring 30 is embedded in the opening 102, the metal layer 20 is used as a part of the interlayer insulating layer 10 and the metal layer 20. It is possible to remove it from the structure 1 together with a part of the wiring 30. This is because the metal layer 20 is formed from a portion of the inner wall 104 of the opening 102 to the opening end 103 and along the surface 101 of the interlayer insulating layer 10 .

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。 Although the embodiments of the present invention have been described above, it goes without saying that the present invention is not limited to the above-described embodiments and can be modified in various ways. Each embodiment is not necessarily an independent form, and can be combined to the extent technically possible.

1…構造体
10…層間絶縁層
11…層間絶縁層
12…金属配線層
20…金属層
30…金属配線
101…表面
102…開口
103…開口端
104…内壁
DESCRIPTION OF SYMBOLS 1... Structure 10... Interlayer insulation layer 11... Interlayer insulation layer 12... Metal wiring layer 20... Metal layer 30... Metal wiring 101... Surface 102... Opening 103... Opening end 104... Inner wall

Claims (8)

溝または孔で構成される開口が表面に形成された絶縁層の前記開口の内部に、銅及びアルミニウムを含む金属配線を形成する方法であって、
前記開口の開口端に連接する前記開口の内壁の一部分から前記開口端及び前記開口端に連接する前記絶縁層の前記表面に沿って、前記金属配線の前記絶縁層に対する濡れ性よりも前記金属配線の濡れ性が低い金属層を形成し、
前記金属層上に前記金属配線を加熱しながら成膜することにより前記開口の内部に前記金属配線を形成する
金属配線の形成方法。
A method of forming a metal wiring containing copper and aluminum inside an opening of an insulating layer having an opening constituted by a groove or a hole formed on the surface thereof, the method comprising:
From a part of the inner wall of the opening that is connected to the opening end of the opening, along the opening end and the surface of the insulating layer that is connected to the opening end, the metal wiring is lower than the wettability of the metal wiring with respect to the insulating layer. forming a metal layer with low wettability,
A method for forming a metal wiring, comprising forming the metal wiring inside the opening by depositing the metal wiring on the metal layer while heating the metal wiring.
請求項1に記載された金属配線の形成方法であって、
前記開口の底部には前記金属層を形成しない
金属配線の形成方法。
A method for forming a metal wiring according to claim 1, comprising:
The metal layer is not formed at the bottom of the opening.
How to form metal wiring.
溝または孔で構成される開口が表面に形成された絶縁層の前記開口の内部に、銅及びアルミニウムを含む金属配線を形成する方法であって、
前記開口の底部には形成せず、前記開口の開口端に連接する前記開口の内壁の一部分から前記開口端、及び前記開口端に連接する前記絶縁層の前記表面に沿って、前記金属配線の前記絶縁層に対する濡れ性よりも前記金属配線の濡れ性が低い金属層を形成し、
前記金属層上に前記金属配線を成膜することにより前記開口の内部に前記金属配線を形成する
金属配線の形成方法。
A method of forming a metal wiring containing copper and aluminum inside an opening of an insulating layer having an opening constituted by a groove or a hole formed on the surface thereof, the method comprising:
The metal wiring is not formed at the bottom of the opening, but is formed from a part of the inner wall of the opening that is connected to the opening end of the opening to the opening end, and along the surface of the insulating layer that is connected to the opening end. forming a metal layer whose wettability for the metal wiring is lower than wettability for the insulating layer ;
forming the metal wiring inside the opening by forming the metal wiring on the metal layer;
How to form metal wiring.
請求項1~3のいずれか1つに記載された金属配線の形成方法であって、
前記金属配線として、CuAl合金を用いる
金属配線の形成方法。
A method for forming a metal wiring according to any one of claims 1 to 3, comprising:
A method for forming a metal wiring, in which a CuAl 2 alloy is used as the metal wiring.
請求項1~4のいずれか1つに記載された金属配線の形成方法であって、
前記金属層として、W、WN、Ta、TaN、TiN、及びSiの少なくとも1つを含む層を用いる
金属配線の形成方法。
A method for forming a metal wiring according to any one of claims 1 to 4, comprising:
A method for forming a metal wiring, in which a layer containing at least one of W, WN, Ta, TaN, TiN, and Si is used as the metal layer.
請求項1~5のいずれか1つに記載された金属配線の形成方法であって、
前記絶縁層として、シリコン酸化物を含む絶縁層を用いる
金属配線の形成方法。
A method for forming a metal wiring according to any one of claims 1 to 5, comprising:
A method for forming a metal wiring, using an insulating layer containing silicon oxide as the insulating layer.
請求項~6のいずれか1つに記載された金属配線の形成方法であって、
前記開口の内部に前記金属配線を形成した後に、前記内壁の一部分から上方の前記絶縁層及び前記内壁の一部分から上方に形成された前記金属層及び前記金属配線を除去する
金属配線の形成方法。
A method for forming a metal wiring according to any one of claims 1 to 6, comprising:
After the metal wiring is formed inside the opening, the insulating layer above a part of the inner wall and the metal layer and the metal wiring formed above from a part of the inner wall are removed.
溝または孔で構成される開口が表面に形成された絶縁層と、
前記開口の内部に設けられた金属配線と、
前記開口の底部には形成されず、前記開口の開口端に連接する前記開口の内壁の一部分から前記開口端及び前記開口端に連接する前記絶縁層の前記表面に沿って前記絶縁層と前記金属配線との間に設けられ、前記金属配線の前記絶縁層に対する濡れ性よりも前記金属配線の濡れ性が低い金属層と
を具備する金属配線の構造体。
an insulating layer with an opening formed on its surface consisting of a groove or a hole;
a metal wiring provided inside the opening;
The insulating layer and the metal are not formed at the bottom of the opening, but extend from a part of the inner wall of the opening that is connected to the opening end of the opening to the opening end and the surface of the insulating layer that is connected to the opening end. and a metal layer provided between the metal wiring and the metal wiring, the metal layer having a lower wettability for the metal wiring than the wettability of the metal wiring for the insulating layer.
JP2020109069A 2020-06-24 2020-06-24 Metal wiring formation method and metal wiring structure Active JP7449790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020109069A JP7449790B2 (en) 2020-06-24 2020-06-24 Metal wiring formation method and metal wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020109069A JP7449790B2 (en) 2020-06-24 2020-06-24 Metal wiring formation method and metal wiring structure

Publications (2)

Publication Number Publication Date
JP2022006691A JP2022006691A (en) 2022-01-13
JP7449790B2 true JP7449790B2 (en) 2024-03-14

Family

ID=80110559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020109069A Active JP7449790B2 (en) 2020-06-24 2020-06-24 Metal wiring formation method and metal wiring structure

Country Status (1)

Country Link
JP (1) JP7449790B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007203A (en) 1999-06-22 2001-01-12 Sony Corp Manufacture of semiconductor device
JP2004247580A (en) 2003-02-14 2004-09-02 Kawasaki Microelectronics Kk Semiconductor device and method for manufacturing the same
JP2006186332A (en) 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2007081113A (en) 2005-09-14 2007-03-29 Sony Corp Method for manufacturing semiconductor device
JP2008205119A (en) 2007-02-19 2008-09-04 Renesas Technology Corp Semiconductor device and its fabrication process
JP2010108985A (en) 2008-10-28 2010-05-13 Hitachi Chem Co Ltd Polishing method
JP2013080891A (en) 2011-09-22 2013-05-02 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2019212892A (en) 2018-06-04 2019-12-12 株式会社マテリアル・コンセプト Wiring structure and semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007203A (en) 1999-06-22 2001-01-12 Sony Corp Manufacture of semiconductor device
JP2004247580A (en) 2003-02-14 2004-09-02 Kawasaki Microelectronics Kk Semiconductor device and method for manufacturing the same
JP2006186332A (en) 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2007081113A (en) 2005-09-14 2007-03-29 Sony Corp Method for manufacturing semiconductor device
JP2008205119A (en) 2007-02-19 2008-09-04 Renesas Technology Corp Semiconductor device and its fabrication process
JP2010108985A (en) 2008-10-28 2010-05-13 Hitachi Chem Co Ltd Polishing method
JP2013080891A (en) 2011-09-22 2013-05-02 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2019212892A (en) 2018-06-04 2019-12-12 株式会社マテリアル・コンセプト Wiring structure and semiconductor device

Also Published As

Publication number Publication date
JP2022006691A (en) 2022-01-13

Similar Documents

Publication Publication Date Title
TWI621161B (en) Ruthenium metal feature fill for interconnects
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
JP5444471B2 (en) Interconnect structure and method of forming the same (conductive structure for narrow interconnect openings)
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
JP5503147B2 (en) Metal layer on insulator patterned by wet chemical deposition including electroless phase and current supply phase
US20080128907A1 (en) Semiconductor structure with liner
JP7277871B2 (en) Ruthenium metal functional filling for interconnection
US7799681B2 (en) Method for forming a ruthenium metal cap layer
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
JP2009194195A (en) Semiconductor device and method of manufacturing the same
US20100207177A1 (en) Method for producing a copper contact
KR101088813B1 (en) Metal wiring of semiconductor device and method for forming the same
JP2005033164A (en) Method of forming copper wiring for semiconductor element
JP4943111B2 (en) Manufacturing method of semiconductor device
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
JP5823359B2 (en) Manufacturing method of semiconductor device
JP3816091B1 (en) Semiconductor device and manufacturing method thereof
JP7449790B2 (en) Metal wiring formation method and metal wiring structure
WO2016088440A1 (en) METHOD FOR FORMING Cu WIRING AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
JP2002329682A (en) Cu THIN FILM MANUFACTURING METHOD
KR101132700B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100386628B1 (en) Method for forming interconnect structures of semiconductor device
KR100286253B1 (en) Selective deposit method of metal thin film using n2 plasma and it's application to multi-level metal interconnection
JP2007194566A (en) Semiconductor device, and its process for fabrication
JP2004031497A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7449790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150