KR20190112550A - 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법 - Google Patents

전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20190112550A
KR20190112550A KR1020180034678A KR20180034678A KR20190112550A KR 20190112550 A KR20190112550 A KR 20190112550A KR 1020180034678 A KR1020180034678 A KR 1020180034678A KR 20180034678 A KR20180034678 A KR 20180034678A KR 20190112550 A KR20190112550 A KR 20190112550A
Authority
KR
South Korea
Prior art keywords
voltage
memory
memory device
command
data
Prior art date
Application number
KR1020180034678A
Other languages
English (en)
Other versions
KR102544144B1 (ko
Inventor
천동엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180034678A priority Critical patent/KR102544144B1/ko
Priority to US16/178,111 priority patent/US10860248B2/en
Priority to CN201811404588.1A priority patent/CN110362181B/zh
Publication of KR20190112550A publication Critical patent/KR20190112550A/ko
Application granted granted Critical
Publication of KR102544144B1 publication Critical patent/KR102544144B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

본 발명은, 타겟 장치로 공급되는 전압을 모니터링하는 전압 관리부; 및 상기 타겟 장치에 대한 동작 제어를 수행하되, 상기 전압 관리부의 모니터링 결과 전압 이상이 발생한 경우, 상기 전압 이상이 발생한 시점에 수행 중이던 동작 제어를 다시 수행하는 동작 관리부를 포함하는 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법을 포함한다.

Description

전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법{Electronic device, memory system having the same and operating method thereof}
본 발명은, 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는 타겟 장치의 전압 이상 여부에 따라 타겟 장치에 대한 동작 제어를 수행하는 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법에 관한 것이다.
메모리 시스템(memory system)은, 메모리 장치(memory device) 및 메모리 컨트롤러(memory controller)를 포함할 수 있다.
메모리 장치는, 메모리 컨트롤러의 제어에 따라 데이터를 저장하거나 저장된 데이터를 출력할 수 있다. 예를 들어, 메모리 장치는, 전압 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전압 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
메모리 컨트롤러는, 호스트(host)와 메모리 장치 사이의 데이터 통신을 제어할 수 있다.
호스트는, PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 등의 인터페이스 프로토콜을 사용하여 메모리 시스템과 통신을 수행할 수 있다. 호스트와 메모리 시스템 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않는다. 예를 들어, 호스트는, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface) 또는 IDE(Integrated Drive Electronics) 등의 다양한 인터페이스를 이용하여 메모리 시스템과 통신할 수 있다.
본 발명의 실시 예들은, 타겟 장치의 전압 이상 여부에 따라 타겟 장치에 대한 동작 제어를 수행할 수 있는 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따른 전자 장치는, 타겟 장치로 공급되는 전압을 모니터링하는 전압 관리부; 및 상기 타겟 장치에 대한 동작 제어를 수행하되, 상기 전압 관리부의 모니터링 결과 전압 이상이 발생한 경우, 상기 전압 이상이 발생한 시점에 수행 중이던 동작 제어를 다시 수행하는 동작 관리부를 포함한다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 데이터가 저장되는 메모리 장치; 및 상기 메모리 장치에 대한 동작 제어를 수행하는 중에 상기 메모리 장치로 공급되는 전압을 모니터링하고, 상기 모니터링 결과 전압 이상이 발생한 경우 상기 전압 이상이 발생한 시점에 수행 중이던 동작 제어를 다시 수행하는 메모리 컨트롤러를 포함한다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치에 대한 동작 제어를 수행하는 단계; 상기 메모리 장치로 공급되는 전압을 모니터링하는 단계; 및 상기 모니터링 결과 상기 동작 제어를 수행하는 중에 전압 이상이 발생한 경우, 상기 동작 제어를 다시 수행하는 단계를 포함한다.
본 기술에 따르면, 타겟 장치의 전압 이상 여부에 따라 타겟 장치에 대한 동작 제어를 수행할 수 있으므로, 전자 시스템의 신뢰도를 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 예시도이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 3은 도 1 및 도 2에 도시된 메모리 장치를 설명하기 위한 예시도이다.
도 4는 2차원 구조의 메모리 블록을 설명하기 위한 예시도이다.
도 5는 3차원 구조의 메모리 블록의 일 예를 설명하기 위한 예시도이다.
도 6은 3차원 구조의 메모리 블록의 다른 예를 설명하기 위한 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시 예에 따른 동작 진행 상태 정보를 설명하기 위한 예시도이다.
도 9a 및 도 9b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 10a 및 도 10b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 11a 및 도 11b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 12a 및 도 12b는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 13a 및 도 13b는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 14a 내지 도 14c는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 15a 및 도 15b는 데이터 출력 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 16은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 17은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 18은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 19는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 20은 본 발명의 실시 예들이 적용 가능한 전자 시스템을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 예시도이다.
도 1을 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 등의 인터페이스 프로토콜을 사용하여 메모리 시스템(2000)과 통신할 수 있다. 호스트(1000)와 메모리 시스템(2000) 간에 이용되는 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface) 또는 IDE(Integrated Drive Electronics) 등의 인터페이스 프로토콜이 이용될 수도 있다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어하며, 호스트(1000)와 메모리 장치(2200) 사이의 데이터 교환을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는 호스트(1000)와 메모리 장치(2200) 사이에서 커맨드(command), 어드레스(address) 및 데이터(data)가 통신될 수 있도록 수신된 정보를 변환하고 변환된 정보를 저장 및 출력할 수 있다. 예를 들어, 프로그램 동작 시, 메모리 컨트롤러(2100)는, 커맨드(command), 어드레스(address) 및 데이터(data) 등을 메모리 장치(2200)에 전송할 수 있다. 예를 들어, 리드 동작 시, 메모리 컨트롤러(2100)는, 데이터 센싱을 위한 커맨드 및 어드레스를 메모리 장치(2200)에 전송할 수 있다. 예를 들어, 리드 동작 시, 메모리 컨트롤러(2100)는, 센싱된 데이터 출력을 위한 커맨드를 메모리 장치(2200)에 전송할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링할 수 있다. 내부 전압(VCC)은 VCC 생성부(2102)에 의해 외부 전압(VCCQ)으로부터 생성된 전압일 수 있다. 예를 들어, VCC 생성부(2102)는 LDO(Low Drop Out) 레귤레이터일 수 있으며, LDO(Low Drop Out) 레귤레이터에 입력된 외부 전압(VCCQ)의 전압 레벨이 변경되어 출력된 전압이 내부 전압(VCC)일 수 있다. 메모리 컨트롤러(2100)로 공급되는 외부 전압(VCCQ)과 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)은 서로 동일할 수 있고, 메모리 컨트롤러(2100)로 공급되는 내부 전압(VCC)과 메모리 장치(2200)로 공급되는 내부 전압(VCC)은 서로 동일할 수 있다. 따라서, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링한다는 것은, 메모리 컨트롤러(2100)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링하는 것을 의미할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링하여 전압 이상이 발생하였는지 여부를 판단할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)로 공급되는 전압이 정상 레벨 미만으로 낮아졌는지 또는 정상 레벨을 초과하였는지 여부를 판단할 수 있다. 예를 들어, 전압 이상이 발생한 경우는, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)이 제 1 임계값 미만으로 낮아진 경우, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)이 제 2 임계값을 초과한 경우, 메모리 장치(2200)로 공급되는 내부 전압(VCC)이 제 3 임계값 미만으로 낮아진 경우 및 메모리 장치(2200)로 공급되는 내부 전압(VCC)이 제 4 임계값을 초과한 경우 중 적어도 하나의 경우를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링하여 전압 이상이 종료하였는지 여부를 판단할 수 있다. 즉, 메모리 컨트롤러(2100)는, 전압 이상이 발생 한 이후에, 전압이 정상 레벨로 회복되었는지를 판단할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)로 공급되는 전압이 정상 레벨 미만으로 낮아진 후 다시 정상 레벨까지 높아졌는지, 또는 메모리 장치(2200)로 공급되는 전압이 정상 레벨을 초과한 후 다시 정상 레벨까지 낮아졌는지를 판단할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)에 대한 동작 제어를 수행할 수 있다. 동작 제어를 수행한다는 것은, 메모리 장치(2200)가 동작을 수행하는 데 이용되는 커맨드, 어드레스 및 데이터 중 적어도 하나를 메모리 장치(2200)에게 전송함으로써 메모리 장치(2200)가 동작을 수행하도록 제어하는 것을 의미할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 프로그램 동작을 위한 동작 제어, 리드 동작을 위한 동작 제어를 수행할 수 있다. 여기서, 리드 동작을 위한 동작 제어는, 데이터 센싱을 위한 동작 제어 및 센싱된 데이터 출력을 위한 동작 제어를 포함할 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 수행 중이던 동작 제어가 어떠한 동작을 위한 제어인지 확인할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)의 동작 제어를 위한 적어도 하나의 커맨드 및 각각의 커맨드에 대응하는 어드레스 중 적어도 하나를 생성하여 저장하고 있을 수 있으며, 현재 어떠한 동작에 대응하는 커맨드, 어드레스 또는 데이터가 메모리 장치(2200)에게 전송 중인지 또는 전송된 상태인지를 나타내는 정보인 동작 진행 상태 정보를 관리할 수 있다.
동작 진행 상태 정보는, 새로운 동작을 위한 커맨드가 생성되는 경우에 갱신될 수 있다. 이는, 동작 진행 상태 정보에 해당 새로운 동작에 대응하는 전송 상태를 나타내는 필드가 추가되는 것을 의미할 수 있다. 동작 진행 상태 정보는, 하나의 동작 제어가 완료되는 시점까지 전압 이상이 발생하지 않은 경우에 갱신될 수 있다. 이는, 동작 진행 상태 정보에서 해당 동작에 대응하는 전송 상태를 나타내는 필드가 삭제되는 것을 의미할 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 발생한 경우, 동작 진행 상태 정보를 참조하여 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어가 어떠한 동작을 위한 제어인지 확인할 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어를 다시 수행할 수 있다. 이는, 전압 이상이 발생한 시점으로부터 설정된 시간이 경과한 이후에 이루어지거나, 전압 이상이 종료된 이후에 이루어질 수 있다. 여기서, 설정된 시간은, 메모리 시스템(2000)의 테스트 동작을 통해 결정될 수 있다. 예를 들어, 메모리 시스템(2000)의 테스트 동작 시, 전압 이상이 발생한 후 전압이 정상 레벨로 회복되는 시간이 측정될 수 있으며, 이 때 측정된 시간이 설정된 시간으로 결정될 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어가 프로그램 동작을 위한 제어인 경우, 해당 프로그램 동작을 위한 제어를 다시 수행할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 해당 프로그램 동작을 위한 커맨드, 어드레스 및 데이터 중 적어도 하나를 메모리 장치(2200)에게 재전송할 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어가 리드 동작을 위한 제어인 경우, 해당 리드 동작을 위한 제어를 다시 수행할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 해당 리드 동작을 위한 커맨드 및 어드레스 중 적어도 하나를 메모리 장치(2200)에게 전송할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어가 데이터 센싱 동작을 위한 제어인 경우, 해당 데이터 센싱 동작을 위한 커맨드 및 어드레스 중 적어도 하나를 메모리 장치(2200)에게 전송할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어가 센싱된 데이터 출력 동작을 위한 제어인 경우, 해당 센싱된 데이터 출력 동작을 위한 커맨드를 메모리 장치(2200)에게 전송할 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 동작을 수행할 수 있다. 예를 들어, 메모리 장치(2200)는, 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작, 및 카피백 동작 등을 수행할 수 있다. 리드 동작은, 데이터 센싱 동작 및 센싱된 데이터 출력 동작 중 적어도 하나를 포함할 수 있다.
메모리 장치(2200)는, 전압 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전압 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다. 이하에서 설명되는 실시 예에서는 비휘발성 메모리 장치에 포함되는 플래시 메모리(flash memory)를 예를 들어 설명하도록 한다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 2를 참조하면, 메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), ECC 유닛(Error Correcting Code unit; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 전압 관리부(voltage management unit; 2150), 동작 관리부(operation management unit; 2610), 중앙 처리 장치(Central Processing Unit; CPU; 2170) 및 내부 메모리(internal memory; 2180)를 포함할 수 있다. 호스트 인터페이스(2110), ECC 유닛(2120), 메모리 인터페이스(2130), 버퍼 메모리(2140), 전압 관리부(2150), 동작 관리부(2160) 및 내부 메모리(2180)는 CPU(2170)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 통신 프로토콜을 이용하여 호스트(1000)와 데이터 교환을 수행할 수 있다.
ECC 유닛(2120)은, 프로그램 동작 또는 리드 동작 시 에러를 검출하고 검출된 에러를 정정할 수 있다.
메모리 인터페이스(2130)는, 통신 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다. 메모리 인터페이스(2130)는, 외부 전압(VCCQ)을 공급받고 이를 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다. 예를 들어, 호스트로부터 수신된 데이터는, 프로그램 동작이 완료될 때까지 버퍼 메모리(2140)에 임시로 저장될 수 있다. 또한, 리드 동작 시 메모리 장치(2200)로부터 리드된 데이터가 버퍼 메모리(2140)에 임시로 저장될 수도 있다. 실시 예에 따라, 버퍼 메모리(2140)는 메모리 컨트롤러(2100)의 외부에 포함될 수도 있다.
전압 관리부(2150)는, 메모리 장치(2200)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링할 수 있다. 내부 전압(VCC)은, VCC 생성부(2102)에 의하여 외부 전압(VCCQ)으로부터 생성된 전압일 수 있다. 전압 관리부(2150)는, 외부 전압(VCCQ)과 내부 전압(VCC) 중 어느 하나에 이상이 발생한 경우, 전압 이상이 발생하였음을 동작 관리부(2160)에 통지할 수 있다. 예를 들어, 전압 관리부(2150)는, 외부 전압(VCCQ) 및 내부 전압(VCC) 중 적어도 하나의 전압 레벨이 정상 레벨 미만으로 낮아지거나 정상 레벨을 초과한 경우 이를 동작 관리부(2160)에 통지할 수 있다. 전압 관리부(2150)는, 외부 전압(VCCQ) 또는 내부 전압(VCC)에 전압 이상이 발생한 이후에 해당 전압이 정상 레벨로 회복되었는지를 판단할 수 있다. 전압 관리부(2150)는, 전압이 정상 레벨로 회복된 경우, 이를 동작 관리부(2160)에 통지할 수 있다.
동작 관리부(2160)는, 동작 진행 상태 관리부(2162) 및 동작 제어부(2164)를 포함할 수 있다.
동작 진행 상태 관리부(2162)는, 동작 진행 상태 정보를 관리할 수 있다. 예를 들어, 동작 진행 상태 관리부(2162)는, 동작 제어부(2164)에 저장된 커맨드들 각각에 대하여 해당 커맨드가 메모리 장치(2200)에게 전송 중인지 또는 전송되었는지, 해당 커맨드에 대응하는 어드레스가 메모리 장치(2200)에게 전송 중인지 또는 전송되었는지, 해당 커맨드 및 어드레스에 대응하는 데이터가 메모리 장치(2200)에게 전송 중인지 또는 전송되었는지 여부에 대한 정보를 관리할 수 있다.
동작 제어부(2164)는, CPU(2170)로부터 수신되는 커맨드 및 어드레스를 저장할 수 있다. 예를 들어, 동작 제어부(2164)는, CPU(2170)로부터 수신되는 복수의 커맨드들 및 각각의 커맨드에 대응하는 어드레스를 저장할 수 있다.
동작 제어부(2164)는, 메모리 장치(2200)에 대한 동작 제어를 수행할 수 있다. 즉, 동작 제어부(2164)는, 메모리 장치(2200)에게 커맨드, 어드레스 및 데이터를 전송할 수 있다. 동작 제어부(2164)는, 해당 커맨드에 대응하는 동작이 완료되기까지 해당 커맨드 및 해당 커맨드에 대응하는 어드레스를 저장할 수 있다.
동작 제어부(2164)는, 전압 관리부(2150)로부터 전압 이상이 발생하였음을 통지 받는 경우, 전압 이상이 발생한 시점에 수행 중이던 동작 제어가 어떠한 동작을 위한 제어인지 확인할 수 있다. 이는, 동작 진행 상태 관리부(2162)가 관리하는 동작 진행 상태 정보를 참조함으로써 이루어질 수 있다.
동작 제어부(2164)는, 전압 이상이 발생한 시점에 메모리 장치(2200)에 대하여 수행 중이던 동작 제어를 다시 수행할 수 있다. 이는, 전압 관리부(2150)로부터 전압 이상이 종료되었음을 통지 받는 경우, 또는 전압 관리부(2150)로부터 전압 이상이 발생하였음을 통지 받은 후 설정된 시간이 경과한 경우에 이루어질 수 있다.
동작 제어부(2164)는, 메모리 컨트롤러(2100)에서 메모리 장치(2200)로 커맨드가 전송되는 동안, 전압 관리부(2150)로부터 외부 전압(VCCQ)에 전압 이상이 발생하였음을 통지 받은 경우, 해당 커맨드를 메모리 장치(2200)에게 재전송할 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 프로그램 동작을 위한 커맨드(CMD1)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 1)를 메모리 장치(2200)에게 재전송하고, 커맨드(CMD 1)에 대응하는 어드레스(ADD 1) 및 데이터(DATA 1)를 메모리 장치(2200)에게 전송할 수 있다. 커맨드(CMD 1)에 대응되는 어드레스(ADD 1)는 동작 진행 상태 관리부(2162)에 저장될 수 있으며, 데이터(DATA 1)는 버퍼 메모리(2140)에 저장될 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 데이터 센싱을 위한 커맨드(CMD 2)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 2)를 메모리 장치(2200)에게 재전송하고, 커맨드(CMD 2)에 대응하는 어드레스(ADD 2)를 메모리 장치(2200)에게 전송할 수 있다. 커맨드(CMD 2)에 대응되는 어드레스(ADD 2)는 동작 진행 상태 관리부(2162)에 저장될 수 있다.
동작 제어부(2164)는, 메모리 장치(2200)에 대한 동작 제어를 수행하는 데 이용되는 커맨드를 메모리 장치(2200)에게 전송한 후 어드레스 전송 중에 전압 관리부(2150)로부터 외부 전압(VCCQ)에 전압 이상이 발생하였음을 통지 받은 경우, 해당 커맨드 및 어드레스를 메모리 장치(2200)에게 재전송할 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 프로그램 동작을 위한 커맨드(CMD 1)가 전송되었고, 커맨드(CMD 1)에 대응하는 어드레스(ADD 1)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 1) 및 어드레스(ADD 1)를 메모리 장치(2200)에게 재전송하고, 커맨드(CMD 1) 및 어드레스(ADD 1)에 대응하는 데이터(DATA 1)를 메모리 장치(2200)에게 전송할 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 데이터 센싱을 위한 커맨드(CMD 2)가 전송되었고, 커맨드(CMD 2)에 대응하는 어드레스(ADD 2)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치(2200)에게 재전송할 수 있다.
동작 제어부(2164)는, 메모리 장치(2200)에 대한 동작 제어를 수행하는 데 이용되는 커맨드 및 어드레스를 메모리 장치(2200)에게 전송한 후 데이터 전송 중에 전압 관리부(2150)로부터 외부 전압(VCCQ)에 전압 이상이 발생하였음을 통지 받은 경우, 해당 커맨드, 어드레스 및 데이터를 메모리 장치(2200)에게 재전송할 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 프로그램 동작을 위한 커맨드(CMD 1) 및 어드레스(ADD 1)가 전송되었고, 커맨드(CMD 1) 및 어드레스(ADD 1)에 대응하는 데이터(DATA 1)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 1), 어드레스(ADD 1) 및 데이터(DATA 1)를 메모리 장치(2200)에게 재전송할 수 있다.
동작 제어부(2164)는, 메모리 장치(2200)에 대한 동작 제어를 수행하는 데 이용되는 커맨드, 어드레스 및 데이터 중 적어도 하나를 메모리 장치(2200)에게 전송한 후 전압 관리부(2150)로부터 외부 전압(VCCQ) 또는 내부 전압(VCC)에 전압 이상이 발생하였음을 통지 받은 경우, 전압 이상이 발생한 시점에서의 메모리 장치(2200)의 상태 체크 결과를 더 고려하여 메모리 장치(2200)에 대한 동작 제어를 다시 수행할 수 있다. 만약, 외부 전압(VCCQ) 또는 내부 전압(VCC)에 전압 이상이 발생한 시점에서의 메모리 장치(2200)의 상태 체크 결과가, 메모리 장치(2200)가 메모리 장치(2200)에게 전송된 커맨드에 따른 동작을 수행 중임을 나타내는 경우, 커맨드, 어드레스 및 데이터 중 적어도 하나를 메모리 장치(2200)에게 재전송할 수 있다. 만약, 외부 전압(VCCQ) 또는 내부 전압(VCC)에 전압 이상이 발생한 시점에서의 메모리 장치(2200)의 상태 체크 결과가, 메모리 장치(2200)가 메모리 장치(2200)에게 전송된 커맨드에 따른 동작을 수행 중이 아님을 나타내는 경우, 커맨드, 어드레스 및 데이터를 메모리 장치(2200)에게 재전송하지 않을 수 있다.
예를 들어, 내부 전압(VCC)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 데이터 센싱을 위한 커맨드(CMD 2) 및 어드레스(ADD 2)가 전송된 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치(2200)에게 재전송할지 여부를 결정할 수 있다. 예를 들어, 동작 진행 상태 정보가 데이터 센싱을 위한 커맨드(CMD 2) 및 커맨드(CMD 2)에 대응하는 어드레스(ADD 2)가 전송된 상태임을 나타내는 경우, 동작 제어부(2164)는, CPU(2170)에게 메모리 장치(2200)에 대한 상태 체크를 수행하여 줄 것을 요청할 수 있다. 이에 따라, CPU(2170)는, 메모리 장치(2200)에게 상태 체크 커맨드를 전송하고, 그에 대한 응답으로 상태 체크 결과를 수신할 수 있다. 그리고, CPU(2170)는, 수신된 상태 체크 결과를 동작 제어부(2164)에게 전송할 수 있다. 만약, 상태 체크 결과가 비지(busy)라면, 이는 메모리 장치(2200)가 데이터를 센싱하는 중에 전압 이상이 발생한 경우일 수 있다. 이러한 경우, 동작 제어부(2164)는, 데이터 센싱 동작을 다시 수행하도록 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치(2200)에게 재전송할 수 있다. 만약, 상태 체크 결과가 레디(ready)라면, 이는 메모리 장치(2200)가 데이터 센싱을 완료한 후에 전압 이상이 발생한 경우일 수 있다. 이러한 경우, 동작 제어부(2164)는, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치(2200)에게 재전송하지 않고, 데이터 출력을 위한 커맨드를 전송할 수 있다.
예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 데이터 출력을 위한 커맨드(CMD 3)가 전송 중인 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 3)를 메모리 장치(2200)에게 재전송할 수 있다. 예를 들어, 외부 전압(VCCQ)의 전압 이상이 발생한 시점에 동작 진행 상태 정보가 데이터 출력을 위한 커맨드(CMD 3)가 전송된 상태임을 나타낸다고 가정하면, 동작 제어부(2164)는, 커맨드(CMD 3)를 메모리 장치(2200)에게 재전송할지 여부를 결정할 수 있다. 예를 들어, 동작 진행 상태 정보가 데이터 출력을 위한 커맨드(CMD 3)가 전송된 상태임을 나타내는 경우, 동작 제어부(2164)는, CPU(2170)에게 메모리 장치(2200)에 대한 상태 체크를 수행하여 줄 것을 요청할 수 있다. 이에 따라, CPU(2170)는, 메모리 장치(2200)에게 상태 체크 커맨드를 전송하고, 그에 대한 응답으로 상태 체크 결과를 수신할 수 있다. 그리고, CPU(2170)는, 수신된 상태 체크 결과를 동작 제어부(2164)에게 전송할 수 있다. 만약, 상태 체크 결과가 비지(busy)라면, 이는 메모리 장치(2200)가 데이터를 출력하는 중에 전압 이상이 발생한 경우일 수 있다. 이러한 경우, 동작 제어부(2164)는, 데이터 출력 동작을 다시 수행하도록 커맨드(CMD 3)를 메모리 장치(2200)에게 재전송할 수 있다. 만약, 상태 체크 결과가 레디(ready)라면, 이는 메모리 장치(2200)가 데이터 출력을 완료한 후에 전압 이상이 발생한 경우일 수 있다. 이러한 경우, 동작 제어부(2164)는, 커맨드(CMD 3)를 메모리 장치(2200)에게 재전송하지 않을 수 있다.
CPU(2170)는, 메모리 장치(2200)의 동작을 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, CPU(2170)는, 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 카피백 동작들에 필요한 다양한 커맨드들(commands)을 생성할 수 있다. CPU(2170)는 생성된 커맨드 및 어드레스를 동작 관리부(2160)에 전송할 수 있다. CPU(2170)는, 동작 제어부(2164)의 요청에 따라 메모리 장치(2200)에게 상태 체크 커맨드를 전송할 수 있으며, 메모리 장치(2200)로부터 수신되는 상태 체크 결과를 동작 제어부(2164)에게 전송할 수 있다.
내부 메모리(2180)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 내부 메모리(2170)는 맵 테이블(map table)을 포함할 수 있다. 예를 들어, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다.
도 3은 도 1 및 도 2에 도시된 메모리 장치를 설명하기 위한 예시도이다.
메모리 장치(2200)는, 내부 전압(VCC)을 공급받아 동작하는 제어 로직(2210), 주변 회로들(2220) 및 메모리 셀 어레이(2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generation circuit; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 칼럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다. 입출력 회로(2226)는, 외부 전압(VCCQ)을 공급받아 동작 할 수도 있다. 즉, 외부 전압(VCCQ)은, 메모리 컨트롤러(2100)와 메모리 장치(2200) 간에 커맨드, 어드레스 및 데이터 중 적어도 하나가 송수신되는 데 이용될 수 있다. 내부 전압(VCC)은, 메모리 장치(2200)가 메모리 컨트롤러(2100)로부터 수신된 커맨드 및 어드레스에 따라 동작을 수행하는 데 이용될 수 있다.
제어 로직(2210)은, 도 2에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다. 제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD)는 동작 커맨드 및 상태 체크 커맨드를 포함할 수 있다. 동작 커맨드는, 프로그램 동작 커맨드, 소거 동작 커맨드, 리드 동작 커맨드, 서스펜드 동작 커맨드 및 카피백 동작 커맨드 등을 포함할 수 있다.
제어 로직(2210)은, 메모리 컨트롤러(2100)로부터 수신되는 커맨드에 따라 동작을 수행하면서 상태 레지스터(2212)에 메모리 장치(2200)의 상태를 기록할 수 있다. 예를 들어, 메모리 컨트롤러(2100)로부터 수신된 커맨드가 프로그램 동작 커맨드인 경우, 해당 프로그램 동작 커맨드가 성공적으로 수행되었는지 또는 실패하였는지에 대한 정보를 상태 레지스터(2212)에 기록할 수 있다.
제어 로직(2210)은, 메모리 컨트롤러(2100)로부터 상태 체크 커맨드가 수신되는 경우 상태 레지스터(2212)에 저장된 상태 체크 비트들을 메모리 컨트롤러(2100)에게 전송할 수 있다.
주변 회로들(2220)은, 제어 로직(2210)의 제어 하에, 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다. 또한, 주변 회로들(2220)은 현재 수행 중인 동작을 멈추는 서스펜드 동작 또는 데이터를 다른 메모리 블록으로 카피(copy)하는 카피백(copy-back) 동작을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 보상 프로그램 전압, 리드 전압, 소거 전압 및 턴-온 전압 등을 생성할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(DQ)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 칼럼 디코더(2228)와 데이터를 주고 받을 수 있다. 입출력 회로(2226)는, 내부 전압(VCC) 또는 외부 전압(VCCQ)을 공급받고 이를 이용하여 커맨드, 어드레스 및 데이터 송수신을 수행할 수 있다. 이하의 실시 예에서, 입출력 회로(2226)가 외부 전압(VCCQ)을 공급받아 동작하는 것으로 설명하도록 한다.
칼럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 칼럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 칼럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBI)과 데이터를 주고 받거나, 칼럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 셀 어레이(2240)에 포함된 메모리 블록들에 공통으로 연결된 비트 라인들(BL1~BLI)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLI)에 연결된 복수의 페이지 버퍼들(PB1~PBI)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBI)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBI)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLI)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBI)은, 리드 동작 시 비트 라인들(BL1~BLI)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLI)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 리드 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(MB1~MBk)을 포함할 수 있다. 메모리 블록들(MB1~MBk)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(MB1~MBk)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 4는 2차원 구조의 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 4에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(MBk)이 도시되었다.
메모리 블록(MBk)은 비트 라인들(BL1~BLI)과 소스 라인(source line; SL) 사이에 연결된 복수의 셀 스트링(cell string; ST)들을 포함할 수 있다. 셀 스트링(cell string; ST)들은 비트 라인들(BL1~BLI)에 각각 연결될 수 있고, 소스 라인(SL)에는 공통으로 연결될 수 있다. 셀 스트링(ST)들은 서로 유사한 구조를 가지므로, 이하에서는 제 1 비트 라인(BL1)에 연결된 셀 스트링(ST)을 예로 들어 설명한다.
셀 스트링(ST)은, 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(source select transistor; SST), 제 1 내지 제 n 메모리 셀들(memory cells; F1~Fn; n은 양의 정수) 및 드레인 셀렉트 트랜지스터(drain select transistor; DST)를 포함할 수 있다. 소스 셀렉트 트랜지스터(SST) 및 드레인 셀렉트 트랜지스터들(DST)의 개수는, 도 4에 도시된 개수로 한정되지 않는다.
소스 셀렉트 트랜지스터(SST)는, 소스 라인(SL)과 제 1 메모리 셀(F1) 사이에 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(F1~Fn)은, 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 드레인 셀렉트 트랜지스터(DST)는, 제 n 메모리 셀(Fn)과 제 1 비트 라인(BL1) 사이에 연결될 수 있다. 도면에는 도시되지 않았으나, 메모리 셀들(F1~Fn) 사이, 또는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 더미 셀들(dummy cells)이 더 연결될 수도 있다.
셀 스트링(ST)들에 포함된 소스 셀렉트 트랜지스터(SST)들의 게이트들은, 소스 셀렉트 라인(source select line; SSL)에 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(F1~Fn)의 게이트들은, 제 1 내지 제 n 워드라인들(word lines; WL1~WLn)에 연결될 수 있다. 드레인 셀렉트 트랜지스터들(DST)의 게이트들은, 드레인 셀렉트 라인(drain select lines; DSL)에 연결될 수 있다. 여기서, 워드 라인들(WL1~WLn) 각각에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 예를 들어, 서로 다른 셀 스트링(ST)들에 포함된 메모리 셀들(F1~Fn) 중 제 1 워드 라인(WL1)에 연결된 제 1 메모리 셀(F1)들의 그룹이 하나의 물리 페이지(PPG)가 될 수 있다. 멀티 레벨 셀(multi-level cell; MLC) 방식이 이용되는 경우, 하나의 물리 페이지(PPG)에 복수의 논리 페이지들이 포함될 수 있다.
도 5는 3차원 구조의 메모리 블록의 일 예를 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 5에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(MBk)을 도시하였다.
도 5를 참조하면, 3차원 구조의 메모리 블록(MBk)은, 기판 상에 기판에 수직한 방향(Z 방향)으로 I자 형태로 형성될 수 있다. 메모리 블록(MBk)은, 비트 라인(BL)들과 소스 라인(SL) 사이에 배열된 복수의 셀 스트링(ST)들을 포함할 수 있다. 실시 예에 따라, 소스 라인(SL) 대신 웰(well)이 형성될 수도 있다. 이러한 구조는 BiCS(Bit Cost Scalable)라고 언급될 수 있다. 예를 들어, 소스 라인(SL)이 기판의 상부에서 기판에 평행하게 형성된 경우, BiCS 구조를 갖는 셀 스트링(ST)들은 소스 라인(SL)의 상부에서 기판에 수직한 방향(Z 방향)으로 형성될 수 있다.
구체적으로, 셀 스트링(ST)들은 제 1 방향(X 방향) 및 제 2 방향(Y 방향)으로 각각 배열될 수 있다. 셀 스트링(ST)들은 서로 이격되어 적층된 소스 셀렉트 라인들(SSL), 워드 라인들(WL) 및 드레인 셀렉트 라인들(DSL)을 포함할 수 있다. 소스 셀렉트 라인(SSL)들, 워드 라인들(WL) 및 드레인 셀렉트 라인(DSL)들의 개수는 도면에 도시된 개수에 한정되지 않으며, 실시 예에 따라 달라질 수 있다. 셀 스트링(ST)들은 수직 채널막(CH)들과 비트 라인(BL)들을 포함할 수 있다. 수직 채널막(CH)들은 소스 셀렉트 라인(SSL)들, 워드라인들(WL) 및 드레인 셀렉트 라인(DSL)들을 수직으로 관통할 수 있다. 비트 라인들(BL)은 드레인 셀렉트 라인(DSL)들의 상부로 돌출된 수직 채널막(CH)들의 상부에 접하며, 제 2 방향(Y 방향)으로 연장될 수 있다. 메모리 셀들은 워드 라인(WL)들과 수직 채널막(CH)들 사이에 형성될 수 있다. 비트 라인(BL)들과 수직 채널막(CH)들 사이에는 콘택 플러그(contact plug; CT)가 더 형성될 수도 있다.
도 6은 3차원 구조의 메모리 블록의 다른 예를 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 6에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(MBk)을 도시하였다.
도 6을 참조하면, 3차원 구조의 메모리 블록(MBk)은, 기판 상에 기판에 수직한 방향(Z 방향)으로 U자 형태로 형성될 수 있다. 메모리 블록(MBk)은, 비트 라인(BL)들과 소스 라인(SL) 사이에 연결되며 쌍을 이루는 소스 스트링들(ST_S)과 드레인 스트링들(ST_D)을 포함할 수 있다. 소스 스트링들(ST_S)과 드레인 스트링들(ST_D)은, 파이프 게이트(Pipe Gate; PG)를 통해 서로 연결되어 U자 구조를 이룰 수 있다. 파이프 게이트(PG)는, 파이프 라인(Pipe Line; PL) 내에 형성될 수 있다. 구체적으로, 소스 스트링들(ST_S)은 소스 라인(SL)들과 파이프 라인(PL) 사이에서 기판에 대하여 수직하게 형성될 수 있고, 드레인 스트링들(ST_D)은 비트 라인들(BL)과 파이프 라인(PL) 사이에서 기판에 대하여 수직하게 형성될 수 있다. 이러한 구조는 P-BiCS(Pipe-shaped Bit Cost Scalable)라고 언급될 수 있다.
구체적으로, 드레인 스트링들(ST_D) 및 소스 스트링들(ST_S)은 제 1 방향(X 방향) 및 제 2 방향(Y 방향)으로 각각 배열될 수 있다. 드레인 스트링들(ST_D)과 소스 스트링들(ST_S)은, 제 2 방향(Y 방향)을 따라 서로 교대로 배열될 수 있다. 드레인 스트링들(ST_D)은, 서로 이격되어 적층된 워드 라인들(WL) 및 드레인 셀렉트 라인(DSL)을 포함할 수 있다. 드레인 스트링들(ST_D)은, 워드 라인들(WL) 및 드레인 셀렉트 라인(DSL)을 수직으로 관통하는 드레인 수직 채널막(D_CH)들을 포함할 수 있다. 소스 스트링들(ST_S)은, 서로 이격되어 적층된 워드 라인들(WL) 및 소스 셀렉트 라인(SSL)을 포함할 수 있다. 소스 스트링들(ST_S)은, 워드 라인들(WL) 및 소스 셀렉트 라인(SSL)을 수직으로 관통하는 소스 수직 채널막(S_CH)들을 포함할 수 있다. 드레인 수직 채널막(D_CH)들과 소스 수직 채널막(S_CH)들은 파이프 라인(PL) 내에서 파이프 게이트(PG)에 의해 서로 연결될 수 있다. 비트 라인(BL)들은, 드레인 셀렉트 라인(DSL)의 상부로 돌출된 드레인 수직 채널막(D_CH)들의 상부에 접하며 제 2 방향(Y 방향)으로 연장될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 7을 참조하여 설명하는 실시 예는, 도 1 내지 도 6을 참조하여 설명한 메모리 시스템에 적용될 수 있다. 실시 예에 따라, 도 7에 도시된 단계들 중 적어도 하나는 생략될 수 있다. 실시 예에 따라, 도 7에 도시된 단계들의 순서는 바뀔 수 있다.
단계 '701'에서, 동작 관리부는, 메모리 장치에 대한 동작 제어를 수행할 수 있다. 예를 들어, 동작 관리부는, 메모리 장치가 동작을 수행하는 데 이용되는 커맨드, 어드레스 및 데이터 중 적어도 하나를 메모리 장치에게 전송할 수 있다.
단계 '703'에서, 동작 관리부는, 메모리 장치의 동작 진행 상태 정보를 관리할 수 있다. 예를 들어, 전압 관리부는, 메모리 장치의 동작을 위한 커맨드, 어드레스 및 데이터 중 무엇이 전송 중인지 또는 전송된 상태인지를 나타내는 정보를 관리할 수 있다.
단계 '705'에서, 전압 관리부는, 메모리 장치로 공급되는 전압을 모니터링할 수 있다. 메모리 장치로 공급되는 전압은, 외부 전압(VCCQ)의 전압 및 내부 전압(VCC)의 전압 중 적어도 하나를 포함할 수 있다.
단계 '707'에서, 전압 관리부는, 메모리 장치로 공급되는 전압을 모니터링한 결과 전압 이상이 발생하였는지 여부를 판단할 수 있다. 전압 이상이 발생한 경우, 전압 관리부는, 전상 이상이 발생하였음을 동작 관리부에 통지할 수 있다. 이후, 전압 관리부는, 메모리 장치로 공급되는 전압을 지속적으로 모니터링할 수 있으며, 전압 이상이 종료한 경우 이를 동작 관리부에 통지할 수 있다.
단계 '709'에서, 동작 관리부는, 전압 이상이 발생한 시점에 메모리 장치에 대하여 수행 중이던 동작 제어를 다시 수행할 수 있다. 이러한 제어는, 전압 이상이 발생한 시점부터 설정된 시간이 지난 이후에 이루어지거나 전압 관리부로부터 전압 이상이 종료되었음을 통지받은 경우에 이루어질 수 있다.
도 8은 본 발명의 일 실시 예에 따른 동작 진행 상태 정보를 설명하기 위한 예시도이다.
도 8을 참조하면, 동작 진행 상태 정보는, 커맨드, 어드레스 및 데이터가 메모리 장치에게 전송 중인지 또는 전송되었는지 여부를 나타낼 수 있다.
도 8은, 프로그램 동작을 위한 커맨드(CMD 1)가 전송되었고, 커맨드(CMD 1)에 대응하는 어드레스(ADD 1)가 전송 중이며, 커맨드(CMD 1) 및 어드레스(ADD 1)에 대응하는 데이터(DATA 1)는 아직 전송되지 않았음을 나타낸다.
또한, 데이터 센싱을 위한 커맨드(CMD 2)와 커맨드(CMD 2)에 대응하는 어드레스(ADD 2)가 아직 전송되지 않았음을 나타낸다.
또한, 데이터 출력을 위한 커맨드(CMD 3)가 아직 전송되지 않았음을 나타낸다.
동작 진행 상태 정보는, 커맨드, 어드레스 및 데이터 중 적어도 하나가 메모리 장치에게 전송될 때마다 갱신될 수 있다.
도 9a 및 도 9b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 9a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 프로그램 동작을 위한 커맨드(CMD 1)를 메모리 장치에게 전송하는 중에 외부 전압(VCCQ)에 전압 이상이 발생한 경우를 가정한다. 이처럼, 커맨드(CMD 1)의 전송 도중 전압 이상이 발생하면 커맨드(CMD 1)가 제대로 전송되지 못하거나 변경될 수 있다.
이러한 경우, 메모리 컨트롤러는, 도 9b에 도시된 바와 같이, 커맨드(CMD 1)를 메모리 장치에게 재전송하고, 커맨드(CMD 1)에 대응하는 어드레스(ADD 1) 및 데이터를(DATA 1) 메모리 장치에게 순차적으로 전송할 수 있다.
도 10a 및 도 10b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 10a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 프로그램 동작을 위한 커맨드(CMD 1)를 메모리 장치에게 전송한 후, 커맨드(CMD 1)에 대응하는 어드레스(ADD 1) 전송 중에 외부 전압(VCCQ)의 전압에 전압 이상이 발생한 경우를 가정한다. 이러한 경우, 어드레스(ADD 1)에 에러가 발생할 수 있다.
이러한 경우, 메모리 컨트롤러는, 도 10b에 도시된 바와 같이, 커맨드(CMD 1) 및 어드레스(ADD 1)를 메모리 장치에게 재전송하고, 커맨드(CMD 1) 및 어드레스(ADD 1)에 대응하는 데이터(DATA 1)를 메모리 장치에게 전송할 수 있다.
도 11a 및 도 11b는 프로그램 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 11a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 프로그램 동작을 위한 커맨드(CMD 1) 및 어드레스(ADD 1)를 메모리 장치에게 전송한 후, 커맨드(CMD 1) 및 어드레스(ADD 1)에 대응하는 데이터(DATA 1) 전송 중에 외부 전압(VCCQ)의 전압에 전압 이상이 발생한 경우를 가정한다. 이러한 경우, 데이터(DATA 1)에 에러가 발생할 수 있다.
따라서, 메모리 컨트롤러는, 도 11b에 도시된 바와 같이, 커맨드(CMD 1), 어드레스(ADD 1) 및 데이터(DATA 1)를 메모리 장치에게 재전송할 수 있다.
도 12a 및 도 12b는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 12a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 데이터 센싱을 위한 커맨드(CMD 2)를 메모리 장치에게 전송하는 중에 외부 전압(VCCQ)의 전압에 전압 이상이 발생한 경우를 가정한다. 이러한 경우, 커맨드(CMD 2)가 제대로 전송되지 못하거나 변경될 수 있다.
따라서, 메모리 컨트롤러는, 도 12b에 도시된 바와 같이, 커맨드(CMD 2)를 메모리 장치에게 재전송하고, 커맨드(CMD 2)에 대응하는 어드레스(ADD 2)를 메모리 장치에게 전송할 수 있다.
도 13a 및 도 13b는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 13a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 데이터 센싱을 위한 커맨드(CMD 2)를 메모리 장치에게 전송한 후, 커맨드(CMD 2)에 대응하는 어드레스(ADD 2) 전송 중에 외부 전압(VCCQ)의 전압에 전압 이상이 발생한 경우를 가정한다. 이러한 경우, 어드레스(ADD 2)에 에러가 발생할 수 있다.
따라서, 메모리 컨트롤러는, 도 13b에 도시된 바와 같이, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치에게 재전송할 수 있다.
도 14a 내지 도 14c는 데이터 센싱 동작을 위한 제어 시 전압 이상이 발생한 경우의 다른 예를 설명하기 위한 예시도이다.
도 14a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 데이터 센싱을 위한 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치에게 전송한 후, 데이터 출력을 위한 커맨드(CMD 3)를 메모리 장치에게 전송하기 이전에 내부 전압(VCC)의 전압에 전압 이상이 발생한 경우를 가정한다.
이러한 경우, 메모리 장치의 데이터 센싱 동작이 수행 중인 경우와, 데이터 센싱 동작이 완료된 경우를 구분할 필요가 있다. 만약, 메모리 장치의 데이터 센싱 동작이 수행 중인 상태에서 전압 이상이 발생한 경우라면 해당 데이터 센싱을 다시 수행하도록 메모리 장치를 제어하고, 메모리 장치의 데이터 센싱 동작이 완료된 경우라면 해당 데이터 센싱을 다시 수행하도록 메모리 장치를 제어할 필요가 없다.
이러한 상황을 구분하기 위하여, 전압 이상이 발생하면, 메모리 컨트롤러는 상태 체크 신호를 메모리 장치에게 전송하고, 메모리 장치로부터 상태 체크 결과를 수신할 수 있다. 만약, 도 14b에 도시된 바와 같이, 메모리 장치로부터 수신된 상태 체크 결과가 비지 상태(Low)라면, 이는 데이터 센싱을 수행하는 중에 시점에 전압 이상이 발생한 경우이므로, 메모리 컨트롤러는, 도 14c에 도시된 바와 같이, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치에게 재전송할 수 있다. 만약, 수신된 상태 체크 결과가 레디 상태(High)라면, 데이터 센싱 동작 중에 전압 이상이 발생한 경우가 아니므로, 메모리 컨트롤러는, 커맨드(CMD 2) 및 어드레스(ADD 2)를 메모리 장치에게 재전송하지 않을 수 있다.
도 15a 및 도 15b는 데이터 출력 동작을 위한 제어 시 전압 이상이 발생한 경우의 예를 설명하기 위한 예시도이다.
도 15a를 참조하여 설명하는 실시 예에서, 메모리 컨트롤러가 데이터 출력을 위한 커맨드(CMD 3)를 메모리 장치에게 전송하였거나 전송 중인 경우에 외부 전압(VCCQ)의 전압에 전압 이상이 발생한 경우를 가정한다. 이러한 경우, 해당 커맨드(CMD 3)에 에러가 발생하거나, 메모리 장치로부터 수신되는 데이터에 에러가 발생할 수 있다.
만약, 커맨드(CMD 3) 전송 중에 외부 전압(VCCQ)의 전압에 이상이 발생한 경우라면, 메모리 컨트롤러는, 도 15b에 도시된 바와 같이, 커맨드(CMD 3)를 메모리 장치에게 재전송할 수 있다.
만약, 커맨드(CMD 3)가 전송된 이후에 전압 이상이 발생한 경우라면, 센싱된 데이터 출력 동작이 진행 중인지 여부를 구분할 필요가 있다. 만약, 메모리 장치가 센싱된 데이터 출력 동작을 수행 중인 상태에서 전압 이상이 발생한 경우라면 센싱된 데이터 출력 동작을 다시 수행하도록 메모리 장치를 제어하고, 그렇지 않다면 센싱된 데이터 출력 동작을 다시 수행하도록 메모리 장치를 제어할 필요가 없다.
이러한 상황을 구분하기 위하여, 전압 이상이 발생하면, 메모리 컨트롤러는 도 14b를 참조하여 설명한 바와 마찬가지로, 상태 체크 신호를 메모리 장치에게 전송하고, 메모리 장치로부터 상태 체크 결과를 수신할 수 있다. 만약, 메모리 장치로부터 수신된 상태 체크 결과가 비지 상태(Low)라면, 이는 센싱된 데이터 출력 동작을 수행하는 중에 전압 이상이 발생한 경우이므로, 메모리 컨트롤러는, 도 15b에 도시된 바와 같이, 커맨드(CMD 3)를 메모리 장치에게 재전송할 수 있다. 만약, 수신된 상태 체크 결과가 레디 상태(High)라면, 센싱된 데이터 출력 동작 중에 전압 이상이 발생한 경우가 아니므로, 메모리 컨트롤러는, 커맨드(CMD 3)를 메모리 장치에게 재전송하지 않을 수 있다.
도 16은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 시스템(memory system; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(radio transceiver; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(input device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 17은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 17을 참조하면, 메모리 시스템(memory system; 40000)은 PC(personal computer), 태블릿(tablet), PC(personal computer), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
프로세서(processor; 4100)는, 입력 장치(input device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(2200)에 저장된 데이터를 디스플레이(display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는, 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는, 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(2100)의 동작을 제어할 수 있다. 실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와는 별도의 칩으로 구현될 수 있다.
도 18은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 18을 참조하면, 메모리 시스템(50000)은, 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함한다.
메모리 시스템(50000)의 이미지 센서(image sensor; 5200)는, 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(processor; 5100) 또는 메모리 컨트롤러(2100)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(display; 5300)를 통하여 출력되거나 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)에 저장될 수 있다. 또한, 메모리 장치(2200)에 저장된 데이터는, 프로세서(5100) 또는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와는 별개의 칩으로 구현될 수 있다.
도 19는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 19를 참조하면, 메모리 시스템(memory system; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(card interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(universal serial bus) 프로토콜, IC(interchip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
도 20은 본 발명의 실시 예들이 적용 가능한 전자 시스템을 설명하기 위한 도면이다.
도 20을 참조하면, 본 발명의 실시 예들이 적용 가능한 전자 시스템(200)은, 전자 장치(210) 및 타겟 장치(220)를 포함할 수 있다.
전자 장치(210) 및 타겟 장치(220) 중 적어도 하나는, 전압을 공급받아 동작할 수 있으며, 정보를 처리, 송수신 또는 저장하기 위하여 다양한 동작을 수행할 수 있다. 이를 위하여, 전자 장치(210) 및 타겟 장치(220) 중 적어도 하나는, 프로세서, 스토리지, 입출력 인터페이스 및 전압 공급부 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 전자 장치(210)는, 도 1 및 도 2의 메모리 컨트롤러(2100)가 수행하는 동작을 수행할 수 있다. 이를 위하여, 전자 장치(210)는, 도 2의 메모리 컨트롤러(2100)의 구성을 모두 포함하거나, 적어도 일부를 포함할 수 있다. 일 실시 예에서, 타겟 장치(220)는, 도 1 내지 도 3의 메모리 장치(2200)가 수행하는 동작을 수행할 수 있다. 이를 위하여, 타겟 장치(2200)는, 도 3의 메모리 장치(2200)의 구성을 모두 포함하거나, 적어도 일부를 포함할 수 있다.
전자 장치(210)는, 타겟 장치(220)에 대한 동작 제어를 수행할 수 있다. 이를 위하여, 전자 장치(210)는, 커맨드, 어드레스 및 데이터 중 적어도 하나를 생성하여 타겟 장치(220)로 전송할 수 있다. 이는, 도 1 및 도 2를 참조하여 설명한 메모리 컨트롤러(2100)의 동작과 같으므로 상세한 설명은 생략한다.
전자 장치(210)는, 타겟 장치(220)로 공급되는 외부 전압(VCCQ)과 내부 전압(VCC)을 모니터링하여 전압 이상이 발생하였는지 또는 전압이 정상 레벨로 회복되었는지를 판단할 수 있다. 내부 전압(VCC)은, VCC 생성부(212)에 의해 외부 전압(VCCQ)으로부터 생성된 전압일 수 있다. 이는, 도 1 및 도 2를 참조하여 설명한 메모리 컨트롤러(2100)의 동작과 같으므로 상세한 설명은 생략한다.
전자 장치(210)는, 동작 진행 상태 정보를 관리할 수 있으며, 동작 진행 상태 정보를 참조하여 전압 이상이 발생한 시점에 수행 중이던 동작 제어가 어떠한 동작을 위한 제어인지 확인할 수 있다. 이는, 도 1 및 도 2를 참조하여 설명한 메모리 컨트롤러(2100)의 동작과 같으므로 상세한 설명은 생략한다.
전자 장치(210)는, 전압 이상이 발생한 시점에 타겟 장치(220)에 대하여 수행 중이던 동작 제어를, 다시 수행할 수 있다. 이는, 전압 이상이 발생한 시점으로부터 설정된 시간이 경과한 이후에 이루어지거나, 전압 이상이 종료된 경우에 이루어질 수 있다. 이는, 도 1 및 도 2를 참조하여 설명한 메모리 컨트롤러(2100)의 동작과 같으므로 상세한 설명은 생략한다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
호스트 : 1000
메모리 시스템 : 2000
메모리 컨트롤러 : 2100
메모리 장치 : 2200
전압 관리부 : 2150
동작 관리부 : 2160
동작 진행 상태 관리부 : 2162
동작 제어부 : 2164
CPU : 2170

Claims (20)

  1. 타겟 장치로 공급되는 전압을 모니터링하는 전압 관리부; 및
    상기 타겟 장치에 대한 동작 제어를 수행하되, 상기 전압 관리부의 모니터링 결과 전압 이상이 발생한 경우, 상기 전압 이상이 발생한 시점에 수행 중이던 동작 제어를 다시 수행하는 동작 관리부
    를 포함하는 전자 장치.
  2. 제 1 항에 있어서, 상기 동작 관리부는,
    상기 전압 이상이 발생한 시점으로부터 설정된 시간이 경과한 이후에 또는 상기 전압 관리부의 모니터링 결과 상기 전압이 정상으로 회복된 경우에 상기 동작 제어를 다시 수행하는
    전자 장치.
  3. 제 1 항에 있어서, 상기 전압은,
    상기 전자 장치와 상기 타겟 장치 간에 커맨드, 어드레스 및 데이터 중 적어도 하나를 송수신하는데 이용되는 외부 전압, 및 상기 타겟 장치가 상기 커맨드, 상기 어드레스 및 상기 데이터 중 적어도 하나에 따라 동작을 수행하는 데 이용되는 내부 전압 중 적어도 하나를 포함하는
    전자 장치.
  4. 제 3 항에 있어서, 상기 동작 관리부는,
    상기 타겟 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드를 상기 타겟 장치에게 전송하는 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드를 상기 타겟 장치에게 재전송하는
    전자 장치.
  5. 제 3 항에 있어서, 상기 동작 관리부는,
    상기 타겟 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드를 상기 타겟 장치에게 전송한 후 어드레스 전송 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드 및 상기 어드레스를 상기 타겟 장치에게 재전송하는
    전자 장치.
  6. 제 3 항에 있어서, 상기 동작 관리부는,
    상기 타겟 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드 및 어드레스를 상기 타겟 장치에게 전송한 후 데이터 전송 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드, 어드레스 및 데이터를 상기 타겟 장치에게 재전송하는
    전자 장치.
  7. 제 3 항에 있어서, 상기 동작 관리부는,
    상기 타겟 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드, 어드레스 및 데이터 중 적어도 하나를 상기 타겟 장치에게 전송한 후에 상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 경우, 상기 전압 이상이 발생한 시점에서의 상기 타겟 장치의 상태 체크 결과를 더 고려하여 상기 타겟 장치에 대한 동작 제어를 다시 수행하는
    전자 장치.
  8. 제 7 항에 있어서, 상기 동작 관리부는,
    상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 시점에서의 상기 타겟 장치의 상태 체크 결과가, 상기 타겟 장치가 상기 타겟 장치에게 전송된 커맨드에 따른 동작을 수행 중임을 나타내는 경우, 상기 커맨드, 상기 어드레스 및 상기 데이터 중 적어도 하나를 상기 타겟 장치에게 재전송하는
    전자 장치.
  9. 제 7 항에 있어서, 상기 동작 관리부는,
    상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 시점에서의 상기 타겟 장치의 상태 체크 결과가, 상기 타겟 장치가 상기 타겟 장치에게 전송된 커맨드에 따른 동작을 수행 중이 아님을 나타내는 경우, 상기 커맨드, 상기 어드레스 및 상기 데이터를 상기 타겟 장치에게 재전송하지 않는
    전자 장치.
  10. 제 1 항에 있어서, 상기 타겟 장치는,
    메모리 장치인
    전자 장치.
  11. 데이터가 저장되는 메모리 장치; 및
    상기 메모리 장치에 대한 동작 제어를 수행하는 중에 상기 메모리 장치로 공급되는 전압을 모니터링하고, 상기 모니터링 결과 전압 이상이 발생한 경우 상기 전압 이상이 발생한 시점에 수행 중이던 동작 제어를 다시 수행하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  12. 제 11 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상이 발생한 시점으로부터 설정된 시간이 경과한 이후에 또는 상기 전압이 정상으로 회복된 경우에 상기 동작 제어를 다시 수행하는
    메모리 시스템.
  13. 제 11 항에 있어서, 상기 전압은,
    상기 메모리 컨트롤러와 상기 메모리 장치 간에 커맨드, 어드레스 및 데이터 중 적어도 하나를 송수신하는데 이용되는 외부 전압, 및 상기 메모리 장치가 상기 커맨드, 상기 어드레스 및 상기 데이터 중 적어도 하나에 따라 동작을 수행하는 데 이용되는 내부 전압 중 적어도 하나를 포함하는
    메모리 시스템.
  14. 제 13 항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드를 상기 메모리 장치에게 전송하는 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드를 상기 메모리 장치에게 재전송하는
    메모리 시스템.
  15. 제 13 항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드를 상기 메모리 장치에게 전송한 후 어드레스 전송 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드 및 상기 어드레스를 상기 메모리 장치에게 재전송하는
    메모리 시스템.
  16. 제 13 항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드 및 어드레스를 상기 메모리 장치에게 전송한 후 데이터 전송 중에 상기 외부 전압에 전압 이상이 발생한 경우, 상기 커맨드, 어드레스 및 데이터를 상기 메모리 장치에게 재전송하는
    메모리 시스템.
  17. 제 13 항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치에 대한 동작 제어를 수행하는 데 이용되는 커맨드, 어드레스 및 데이터 중 적어도 하나를 상기 메모리 장치에게 전송한 후에 상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 경우, 상기 전압 이상이 발생한 시점에서의 상기 메모리 장치의 상태 체크 결과를 더 고려하여 상기 메모리 장치에 대한 동작 제어를 다시 수행하는
    메모리 시스템.
  18. 제 17 항에 있어서, 상기 메모리 컨트롤러는,
    상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 시점에서의 상기 메모리 장치의 상태 체크 결과가, 상기 메모리 장치가 상기 메모리 장치에게 전송된 커맨드에 따른 동작을 수행 중임을 나타내는 경우, 상기 커맨드, 상기 어드레스 및 상기 데이터 중 적어도 하나를 상기 메모리 장치에게 재전송하는
    메모리 시스템.
  19. 제 17 항에 있어서, 상기 메모리 컨트롤러는,
    상기 외부 전압 또는 상기 내부 전압에 전압 이상이 발생한 시점에서의 상기 메모리 장치의 상태 체크 결과가, 상기 메모리 장치가 상기 메모리 장치에게 전송된 커맨드에 따른 동작을 수행 중이 아님을 나타내는 경우, 상기 커맨드, 상기 어드레스 및 상기 데이터를 상기 메모리 장치에게 재전송하지 않는
    메모리 시스템.
  20. 메모리 장치에 대한 동작 제어를 수행하는 단계;
    상기 메모리 장치로 공급되는 전압을 모니터링하는 단계; 및
    상기 모니터링 결과 상기 동작 제어를 수행하는 중에 전압 이상이 발생한 경우, 상기 동작 제어를 다시 수행하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020180034678A 2018-03-26 2018-03-26 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법 KR102544144B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180034678A KR102544144B1 (ko) 2018-03-26 2018-03-26 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US16/178,111 US10860248B2 (en) 2018-03-26 2018-11-01 Electronic device with control based on voltage abnormality, memory system having the same, and operating method thereof
CN201811404588.1A CN110362181B (zh) 2018-03-26 2018-11-23 电子装置、具有电子装置的存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180034678A KR102544144B1 (ko) 2018-03-26 2018-03-26 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190112550A true KR20190112550A (ko) 2019-10-07
KR102544144B1 KR102544144B1 (ko) 2023-06-16

Family

ID=67983635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180034678A KR102544144B1 (ko) 2018-03-26 2018-03-26 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US10860248B2 (ko)
KR (1) KR102544144B1 (ko)
CN (1) CN110362181B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080112236A1 (en) * 2006-11-09 2008-05-15 Satoru Takase Systems and Methods for Improving Memory Reliability by Selectively Enabling Word Line Signals
US20100131811A1 (en) * 2008-11-27 2010-05-27 Nec Electronics Corporation Semiconductor device and verify method for semiconductor device
KR20120054066A (ko) * 2009-11-06 2012-05-29 가부시끼가이샤 도시바 메모리 시스템
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100088922A (ko) 2009-02-02 2010-08-11 주식회사 하이닉스반도체 반도체 소자의 오실레이터 회로 및 이를 포함하는 고전압 발생회로
US8499227B2 (en) * 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
CN102750234B (zh) * 2011-04-19 2016-08-03 晨星软件研发(深圳)有限公司 存储器的控制方法及控制器
US8817569B2 (en) 2012-03-19 2014-08-26 Sandisk Technologies Inc. Immunity against temporary and short power drops in non-volatile memory
US9086997B2 (en) * 2013-06-20 2015-07-21 International Business Machines Corporation Memory uncorrectable error handling technique for reducing the impact of noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080112236A1 (en) * 2006-11-09 2008-05-15 Satoru Takase Systems and Methods for Improving Memory Reliability by Selectively Enabling Word Line Signals
US20100131811A1 (en) * 2008-11-27 2010-05-27 Nec Electronics Corporation Semiconductor device and verify method for semiconductor device
KR20120054066A (ko) * 2009-11-06 2012-05-29 가부시끼가이샤 도시바 메모리 시스템
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Also Published As

Publication number Publication date
CN110362181B (zh) 2023-06-13
CN110362181A (zh) 2019-10-22
US10860248B2 (en) 2020-12-08
US20190294370A1 (en) 2019-09-26
KR102544144B1 (ko) 2023-06-16

Similar Documents

Publication Publication Date Title
JP6022756B2 (ja) 不揮発性メモリ装置の読み出し方法及びメモリコントローラの動作方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
KR102567373B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN110069426B (zh) 存储器控制器及具有存储器控制器的存储器系统
KR102626048B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US20200042245A1 (en) Memory system, memory controller, and operating method thereof
CN110045917B (zh) 存储器系统及其操作方法
KR102350644B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102415218B1 (ko) 메모리 시스템 및 이의 동작 방법
US10713112B2 (en) Memory controller having memory unit including tables, memory system having the memory unit including the tables and operating method of the memory controller
KR20200139044A (ko) 메모리 컨트롤러 및 이의 동작 방법
CN110109797B (zh) 存储器控制器、存储器系统及存储器控制器的操作方法
KR20210055376A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20190029323A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11137917B2 (en) Memory controller, memory system having the memory controller, and operating method of the memory controller
KR20190021869A (ko) 메모리 시스템 및 이의 동작 방법
KR102544144B1 (ko) 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11449422B2 (en) Memory controller and operating method thereof
CN109671463B (zh) 存储器控制器和存储器系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant