KR20190099738A

KR20190099738A - Printed circuit board

Info

Publication number: KR20190099738A
Application number: KR1020180019559A
Authority: KR
Inventors: 황준오
Original assignee: 삼성전기주식회사
Priority date: 2018-02-19
Filing date: 2018-02-19
Publication date: 2019-08-28
Also published as: JP2019145764A; TW201936018A

Abstract

According to an aspect of the present invention, a printed circuit board comprises: a first substrate having a first pad on one surface thereof; a second substrate having a second pad on one surface thereof, and disposed to be spaced apart from the first substrate to allow the first and second pads to face each other; a third substrate interposed between the first and second substrates; and a fourth substrate inserted into the third substrate. The fourth substrate includes an insulating layer and a plurality of circuits. The circuits are insulated from each other by the insulating layer, and are formed in parallel in one direction for connecting the first and second substrates to allow both ends of the circuits to be oriented to the first and second substrates, respectively. Moreover, both ends of two or more adjacent circuits selected from the circuits are bonded to the first and second pads, respectively.

Description

Printed Circuit Board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.

각종 전자기기의 사용이 폭발적으로 증가함과 동시에 디지털 기술과 반도체 기술 등의 발달로 정밀하고 복잡한 전자기기 응용 분야가 광범위해지고 있다. 전자기기 내부 부품들의 밀집도가 높아지면서, 개개의 부품(active, passive)들을 연결해주기 위해 필요한 PCB 면적이 커지고 있다. 한편, 배터리의 크기는 커지는 추세에 있고, 따라서, 전자기기의 한정된 공간 내에서 PCB를 효율적으로 배치, 장착할 필요가 있다. With the explosive increase in the use of various electronic devices, the application of precise and complex electronic devices is expanding due to the development of digital technology and semiconductor technology. As the internal components of electronics become more dense, the PCB area needed to connect individual components (active and passive) increases. On the other hand, the size of the battery is increasing, and therefore, it is necessary to efficiently arrange and mount the PCB within the limited space of the electronic device.

등록특허공보 10-1324595 (등록: 2013-10-28)Patent Publication 10-1324595 (Registration: 2013-10-28)

본 발명은 상하 연결이 효율적으로 될 수 있는 복층 구조의 인쇄회로기판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a printed circuit board having a multilayer structure that can be efficiently connected up and down.

본 발명의 일 측면에 따르면, 일면에 제1 패드를 구비한 제1 기판; 일면에 제2 패드를 구비하고, 상기 제1 패드와 상기 제2 패드가 서로 대향하도록 상기 제1 기판과 이격되게 배치된 제2 기판; 상기 제1 기판 및 상기 제2 기판 사이에 개재되는 제3 기판; 및 상기 제3 기판 내에 삽입되는 제4 기판을 포함하고, 상기 제4 기판은, 절연층과 복수의 회로를 포함하고, 상기 복수의 회로는, 상기 절연층에 의해 서로 절연되며, 상기 제1 기판과 상기 제2 기판을 연결하는 일방향으로 나란하게 형성되어, 상기 복수의 회로의 양단이 각각 상기 제1 기판 및 상기 제2 기판으로 향하고, 상기 복수의 회로 중 선택된 인접한 둘 이상의 회로의 양단은 각각, 상기 제1 패드 및 상기 제2 패드와 접합되는 인쇄회로기판이 제공된다.According to an aspect of the invention, the first substrate having a first pad on one surface; A second substrate having a second pad on one surface thereof and spaced apart from the first substrate such that the first pad and the second pad face each other; A third substrate interposed between the first substrate and the second substrate; And a fourth substrate inserted into the third substrate, wherein the fourth substrate includes an insulating layer and a plurality of circuits, and the plurality of circuits are insulated from each other by the insulating layer, and the first substrate. Are formed side by side in a direction connecting the second substrate and the second substrate, and both ends of the plurality of circuits are respectively directed to the first substrate and the second substrate, and both ends of two or more adjacent adjacent circuits selected from the plurality of circuits, respectively, A printed circuit board is bonded to the first pad and the second pad.

도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 및 도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판을 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 다양한 제4 기판을 나타낸 도면.
도 7은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판에 제4 기판을 삽입하는 과정을 나타낸 도면.
도 8은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판을 나타낸 도면.
도 9 내지 도 13은 도 8의 제3 기판을 제조하는 방법을 나타낸 도면.
도 14 내지 도 18은 도 8의 제3 기판을 제조하는 다른 방법을 나타낸 도면.1 is a view showing a printed circuit board according to an embodiment of the present invention.
2 and 3 illustrate a third substrate of a printed circuit board according to an embodiment of the present invention.
4 to 6 illustrate various fourth substrates of a printed circuit board according to an exemplary embodiment of the present invention.
7 is a view illustrating a process of inserting a fourth substrate into a third substrate of a printed circuit board according to an exemplary embodiment of the present invention.
8 illustrates a third substrate of a printed circuit board according to an embodiment of the present invention.
9 to 13 illustrate a method of manufacturing the third substrate of FIG. 8.
14-18 illustrate another method of making the third substrate of FIG. 8.

본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and duplicate description thereof will be given. It will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are limited by terms such as the first and second components. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the coupling does not only mean the case where the physical contact is directly between the components in the contact relationship between the components, other components are interposed between the components, the components in the other components Use it as a comprehensive concept until each contact.

도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면, 도 2 및 도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판을 나타낸 도면, 도 4 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 다양한 제4 기판을 나타낸 도면, 도 7은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판에 제4 기판을 삽입하는 과정을 나타낸 도면이다.1 is a view showing a printed circuit board according to an embodiment of the present invention, Figures 2 and 3 is a view showing a third substrate of a printed circuit board according to an embodiment of the present invention, Figures 4 to 6 are views of the present invention 4 is a view illustrating various fourth substrates of a printed circuit board according to an embodiment, and FIG. 7 is a view illustrating a process of inserting a fourth substrate into a third substrate of a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 제1 기판, 제2 기판, 제3 기판, 제4 기판을 포함한다. 제1 기판과 제2 기판은 서로 이격되게 상하로 배치되고, 제3 기판은 제1 기판과 제2 기판 사이에 개재되며, 제4 기판은 제3 기판 내에 삽입되어 있다. 이하, 이들 기판들의 구성과 기판들 간 결합관계 등에 대해 설명한다.Referring to FIG. 1, a printed circuit board according to an exemplary embodiment of the present invention includes a first substrate, a second substrate, a third substrate, and a fourth substrate. The first substrate and the second substrate are vertically spaced apart from each other, the third substrate is interposed between the first substrate and the second substrate, and the fourth substrate is inserted into the third substrate. Hereinafter, the configuration of these substrates and the coupling relationship between the substrates will be described.

제1 기판(100)과 제2 기판(200)은 휴대폰 등의 전자기기에 장착되는 메인보드(main board)일 수 있다. 제1 기판(100)과 제2 기판(200)은 서로 상하로 이격되게 배치되어 복층구조, 스택(stack)구조, 샌드위치(sandwich) 구조를 이룬다. 구체적으로, 제1 기판(100)의 일면(110)과 제2 기판(200)의 일면(210)이 대향하도록 제1 기판(100)과 제2 기판(200)이 이격되게 배치된다.The first substrate 100 and the second substrate 200 may be main boards mounted on electronic devices such as mobile phones. The first substrate 100 and the second substrate 200 are spaced apart from each other up and down to form a multilayer structure, a stack structure, and a sandwich structure. In detail, the first substrate 100 and the second substrate 200 are spaced apart from each other so that one surface 110 of the first substrate 100 and one surface 210 of the second substrate 200 face each other.

제1 기판(100)과 제2 기판(200) 각각은, 판상으로 이루어지고, 복수의 절연재층과 복수의 회로층으로 구성된 다층기판일 수 있고, 회로층을 기준으로 8층 또는 10층 기판일 수 있다.Each of the first substrate 100 and the second substrate 200 may be a multi-layer substrate formed in a plate shape and composed of a plurality of insulating material layers and a plurality of circuit layers, and may be an eight or ten layer substrate based on the circuit layer. Can be.

제1 기판(100) 및 제2 기판(200)의 절연재층은 에폭시 수지, 폴리이미드 수지, BT 수지, LCP(Liquid Crystal Polymer) 등과 같은 절연물질로 이루어진 층이다. 회로층은 구리(Cu)와 같은 금속 등의 전도성물질로 이루어지고 특정 패턴을 가지도록 설계된다. 회로층은 절연재층의 단면 또는 양면에 형성되고, 서로 다른 층의 회로층은 절연재층을 관통하는 연결도체를 통하여 전기적으로 연결될 수 있다.The insulating material layers of the first substrate 100 and the second substrate 200 are layers made of an insulating material such as epoxy resin, polyimide resin, BT resin, liquid crystal polymer (LCP), and the like. The circuit layer is made of a conductive material such as metal such as copper (Cu) and is designed to have a specific pattern. The circuit layer may be formed on one or both surfaces of the insulating material layer, and the circuit layers of different layers may be electrically connected through a connecting conductor passing through the insulating material layer.

제1 기판(100)의 일면(110)에는 제1 전자소자(E1)가 실장된다. 여기서, 제1 전자소자(E1)는 능동소자, 수동소자, 집적회로 등을 포함할 수 있으나, 종류가 제한되지 않는다. 또한, 제1 기판(100)의 타면(120)에는 제3 전자소자(E3)가 실장될 수 있다.The first electronic device E1 is mounted on one surface 110 of the first substrate 100. Here, the first electronic device E1 may include an active device, a passive device, an integrated circuit, but is not limited in kind. In addition, a third electronic device E3 may be mounted on the other surface 120 of the first substrate 100.

제1 기판(100)의 일면(110)에는 제1 패드(130)가 구비된다. 제1 패드(130)는 제1 전자소자(E1)와 회로층으로 전기적으로 연결될 수 있다.The first pad 130 is provided on one surface 110 of the first substrate 100. The first pad 130 may be electrically connected to the first electronic device E1 through a circuit layer.

제1 패드(130)는 제1 기판(100)의 일면측으로 최외층에 위치한 회로층의 일부일 수 있다. 구체적으로, 제1 패드(130)는, 제1 기판(100)의 최외층의 절연재층에 형성되고, 솔더레지스트(330)로 커버된 회로층의 일부일 수 있고, 제1 패드(130)는 솔더레지스트(330)의 개구(331)를 통해 노출될 수 있다.The first pad 130 may be part of a circuit layer positioned at the outermost layer on one surface side of the first substrate 100. Specifically, the first pad 130 may be formed in the insulating material layer of the outermost layer of the first substrate 100, and may be part of a circuit layer covered with the solder resist 330, and the first pad 130 may be soldered. It may be exposed through the opening 331 of the resist 330.

제1 패드(130)는 복수로 형성될 수 있고, 제1 기판(100)의 일면(110)의 가장자리에 배치될 수 있다.The first pad 130 may be formed in plural and disposed on an edge of one surface 110 of the first substrate 100.

제2 기판(200)의 일면(210)에는 제2 전자소자(E2)가 실장된다. 여기서, 제2 전자소자(E2)는 능동소자, 수동소자, 집적회로 등을 포함할 수 있고, 종류가 제한되지 않는다.The second electronic device E2 is mounted on one surface 210 of the second substrate 200. Here, the second electronic device E2 may include an active device, a passive device, an integrated circuit, and the like, and the type is not limited.

또한, 제2 기판(200)의 일면(210)에는 제2 패드(230)가 구비된다. 제2 패드(230)는 제2 전자소자(E2)와 회로층으로 전기적으로 연결될 수 있다.In addition, a second pad 230 is provided on one surface 210 of the second substrate 200. The second pad 230 may be electrically connected to the second electronic device E2 through a circuit layer.

제2 패드(230)는 제2 기판(200)의 일면측으로 최외층에 위치한 회로층의 일부일 수 있다. 구체적으로, 제2 패드(230)는, 제2 기판(200)의 최외층의 절연재층에 형성되고, 솔더레지스트(330)로 커버된 회로층의 일부일 수 있고, 제2 패드(230)는 솔더레지스트(330)의 개구(331)를 통해 노출될 수 있다. The second pad 230 may be part of a circuit layer positioned at the outermost layer on one surface side of the second substrate 200. Specifically, the second pad 230 may be formed in the insulating material layer of the outermost layer of the second substrate 200, and may be part of a circuit layer covered with the solder resist 330, and the second pad 230 may be solder. It may be exposed through the opening 331 of the resist 330.

제2 패드(230)는 복수로 형성될 수 있고, 제2 기판(200)의 일면(210)의 가장자리에 배치될 수 있다.The second pad 230 may be formed in plural and may be disposed at an edge of one surface 210 of the second substrate 200.

제1 기판(100)의 일면(110)과 제2 기판(200)의 일면(210)이 서로 마주보며, 제1 패드(130)와 제2 패드(230)가 서로 마주본다. 여기서, 제1 패드(130)와 제2 패드(230) 위치는 서로 대응되며, 구체적으로 제1 패드(130)에서 제2 패드(230)로(또는 그 역으로) 연결하는 선이 제1 기판(100)과 제2 기판(200) 각각과 수직을 이룰 수 있다. 제1 패드(130)와 제2 패드(230) 각각은 복수로 형성될 수 있고, 복수의 제1 패드(130)와 복수의 제2 패드(230)는 서로 대응하여 형성될 수 있다.One surface 110 of the first substrate 100 and one surface 210 of the second substrate 200 face each other, and the first pad 130 and the second pad 230 face each other. Here, the positions of the first pad 130 and the second pad 230 correspond to each other, and specifically, a line connecting the first pad 130 to the second pad 230 (or vice versa) is formed on the first substrate. It may be perpendicular to each of the 100 and the second substrate 200. Each of the first pad 130 and the second pad 230 may be formed in plurality, and the plurality of first pads 130 and the plurality of second pads 230 may be formed to correspond to each other.

제3 기판(300)은 제1 기판(100)과 제2 기판(200) 사이에 개재된다. 즉, 제3 기판(300)은 제1 기판(100)의 일면(110)과 제2 기판(200)의 일면(210)과 모두 결합하며, 제1 기판(100) 및 제2 기판(200)의 이격 상태는 제3 기판(300)에 의해 유지될 수 있다.The third substrate 300 is interposed between the first substrate 100 and the second substrate 200. That is, the third substrate 300 is coupled to both one surface 110 of the first substrate 100 and one surface 210 of the second substrate 200, and the first substrate 100 and the second substrate 200. The spaced apart state may be maintained by the third substrate 300.

제1 기판(100)과 제2 기판(200)이 제3 기판(300)에 의해 이격되어 마련된 제1 기판(100)과 제2 기판(200) 사이의 공간에는 제1 전자소자(E1)와 제2 전자소자(E2)가 수용된다. 즉, 제1 기판(100)에 실장된 제1 전자소자(E1)와, 제2 기판(200)에 실장된 제2 전자소자(E2)는 제3 기판(300)으로 둘러싸인 공간에 수용되며, 전자소자들 상면끼리 서로 마주본다.The first electronic device E1 and the first substrate 100 and the second substrate 200 are spaced apart from each other by the third substrate 300 in the space between the first substrate 100 and the second substrate 200. The second electronic element E2 is accommodated. That is, the first electronic device E1 mounted on the first substrate 100 and the second electronic device E2 mounted on the second substrate 200 are accommodated in a space surrounded by the third substrate 300. The top faces of the electronic devices face each other.

제3 기판(300)은 제1 기판(100) 및 제2 기판(200) 사이의 가장자리에 위치할 수 있다. 제3 기판(300)의 폭은 1~2mm일 수 있다. The third substrate 300 may be located at an edge between the first substrate 100 and the second substrate 200. The width of the third substrate 300 may be 1 to 2 mm.

도 2를 참조하면, 제3 기판(300)은 분리된 복수의 조각기판을 포함할 수 있고, 분리된 복수의 조각기판은 제1 기판(100) 및 제2 기판(200) 사이의 가장자리 둘레를 따라 배치될 수 있다. 전자소자들은 분리된 복수의 조각기판으로 둘러싸인 공간 내에 위치한다.Referring to FIG. 2, the third substrate 300 may include a plurality of separated engraving substrates, and the plurality of separated engraving substrates may surround the edges between the first substrate 100 and the second substrate 200. Can be arranged accordingly. Electronic devices are located in a space surrounded by a plurality of separated substrates.

도 3을 참조하면, 제3 기판(300)은, 베이스기판, 캐비티(C) 및 솔더레지스트(330)를 포함하고, 캐비티(C) 내에 제4 기판(400)을 수용한다. 한편, 제3 기판(300)은 표면처리층(340)을 더 포함할 수 있다.Referring to FIG. 3, the third substrate 300 includes a base substrate, a cavity C, and a solder resist 330, and accommodates the fourth substrate 400 in the cavity C. The third substrate 300 may further include a surface treatment layer 340.

베이스기판은 절연재(310)와 절연재(310) 양면에 적층된 금속층(320)을 포함한다. 베이스기판은 동박적층판(CCL)일 수 있다. 즉, 절연재(310)는 유리섬유 등의 보강기재에 에폭시(epoxy) 등의 수지를 함침한 프리프레그(PPG)이고, 금속층(320)은 동박(Cu)일 수 있다. 금속층(320)은 제3 기판(300)에 강성을 부여한다. 한편, 제3 기판(300)이 제1 기판(100)과 제2 기판(200) 사이에 개재될 때, 베이스기판의 일면은 제1 기판(100)을 대향하고, 타면은 제2 기판(200)을 대향한다. 구체적으로 베이스기판의 일면 및 타면에 각각 형성된 금속층(320)은 제1 기판(100)과 제2 기판(200)을 대향한다. The base substrate includes an insulating material 310 and a metal layer 320 stacked on both surfaces of the insulating material 310. The base substrate may be a copper clad laminate (CCL). That is, the insulating material 310 may be prepreg (PPG) impregnated with a resin such as epoxy in a reinforcing base such as glass fiber, and the metal layer 320 may be copper foil (Cu). The metal layer 320 provides rigidity to the third substrate 300. Meanwhile, when the third substrate 300 is interposed between the first substrate 100 and the second substrate 200, one surface of the base substrate faces the first substrate 100 and the other surface of the second substrate 200. Oppose). In detail, the metal layers 320 formed on one surface and the other surface of the base substrate face the first substrate 100 and the second substrate 200.

베이스기판에는 캐비티(C)가 형성된다. 캐비티(C)는 베이스기판을 두께방향으로 전층 관통한다. 즉, 캐비티(C)는 베이스기판의 제1 기판(100)을 대향하는 일면에서, 제2 기판(200)을 대향하는 타면까지 관통 형성된다. 캐비티(C)는 레이저드릴, CNC 드릴 등으로 가공될 수 있다. 캐비티(C)는 제4 기판(400)을 수용한다. 즉, 제3 기판(300)은 제4 기판(400)을 지지하는 역할을 한다. 따라서, 제3 기판(300)에는 CCL에 의한 금속층(320)이 존재하지만, 상기 금속층(320)이 별도의 회로(420)패턴으로 형성될 필요가 없고, 제4 기판(400)의 회로(420)와 제3 기판(300)의 금속층(320)은 전기적으로 연결되지 않고, 서로 이격되어 절연된다.The cavity C is formed in the base substrate. The cavity C penetrates the entire base substrate in the thickness direction. That is, the cavity C is penetrated from one surface facing the first substrate 100 of the base substrate to the other surface facing the second substrate 200. The cavity C may be processed by a laser drill, a CNC drill, or the like. The cavity C accommodates the fourth substrate 400. That is, the third substrate 300 serves to support the fourth substrate 400. Accordingly, although the metal layer 320 is formed by the CCL on the third substrate 300, the metal layer 320 need not be formed in a separate circuit 420 pattern, and the circuit 420 of the fourth substrate 400 is formed. ) And the metal layer 320 of the third substrate 300 are not electrically connected to each other, and are spaced apart from each other.

제4 기판(400)은 제3 기판(300)의 캐비티(C) 내에 삽입되는 기판으로, 절연층(410)과 복수의 회로(420)를 포함한다. The fourth substrate 400 is a substrate inserted into the cavity C of the third substrate 300 and includes an insulating layer 410 and a plurality of circuits 420.

절연층(410)은 에폭시 수지, 폴리이미드 수지, BT 수지 등의 절연물질로 이루어진 판상의 층이며, 절연물질은 상술한 것으로 제한되는 것은 아니다.The insulating layer 410 is a plate-like layer made of an insulating material such as an epoxy resin, a polyimide resin, or a BT resin, and the insulating material is not limited thereto.

도 4를 참조하면, 복수의 회로(420)는 절연층(410) 표면에 형성되고, '일방향'으로 나란하게 형성되며, 서로 간에는 절연층(410)에 의해 서로 절연된다. 회로(420)는 제1 기판(100)과 제2 기판(200)을 전기적으로 연결하는 역할을 한다. 따라서, 복수의 회로(420)가 나란히 형성되는 '일방향'은 제1 기판(100) 및 제2 기판(200)을 연결하는 방향으로, 제1 기판(100) 및 제2 기판(200)을 연결할 수 있는 어떠한 방향도 포함된다. 제1 기판(100)과 제2 기판(200)이 상하(z축)로 배치될 때, 복수의 회로(420) 각각도 상하(z축)로 길게 뻗도록 형성된다. 즉, 복수의 회로(420) 각각의 양단은 제1 기판(100)과 제2 기판(200)으로 향한다. 그러나, 복수의 회로(420)가 반드시 z축과 평행할 필요는 없고, z축에 대해 사선일 수 있다. Referring to FIG. 4, the plurality of circuits 420 are formed on the surface of the insulating layer 410, are formed side by side in one direction, and are insulated from each other by the insulating layer 410. The circuit 420 serves to electrically connect the first substrate 100 and the second substrate 200. Therefore, the 'one direction' in which the plurality of circuits 420 are formed side by side is a direction connecting the first substrate 100 and the second substrate 200 to connect the first substrate 100 and the second substrate 200. Any direction as may be included. When the first substrate 100 and the second substrate 200 are disposed vertically (z-axis), each of the plurality of circuits 420 are also formed to extend in the vertical direction (z-axis). That is, both ends of each of the plurality of circuits 420 are directed to the first substrate 100 and the second substrate 200. However, the plurality of circuits 420 need not necessarily be parallel to the z axis and may be diagonal to the z axis.

한편, 복수의 회로(420)의 양단은 제4 기판(400)의 측면으로 노출된다. 복수의 회로(420)의 양단이 제1 기판(100) 및 제2 기판(200)과 대향하기 위해서, 제4 기판(400)은 제작이 완료된 후에 90도 회전(x축 또는 y축 회전)되어 제3 기판(300)에 삽입된다.Meanwhile, both ends of the plurality of circuits 420 are exposed to the side surfaces of the fourth substrate 400. In order for both ends of the plurality of circuits 420 to face the first substrate 100 and the second substrate 200, the fourth substrate 400 is rotated 90 degrees (x-axis or y-axis rotation) after fabrication is completed. It is inserted into the third substrate 300.

복수의 회로(420)의 양단은 제3 기판(300)에 대해서도 노출되며, 제1 기판(100)의 제1 패드(130), 그리고 제2 기판(200)의 제2 패드(230)와 각각 접합된다. 특히, 복수의 회로(420) 중 선택된 인접한 둘 이상의 회로(420)에 대해, 그들 회로(420)의 양단은 제1 패드(130) 및 제2 패드(230)와 각각 접합되며, 따라서, 제1 패드(130)(또는 제2 패드(230)) 하나에 대해 둘 이상의 회로(420)가 접합되는 것이다. Both ends of the plurality of circuits 420 are exposed to the third substrate 300, respectively, and the first pad 130 of the first substrate 100 and the second pad 230 of the second substrate 200 are respectively. Are bonded. In particular, for two or more adjacent selected circuits 420 of the plurality of circuits 420, both ends of those circuits 420 are bonded to the first pad 130 and the second pad 230, respectively, and thus, the first Two or more circuits 420 are bonded to one pad 130 (or second pad 230).

복수의 회로(420)는 모두 동일한 형태를 가지기 때문에, 제3 기판(300) 내에 제4 기판(400)이 삽입될 때, 제4 기판(400)의 삽입 위치가 (설계 상 위치에 대해)어긋나더라도, 또는 제1 패드(130)(또는 제2 패드(230))의 위치가 (설계 상 위치에 대해)어긋나더라도, 제1 패드(130)(또는 제2 패드(230)는) 결과적으로 복수의 회로(420) 중 어느 둘 이상과 접합될 수 있다. Since the plurality of circuits 420 all have the same shape, when the fourth substrate 400 is inserted into the third substrate 300, the insertion position of the fourth substrate 400 is shifted (relative to the design position). Even if the position of the first pad 130 (or the second pad 230) is shifted (relative to the design position), the first pad 130 (or the second pad 230) may result in a plurality of results. It may be bonded to any two or more of the circuit 420 of the.

이러한 얼라인먼트(alignment)의 자유도가 높아지기 위해서, 제1 패드(130)와 제2 패드(230) 각각의 횡단면적은 회로(420)의 횡단면적(도 3(a)에서 사각형 한 개의 면적)보다 클 수 있다. 또한, 각각의 회로(420)는 서로 최대한 가까이 위치할 수 있다. 예를 들어, 회로(420)의 폭(도 3(a)에서 사각형 한 개의 폭)은 동일한 절연층(410) 표면에 형성된 회로(420)들 간의 간격보다 클 수 있다. In order to increase the degree of freedom of alignment, the cross-sectional area of each of the first pad 130 and the second pad 230 is larger than the cross-sectional area of the circuit 420 (the area of one rectangle in FIG. 3 (a)). Can be. In addition, each circuit 420 may be located as close as possible to each other. For example, the width of the circuit 420 (one square in FIG. 3A) may be greater than the distance between the circuits 420 formed on the same insulating layer 410 surface.

회로(420)의 폭은 1~1000um 의 값을 가질 수 있다. 다만, 회로(420)의 용도 별로 복수의 회로(420)가 서로 다른 폭을 가질 수도 있다. 회로(420)의 용도로는 유효한 전기신호를 전달, 그라운드 신호를 전달 등이 있고, 유효한 전기신호를 전달하는 회로(420)는 상대적으로 작은 폭을 가질 수 있다. The width of the circuit 420 may have a value of 1 ~ 1000um. However, the plurality of circuits 420 may have different widths for each purpose of the circuit 420. The circuit 420 may be used to transmit a valid electrical signal, a ground signal, and the like, and the circuit 420 for delivering a valid electrical signal may have a relatively small width.

도 4 내지 도 6에 도시된 바와 같이, 절연층(410)은 켜켜이 적층된 복수로 이루어질 수 있고, 복수의 절연층(410) 표면마다 복수의 회로(420)가 형성된다. 따라서, 복수의 회로(420)도 절연층(410)과 함께 상하(z축)로 적층된다. 이 경우 제4 기판(400)은 절연층(410)과 회로층(절연층(410)의 동일한 일표면에 형성된 복수의 회로(420)의 집합체)이 교대로 적층된 구조를 가진다. 다만, 최외층에 위치한 절연층(410)의 표면에는 회로(420)가 형성되지 않을 수 있다.As shown in FIGS. 4 to 6, the insulating layer 410 may be formed of a plurality of layers stacked on top of each other, and a plurality of circuits 420 are formed for each surface of the plurality of insulating layers 410. Accordingly, the plurality of circuits 420 are also stacked on the upper and lower sides (z-axis) together with the insulating layer 410. In this case, the fourth substrate 400 has a structure in which an insulating layer 410 and a circuit layer (an assembly of a plurality of circuits 420 formed on the same surface of the insulating layer 410) are alternately stacked. However, the circuit 420 may not be formed on the surface of the insulating layer 410 located at the outermost layer.

도 1과 같이, 제3 기판(300)에 제4 기판(400)이 삽입된 최종의 인쇄회로기판 상태에서, 제4 기판(400)의 복수의 절연층(410) 적층 방향과 제1 기판(100)(및 제2 기판(200))의 절연재층 적층 방향은 서로 수직일 수 있다. 왜냐하면, 제4 기판(400)은 90도 회전된 상태로 제3 기판(300)에 삽입되기 때문이다. 예를 들어, 제1 기판(100)(및 제2 기판(200))의 절연재층이 z축 방향으로 적층되어 있다면, 제4 기판(400)의 절연층(410)들은 x축 방향 또는 y축 방향으로 적층되어 있다.As shown in FIG. 1, in the final printed circuit board state in which the fourth substrate 400 is inserted into the third substrate 300, the stacking directions of the plurality of insulating layers 410 of the fourth substrate 400 and the first substrate ( The stacking direction of the insulating material layer 100 (and the second substrate 200) may be perpendicular to each other. This is because the fourth substrate 400 is inserted into the third substrate 300 while being rotated 90 degrees. For example, if the insulation layers of the first substrate 100 (and the second substrate 200) are stacked in the z-axis direction, the insulation layers 410 of the fourth substrate 400 may be in the x-axis direction or the y-axis. Stacked in the direction.

도 4를 참조하면, 절연층(410)은 제1 절연층(411); 및 제1 절연층(411) 양면에 순차적으로 적층되는 복수의 제2 절연층(412)을 포함한다. 또한, 복수의 회로(420)는 제1 절연층(411)의 양면, 그리고 복수의 제2 절연층(412) 표면에 형성된다. 최외층에는 제3 절연층(410)이 적층됨으로써 회로(420)가 노출되지 않을 수 있다.Referring to FIG. 4, the insulating layer 410 may include a first insulating layer 411; And a plurality of second insulating layers 412 sequentially stacked on both surfaces of the first insulating layer 411. In addition, the plurality of circuits 420 are formed on both surfaces of the first insulating layer 411 and on the surfaces of the plurality of second insulating layers 412. Since the third insulating layer 410 is stacked on the outermost layer, the circuit 420 may not be exposed.

도 4(a)를 참조하면, 양면 동박적층판(CCL)을 준비하고 양면 동박적층판의 제1 절연층(411) 양면에 동박을 이용하여 회로(420)를 형성한다. 도 4(b)를 참조하면, 양면 동박적층판의 양쪽에 단면 동박적층판이 적층되며, 단면 동박적층판의 절연재(310)를 제2 절연층(412)이라 일컬어 제1 절연층(411)과 구분할 수 있다. Referring to FIG. 4A, a double-sided copper-clad laminate CCL is prepared, and a circuit 420 is formed on both sides of the first insulating layer 411 of the double-sided copper-clad laminate by using copper foil. Referring to FIG. 4B, a single-sided copper-clad laminate is laminated on both sides of the double-sided copper-clad laminate, and the insulating material 310 of the single-sided copper-clad laminate is referred to as a second insulation layer 412 and may be distinguished from the first insulation layer 411. have.

다만, 제1 절연층(411)과 제2 절연층(412)은 동일한 재질로 형성되고, 최종적으로 제조된 제4 기판(400)에서 제1 절연층(411)과 제2 절연층(412) 간 구분(경계)이 없어질 수 있다. However, the first insulating layer 411 and the second insulating layer 412 are formed of the same material, and the first insulating layer 411 and the second insulating layer 412 in the finally manufactured fourth substrate 400. Liver division may be lost.

도 4(c)를 참조하면, 단면 동박적층판의 동박을 이용하여 또 한 번 회로(420)를 형성한다. 도 4(b)와 4(c)를 반복적으로 수행하여, 제1 절연층(411) 상에 제2 절연층(412)이 복수로 적층되고, 각 제2 절연층(412)마다 회로(420)가 형성된다. 최외층에 제3 절연층(410)이 적층되면 도 4(d)와 같은 제4 기판(400)이 제작될 수 있다. 제3 절연층(410) 역시 제1 절연층(411) 및 제2 절연층(412)과 동일한 재질로 형성될 수 있으나, 단순히 구분하기 위하여 제3 이라는 용어를 사용하였다. 물론, 제3 절연층(410)이 제1 절연층(411) 및/또는 제2 절연층(412)과 다른 재질로 이루어질 수도 있다. Referring to FIG. 4 (c), the circuit 420 is formed again using the copper foil of the cross-section copper-clad laminate. 4B and 4C are repeatedly performed, and a plurality of second insulating layers 412 are stacked on the first insulating layer 411, and a circuit 420 is formed for each second insulating layer 412. ) Is formed. When the third insulating layer 410 is stacked on the outermost layer, a fourth substrate 400 as shown in FIG. 4D may be manufactured. The third insulating layer 410 may also be formed of the same material as the first insulating layer 411 and the second insulating layer 412, but the term “third” is used to simply distinguish the third insulating layer 410. Of course, the third insulating layer 410 may be made of a material different from that of the first insulating layer 411 and / or the second insulating layer 412.

도 4(d)에 도시된 것과 같이, 복수의 회로(420) 양단은 제4 기판(400)의 측면으로 노출되며, 도 4(e)를 참조하면, 제4 기판(400)은 제3 기판(300)에 삽입될 때, 90도 회전(x축 또는 y축)되고, 제3 기판(300)에 삽입된 제4 기판(400)에서, 복수의 회로(420) 양단은 제1 기판(100) 및 제2 기판(200)을 각각 향하게 된다. As shown in FIG. 4D, both ends of the plurality of circuits 420 are exposed to the side surface of the fourth substrate 400. Referring to FIG. 4E, the fourth substrate 400 is a third substrate. When inserted into the 300, the fourth substrate 400 rotated 90 degrees (x-axis or y-axis) and inserted into the third substrate 300, the both ends of the plurality of circuits 420 may be connected to the first substrate 100. ) And the second substrate 200, respectively.

한편, 도 5에 도시된 바와 같이, 서로 다른 제2 절연층(412)에 형성된 회로(420)들은 서로 수직으로 겹치지 않을 수 있다. 즉, 어느 한 제2 절연층(412)에 형성된 회로(420)들은 이웃한 제2 절연층(412)에 형성된 회로(420)들의 각 사이에 대응하여 형성될 수 있다. 이 경우, 얼라인먼트의 자유도가 더 높아질 수 있다.Meanwhile, as illustrated in FIG. 5, the circuits 420 formed on the second insulating layers 412 may not vertically overlap each other. That is, the circuits 420 formed in one of the second insulating layers 412 may be formed to correspond to each of the circuits 420 formed in the neighboring second insulating layers 412. In this case, the degree of freedom of alignment may be higher.

도 6에 도시된 바와 같이, 절연층(410)은 복수의 제1 절연층(411); 및 복수의 제1 절연층(411) 사이에 개재된 제2 절연층(412)을 포함하고, 복수의 제1 절연층(411)의 양면에 회로(420)가 형성될 수 있다. 다만, 최외층에 위치한 제1 절연층(411)에 대해서는 단면에만 회로(420)가 형성될 수 있다. 또는 최외층에 위치한 제1 절연층(411) 상에는 제3 절연층(410)이 형성될 수 있다(미도시). As shown in FIG. 6, the insulating layer 410 includes a plurality of first insulating layers 411; And a second insulating layer 412 interposed between the plurality of first insulating layers 411, and the circuit 420 may be formed on both surfaces of the plurality of first insulating layers 411. However, the circuit 420 may be formed only in the end surface of the first insulating layer 411 positioned on the outermost layer. Alternatively, a third insulating layer 410 may be formed on the first insulating layer 411 positioned at the outermost layer (not shown).

도 6(b)를 참조하면, 양면 CCL을 이용하여 제1 절연층(411) 양면에 첫번째 회로(420)를 형성할 수 있다. 다만, 도 6(a) 및 도 6(c)에 도시된 것과 같이, 최외층에 위치하는 제1 절연층(411)에 대해서는 단면 CCL를 이용하여 제1 절연층(411) 단면에만 회로(420)가 형성되도록 한다. 도 6(b)와 같은 과정을 최대 100회까지 반복 수행하여 그 결과 형성된 복수의 제1 절연층(411)을 켜켜이 배치시키되, 복수의 제1 절연층(411) 사이마다 제2 절연층(412)을 개재시켜 제1 절연층(411) 및 제2 절연층(412) 일괄적층한다(도 6(d) 및 도 6(e)). Referring to FIG. 6B, the first circuit 420 may be formed on both surfaces of the first insulating layer 411 using double-sided CCL. However, as shown in FIGS. 6A and 6C, the circuit 420 is formed only on the end surface of the first insulating layer 411 using the cross-sectional CCL with respect to the first insulating layer 411 positioned in the outermost layer. ) Is formed. Repeating the same process as shown in FIG. 6B up to 100 times, the plurality of first insulating layers 411 formed as a result are turned on and disposed, and the second insulating layer 412 is disposed between the plurality of first insulating layers 411. ) And the first insulating layer 411 and the second insulating layer 412 are laminated together (Figs. 6 (d) and 6 (e)).

도 6(e)에 도시된 것과 같이, 복수의 회로(420) 양단은 제4 기판(400)의 측면으로 노출되며, 도 6(f)를 참조하면, 제4 기판(400)은 제3 기판(300)에 삽입될 때, 90도 회전(x축 또는 y축)되고, 제3 기판(300)에 삽입된 제4 기판(400)에서, 복수의 회로(420) 양단은 제1 기판(100) 및 제2 기판(200)을 각각 향하게 된다. As shown in FIG. 6E, both ends of the plurality of circuits 420 are exposed to the side surfaces of the fourth substrate 400. Referring to FIG. 6F, the fourth substrate 400 may be a third substrate. When inserted into the 300, the fourth substrate 400 rotated 90 degrees (x-axis or y-axis) and inserted into the third substrate 300, the both ends of the plurality of circuits 420 may be connected to the first substrate 100. ) And the second substrate 200, respectively.

도 7에는 제3 기판(300)에 제4 기판(400)이 삽입되는 과정이 도시되어 있다.7 illustrates a process in which the fourth substrate 400 is inserted into the third substrate 300.

도 7(a)를 참조하면, 상술한 바와 같이, 베이스기판으로 양면 CCL이 준비되고, 도 7(b)와 같이 캐비티(C)가 가공된다. 여기서, 캐비티(C)는 베이스기판을 두께 방향으로 전체 관통하기 때문에, 캐비티(C) 가공 후에 제4 기판(400)을 임시로 고정할 수 있는 테이프가 베이스기판 하면에 부착된다. 도 7(c)를 참조하면, 제4 기판(400)이 제3 기판(300)의 캐비티(C) 내로 삽입되며, 상술한 바와 같이 제4 기판(400)은 90도 회전하여 삽입된다. 따라서, 제4 기판(400)의 복수의 회로(420) 양단은 제3 기판(300)의 베이스기판 양면(또는 양면 CCL의 양쪽 동박)으로 각각 향하게 된다. Referring to Fig. 7A, as described above, the double-sided CCL is prepared on the base substrate, and the cavity C is processed as shown in Fig. 7B. Here, since the cavity C entirely passes through the base substrate in the thickness direction, a tape capable of temporarily fixing the fourth substrate 400 after the cavity C processing is attached to the bottom surface of the base substrate. Referring to FIG. 7C, the fourth substrate 400 is inserted into the cavity C of the third substrate 300, and as described above, the fourth substrate 400 is inserted by rotating 90 degrees. Accordingly, both ends of the plurality of circuits 420 of the fourth substrate 400 are directed to both sides of the base substrate of the third substrate 300 (or both copper foils of the double-sided CCL).

도 7(d)를 참조하면, 솔더레지스트(330)가 베이스기판 상에 형성된다. 즉, 제3 기판(300)의 최외층에 솔더레지스트(330)가 구비된다. 특히, 캐비티(C) 내의 제4 기판(400)을 제외한 영역에도 솔더레지스트(330)가 충전되며, 제4 기판(400)의 크기보다 캐비티(C)의 크기가 큰 경우에, 제4 기판(400)을 고정하기 위함이다. 캐비티(C)의 크기를 제4 기판(400)과 완전히 동일하게 형성하는 것이 어려울 수 있으므로, 캐비티(C)를 제4 기판(400)보다 크게 만들고, 제4 기판(400) 삽입 후 솔더레지스트(330)로 캐비티(C)를 충전하여 제4 기판(400) 위치를 고정한다. 한편, 캐비티(C) 가공 후 부착된 테이프 때문에 솔더레지스트(330)는 캐비티(C) 내부 그리고 베이스기판의 상면에 형성되며 도 7(e)에 도시된 바와 같이, 테이프 제거 후에 베이스기판의 하면에도 솔더레지스트(330)가 형성되어, 솔더(S)제리스트가 제4 기판(400)의 모든 면을 커버한다. 이에 따라, 제4 기판(400)은 제3 기판(300) 내에 더욱 고정될 수 있다.Referring to FIG. 7D, a solder resist 330 is formed on the base substrate. That is, the solder resist 330 is provided on the outermost layer of the third substrate 300. In particular, the solder resist 330 is also filled in a region other than the fourth substrate 400 in the cavity C, and when the size of the cavity C is larger than that of the fourth substrate 400, the fourth substrate ( 400). Since it may be difficult to form the cavity C to be exactly the same as the fourth substrate 400, the cavity C is made larger than the fourth substrate 400, and after the fourth substrate 400 is inserted, the solder resist ( The position of the fourth substrate 400 is fixed by filling the cavity C with the 330. On the other hand, the solder resist 330 is formed on the inside of the cavity (C) and the upper surface of the base substrate because of the tape attached after the cavity (C) processing, as shown in Figure 7 (e), after removing the tape, the lower surface of the base substrate The solder resist 330 is formed so that the solder S zelist covers all surfaces of the fourth substrate 400. Accordingly, the fourth substrate 400 may be further fixed in the third substrate 300.

도 7(f)를 참조하면, 솔더레지스트(330)에 개구(331)가 형성된다. 개구(331)는 제4 기판(400)의 측면(90도 회전되기 전의 상태에서의 측면을 말함)으로 노출된 회로(420)의 단부를 노출시킨다. 즉, 솔더레지스트(330)의 개구(331)의 바닥으로 회로(420)의 단부가 노출된다. 노출된 회로(420)의 단부는 제1 기판(100)의 제1 패드(130), 제2 기판(200)의 제2 패드(230)와 접합되며, 접합은 솔더(S)를 통해 이루어질 수 있다. 이 경우, 솔더(S)는 패드와 회로(420) 단부 사이에, 솔더레지스트(330)의 개구(331) 내에 형성될 수 있다(도 1 참고). 즉, 솔더레지스트(330)는 솔더(S)가 패드와 회로(420) 사이에 안정적으로 위치할 수 있도록 해주며, 패드와 회로(420) 간 접합 신뢰성을 향상시킨다.Referring to FIG. 7F, an opening 331 is formed in the solder resist 330. The opening 331 exposes an end portion of the circuit 420 exposed to the side surface (referring to the side surface of the fourth substrate 400 before being rotated 90 degrees). That is, the end of the circuit 420 is exposed to the bottom of the opening 331 of the solder resist 330. An end of the exposed circuit 420 is bonded to the first pad 130 of the first substrate 100 and the second pad 230 of the second substrate 200, and the bonding may be performed through the solder S. have. In this case, the solder S may be formed in the opening 331 of the solder resist 330 between the pad and the end of the circuit 420 (see FIG. 1). That is, the solder resist 330 allows the solder S to be stably positioned between the pad and the circuit 420, and improves the bonding reliability between the pad and the circuit 420.

한편, 솔더레지스트(330)가 감광성인 경우, 개구(331)는 포토리소그래피 공정으로 형성될 수 있고, 이격된 복수로 이루어질 수 있다.On the other hand, when the solder resist 330 is photosensitive, the opening 331 may be formed by a photolithography process, it may be made of a plurality of spaced apart.

도 7(g)를 참조하면, 솔더레지스트(330)의 개구(331)를 통해 노출된 회로(420)의 단부에 표면처리층(340)이 형성될 수 있다. 표면처리층(340)은 금(Au), 니켈(Ni) 등의 금속으로 형성될 수 있고, 금(Au), 니켈(Ni)의 이중층으로 구성될 수도 있다. 이러한 표면처리층(340)은 회로(420)의 단부 부식을 방지할 수 있다.Referring to FIG. 7G, the surface treatment layer 340 may be formed at an end portion of the circuit 420 exposed through the opening 331 of the solder resist 330. The surface treatment layer 340 may be formed of a metal such as gold (Au) or nickel (Ni), or may be formed of a double layer of gold (Au) and nickel (Ni). The surface treatment layer 340 may prevent end corrosion of the circuit 420.

표면처리층(340)이 형성되면, 솔더(S)는 표면처리층(340) 상에 안착되고, 솔더(S)에 의하여 표면처리층(340)과 제1 패드(130) 또는 제2 패드(230)의 접합이 이루어질 수 있다. When the surface treatment layer 340 is formed, the solder S is seated on the surface treatment layer 340, and the surface treatment layer 340 and the first pad 130 or the second pad (S) are formed by the solder S. The bonding of 230 may be made.

도 8은 본 발명의 실시예에 따른 인쇄회로기판의 제3 기판(300)을 나타낸 도면이고, 도 9 내지 도 13은 도 8의 제3 기판(300)을 제조하는 방법을 나타낸 도면, 도 14 내지 도 18은 도 8의 제3 기판(300)을 제조하는 다른 방법을 나타낸 도면이다.FIG. 8 is a view illustrating a third substrate 300 of a printed circuit board according to an embodiment of the present invention, and FIGS. 9 to 13 are views illustrating a method of manufacturing the third substrate 300 of FIG. 8 and FIG. 14. 18 to 18 illustrate another method of manufacturing the third substrate 300 of FIG. 8.

도 8을 참조하면, 제3 기판(300)은 링(ring) 형상을 가질 수 있다. 여기서, 링 형상은 내측 공간이 비어있는 형상을 의미한다. 이 때, 제1 패드(130)와 제2 패드(230)는 제3 기판(300)의 형상과 대응하여 제1 기판(100) 일면(110)의 가장자리, 그리고 제2 기판(200) 일면(210)의 가장자리에 각각 위치할 수 있다. 또한, 제3 기판(300)이 링 형상인 경우, 비어있는 내측 공간에는 제1 전자소자(E1) 및 제2 전자소자(E2)가 수용될 수 있다. 즉, 제1 기판(100) 일면(110)에 실장된 제1 전자소자(E1)와 제2 기판(200) 일면(210)에 실장된 제2 전자소자(E2)가 제3 기판(300)의 내측 공간에 수용되어 제3 기판(300)으로 둘러싸인다.Referring to FIG. 8, the third substrate 300 may have a ring shape. Here, the ring shape means a shape in which the inner space is empty. At this time, the first pad 130 and the second pad 230 correspond to the shape of the third substrate 300, the edge of one surface 110 of the first substrate 100, and one surface of the second substrate 200 ( 210 may be positioned at the edge of each. In addition, when the third substrate 300 has a ring shape, the first electronic device E1 and the second electronic device E2 may be accommodated in the empty inner space. That is, the first electronic device E1 mounted on one surface 110 of the first substrate 100 and the second electronic device E2 mounted on one surface 210 of the second substrate 200 are the third substrate 300. It is accommodated in the inner space of the surrounded by the third substrate 300.

한편, 제4 기판(400)은 분리된 조각기판들로 형성되어, 각각의 상기 조각기판에 대응하는 캐비티(C)가 제3 기판(300)에 형성되어, 분리된 조각기판들 형태의 제4 기판(400)이 각각의 캐비티(C) 내에 삽입될 수 있다. 또는, 제4 기판(400)은 제3 기판(300)에 대응하여 링 형상을 가질 수 있다. 도 9에는 전자의 경우가, 도 10에는 후자의 경우가 도시되어 있다.Meanwhile, the fourth substrate 400 is formed of separated engraving substrates, and a cavity C corresponding to each of the engraving substrates is formed on the third substrate 300 to form a fourth substrate in the form of separated engraving substrates. Substrate 400 may be inserted into each cavity C. FIG. Alternatively, the fourth substrate 400 may have a ring shape corresponding to the third substrate 300. The former case is shown in FIG. 9 and the latter case is shown in FIG.

도 9 내지 도 13을 참조하면, 동박적층판으로 이루어진 베이스기판이 준비되고, 내측 일부가 제거되어 공간(A)이 마련된다. 남은 링 형상의 베이스기판에 복수의 캐비티(C)가 형성된다. 복수의 캐비티(C)는 다양한 방식으로 배열될 수 있으며, 링 형상의 베이스기판을 따라 자유롭게 배열될 수 있다. 또한, 캐비티(C)의 개수도 제한되지 않는다. 캐비티(C)들 사이에는 캐비티화(化)되지 않은 베이스기판이 존재한다. 9 to 13, a base substrate made of a copper clad laminate is prepared, and a portion of the inner side is removed to prepare a space A. A plurality of cavities C are formed in the remaining ring-shaped base substrate. The plurality of cavities C may be arranged in various ways, and may be freely arranged along the ring-shaped base substrate. Also, the number of cavities C is not limited. Between the cavities C, there is a base substrate that is not cavityized.

캐비티(C)에는 제4 기판(400)이 삽입되되, 분리된 조각기판이 각각의 캐비티(C) 내로 삽입된다. 제4 기판(400)이 캐비티(C)에 삽입된 후 솔더레지스트(330)가 캐비티(C) 내부 공간 및 베이스기판 상면에 형성되며, 베이스기판 하면에도 형성된다. 솔더레지스트(330)에 개구(331)가 형성되면, 그 개구(331)를 통해 제4 기판(400)의 회로(420)가 노출된다. 또한, 상기 개구(331)의 저면에는 표면처리층(도 7의 340, 도 8 내지 18에는 미도시)이 형성될 수 있다.The fourth substrate 400 is inserted into the cavity C, and the separated engraving substrate is inserted into each cavity C. After the fourth substrate 400 is inserted into the cavity C, the solder resist 330 is formed in the cavity C inner space and the upper surface of the base substrate, and is formed on the lower surface of the base substrate. When the opening 331 is formed in the solder resist 330, the circuit 420 of the fourth substrate 400 is exposed through the opening 331. In addition, a surface treatment layer (340 of FIG. 7, not shown in FIGS. 8 to 18) may be formed on the bottom of the opening 331.

도 14 내지 도 18을 참조하면, 동박적층판으로 이루어진 베이스기판이 준비되고, 내측 일부가 제거되어 공간(A)이 마련된다. 남은 링 형상의 베이스기판에 링 형상의 캐비티(C)가 형성된다. 링 형상의 캐비티(C)는 링 형상의 베이스기판과 대응된다. 여기서, 링 형상의 베이스기판 내측부분이 분리되지 않도록, 베이스기판 하면에 테이프가 부착될 수 있다. 이러한 테이프는 상술한 바와 같이 제4 기판(400)을 임시 고정하는 역할을 할 수도 있다.14 to 18, a base substrate made of a copper clad laminate is prepared, and a portion of the inner side is removed to prepare a space A. A ring-shaped cavity C is formed on the remaining ring-shaped base substrate. The ring-shaped cavity C corresponds to the ring-shaped base substrate. Here, the tape may be attached to the lower surface of the base substrate so that the inner portion of the ring-shaped base substrate is not separated. Such a tape may serve to temporarily fix the fourth substrate 400 as described above.

캐비티(C)에는 링 형상의 제4 기판(400)이 삽입될 수 있다. 링 형상의 제4 기판(400)은, 도 4 내지 도 6을 통해 제조된 제4 기판(400)을 링 형상을 가공함으로써 제작될 수 있다. 제4 기판(400)이 캐비티(C)에 삽입된 후 솔더레지스트(330)가 캐비티(C) 내부 공간 및 베이스기판 상면에 형성되며, 베이스기판 하면에도 형성된다. 솔더레지스트(330)에 개구(331)가 형성되면, 그 개구(331)를 통해 제4 기판(400)의 회로(420)가 노출된다. 상기 개구(331)의 저면에는 표면처리층(도 7의 340, 도 8 내지 18에는 미도시)이 형성될 수 있다.A ring-shaped fourth substrate 400 may be inserted into the cavity C. The ring-shaped fourth substrate 400 may be manufactured by processing a ring shape of the fourth substrate 400 manufactured through FIGS. 4 to 6. After the fourth substrate 400 is inserted into the cavity C, the solder resist 330 is formed in the cavity C inner space and the upper surface of the base substrate, and is formed on the lower surface of the base substrate. When the opening 331 is formed in the solder resist 330, the circuit 420 of the fourth substrate 400 is exposed through the opening 331. A surface treatment layer (340 of FIG. 7, not shown in FIGS. 8 to 18) may be formed on the bottom of the opening 331.

본 발명에서는 복층구조, 스택구조, 샌드위치 구조를 이루는 제1 기판(100) 및 제2 기판(200) 사이에 제3 기판(300)에 개재되어 제3 기판(300)에 의하여 제1 기판(100) 및 제2 기판(200)의 구조가 유지되는 한편, 제3 기판(300)에 삽입된 제4 기판(400)에 의하여 제1 기판(100)과 제2 기판(200)의 전기적 연결이 이루어진다. In the present invention, the first substrate 100 is interposed between the first substrate 100 and the second substrate 200 constituting the multilayer structure, the stack structure, the sandwich structure, and the first substrate 100 by the third substrate 300. And the structure of the second substrate 200 are maintained, and the first substrate 100 and the second substrate 200 are electrically connected by the fourth substrate 400 inserted into the third substrate 300. .

특히, 제4 기판(400)에 형성된 복수의 회로(420)는, 그 양단이 제4 기판(400)의 제1 기판(100) 및 제2 기판(200)으로 각각 향하는 양면으로 노출되고, 제3 기판(300)에 대해서도 노출되어, 복수의 회로(420) 중 선택된 인접한 둘 이상의 회로(420) 양단이 제1 기판(100)의 제1 패드(130), 제2 기판(200)의 제2 패드(230)와 각각 접합된다. 이러한 복수의 회로(420)는 제4 기판(400)과 제1 패드(130)(또는 제2 패드(230))의 얼라인먼트에 대한 자유도를 높여준다. In particular, the plurality of circuits 420 formed on the fourth substrate 400 are exposed at both ends of the plurality of circuits 420 facing the first substrate 100 and the second substrate 200 of the fourth substrate 400, respectively. Also exposed to the three substrate 300, the two ends of two or more adjacent circuits 420 selected from the plurality of circuits 420, the first pad 130 of the first substrate 100, the second of the second substrate 200 It is bonded with the pad 230, respectively. The plurality of circuits 420 increase the degree of freedom for alignment between the fourth substrate 400 and the first pad 130 (or the second pad 230).

패드와 회로(420)의 접합은 솔더(S)를 통해 이루어질 수 있다. 이 경우, 제3 기판(300)에 형성된 솔더레지스트(330)가 제4 기판(400)을 고정함과 동시에, 솔더레지스트(330)의 개구(331) 내에 솔더(S)를 수용함으로써 접합의 신뢰성 향상을 도모한다. Bonding of the pad and the circuit 420 may be made through solder (S). In this case, the solder resist 330 formed on the third substrate 300 fixes the fourth substrate 400, and at the same time receives the solder S in the opening 331 of the solder resist 330, thereby ensuring the reliability of the bonding. We try to improve.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

100: 제1 기판
110: 일면
120: 타면
130: 제1 패드
E1: 제1 전자소자
E3: 제3 전자소자
200: 제2 기판
210: 일면
220: 타면
230: 제2 패드
E2: 제2 전자소자
300: 제3 기판
310: 절연재
320: 금속층
C: 캐비티
330: 솔더레지스트
331: 개구
340: 표면처리층
400: 제4 기판
410: 절연층
411: 제1 절연층
412: 제2 절연층
420: 회로
S: 솔더100: first substrate
110: one side
120: ride
130: first pad
E1: first electronic device
E3: third electronic device
200: second substrate
210: one side
220: ride
230: second pad
E2: second electronic device
300: third substrate
310: insulation material
320: metal layer
C: cavity
330: solder resist
331: opening
340: surface treatment layer
400: fourth substrate
410: insulating layer
411: first insulating layer
412: second insulating layer
420: circuit
S: solder

Claims

A first substrate having a first pad on one surface thereof;
A second substrate having a second pad on one surface thereof and spaced apart from the first substrate such that the first pad and the second pad face each other;
A third substrate interposed between the first substrate and the second substrate; And
A fourth substrate inserted into the third substrate,
The fourth substrate,
Including an insulating layer and a plurality of circuits,
The plurality of circuits are insulated from each other by the insulating layer, and are formed in parallel in one direction connecting the first substrate and the second substrate, and both ends of the plurality of circuits are respectively the first substrate and the second substrate. Headed to the substrate,
A printed circuit board having opposite ends of at least two adjacent circuits selected from the plurality of circuits, respectively, is bonded to the first pad and the second pad.

The method of claim 1,
The third substrate is provided with a solder resist on the outermost layer,
The solder resist covers the fourth substrate surface,
The solder resist, the printed circuit board formed with openings for exposing both ends of two or more adjacent selected circuits of the plurality of circuits.

The method of claim 2,
A printed circuit board in which the solder is formed to bond both ends of two or more adjacent selected circuits of the plurality of circuits to the first pad and the second pad.

The method of claim 2,
And a surface treatment layer formed at both ends of two or more adjacent ones of the plurality of circuits exposed through the openings.

The method of claim 2,
The opening is a plurality of printed circuit board spaced apart from each other.

The method of claim 1,
In the fourth substrate,
The insulating layer comprises a plurality of first insulating layers; And a second insulating layer interposed between the plurality of first insulating layers,
The plurality of circuits are formed on both sides of each of the plurality of first insulating layers.

The method of claim 1,
In the fourth substrate,
The insulating layer is a first insulating layer; And a plurality of second insulating layers sequentially stacked on both surfaces of the first insulating layer,
The plurality of circuits are formed on both surfaces of the first insulating layer and the surface of the plurality of second insulating layer.

The method according to claim 6 or 7,
Each of the first substrate and the second substrate is a multilayer substrate in which a plurality of insulating material layers are stacked.
The stacking direction of the insulating material layer of the first substrate and the second substrate is
The printed circuit board perpendicular to the stacking direction of the first insulating layer and the second insulating layer of the fourth substrate.

The method of claim 1,
The third substrate is
Insulation material; And
It includes a metal layer laminated on both sides of the insulating material,
In the insulating material and the metal layer, a cavity penetrating the insulating material and the metal layer is formed,
The fourth substrate is a printed circuit board is inserted into the cavity.

The method of claim 9,
A printed circuit board in which the metal layer of the third substrate and the circuit of the fourth substrate are electrically insulated from each other.

The method of claim 9,
The printed circuit board in which the solder resist is filled in the cavity, except the fourth substrate.

The method of claim 1,
The first pad is located at an edge of one surface of the first substrate,
The second pad is located at an edge of one surface of the second substrate,
The third substrate has a ring shape corresponding to the first pad and the second pad in between.
A printed circuit board having a space provided inside the third substrate.

The method of claim 12,
The first electronic device is mounted on one surface of the first substrate,
The second electronic device is mounted on one surface of the second substrate,
The first electronic device and the second electronic device is a printed circuit board accommodated in the space.

The method of claim 13,
The printed circuit board on which the third electronic device is mounted on the other surface of the first substrate.

The method of claim 12,
The fourth substrate has a ring shape corresponding to the third substrate.

The method of claim 9,
The fourth substrate is composed of a plurality of separated substrate,
The cavity is formed in plurality in correspondence with each of the plurality of separated engraving substrate.

The method of claim 1,
The third substrate is composed of a plurality of separated substrate,
The separated plurality of engraving substrates, the printed circuit board is arranged along the periphery of the edge between the first substrate and the second substrate.