KR20190097523A - Die bonding method - Google Patents

Die bonding method Download PDF

Info

Publication number
KR20190097523A
KR20190097523A KR1020180017047A KR20180017047A KR20190097523A KR 20190097523 A KR20190097523 A KR 20190097523A KR 1020180017047 A KR1020180017047 A KR 1020180017047A KR 20180017047 A KR20180017047 A KR 20180017047A KR 20190097523 A KR20190097523 A KR 20190097523A
Authority
KR
South Korea
Prior art keywords
bonding
dies
die
groups
grade
Prior art date
Application number
KR1020180017047A
Other languages
Korean (ko)
Other versions
KR102080865B1 (en
Inventor
김창진
김응석
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020180017047A priority Critical patent/KR102080865B1/en
Priority to CN201910110178.4A priority patent/CN110164777B/en
Publication of KR20190097523A publication Critical patent/KR20190097523A/en
Application granted granted Critical
Publication of KR102080865B1 publication Critical patent/KR102080865B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A die bonding method is disclosed. The die bonding method includes: a step of preparing a wafer consisting of a plurality of dies graded according to operational performance; a step of dividing the dies into a plurality of bonding groups; and a step of picking up the dies belonging to the bonding groups and bonding the same onto the substrate. Each of the bonding groups includes less than one die having the lowest grade of the dies. It is possible to bond the dies to the substrate more efficiently.

Description

다이 본딩 방법{Die bonding method}Die bonding method

본 발명의 실시예들은 다이 본딩 방법에 관한 것이다. 보다 상세하게는, 멀티칩 반도체 소자를 형성하기 위하여 기판 상에 다이들을 적층 방식으로 본딩하는 다이 본딩 방법에 관한 것이다.Embodiments of the present invention relate to a die bonding method. More particularly, the present invention relates to a die bonding method of bonding dies on a substrate in a stacked manner to form a multichip semiconductor device.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정을 통해 분할될 수 있고, 이어서 다이 본딩 공정을 통해 기판 상에 본딩될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as described above may be divided through a dicing process, and then a die bonding process may be performed. Can be bonded onto the substrate through.

상기 다이 본딩 공정을 수행하기 위한 장치는 복수의 다이들로 분할된 웨이퍼를 지지하는 스테이지와 상기 스테이지에 인접하도록 위치된 본딩 영역으로 기판을 이송하기 위한 기판 이송 유닛과 상기 다이들을 레시피에 따라 픽업하여 상기 기판 상에 본딩하기 위한 본딩 유닛을 포함할 수 있다. 상기와 같은 다이 본딩 장치의 일 예는 대한민국 등록특허공보 제10-0929197호에 개시되어 있다.The apparatus for performing the die bonding process includes picking up dies according to a recipe and a substrate transfer unit for transferring a substrate to a stage for supporting a wafer divided into a plurality of dies and a bonding area positioned adjacent to the stage. It may include a bonding unit for bonding on the substrate. An example of such a die bonding apparatus is disclosed in Korean Patent Publication No. 10-0929197.

한편 상기 다이싱 공정을 수행하기 전에 프로브 스테이션과 같은 검사 장치를 통해 상기 다이들에 대한 전기적인 특성 검사가 수행될 수 있으며, 상기 검사 공정의 결과에 따라 상기 다이들에는 복수의 등급들이 각각 부여될 수 있다. 예를 들면, 상기 검사 공정에 의해 확인된 동작 성능에 따라 상기 웨이퍼가 5개 이상의 등급들을 갖는 다이들로 이루어진 경우 1등급 및 2등급의 다이들은 다이 본딩 공정을 통해 반도체 장치로서 제조되고, 그 이하의 등급들을 갖는 다이들은 폐기 처리될 수 있다.Meanwhile, before performing the dicing process, an electrical property test may be performed on the dies through an inspection apparatus such as a probe station, and the dies may be given a plurality of grades according to the results of the inspection process. Can be. For example, when the wafer is made of dies having five or more grades according to the operation performance confirmed by the inspection process, the first and second grade dies are manufactured as semiconductor devices through a die bonding process, and thereafter, Dies with grades of may be disposed of.

그러나, 최근 기판 상에 복수의 다이들을 주어진 레시피에 따라 적층하여 멀티칩 반도체 장치를 제조하는 경우 상대적으로 낮은 등급의 다이들도 사용될 수 있다. 상기와 같이 낮은 등급들을 갖는 다이들이 사용되는 경우 반도체 장치의 제조 수율이 향상될 수 있으나 다이 본딩 공정을 효율적으로 수행하기에는 어려움이 있다. 따라서, 사용 가능한 여러 등급의 다이들이 혼재되어 있는 경우 다이 본딩 공정을 효율적으로 수행할 수 있는 방법이 요구되고 있다.However, relatively low grade dies may also be used in recent years when manufacturing a multichip semiconductor device by stacking a plurality of dies on a substrate according to a given recipe. When dies having low grades are used as described above, the manufacturing yield of the semiconductor device may be improved, but it is difficult to efficiently perform the die bonding process. Accordingly, there is a need for a method for efficiently performing a die bonding process when a plurality of grades of dies available are mixed.

본 발명의 실시예들은 동작 성능에 따라 등급이 각각 부여된 다이들을 이용하여 멀티칩 반도체 소자들을 제조하는 경우 상기 다이들을 기판 상에 보다 효율적으로 본딩할 수 있는 다이 본딩 방법을 제공하는데 그 목적이 있다.Embodiments of the present invention have a purpose of providing a die bonding method that can more efficiently bond the die on the substrate when manufacturing the multi-chip semiconductor device using the die that is graded according to the operating performance. .

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 다이 본딩 방법은, 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계와, 상기 다이들을 복수의 본딩 그룹들로 분할하는 단계와, 상기 본딩 그룹들에 속하는 다이들을 픽업하여 기판 상에 본딩하는 단계를 포함할 수 있으며, 상기 본딩 그룹들 각각에는 상기 다이들 중 최저 등급을 갖는 다이가 하나 이하로 포함되도록 할 수 있다.According to an aspect of the present invention, there is provided a die bonding method comprising preparing a wafer including a plurality of dies, each of which is graded according to operating performance, and dividing the die into a plurality of bonding groups. And picking up dies belonging to the bonding groups and bonding the dies to the substrate, wherein each of the bonding groups includes at least one die having the lowest grade among the dies. .

본 발명의 실시예들에 따르면, 상기 본딩 그룹들 중에서 상기 최저 등급을 갖는 다이를 포함하는 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.According to embodiments of the present invention, a bonding group including the die having the lowest rank among the bonding groups may be set not to include a die of a grade higher than the lowest grade.

본 발명의 실시예들에 따르면, 상기 본딩 그룹들 각각에 속하는 다이들은 서로 인접하게 위치될 수 있다.According to embodiments of the present invention, dies belonging to each of the bonding groups may be located adjacent to each other.

본 발명의 실시예들에 따르면, 상기 다이들을 상기 복수의 본딩 그룹들로 분할하는 단계는, 상기 다이들 중 최저 등급을 갖는 다이를 검출하는 단계와, 상기 최저 등급을 갖는 다이가 포함되도록 제1 본딩 그룹을 설정하는 단계와, 상기 제1 본딩 그룹을 제외한 나머지 다이들을 제2 본딩 그룹들로 분할하는 단계를 포함할 수 있으며, 상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.According to embodiments of the present disclosure, dividing the dies into the plurality of bonding groups comprises: detecting a die having the lowest rank among the dies, and including a first die having the lowest rank; And establishing a bonding group, and dividing the remaining dies except the first bonding group into second bonding groups, wherein the first bonding group includes a die of a higher grade than the lowest grade. Can be set not to include.

본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹은 상기 최저 등급을 갖는 다이에 인접하는 다이들을 포함할 수 있다.According to embodiments of the present invention, the first bonding group may include dies adjacent to the die having the lowest grade.

본 발명의 실시예들에 따르면, 상기 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자를 형성하기 위하여 상기 기판 상에 적층될 수 있다.According to embodiments of the present invention, dies belonging to each of the bonding groups may be stacked on the substrate to form a multichip semiconductor device.

본 발명의 실시예들에 따르면, 상기 다이들 각각의 하부면에는 다이 어태치 필름이 구비될 수 있다.According to embodiments of the present invention, a die attach film may be provided on the bottom surface of each of the dies.

본 발명의 실시예들에 따르면, 상기 다이 본딩 방법은 상기 본딩 그룹들의 픽업 순서를 설정하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the die bonding method may further include setting a pickup order of the bonding groups.

본 발명의 실시예들에 따르면, 상기 본딩하는 단계에서는 카메라를 이용하여 픽업하고자 하는 다이의 위치를 확인하는 단계 및 상기 위치가 확인된 다이를 픽업하여 상기 기판 상에 본딩하는 단계가 상기 다이들에 대하여 반복적으로 수행될 수 있으며, 상기 픽업하고자 하는 다이가 상기 카메라에 의해 검출되지 않는 경우 상기 본딩하는 단계를 중단하고, 상기 웨이퍼 상에 남아있는 다이들에 대하여 상기 분할하는 단계를 재수행한 후 상기 본딩하는 단계를 재개할 수 있다.According to embodiments of the present invention, in the bonding step, determining a position of a die to be picked up using a camera and picking up the die whose position is confirmed and bonding the die onto the substrate are performed on the dies. The bonding may be performed repeatedly, and if the die to be picked up is not detected by the camera, the bonding step may be interrupted, and the bonding may be performed after the splitting step is performed for the remaining dies on the wafer. You can resume the steps.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 다이 본딩 방법은, 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계와, 상기 다이들을 적어도 하나의 제1 본딩 그룹과 복수의 제2 본딩 그룹들로 분할하는 단계와, 상기 제1 본딩 그룹에 속하는 다이들을 픽업하여 제1 기판에 본딩하는 단계와, 상기 제2 본딩 그룹들에 속하는 다이들을 픽업하여 제2 기판에 본딩하는 단계를 포함할 수 있으며, 상기 제1 본딩 그룹은 상기 다이들 중 최저 등급을 갖는 다이 하나를 포함하도록 설정되고, 상기 제2 본딩 그룹들은 상기 최저 등급을 갖는 다이를 포함하지 않도록 설정될 수 있다.A die bonding method according to another aspect of the present invention for achieving the above object comprises the steps of preparing a wafer consisting of a plurality of die, each of which is graded in accordance with the operating performance, the die bonding at least one first bonding group And dividing into a plurality of second bonding groups, picking up dies belonging to the first bonding group and bonding the dies to the first substrate, and picking up dies belonging to the second bonding groups to the second substrate. Bonding; the first bonding group may be set to include one die having the lowest grade of the dies, and the second bonding groups may be set to not include the die having the lowest grade. have.

본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.According to embodiments of the present invention, the first bonding group may be set so as not to include a die one grade higher than the lowest grade.

본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹 및 상기 제2 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자들을 형성하기 위하여 상기 제1 기판 및 제2 기판 상에 각각 적층될 수 있다.According to embodiments of the present invention, dies belonging to each of the first bonding group and the second bonding groups may be stacked on the first substrate and the second substrate, respectively, to form multichip semiconductor devices.

상술한 바와 같은 본 발명의 실시예들에 따르면, 동작 성능에 따라 서로 다른 등급들을 각각 갖는 다이들을 이용하여 다이 본딩 공정을 수행하는 경우, 최저 등급을 갖는 다이들이 하나씩 포함되도록 제1 본딩 그룹들을 먼저 설정하고, 나머지 다이들을 이용하여 제2 본딩 그룹들을 설정하며, 상기 제1 본딩 그룹들과 제2 본딩 그룹들 각각에 속하는 다이들을 순차적으로 픽업하여 기판 상에 본딩할 수 있다.According to the embodiments of the present invention as described above, when performing a die bonding process using dies having different grades according to operating performance, the first bonding groups are first included so that the dies having the lowest grade are included one by one. The second bonding groups may be set using the remaining dies, and the dies belonging to the first bonding groups and the second bonding groups may be sequentially picked up and bonded on the substrate.

상기와 같이 다소 낮은 등급의 다이들을 멀티칩 반도체 소자의 제조에 사용함으로써 제조 수율이 크게 향상될 수 있으며, 아울러 상기와 같이 본딩 단계를 수행하기 전에 먼저 상기 다이들을 제1 및 제2 본딩 그룹들로 분할함으로써 특정 등급의 다이들만 먼저 소진되거나 남게되는 문제점이 제거될 수 있고, 또한 다소 등급이 낮은 다이들을 효율적으로 분배함으로써 상기 멀티칩 반도체 소자의 동작 성능을 일정하게 관리할 수 있다.The use of these rather low grade dies in the fabrication of a multichip semiconductor device can greatly improve the manufacturing yield, and prior to performing the bonding step as described above, the dies are first and second bonding groups. By dividing, the problem that only a certain grade of dies are exhausted or left first can be eliminated, and also, by efficiently distributing dies of lower grades, the operating performance of the multichip semiconductor device can be managed constantly.

추가적으로, 제1 본딩 그룹들 각각에 상기 최저 등급보다 한 단계 높은 등급을 갖는 다이가 포함되지 않도록 함으로써 멀티칩 반도체 소자의 성능 저하를 방지할 수 있다.In addition, performance degradation of the multichip semiconductor device may be prevented by not including a die having a grade one level higher than the lowest grade in each of the first bonding groups.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 다이 본딩 방법을 수행하기 위한 다이 본딩 장치를 설명하는 개략도이다.
도 3은 도 2에 도시된 웨이퍼의 일 예를 설명하기 위한 개략도이다.
도 4는 도 1에 도시된 S110 단계를 설명하기 위한 순서도이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention.
FIG. 2 is a schematic diagram illustrating a die bonding apparatus for performing the die bonding method shown in FIG. 1.
3 is a schematic diagram illustrating an example of the wafer illustrated in FIG. 2.
FIG. 4 is a flowchart for explaining operation S110 shown in FIG. 1.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Embodiments of the present invention are described in detail below with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to fully convey the scope of the invention to those skilled in the art, rather than to allow the invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when an element is described as being disposed or connected on another element, the element may be disposed or connected directly on the other element, with other elements interposed therebetween. May be Alternatively, if one element is described as being directly disposed or connected on another element, there may be no other element between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or parts, but the items are not limited by these terms. Will not.

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is merely used for the purpose of describing particular embodiments and is not intended to limit the present invention. Also, unless stated otherwise, all terms including technical and scientific terms have the same meaning as would be understood by one of ordinary skill in the art having ordinary skill in the art. Such terms, such as those defined in conventional dictionaries, will be construed as having meanings consistent with their meanings in the context of the related art and description of the invention, and ideally or excessively intuitional unless otherwise specified. It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected sufficiently. Accordingly, embodiments of the invention are not to be described as limited to the particular shapes of the areas described as the illustrations, but include variations in the shapes, and the elements described in the figures are entirely schematic and their shapes Is not intended to describe the precise shape of the elements nor is it intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이고, 도 2는 도 1에 도시된 다이 본딩 방법을 수행하기 위한 다이 본딩 장치를 설명하는 개략도이며, 도 3은 도 2에 도시된 웨이퍼의 일 예를 설명하기 위한 개략도이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention, FIG. 2 is a schematic diagram illustrating a die bonding apparatus for performing the die bonding method illustrated in FIG. 1, and FIG. It is a schematic diagram for demonstrating an example of the wafer shown to.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 방법은 멀티칩 반도체 소자를 적층 방식으로 제조하기 위해 사용될 수 있다. 특히, 동작 성능에 따라 서로 다른 등급들이 각각 부여된 다이들(12)을 기판(미도시) 상에 본딩하기 위해 사용될 수 있다. 일 예로서, 상기 동작 성능은 웨이퍼(10) 상에 복수의 반도체 다이들(12)이 형성된 후 프로브 카드를 통해 상기 다이들(12)에 전기적인 검사 신호를 제공함으로써 확인될 수 있다. 상기와 같이 동작 성능이 확인된 후 상기 웨이퍼(10)는 다이싱 공정에 의해 복수의 다이들(12)로 개별화될 수 있으며, 다이 본딩 공정을 수행하기 위한 장치(100)로 공급될 수 있다.1 to 3, a die bonding method according to an embodiment of the present invention may be used to manufacture a multichip semiconductor device in a stacked manner. In particular, different grades may be used to bond onto a substrate (not shown), each of which has been given different grades depending on its operational performance. As an example, the operating performance may be confirmed by providing an electrical inspection signal to the dies 12 through a probe card after a plurality of semiconductor dies 12 are formed on the wafer 10. After the operation performance is confirmed as described above, the wafer 10 may be individualized into a plurality of dies 12 by a dicing process, and may be supplied to the apparatus 100 for performing the die bonding process.

상기 웨이퍼(10)는 다이싱 테이프(14)를 통해 대략 원형 링 형태를 갖는 마운트 프레임(16)에 지지된 상태에서 상기 장치(100)로 제공될 수 있으며, 상기 장치(100)는 상기 웨이퍼(10)를 지지하기 위한 웨이퍼 스테이지(110)를 구비할 수 있다. 예를 들면, 상기 웨이퍼(10)는 상기 다이싱 테이프(14) 상에 부착된 상태로 제공될 수 있으며, 상기 웨이퍼 스테이지(110) 상에는, 상기 다이싱 테이프(14)의 가장자리 부위를 지지하기 위한 확장 링(112)과, 상기 마운트 프레임(16)을 파지하기 위한 클램프(114)와, 상기 클램프(114)를 하방으로 이동시킴으로써 상기 다이싱 테이프(14)를 확장시키는 구동부(미도시) 등이 구비될 수 있다.The wafer 10 may be provided to the device 100 while being supported by a mounting frame 16 having a substantially circular ring shape through a dicing tape 14, and the device 100 may be provided with the wafer ( 10 may be provided with a wafer stage 110 for supporting the wafer stage 110. For example, the wafer 10 may be provided attached to the dicing tape 14, and on the wafer stage 110, the wafer 10 may be provided to support an edge portion of the dicing tape 14. An extension ring 112, a clamp 114 for holding the mount frame 16, a drive unit (not shown) for expanding the dicing tape 14 by moving the clamp 114 downward, and the like. It may be provided.

상기 웨이퍼 스테이지(110)의 하부에는 상기 다이싱 테이프(14) 상의 상기 다이들(12)을 선택적으로 상기 다이싱 테이프(14)로부터 분리시키기 위한 다이 이젝터(120)가 배치될 수 있으며, 상기 웨이퍼 스테이지(110)의 상부에는 상기 다이들(12)을 선택적으로 픽업하여 기판 상에 본딩하기 위한 본딩 유닛(130)이 배치될 수 있다. 그러나, 상기와 다르게, 상기 웨이퍼(10)로부터 상기 다이들(12)을 선택적으로 픽업하기 위한 픽업 유닛과, 상기 픽업 유닛에 의해 픽업된 다이(12)를 지지하기 위한 다이 스테이지가 더 구비될 수도 있으며, 이 경우 상기 본딩 유닛(130)은 상기 다이 스테이지 상으로 이송된 다이(12)를 픽업하여 상기 기판 상에 본딩할 수도 있다.A die ejector 120 may be disposed below the wafer stage 110 to selectively separate the dies 12 on the dicing tape 14 from the dicing tape 14. A bonding unit 130 may be disposed above the stage 110 to selectively pick up the dies 12 and bond them onto the substrate. Unlike the above, however, a pickup unit for selectively picking up the dies 12 from the wafer 10 and a die stage for supporting the die 12 picked up by the pickup unit may be further provided. In this case, the bonding unit 130 may pick up the die 12 transferred onto the die stage and bond it on the substrate.

또한, 도시되지는 않았으나, 상기 웨이퍼 스테이지(110)는 상기 다이들(12)의 선택적인 픽업을 위해 수평 방향으로 이동될 수 있다. 즉 픽업하고자 하는 다이(12)가 상기 다이 이젝터(120) 상부에 위치되도록 상기 웨이퍼 스테이지(110)가 스테이지 구동부(미도시)에 의해 수평 방향으로 이동될 수 있다. 아울러, 상기 웨이퍼 스테이지(110)의 상부에는 픽업하고자 하는 다이(12)를 검출하고 그 위치를 확인하기 위한 카메라(140)가 배치될 수 있다.In addition, although not shown, the wafer stage 110 may be moved in a horizontal direction for selective pickup of the dies 12. That is, the wafer stage 110 may be moved in a horizontal direction by a stage driver (not shown) so that the die 12 to be picked up is positioned above the die ejector 120. In addition, a camera 140 may be disposed on the wafer stage 110 to detect the die 12 to be picked up and check its position.

한편, 상기에서는 하나의 본딩 유닛(130)이 설명되고 있으나, 상기 장치(100)는 다이 본딩 공정에 소요되는 시간을 단축하고 보다 효율적인 본딩 공정을 수행하기 위해 두 개의 본딩 유닛들을 구비할 수도 있다. 아울러, 상기 장치(100)는 상기 기판을 공급하기 위한 기판 공급 유닛을 구비할 수 있으며, 도시되지는 않았으나, 상기 기판 공급 유닛은 서로 다른 제1 기판과 제2 기판을 동시에 공급할 수도 있다.Meanwhile, although one bonding unit 130 is described above, the apparatus 100 may include two bonding units to shorten the time required for the die bonding process and to perform a more efficient bonding process. In addition, the apparatus 100 may include a substrate supply unit for supplying the substrate, and although not shown, the substrate supply unit may simultaneously supply different first and second substrates.

본 발명의 일 실시예에 따르면, 상기 다이들(12)의 하부면에는 상기 다이들(12)의 적층을 위해 다이 어태치 필름(미도시)(Die Attach Film; DAF)이 구비될 수 있으며, 상기 본딩 유닛(130)은 상기 다이들(12)을 설정된 순서에 따라 픽업하여 상기 기판 상에 적층 방식으로 본딩할 수 있다.According to an embodiment of the present invention, a die attach film (DAF) may be provided on the lower surface of the dies 12 to stack the dies 12. The bonding unit 130 may pick up the dies 12 in a set order and bond them on the substrate in a stacked manner.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명한다.Hereinafter, a die bonding method according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1을 참조하면, S100 단계에서 복수의 다이들(12)로 이루어진 웨이퍼(10)가 준비될 수 있다. 예를 들면, 상기 웨이퍼(10)가 상기 웨이퍼 스테이지(110) 상으로 제공될 수 있으며, 상기 다이들(12)은 전기적인 검사를 통해 확인된 동작 성능에 따라 각각 부여된 등급을 가질 수 있다.Referring to FIG. 1, in operation S100, a wafer 10 including a plurality of dies 12 may be prepared. For example, the wafer 10 may be provided on the wafer stage 110, and the dies 12 may each have a grade assigned according to the operating performance identified through electrical inspection.

S110 단계에서 상기 다이들(12)을 복수의 본딩 그룹들로 분할할 수 있다. 예를 들면, 상기 본딩 그룹들은 각각 복수의 다이들(12)로 이루어질 수 있으며, 상기 본딩 그룹들 각각에 속하는 복수의 다이들(12)은 멀티칩 반도체 소자를 형성하기 위해 각각 사용될 수 있다. 예를 들면, 상기 다이들(12)은 상기 기판 상에 적층될 개수만큼 복수의 그룹들로 분할될 수 있다. 특히, 본 발명의 일 실시예에 따르면, 상기 본딩 그룹들 각각에는 상기 다이들(12) 중에서 최저 등급을 갖는 다이(12C)가 하나 이하로 포함되도록 분할될 수 있다.In operation S110, the dies 12 may be divided into a plurality of bonding groups. For example, the bonding groups may be composed of a plurality of dies 12, respectively, and the plurality of dies 12 belonging to each of the bonding groups may be used to form a multichip semiconductor device, respectively. For example, the dies 12 may be divided into a plurality of groups to be stacked on the substrate. In particular, according to an embodiment of the present invention, each of the bonding groups may be divided to include one or less die 12C having the lowest grade among the dies 12.

도 4는 도 1에 도시된 S110 단계를 설명하기 위한 순서도이다.FIG. 4 is a flowchart for explaining operation S110 shown in FIG. 1.

도 4를 참조하면, S112 단계에서 상기 다이들(12) 중 최저 등급을 갖는 다이들(12C)을 검출할 수 있으며, S114 단계에서 상기 최저 등급을 갖는 다이(12C)가 하나씩 포함되도록 제1 본딩 그룹들을 설정할 수 있다. 이때, 상기 제1 본딩 그룹들 각각은 상기 최저 등급을 갖는 다이들(12C) 각각에 인접하는 다이들(12)을 포함하도록 설정될 수 있다. 이는 상기 제1 본딩 그룹들에 포함된 다이들(12)을 픽업하는데 소요되는 시간을 단축시키기 위함이다.Referring to FIG. 4, in operation S112, the dies 12C having the lowest grade among the dies 12 may be detected, and the first bonding may include one die 12C having the lowest grade in operation S114. You can set up groups. In this case, each of the first bonding groups may be set to include dies 12 adjacent to each of the dies 12C having the lowest grade. This is to shorten the time taken to pick up the dies 12 included in the first bonding groups.

특히, 상기 제1 본딩 그룹들 각각에는 상기 최저 등급보다 한 단계 높은 등급의 다이가 포함되지 않도록 하는 것이 바람직하다. 예를 들면, 상기 웨이퍼(10) 상에 1등급부터 3등급까지의 다이들(12)이 혼재되어 있고, 상기 제1 본딩 그룹들이 두 개의 다이들(12)을 포함하는 경우, 상기 제1 본딩 그룹들은 1등급 다이(12A)와 3등급 다이(12C)로 이루어질 수 있다. 상기와 다르게, 상기 제1 본딩 그룹들이 2등급 다이(12B)와 3등급 다이(12C)를 포함하는 경우 상기 2등급 다이(12B)와 3등급 다이(12C)로 이루어진 멀티칩 반도체 소자의 동작 성능이 크게 저하될 수 있으므로 상기 2등급 다이(12B)와 3등급 다이(12C)의 조합은 바람직하지 않다.In particular, it is preferable that each of the first bonding groups does not include a die of a grade higher than the lowest grade. For example, when the first to third grade dies 12 are mixed on the wafer 10 and the first bonding groups include two dies 12, the first bonding is performed. The groups may be comprised of a first class die 12A and a third class die 12C. Unlike the above, when the first bonding groups include a second grade die 12B and a third grade die 12C, an operating performance of the multichip semiconductor device including the second grade die 12B and the third grade die 12C. The combination of the second-grade die 12B and the third-grade die 12C is undesirable because this can be greatly reduced.

특히, 도 3에 도시된 바와 같이 2등급 다이(12B)와 3등급 다이(12C)가 인접하게 위치된 경우라도 상기 3등급 다이(12C)와 상기 인접하게 위치된 2등급 다이(12B)를 하나의 제1 본딩 그룹으로 설정하는 것이 아니라, 상기 3등급 다이(12C)와 인접하는 1등급 다이(12A)를 제1 본딩 그룹으로 설정하는 것이 바람직하다.In particular, even if the second-class die 12B and the third-class die 12C are located adjacent to each other as shown in FIG. 3, the third-class die 12C and the second-class located die 12B are one of the adjacent ones. It is preferable to set the first grade die 12A adjacent to the third grade die 12C as the first bonding group, rather than to set the first bonding group in.

다른 예로서, 도시되지는 않았으나, 상기 웨이퍼 상에 1등급부터 4등급까지의 다이들이 혼재되어 있고, 상기 제1 본딩 그룹들이 두 개의 다이들을 포함하는 경우, 상기 제1 본딩 그룹들은 4등급 다이 하나를 포함하되 3등급 다이는 포함하지 않는 것이 바람직하다. 즉, 상기 제1 본딩 그룹들은 1등급 다이와 4등급 다이 또는 2등급 다이와 4등급 다이로 이루어질 수 있으며, 3등급 다이와 4등급 다이로 이루어지는 조합은 바람직하지 않다.As another example, although not shown, when the first to fourth grade dies are mixed on the wafer, and the first bonding groups include two dies, the first bonding groups are one fourth grade die. It is preferred to include but not including a third-grade die. That is, the first bonding groups may be composed of a first grade die and a fourth grade die or a second grade die and a fourth grade die, and a combination consisting of a third grade die and a fourth grade die is not preferable.

상기에서는 제1 본딩 그룹들이 두 개의 다이들(12)을 포함하는 경우에 대하여 설명하였으나, 상기 제1 본딩 그룹들 각각에 속하는 다이들(12)의 개수는 다양하게 변경될 수 있으므로 상기 제1 본딩 그룹들을 각각 이루는 다이들(12)의 개수에 의해 본 발명의 범위가 제한되지는 않을 것이다.In the above description, a case in which the first bonding groups include two dies 12 has been described. However, since the number of dies 12 belonging to each of the first bonding groups may vary, the first bonding group may be changed. The scope of the present invention will not be limited by the number of dies 12 that each make up the groups.

상기와 같이 제1 본딩 그룹들을 설정한 후, S116 단계에서 상기 제1 본딩 그룹들을 제외한 나머지 다이들(12) 즉 1등급 다이들(12A)과 2등급 다이들(12B)을 제2 본딩 그룹들로 분할할 수 있다. 상기 제2 본딩 그룹들의 경우에도 다이 픽업에 소요되는 시간을 단축하기 위해 서로 인접하는 다이들(12)을 이용하여 상기 제2 본딩 그룹들을 설정하는 것이 바람직하다.After setting the first bonding groups as described above, the second bonding groups are replaced with the remaining dies 12, that is, the first-class dies 12A and the second-class dies 12B, except for the first bonding groups in step S116. Can be divided into Even in the case of the second bonding groups, it is preferable to set the second bonding groups using the dies 12 adjacent to each other in order to shorten the time required for die pickup.

다시 도 1을 참조하면, 상기와 같이 제1 및 제2 본딩 그룹들의 설정이 완료된 후 S120 단계에서 상기 제1 및 제2 본딩 그룹들의 픽업 순서를 설정할 수 있다. 예를 들면, 도 3에 도시된 화살표와 같이 지그재그 형태로 상기 제1 및 제2 본딩 그룹들의 픽업 순서를 설정할 수 있다.Referring back to FIG. 1, after the setting of the first and second bonding groups is completed as described above, the pickup order of the first and second bonding groups may be set in step S120. For example, the pickup order of the first and second bonding groups may be set in a zigzag form as shown by the arrow shown in FIG. 3.

이어서, S130 단계에서 상기 픽업 순서에 따라 상기 제1 및 제2 본딩 그룹들을 순차적으로 픽업하여 상기 기판 상에 본딩할 수 있다. 이때, 상기 S130 본딩 단계에서는 상기 카메라(140)를 이용하여 픽업하고자 하는 다이(12)의 위치를 확인하는 단계와 상기 위치가 확인된 다이(12)를 픽업하여 상기 기판 상에 본딩하는 단계가 반복적으로 수행될 수 있다. 그러나, 상기 카메라에 의해 상기 픽업하고자 하는 다이가 검출되지 않는 경우, 즉 상기 픽업하고자 하는 다이가 상기 다이싱 테이프(14) 상에 없는 경우 상기 S130 본딩 단계가 중단될 수 있다.Subsequently, in operation S130, the first and second bonding groups may be sequentially picked up and bonded on the substrate in the pickup order. At this time, in the S130 bonding step, the step of checking the position of the die 12 to be picked up using the camera 140 and the step of picking up the die 12 whose position is confirmed and bonding it on the substrate are repeated. It can be performed as. However, when the die to be picked up by the camera is not detected, that is, when the die to be picked up is not on the dicing tape 14, the S130 bonding step may be stopped.

예를 들면, 상기 웨이퍼(10) 상의 보호 테이프를 박리하거나 상기 웨이퍼(10)를 이송하는 과정에서 상기 다이들(12) 중 어느 하나가 분실된 경우 해당 위치에서 상기 분실된 다이가 검출되지 않을 수 있으며, 이 경우 상기 S130 본딩 단계가 일시 중단될 수 있다.For example, if any one of the dies 12 is lost in the process of peeling off the protective tape on the wafer 10 or transferring the wafer 10, the lost die may not be detected at the corresponding position. In this case, the S130 bonding step may be suspended.

상기와 같이 S130 본딩 단계가 중단되는 경우 상기 웨이퍼(10) 상에 남아있는 다이들(12)에 대하여 상기 S110 본딩 그룹 분할 단계가 재수행될 수 있으며, 이어서 상기 남아있는 다이들(12)에 대한 S130 본딩 단계가 재개될 수 있다.When the S130 bonding step is interrupted as described above, the S110 bonding group splitting step may be performed on the remaining dies 12 on the wafer 10, and then the remaining dies 12 may be removed. The S130 bonding step may be resumed.

도시되지는 않았으나, 본 발명의 다른 실시예에 따르면, 상기 제1 본딩 그룹들에 속하는 다이들(12)은 제1 기판 상에 본딩될 수 있으며, 상기 제2 본딩 그룹들에 속하는 다이들(12)은 상기 제1 기판과 다른 제2 기판 상에 본딩될 수 있다. 즉, 서로 다른 종류의 멀티칩 반도체 소자들의 제조가 상기 제1 본딩 그룹들 및 제2 본딩 그룹들의 다이들(12)을 이용하여 동시에 수행될 수도 있다.Although not shown, according to another embodiment of the present invention, the dies 12 belonging to the first bonding groups may be bonded on a first substrate, and the dies 12 belonging to the second bonding groups may be bonded. ) May be bonded on a second substrate different from the first substrate. That is, fabrication of different types of multichip semiconductor devices may be simultaneously performed using the dies 12 of the first bonding groups and the second bonding groups.

한편, 상기 S130 본딩 단계에서 상기 다이들(12)은 기 설정된 본딩 레시피에 따라 상기 기판 상에 본딩될 수 있다. 상기 본딩 레시피는 상기 다이들(12)이 본딩되는 위치, 적층 순서, 적층 방향, 각 다이들의 적층 위치 등을 포함할 수 있다.Meanwhile, in the S130 bonding step, the dies 12 may be bonded onto the substrate according to a preset bonding recipe. The bonding recipe may include a position at which the dies 12 are bonded, a stacking order, a stacking direction, a stacking position of each die, and the like.

상술한 바와 같은 본 발명의 실시예들에 따르면, 동작 성능에 따라 서로 다른 등급들을 각각 갖는 다이들(12)을 이용하여 다이 본딩 공정을 수행하는 경우, 최저 등급을 갖는 다이들(12C)이 하나씩 포함되도록 제1 본딩 그룹들을 먼저 설정하고, 나머지 다이들(12A, 12B)을 이용하여 제2 본딩 그룹들을 설정하며, 상기 제1 본딩 그룹들과 제2 본딩 그룹들 각각에 속하는 다이들(12)을 순차적으로 픽업하여 기판 상에 본딩할 수 있다.According to the embodiments of the present invention as described above, when the die bonding process is performed using the dies 12 having different grades according to the operating performance, the dies 12C having the lowest grade are one by one. The first bonding groups are first set to be included, the second bonding groups are set using the remaining dies 12A and 12B, and the dies 12 belonging to each of the first bonding groups and the second bonding groups are included. Are sequentially picked up and bonded onto the substrate.

상기와 같이 다소 낮은 등급의 다이들(12C)을 멀티칩 반도체 소자의 제조에 사용함으로써 제조 수율이 크게 향상될 수 있으며, 아울러 상기와 같이 본딩 단계를 수행하기 전에 먼저 상기 다이들(12)을 제1 및 제2 본딩 그룹들로 분할함으로써 특정 등급의 다이들만 먼저 소진되거나 남게되는 문제점이 제거될 수 있고, 또한 다소 등급이 낮은 다이들을 효율적으로 분배함으로써 상기 멀티칩 반도체 소자의 동작 성능을 일정하게 관리할 수 있다.By using the somewhat lower grade dies 12C in the manufacture of the multichip semiconductor device as described above, the manufacturing yield can be greatly improved, and the dies 12 are first removed before performing the bonding step as described above. By dividing into first and second bonding groups, the problem that only a certain grade of dies are exhausted or left first can be eliminated. Also, by efficiently distributing somewhat lower grade dies, the operation performance of the multichip semiconductor device is managed constantly. can do.

추가적으로, 제1 본딩 그룹들 각각에 상기 최저 등급보다 한 단계 높은 등급을 갖는 다이(12B)가 포함되지 않도록 함으로써 멀티칩 반도체 소자의 성능 저하를 방지할 수 있다.In addition, the performance of the multi-chip semiconductor device may be prevented by not including the die 12B having a higher grade than the lowest grade in each of the first bonding groups.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. I can understand that.

10 : 웨이퍼 12 : 다이
12A : 1등급 다이 12B : 2등급 다이
12C : 3등급 다이 14 : 다이싱 테이프
110 : 웨이퍼 스테이지 120 : 다이 이젝터
130 : 본딩 유닛 140 : 카메라10 wafer 12 die
12A: Grade 1 Die 12B: Grade 2 Die
12C: Class 3 Die 14: Dicing Tape
110: wafer stage 120: die ejector
130: bonding unit 140: camera

Claims (12)

동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계;
상기 다이들을 복수의 본딩 그룹들로 분할하는 단계; 및
상기 본딩 그룹들에 속하는 다이들을 픽업하여 기판 상에 본딩하는 단계를 포함하되,
상기 본딩 그룹들 각각에는 상기 다이들 중 최저 등급을 갖는 다이가 하나 이하로 포함되도록 하는 것을 특징으로 하는 다이 본딩 방법.Preparing a wafer consisting of a plurality of dies each rated according to operational performance;
Dividing the dies into a plurality of bonding groups; And
Picking up dies belonging to the bonding groups and bonding the dies onto a substrate;
And wherein each of said bonding groups includes at least one die having the lowest grade of said dies. 제1항에 있어서, 상기 본딩 그룹들 중에서 상기 최저 등급을 갖는 다이를 포함하는 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.2. The method of claim 1 wherein a bonding group comprising a die having the lowest rank among the bonding groups is set to not include a die one grade higher than the lowest rank. 제1항에 있어서, 상기 본딩 그룹들 각각에 속하는 다이들은 서로 인접하게 위치된 것을 특징으로 하는 다이 본딩 방법.The method of claim 1 wherein the dies belonging to each of the bonding groups are located adjacent to each other. 제1항에 있어서, 상기 다이들을 상기 복수의 본딩 그룹들로 분할하는 단계는,
상기 다이들 중 최저 등급을 갖는 다이를 검출하는 단계;
상기 최저 등급을 갖는 다이가 포함되도록 제1 본딩 그룹을 설정하는 단계; 및
상기 제1 본딩 그룹을 제외한 나머지 다이들을 제2 본딩 그룹들로 분할하는 단계를 포함하되,
상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1, wherein dividing the dies into the plurality of bonding groups comprises:
Detecting a die having the lowest rank among the dies;
Setting a first bonding group to include the die with the lowest rating; And
Dividing the remaining dies other than the first bonding group into second bonding groups,
And wherein the first bonding group is set to not include a die one grade higher than the lowest grade. 제4항에 있어서, 상기 제1 본딩 그룹은 상기 최저 등급을 갖는 다이에 인접하는 다이들을 포함하는 것을 특징으로 하는 다이 본딩 방법.5. The method of claim 4, wherein the first bonding group comprises dies adjacent to the die with the lowest rating. 제1항에 있어서, 상기 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자를 형성하기 위하여 상기 기판 상에 적층되는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1, wherein dies belonging to each of the bonding groups are stacked on the substrate to form a multichip semiconductor device. 제1항에 있어서, 상기 다이들 각각의 하부면에는 다이 어태치 필름이 구비되는 것을 특징으로 하는 다이 본딩 방법.The die bonding method of claim 1, wherein a die attach film is provided on a lower surface of each of the dies. 제1항에 있어서, 상기 본딩 그룹들의 픽업 순서를 설정하는 단계를 더 포함하는 것을 특징으로 하는 다이 본딩 방법.2. The method of claim 1, further comprising setting a pickup order of the bonding groups. 제1항에 있어서, 상기 본딩하는 단계에서는 카메라를 이용하여 픽업하고자 하는 다이의 위치를 확인하는 단계 및 상기 위치가 확인된 다이를 픽업하여 상기 기판 상에 본딩하는 단계가 상기 다이들에 대하여 반복적으로 수행되며,
상기 픽업하고자 하는 다이가 상기 카메라에 의해 검출되지 않는 경우 상기 본딩하는 단계를 중단하고,
상기 웨이퍼 상에 남아있는 다이들에 대하여 상기 분할하는 단계를 재수행한 후 상기 본딩하는 단계를 재개하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1, wherein in the bonding step, checking a position of a die to be picked up using a camera and picking up and bonding the die whose position is determined on the substrate are repeatedly performed with respect to the dies. Is performed,
If the die to be picked up is not detected by the camera, stop the bonding step,
Die bonding for the remaining dies on the wafer and resuming the bonding step. 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계;
상기 다이들을 적어도 하나의 제1 본딩 그룹과 복수의 제2 본딩 그룹들로 분할하는 단계;
상기 제1 본딩 그룹에 속하는 다이들을 픽업하여 제1 기판에 본딩하는 단계; 및
상기 제2 본딩 그룹들에 속하는 다이들을 픽업하여 제2 기판에 본딩하는 단계를 포함하되,
상기 제1 본딩 그룹은 상기 다이들 중 최저 등급을 갖는 다이 하나를 포함하도록 설정되며, 상기 제2 본딩 그룹들은 상기 최저 등급을 갖는 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.Preparing a wafer consisting of a plurality of dies each rated according to operational performance;
Dividing the dies into at least one first bonding group and a plurality of second bonding groups;
Picking up dies belonging to the first bonding group and bonding the dies to a first substrate; And
Picking up dies belonging to the second bonding groups and bonding the dies to a second substrate;
And wherein the first bonding group is set to include one die having the lowest grade of the dies, and the second bonding groups are set to not include the die having the lowest grade. 제10항에 있어서, 상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.12. The method of claim 10 wherein the first bonding group is set to not include a die one grade higher than the lowest grade. 제10항에 있어서, 상기 제1 본딩 그룹 및 상기 제2 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자들을 형성하기 위하여 상기 제1 기판 및 제2 기판 상에 각각 적층되는 것을 특징으로 하는 다이 본딩 방법.The die bonding of claim 10, wherein the dies belonging to each of the first bonding group and the second bonding groups are respectively stacked on the first substrate and the second substrate to form multichip semiconductor devices. Way.
KR1020180017047A 2018-02-12 2018-02-12 Die bonding method KR102080865B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180017047A KR102080865B1 (en) 2018-02-12 2018-02-12 Die bonding method
CN201910110178.4A CN110164777B (en) 2018-02-12 2019-02-11 die bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180017047A KR102080865B1 (en) 2018-02-12 2018-02-12 Die bonding method

Publications (2)

Publication Number Publication Date
KR20190097523A true KR20190097523A (en) 2019-08-21
KR102080865B1 KR102080865B1 (en) 2020-02-24

Family

ID=67645359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180017047A KR102080865B1 (en) 2018-02-12 2018-02-12 Die bonding method

Country Status (2)

Country Link
KR (1) KR102080865B1 (en)
CN (1) CN110164777B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021091219A3 (en) * 2019-11-07 2021-07-08 양진석 Method for sorting chips
TWI768815B (en) * 2021-04-07 2022-06-21 梁晋碩 Method of sorting a plurality of chips
KR20230014321A (en) * 2021-07-21 2023-01-30 세메스 주식회사 Die bonding method and die bonding apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (en) * 1993-12-24 1995-07-28 Nec Corp Die-bonder
KR20010051973A (en) * 1999-11-29 2001-06-25 루센트 테크놀러지스 인크 Cluster packaging of ic chips in multi-chip packages
KR20140086361A (en) * 2012-12-28 2014-07-08 세메스 주식회사 Die bonding method and apparatus
KR20170018908A (en) * 2014-06-16 2017-02-20 샌디스크 테크놀로지스 엘엘씨 Non-volatile memory tests deferred until after packaging based on statistical die performance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP2012151272A (en) * 2011-01-19 2012-08-09 Renesas Electronics Corp Semiconductor chip and semiconductor device
CN107579011A (en) * 2013-09-27 2018-01-12 英特尔公司 Method for the semiconductor devices of interconnection stack
CN104051337B (en) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 Manufacturing method and testing method for chip package of stereoscopically-stacked integrated circuit system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (en) * 1993-12-24 1995-07-28 Nec Corp Die-bonder
KR20010051973A (en) * 1999-11-29 2001-06-25 루센트 테크놀러지스 인크 Cluster packaging of ic chips in multi-chip packages
KR20140086361A (en) * 2012-12-28 2014-07-08 세메스 주식회사 Die bonding method and apparatus
KR20170018908A (en) * 2014-06-16 2017-02-20 샌디스크 테크놀로지스 엘엘씨 Non-volatile memory tests deferred until after packaging based on statistical die performance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021091219A3 (en) * 2019-11-07 2021-07-08 양진석 Method for sorting chips
TWI768815B (en) * 2021-04-07 2022-06-21 梁晋碩 Method of sorting a plurality of chips
KR20230014321A (en) * 2021-07-21 2023-01-30 세메스 주식회사 Die bonding method and die bonding apparatus

Also Published As

Publication number Publication date
KR102080865B1 (en) 2020-02-24
CN110164777B (en) 2023-08-29
CN110164777A (en) 2019-08-23

Similar Documents

Publication Publication Date Title
KR102080865B1 (en) Die bonding method
CN106486398B (en) The manufacturing method of chip attachment machine, attaching method and semiconductor devices
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
US20180358247A1 (en) Apparatuses for bonding semiconductor chips
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
JP4490523B2 (en) Semiconductor processing system, method and apparatus
US10049909B2 (en) Wafer handler and methods of manufacture
JP2020038951A (en) Conveyance device, conveyance method, die bonder, and bonding method
TWI475606B (en) Non-uniform vacuum profile die attach tip
JP6589050B2 (en) Bonding apparatus and bonding method
KR101707805B1 (en) Reconstruction method of wafer
CN110289227A (en) The manufacturing method of chip attachment device and semiconductor devices
CN111128841B (en) Die ejection apparatus
KR20160051488A (en) Apparatus for bonding dies using recipes different from each other
KR101252036B1 (en) Low cost die-to-wafer alignment/bond for 3d ic stacking
US20170229425A1 (en) Manufacturing method of wafer level package structure
TWI656587B (en) Jointing device and method
KR102267950B1 (en) Die bonding method
KR102548400B1 (en) Led transport method
KR20170137329A (en) Apparatus for binding dies
KR20200093177A (en) Die bonding apparatus
US20230028219A1 (en) Die bonding method and die bonding apparatus
JP7328848B2 (en) Die bonding apparatus and semiconductor device manufacturing method
KR102158819B1 (en) Apparatus for picking up semiconductor packages
TW201330052A (en) Method and device for bonding of substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant