KR20190094138A - 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 - Google Patents
적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 Download PDFInfo
- Publication number
- KR20190094138A KR20190094138A KR1020190092230A KR20190092230A KR20190094138A KR 20190094138 A KR20190094138 A KR 20190094138A KR 1020190092230 A KR1020190092230 A KR 1020190092230A KR 20190092230 A KR20190092230 A KR 20190092230A KR 20190094138 A KR20190094138 A KR 20190094138A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- ceramic capacitor
- layer
- multilayer ceramic
- resin layer
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 108
- 239000011347 resin Substances 0.000 claims abstract description 108
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000002245 particle Substances 0.000 claims abstract description 66
- 229910003472 fullerene Inorganic materials 0.000 claims abstract description 65
- 239000000919 ceramic Substances 0.000 claims abstract description 33
- 238000007747 plating Methods 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims description 41
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 230000035515 penetration Effects 0.000 abstract description 6
- 230000035939 shock Effects 0.000 abstract description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract description 2
- 239000000843 powder Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 238000010304 firing Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 230000003405 preventing effect Effects 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명의 일 실시형태는 유전체 층 및 내부전극을 포함하는 세라믹 본체; 상기 내부전극과 연결되는 전극층; 및 상기 전극층 상에 형성되며 도전성 입자, 풀러렌, 베이스 수지를 포함하는 도전성 수지층; 을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
Description
본 발명은 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판에 관한 것이다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 유전체층을 사이에 두고 대향 배치되는 내부 전극, 상기 내부 전극에 전기적으로 접속된 외부 전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다.
이를 위해 유전체층 및 내부 전극층의 두께를 얇게 하여 많은 수의 유전체층을 적층한 적층 세라믹 커패시터가 제조되고 있으며, 외부 전극 역시 박층화되고 있다.
또한 자동차나 의료기기 같이 고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 커패시터 역시 고신뢰성이 요구된다.
이러한 고신뢰성에서 문제가 되는 요소는 공정 시 발생하는 도금액 침투, 외부 충격에 의한 크랙발생 등이 있다.
이에 상기 문제점을 해결하기 위한 수단으로 외부 전극의 전극층 상에 도전성 물질을 함유하는 수지 조성물을 도포하여 외부 충격을 흡수하고 도금액 침두를 막아 신뢰성을 향상시키고 있다.
그러나 도전성 수지층을 전극층 상에 적용하는 경우 등가직렬저항(ESR)이 상승하게 되어 이를 개선한 적층 세라믹 커패시터가 요구된다.
본 발명은 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체 층 및 내부전극을 포함하는 세라믹 본체; 상기 내부전극과 연결되는 전극층; 및 상기 전극층 상에 형성되며 도전성 입자, 풀러렌, 베이스 수지를 포함하는 도전성 수지층; 을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
상기 도전성 수지층의 내부 단면에서 측정한 상기 도전성 입자와 상기 풀러렌의 면적 비는 100 : 1 내지 100 : 85일 수 있다.
상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함할 수 있다.
상기 도전성 입자는 구형 또는 플레이크 형상일 수 있다.
상기 도전성 수지층에 포함된 도전성 입자 및 풀러렌을 도전체로 정의할 때, 도전성 수지층의 내부 단면에서 도전체와 베이스 수지의 면적비는 100 : 18 내지 100 : 61일 수 있다.
상기 베이스 수지는 열경화성 수지일 수 있다.
상기 적층 세라믹 커패시터는 상기 도전성 수지층 상에 형성되는 도금층을 더 포함할 수 있다.
본 발명의 다른 일 실시형태는 유전체 층 및 내부전극을 포함하는 세라믹 본체를 형성하는 단계; 상기 내부전극과 연결되도록 전극층을 형성하는 단계; 상기 전극층 상에 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 페이스트를 도포하는 단계; 및 상기 도전성 페이스트를 경화하여 도전성 수지층을 형성하는 단계; 를 포함하는 적층 세라믹 커패시터의 제조방법을 제공할 수 있다.
적층 세라믹 커패시터의 제조방법은 상기 도전성 수지층을 형성하는 단계 이후 상기 도전성 수지층 상에 도금층을 형성하는 단계; 를 더 포함할 수 있다.
본 발명의 또 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는 유전체 층 및 내부전극을 포함하는 세라믹 본체, 상기 내부전극과 연결되는 전극층, 상기 전극층 상에 형성되며 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 수지층 및 상기 도전성 수지층 상에 형성된 도금층을 포함하는 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
상기 도전성 수지층의 내부 단면에서 측정한 상기 도전성 입자와 상기 풀러렌의 면적 비는 100 : 1 내지 100 : 85일 수 있다.
상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함할 수 있다.
상기 도전성 입자는 구형 또는 플레이크 형상일 수 있다.
상기 도전성 수지층에 포함된 도전성 입자 및 풀러렌을 도전체로 정의할 때, 도전성 수지층의 내부 단면에서 도전체와 베이스 수지의 면적비는 100 : 18 내지 100 : 61일 수 있다.
본 발명의 일 실시형태에 의하면 충격 흡수 및 도금액 침투 방지 특성을 가지며 등가직렬저항(ESR)이 낮은 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P영역에 대한 확대도이다.
도 4는 본 발명의 일 구성인 풀러렌의 구조를 개략적으로 도시한 모식도이다.
도 5는 본 발명 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 나타내는 제조 공정도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 커패시터의 실장 기판을 나타내는 사시도이다.
도 7은 도 6의 B-B' 단면도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P영역에 대한 확대도이다.
도 4는 본 발명의 일 구성인 풀러렌의 구조를 개략적으로 도시한 모식도이다.
도 5는 본 발명 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 나타내는 제조 공정도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 커패시터의 실장 기판을 나타내는 사시도이다.
도 7은 도 6의 B-B' 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 사시도이고, 도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P 영역의 확대도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110); 및 외부전극(130a, 130b)을 포함한다.
상기 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 층과, 상하 마진부로서 액티브 층의 상하부에 각각 형성된 상부 및 하부 커버층을 포함할 수 있다. 상기 액티브 층은 유전체 층(111)과 내부전극(121, 122)을 포함한다.
본 발명의 일 실시형태에서, 세라믹 본체(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다. 칩 소성 시 세라믹 분말의 소성 수축과 내부전극 패턴 존부에 따른 두께차이 및 세라믹 본체 모서리부의 연마로 인하여, 세라믹 본체(110)는 완전한 육면체 형상은 아니지만 실질적으로 육면체에 가까운 형상을 가질 수 있다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
상기 내부전극(121, 122)은 제1 내부전극(121) 및 제2 내부전극(122)으로 이루어지며 제1 및 제2 내부전극은 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치될 수 있다. 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 양 단면을 통해 번갈아 노출되는 부분을 통해 외부전극(130a, 130b)과 전기적으로 연결될 수 있다. 보다 구체적으로 상기 외부전극은 제1 외부전극(130a) 및 제2 외부전극(130b)을 포함하며, 제1 내부전극은 제1 외부전극(130a)과 연결되고 제2 내부전극은 제2 외부전극(130b)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(130a, 130b)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다. 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층의 상하면에 각각 상하 방향으로 적층하여 형성된 것으로 볼 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121,122)의 손상을 방지하는 역할을 수행할 수 있다.
상기 외부전극(130a, 130b)은 전극층(131a, 131b)과 상기 전극층 상에 형성된 전도성 수지층(132)을 포함할 수 있다.
예를 들어, 상기 제1 외부전극(130a)은 제1 전극층(131a) 및 도전성 수지층(132)을 포함할 수 있으며, 상기 제2 외부전극(130a)은 제2 전극층(131b) 및 도전성 수지층(132)을 포함할 수 있다.
상기 제1 및 제2 전극층(131a, 131b)은 제1 및 제2 내부전극(121, 122)과 각각 직접적으로 연결되어 외부전극과 내부전극 간 전기적 도통을 확보한다.
상기 제1 및 제2 전극층(131a, 131b)은 도전성 금속을 포함할 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
상기 제1 및 제2 전극층(131a, 131b)은 도전성 금속을 포함하는 페이스트의 소성에 의해 형성되는 소성형 전극일 수 있다.
상기 제1 및 제2 전극층(131a, 131b) 상에는 도전성 수지층(132)이 배치될 수 있다.
즉, 세라믹 본체의 외부면에 제1 및 제2 전극층이 배치되고, 상기 제1 및 제2 전극층의 외측에 도전성 수지층(132)이 배치될 수 있다.
본 명세서에서 외부전극을 기준으로 세라믹 본체(110)가 존재하는 방향을 내측으로, 세라믹 본체(110)가 존재하지 않는 방향을 외측으로 정의한다.
도 3은 도 2의 P영역을 확대하여 나타낸 도면으로, 도 3에 도시된 바와 같이 상기 도전성 수지층(132)은 도전성 입자(32a), 풀러렌(fullerene)(32b) 및 베이스 수지(32c)를 포함할 수 있다.
상기 도전성 입자(32a)는 이에 한정되는 것은 아니나 구리(Cu), 은(Ag), 니켈(Ni)및 이들의 합금 중 적어도 하나 이상을 포함하는 금속 입자일 수 있으며, 구형 또는 플레이크 형상을 가질 수 있다.
상기 도전성 입자(32a)는 풀러렌 보다 큰 입경을 가지며, 상기 도전성 입자의 입경은 이에 제한되는 것은 아니나, 3μm 내지 7μm 일 수 있다.
도 4는 도전성 수지층에 포함된 풀러렌(32b)의 구조를 개략적으로 도시하여 나타낸 모식도이다.
도 4에서 검은 색의 구형입자는 풀러렌을 구성하는 탄소 원자를 나타내고, 흰색 막대는 탄소 원자 사이의 결합을 가시적으로 나타내기 위한 표시이다.
도 4에 도시된 바와 같이 상기 풀러렌은 탄소원자가 5각형과 6각형으로 이루어진 축구공 모양으로 연결된 분자를 통틀어 의미할 수 있다.
본 발명의 일 실시형태에서 상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함할 수 있으며, 이에 제한되는 것은 아니다.
상기 풀러렌의 입경은 0.7nm 내지 1.2nm 일 수 있다.
상기 풀러렌은 상기 도전성 입자 주변에 부착되거나 도전성 입자 사이에 배치되어 도전성 수지층의 전도도를 증가시키는 역할을 수행할 수 있다.
이하에서 전도성 수지층이 2 이상의 크기를 갖는 도전체를 포함하는 바이 모달 시스템으로 형성되는 경우, 상대적으로 크기가 큰 도전체를 제1 도전체, 제1 도전체 보다 크기가 작은 도전체를 제2 도전체로 정의하여 설명하도록 한다.
도전성 수지층의 전도성을 향상시키기 위해 제1 도전체보다 크기가 작은 제2 도전체를 금속 입자로 형성하여 도전성 수지층에 포함하는 경우, 제2 도전체가 가질 수 있는 입자 사이즈의 한계로 제2 도전체를 풀러렌으로 형성한 본 발명에 비하여 도전성 수지층의 전기 전도성 향상 효과 및 등가직렬저항(ESR) 개선의 효과가 미미하다.
만일, 제2 도전체를 금속 입자로 형성하는 경우 제2 도전체의 표면은 금속 입자의 산화에 의해 표면에 얇은 산화막을 가지게 되고 제2 도전체가 일정 수준 이하의 크기로 형성되면 제2 도전체의 내부까지 모두 산화되어 버리는 문제가 발생한다.
다시 말해, 금속으로 형성된 제2 도전체의 크기를 일정 수준 이하로 작게하는 경우 제2 도전체의 산화로 제2 도전체를 첨가하더라도 도전성 수지층의 전도성이 개선되기 어렵고, 제2 도전체의 산화를 막기 위해 입자 크기를 증가시키는 경우 도전체 간 접촉점 증가의 효과가 작은 문제가 있다.
하지만 본 발명과 같이 제2 도전체를 풀러렌으로 형성하는 경우 제2 도전체를 매우 작은 크기로 하여 첨가할 수 있어 도전체 사이의 접촉점을 무수히 증가시킬 수 있다. 즉, 풀러렌은 1nm 수준의 입경을 가지면서 대기 중에서 산화되지 않으므로 미립의 금속 입자를 제2 도전체로 적용한 경우보다 도전성 수지층의 등가직렬저항(ESR) 개선의 효과가 우수하다.
상기 베이스 수지(32c)는 열경화성 수지일 수 있으며, 이에 한정되는 것은 아니나 에폭시 수지를 포함할 수 있다.
상기 도전성 수지층은 전극층 상에 형성되어 전극층 및 세라믹 본체 내부로의 도금액 침투를 방지하고 외부에서 가해지는 물리적 충격을 흡수하여 적층 세라믹 커패시터를 보호하는 역할을 할 수 있다.
다만 도전성 수지층은 베이스 수지를 포함하는 관계로 소성 타입 전극인 전극층에 비하여 전기전도도가 낮은 문제가 있다.
구체적으로 도전성 수지층은 베이스 수지 내 분포된 도전체 사이의 접촉 또는 터널링 효과에 의해 전류의 흐름이 발생하므로 수지의 함량이 증가할수록 등가 직렬 저항(ESR)이 상승하는 문제가 있다.
도전성 수지층 내에 포함된 베이스 수지의 함량을 낮추고 도전체의 함량을 증가시키는 경우 등가 직렬 저항(ESR) 값은 다소 낮출 수 있으나, 외부 충격의 흡수 및 도금액 침투 방지의 기능이 저하될 수 있다.
하지만 본 발명에 의하면 도전성 수지층이 풀러렌을 포함함으로써, 외부 충격을 흡수하고 도금액 침투 방지를 위한 일정 수준의 베이스 수지를 포함하더라도 낮은 등가 직렬 저항 값을 가질 수 있다.
구체적으로 나노 사이즈의 풀러렌이 도전성 입자 사이에 분포하여 도전성 입자와 풀러렌으로 이루어진 도전체 간의 접촉 수을 향상시켜 전류가 흐르는 경로가 증가하게 되므로 등가 직렬 저항을 현저히 감소시킬 수 있다.
특히 풀러렌은 나노 사이즈를 가지므로, 풀러렌 보다 입경이 큰 도전성 입자와 혼합되는 경우 바이 모달 시스템 이론에 따라 도전성 입자의 충진률을 향상시킬 수 있는 장점이 있다.
풀러렌은 나노 수준의 직경을 가지는 탄소 골격의 전도체로 입자 하나의 부피가 매우 작아, 작은 부피 비율로 첨가하더라도 도전성 입자 사이에 다수 배치되어 전류 흐름 경로(전도성 채널)를 증가시켜 등가 직렬 저항(ESR)을 감소시킬 수 있다.
또한 도전성 입자와 직접적으로 접하고 있지 않더라도, 도전성 입자 사이에 배치되어 전자가 터널링 효과에 의해 이동하는 경로를 증가시킬 수 있어 등가 직렬 저항(ESR)을 효율적으로 감소시킬 수 있다.
바람직하게, 상기 전도성 수지층의 내부 단면에서 도전성 입자와 상기 풀러렌의 면적비(도전성 입자 : 풀러렌)는 100 : 1 내지 100 : 85 일 수 있다. 다시 말해 전도성 수지층의 내부 단면에서 도전성 입자 면적에 대한 풀러렌 면적의 비는 1/100 내지 85/100 일 수 있다.
상기 도전성 입자와 상기 풀러렌의 면적비는 도 2와 같이 적층 세라믹 커패시터의 폭 방향 중심을 지나는 길이-두께 방향 단면에서 측정될 수 있다.
상기 적층 세라믹 커패시터의 길이-두께 방향의 도전성 수지층의 단면에서 도전성 입자의 면적에 대한 풀러렌의 면적비가 1/100 미만으로 형성되는 경우, 등가직렬저항(ESR) 개선율이 높지 않고 도전성 입자의 면적에 대한 풀러렌의 면적비가 85/100을 초과하는 경우 상대적으로 크기가 작은 풀러렌의 입자 분율이 높아지면서 전극층과 도전성 수지층의 계면에서 전극층과 접하는 베이스 수지의 면적감소로 전극층과 도전성 수지층 사이에서 들뜸 불량이 발생할 수 있다.
따라서, 상기 전도성 수지층의 내부 단면에서 도전성 입자와 상기 풀러렌의 면적비(도전성 입자 : 풀러렌)는 100 : 1 내지 100 : 85 를 만족하는 것이 바람직하다.
보다 바람직하게, 적층 세라믹 커패시터의 등가직렬저항을 더욱 감소시키기 위해서 도전성 수지층의 단면에서 도전성 입자의 면적에 대한 풀러렌의 면적비(도전성 입자 : 풀러렌)는 100 : 6 내지 100 : 85 를 만족할 수 있다.
본 발명의 일 실시형태에 의하면 도전성 수지층에 포함된 도전성 입자 및 풀러렌을 도전체로 정의할 때, 도전성 수지층의 내부 단면에서 도전체와 베이스 수지의 면적비(도전체 : 베이스 수지)는 100 : 18 내지 100 : 61일 수 있다. 다시 말해, 전도성 수지층의 내부단면에서 도전체 입자 면적에 대한 베이스 수지 면적의 비는 18/100 내지 61/100일 수 있다.
도전체 입자 면적에 대한 베이스 수지 면적의 비가 18/100 미만인 경우, 베이스 수지량 부족으로 들뜸 불량의 문제가 발생할 수 있으며, 도전체 입자 면적에 대한 베이스 수지 면적의 비가 61/100을 초과하는 경우 등가직렬저항(ESR) 값이 높아지는 문제가 있다.
본 발명의 일 실시형태에 의하면 상기 제1 및 제2 외부전극(130a, 130b)은 도전성 수지층 상에 형성된 도금층(133)을 더 포함할 수 있다.
상기 도금층은 니켈 도금층 및 주석 도금층 중 하나 이상의 도금층을 포함할 수 있다.
본 발명의 일 실시형태는 니켈 도금층 및 주석 도금층을 포함하며, 도전성 수지층 상에 니켈 도금층이 배치되고 상기 니켈 도금층 상에 주석 도금층이 배치될 수 있다.
본 발명은 도전성 수지층이 도전성 입자 및 풀러렌을 포함하여, 충격 흡수 및 도금액 침투 방지 특성을 유지하면서도 등가직렬저항(ESR)이 낮은 적층 세라믹 커패시터를 제공할 수 있다.
적층 세라믹 커패시터의 제조방법
도 5는 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 나타내는 제조 공정도이다.
도 5를 참조하면 본 실시형태에 따른 적층 세라믹 커패시터의 제조방법은 유전체 층 및 내부전극을 포함하는 세라믹 본체를 형성하는 단계(S1); 상기 내부전극과 연결되도록 전극층을 형성하는 단계(S2); 상기 전극층 상에 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 페이스트를 도포하는 단계(S3); 및 상기 도전성 페이스트를 경화하여 도전성 수지층을 형성하는 단계(S4); 를 포함할 수 있다.
본 실시형태의 적층 세라믹 커패시터의 제조방법에 관한 설명 중 상술한 적층 세라믹 커패시터와 중복되는 설명은 생략하도록 한다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층 및 커버층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 설계된 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 금속 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극이 인쇄된 그린시트를 복수 층 적층하고 적층체의 상하면에 내부전극이 인쇄되지 않은 그린시트를 복수 적층한 뒤 소성하여 세라믹 본체(110)를 만들 수 있다. 상기 세라믹 본체는 내부전극(121,122), 유전체층(111) 및 커버층을 포함하며, 상기 유전체층은 내부전극이 인쇄된 그린시트가 소성되여 형성된 것이며, 상기 커버층은 내부전극이 인쇄되지 않은 그린시트가 소성되어 형성된 것이다.
상기 내부전극은 제1 및 제2 내부전극(121, 122)으로 형성될 수 있다.
상기 내부전극과 전기적으로 연결되도록 전극층이 형성될 수 있다.
구체적으로 상기 제1 및 제2 내부전극(121, 122)과 각각 전기적으로 연결되도록 세라믹 본체의 외부면에 제1 및 제2 전극층(131a,131b)이 형성될 수 있다. 상기 제1 및 제2 전극층은 도전성 금속 및 글라스를 포함하는 페이스트의 소성에 의해 형성될 수 있다.
상기 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있으며, 상술한 바와 같이 구리(Cu)를 포함하는 것이 바람직하다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 제1 및 제2 전극층의 외측에 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 페이스트를 도포할 수 있다.
상기 제1 도전성 분말은 구형 또는 플레이크 형상일 수 있으며 이에 제한되는 것은 아니나 구리, 은, 니켈 및 이들의 합금 중 적어도 하나 이상을 포함할 수 있다.
상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함
상기 베이스 수지는 열경화성 수지인 에폭시 수지일 수 있다.
상기 도전성 페이스트를 열경화하여 도전성 수지층을 형성할 수 있다.
나아가 도전성 수지층 상에 도금층을 형성할 수 있다.
적층 세라믹 커패시터의 실장 기판
도 6은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판에 관한 개략적인 사시도이고, 도 7은 도 6의 B-B' 단면도이다.
도 6 및 도 7을 참조하면 본 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판(200)은 상부에 제1 및 제2 전극 패드(221, 222)를 갖는 인쇄회로기판(210); 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터(100);를 포함하며 상기 적층 세라믹 커패시터는 유전체 층 및 내부전극을 포함하는 세라믹 본체, 상기 내부전극과 연결되는 전극층, 상기 전극층 상에 형성되며 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 수지층 및 상기 도전성 수지층 상에 형성된 도금층을 포함할 수 있다.
상기의 적층 세라믹 커패시터의 실장 기판에 관한 내용 중 상술한 본 발명 일 실시형태에 따른 적층 세라믹 커패시터와 동일한 사항은 설명의 중복을 피하기 위해 여기에서는 생략하도록 한다.
실험 예
본 실험 예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다. 상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 100층 이상 적층하여 적층체를 복수 개 만들었다.
이후 상기 적층체를 압착, 절단한 후 소성하여 세라믹 본체를 형성하고 내부전극과 연결되도록 세라믹 본체의 외부면에 소성타입의 전극층을 형성하였다.
상기 전극층 상에 하기 표 1에 나타난 면적비에 따라 도전성 입자와 풀러렌을 포함하는 도전성 수지층을 형성하고, 도전성 수지층 상에 도금층 형성 후 도전성 수지층 내부 단면적에서 도전성 입자에 대한 풀러렌의 면적비(하기 표 1의 면적비)에 따른 등가직렬저항 및 들뜸 불량 테스트를 수행하였다.
하기 표 1의 실험예에서 도전성 입자는 4μm의 구리 입자를, 풀러렌은 C60을, 베이스 수지는 에폭시 수지를 사용하였다.
들뜸 불량 테스트는 형성된 적층 세라믹 커패시터를 300℃ 납조에 10초가 침적시킨 후 외부전극의 전극층과 도전성 수지층 사이에 들뜸 유무를 검사하였다.
| 샘플 | 면적 비 | 등가직렬저항(mΩ) | 등가직렬저항개선율 | 들뜸 불량 판정 |
| 1 | 0 | 155.5 | 0% | OK |
| 2 | 3/1000 | 148.2 | 5% | OK |
| 3 | 7/1000 | 132.7 | 15% | OK |
| 4 | 10/1000 | 80.9 | 48% | OK |
| 5 | 30/1000 | 72.1 | 54% | OK |
| 6 | 60/1000 | 30.2 | 81% | OK |
| 7 | 300/1000 | 24.9 | 84% | OK |
| 8 | 500/1000 | 21.2 | 86% | OK |
| 9 | 700/1000 | 19.6 | 87% | OK |
| 10 | 850/1000 | 18.7 | 88% | OK |
| 11 | 900/1000 | 17.5 | 89% | NG |
| 12 | 1000/1000 | 16.0 | 90% | NG |
상기 표 1에 나타난 바와 같이 도전성 수지층 내부 단면적에서 도전성 입자에 대한 풀러렌의 면적비가 1/100 미만인 샘플 1 내지 3의 경우 등가 직렬저항이 크게 개선되지 않다가 도전성 입자에 대한 풀러렌의 면적비가 1/100 이상이 되는 경우 등가직렬저항 개선율이 큰 폭으로 상승하는 것을 확인할 수 있다.샘플 11 및 12의 경우 도전성 입자에 대한 풀러렌의 면적비가 85/100을 초과하는 경우로 등가직렬저항은 높은 비율로 개선되나, 전극층과 전도성 수지층 사이에 들뜸 현상이 발생하는 문제가 있다.
하기 표 2는 상기 표 1과 동일한 방법으로 형성된 적층 세라믹 커패시터와 풀러렌 대신 300nm의 구리 미분을 풀러렌과 동일 부피비로 도전성 수지층 내에 포함하는 적층 세라믹 커패시터의 등가직렬저항 개선효과를 비교하는 데이터이다.
하기 표 2의 등가직렬저항 개선 효과는 도전성 수지층 전체에서 풀러렌 또는 300nm의 구리 미분이 차지하는 부피비(하기 표 2에서 부피비로 표현)에 따라 측정하였다.
| 샘플 | 부피 비 (vol%) |
구리 미분 첨가시의 등가직렬저항(mΩ) | 풀러렌 첨가시의 등가직렬저항(mΩ) | 등가직렬저항의 비 |
| 13 | 0 | 154.8 | 155.5 | 1 |
| 14 | 0.21 | 154.0 | 148.2 | 1.04 |
| 15 | 0.42 | 136.7 | 132.7 | 1.03 |
| 16 | 0.83 | 121.2 | 80.9 | 1.5 |
| 17 | 2.05 | 98.9 | 72.1 | 1.37 |
| 18 | 4.03 | 78.2 | 30.2 | 2.59 |
| 19 | 17.34 | 62.6 | 24.9 | 2.51 |
상기 표 2에 도시된 바와 같이 풀러렌 첨가시 구리 미분을 첨가한 경우보다 표 2의 실험 범위 내에서 등가직렬저항이 최대 2.59배 개선되는 것을 확인할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 위에 속한다고 할 것이다.
100 : 적층 세라믹 커패시터
110 : 세라믹 본체
111 : 유전체층
121, 122 : 내부전극
130a, 130b : 외부전극
200 : 적층 세라믹 커패시터의 실장 기판
210 : 인쇄회로기판
221, 222 : 제1 및 제2 전극 패드
230 : 솔더링
110 : 세라믹 본체
111 : 유전체층
121, 122 : 내부전극
130a, 130b : 외부전극
200 : 적층 세라믹 커패시터의 실장 기판
210 : 인쇄회로기판
221, 222 : 제1 및 제2 전극 패드
230 : 솔더링
Claims (14)
- 유전체 층 및 내부전극을 포함하는 세라믹 본체;
상기 내부전극과 연결되는 전극층; 및
상기 전극층 상에 형성되며 도전성 입자, 풀러렌, 베이스 수지를 포함하는 도전성 수지층;
을 포함하고,
상기 내부전극은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 및 이들의 합금으로 이루어진 군에서 선택되는 하나 이상의 도전성 금속을 포함하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 도전성 수지층의 내부 단면에서 측정한 상기 도전성 입자와 상기 풀러렌의 면적 비는 100 : 1 내지 100 : 85인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함하는 적층 세라믹 커패시터.
- 제1 항에 있어서,
상기 도전성 입자는 구형 또는 플레이크 형상인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 도전성 수지층에 포함된 도전성 입자 및 풀러렌을 도전체로 정의할 때, 도전성 수지층의 내부 단면에서 도전체와 베이스 수지의 면적비는 100 : 18 내지 100 : 61인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 베이스 수지는 열경화성 수지인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 도전성 수지층 상에 형성되는 도금층을 더 포함하는 적층 세라믹 커패시터.
- 유전체 층 및 내부전극을 포함하는 세라믹 본체를 형성하는 단계;
상기 내부전극과 연결되도록 전극층을 형성하는 단계;
상기 전극층 상에 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 페이스트를 도포하는 단계; 및
상기 도전성 페이스트를 경화하여 도전성 수지층을 형성하는 단계; 를 포함하고,
상기 내부전극은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 및 이들의 합금으로 이루어진 군에서 선택되는 하나 이상의 도전성 금속을 포함하는 적층 세라믹 커패시터의 제조방법.
- 제8항에 있어서,
상기 도전성 수지층을 형성하는 단계 이후 상기 도전성 수지층 상에 도금층을 형성하는 단계; 를 더 포함하는 적층 세라믹 커패시터의 제조방법.
- 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며,
상기 적층 세라믹 커패시터는 유전체 층 및 내부전극을 포함하는 세라믹 본체, 상기 내부전극과 연결되는 전극층, 상기 전극층 상에 형성되며 도전성 입자, 풀러렌 및 베이스 수지를 포함하는 도전성 수지층 및 상기 도전성 수지층 상에 형성된 도금층을 포함하고,
상기 내부전극은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 및 이들의 합금으로 이루어진 군에서 선택되는 하나 이상의 도전성 금속을 포함하는 적층 세라믹 커패시터의 실장 기판.
- 제10항에 있어서,
상기 도전성 수지층의 내부 단면에서 측정한 상기 도전성 입자와 상기 풀러렌의 면적 비는 100 : 1 내지 100 : 85인 적층 세라믹 커패시터의 실장 기판.
- 제10항에 있어서,
상기 풀러렌은 C60, C70, C76, C78, C82, C90, C94 및 C96 중 하나 이상을 포함하는 적층 세라믹 커패시터의 실장 기판.
- 제10항에 있어서,
상기 도전성 입자는 구형 또는 플레이크 형상인 적층 세라믹 커패시터의 실장 기판.
- 제10항에 있어서,
상기 도전성 수지층에 포함된 도전성 입자 및 풀러렌을 도전체로 정의할 때, 도전성 수지층의 내부 단면에서 도전체와 베이스 수지의 면적비는 100 : 18 내지 100 : 61인 적층 세라믹 커패시터의 실장 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190092230A KR102138884B1 (ko) | 2019-07-30 | 2019-07-30 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190092230A KR102138884B1 (ko) | 2019-07-30 | 2019-07-30 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130154480A Division KR102007295B1 (ko) | 2013-12-12 | 2013-12-12 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190094138A true KR20190094138A (ko) | 2019-08-12 |
| KR102138884B1 KR102138884B1 (ko) | 2020-07-28 |
Family
ID=67625018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190092230A KR102138884B1 (ko) | 2019-07-30 | 2019-07-30 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102138884B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116157A (ko) * | 2019-08-23 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| US11817268B2 (en) | 2021-12-29 | 2023-11-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586962B1 (ko) | 2004-04-22 | 2006-06-08 | 삼성전기주식회사 | 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서 |
| KR20070114214A (ko) * | 2005-03-18 | 2007-11-29 | 니뽄 고어-텍스 인크. | 전기 이중층 캐패시터의 제조 방법 |
| KR20130117292A (ko) * | 2012-04-18 | 2013-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR20130123848A (ko) * | 2012-05-04 | 2013-11-13 | 삼성전기주식회사 | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 |
-
2019
- 2019-07-30 KR KR1020190092230A patent/KR102138884B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586962B1 (ko) | 2004-04-22 | 2006-06-08 | 삼성전기주식회사 | 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서 |
| KR20070114214A (ko) * | 2005-03-18 | 2007-11-29 | 니뽄 고어-텍스 인크. | 전기 이중층 캐패시터의 제조 방법 |
| KR20130117292A (ko) * | 2012-04-18 | 2013-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR20130123848A (ko) * | 2012-05-04 | 2013-11-13 | 삼성전기주식회사 | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116157A (ko) * | 2019-08-23 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| US11393633B2 (en) | 2019-08-23 | 2022-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same mounted thereon |
| US11784005B2 (en) | 2019-08-23 | 2023-10-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same mounted thereon |
| US11817268B2 (en) | 2021-12-29 | 2023-11-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102138884B1 (ko) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102007295B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| KR101477430B1 (ko) | 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품의 실장 기판 | |
| KR102101932B1 (ko) | 적층 세라믹 전자부품 | |
| US10163568B2 (en) | Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon | |
| KR102242667B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| US9520234B2 (en) | Multilayer ceramic capacitor, manufacturing method thereof and board for mounting the same thereon | |
| KR102225504B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102150557B1 (ko) | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 | |
| KR102076152B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR20190121148A (ko) | 적층형 커패시터 | |
| US11361904B2 (en) | Multilayer electronic component | |
| KR102138884B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| KR20200018554A (ko) | 적층 세라믹 전자부품 | |
| KR20150051421A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| CN115116746A (zh) | 电容器组件 | |
| KR102306717B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR20200064860A (ko) | 적층 세라믹 커패시터 | |
| US11222748B2 (en) | Multi-layered ceramic electronic component | |
| KR102283084B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR20150024039A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| KR102449364B1 (ko) | 적층 세라믹 전자부품 | |
| JP2023081817A (ja) | 積層型キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |