KR20190090035A - 취약한 패턴 정량화를 위한 방법 및 시스템 - Google Patents

취약한 패턴 정량화를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20190090035A
KR20190090035A KR1020197021049A KR20197021049A KR20190090035A KR 20190090035 A KR20190090035 A KR 20190090035A KR 1020197021049 A KR1020197021049 A KR 1020197021049A KR 20197021049 A KR20197021049 A KR 20197021049A KR 20190090035 A KR20190090035 A KR 20190090035A
Authority
KR
South Korea
Prior art keywords
pattern
pattern type
instances
identify
local differences
Prior art date
Application number
KR1020197021049A
Other languages
English (en)
Other versions
KR102312239B1 (ko
Inventor
앤드류 크로스
알렌 박
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20190090035A publication Critical patent/KR20190090035A/ko
Application granted granted Critical
Publication of KR102312239B1 publication Critical patent/KR102312239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/266—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy
    • H01J37/268—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy with scanning beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Image Analysis (AREA)

Abstract

취약한 패턴 식별 방법은 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계, 웨이퍼 상의 고장 패턴 유형들을 식별하는 단계, 및 고장 패턴 유형들의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하는 단계를 포함한다. 취약한 패턴 식별 방법은 제1 그룹으로 그룹화된 제1 패턴 유형의 다수의 변화된 인스턴스들로부터 이미지 데이터를 취득하는 단계 - 제1 패턴 유형의 다수의 변화된 인스턴스들은 상이한 조건들 하에서 형성됨 -를 또한 포함한다. 취약한 패턴 식별 방법은 제1 패턴 유형의 일 부분 내에서의 국소적 차이들을 식별하기 위해 제1 패턴 유형의 인스턴스들의 공통 구조체들로부터 획득된 이미지들을 비교하는 단계를 또한 포함한다. 게다가, 취약한 패턴 식별 방법은 제1 패턴 유형의 부분 내에서의 국소적 차이들의 위치에 근접한 제1 패턴 유형의 부분 내의 계측 사이트들을 식별하는 단계를 포함한다.

Description

취약한 패턴 정량화를 위한 방법 및 시스템
본 출원은 Andrew Cross 및 Allen Park를 발명자들로서 명명하는, 발명의 명칭이 STRUCTURE QUANTIFICATION THROUGH IMAGE PROCESS AND COMPARISION인, 2016년 12월 21일자로 출원된 미국 가출원 제62/437,585호의 35 U.S.C. § 119(e)에 따른 이익을 주장한다.
본 발명은 일반적으로 반도체 웨이퍼 상의 고장 패턴들(failing patterns)의 샘플 검사 및 식별에 관한 것으로, 보다 상세하게는, 변조된 또는 변하는 조건들 하에서 형성된 패턴 인스턴스들의 비교를 통해 반도체 웨이퍼 상의 고장 패턴들의 식별에 관한 것이다.
개선된 반도체 검사 및 검토 툴들에 대한 필요성이 계속해서 커지고 있다. 예를 들어, 광학 및 SEM 기반 검사 방법들에 의해 검출된 결함들의 개선된 정량화가 필요하다. 반도체 디바이스 설계 규칙들(14nm(생산), 10nm(파일럿) 및 7nm(R&D)) 및 멀티 패터닝(multi-patterning)과 연관된 복잡성으로 인해, 결함을 잠재 노이즈(potential noise)와 구별할 수 있는 것은 중요한 과제이다. 결함을 노이즈와 구별하는 것은 임계 패턴들(critical patterns)의 미묘한 변동들에 관련될 수 있는 시스템적 결함들(systematic defects)의 경우에 더욱 더 어렵다. 현재, 프로세스 윈도우 발견(process window discovery)과 같은, 광학 및 SEM 검사 방법들은 그러한 시스템적 결함들을 식별하고 검토를 위한 이러한 '핫 스폿들'을 샘플링하는 데 사용된다. 이 접근법은, 검출을 향상시키기 위해 가장 취약한 구조체들을 고장나게 하여, 프로세스 윈도우의 에지의 식별을 가능하게 해주기 위해, 웨이퍼 내에서의 변조된 필드들(modulated fields)의 사용에 의존한다.
정확한 고장점(point of failure)을 찾아내고(localize) 고장이 디바이스에 상당한 영향을 미칠 것인지를 이해하기 위해, 광학 검사에 의해 검출된 핫 스폿들이, SEM(scanning electron microscopy) 검토 툴(review tool)과 같은, 결함 검토 툴에 의해 검증되어야만 한다. 전형적으로, SEM 검토 툴들은 결함 유형에 기초하여 결함들을 상이한 빈들(bins)로 비닝(binning)함으로써 결함들의 분류에 사용되었다. 핫 스폿 분류의 경우에, 결함들을, 주관적일 수 있는, 양호(good), 불량(bad) 및 한계(marginal) 부류들로 그룹화하기 위해 수동 분류가 전형적으로 이용된다. 최근의 진보들은 설계 보조 자동 분류(design-assisted automatic classification)에 설계 정보를 통합시키는 것을 제공하였다. 그럼에도 불구하고, 설계 보조 분류에서조차도, SEM 검토 이미지들의 피처들을 구체적으로 정량화할 수 없는 것으로 인해 방대한 양의 정보가 손실된다. 피처 정량화는 현재의 진보된 설계 규칙 노드들(design rules nodes) 및 장래의 노드들에서 패턴 충실도들(pattern fidelities)을 이해하는 데 특히 중요하다. 따라서, 앞서 식별된 것들과 같은 종래의 접근법들의 단점들을 치유하기 위한 시스템 및 방법을 제공하는 것이 바람직하다.
본 개시내용의 하나 이상의 실시예에 따른, 반도체 디바이스 제조에서 취약한 패턴 정량화를 위한 방법이 개시된다. 일 실시예에서, 이 방법은 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계를 포함한다. 다른 실시예에서, 이 방법은 취득된 검사 데이터에 기초하여 웨이퍼 상의 하나 이상의 고장 패턴 유형을 식별하는 단계를 포함한다. 다른 실시예에서, 이 방법은 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하는 단계를 포함한다. 다른 실시예에서, 이 방법은 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계를 포함하고, 여기서 제1 패턴 유형의 2개 이상의 변화된 인스턴스는 상이한 조건들에 따라 형성된다. 다른 실시예에서, 이 방법은 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계를 포함한다. 다른 실시예에서, 이 방법은 제1 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이의 위치에 근접한 제1 패턴 유형의 부분 내의 하나 이상의 계측 사이트를 식별하는 단계를 포함한다.
본 개시내용의 하나 이상의 실시예에 따른, 반도체 디바이스 제조에서 취약한 패턴 정량화를 위한 시스템이 개시된다. 일 실시예에서, 이 시스템은 검사 툴(inspection tool)을 포함한다. 다른 실시예에서, 이 시스템은 검토 툴을 포함한다. 다른 실시예에서, 이 시스템은 메모리 상에 유지되는 프로그램 명령어들의 세트를 실행하도록 구성된 하나 이상의 프로세서를 포함하는 제어기를 포함한다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득할 것을 검사 툴에 지시하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 취득된 검사 데이터에 기초하여 웨이퍼 상의 하나 이상의 고장 패턴 유형을 식별하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변조된 인스턴스로부터 이미지 데이터를 취득할 것을 검토 툴에 지시하게 하도록 구성되고, 여기서 제1 패턴 유형의 2개 이상의 변조된 인스턴스는 상이한 조건들에 따라 형성된다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 제1 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이의 위치에 근접한 제1 패턴 유형의 부분 내의 하나 이상의 계측 사이트를 식별하게 하도록 구성된다.
전술한 개괄적인 설명 및 하기의 상세한 설명이 예시적이고 설명적인 것에 불과하고, 청구된 바와 같은 본 발명을 반드시 제한하는 것은 아님이 이해되어야 한다. 본 명세서에 포함되어 그 일부를 구성하는 첨부 도면은 본 발명의 실시예들을 예시하고, 개괄적인 설명과 함께, 본 발명의 원리들을 설명하는 역할을 한다.
본 개시내용의 수많은 장점들은 첨부 도면들을 참조하여 본 기술분야의 통상의 기술자에 의해 보다 잘 이해될 수 있다:
도 1a는 본 개시내용의 하나 이상의 실시예에 따른, 취약한 패턴 정량화를 위한 시스템의 개념도이다.
도 1b 내지 도 1c는 본 개시내용의 하나 이상의 실시예에 따른, 광학 검사 툴의 단순화된 개략도들이다.
도 1d는 본 개시내용의 하나 이상의 실시예에 따른, 주사 전자 현미경(scanning electron microscopy) 검사 툴의 단순화된 개략도이다.
도 2는 본 개시내용의 하나 이상의 실시예에 따른, 변조된 웨이퍼의 평면도이다.
도 3은 본 개시내용의 하나 이상의 실시예에 따른, 특정의 패턴 유형의 고장을 묘사하는 일련의 패턴 구조체들의 개념도이다.
도 4a 및 도 4b는 본 개시내용의 하나 이상의 실시예에 따른, 특정의 패턴 유형의 다수의 인스턴스들 사이의 비교에 기초한 취약한 패턴 영역의 식별의 개념도들이다.
도 5는 본 개시내용의 하나 이상의 실시예에 따른, 취약한 패턴 정량화 방법을 묘사하는 프로세스 흐름 다이어그램을 예시하고 있다.
첨부 도면에 예시되는, 개시된 주제에 대한 언급이 이제 상세하게 이루어질 것이다.
도 1 내지 도 5를 개괄적으로 참조하면, 본 개시내용에 따른 반도체 디바이스의 취약한 또는 고장 패턴들의 정량화를 위한 시스템 및 방법이 설명된다.
본 개시내용의 실시예들은 변조된 패턴들(즉, 상이한 조건들 하에서 형성된 패턴들)로부터의 이미지들의 수집을 포함하는, 반도체 디바이스들에서의 취약한 패턴 정량화에 대한 이미지 기반 접근법에 관한 것이다. 변조된 패턴들은 프로세스 윈도우 발견 동안 사용되는 변조된 웨이퍼 상에 의도적으로 형성될 수 있다. 대안적으로, 변조된 패턴들은 공칭 제품 웨이퍼 상에 형성될 수 있다. 변조된 패턴들은 구조체 내의 어디에서 고장 또는 패턴 변동이 발생하는지를 자동으로 식별하는 데 사용될 수 있다. 차례로, 본 개시내용의 실시예들은 구조체의 고장 영역 상에서의 측정 사이트의 자동화된 삽입을 제공한다. 본 개시내용의 추가적인 실시예들은 설계 데이터 및/또는 프로세스 시뮬레이션 결과들을 사용한 패턴 정량화 프로세스의 보강에 관한 것이다.
샘플링 규칙들의 세트로, 현재의 접근법들을 사용하여 수동으로 분류가능한 대략 1,000개의 구조체보다 상당히 더 많은 10,000 내지 1,000,000개의 구조체에 대한 데이터의 생성을 가능하게 해주도록 측정 샘플 계획이 고안되고 자동화될 수 있음에 유의해야 한다. 본 개시내용의 실시예들은 수동 입력을 거의 요구하지 않아, 사용자들이 데이터의 생성 자체보다는 생성된 데이터의 분석에 시간을 할애할 수 있게 해준다. 그러한 접근법은 사용자가 어느 패턴들이 가장 중요하고 프로세스 윈도우에 가장 큰 영향을 미치는지를 보다 정확하게 결정하고, 프로세스 윈도우를 정의할 수 있게 해준다. 이러한 능력은 공칭 웨이퍼들에 대한 개선된 시스템적 결함 발견 및 모니터링이 대규모 샘플 세트들에 기초한 새로운 발견 방법들을 가능하게 해줄 수 있게 해준다. 이미지 정량화의 자동화는 프로세스 분할들(process splits)을 위한 상이한 웨이퍼들 사이의 통계적으로 유효한 샘플들이 이미지 정량화 기술들을 사용하여 평가될 수 있게 해준다.
도 1a는 본 개시내용의 일 실시예에 따른, 반도체 웨이퍼 상의 취약한 패턴들의 정량화를 위한 시스템(100)의 개념도를 예시하고 있다. 일 실시예에서, 시스템(100)은 검사 툴(102) 및 검토 툴(103)을 포함한다. 다른 실시예에서, 시스템(100)은 검사 툴(102) 및 검토 툴(103)에 통신가능하게 커플링된 제어기(106)를 포함한다.
검사 툴(102)은, 광학 검사 툴 또는 전자 빔 검사 툴과 같은, 그러나 이들로 제한되지 않는, 샘플 검사 또는 이미징의 기술분야에 공지된 임의의 검사 툴 또는 시스템을 포함할 수 있다. 예를 들어, 광학 기반 검사 툴의 경우에, 검사 서브시스템은 광대역 검사 툴을 포함할 수 있다. 예를 들어, 검사 툴(102)은 광대역 플라스마(broadband plasma)(BBP) 검사 툴을 포함할 수 있지만, 이로 제한되지 않는다. 다른 예로서, 전자 빔 기반 검사 툴의 경우에, 검사 툴은 주사 전자 현미경(SEM) 툴을 포함할 수 있다. SEM 툴은 웨이퍼 검사 및 검토의 기술분야에 공지된 임의의 SEM 툴을 포함할 수 있다.
검토 툴(103)은 샘플 검토 또는 분류의 기술분야에 공지된 임의의 검토 툴 또는 시스템을 포함할 수 있다. 예를 들어, 검토 툴(103)은 SEM 검토 툴을 포함할 수 있지만, 이로 제한되지 않는다.
간단함을 위해, 시스템(100)이 도 1에 개념 블록 다이어그램의 형태로 묘사되어 있음에 본 명세서에서 유의해야 한다. 컴포넌트들 및 광학 구성을 포함한, 이 묘사는 제한적인 것이 아니며 단지 예시 목적들을 위해 제공된다. 검사 툴(102) 및 검토 툴(103)은 본 명세서에서 설명된 검사 및/또는 검토 프로세스들을 수행하는 데 필요한 임의의 수의 컴포넌트들을 포함할 수 있다.
도 1b는 본 개시내용의 하나 이상의 실시예에 따른, 샘플의 표면에 걸쳐 포커싱된 광학 조명 빔(focused optical illumination beam)을 스캔하기 위한 검사 툴(102)의 개념도이다.
일 실시예에서, 검사 툴(102)은 조명 빔(116)을 생성하기 위한 조명 소스(illumination source)(114)를 포함한다. 조명 빔(116)은 자외선(UV) 복사선, 가시 복사선, 또는 적외선(IR) 복사선을 포함하지만 이들로 제한되지 않는, 하나 이상의 선택된 파장의 광을 포함할 수 있다.
조명 소스(114)는 광학 조명 빔(116)을 생성하기에 적당한 기술분야에 공지된 임의의 유형의 조명 소스일 수 있다. 일 실시예에서, 조명 소스(114)는 광대역 플라스마(BBP) 조명 소스를 포함한다. 이와 관련하여, 조명 빔(116)은 플라스마에 의해 방출된 복사선을 포함할 수 있다. 예를 들어, BBP 조명 소스(114)는 가스의 체적 내에 포커싱하도록 구성된 하나 이상의 펌프 소스(예컨대, 하나 이상의 레이저)를 포함할 수 있지만, 포함하도록 요구되지는 않으며, 복사선을 방출하기에 적당한 플라스마를 생성하거나 유지하기 위해 에너지가 가스에 의해 흡수되게 한다. 게다가, 플라스마 복사선의 적어도 일 부분이 조명 빔(116)으로서 이용될 수 있다.
다른 실시예에서, 조명 소스(114)는 하나 이상의 레이저를 포함할 수 있다. 예를 들어, 조명 소스(114)는 전자기 스펙트럼의 적외선, 가시 또는 자외선 부분들에서 복사선을 방출할 수 있는 기술분야에 공지된 임의의 레이저 시스템을 포함할 수 있다.
조명 소스(114)는 임의의 시간 프로파일을 가지는 조명 빔(116)을 추가로 생성할 수 있다. 예를 들어, 조명 소스(114)는 연속적인 조명 빔(continuous illumination beam)(116), 펄스형 조명 빔(pulsed illumination beam)(116), 또는 변조된 조명 빔(modulated illumination beam)(116)을 생성할 수 있다. 부가적으로, 조명 빔(116)은 자유 공간 전파 또는 유도 광(guided light)(예컨대, 광 섬유, 광 파이프, 또는 이와 유사한 것)을 통해 조명 소스(114)로부터 전달될 수 있다.
다른 실시예에서, 조명 소스(114)는 조명 빔(116)을 조명 경로(120)를 통해 웨이퍼(104) 쪽으로 지향시킨다. 조명 경로(120)는 조명 빔(116)을 수정하고 그리고/또는 컨디셔닝하기에 적당한 하나 이상의 조명 경로 렌즈(122) 또는 추가적인 광학 컴포넌트(124)를 포함할 수 있다. 예를 들어, 하나 이상의 광학 컴포넌트(124)는 하나 이상의 편광기, 하나 이상의 필터, 하나 이상의 빔 스플리터, 하나 이상의 확산기, 하나 이상의 호모지나이저(homogenizer), 하나 이상의 아포다이저(apodizer), 또는 하나 이상의 빔 셰이퍼(beam shaper)를 포함할 수 있다.
다른 실시예에서, 웨이퍼(104)는 샘플 스테이지(126) 상에 배치된다. 샘플 스테이지(126)는 검사 툴(102) 내에 웨이퍼(104)를 배치하고 그리고/또는 스캔하기에 적당한 임의의 디바이스를 포함할 수 있다. 예를 들어, 샘플 스테이지(126)는 선형 이송(linear translation) 스테이지들, 회전 스테이지들, 팁/틸트(tip/tilt) 스테이지들, 또는 이와 유사한 것의 임의의 조합을 포함할 수 있다.
다른 실시예에서, 검사 툴(102)은 수집 경로(130)를 통해 웨이퍼(104)로부터 방출되는 복사선을 포착하도록 구성된 검출기(128)를 포함한다. 수집 경로(130)는 웨이퍼(104)로부터의 복사선을 수집하기 위한 하나 이상의 수집 경로 렌즈(132)를 포함할 수 있지만, 이들로 제한되지 않는다. 예를 들어, 검출기(128)는 하나 이상의 수집 경로 렌즈(132)를 통해 웨이퍼(104)로부터 (예컨대, 경면 반사, 확산 반사, 및 이와 유사한 것을 통해) 반사되거나 산란되는 복사선을 수용(receive)할 수 있다. 다른 예로서, 검출기(128)는 웨이퍼(104)에 의해 생성된 복사선(예컨대, 조명 빔(116) 또는 이와 유사한 것의 흡수와 연관된 루미네센스(luminescence)를 수용할 수 있다. 다른 예로서, 검출기(128)는 웨이퍼(104)로부터의 하나 이상의 회절 차수의 복사선(예컨대, 0차 회절, ±1차 회절, ±2차 회절, 및 이와 유사한 것)을 수용할 수 있다.
검출기(128)는 웨이퍼(104)로부터 수용된 조명을 측정하기에 적당한 기술분야에 공지된 임의의 유형의 검출기를 포함할 수 있다. 예를 들어, 검출기(128)는 CCD 검출기, TDI 검출기, PMT(photomultiplier tube), APD(avalanche photodiode), 또는 이와 유사한 것을 포함할 수 있지만, 이들로 제한되지 않는다. 다른 실시예에서, 검출기(128)는 웨이퍼(104)로부터 나오는 복사선의 파장들을 식별하기에 적당한 분광 검출기(spectroscopic detector)를 포함할 수 있다.
수집 경로(130)는 하나 이상의 수집 경로 렌즈(132), 하나 이상의 필터, 하나 이상의 편광기, 또는 하나 이상의 빔 블록을 포함하지만, 이들로 제한되지 않는, 웨이퍼(104)로부터의 수집된 조명광(illumination)을 지향시키고 그리고/또는 수정하기 위한 임의의 수의 광학 요소들(134)을 추가로 포함할 수 있다.
도 1c는 본 개시내용의 하나 이상의 실시예에 따른, 샘플을 이미징하고 그리고/또는 스캔하기 위한 검사 툴(102)의 개념도이다. 일 실시예에서, 검출기(128)는 웨이퍼(104)의 표면에 대략 수직으로 위치된다. 다른 실시예에서, 검사 툴(102)은 대물 렌즈(138)가 동시에 조명 빔(116)을 웨이퍼(104) 쪽으로 지향시키고 웨이퍼(104)로부터 나오는 복사선을 수집할 수 있도록 배향된 빔 스플리터(136)를 포함한다. 게다가, 조명 경로(120) 및 수집 경로(130)는 하나 이상의 부가 요소(예컨대, 대물 렌즈(138), 애퍼처, 필터, 또는 이와 유사한 것)를 공유할 수 있다.
광학 검사 툴들의 예들은, 각각이 그 전체가 본 명세서에 참고로 포함되는, 미국 특허 제7,092,082호, 미국 특허 제6,702,302호, 미국 특허 제6,621,570호 및 미국 특허 제5,805,278호에 상세히 설명되어 있다.
도 1d는 본 개시내용의 하나 이상의 실시예에 따른, 입자 빔 검사 시스템으로서 구성된 검사 툴(102)의 개념도이다. 예를 들어, 검사 툴(102)은 주사 전자 현미경(SEM)으로서 구성될 수 있지만, 그러하도록 요구되지는 않는다. 일 실시예에서, 조명 빔(116)이 입자 빔(예컨대, 전자 빔, 입자 빔, 또는 이와 유사한 것)을 포함하도록 조명 소스(114)는 입자 소스(예컨대, 전자 빔 소스, 이온 빔 소스, 또는 이와 유사한 것)를 포함한다. 조명 소스(114)는 조명 빔(116)을 생성하기에 적당한 기술분야에 공지된 임의의 입자 소스를 포함할 수 있다. 예를 들어, 조명 소스(114)는 전자총(electron gun) 또는 이온총(ion gun)을 포함할 수 있지만, 이들로 제한되지 않는다.
다른 실시예에서, 조명 경로(120)는 하나 이상의 입자 포커싱 요소(예컨대, 조명 경로 렌즈(122), 수집 경로 렌즈(132), 또는 이와 유사한 것)를 포함한다. 예를 들어, 하나 이상의 입자 포커싱 요소는 단일 입자 포커싱 요소 또는 복합 시스템을 형성하는 하나 이상의 입자 포커싱 요소를 포함할 수 있지만, 이들로 제한되지 않는다. 다른 실시예에서, 하나 이상의 입자 포커싱 요소는 조명 빔(116)을 웨이퍼(104) 쪽으로 지향시키도록 구성된 대물 렌즈(138)를 포함한다. 게다가, 하나 이상의 입자 포커싱 요소는 정전기, 자기, 단일 전위(uni-potential), 또는 이중 전위(double-potential) 렌즈들을 포함하지만 이들로 제한되지 않는 기술분야에 공지된 임의의 유형의 전자 렌즈들을 포함할 수 있다.
다른 실시예에서, 검사 툴(102)은 웨이퍼(104)로부터 나오는 입자들을 이미징하거나 다른 방식으로 검출하기 위한 하나 이상의 입자 검출기(128)를 포함한다. 일 실시예에서, 검출기(128)는 전자 검출기(예컨대, 2차 전자 검출기, 후방 산란 전자 검출기, 또는 이와 유사한 것)를 포함한다. 다른 실시예에서, 검출기(128)는 샘플 표면으로부터의 전자들 및/또는 광자들을 검출하기 위한 광자 검출기(photon detector)(예컨대, 광검출기(photodetector), x-선 검출기, PMT(photomultiplier tube) 검출기에 커플링된 신틸레이팅 요소(scintillating element), 또는 이와 유사한 것)을 포함한다.
다른 실시예에서, 검토 툴(103)은, 도 1d에 도시된 것과 같은, 입자 빔 시스템으로서 또한 구성될 수 있다. 예를 들어, 검토 툴(103)은 SEM 검토 툴을 포함할 수 있지만, 이로 제한되지 않는다.
다른 실시예에서, 제어기(106)는 하나 이상의 프로세서(108)를 포함한다. 하나 이상의 프로세서(108)는 메모리(110)에 저장된 프로그램 명령어들의 세트를 실행하도록 구성될 수 있다. 일 실시예에서, 제어기(106)의 하나 이상의 프로세서(108)는 검사 툴(102) 및/또는 검토 툴(103)에 통신가능하게 커플링된다. 예를 들어, 제어기(106)의 하나 이상의 프로세서(108)는 검사 툴(102)의 하나 이상의 검출기 및 검토 툴(103)의 하나 이상의 검출기의 출력에 커플링될 수 있다. 제어기(106)가 검사 툴(102)을 통해 웨이퍼(104)로부터 취득된 검사 이미지들(112) 및 검토 툴(103)을 통해 웨이퍼(104)로부터 취득된 검토 이미지들(113)을 수신할 수 있도록, 제어기(106)의 하나 이상의 프로세서(108)는 임의의 적당한 방식으로(예컨대, 도 1에 도시된 라인에 의해 표시된 하나 이상의 전송 매체에 의해) 검사 툴(102) 및/또는 검토 툴(103)에 커플링될 수 있다.
일 실시예에서, 검사 툴(102)은 하나 이상의 웨이퍼(104)의 하나 이상의 이미지 취득을 수행하도록 구성된다. 예를 들어, 검사 툴(102)은 웨이퍼(104)의 표면의 하나 이상의 부분으로부터 하나 이상의 검사 이미지(112)를 취득할 수 있다. 이와 관련하여, 검사 툴(102)은 웨이퍼(104) 상에 형성된 패턴들의 세트로부터 검사 데이터(112)를 취득할 수 있다.
일 실시예에서, 검사 툴(102)은 변조된 웨이퍼 상에 형성된 패턴들로부터 검사 데이터(112)를 취득할 수 있다. 도 2는 변하는 초점 및 선량 설정들 하에서 형성된 패턴들을 포함하는 변조된 웨이퍼(200)를 묘사하고 있다. 이와 관련하여, 프로세스 윈도우 발견 동안, 검사 툴(102)은 변조된 웨이퍼(200)로부터의 이미지를 수집할 수 있다. 이와 관련하여, 주어진 패턴 유형의 변화된 인스턴스들이 변조된 웨이퍼(200) 상에 의도적으로 형성될 수 있으며, 그에 의해 각각의 패턴 유형이 상이한 조건들(예컨대, 초점, 선량, 오버레이, 및 이와 유사한 것) 하에서 형성된다. 패턴들의 형성 조건들의 변동은 시스템(100)이 패턴 형성에 적당한 조건 경계들을 분석하고 추후 분석을 위한 취약한 또는 고장 패턴들을 식별할 수 있게 해준다.
본 개시내용의 범위가 변조된 웨이퍼의 사용으로 제한되지 않음에 유의해야 한다. 다른 실시예에서, 검사 툴(102)은 공칭 제품 웨이퍼 상에 형성된 패턴들로부터 검사 데이터(112)를 취득할 수 있다. 이와 관련하여, 웨이퍼 및 프로세스 툴 조건들의 부수적 변동들로 인해 상이한 조건들 하에서 웨이퍼 상에 패턴들이 형성된다.
다른 실시예에서, 검사 툴(102)은 검사 데이터(112)를 하나 이상의 데이터 전송 링크를 통해 제어기(106)에게 전송한다. 예를 들어, 검사 툴(102)은 검사 데이터(112)를 분석 및/또는 저장을 위해 제어기(106)의 하나 이상의 프로세서(108) 및/또는 메모리(110)에게 전송할 수 있다.
다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 취득된 검사 데이터에 기초하여 웨이퍼 상의 하나 이상의 고장 패턴 유형을 식별하게 하도록 구성된다. 일 실시예에서, 고장 패턴 유형들이 프로세스 윈도우 발견 동안 식별될 수 있다. 주어진 핫 스폿 검사 프로세스가 많은 수의 결함 스폿들(예컨대, 1 내지 2 백만)을 발생시킬 수 있음에 유의해야 한다. 일 실시예에서, 핫 스폿 식별을 수행하기 위해 검사 데이터가 설계 데이터와 비교될 수 있다.
다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 유사한 고장 패턴 유형들을 그룹화하게 하도록 구성된다. 예를 들어, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 제1 고장 패턴 유형의 2개 이상의 구조체를 제1 그룹으로 그룹화하게 하도록 구성될 수 있다. 다른 예로서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 제2 고장 패턴 유형의 2개 이상의 구조체를 제2 그룹으로 그룹화하게 하도록 그리고 이하 마찬가지로 구성될 수 있다.
다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변조된 인스턴스로부터 이미지 데이터를 취득할 것을 검토 툴(103)에 지시하게 하도록 구성된다. 제1 패턴 유형의 2개 이상의 변조된 인스턴스가 상이한 조건들(예컨대, 초점, 선량, 오버레이, 및 이와 유사한 것) 하에서 형성된다는 점에 유의해야 한다. 예를 들어, 도 3은 공칭 패턴 구조체(301), 제1 변조된 패턴 구조체(301b), 제2 변조된 패턴 구조체(301c), 및 제3 변조된 패턴 구조체(301d)의 개념도를 예시하고 있다. 일 실시예에서, 변조된 구조체들은 변조된 웨이퍼 상에 상이한 조건들 하에서 의도적으로 형성될 수 있다. 다른 실시예에서, 변조된 구조체들은 다양한 프로세스 조건들의 변동들로 인해 상이한 조건들 하에서 제품 웨이퍼 상에 부수적으로 형성될 수 있다.
다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하도록 구성된다. 예를 들어, 도 4a에 도시된 바와 같이, 하나 이상의 프로세서(108)는 패턴에서의 국소적 차이(406)를 식별하기 위해 이미지(404)를 이미지(402)로부터 차감할 수 있다. 다른 예로서, 도 4b에 도시된 바와 같이, 하나 이상의 프로세서(108)는 패턴에서의 국소적 차이(416)를 식별하기 위해 이미지(414)를 이미지(412)로부터 차감할 수 있다. 변조된 이미지(404/414)와 공칭 이미지(402/412) 사이의 비교(또는 2개의 변조된 이미지 사이의 비교)는 변화하는 설계 요소의 영역들 또는 서브-영역들의 식별을 제공한다. 일 실시예에서, 하나 이상의 프로세서(108)는 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체에 대해 다양성 샘플링 프로세스(diversity sampling process)를 실행할 수 있다. 다른 실시예에서, 하나 이상의 프로세서는 이미지 차감 이전에 패턴 노이즈를 최소화하고 따라서 이미지 비교 프로세스를 향상시키기 위해 하나 이상의 에지 평활화(edge smoothing) 기술을 적용할 수 있다.
다른 실시예에서, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 제1 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이의 위치에 근접한 제1 패턴 유형의 부분 내의 하나 이상의 계측 사이트를 식별하게 하도록 구성된다. 예를 들어, 도 4a 및 도 4b에 도시된 바와 같이, 하나 이상의 프로세서(108)는 위치들(406 및 416)을, 제각기, 계측(예컨대, 패턴 구조체들의 CD 계측 측정들)을 위한 위치들로서 식별할 수 있다.
상기 설명이 제1 패턴 유형에 초점을 맞추었지만, 이 명칭이 단지 간단함 및 명확함을 위해 제공되었음에 유의해야 한다. 본 개시내용의 범위가 "제1 패턴 유형"으로 결코 제한되지 않으며 임의의 수의 부가 패턴 유형들로 확장될 수 있음에 유의해야 한다. 이와 관련하여, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 패턴 그룹들의 세트 중의 추가적인 그룹으로 그룹화된 추가적인 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하게 할 수 있다. 이어서, 프로그램 명령어들은 하나 이상의 프로세서로 하여금 추가적인 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 추가적인 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 할 수 있다. 게다가, 프로그램 명령어들은 하나 이상의 프로세서(108)로 하여금 추가적인 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이의 위치에 근접한 추가적인 패턴 유형의 부분 내의 하나 이상의 계측 사이트를 식별하게 할 수 있다.
제어기(106)의 하나 이상의 프로세서(108)는 기술분야에 공지된 임의의 하나 이상의 프로세싱 요소를 포함할 수 있다. 이러한 의미에서, 하나 이상의 프로세서(108)는 소프트웨어 알고리즘들 및/또는 명령어들을 실행하도록 구성된 임의의 마이크로프로세서형 디바이스(microprocessor-type device)를 포함할 수 있다. 일 실시예에서, 하나 이상의 프로세서(108)는, 본 개시내용 전체에 걸쳐 설명된 바와 같이, 시스템(100)을 작동시키도록 구성된 프로그램을 실행하도록 구성된 데스크톱 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 다른 컴퓨터 시스템(예컨대, 네트워크화된 컴퓨터)로 이루어질 수 있다. 본 개시내용 전체에 걸쳐 설명된 단계들이 단일 컴퓨터 시스템 또는, 대안적으로, 다수의 컴퓨터 시스템들에 의해 수행될 수 있음이 인식되어야 한다. 일반적으로, 용어 "프로세서"는 비일시적 메모리 매체(110)로부터의 프로그램 명령어들을 실행하는, 하나 이상의 프로세싱 요소를 가지는 임의의 디바이스를 포괄하도록 광의적으로 정의될 수 있다. 더욱이, 시스템(100)의 상이한 서브시스템들(예컨대, 검사 툴(102), 검토 툴(103), 디스플레이 또는 사용자 인터페이스)은 본 개시내용 전체에 걸쳐 설명된 단계들의 적어도 일 부분을 수행하기에 적당한 프로세서 또는 로직 요소들을 포함할 수 있다. 따라서, 상기 설명은 본 개시내용에 대한 제한으로서 해석되어서는 안되며 단지 예시로서 해석되어야 한다.
메모리 매체(110)는 연관된 하나 이상의 프로세서(108)에 의해 실행가능한 프로그램 명령어들을 저장하기에 적당한 기술분야에 공지된 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리 매체(110)는 비일시적 메모리 매체를 포함할 수 있다. 예를 들어, 메모리 매체(110)는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 메모리 디바이스(예컨대, 디스크), 자기 테이프, 솔리드 스테이트 드라이브, 및 이와 유사한 것을 포함할 수 있지만, 이들로 제한되지 않는다. 다른 실시예에서, 매체(110)는 검사 서브시스템(101)으로부터의 하나 이상의 결과 및/또는 본 명세서에 설명된 다양한 단계들의 출력을 저장하도록 구성된다. 매체(110)가 하나 이상의 프로세서(126)와 함께 공통 제어기 하우징에 하우징될 수 있음에 추가로 유의해야 한다. 대안의 실시예에서, 매체(110)는 프로세서들 및 제어기(106)의 물리적 위치에 대해 원격으로 위치될 수 있다.
다른 실시예에서, 시스템(100)은 사용자 인터페이스를 포함한다. 일 실시예에서, 사용자 인터페이스는 제어기(106)의 하나 이상의 프로세서(108)에 통신가능하게 커플링된다. 다른 실시예에서, 사용자 인터페이스는 사용자로부터의 선택들 및/또는 지시들을 수용(accept)하기 위해 제어기(106)에 의해 이용될 수 있다. 일부 실시예들에서, 디스플레이는 데이터를 사용자에게 디스플레이하는 데 사용될 수 있다. 차례로, 사용자는 디스플레이 디바이스를 통해 사용자에게 디스플레이된 데이터에 응답하여 선택 및/또는 지시들을 입력할 수 있다.
사용자 인터페이스 디바이스는 기술분야에 공지된 임의의 사용자 인터페이스를 포함할 수 있다. 예를 들어, 사용자 인터페이스는 키보드, 키패드, 터치스크린, 레버(lever), 노브(knob), 스크롤 휠, 트랙 볼, 스위치, 다이얼, 슬라이딩 바, 스크롤 바, 슬라이드, 핸들, 터치 패드, 패들(paddle), 스티어링 휠, 조이스틱, 베젤 장착된 입력 디바이스(bezel mounted input device), 또는 이와 유사한 것을 포함할 수 있지만, 이들로 제한되지 않는다. 터치스크린 인터페이스 디바이스의 경우에, 본 기술분야의 통상의 기술자는 많은 수의 터치스크린 인터페이스 디바이스들이 본 발명에서의 구현에 적당할 수 있음을 인식해야 한다. 예를 들어, 디스플레이 디바이스는, 용량성 터치스크린, 저항성 터치스크린, 표면 음향 기반 터치스크린, 적외선 기반 터치스크린, 또는 이와 유사한 것과 같은, 그러나 이들로 제한되지 않는 터치스크린 인터페이스와 통합될 수 있다. 일반적인 의미에서, 디스플레이 디바이스의 디스플레이 부분과 통합될 수 있는 임의의 터치스크린 인터페이스는 본 개시내용의 구현에 적당하다.
디스플레이 디바이스는 기술분야에 공지된 임의의 디스플레이 디바이스를 포함할 수 있다. 일 실시예에서, 디스플레이 디바이스는 LCD(liquid crystal display), OLED(organic light-emitting diode) 기반 디스플레이 또는 CRT 디스플레이를 포함할 수 있지만, 이들로 제한되지 않는다. 본 기술분야의 통상의 기술자는 각종의 디스플레이 디바이스들이 본 개시내용에서의 구현에 적당할 수 있다는 것과, 디스플레이 디바이스의 특정의 선택이, 폼 팩터, 비용, 및 이와 유사한 것을 포함하지만, 이들로 제한되지 않는, 각종의 인자들에 의존할 수 있다는 것을 인식해야 한다. 일반적인 의미에서, 사용자 인터페이스 디바이스(예컨대, 터치스크린, 베젤 장착된 인터페이스, 키보드, 마우스, 트랙패드, 및 이와 유사한 것)와 통합될 수 있는 임의의 디스플레이 디바이스가 본 개시내용의 구현에 적당하다.
일부 실시예들에서, 본 명세서에 설명된 시스템(100)은 "독립형 툴(stand alone tool)" 또는 프로세스 툴에 물리적으로 커플링되지 않은 툴로서 구성될 수 있다. 다른 실시예들에서, 그러한 검사/검토 시스템은 유선 및/또는 무선 부분들을 포함할 수 있는 전송 매체에 의해 프로세스 툴(도시되지 않음)에 커플링될 수 있다. 프로세스 툴은 리소그래피 툴, 에칭 툴, 퇴적 툴, 폴리싱 툴, 도금 툴, 세정 툴, 또는 이온 주입 툴과 같은 기술분야에 공지된 임의의 프로세스 툴을 포함할 수 있다. 본 명세서에 설명된 시스템들에 의해 수행되는 검사, 검토, 및/또는 계측의 결과들은 피드백 제어 기술, 피드포워드 제어 기술, 및/또는 인-시츄 제어 기술(in situ control technique)을 사용하여 프로세스 또는 프로세스 툴의 파라미터를 변경하는 데 사용될 수 있다. 프로세스 또는 프로세스 툴의 파라미터는 수동으로 또는 자동으로 변경될 수 있다.
도 1에 예시된 시스템(100)의 실시예들은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다. 그에 부가하여, 시스템(100)은 본 명세서에 설명된 방법 실시예(들) 중 임의의 방법 실시예의 임의의 다른 단계(들)을 수행하도록 구성될 수 있다.
도 5는 본 개시내용의 일 실시예에 따른, 반도체 웨이퍼 상의 취약한 패턴들을 정량화하는 방법(200)에서 수행되는 단계들을 묘사한 흐름 다이어그램을 예시하고 있다. 본 명세서에서, 방법(500)의 단계들이 전부 또는 부분적으로 시스템(100)에 의해 구현될 수 있음에 유의해야 한다. 그렇지만, 추가적인 또는 대안의 시스템 레벨 실시예들이 방법(500)의 단계들의 전부 또는 일부를 수행할 수 있다는 점에서 방법(500)이 시스템(100)으로 제한되지 않는다는 것이 추가로 인식된다.
단계(502)에서, 웨이퍼 상의 패턴들의 세트로부터 검사 데이터(112)가 취득된다. 일 실시예에서, 웨이퍼(104) 상의 패턴들의 세트에 대해 검사 데이터(112)가 취득된다. 검사 데이터(112)는 이어서 검사 툴(102)로부터 하나 이상의 데이터 전송 링크(예컨대, 무선 데이터 전송 링크 또는 유선 데이터 링크)를 통해 제어기(106)로 전송된다. 예를 들어, 검사 데이터(112)는 분석 및/또는 저장을 위해 제어기(106)의 하나 이상의 프로세서(108) 및/또는 메모리(110)에게 전송될 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 검사 툴(102)을 사용하여 검사 데이터가 취득된다. 예를 들어, 검사 툴(102)은 광학 검사 툴을 포함할 수 있지만, 이로 제한되지 않는다. 예를 들어, 검사 툴(102)은 광대역 플라스마 검사 툴(예컨대, LSP(laser sustained plasma) 광대역 광 소스를 갖는 검사 툴)을 포함할 수 있지만, 이로 제한되지 않는다. 다른 예로서, 검사 툴(102)은 전자 빔 검사 툴을 포함할 수 있지만, 이로 제한되지 않는다. 예를 들어, 검사 툴(102)은 SEM 기반 검사 툴을 포함할 수 있지만, 이로 제한되지 않는다.
단계(504)에서, 웨이퍼(106) 상에서 하나 이상의 고장 패턴 유형이 식별된다. 예를 들어, 제어기(106)의 하나 이상의 프로세서(108)는 검사 데이터(112)에 기초하여 웨이퍼(106)의 하나 이상의 고장 패턴 유형을 식별할 수 있다. 일 실시예에서, 다이-투-다이(die-to-die) 기반 검사 기술들을 이용하여 하나 이상의 고장 또는 취약한 패턴이 식별된다. 게다가, 하나 이상의 프로세서(108)는 하나 이상의 고장 패턴 유형을 메모리(110)에 저장할 수 있다. 일 실시예에서, 고장 패턴 유형들이 프로세스 윈도우 발견 동안 식별될 수 있다. 주어진 핫 스폿 검사 프로세스가 많은 수의 결함 스폿들(예컨대, 1 내지 2 백만)을 산출할 수 있음에 유의해야 한다. 일 실시예에서, 결함 위치들은 대응하는 설계 데이터(예컨대, 설계 클립)로 오버레이될 수 있다.
단계(506)에서, 단계(504)에서 식별된 하나 이상의 고장 패턴 유형의 비슷한 또는 유사한 패턴 유형들이 패턴 그룹들의 세트로 그룹화된다. 예를 들어, 제어기(106)의 하나 이상의 프로세서(108)는 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화할 수 있다. 게다가, 하나 이상의 프로세서(108)는 패턴 그룹들을 메모리(110)에 저장할 수 있다.
일 실시예에서, 하나 이상의 프로세서(108)는 설계 기반 비닝(design-based binning)(DBB) 프로세스를 수행하는 것에 의해 그룹화 프로세스를 수행할 수 있다. 예를 들어, DBB 프로세스(예컨대, 비지도 설계 기반 비닝(unsupervised design based binning))는 단계(504)에서 식별된 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화할 수 있다. 설계 데이터 및 설계 기반 비닝은 2012년 3월 20일자로 등록된(issued) Kulkarni 등의 미국 특허 제8,139,843호; 2011년 10월 18일자로 등록된 Kulkarni 등의 미국 특허 제8,041,103호; 2009년 8월 4일자로 등록된 Zafar 등의 미국 특허 제7,570,796호에 설명되어 있으며, 이들 모두는 본 명세서에 참고로 포함된다.
일 실시예에서, 하나 이상의 프로세서(108)는 DBB 프로세스를 통해 결함들의 변화된 집단(varied population of defects)을 식별한다. 이러한 변화된 집단은 변조된 웨이퍼(예컨대, 도 2에서의 변조된 웨이퍼) 또는 생산 웨이퍼로부터 획득될 수 있다. 결함들 또는 고장 패턴들의 변화된 집단이 일단 식별되면, 프로세스는 단계(508)로 이동한다.
단계(508)에서, 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터의 이미지 데이터가 취득된다. 예를 들어, 결함들 또는 고장 패턴들의 변화된 인스턴스가 단계(506)에서 일단 식별되면, 프로세서(108)는 하나 이상의 패턴 유형으로부터의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득할 것을 SEM 툴(103)에 지시할 수 있다. 일 실시예에서, 단계(506)에서 패턴들의 세트의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터가 취득될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터의 이미지 데이터(113)가 검토 툴(103)을 통해 취득된다. 일 실시예에서, 검토 툴(103)은 SEM 검토 툴을 포함한다.
제1 패턴 유형의 2개 이상의 변화된 인스턴스는 상이한 조건들 하에서 형성된다. 예를 들어, 도 3에 도시된 바와 같이, 주어진 패턴의 다수의 인스턴스들(301a 내지 301d)이 검토 툴(103)을 사용하여 취득될 수 있다. 변화된 인스턴스들은 공칭 패턴(301a) 및 공칭 패턴(301a)에 대해 변조된 조건들(예컨대, 초점, 선량, 오버레이, 및 이와 유사한 것) 하에서 형성된 하나 이상의 패턴(301b 내지 301d)을 포함할 수 있다. 주어진 패턴 유형이 변하는 조건들(예컨대, 초점, 선량, 오버레이, 및 이와 유사한 것) 하에서 어떻게 고장나는지를 시스템(100)이 분석할 수 있도록, 변조된 패턴들(301b 내지 301d)이 서로에 대해 상이한 조건들 하에서 또한 형성된다는 점에 추가로 유의해야 한다.
본 명세서에서 이전에 언급된 바와 같이, 하나 이상의 패턴 유형의 2개 이상의 변화된 인스턴스는 변조된 웨이퍼 또는 공칭/제품 웨이퍼로부터 취득될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 주어진 패턴 유형의 변화된 인스턴스들이 변조된 웨이퍼(200)를 이용하여 의도적으로 형성될 수 있으며, 그에 의해 패턴들이 상이한 조건들(예컨대, 초점, 선량, 오버레이, 및 이와 유사한 것) 하에서 형성된다. 다른 경우에, 주어진 패턴 유형의 변화된 인스턴스들은 공칭 웨이퍼(예컨대, 제품 웨이퍼) 상에 형성될 수 있으며, 그에 의해 웨이퍼 및 프로세스 툴 조건들의 변동들로 인해 상이한 조건들 하에서 웨이퍼 상에 패턴들이 형성된다.
보다 높은 변조 조건들 하에서, 패턴이 완전히 고장나기 시작할 수 있음에 유의해야 한다. 그에 부가하여, 프로세스 윈도우의 에지 근방에서 미묘한 임계 치수(critical dimension)(CD) 변동이 발생할 수 있다. CD 변동이 중요하게 되는 레벨은 특정의 디바이스의 사용 사례 및 특정의 회로 요소에 대해 수용가능한 전기적 성능의 변동 레벨에 의존한다.
단계(510)에서, 제1 패턴 유형 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지가 비교된다. 예를 들어, 하나 이상의 프로세서(108)는 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교할 수 있다. 하나 이상의 프로세서(108)가 제1 패턴 유형 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 취득된 이미지들을 비교하기 위해 기술분야에 공지된 임의의 이미지 비교 기술을 적용할 수 있음에 유의해야 한다.
일 실시예에서, 하나 이상의 프로세서(108)는 제1 패턴 유형의 2개 이상의 인스턴스로부터 획득된 하나 이상의 공통 구조체의 이미지들에 대해 이미지 차감 프로세스를 실행할 수 있다. 예를 들어, 도 4a에 도시된 바와 같이, 패턴에서의 국소적 차이(406)를 식별하기 위해 이미지(404)가 이미지(402)로부터 차감될 수 있다. 다른 예로서, 도 4b에 도시된 바와 같이, 패턴에서의 국소적 차이(416)를 식별하기 위해 이미지(414)가 이미지(412)로부터 차감될 수 있다. 이와 관련하여, 변조된 이미지(404/414)와 공칭 이미지(402/412) 사이의 비교(또는 2개의 변조된 이미지 사이의 비교)는 변화하는 설계 요소의 영역 또는 서브-영역들을 식별하는 것을 가능하게 해주어, 그러한 구조체들에 대해 자동화된 측정 계획이 개발될 수 있게 해준다.
일 실시예에서, 하나 이상의 프로세서(108)는 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체에 대해 다양성 샘플링 프로세스를 실행할 수 있다. 예를 들어, 하나 이상의 프로세서(1087)는 공칭 조건들(예컨대, 공칭 초점, 선량, 또는 오버레이 조건들) 하에서 획득된 이미지와 변조된 조건들(예컨대, 공칭 조건들에 대해 변조된 초점, 선량, 또는 오버레이 조건들) 하에서 획득된 이미지 간에 다양성 샘플링을 수행할 수 있다.
다른 실시예에서, 이미지 차감 이전에 패턴 노이즈를 최소화하기 위해 이미지 비교 프로세스가 하나 이상의 에지 평활화 기술에 의해 향상될 수 있다. 예를 들어, 하나 이상의 프로세서(108)는 제1 패턴 유형의 2개 이상의 인스턴스로부터 획득된 이미지들 중 하나 이상에 대해 이미지 평활화 프로세스(image smoothing process)를 수행할 수 있다. 이어서, 하나 이상의 프로세서(108)는 제1 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 제1 패턴 유형의 2개 이상의 인스턴스 내의 하나 이상의 공통 구조체로부터 획득된 이미지들을 비교할 수 있다. 에지 평활화 프로세스가, 이미지들에서의 라인 에지 러프니스(line edge roughness)(LER)와 같은, 패턴 노이즈를 제거하는 데 도움이 될 수 있음에 유의해야 한다.
단계(512)에서, 하나 이상의 계측 사이트가 제1 패턴 유형 내에서 식별된다. 일 실시예에서, 하나 이상의 계측 사이트가 단계(510)에서 식별된 국소적 차이들의 위치에 또는 그에 근접하여 식별되거나 선택된다. 예를 들어, 도 4a 및 도 4b에 도시된 바와 같이, 계측 사이트는 위치들(406 및 416)에서 제각기 식별된 국소적 차이의 위치와 대응하도록 식별될 수 있다.
다른 실시예에서, 그러한 사이트들의 샘플링을 추가로 향상시키기 위해, BBP 신호들 또는 데이터가 SEM 이미지들을 프로세싱하기 전에도 높은 레벨의 차이를 나타내는 패턴 유형들을 식별하는 데 사용될 수 있다. DRC(design rule check), MRC(mask rule check), 임계 영역 기반 랭킹 알고리즘(critical-area based ranking algorithm), 패터닝 시뮬레이션들 또는 다른 형태의 사전 랭킹(pre-ranking)으로부터의 부가 정보는 계측을 위한 패턴들의 선택을 보강하거나 개선시키는 데 사용될 수 있다. 예를 들어, 하나 이상의 식별된 계측 사이트의 위치는 DRC, MRC, 또는 하나 이상의 시뮬레이션 프로세스를 사용하여 검증될 수 있다.
상기 설명이 "제1 패턴 유형"의 변화된 인스턴스들의 취득을 논의하였지만, 이 설명은 단지 예시 목적을 위해 제공되며 본 개시내용의 범위에 대한 제한으로 해석되어서는 안된다. 방법(500)이 임의의 수의 패턴 유형들의 취득 및 분석으로 확장될 수 있음에 유의해야 한다. 일 실시예에서, 방법(500)은 패턴 그룹들의 세트 중의 추가적인 그룹으로 그룹화된 추가적인 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계를 포함한다. 다른 실시예에서, 방법(500)은 추가적인 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 추가적인 패턴 유형의 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계를 포함한다. 다른 실시예에서, 방법(500)은 추가적인 패턴 유형의 부분 내에서의 하나 이상의 국소적 차이의 위치에 근접한 추가적인 패턴 유형의 부분 내의 하나 이상의 계측 사이트를 식별하는 단계를 포함한다.
본 명세서에 설명된 주제는 때로는 다른 컴포넌트들 내에 포함되거나 다른 컴포넌트들과 접속되는 상이한 컴포넌트들을 예시하고 있다. 그러한 묘사된 아키텍처들이 단지 예시적인 것이라는 것과, 실제로, 동일한 기능을 달성하는 많은 다른 아키텍처들이 구현될 수 있다는 점이 이해되어야 한다. 개념적 의미에서, 동일한 기능을 달성하기 위한 컴포넌트들의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 "연관"된다. 따라서, 특정의 기능을 달성하도록 조합되는 본 명세서에서의 임의의 2개의 컴포넌트는, 아키텍처들 또는 매개 컴포넌트들(intermedial components)과 관계없이, 원하는 기능이 달성되도록 서로 "연관"되는 것으로 보일 수 있다. 마찬가지로, 그렇게 연관된 임의의 2개의 컴포넌트는 원하는 기능을 달성하도록 서로 "접속된" 또는 "커플링된" 것으로 또한 보일 수 있고, 그렇게 연관될 수 있는 임의의 2개의 컴포넌트는 원하는 기능을 달성하도록 서로 "커플링가능한" 것으로 또한 보일 수 있다. 커플링가능한의 특정 예들은 물리적으로 결합가능한(physically mateable) 및/또는 물리적으로 상호작용하는 컴포넌트들 및/또는 무선으로 상호작용가능한 및/또는 무선으로 상호작용하는 컴포넌트들 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용가능한 컴포넌트들을 포함하지만 이들로 제한되지 않는다.
게다가, 본 발명이 첨부된 청구항들에 의해 한정된다는 것이 이해되어야 한다. 일반적으로, 본 명세서에서 그리고 특히 첨부된 청구항들(예컨대, 첨부된 청구항들의 본문들)에서 사용되는 용어들이 일반적으로 "개방형(open)" 용어들로서 의도된다는 것이 본 기술분야의 통상의 기술자에 의해 이해될 것이다(예컨대, 용어 "포함하는(including)"은 "포함하지만 이들로 제한되지 않는(including but not limited to)"으로서 해석되어야 하고, 용어 "가지는(having)"은 "적어도 가지는(having at least)"으로서 해석되어야 하며, 용어 "포함한다(includes)"는 "포함하지만 이들로 제한되지 않는다(includes but is not limited to)"로서 해석되어야 하고, 기타 등등이 있다). 도입 청구항 열거(introduced claim recitation)의 특정 번호가 의도되는 경우, 그러한 의도가 청구항에서 명시적으로 열거될 것이며, 그러한 열거가 없는 경우, 그러한 의도가 존재하지 않는다는 것이 본 기술분야의 통상의 기술자에 의해 추가로 이해될 것이다. 예를 들어, 이해에 대한 보조수단으로서, 하기의 첨부된 청구항들은 청구항 열거들을 도입하기 위해 "적어도 하나" 및 "하나 이상"이라는 도입 문구들의 사용을 포함할 수 있다. 그렇지만, 동일한 청구항이 도입 문구들 "하나 이상" 또는 "적어도 하나" 및 "a" 또는 "an"과 같은 부정 관사들(예컨대, "a" 및/또는 "an"은 전형적으로 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 함)을 포함할 때에도, 그러한 문구들의 사용은 부정관사들 "a" 또는 "an"에 의한 청구항 열거의 도입이 그러한 도입 청구항 열거를 포함하는 임의의 특정의 청구항을 단지 하나의 그러한 열거를 포함하는 발명들로 제한한다는 것을 암시하는 것으로 해석되어서는 안되며; 청구항 열거들을 도입하는 데 사용되는 정관사들의 사용에 대해서도 마찬가지이다. 그에 부가하여, 도입 청구항 열거의 특정 번호가 명시적으로 열거되더라도, 본 기술분야의 통상의 기술자는 그러한 열거가 전형적으로 적어도 열거된 번호를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다(예컨대, 다른 수식어들을 갖지 않는 "2개의 열거"의 단순 열거(bare recitation)는 전형적으로 적어도 2개의 열거 또는 2개 이상의 열거를 의미한다). 게다가, "A, B, 및 C 등 중 적어도 하나"와 유사한 관습적 표현(convention)이 사용되는 그 인스턴스들에서, 일반적으로, 그러한 구조(construction)는 본 기술분야의 통상의 기술자가 관습적 표현을 이해하는 의미로 의도된다(예컨대, "A, B, 및 C 중 적어도 하나를 가지는 시스템"은 A만을, B만을, C만을, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 그리고/또는 A, B, 및 C를 함께, 기타를 가지는 시스템들을 포함하지만 이들로 제한되지 않을 것이다). "A, B, 또는 C 등 중 적어도 하나"와 유사한 관습적 표현이 사용되는 그 인스턴스들에서, 일반적으로, 그러한 구조는 본 기술분야의 통상의 기술자가 관습적 표현을 이해하는 의미로 의도된다(예컨대, "A, B, 또는 C 중 적어도 하나를 가지는 시스템"은 A만을, B만을, C만을, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 그리고/또는 A, B, 및 C를 함께, 기타를 가지는 시스템들을 포함하지만 이들로 제한되지 않을 것이다). 설명에서든, 청구항들에서든, 또는 도면들에서든 간에, 2개 이상의 대안적 용어를 제시하는 거의 모든 이접 접속어(disjunctive word) 및/또는 이접 접속구(disjunctive phrase)가 용어들 중 하나, 용어들 중 어느 하나, 또는 용어들 모두를 포함하는 가능성들을 고려하도록 이해되어야 한다는 것이 본 기술분야의 통상의 기술자에 의해 추가로 이해될 것이다. 예를 들어, 문구 "A 또는 B"는 "A" 또는 "B" 또는 "A 및 B"의 가능성들을 포함하는 것으로 이해될 것이다.
본 개시내용 및 그의 부수적 장점들 중 다수가 전술한 설명에 의해 이해될 것이고, 개시된 주제를 벗어나지 않으면서 또는 그의 실질적 장점들 전부를 희생시키지 않으면서 컴포넌트들의 형태, 구조 및 배열에 다양한 변경들이 이루어질 수 있음이 명백할 것이다. 설명된 형태는 단지 설명적인 것이며, 하기의 청구항들이 그러한 변경들을 포괄하고 포함하는 것으로 의도된다. 게다가, 본 발명이 첨부된 청구항들에 의해 한정된다는 것이 이해되어야 한다.

Claims (31)

  1. 방법으로서,
    웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계;
    상기 취득된 검사 데이터에 기초하여 상기 웨이퍼 상의 하나 이상의 고장 패턴(failing pattern) 유형을 식별하는 단계;
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하는 단계;
    상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계 - 상기 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는 상이한 조건들에 따라 형성됨 -;
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계; 및
    상기 제1 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 제1 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 패턴 그룹들의 세트 중의 추가적인 그룹으로 그룹화된 추가적인 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계;
    상기 추가적인 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 추가적인 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계; 및
    상기 추가적인 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 추가적인 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하는 단계
    를 더 포함하는, 방법.
  3. 제2항에 있어서,
    상기 제1 패턴 유형의 상기 부분 내의 상기 식별된 하나 이상의 계측 사이트 및 상기 추가적인 패턴 유형의 상기 부분 내의 상기 식별된 하나 이상의 계측 사이트에 기초하여 계측 샘플링 계획(metrology sampling plan)을 생성하는 단계
    를 더 포함하는, 방법.
  4. 제1항에 있어서, 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계는,
    광대역 검사 툴을 사용하여 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계를 포함한 것인, 방법.
  5. 제4항에 있어서, 광대역 검사 툴을 사용하여 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계는,
    광대역 플라스마 검사 툴을 사용하여 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계를 포함한 것인, 방법.
  6. 제4항에 있어서, 광대역 검사 툴을 사용하여 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계는,
    주사 전자 현미경(SEM)을 사용하여 웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득하는 단계를 포함한 것인, 방법.
  7. 제1항에 있어서, 상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하는 단계는,
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하기 위해 설계 기반 비닝(design based binning)(DBB) 프로세스를 수행하는 단계를 포함한 것인, 방법.
  8. 제1항에 있어서, 상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계는,
    검토 툴을 사용하여 상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계를 포함한 것인, 방법.
  9. 제1항에 있어서, 검토 툴을 사용하여 상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계는,
    주사 전자 현미경(SEM)을 사용하여 상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하는 단계를 포함한 것인, 방법.
  10. 제1항에 있어서, 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는,
    공칭 패턴 및 적어도 하나의 변조된 패턴을 포함하며, 상기 적어도 하나의 변조된 패턴은 상기 공칭 패턴에 대해 변조된 하나 이상의 조건을 갖는 것인, 방법.
  11. 제1항에 있어서, 상기 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는 상이한 초점, 상이한 선량, 또는 상이한 오버레이 중 적어도 하나를 사용하여 형성된 것인, 방법.
  12. 제1항에 있어서, 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계는,
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체에 대해 다양성 샘플링 프로세스(diversity sampling process)를 수행하는 단계를 포함한 것인, 방법.
  13. 제1항에 있어서, 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계는,
    상기 2개 이상의 이미지 중 하나 이상에 대해 이미지 평활화 프로세스(image smoothing process)를 수행하는 단계; 및
    상기 이미지 평활화 프로세스 이후에, 상기 제1 패턴 유형의 상기 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 상기 2개 이상의 이미지를 비교하는 단계를 포함한 것인, 방법.
  14. 제1항에 있어서, 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계는,
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형 비아의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지 간의 이미지 차감을 수행하는 단계를 포함한 것인, 방법.
  15. 제1항에 있어서,
    DRC(design rule check), MRC(mask rule check), 또는 하나 이상의 시뮬레이션 프로세스 중 적어도 하나를 사용하여 상기 하나 이상의 식별된 계측 사이트의 위치를 검증하는 단계
    를 더 포함하는, 방법.
  16. 방법으로서,
    웨이퍼 상에서 하나 이상의 고장 패턴 유형을 식별하는 단계;
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하는 단계;
    제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 2개 이상의 변화된 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하는 단계 - 상기 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는 상이한 조건들에 따라 형성됨 -; 및
    상기 제1 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 제1 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하는 단계
    를 포함하는, 방법.
  17. 시스템으로서,
    검사 툴;
    검토 툴; 및
    메모리 상에 유지되는 프로그램 명령어들의 세트를 실행하도록 구성된 하나 이상의 프로세서를 포함하는 제어기
    를 포함하고, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득할 것을 상기 검사 툴에 지시하게 하고;
    상기 취득된 검사 데이터에 기초하여 상기 웨이퍼 상의 하나 이상의 고장 패턴 유형을 식별하게 하며;
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하게 하고;
    상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득할 것을 상기 검토 툴에 지시하게 하며 - 상기 제1 패턴 유형의 상기 2개 이상의 변조된 인스턴스는 상이한 조건들에 따라 형성됨 -;
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하고;
    상기 제1 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 제1 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하게 하도록 구성된 것인, 시스템.
  18. 제17항에 있어서, 상기 검사 툴은, 광대역 검사 툴을 포함한 것인, 시스템.
  19. 제18항에 있어서, 상기 검사 툴은, 광대역 플라스마 검사 툴을 포함한 것인, 시스템.
  20. 제17항에 있어서, 상기 검사 툴은, 주사 전자 현미경(SEM) 검사 툴을 포함한 것인, 시스템.
  21. 제17항에 있어서, 상기 검토 툴은, 주사 전자 현미경(SEM) 검토 툴을 포함한 것인, 시스템.
  22. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 패턴 그룹들의 세트 중의 추가적인 그룹으로 그룹화된 추가적인 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득하게 하고;
    상기 추가적인 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 추가적인 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하며;
    상기 추가적인 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 추가적인 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하게 하도록 추가로 구성된 것인, 시스템.
  23. 제22항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 제1 패턴 유형의 상기 부분 내의 상기 식별된 하나 이상의 계측 사이트 및 상기 추가적인 패턴 유형의 상기 부분 내의 상기 식별된 하나 이상의 계측 사이트에 기초하여 계측 샘플링 계획을 생성하게 하도록 추가로 구성된 것인, 시스템.
  24. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하기 위해 설계 기반 비닝(DBB) 프로세스를 수행하는 것에 의해 상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하게 하도록 구성된 것인, 시스템.
  25. 제17항에 있어서, 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는,
    공칭 패턴 및 적어도 하나의 변조된 패턴을 포함하며, 상기 적어도 하나의 변조된 패턴은 상기 공칭 패턴에 대해 변조된 하나 이상의 조건을 갖는 것인, 시스템.
  26. 제17항에 있어서, 상기 제1 패턴 유형의 상기 2개 이상의 변화된 인스턴스는 상이한 초점, 상이한 선량, 또는 상이한 오버레이 중 적어도 하나를 사용하여 형성된 것인, 시스템.
  27. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체에 대해 다양성 샘플링 프로세스를 수행하는 것에 의해 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하도록 구성된 것인, 시스템.
  28. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 2개 이상의 이미지 중 하나 이상에 대해 이미지 평활화 프로세스를 수행하게 하며;
    상기 이미지 평활화 프로세스 이후에, 상기 제1 패턴 유형의 상기 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 상기 2개 이상의 이미지를 비교하는 것에 의해 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하도록 구성된 것인, 시스템.
  29. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형 비아의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지 간의 이미지 차감을 수행하는 것에 의해 상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하도록 구성된 것인, 시스템.
  30. 제17항에 있어서, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    DRC(design rule check), MRC(mask rule check), 또는 하나 이상의 시뮬레이션 프로세스 중 적어도 하나를 사용하여 상기 하나 이상의 식별된 계측 사이트의 위치를 검증하게 하도록 추가로 구성된 것인, 시스템.
  31. 시스템으로서,
    메모리 상에 유지되는 프로그램 명령어들의 세트를 실행하도록 구성된 하나 이상의 프로세서를 포함하는 제어기
    를 포함하고, 상기 프로그램 명령어들은 상기 하나 이상의 프로세서로 하여금,
    웨이퍼 상의 패턴들의 세트로부터 검사 데이터를 취득할 것을 검사 툴에 지시하게 하고;
    상기 취득된 검사 데이터에 기초하여 상기 웨이퍼 상의 하나 이상의 고장 패턴 유형을 식별하게 하며;
    상기 하나 이상의 고장 패턴 유형의 비슷한 패턴 유형들을 패턴 그룹들의 세트로 그룹화하게 하고;
    상기 패턴 그룹들의 세트 중의 제1 그룹으로 그룹화된 제1 패턴 유형의 2개 이상의 변화된 인스턴스로부터 이미지 데이터를 취득할 것을 검토 툴에 지시하게 하며 - 상기 제1 패턴 유형의 상기 2개 이상의 변조된 인스턴스는 상이한 조건들에 따라 형성됨 -;
    상기 제1 패턴 유형의 일 부분 내에서의 하나 이상의 국소적 차이를 식별하기 위해 상기 제1 패턴 유형의 상기 2개 이상의 인스턴스의 하나 이상의 공통 구조체로부터 획득된 2개 이상의 이미지를 비교하게 하고;
    상기 제1 패턴 유형의 상기 부분 내에서의 상기 하나 이상의 국소적 차이의 위치에 근접한 상기 제1 패턴 유형의 상기 부분 내의 하나 이상의 계측 사이트를 식별하게 하도록 구성된 것인, 시스템.
KR1020197021049A 2016-12-21 2017-12-18 취약한 패턴 정량화를 위한 방법 및 시스템 KR102312239B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662437585P 2016-12-21 2016-12-21
US62/437,585 2016-12-21
US15/729,458 US10262831B2 (en) 2016-12-21 2017-10-10 Method and system for weak pattern quantification
US15/729,458 2017-10-10
PCT/US2017/067092 WO2018118805A1 (en) 2016-12-21 2017-12-18 Method and system for weak pattern quantification

Publications (2)

Publication Number Publication Date
KR20190090035A true KR20190090035A (ko) 2019-07-31
KR102312239B1 KR102312239B1 (ko) 2021-10-12

Family

ID=62561935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197021049A KR102312239B1 (ko) 2016-12-21 2017-12-18 취약한 패턴 정량화를 위한 방법 및 시스템

Country Status (6)

Country Link
US (1) US10262831B2 (ko)
JP (1) JP6934944B2 (ko)
KR (1) KR102312239B1 (ko)
CN (1) CN110402485B (ko)
TW (1) TWI767967B (ko)
WO (1) WO2018118805A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
US11550309B2 (en) * 2019-01-08 2023-01-10 Kla Corporation Unsupervised defect segmentation
KR20220093915A (ko) 2020-12-28 2022-07-05 삼성전자주식회사 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템
CN116228773B (zh) * 2023-05-09 2023-08-04 华芯程(杭州)科技有限公司 一种晶圆检测机台的量测数据校准方法、装置及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259830A (ja) * 2004-03-10 2005-09-22 Hitachi High-Technologies Corp 半導体デバイスのパターン形状評価方法及びその装置
JP2015060667A (ja) * 2013-09-17 2015-03-30 国能科技創新有限公司 空気電池、空気電池用負極及び空気電池ユニット
US20160284579A1 (en) * 2015-03-23 2016-09-29 Applied Materials Israel Ltd. Process window analysis

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603873B1 (en) * 1999-11-12 2003-08-05 Applied Materials, Inc. Defect detection using gray level signatures
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
JP2008147679A (ja) * 2007-12-17 2008-06-26 Hitachi Ltd 電子線応用装置
JP5075646B2 (ja) 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5254270B2 (ja) * 2010-04-09 2013-08-07 株式会社ニューフレアテクノロジー 検査方法および検査装置
KR20120066158A (ko) 2010-12-14 2012-06-22 삼성전자주식회사 테스트 방법 및 이를 수행하기 위한 장치
JP6078234B2 (ja) * 2012-04-13 2017-02-08 株式会社日立ハイテクノロジーズ 荷電粒子線装置
JP5478681B2 (ja) * 2012-08-24 2014-04-23 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
US9536299B2 (en) * 2014-01-16 2017-01-03 Kla-Tencor Corp. Pattern failure discovery by leveraging nominal characteristics of alternating failure modes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259830A (ja) * 2004-03-10 2005-09-22 Hitachi High-Technologies Corp 半導体デバイスのパターン形状評価方法及びその装置
JP2015060667A (ja) * 2013-09-17 2015-03-30 国能科技創新有限公司 空気電池、空気電池用負極及び空気電池ユニット
US20160284579A1 (en) * 2015-03-23 2016-09-29 Applied Materials Israel Ltd. Process window analysis

Also Published As

Publication number Publication date
TW201838054A (zh) 2018-10-16
JP2020504443A (ja) 2020-02-06
CN110402485B (zh) 2020-10-27
US20180174797A1 (en) 2018-06-21
CN110402485A (zh) 2019-11-01
JP6934944B2 (ja) 2021-09-15
KR102312239B1 (ko) 2021-10-12
US10262831B2 (en) 2019-04-16
WO2018118805A1 (en) 2018-06-28
TWI767967B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US10496781B2 (en) Metrology recipe generation using predicted metrology images
JP7080884B2 (ja) 三次元半導体構造の検査用の欠陥発見およびレシピ最適化
JP6719462B2 (ja) プロセスウィンドウキャラクタライゼーションのための仮想検査システム
KR102514134B1 (ko) 웨이퍼 노이즈 뉴슨스 식별을 위한 sem 및 광학 이미지의 상관
KR102312239B1 (ko) 취약한 패턴 정량화를 위한 방법 및 시스템
JP6681576B2 (ja) 検出増強型検査システム及び技術
US20140204194A1 (en) Defect observation method and device therefor
KR102352696B1 (ko) 효율적인 프로세스 윈도우 발견을 위한 하이브리드 검사 시스템
JP2018128462A (ja) ウェハおよびレチクル検査システムならびに照明瞳配置を選択するための方法
KR102177677B1 (ko) 계측 최적화 검사
US10732130B2 (en) Embedded particle depth binning based on multiple scattering signals
JP7369788B2 (ja) 確率的レチクル欠陥処理
US20230175983A1 (en) Process window qualification modulation layouts
KR20240116366A (ko) 공정 윈도우 적격성 변조 레이아웃들

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant