KR20190066535A - Radio frequency integrated chip(rfic) tranceiving signals by using carrier aggregation and wireless communication device comprising the same - Google Patents

Radio frequency integrated chip(rfic) tranceiving signals by using carrier aggregation and wireless communication device comprising the same Download PDF

Info

Publication number
KR20190066535A
KR20190066535A KR1020180090411A KR20180090411A KR20190066535A KR 20190066535 A KR20190066535 A KR 20190066535A KR 1020180090411 A KR1020180090411 A KR 1020180090411A KR 20180090411 A KR20180090411 A KR 20180090411A KR 20190066535 A KR20190066535 A KR 20190066535A
Authority
KR
South Korea
Prior art keywords
signal
frequency
analog
carrier
digital
Prior art date
Application number
KR1020180090411A
Other languages
Korean (ko)
Other versions
KR102557997B1 (en
Inventor
오승현
치룬 로
성바로샘
이재훈
이종우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/203,943 priority Critical patent/US10560128B2/en
Priority to CN201811479518.2A priority patent/CN109889225B/en
Priority to TW107143691A priority patent/TWI761640B/en
Publication of KR20190066535A publication Critical patent/KR20190066535A/en
Priority to US16/779,763 priority patent/US11031962B2/en
Application granted granted Critical
Publication of KR102557997B1 publication Critical patent/KR102557997B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1638Special circuits to enhance selectivity of receivers not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0066Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

Disclosed are a radio frequency integrated chip (RFIC) and a wireless communication device comprising the same. According to the present disclosure, the RFIC for receiving a signal by using carrier aggregation comprises: a first carrier receiver including a first analog receiving mixer and a first digital receiving mixer, and extracting a first carrier signal by receiving a first receiving signal; a second carrier receiver including a second analog receiving mixer and a second digital receiving mixer, and extracting a second carrier signal by receiving the first receiving signal; and a phase locked loop (PLL) outputting a first frequency signal having a first frequency to the first carrier receiver and the second carrier receiver. The first analog receiving mixer controls a frequency of the first receiving signal by using a second frequency signal generated based on the first frequency signal, and the second analog receiving mixer controls the frequency of the first receiving signal by using a third frequency signal generated based on the first frequency signal. According to the present invention, an area and power consumption required for the PLL may be reduced.

Description

반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치{RADIO FREQUENCY INTEGRATED CHIP(RFIC) TRANCEIVING SIGNALS BY USING CARRIER AGGREGATION AND WIRELESS COMMUNICATION DEVICE COMPRISING THE SAME}TECHNICAL FIELD [0001] The present invention relates to an RFIC for transmitting and receiving signals using carrier aggregation, and a radio communication apparatus including the RFIC. [0002] The present invention relates to an RFIC for transmitting and receiving signals using Carrier Aggregation,

본 개시의 기술적 사상은 RFIC 및 무선 통신 장치에 관한 것으로서, 자세하게는 반송파 집적(Carrier Aggregation; CA)을 이용하여 신호를 송수신하는 RFIC(Radio Frequency Integrated Chip) 및 이를 포함하는 무선 통신 장치에 관한 것이다.TECHNICAL FIELD [0002] The present invention relates to an RFIC and a wireless communication apparatus, and more particularly, to a radio frequency integrated chip (RFIC) for transmitting and receiving signals using Carrier Aggregation (CA) and a wireless communication apparatus including the same.

반송파 집적(carrier aggregation)은 1개의 무선 통신 디바이스로 또는 1개의 무선 통신 디바이스로부터의 전송에 복수의 반송파들을 함께 사용하는 것을 지칭할 수 있다. 1개의 반송파에 의해서 전송되는 주파수 영역은 주파수 채널로서 지칭될 수 있고, 다수의 주파수 채널들을 지원하는 반송파 집적에 기인하여 무선 채널을 통해서 전송되는 데이터량은 증대될 수 있다. 반송파 집적에서, 데이터가 전송되는 주파수 채널들은 다양하게 배치될 수 있고, 무선 통신 장치의 반송파 송신부(Carrier transmitter), 반송파 수신부(Carrier receiver) 또는 반송파 송수신기(Carrier transceiver)는 이러한 주파수 채널들의 다양한 배치들을 지원하는 것이 필요하다.Carrier aggregation can refer to the use of multiple carriers together in a single wireless communication device or in transmission from one wireless communication device. The frequency domain transmitted by one carrier may be referred to as a frequency channel and the amount of data transmitted over the wireless channel due to carrier aggregation supporting multiple frequency channels may be increased. In carrier aggregation, the frequency channels through which data is transmitted may be arranged in various ways, and a carrier transmitter, a carrier receiver or a carrier transceiver of a wireless communication device may be configured to receive various arrangements of such frequency channels Support is needed.

또한, 복수의 반송파 송신부들 및/또는 복수의 반송파 수신부들이 송수신 신호를 처리하기 위해서는 고정 주파수를 지원하는 위상 고정 루프(Phase Locked Loop;PLL)가 필요할 수 있다. 종래에는 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각이 별개의 위상 고정 루프를 사용하여 위상 고정 루프를 위해 넓은 칩 내 면적이 필요하였고, 위상 고정 루프의 전력 소비가 증가하였다.In addition, a plurality of carrier transmitting units and / or a plurality of carrier receiving units may require a phase locked loop (PLL) supporting a fixed frequency in order to process transmission / reception signals. Conventionally, a plurality of carrier transmitters and a plurality of carrier receivers each use a separate phase-locked loop, requiring a large chip area for a phase-locked loop and increasing the power consumption of the phase-locked loop.

본 개시의 기술적 사상이 해결하고자 하는 과제는 하나의 위상 고정 루프를 이용하여 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각에 주파수 신호를 지원하는 RFIC 및 이를 포함하는 무선 통신 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide an RFIC supporting a frequency signal to each of a plurality of carrier transmitting units and a plurality of carrier receiving units using one phase locked loop and a wireless communication apparatus including the same.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 수신하는 RFIC(Radio Frequency Integrated Chip)는 제1 아날로그 수신 믹서 및 제1 디지털 수신 믹서를 포함하고, 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 제2 아날로그 수신 믹서 및 제2 디지털 수신 믹서를 포함하고, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하고, 상기 제1 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 것을 특징으로 할 수 있다.In order to achieve the above object, an RFIC (Radio Frequency Integrated Chip) for receiving a signal through Carrier Aggregation according to an aspect of the present disclosure includes a first analog receiving mixer and a first digital receiving mixer A first carrier wave receiving unit for receiving a first received signal and for extracting a first carrier wave signal, a second analogue receiving mixer and a second digital receiving mixer for receiving the first received signal, And a phase locked loop (PLL) for outputting a first frequency signal having a first frequency to the first carrier receiver and the second carrier receiver, Wherein the receiving mixer adjusts the frequency of the first received signal using a second frequency signal generated based on the first frequency signal, And the reception mixer adjusts the frequency of the first reception signal using the third frequency signal generated based on the first frequency signal.

본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 송신하는 RFIC는 제1 아날로그 송신 믹서 및 제1 디지털 송신 믹서를 포함하고, 제1 반송파 신호를 수신하여 제1 송신 신호를 생성하는 제1 반송파 송신부, 제2 아날로그 송신 믹서 및 제2 디지털 송신 믹서를 포함하고, 제2 반송파 신호를 수신하여 제2 송신 신호를 생성하는 제2 반송파 송신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 송신부 및 상기 제2 반송파 송신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하고, 상기 제1 아날로그 송신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 송신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제3 주파수 신호를 이용하여 상기 제2 송신 신호의 주파수를 조절하는 것을 특징으로 할 수 있다.An RFIC that transmits a signal through Carrier Aggregation according to one aspect of the present disclosure includes a first analogue transmit mixer and a first digital transmit mixer and receives a first carrier signal, A second carrier transmitting unit for receiving a second carrier signal and generating a second transmission signal, and a second carrier transmitting unit for generating a second transmission signal by using a first frequency having a first frequency, And a phase locked loop (PLL) for outputting a signal to the first carrier transmission unit and the second carrier transmission unit, wherein the first analog transmission mixer generates a second frequency And the second analog reception mixer adjusts the frequency of the first transmission signal based on the third frequency signal generated based on the first frequency signal, It may be characterized in that for adjusting the frequency of the second transmission signal using.

본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 수신하는 무선 통신 장치는 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하는 RFIC(Radio Frequency Integrated Chip) 및 상기 제1 반송파 신호 및 상기 제2 반송파 신호를 복조하는 모뎀(Modulator-Demodulator;MODEM);을 포함하고, 상기 제1 반송파 수신부는 상기 제1 주파수 신호를 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 제1 아날로그 수신 믹서를 포함하고, 상기 제2 반송파 수신부는 상기 제1 주파수 신호를 기초로 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 제2 아날로그 수신 믹서를 포함하고, 상기 모뎀은 디지털 영역에서 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 주파수를 조절하는 적어도 하나의 디지털 수신 믹서를 포함하는 것을 특징으로 할 수 있다.A wireless communication apparatus for receiving a signal through Carrier Aggregation according to an aspect of the technical idea of the present disclosure includes a first carrier receiver for receiving a first received signal and extracting a first carrier signal, And a phase locked loop (PLL) for outputting a first frequency signal having a first frequency to the first carrier receiver and the second carrier receiver, And a modulator-demodulator (MODEM) for demodulating the first carrier signal and the second carrier signal, wherein the first carrier wave receiving unit receives the first frequency signal based on the first frequency signal, And a first analog reception mixer for adjusting the frequency of the first reception signal using a second frequency signal generated by the second frequency receiver, And a second analog receive mixer for adjusting the frequency of the first received signal using a third frequency signal generated based on the first frequency signal, wherein the modem is configured to receive the first carrier signal and the second carrier signal in a digital domain, And at least one digital receiving mixer for adjusting the frequency of the signal.

본 개시의 기술적 사상에 따른 RFIC는 하나의 위상 고정 루프에서 생성된 주파수 신호를 이용하여 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각에 필요한 주파수 신호를 생성함으로써 위상 고정 루프에 필요한 칩 내 면적 및 소비 전력을 감소시킬 수 있다.The RFIC according to the technical idea of the present disclosure generates a frequency signal necessary for each of a plurality of carrier transmitters and a plurality of carrier receivers using a frequency signal generated in one phase locked loop, Power consumption can be reduced.

도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 4는 본 개시의 예시적 실시예에 따른 반송파 수신부의 동작 방법을 나타내는 순서도이다.
도 5a 내지 도 5c는 본 개시의 예시적 실시예에 따른 아날로그 수신 회로의 동작 방법을 나타내는 그래프이다.
도 6은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 8은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 9는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 10은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 11은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 12는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 14는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 15는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 16은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 17은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 18은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 19는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.
1 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure;
2 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure;
3 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
4 is a flowchart illustrating a method of operating a carrier receiver according to an exemplary embodiment of the present disclosure.
Figures 5A-5C are graphs illustrating a method of operation of an analog receive circuit in accordance with an exemplary embodiment of the present disclosure.
6 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
7 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
8 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
9 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure.
10 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
11 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
12 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure.
14 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure.
15 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure.
16 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
17 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure;
18 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure.
19 is a diagram of communication devices including a wireless communication device in accordance with an exemplary embodiment of the present disclosure.

도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.1 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure;

도 1을 참조하면, 무선 통신 장치(1)는 RFIC(Radio Frequency Integrated Chip)(10) 및 모뎀(Modulator-Demodulator; MODEM)(20)을 포함할 수 있다. 무선 통신 장치(1)는 사용자 기기 및 기지국 중 어느 하나로 구성될 수 있다. 사용자 기기(User Equipment; UE)는 무선 통신 기기로서, 고정되거나 이동성을 가질 수 있고, 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다. 기지국(Base Station; BS)은 일반적으로 사용자 기기 및/또는 다른 기지국과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, Node B, eNB(evolved-Node B), BTS(Base Transceiver System) 등으로 지칭될 수도 있다. 또 다른 예시에서, 무선 통신 장치(1)는 클라이언트(Client) 및 억세스 포인트(Access Point;AP) 중 어느 하나로 구성될 수 있다. 클라이언트는 와이파이(WiFi) 통신에 근거하여 억세스 포인트와 통신 연결을 형성할 수 있다. 1, the wireless communication apparatus 1 may include a Radio Frequency Integrated Chip (RFIC) 10 and a Modulator-Demodulator (MODEM) 20. The radio communication apparatus 1 may be configured as either a user equipment or a base station. A user equipment (UE) is a wireless communication device that can be fixed or mobile and can be connected to a terminal equipment, a mobile station (MS), a mobile terminal (MT), a user terminal (UT) Station, a wireless device, a handheld device, and the like. A base station (BS) can generally refer to a fixed station that communicates with a user equipment and / or other base station and includes a Node B, an evolved Node B (eNB), a Base Transceiver System (BTS) Etc. < / RTI > In another example, the wireless communication device 1 may be configured as either a client or an access point (AP). The client may establish a communication link with the access point based on WiFi communication.

무선 통신 장치(1)는 안테나(Ant)를 이용하여 무선 통신 시스템의 다른 무선 통신 장치와 수신 신호(RS)를 수신할 수 있다. 무선 통신 시스템은, 비제한적인 예시로서 LTE(Long Term Evolution) 시스템, LTE-A(LTE-Advance) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, WiFi(wireless fidelity) 시스템, 블루투스 시스템, 블루투스 저전력(BLE) 시스템, 지그비(Zigbee) 시스템, NFC(near field communication) 시스템, 자력 시큐어 트랜스미션(Magnetic Secure Transmission) 시스템, 라디오 프리퀀시(RF) 시스템, 또는 보디 에어리어 네트워크(BAN) 시스템일 수 있다. The radio communication apparatus 1 can receive the reception signal RS with another radio communication apparatus of the radio communication system using the antenna Ant. Wireless communication systems include, but are not limited to, LTE (Long Term Evolution) systems, LTE-Advance (LTE) systems, Code Division Multiple Access (CDMA) systems, Global System for Mobile Communications (GSM) a wireless local area network (WLAN) system, a wireless fidelity system, a Bluetooth system, a Bluetooth low power system, a Zigbee system, a near field communication system, a magnetic secure transmission system, RF) system, or a body area network (BAN) system.

무선 통신 시스템에 포함되는 복수의 무선 통신 장치들은 무선 통신 네트워크를 이용하여 서로 연결될 수 있고, 무선 통신 네트워크는 가용 네트워크 자원들을 공유함으로써 다수의 사용자들이 통신하는 것을 지원할 수 있다. 예를 들면, 무선 통신 네트워크에서 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 방식으로 정보가 전달할 수 있다.A plurality of wireless communication apparatuses included in a wireless communication system can be connected to each other using a wireless communication network and a wireless communication network can support communication of a plurality of users by sharing available network resources. For example, in a wireless communication network, a code division multiple access (CDMA), a frequency division multiple access (FDMA), a time division multiple access (TDMA), an orthogonal frequency division multiple access (OFDMA), a single carrier frequency division multiple access), and the like.

무선 통신 장치(1)는 반송파 집적(Carrier Aggregation; CA)을 통해 수신 신호(RS)로서 병합된 복수의 반송파 신호들을 이용하여 통신할 수 있다. 본 명세서에서, 복수의 반송파들에 의해서 전송되는 주파수 영역 각각은 채널로서 지칭될 수 있고, 반송파에 의해서 전달되는 신호는 반송파 신호라고 지칭될 수 있다.The radio communication apparatus 1 can communicate using a plurality of carrier signals merged as a reception signal RS through Carrier Aggregation (CA). In the present specification, each of the frequency regions transmitted by a plurality of carriers may be referred to as a channel, and a signal transmitted by a carrier may be referred to as a carrier signal.

RFIC(10)는 복수의 반송파 수신부들(110, 120, 130) 및 위상 고정 루프(Phase Locked Loop;PLL)(200)를 포함할 수 있다. 위상 고정 루프(200)는 복수의 반송파 수신부들(110, 120, 130) 각각에 제1 주파수 신호(FS1)를 출력할 수 있다. 위상 고정 루프(200)는 출력 신호의 주파수를 일정하게 유지하도록 구성된 주파수 부귀환 회로로써, 위상이 흔들리지 않도록 조정점을 잡아줌으로써 정확하게 고정 시킨 제1 주파수 신호(FS1)를 복수의 반송파 수신부들(110, 120, 130) 각각에 출력할 수 있다. The RFIC 10 may include a plurality of carrier receivers 110, 120 and 130 and a phase locked loop (PLL) The phase locked loop 200 may output the first frequency signal FS1 to each of the plurality of carrier receivers 110, 120, and 130. [ The phase-locked loop 200 is a frequency-feedback circuit configured to keep the frequency of the output signal constant. The first-frequency signal FS1, which is accurately fixed by capturing an adjustment point so that the phase is not shaken, is transmitted to a plurality of carrier receivers 110 , 120, and 130, respectively.

복수의 반송파 수신부들(110, 120, 130) 각각은 안테나로부터 수신 신호(RS)를 수신하고, 제1 주파수 신호(FS1)에 기초하여 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호(CS1~CSn)를 추출할 수 있다. 일 예시에서, 제1 반송파 수신부(110)는 제1 주파수 신호(FS1)에 기초하여 생성한 제2 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120)는 제1 주파수 신호(FS1)에 기초하여 생성한 제3 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. Each of the plurality of carrier receivers 110, 120 and 130 receives the reception signal RS from the antenna and generates a carrier signal RS from the reception signal RS using the frequency signal generated based on the first frequency signal FS1. (CS1 to CSn) can be extracted. In one example, the first carrier receiver 110 extracts the first carrier signal CS1 from the received signal RS using the second frequency signal generated based on the first frequency signal FS1, The carrier receiver 120 can extract the second carrier signal CS2 from the received signal RS using the third frequency signal generated based on the first frequency signal FS1.

본 개시의 기술적 사상에 따르면, 복수의 반송파 수신부들(110, 120, 130)은 하나의 위상 고정 루프(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 필요한 주파수 신호를 생성하고, 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호(CS1~CSn)를 추출할 수 있다. 즉, 복수의 반송파 수신부들(110, 120, 130)는 하나의 위상 고정 루프(200)를 공유할 수 있고, 이에 따라서 위상 고정 루프(200)의 개수가 감소되고, 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다.According to the technical idea of the present disclosure, a plurality of carrier receivers 110, 120, and 130 generate a necessary frequency signal based on a first frequency signal FS1 received from one phase locked loop 200, The carrier signals CS1 to CSn can be extracted from the received signal RS by using one frequency signal. That is, the plurality of carrier receivers 110, 120, and 130 may share one phase-locked loop 200, thereby reducing the number of the phase-locked loops 200, The required area and power consumption can be reduced.

도 2는 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 2 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure;

도 2를 참조하면, RFIC(10)는 제1 반송파 수신부(110), 제2 반송파 수신부(120) 및 위상 고정 루프(200)를 포함할 수 있다. 또한, 제1 반송파 수신부(110)는 제1 아날로그 수신 회로(111), 제1 아날로그-디지털 컨버터(115), 제1 디지털 수신 회로(116) 및 제1 주파수 분주기(118)를 포함하고, 제2 반송파 수신부(120)는 제2 아날로그 수신 회로(121), 제2 아날로그-디지털 컨버터(125), 제2 디지털 수신 회로(126) 및 제2 주파수 분주기(128)를 포함할 수 있다. 제2 반송파 수신부(120)의 동작은 제1 반송파 수신부(110)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다. Referring to FIG. 2, the RFIC 10 may include a first carrier receiver 110, a second carrier receiver 120, and a phase locked loop 200. The first carrier receiving unit 110 includes a first analog receiving circuit 111, a first analog-to-digital converter 115, a first digital receiving circuit 116 and a first frequency divider 118, The second carrier receiving unit 120 may include a second analog receiving circuit 121, a second analog-to-digital converter 125, a second digital receiving circuit 126 and a second frequency divider 128. The operation of the second carrier receiving unit 120 may be the same as or similar to the operation of the first carrier receiving unit 110, and a description thereof will be omitted.

위상 고정 루프(200)는 제1 주파수를 갖는 제1 주파수 신호(FS1)를 생성하고, 제1 주파수 분주기(118) 및 제2 주파수 분주기(128)에 출력할 수 있다. 제1 주파수 분주기(118)는 제1 주파수 신호(FS1)의 주파수를 나눔으로써 제2 주파수를 갖는 제2 주파수 신호(FS2)를 생성할 수 있다. 제2 주파수 분주기(128)는 제1 주파수 신호(FS1)의 주파수를 나눔으로써 제3 주파수를 갖는 제3 주파수 신호(FS3)를 생성할 수 있다. 일 실시예에서, 제2 주파수 및 제3 주파수는 제1 주파수보다 작을 수 있고, 제2 주파수는 제1 반송파 신호(CS1)에 대응하는 제1 채널에 대응되고, 제3 주파수는 제2 반송파 신호(CS2)에 대응하는 제2 채널에 대응될 수 있다.The phase locked loop 200 may generate a first frequency signal FS1 having a first frequency and output it to a first frequency divider 118 and a second frequency divider 128. The first frequency divider 118 may generate a second frequency signal FS2 having a second frequency by dividing the frequency of the first frequency signal FS1. The second frequency divider 128 can generate the third frequency signal FS3 having the third frequency by dividing the frequency of the first frequency signal FS1. In one embodiment, the second frequency and the third frequency may be less than the first frequency, the second frequency corresponds to the first channel corresponding to the first carrier signal CS1, the third frequency corresponds to the second carrier signal May correspond to a second channel corresponding to CS2.

제1 아날로그 수신 회로(111)는 수신 신호(RS)를 수신하고, 제2 주파수 신호(FS2)를 이용하여 수신 신호(RS)에 대한 처리를 수행함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 수신 신호(RS) 및 제1 아날로그 수신 신호(RS_A1)는 연속적인 크기를 갖는 아날로그 신호일 수 있다. 또한, 수신 신호(RS)에 대한 처리는 아날로그 영역에서의 믹싱, 필터링, 증폭 등을 포함할 수 있고 이에 관해서는 도 3에서 후술한다. The first analog receiving circuit 111 receives the received signal RS and generates a first analog received signal RS_A1 by performing a process on the received signal RS using the second frequency signal FS2 . The received signal RS and the first analog received signal RS_A1 may be analog signals of continuous magnitude. In addition, the processing for the received signal RS may include mixing, filtering, amplification, etc. in the analog domain, which will be described later in FIG.

제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)를 수신하고, 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 일 실시예에서, 제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)에 대한 샘플링을 수행함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다.The first analog-to-digital converter 115 may receive the first analog receive signal RS_A1 and generate the first digital receive signal RS_D1. In one embodiment, the first analog-to-digital converter 115 may generate a first digital received signal RS_D1 by performing sampling on the first analog received signal RS_A1.

제1 디지털 수신 회로(116)는 제1 디지털 수신 신호(RS_D1)를 수신하고, 제1 디지털 수신 신호(RS_D1)에 대한 처리를 수행함으로써 제1 반송파 신호(CS1)를 생성할 수 있다. The first digital receiving circuit 116 may generate the first carrier signal CS1 by receiving the first digital received signal RS_D1 and performing a process on the first digital received signal RS_D1.

본 개시의 기술적 사상에 따르면, 제1 반송파 수신부(110) 및 제2 반송파 수신부(120)는 공통의 위상 고정 루프(200)로부터 제1 주파수 신호(FS1)를 수신하고, 제1 주파수 신호(FS1)의 주파수를 변경시킨 주파수 신호를 이용하여 아날로그 영역에서 처리를 수행함으로써 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다. According to the technical idea of the present disclosure, the first carrier receiver 110 and the second carrier receiver 120 receive the first frequency signal FS1 from the common phase locked loop 200 and the first frequency signal FS1 The frequency and the area of the phase locked loop 200 can be reduced by performing processing in the analog domain using the frequency signal.

도 2에서는 두 개의 반송파 수신부(110, 120)가 하나의 위상 고정 루프(200)를 공유하는 실시예가 도시되어 있으나 이는 일 실시예 일 뿐이고, 두 개 이상의 반송파 수신부가 하나의 위상 고정 루프(200)를 공유하는 실시예에도 본 개시의 기술적 사상이 적용될 수 있음은 당연하다.2 shows an embodiment in which two carrier receivers 110 and 120 share one phase-locked loop 200. In this embodiment, two or more carrier- It is natural that the technical idea of the present disclosure can be applied to the embodiments sharing the same.

도 3은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.3 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 2 are omitted.

도 3을 참조하면, RFIC(10)는 제1 반송파 수신부(110), 제2 반송파 수신부(120) 및 위상 고정 루프(200)를 포함할 수 있고, 제1 반송파 수신부(110)는 제1 아날로그 수신 회로(111), 제1 아날로그-디지털 컨버터(115), 제1 디지털 수신 회로(116) 및 제1 주파수 분주기(118)를 포함하고, 제2 반송파 수신부(120)는 제2 아날로그 수신 회로(121), 제2 아날로그-디지털 컨버터(125), 제2 디지털 수신 회로(126) 및 제2 주파수 분주기(128)를 포함할 수 있다. 3, the RFIC 10 may include a first carrier receiving unit 110, a second carrier receiving unit 120, and a phase locked loop 200. The first carrier receiving unit 110 may include a first analog And a second frequency divider 118. The second carrier receiver 120 includes a first analog-to-digital converter 115, a first digital-to-digital converter 115, A second analog-to-digital converter 125, a second digital receive circuit 126, and a second frequency divider 128. The second analog-to-digital converter 125,

제1 아날로그 수신 회로(111)는 제1 수신 증폭기(112), 제1 아날로그 수신 믹서(113), 제1 아날로그 수신 필터(114)를 포함할 수 있고, 제1 디지털 수신 회로(116)는 제1 디지털 수신 믹서(117)를 포함할 수 있다. 제2 아날로그 수신 회로(121)는 제2 수신 증폭기(122), 제2 아날로그 수신 믹서(123), 제2 아날로그 수신 필터(124)를 포함할 수 있고, 제2 디지털 수신 회로(126)는 제2 디지털 수신 믹서(127)를 포함할 수 있다. 제2 반송파 수신부(120)의 동작은 제1 반송파 수신부(110)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.The first analog receiving circuit 111 may include a first receiving amplifier 112, a first analog receiving mixer 113 and a first analog receiving filter 114, 1 < / RTI > digital receive mixer 117, as shown in FIG. The second analog receiving circuit 121 may include a second receiving amplifier 122, a second analog receiving mixer 123 and a second analog receiving filter 124, 2 < / RTI > digital receive mixer 127, as shown in FIG. The operation of the second carrier receiving unit 120 may be the same as or similar to the operation of the first carrier receiving unit 110, and a description thereof will be omitted.

제1 수신 증폭기(112)는 수신 신호(RS)를 증폭시킴으로써 제1 증폭 수신 신호(RS1)를 생성할 수 있다. 일 예시에서 제1 수신 증폭기(112)는 저 잡은 증폭기(Low Noise Amplifier;LNA)일 수 있다. 제1 아날로그 수신 믹서(113)는 제1 증폭 수신 신호(RS1) 및 제2 주파수 신호(FS2)를 수신하고, 제1 증폭 수신 신호(RS1)의 주파수를 제2 주파수 신호(FS2)에 기초하여 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 일 실시예에서, 제2 주파수 신호(FS2)는 제2 주파수를 가질 수 있고, 제1 아날로그 수신 믹서(113)는 제1 수신 신호(RS1)를 제2 주파수에 기초하여 다운-컨버팅(Down-Converting)시킴으로써 제1 수신 신호(RS1)를 미리 결정된 채널에 위치시킬 수 있다. The first receiving amplifier 112 may generate the first amplified received signal RS1 by amplifying the received signal RS. In one example, the first receive amplifier 112 may be a Low Noise Amplifier (LNA). The first analog receive mixer 113 receives the first amplified receive signal RS1 and the second frequency signal FS2 and supplies the frequency of the first amplified receive signal RS1 to the first analog receive mixer 113 based on the second frequency signal FS2 The first mix reception signal RS_M1 can be generated. In one embodiment, the second frequency signal FS2 may have a second frequency and the first analog receive mixer 113 may downconvert the first received signal RS1 based on the second frequency, Converting the first received signal RS1 to a predetermined channel.

제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 도 3에서 제1 아날로그 수신 필터(114) 및 제2 아날로그 수신 필터(124)는 저대역 필터(Low Pass Filter;LPF)로 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 제1 아날로그 수신 필터(114) 및 제2 아날로그 수신 필터(124)는 대역 필터(Band Pass Filter;BPF) 또는 고대역 필터(High Pass Filter;HPF)일 수 있다.The first analog receive filter 114 may generate a first analog receive signal RS_A1 by filtering the first mix receive signal RS_M1. 3, the first analog receive filter 114 and the second analog receive filter 124 are illustrated as a low pass filter (LPF), but the technical idea of the present disclosure is not limited thereto, The reception filter 114 and the second analog reception filter 124 may be a band pass filter (BPF) or a high pass filter (HPF).

제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)를 기초로 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 제1 디지털 수신 믹서(117)는 디지털 영역에서 제1 디지털 수신 신호(RS_D1)의 주파수를 조절함으로써 제1 반송파 신호(CS1)를 생성하고, 모뎀(도 1, 20)에 출력할 수 있다. 본 개시의 기술적 사상에 따르면, 제1 아날로그 수신 믹서(113) 및 제1 디지털 수신 믹서(117)에 의한 2-스텝 믹싱을 통해 수신 신호에 대한 세밀한 주파수 조절이 가능하다. The first analog-to-digital converter 115 may generate the first digital received signal RS_D1 based on the first analog received signal RS_A1. The first digital reception mixer 117 generates the first carrier signal CS1 by adjusting the frequency of the first digital reception signal RS_D1 in the digital domain and outputs the first carrier signal CS1 to the modem (FIGS. 1 and 20). According to the technical idea of the present disclosure, it is possible to fine-tune the frequency of a received signal through two-step mixing by the first analog receiving mixer 113 and the first digital receiving mixer 117.

도 4는 본 개시의 예시적 실시예에 따른 반송파 수신부의 동작 방법을 나타내는 순서도이다.4 is a flowchart illustrating a method of operating a carrier receiver according to an exemplary embodiment of the present disclosure.

도 3 및 도 4를 참조하면, 반송파 수신부(110)는 수신 신호(RS)를 증폭시킴으로써 제1 증폭 수신 신호(RS1)를 생성할 수 있다(S110). 반송파 수신부(110)는 위상 고정 루프(PLL)(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 제2 주파수 신호(FS2)를 생성할 수 있다(S120). 반송파 수신부(110)는 제2 주파수 신호(FS2)를 이요하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다(S130). 반송파 수신부(110)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다(S140). 반송파 수신부(110)는 제1 아날로그 수신 신호(RS_A1)를 샘플링함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다(S150). 반송파 수신부(110)는 디지털 영역에서 제1 디지털 수신 신호의 주파수를 조절함으로써 제1 반송파 신호(CS1)를 생성할 수 있다(S160).3 and 4, the carrier receiver 110 may generate the first amplified received signal RS1 by amplifying the received signal RS (S110). The carrier receiver 110 may generate the second frequency signal FS2 based on the first frequency signal FS1 received from the PLL 200 in operation S120. The carrier receiver 110 may generate the first mix reception signal RS_M1 by adjusting the frequency of the first amplification reception signal RS1 by applying the second frequency signal FS2 at step S130. The carrier receiver 110 may generate a first analog receive signal RS_A1 by filtering the first mix receive signal RS_M1 (S140). The carrier receiving unit 110 may generate the first digital received signal RS_D1 by sampling the first analog received signal RS_A1 (S150). The carrier receiver 110 can generate the first carrier signal CS1 by adjusting the frequency of the first digital received signal in the digital domain (S160).

도 5a 내지 도 5c는 본 개시의 예시적 실시예에 따른 아날로그 수신 회로의 동작 방법을 나타내는 그래프이다. 도 5a 내지 도 5c에 도시된 그래프의 x축은 주파수(freq)를 나타낼 수 있고, y축은 전력의 세기(PWR)를 나타낼 수 있다.Figures 5A-5C are graphs illustrating a method of operation of an analog receive circuit in accordance with an exemplary embodiment of the present disclosure. The x-axis of the graph shown in Figs. 5A to 5C may represent the frequency freq, and the y-axis may represent the power PWR.

도 3 및 도 5a를 참조하면, 제1 수신 증폭기(112)는 수신 신호(RS)를 증폭함으로써 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 포함하는 제1 증폭 수신 신호(RS1)를 생성할 수 있다. 제1 증폭 수신 신호(RS1)에 포함되는 제1 반송파 신호(CS1)는 제1 채널(CH1)에 위치할 수 있고, 제2 반송파 신호(CS2)는 제2 채널(CH2)에 위치할 수 있다.3 and 5A, the first receiving amplifier 112 amplifies the received signal RS to generate a first amplified received signal RS1 including a first carrier signal CS1 and a second carrier signal CS2, Can be generated. The first carrier signal CS1 included in the first amplified received signal RS1 may be located in the first channel CH1 and the second carrier signal CS2 may be located in the second channel CH2 .

도 3 및 도 5b를 참조하면, 제1 아날로그 수신 믹서(113)는 제2 주파수(f2)를 갖는 제2 주파수 신호(FS2)를 이용하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 제1 믹스 수신 신호(RS_M1)에 포함되는 제1 반송파 신호(CS1)는 미리 결정된 채널(PC)에 위치할 수 있다.3 and 5B, the first analog receiving mixer 113 adjusts the frequency of the first amplified received signal RS1 using the second frequency signal FS2 having the second frequency f2, 1 mix reception signal RS_M1. The first carrier signal CS1 included in the first mix reception signal RS_M1 may be located on a predetermined channel PC.

도 3 및 도 5c를 참조하면, 제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 일 실시예에서, 제1 아날로그 수신 필터(114)는 미리 결정된 채널(PC)에 대한 필터링을 통해서 미리 결정된 채널(PC) 외의 신호를 제거할 수 있다. 도 5c의 실시예에서, 제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)에 포함되는 제2 반송파 신호(CS2)를 제거함으로써 제1 반송파 수신 신호(CS1)만을 포함하는 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. Referring to FIGS. 3 and 5C, the first analog receive filter 114 may generate a first analog receive signal RS_A1 by filtering the first mix receive signal RS_M1. In one embodiment, the first analog receive filter 114 may remove signals outside the predetermined channel (PC) through filtering on a predetermined channel (PC). 5C, the first analog receive filter 114 removes the second carrier signal CS2 included in the first mix reception signal RS_M1, thereby removing the first carrier reception signal CS1, It is possible to generate the analog received signal RS_A1.

도 6은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.6 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 3 will be omitted.

도 6을 참조하면, RFIC(10a)는 제1 반송파 수신부(110a), 제2 반송파 수신부(120a) 및 위상 고정 루프(200a)를 포함할 수 있고, 제1 반송파 수신부(110a)는 제1 수신 증폭기(112a), 제1 아날로그 수신 믹서(113a), 제1 아날로그 수신 필터(114a), 제1 아날로그-디지털 컨버터(115a), 제1 디지털 수신 믹서(117a), 제1 주파수 분주기(118_1a), 제2 주파수 분주기(118_2a), 제3 주파수 분주기(118_3a) 및 제1 주파수 스위치(118_4a)를 포함하고, 제2 반송파 수신부(120a)는 제2 수신 증폭기(122a), 제2 아날로그 수신 믹서(123a), 제2 아날로그 수신 필터(124a), 제2 아날로그-디지털 컨버터(125a), 제2 디지털 수신 믹서(127a), 제4 주파수 분주기(128_1a), 제5 주파수 분주기(128_2a), 제6 주파수 분주기(128_3a) 및 제2 주파수 스위치(128_4a)를 포함할 수 있다. 제2 반송파 수신부(120a)의 동작은 제1 반송파 수신부(110a)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.6, the RFIC 10a may include a first carrier receiving unit 110a, a second carrier receiving unit 120a and a phase locked loop 200a. The first carrier receiving unit 110a may include a first receiving unit 110a, An amplifier 112a, a first analog receive mixer 113a, a first analog receive filter 114a, a first analog-to-digital converter 115a, a first digital receive mixer 117a, a first frequency divider 118_1a, A second frequency divider 118_2a, a third frequency divider 118_3a and a first frequency switch 118_4a. The second carrier receiver 120a includes a second reception amplifier 122a, A second analog receive filter 124a, a second analog-to-digital converter 125a, a second digital receive mixer 127a, a fourth frequency divider 128_1a, a fifth frequency divider 128_2a, A sixth frequency divider 128_3a, and a second frequency switch 128_4a. The operation of the second carrier receiving unit 120a may be the same as or similar to the operation of the first carrier receiving unit 110a, and a description thereof will be omitted.

제1 주파수 분주기(118_1a)는 수신한 제1 주파수 신호(FS1)를 기초로 제2 주파수를 갖는 제2 주파수 신호(FS2)를 생성하고, 제2 주파수 분주기(118_2a)는 수신한 제1 주파수 신호(FS1)를 기초로 제3 주파수를 갖는 제3 주파수 신호(FS3)를 생성하고, 제3 주파수 분주기(118_3a)는 수신한 제1 주파수 신호(FS1)를 기초로 제4 주파수를 갖는 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 주파수 스위치(118_4a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 제2 주파수 신호(FS2), 제3 주파수 신호(FS3) 및 제4 주파수 신호(FS4) 중 어느 하나를 제1 아날로그 수신 믹서(113a)에 출력할 수 있다. 일 예시에서, 제2 주파수는 제3 주파수보다 높고, 제3 주파수는 제4 주파수보다 높을 수 있다. The first frequency divider 118_1a generates a second frequency signal FS2 having a second frequency based on the received first frequency signal FS1 and the second frequency divider 118_2a generates the second frequency signal FS2 having the second frequency, Generates a third frequency signal FS3 having a third frequency based on the frequency signal FS1 and the third frequency divider 118_3a generates a third frequency signal FS3 having a fourth frequency based on the received first frequency signal FS1 It is possible to generate the fourth frequency signal FS4. The first frequency switch 118_4a selects any one of the second frequency signal FS2, the third frequency signal FS3 and the fourth frequency signal FS4 based on the first frequency selection signal Sig_FS1, And output it to the mixer 113a. In one example, the second frequency may be higher than the third frequency, and the third frequency may be higher than the fourth frequency.

본 개시의 일 실시예에 따르면, 제1 반송파 수신부(110a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 제1 증폭 수신 신호(RS1)에 대해서 선택적으로 주파수를 조절할 수 있다. 결과적으로, 제1 반송파 수신부(110a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 수신 신호(RS)로부터 반송파 신호를 선택적으로 추출할 수 있다. According to an embodiment of the present disclosure, the first carrier receiver 110a can selectively adjust the frequency of the first amplified received signal RS1 based on the first frequency selective signal Sig_FS1. As a result, the first carrier receiver 110a can selectively extract the carrier signal from the received signal RS based on the first frequency selection signal Sig_FS1.

도 6에서는 제1 반송파 수신부(110a)에 포함되는 복수의 주파수 분주기들(118_1a, 118_2a, 118_3a)에서 출력되는 복수의 주파수 신호들(FS2, FS3, FS4)과 제2 반송파 수신부(120a)에 포함되는 복수의 주파수 분주기들(128_1a, 128_2a, 128_3a)에서 출력되는 복수의 주파수 신호들(FS5, FS6, FS7)이 서로 다른 것으로 도시되어 있으나, 일 실시예에서, 복수의 주파수 분주기들(118_1a, 118_2a, 118_3a)에서 출력되는 복수의 주파수 신호들(FS2, FS3, FS4)과 복수의 주파수 분주기들(128_1a, 128_2a, 128_3a)에서 출력되는 복수의 주파수 신호들(FS5, FS6, FS7)은 대응되는 주파수 신호들 끼리 서로 같은 주파수를 가질 수 있다. 6 shows a case where a plurality of frequency signals FS2, FS3 and FS4 output from a plurality of frequency dividers 118_1a, 118_2a and 118_3a included in the first carrier receiving unit 110a and a plurality of frequency signals FS2, FS3 and FS4 output from the second carrier receiving unit 120a Although a plurality of frequency signals FS5, FS6, and FS7 output from a plurality of frequency dividers 128_1a, 128_2a, and 128_3a are shown to be different from each other, in one embodiment, a plurality of frequency dividers A plurality of frequency signals FS5, FS6, and FS7 output from a plurality of frequency dividers FS_1, FS_1, FS_1 and FS_2 outputted from the frequency dividers 118_1a, 118_2a, and 118_3a and a plurality of frequency dividers 128_1a, 128_2a, and 128_3a, The corresponding frequency signals may have the same frequency with each other.

또한, 도 6에서는 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 3개의 주파수 분주기들을 포함하는 실시예가 도시되어 있으나, 이는 일 실시예이고, 또 다른 실시예에서 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각은 2개보다 많거나 적은 주파수 분주기들을 포함할 수 있다. 6, each of the first carrier receiver 110a and the second carrier receiver 120a includes three frequency dividers. However, this is an embodiment, and in another embodiment, Each of the receiver 110a and the second carrier receiver 120a may include more or less than two frequency dividers.

도 6에서는 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 복수의 주파수 분주기들 및 주파수를 선택하는 주파수 스위치를 포함하는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 제1 주파수 신호(FS1)에 기초하여 복수의 주파수 신호들을 선택적으로 출력하는 주파수 분주기를 포함하는 실시예에 모두 적용될 수 있음은 이해되어야 할 것이다.In FIG. 6, the first carrier receiver 110a and the second carrier receiver 120a each include a frequency switch for selecting a plurality of frequency divisions and frequencies. However, the technical idea of the present disclosure is limited to And the frequency dividers in which the first and second carrier reception units 110a and 120a selectively output a plurality of frequency signals based on the first frequency signal FS1 It should be understood.

도 7은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2과 중복되는 내용은 생략한다.7 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 2 will be omitted.

도 7을 참조하면, RFIC(10b)는 제1 반송파 수신부(110b), 제2 반송파 수신부(120b) 및 위상 고정 루프(200b)를 포함할 수 있다. 또한, 제1 반송파 수신부(110b)는 제1 아날로그 수신 회로(111b), 제1 아날로그-디지털 컨버터(115b), 제1 디지털 수신 회로(116b), 제1 주파수 분주기(118b) 및 제3 주파수 분주기(119b)를 포함하고, 제2 반송파 수신부(120b)는 제2 아날로그 수신 회로(121b), 제2 아날로그-디지털 컨버터(125b), 제2 디지털 수신 회로(126b), 제2 주파수 분주기(128b) 및 제4 주파수 분주기(129b)를 포함할 수 있다. 제2 반송파 수신부(120b)의 동작은 제1 반송파 수신부(110b)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다. Referring to FIG. 7, the RFIC 10b may include a first carrier receiving unit 110b, a second carrier receiving unit 120b, and a phase locked loop 200b. The first carrier receiving unit 110b includes a first analog receiving circuit 111b, a first analog-digital converter 115b, a first digital receiving circuit 116b, a first frequency divider 118b, And the second carrier receiver 120b includes a second analog receiving circuit 121b, a second analog-to-digital converter 125b, a second digital receiving circuit 126b, a second frequency divider 119b, A second frequency divider 128b and a fourth frequency divider 129b. The operation of the second carrier receiving unit 120b may be the same as or similar to the operation of the first carrier receiving unit 110b, and a description thereof will be omitted.

제3 주파수 분주기(119b)는 위상 고정 루프(200b)로부터 제1 주파수 신호(FS1)를 수신하고, 제4 주파수를 갖는 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 아날로그-디지털 컨버터(115b)는 제4 주파수 신호(FS4)에 기초하여 제1 아날로그 수신 신호(RS_A1)를 샘플링함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 일 실시예에서, 제4 주파수 신호(FS4)는 제2 반송파 수신기(120b)의 제5 주파수 신호(FS5)와 같은 주파수를 가질 수 있고, 또 다른 실시예에서, 제4 주파수 신호(FS4)는 제2 반송파 수신기(120b)의 제5 주파수 신호(FS5)와 다른 주파수를 가질 수 있다.The third frequency divider 119b may receive the first frequency signal FS1 from the phase locked loop 200b and generate a fourth frequency signal FS4 with the fourth frequency. The first analog-to-digital converter 115b may generate the first digital received signal RS_D1 by sampling the first analog received signal RS_A1 based on the fourth frequency signal FS4. In one embodiment, the fourth frequency signal FS4 may have the same frequency as the fifth frequency signal FS5 of the second carrier receiver 120b, and in another embodiment the fourth frequency signal FS4 may have the same frequency And may have a different frequency than the fifth frequency signal FS5 of the second carrier receiver 120b.

도 7에서는 제1 아날로그-디지털 컨버터(115b) 및 제2 아날로그-디지털 컨버터(125b) 모두가 주파수 분주기(119b, 129b)로부터 분주된 주파수 신호(FS4, FS5)를 이용하여 아날로그-디지털 변환을 수행하는 실시예가 도시되어 있으나, 또 다른 실시예에서, 제1 아날로그-디지털 컨버터(115b) 및 제2 아날로그-디지털 컨버터(125b) 중 적어도 하나는 위상 고정 루프(200b)로부터 직접 제1 주파수 신호(FS1)를 수신하고, 제1 주파수 신호(FS1)를 이용하여 아날로그-디지털 변환을 수행할 수 있다.7, both the first analog-to-digital converter 115b and the second analog-to-digital converter 125b perform analog-to-digital conversion using the frequency signals FS4 and FS5 divided from the frequency dividers 119b and 129b At least one of the first analog-to-digital converter 115b and the second analog-to-digital converter 125b is connected directly to the first frequency signal (" FS1), and perform analog-to-digital conversion using the first frequency signal FS1.

도 7에서는 복수의 반송파 수신기(110b, 120b)에 포함되는 복수의 아날로그 수신 회로들(111b, 121b) 및 복수의 아날로그-디지털 컨버터들(115b, 125b)이 위상 고정 루프(200b)를 공유하는 실시예가 도시되어 있으나, 이는 일 실시예 일 뿐이고, 또 다른 실시예에서 복수의 아날로그 수신 회로들(111b, 121b)이 아닌 복수의 아날로그-디지털 컨버터들(115b, 125b) 만이 위상 고정 루프(200b)를 공유할 수 있다.In FIG. 7, a plurality of analog receiving circuits 111b and 121b and a plurality of analog-digital converters 115b and 125b included in the plurality of carrier receivers 110b and 120b share the phase locked loop 200b Only a plurality of analog-to-digital converters 115b and 125b other than a plurality of analog receiving circuits 111b and 121b are provided in the phase locked loop 200b in an alternative embodiment You can share.

도 8은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.8 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 3 will be omitted.

도 8을 참조하면, RFIC(10c)는 제1 반송파 수신부(110c), 제2 반송파 수신부(120c) 및 위상 고정 루프(200c)를 포함할 수 있고, 제1 반송파 수신부(110c)는 제1 아날로그 수신 회로(111c), 제1 아날로그-디지털 컨버터(115c), 제1 디지털 수신 회로(116c) 및 제1 주파수 분주기(118c)를 포함하고, 제2 반송파 수신부(120c)는 제2 아날로그 수신 회로(121c), 제2 아날로그-디지털 컨버터(125c), 제2 디지털 수신 회로(126c) 및 제2 주파수 분주기(128c)를 포함할 수 있다. 8, the RFIC 10c may include a first carrier receiver 110c, a second carrier receiver 120c, and a phase locked loop 200c. The first carrier receiver 110c may include a first analogue receiver And a second frequency divider 118c. The second carrier receiving unit 120c includes a first analog-to-digital converter 115c, a first digital-to-analog converter 115c, a first digital receiving circuit 116c, and a first frequency divider 118c. A second analog-to-digital converter 125c, a second digital receive circuit 126c, and a second frequency divider 128c.

제1 아날로그 수신 회로(111c)는 제1 수신 증폭기(112c), 제1 아날로그 수신 믹서(113c)를 포함할 수 있고, 제1 디지털 수신 회로(116c)는 제1 디지털 수신 필터(114c) 및 제1 디지털 수신 믹서(117c)를 포함할 수 있다. 제2 아날로그 수신 회로(121c)는 제2 수신 증폭기(122c), 제2 아날로그 수신 믹서(123c) 를 포함할 수 있고, 제2 디지털 수신 회로(126c)는 제2 디지털 수신 필터(124c) 및 제2 디지털 수신 믹서(127c)를 포함할 수 있다. 제2 반송파 수신부(120c)의 동작은 제1 반송파 수신부(110c)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.The first analog receiving circuit 111c may include a first receiving amplifier 112c and a first analog receiving mixer 113c and the first digital receiving circuit 116c may include a first digital receiving filter 114c and a first digital receiving circuit 114c. 1 digital receive mixer 117c. The second analog receiving circuit 121c may include a second receiving amplifier 122c and a second analog receiving mixer 123c and the second digital receiving circuit 126c may include a second digital receiving filter 124c and a second analog receiving mixer 123c. 2 digital receive mixer 127c. The operation of the second carrier receiving unit 120c may be the same as or similar to the operation of the first carrier receiving unit 110c, and a description thereof will be omitted.

제1 아날로그 수신 믹서(113c)는 제2 주파수 신호(FS2)에 기초하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 제1 아날로그-디지털 컨버터(115c)는 제1 믹스 수신 신호(RS_M1)에 대한 샘플링을 통해 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 제1 디지털 수신 필터(114c)는 디지털 영역에서 제1 디지털 수신 신호(RS_D1)의 주파수를 조절함으로써 제3 디지털 수신 신호(RS_D3)를 생성할 수 있다. 제1 디지털 수신 믹서(117c)는 디지털 영역에서 제1 디지털 수신 신호(RS_D3)를 필터링함으로써 제1 반송파 신호(CS1)를 생성할 수 있다. The first analog reception mixer 113c may generate the first mix reception signal RS_M1 by adjusting the frequency of the first amplification reception signal RS1 based on the second frequency signal FS2. The first analog-to-digital converter 115c may generate the first digital received signal RS_D1 through sampling for the first mixed receive signal RS_M1. The first digital reception filter 114c may generate a third digital reception signal RS_D3 by adjusting the frequency of the first digital reception signal RS_D1 in the digital domain. The first digital receiving mixer 117c may generate the first carrier signal CS1 by filtering the first digital received signal RS_D3 in the digital domain.

도 9는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.9 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 1 will be omitted.

도 9를 참조하면, 무선 통신 장치(1)는 RFIC(10) 및 모뎀(20)을 포함할 수 있고, RFIC(10)는 복수의 반송파 송신부들(310, 320, 330) 및 위상 고정 루프(200)를 포함할 수 있다. 위상 고정 루프(200)는 복수의 반송파 송신부들(310, 320, 330) 각각에 제1 주파수 신호(FS1)를 출력할 수 있다. 9, the wireless communication device 1 may include an RFIC 10 and a modem 20, and the RFIC 10 may include a plurality of carrier transmitters 310, 320, 330 and a phase locked loop 200). The phase locked loop 200 may output a first frequency signal FS1 to each of the plurality of carrier transmitters 310, 320, and 330. [

복수의 반송파 송신부들(310, 320, 330) 각각은 모뎀(20)으로부터 복수의 반송파 신호들(CS1~CSn)을 수신하고, 제1 주파수 신호(FS1)에 기초하여 생성한 주파수 신호를 이용하여 복수의 반송파 신호들(CS1~CSn)에 대한 처리(예를 들면, 필터링, 믹싱, 증폭)를 수행함으로써 송신 신호(TS)를 생성할 수 있다. 일 예시에서, 제1 반송파 송신부(310)는 제1 주파수 신호(FS1)에 기초하여 생성한 제2 주파수 신호를 이용하여 제1 반송파 신호(CS1)에 대한 처리를 수행하고, 제2 반송파 송신부(320)는 제1 주파수 신호(FS1)에 기초하여 생성한 제3 주파수 신호를 이용하여 제2 반송파 신호(CS2)에 대한 처리를 수행하고, 처리를 수행하느 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 병합함으로써 송신 신호(TS)를 생성할 수 있다. RFIC(10)는 안테나(Ant)를 통해 송신 신호(TS)를 외부로 송출할 수 있다. Each of the plurality of carrier transmission units 310, 320 and 330 receives the plurality of carrier signals CS1 to CSn from the modem 20 and uses the frequency signal generated based on the first frequency signal FS1 The transmission signal TS can be generated by performing processing (for example, filtering, mixing, and amplification) on a plurality of carrier signals CS1 to CSn. In one example, the first carrier transmitter 310 performs a process on the first carrier signal CS1 using the second frequency signal generated based on the first frequency signal FS1, and the second carrier transmitter 320 performs processing on the second carrier signal CS2 using the third frequency signal generated based on the first frequency signal FS1 and outputs the first carrier signal CS1 and the second carrier signal CS2, The transmission signal TS can be generated by merging the carrier signal CS2. The RFIC 10 can transmit the transmission signal TS to the outside through the antenna Ant.

본 개시의 기술적 사상에 따르면, 복수의 반송파 송신부들(310, 320, 330)은 하나의 위상 고정 루프(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 필요한 주파수 신호를 생성하고, 생성한 주파수 신호를 이용하여 복수의 반송파 신호들(CS1~CSn)에 대한 처리를 수행할 수 있다. 즉, 복수의 반송파 송신부들(310, 320, 330)는 하나의 위상 고정 루프(200)를 공유할 수 있고, 이에 따라서 위상 고정 루프(200)의 개수가 감소되고, 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다.According to the technical idea of the present disclosure, a plurality of carrier transmitters 310, 320, and 330 generate a necessary frequency signal based on a first frequency signal FS1 received from one phase locked loop 200, It is possible to perform processing on the plurality of carrier signals CS1 to CSn by using one frequency signal. That is, the plurality of carrier transmitters 310, 320, and 330 may share one phase locked loop 200, thereby reducing the number of phase locked loops 200, The required area and power consumption can be reduced.

도 10은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.10 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 3 will be omitted.

도 10을 참조하면, RFIC(10)는 제1 반송파 송신부(310), 제2 반송파 송신부(320) 및 위상 고정 루프(200)를 포함할 수 있다. 또한, 제1 반송파 송신부(310)는 제1 아날로그 송신 회로(311), 제1 디지털-아날로그 컨버터(315), 제1 디지털 송신 회로(316), 제1 주파수 분주기(318) 및 제3 주파수 분주기(319)를 포함하고, 제2 반송파 송신부(320)는 제2 아날로그 송신 회로(321), 제2 디지털-아날로그 컨버터(325), 제2 디지털 송신 회로(326) 및 제2 주파수 분주기(328) 및 제4 주파수 분주기(329)를 포함할 수 있다. Referring to FIG. 10, the RFIC 10 may include a first carrier transmitter 310, a second carrier transmitter 320, and a phase locked loop 200. The first carrier transmitting section 310 includes a first analog transmitting circuit 311, a first digital-to-analog converter 315, a first digital transmitting circuit 316, a first frequency divider 318, And the second carrier transmission section 320 includes a second analog transmission circuit 321, a second digital-analog converter 325, a second digital transmission circuit 326, A second frequency divider 328 and a fourth frequency divider 329.

제1 아날로그 송신 회로(311)는 제1 송신 증폭기(312), 제1 아날로그 송신 믹서(313), 제1 아날로그 송신 필터(314)를 포함할 수 있고, 제1 디지털 송신 회로(316)는 제1 디지털 송신 믹서(317)를 포함할 수 있다. 제2 아날로그 송신 회로(321)는 제2 송신 증폭기(322), 제2 아날로그 송신 믹서(323), 제2 아날로그 송신 필터(324)를 포함할 수 있고, 제2 디지털 송신 회로(326)는 제2 디지털 송신 믹서(327)를 포함할 수 있다. 제2 반송파 송신부(320)의 동작은 제1 반송파 송신부(310)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.The first analog transmission circuit 311 may include a first transmission amplifier 312, a first analog transmission mixer 313 and a first analog transmission filter 314, 1 < / RTI > digital transmit mixer 317. [ The second analog transmission circuit 321 may include a second transmission amplifier 322, a second analog transmission mixer 323 and a second analog transmission filter 324, 2 < / RTI > digital transmit mixer 327, as shown in FIG. Since the operation of the second carrier transmitter 320 may be the same as or similar to the operation of the first carrier transmitter 310, a description thereof will be omitted.

제1 디지털 송신 믹서(317)는 디지털 영역에서 제1 반송파 신호(CS1)의 주파수를 조절함으로써 제1 디지털 송신 신호(TS_D1)를 생성할 수 있다. 또한, 제3 주파수 분주기(319)는 제1 주파수 신호(FS1)를 기초로 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 디지털-아날로그 컨버터(315)는 제4 주파수 신호(FS4)를 수신하고, 제4 주파수 신호(FS4)를 이용하여 제1 디지털 송신 신호(TS_D1)로부터 제1 아날로그 송신 신호(TS_A1)를 생성할 수 있다. 제1 아날로그 송신 필터(314)는 제1 아날로그 송신 신호(TS_A1)를 필터링함으로써 제3 아날로그 송신 신호(TS_A3)를 생성할 수 있다. 제1 주파수 분주기(319)는 제1 주파수 신호(FS1)를 기초로 제2 주파수 신호(FS2)를 생성할 수 있고, 제1 아날로그 수신 믹서(313)는 제2 주파수 신호(FS2)를 이용하여 제3 아날로그 송신 신호(TS_A3)의 주파수를 조절함으로써 제1 송신 신호(TS1)를 생성할 수 있다. 제1 송신 증폭기(312)는 제1 송신 신호(TS1)를 증폭시킨 후 출력할 수 있다. 일 예시에서 제1 송신 증폭기(312)는 전력 증폭기(Power Amplifier;PA)일 수 있다.The first digital transmission mixer 317 can generate the first digital transmission signal TS_D1 by adjusting the frequency of the first carrier signal CS1 in the digital domain. Also, the third frequency divider 319 can generate the fourth frequency signal FS4 based on the first frequency signal FS1. The first digital-to-analog converter 315 receives the fourth frequency signal FS4 and generates a first analogue transmission signal TS_A1 from the first digital transmission signal TS_D1 using the fourth frequency signal FS4 can do. The first analog transmit filter 314 may generate a third analog transmit signal TS_A3 by filtering the first analog transmit signal TS_A1. The first frequency divider 319 may generate the second frequency signal FS2 based on the first frequency signal FS1 and the first analogue receive mixer 313 may use the second frequency signal FS2 The first transmission signal TS1 can be generated by adjusting the frequency of the third analog transmission signal TS_A3. The first transmission amplifier 312 amplifies the first transmission signal TS1 and outputs the amplified first transmission signal TS1. In one example, the first transmit amplifier 312 may be a power amplifier (PA).

도시되지는 않았지만, RFIC(10)는 제1 송신 신호(TS1) 및 제2 송신 신호(TS2)를 병합하는 병합 회로를 더 포함할 수 있고, 병합 회로는 제1 반송파 송신부(310)로부터 수신한 제1 송신 신호(TS1) 및 제2 반송파 송신부(320)로부터 수신한 제2 송신 신호(TS2)를 병합함으로써 송신 신호를 생성하고, 생성된 송신 신호를 안테나를 통해 외부로 출력할 수 있다.Although not shown, the RFIC 10 may further include a merging circuit for merging the first transmission signal TS1 and the second transmission signal TS2, The transmission signal can be generated by merging the first transmission signal TS1 and the second transmission signal TS2 received from the second carrier transmitter 320 and output the generated transmission signal to the outside through the antenna.

도 10에서는 복수의 반송파 송신부(310, 320) 각각에 포함되는 아날로그 송신 믹서(313, 323) 및 디지털-아날로그 컨버터(315, 325)에 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호가 출력되는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 3과 유사하게 아날로그 송신 믹서(313, 323)에만 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호가 출력되는 실시예에도 적용될 수 있다.10, a frequency signal generated based on the first frequency signal FS1 is supplied to the analog transmission mixers 313 and 323 and the digital-analog converters 315 and 325 included in each of the plurality of carrier transmission units 310 and 320 However, the technical idea of the present disclosure is not limited to this, and a frequency signal generated based on the first frequency signal FS1 may be outputted only to the analog transmission mixers 313 and 323 similarly to FIG. 3 But can also be applied to the embodiment.

또한, 도 10에서는 아날로그 송신 믹서(313, 312)에 하나의 주파수 분주기(318, 328)로부터 생성된 주파수 신호(FS2, FS3)가 출력되는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 6과 유사하게 복수의 주파수 분주기로부터 생성된 복수의 주파수 신호가 선택적으로 아날로그 송신 믹서(313, 312)에 출력되는 실시예에도 적용될 수 있다.10 shows an embodiment in which the frequency signals FS2 and FS3 generated from one frequency divider 318 and 328 are outputted to the analog transmission mixers 313 and 312. However, The present invention is not limited and can be applied to an embodiment in which a plurality of frequency signals generated from a plurality of frequency dividers are selectively output to analog transmission mixers 313 and 312 similarly to Fig.

또한, 도 10에서는 아날로그 송신 처리기(311, 321)가 송신 증폭기(312, 322), 아날로그 송신 믹서(313, 323) 및 아날로그 송신 필터(314, 324)를 포함하는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 8과 유사하게 아날로그 송신 처리기(311, 321)가 송신 증폭기(312, 322) 및 아날로그 송신 믹서(313, 323)를 포함하고, 디지털 송신 처리기(316, 326)가 디지털 송신 필터 및 디지털 송신 믹서를 포함하는 실시예에도 적용될 수 있다. 10 shows an embodiment in which analog transmit processors 311 and 321 include transmit amplifiers 312 and 322, analog transmit mixers 313 and 323 and analog transmit filters 314 and 324, Analogue transmission processors 311 and 321 include transmission amplifiers 312 and 322 and analog transmission mixers 313 and 323 and digital transmission processors 316 and 326 ) May be applied to an embodiment including a digital transmission filter and a digital transmission mixer.

도 11은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2 및 도 10과 중복되는 내용은 생략한다.11 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. 2 and 10 will be omitted.

도 11을 참조하면, RFIC(10d)는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부(310d, 320d, 330d) 및 위상 고정 루프(200d)를 포함할 수 있다. 또한, 복수의 반송파 수신부들(110d, 120d, 130d) 각각은 아날로그 수신 회로(111d), 아날로그 디지털 컨버터(115d), 디지털 수신 회로(116d) 및 제1 주파수 분주기(118d)를 포함할 수 있고, 복수의 반송파 송신부들(310d, 320d, 330d) 각각은 아날로그 송신 회로(311d), 디지털 아날로그 컨버터(315d), 디지털 송신 회로(316d) 및 제2 주파수 분주기(318d)를 포함할 수 있다. Referring to FIG. 11, the RFIC 10d may include a plurality of carrier receivers 110d, 120d, and 130d, a plurality of carrier transmitters 310d, 320d, and 330d, and a phase locked loop 200d. Each of the plurality of carrier receivers 110d, 120d and 130d may include an analog receiving circuit 111d, an analog digital converter 115d, a digital receiving circuit 116d and a first frequency divider 118d Each of the plurality of carrier transmitters 310d, 320d and 330d may include an analog transmit circuit 311d, a digital to analog converter 315d, a digital transmit circuit 316d and a second frequency divider 318d.

위상 고정 루프(200d)는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부들(310d, 320d, 330d) 각각에 제1 주파수 신호(FS1)를 출력할 수 있고, 제1 주파수 분주기(118d)는 제1 주파수 신호(FS1)를 기초로 생성한 제2 주파수 신호(FS2)를 아날로그 수신 회로(111d)에 출력하고, 제2 주파수 분주기(318d)는 제1 주파수 신호(FS1)를 기초로 생성한 제3 주파수 신호(FS3)를 아날로그 송신 회로(311d)에 출력할 수 있다.The phase locked loop 200d may output the first frequency signal FS1 to the plurality of carrier receivers 110d, 120d and 130d and the plurality of carrier transmitters 310d, 320d and 330d, The frequency divider 118d outputs the second frequency signal FS2 generated based on the first frequency signal FS1 to the analog receiving circuit 111d and the second frequency divider 318d outputs the first frequency signal FS2 And the third frequency signal FS3 generated based on the first frequency signal FS1 to the analog transmission circuit 311d.

도 11에서는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부들(310d, 320d, 330d) 모두가 제1 주파수 신호(FS1)에 기초하여 동작하는 실시예가 도시되어 있으나 이는 일 실시예 일 뿐이고, 복수의 반송파 수신부들(110d, 120d, 130d) 중 적어도 일부 및 복수의 반송파 송신부들(310d, 320d, 330d) 중 적어도 일부가 제1 주파수 신호(FS1)에 기초하여 동작하는 실시예에도 본 개시의 기술적 사상이 적용될 수 있음은 당연하다.11, all of the carrier receiving units 110d, 120d and 130d and the plurality of carrier transmitting units 310d, 320d and 330d operate on the basis of the first frequency signal FS1. However, And at least a part of the plurality of carrier receiving units 110d, 120d and 130d and at least a part of the plurality of carrier transmitting units 310d, 320d and 330d operate based on the first frequency signal FS1 It is natural that the technical idea of the present disclosure can be applied.

도 12는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.12 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 2 are omitted.

도 12를 참조하면, 무선 통신 장치(1e)은 RFIC(10e) 및 모뎀(20e)을 포함할 수 있다. 또한, RFIC(10e)는 제1 반송파 수신부(310e), 제2 반송파 수신부(320e) 및 위상 고정 루프(200e)를 포함하고, 모뎀(20e)은 디지털 수신 회로(21e)를 포함할 수 있다. 제1 반송파 수신부(110e)는 제1 아날로그 수신 회로(111e), 제1 아날로그 디지털 컨버터(115e), 제1 주파수 분주기(118e) 및 제3 주파수 분주기(119e)를 포함할 수 있고, 제2 반송파 수신부(120e)는 제2 아날로그 수신 회로(121e), 제2 아날로그 디지털 컨버터(125e), 제2 주파수 분주기(128e) 및 제4 주파수 분주기(129e)를 포함할 수 있다. Referring to Fig. 12, the wireless communication device 1e may include an RFIC 10e and a modem 20e. The RFIC 10e may include a first carrier receiver 310e, a second carrier receiver 320e and a phase locked loop 200e and the modem 20e may include a digital receiver circuit 21e. The first carrier receiving unit 110e may include a first analog receiving circuit 111e, a first analog digital converter 115e, a first frequency divider 118e and a third frequency divider 119e, The two carrier receiving unit 120e may include a second analog receiving circuit 121e, a second analog digital converter 125e, a second frequency divider 128e and a fourth frequency divider 129e.

도 12의 실시예에서는 도 2의 실시예와 상이하게 디지털 수신 회로(21e)가 모뎀(20e)에 위치할 수 있다. 디지털 수신 회로(21e)는 제1 아날로그-디지털 컨버터(115e)로부터 수신한 제1 반송파 신호(CS1) 또는 제2 아날로그-디지털 컨버터(115e)로부터 수신한 제2 반송파 신호(CS2)를 디지털 영역에서 처리(예를 들면, 믹싱, 필터링)할 수 있다. In the embodiment of Fig. 12, the digital receiving circuit 21e may be located in the modem 20e differently from the embodiment of Fig. The digital receiving circuit 21e receives the first carrier signal CS1 received from the first analogue-digital converter 115e or the second carrier signal CS2 received from the second analogue-digital converter 115e in the digital domain Processing (e.g., mixing, filtering).

도 13는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 12와 중복되는 내용은 생략한다.13 is a block diagram illustrating a wireless communications device in accordance with an exemplary embodiment of the present disclosure. The contents overlapping with those in Fig. 12 are omitted.

도 13를 참조하면, 무선 통신 장치(1f)는 RFIC(10f) 및 모뎀(20f)을 포함할 수 있다. 또한, RFIC(10f)는 제1 반송파 수신부(310f), 제2 반송파 수신부(320f) 및 위상 고정 루프(200f)를 포함하고, 모뎀(20f)은 디지털 수신 회로(21f)를 포함할 수 있다. 제1 반송파 수신부(110f)는 제1 아날로그 수신 회로(111f), 제1 아날로그 디지털 컨버터(115f), 제1 주파수 분주기(118f) 및 제3 주파수 분주기(119f)를 포함할 수 있고, 제2 반송파 수신부(120f)는 제2 아날로그 수신 회로(121f), 제2 아날로그 디지털 컨버터(125f), 제2 주파수 분주기(128f) 및 제4 주파수 분주기(129f)를 포함할 수 있다. 또한, 제1 아날로그 수신 회로(111f)는 제1 수신 증폭기(112f), 제1 아날로그 수신 믹서(113f) 및 제1 아날로그 수신 필터(114f)를 포함할 수 있고, 제2 아날로그 수신 회로(121f)는 제2 수신 증폭기(122f), 제2 아날로그 수신 믹서(123f) 및 제2 아날로그 수신 필터(124f)를 포함할 수 있다.Referring to Fig. 13, the radio communication device 1f may include a RFIC 10f and a modem 20f. The RFIC 10f may include a first carrier receiver 310f, a second carrier receiver 320f and a phase locked loop 200f and the modem 20f may include a digital receiver circuit 21f. The first carrier receiving unit 110f may include a first analog receiving circuit 111f, a first analog digital converter 115f, a first frequency divider 118f and a third frequency divider 119f, The two carrier receiving unit 120f may include a second analog receiving circuit 121f, a second analog digital converter 125f, a second frequency divider 128f and a fourth frequency divider 129f. The first analog receiving circuit 111f may include a first receiving amplifier 112f, a first analog receiving mixer 113f and a first analog receiving filter 114f. The first analog receiving circuit 111f may include a second analog receiving circuit 121f, A second receive amplifier 122f, a second analog receive mixer 123f, and a second analog receive filter 124f.

도 13의 실시예에서 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)는 제1 아날로그 수신 필터(114f) 또는 제2 아날로그 수신 필터(124f)에 의해 필터링이 수행된 신호일 수 있다. 디지털 수신 회로(21f)는 적어도 하나의 디지털 믹서를 포함할 수 있고, 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)의 주파수를 디지털 영역에서 조절할 수 있다. In the embodiment of FIG. 13, the first carrier signal CS1 and the second carrier signal CS2 may be signals filtered by the first analogue receive filter 114f or the second analogue receive filter 124f. The digital receiving circuit 21f may include at least one digital mixer and may adjust the frequency of the first carrier signal CS1 and the second carrier signal CS2 in the digital domain.

도 14는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 12와 중복되는 내용은 생략한다.14 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure. The contents overlapping with those in Fig. 12 are omitted.

도 14를 참조하면, 무선 통신 장치(1g)는 RFIC(10g) 및 모뎀(20g)을 포함할 수 있다. 또한, RFIC(10g)는 제1 반송파 수신부(310g), 제2 반송파 수신부(320g) 및 위상 고정 루프(200g)를 포함하고, 모뎀(20g)은 디지털 수신 회로(21g)를 포함할 수 있다. 제1 반송파 수신부(110g)는 제1 아날로그 수신 회로(111g), 제1 아날로그 디지털 컨버터(115g), 제1 주파수 분주기(118g) 및 제3 주파수 분주기(119g)를 포함할 수 있고, 제2 반송파 수신부(120g)는 제2 아날로그 수신 회로(121g), 제2 아날로그 디지털 컨버터(125g), 제2 주파수 분주기(128g) 및 제4 주파수 분주기(129g)를 포함할 수 있다. 또한, 제1 아날로그 수신 회로(111g)는 제1 수신 증폭기(112g) 및 제1 아날로그 수신 믹서(113g)를 포함할 수 있고, 제2 아날로그 수신 회로(121g)는 제2 수신 증폭기(122g) 및 제2 아날로그 수신 믹서(123g)를 포함할 수 있다.Referring to Fig. 14, the radio communication apparatus 1g may include an RFIC 10g and a modem 20g. The RFIC 10g may include a first carrier receiver 310g, a second carrier receiver 320g and a phase locked loop 200g and the modem 20g may include a digital receiver circuit 21g. The first carrier receiving unit 110g may include a first analog receiving circuit 111g, a first analog digital converter 115g, a first frequency divider 118g and a third frequency divider 119g, The two carrier receiving unit 120g may include a second analog receiving circuit 121g, a second analog digital converter 125g, a second frequency divider 128g and a fourth frequency divider 129g. The first analog receiving circuit 111g may include a first receiving amplifier 112g and a first analog receiving mixer 113g and the second analog receiving circuit 121g may include a second receiving amplifier 122g and a second analog receiving circuit 112g. And a second analog receive mixer 123g.

도 14의 실시예에서 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)는 필터링이 수행되지 않은 신호일 수 있다. 디지털 수신 회로(21g)는 적어도 하나의 디지털 믹서 및 적어도 하나의 디지털 필터를 포함할 수 있다. 적어도 하나의 디지털 필터는 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 필터링할 수 있고, 적어도 하나의 디지털 믹서는 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)의 주파수를 디지털 영역에서 조절할 수 있다. In the embodiment of FIG. 14, the first carrier signal CS1 and the second carrier signal CS2 may be signals that have not been subjected to filtering. The digital receiving circuit 21g may include at least one digital mixer and at least one digital filter. At least one digital filter may filter the first carrier signal CS1 and the second carrier signal CS2 and at least one digital mixer may filter the frequency of the first carrier signal CS1 and the second carrier signal CS2 Can be adjusted in the digital domain.

도 15는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 9와 중복되는 내용은 생략한다.15 is a block diagram illustrating a wireless communication device in accordance with an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 9 are omitted.

도 15를 참조하면, 무선 통신 장치(1h)은 RFIC(10h) 및 모뎀(20h)을 포함할 수 있다. 또한, RFIC(10h)는 제1 반송파 송신부(310h), 제2 반송파 송신부(320h) 및 위상 고정 루프(200h)를 포함하고, 모뎀(20h)은 디지털 송신 회로(21h)를 포함할 수 있다. 제1 반송파 송신부(110h)는 제1 아날로그 송신 회로(111h), 제1 아날로그 디지털 컨버터(115h), 제1 주파수 분주기(118h) 및 제3 주파수 분주기(119h)를 포함할 수 있고, 제2 반송파 송신부(120h)는 제2 아날로그 송신 회로(121h), 제2 아날로그 디지털 컨버터(125h), 제2 주파수 분주기(128h) 및 제4 주파수 분주기(129h)를 포함할 수 있다. Referring to Fig. 15, the radio communication apparatus 1h may include an RFIC 10h and a modem 20h. The RFIC 10h may also include a first carrier transmitter 310h, a second carrier transmitter 320h and a phase locked loop 200h and the modem 20h may include a digital transmitter circuit 21h. The first carrier transmission section 110h may include a first analog transmission circuit 111h, a first analog digital converter 115h, a first frequency divider 118h and a third frequency divider 119h, The two-carrier transmission unit 120h may include a second analog transmission circuit 121h, a second analog digital converter 125h, a second frequency divider 128h and a fourth frequency divider 129h.

도 15의 실시예에서는 도 9의 실시예와 상이하게 디지털 송신 회로(21h)가 모뎀(20h)에 위치할 수 있다. 디지털 송신 회로(21h)는 반송파 신호들에 대해서 디지털 영역에서 처리(예를 들면, 믹싱, 필터링)를 수행하고, 처리를 수행한 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 출력할 수 있다. In the embodiment of Fig. 15, the digital transmission circuit 21h may be located in the modem 20h, unlike the embodiment of Fig. The digital transmission circuit 21h processes (e.g., mixes and filters) the carrier signals in the digital domain and outputs the processed first carrier signal CS1 and second carrier signal CS2 can do.

도 16은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.16 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 1 will be omitted.

도 16을 참조하면, RFIC(10i)는 제1 반송파 수신부(110i), 제2 반송파 수신부(120i), 제3 반송파 수신부(130i), 제4 반송파 수신부(140i), 제1 위상 고정 루프(210i) 및 제2 위상 고정 루프(220i)를 포함할 수 있다. 16, the RFIC 10i includes a first carrier receiving unit 110i, a second carrier receiving unit 120i, a third carrier receiving unit 130i, a fourth carrier receiving unit 140i, a first phase locked loop 210i And a second phase locked loop 220i.

제1 위상 고정 루프(210i)는 제1 주파수를 갖는 제1 주파수 신호(FS1)는 제1 반송파 수신부(110i) 및 제2 반송파 수신부(120i)에 출력하고, 제2 위상 고정 루프(220i)는 제2 주파수를 갖는 제2 주파수 신호(FS2)를 제3 반송파 수신부(130i) 및 제4 반송파 수신부(140i)에 출력할 수 있다.The first phase locked loop 210i outputs the first frequency signal FS1 having the first frequency to the first carrier receiver 110i and the second carrier receiver 120i and the second phase locked loop 220i And output the second frequency signal FS2 having the second frequency to the third carrier receiver 130i and the fourth carrier receiver 140i.

제1 반송파 수신부(110i)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120i)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 제3 반송파 수신부(130i)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제3 반송파 신호(CS3)를 추출하고, 제4 반송파 수신부(140i)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제4 반송파 신호(CS4)를 추출할 수 있다. The first carrier receiver 110i extracts the first carrier signal CS1 from the received signal RS using the frequency signal generated based on the first frequency signal FS1 and the second carrier receiver 120i The second carrier signal CS2 can be extracted from the received signal RS using the frequency signal generated based on the first frequency signal FS1. The third carrier receiver 130i extracts the third carrier signal CS3 from the received signal RS using the frequency signal generated based on the second frequency signal FS2 and the fourth carrier receiver 140i The fourth carrier signal CS4 can be extracted from the received signal RS by using the frequency signal generated based on the second frequency signal FS2.

도 16에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.Although an RFIC including a plurality of carrier receiving units is shown in FIG. 16, it is natural that analog ICs can be applied to a plurality of carrier transmitting units.

도 17은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.17 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure; The contents overlapping with FIG. 1 will be omitted.

도 17을 참조하면, RFIC(10i)는 제1 반송파 수신부(110j), 제2 반송파 수신부(120j), 제3 반송파 수신부(130j), 제4 반송파 수신부(140j), 위상 고정 루프(210j) 및 주파수 분주기(230j) 를 포함할 수 있다. 17, the RFIC 10i includes a first carrier receiving unit 110j, a second carrier receiving unit 120j, a third carrier receiving unit 130j, a fourth carrier receiving unit 140j, a phase locked loop 210j, Frequency divider 230j.

위상 고정 루프(210j)는 제1 주파수를 갖는 제1 주파수 신호(FS1)는 주파수 분주기(230j), 제1 반송파 수신부(110j) 및 제2 반송파 수신부(120j)에 출력하고, 주파수 분주기(230j)는 위상 고정 루프(210j)로부터 수신한 제1 주파수 신호(FS1)를 기초로 제3 주파수를 갖는 제3 주파수 신호(FS3)를 제3 반송파 수신부(130j) 및 제4 반송파 수신부(140j)에 출력할 수 있다.The phase locked loop 210j outputs the first frequency signal FS1 having the first frequency to the frequency divider 230j, the first carrier receiver 110j and the second carrier receiver 120j, 230j transmit the third frequency signal FS3 having the third frequency to the third carrier receiver 130j and the fourth carrier receiver 140j based on the first frequency signal FS1 received from the phase locked loop 210j. .

제1 반송파 수신부(110j)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120j)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 제3 반송파 수신부(130j)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제3 반송파 신호(CS3)를 추출하고, 제4 반송파 수신부(140j)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제4 반송파 신호(CS4)를 추출할 수 있다. The first carrier receiver 110j extracts the first carrier signal CS1 from the received signal RS using the frequency signal generated based on the first frequency signal FS1 and the second carrier receiver 120j The second carrier signal CS2 can be extracted from the received signal RS using the frequency signal generated based on the first frequency signal FS1. The third carrier receiver 130j extracts the third carrier signal CS3 from the received signal RS using the frequency signal generated based on the second frequency signal FS2 and the fourth carrier receiver 140j The fourth carrier signal CS4 can be extracted from the received signal RS by using the frequency signal generated based on the second frequency signal FS2.

도 17에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.Although an RFIC including a plurality of carrier receiving units is shown in FIG. 17, it is natural that analog ICs can be applied to a plurality of carrier transmitting units.

도 18은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.18 is a block diagram illustrating an RFIC according to an exemplary embodiment of the present disclosure. The contents overlapping with FIG. 1 will be omitted.

도 18을 참조하면, RFIC(10k)는 제1 반송파 수신부(110k), 제2 반송파 수신부(120k), 제1 고정 위상 루프(210k) 및 고정 위상 루프 스위치(240k)를 포함할 수 있다. 또한, 제1 반송파 수신부(110k)는 제2 고정 위상 루프(PLL2)를 포함하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)를 포함할 수 있다.Referring to FIG. 18, the RFIC 10k may include a first carrier receiver 110k, a second carrier receiver 120k, a first fixed phase loop 210k, and a fixed phase loop switch 240k. The first carrier receiver 110k may include a second fixed phase loop PLL2 and the second carrier receiver 120k may include a third fixed phase loop PLL3.

제1 고정 위상 루프(210k)는 제1 주파수를 갖는 제1 주파수 신호(FS1)를 고정 위상 루프 스위치(240k)에 출력할 수 있고, 고정 위상 루프 스위치(240k)는 제1 주파수 신호(FS1)를 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 출력할 수 있다.The first fixed phase loop 210k may output the first frequency signal FS1 having the first frequency to the fixed phase loop switch 240k and the fixed phase loop switch 240k may output the first frequency signal FS1, To the first carrier reception unit 110k and the second carrier reception unit 120k based on the first signal Sig1.

고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 제1 주파수 신호(FS1)를 출력하는 실시예에서, 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)는 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호들(CS1, CS2)을 추출할 수 있다. In the embodiment in which the fixed phase loop switch 240k outputs the first frequency signal FS1 to the first carrier receiver 110k and the second carrier receiver 120k based on the first signal Sig1, The receiving unit 110k and the second carrier receiving unit 120k can extract the carrier signals CS1 and CS2 from the received signal RS using the frequency signal generated based on the first frequency signal FS1.

고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k)에만 제1 주파수 신호(FS1)를 출력하는 실시예에서, 제1 반송파 수신부(110k) 는 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. In the embodiment in which the fixed phase loop switch 240k outputs the first frequency signal FS1 only to the first carrier reception unit 110k based on the first signal Sig1, The second carrier receiver 120k extracts the first carrier signal CS1 from the received signal RS using the frequency signal generated based on the signal FS1 and the second carrier receiver 120k extracts the first carrier signal CS1 from the third fixed- The second carrier signal CS2 can be extracted from the received signal RS using the frequency signal.

고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 제1 주파수 신호(FS1)를 출력하지 않는 실시예에서, 제1 반송파 수신부(110k)는 제2 고정 위상 루프(PLL)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 도 18에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.In the embodiment in which the fixed phase loop switch 240k does not output the first frequency signal FS1 to the first carrier reception unit 110k and the second carrier reception unit 120k based on the first signal Sig1, The carrier receiver 110k extracts the first carrier signal CS1 from the received signal RS using the frequency signal generated from the second fixed phase loop PLL and the second carrier receiver 120k extracts the third The second carrier signal CS2 can be extracted from the received signal RS using the frequency signal generated from the phase loop PLL3. Although an RFIC including a plurality of carrier receiving units is shown in FIG. 18, it is natural that analog ICs can be applied to a plurality of carrier transmitting units.

도 19는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.19 is a diagram of communication devices including a wireless communication device in accordance with an exemplary embodiment of the present disclosure.

도 19를 참조하면, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(Access Point)(2200)는 본 개시의 예시적 실시예에 따른 증폭 회로를 포함할 수 있다. 일부 실시예들에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 IoT(Internet of Things) 네트워크 시스템을 구성할 수 있다. 도 19에 도시된 통신 기기들은 예시일 뿐이며, 도 19에 도시되지 아니한 다른 통신 기기들에도 본 개시의 예시적 실시예에 따른 무선 통신 장치가 포함될 수 있는 점은 이해될 것이다.19, a household appliance 2100, a consumer electronics 2120, an entertainment device 2140, and an access point (AP) 2200 may include an amplifier circuit according to an exemplary embodiment of the present disclosure. In some embodiments, the home appliance 2100, the appliance 2120, the entertainment device 2140, and the AP 2200 may configure an Internet of Things (IoT) network system. It should be understood that the communication devices shown in FIG. 19 are only exemplary, and other communication devices not shown in FIG. 19 may include a wireless communication device according to an exemplary embodiment of the present disclosure.

가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 전술된 본 개시의 예시적 실시예들에 따른 무선 통신 장치에 의해서 신호를 송수신할 수 있다. 일 실시예에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 고정 위상 루프(PLL)를 공유하는 복수의 반송파 송신부들을 포함할 수 있고, 이에 따라서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)에 포함되는 무선 통신 장치의 면적 및 소비 전력이 감소할 수 있다. Home appliance 2100, consumer electronics 2120, entertainment device 2140, and AP 2200 may send and receive signals by wireless communication devices in accordance with the exemplary embodiments of the present disclosure described above. In one embodiment, the home appliance 2100, consumer electronics 2120, entertainment device 2140 and AP 2200 may comprise a plurality of carrier transmitters sharing a fixed phase loop (PLL) The area and power consumption of the wireless communication device included in the device 2100, the household appliance 2120, the entertainment device 2140, and the AP 2200 may decrease.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. As described above, exemplary embodiments have been disclosed in the drawings and specification. Although the embodiments have been described herein with reference to specific terms, it should be understood that they have been used only for the purpose of describing the technical idea of the present disclosure and not for limiting the scope of the present disclosure as defined in the claims . Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of protection of the present disclosure should be determined by the technical idea of the appended claims.

Claims (20)

반송파 집적(Carrier Aggregation)을 이용하여 제1 수신 신호를 수신하는 RFIC(Radio Frequency Integrated Chip)에 있어서,
입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제1 아날로그 수신 믹서 및 입력된 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제1 디지털 수신 믹서를 포함하고, 상기 제1 수신 신호로부터 제1 반송파 신호를 추출하는 제1 반송파 수신부;
입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제2 아날로그 수신 믹서 및 입력된 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제2 디지털 수신 믹서를 포함하고, 상기 제1 수신 신호로부터 제2 반송파 신호를 추출하는 제2 반송파 수신부;및
제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL);를 포함하고,
상기 제1 아날로그 수신 믹서는 상기 제1 주파수 신호를 분주함으로써 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호를 분주함으로써 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 것을 특징으로 하는 RFIC.
An RFIC (Radio Frequency Integrated Chip) for receiving a first reception signal using Carrier Aggregation,
A first analog receive mixer for performing frequency adjustment in an analog domain of an input signal and a first digital receive mixer for performing frequency adjustment in a digital domain for an input signal, A first carrier receiver for extracting one carrier signal;
A second analog receiving mixer for performing frequency adjustment in the analog domain with respect to the input signal and a second digital receiving mixer for performing frequency adjustment in the digital domain with respect to the input signal, A second carrier receiver for extracting two carrier signals;
And a phase locked loop (PLL) for outputting a first frequency signal having a first frequency to the first carrier receiver and the second carrier receiver,
Wherein the first analog receiving mixer adjusts a frequency of the first received signal by using a second frequency signal generated by dividing the first frequency signal and the second analog receiving mixer divides the first frequency signal by And the frequency of the first received signal is adjusted using the generated third frequency signal.
제1항에 있어서,
상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하는 제1 주파수 분주기를 더 포함하고,
상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 제2 주파수 분주기를 더 포함하고,
상기 제1 아날로그 수신 믹서는 상기 제2 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환(Down-Converting)함으로써 제1 믹스 수신 신호를 생성하고, 상기 제2 아날로그 수신 믹서는 상기 제3 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제2 믹스 수신 신호를 생성하는 것을 특징으로 하는 RFIC.
The method according to claim 1,
Wherein the first carrier wave receiving unit generates the second frequency signal having the second frequency by dividing the first frequency signal and outputs the generated second frequency signal to the first frequency mixer for outputting the second frequency signal to the first analogue receive mixer Further comprising a period,
The second carrier wave receiving unit generates the third frequency signal having the third frequency by dividing the first frequency signal and outputs the generated third frequency signal to the second frequency dividing unit for outputting the third frequency signal to the second analogue receiving mixer Further comprising a period,
The first analog receive mixer generates a first mix receive signal by down-converting the frequency of the first receive signal based on the second frequency signal, and the second analog receive mixer generates a second mix receive signal by down- And generates a second mix reception signal by down-converting the frequency of the first reception signal based on the frequency signal.
제2항에 있어서,
상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제4 주파수를 갖는 제4 주파수 신호를 생성하는 제3 주파수 분주기를 더 포함하고, 제1 주파수 선택 신호에 기초하여 상기 제2 주파수 신호 또는 상기 제4 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하고,
상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제5 주파수를 갖는 제5 주파수 신호를 생성하는 제4 주파수 분주기를 더 포함하고, 제2 주파수 선택 신호에 기초하여 상기 제3 주파수 신호 또는 상기 제5 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 것을 특징으로 하는 RFIC.
3. The method of claim 2,
Wherein the first carrier wave receiving unit further comprises a third frequency divider for generating a fourth frequency signal having a fourth frequency by dividing the first frequency signal, Or the fourth frequency signal to the first analog receive mixer,
Wherein the second carrier wave receiving unit further comprises a fourth frequency divider for generating a fifth frequency signal having a fifth frequency by dividing the first frequency signal, Or the fifth frequency signal to the second analog receive mixer.
제2항에 있어서,
상기 제1 반송파 수신부는 상기 제1 믹스 수신 신호에 대해 미리 결정된 대역을 기초로 필터링함으로써 제1 아날로그 수신 신호를 생성하는 제1 아날로그 수신 필터를 더 포함하고,
상기 제2 반송파 수신부는 상기 제2 믹스 수신 신호에 대해 미리 결정된 대역을 기초로 필터링함으로써 제2 아날로그 수신 신호를 생성하는 제2 아날로그 수신 필터를 더 포함하는 것을 특징으로 하는 RFIC.
3. The method of claim 2,
Wherein the first carrier receiver further comprises a first analog receive filter for generating a first analog receive signal by filtering based on a predetermined band for the first mix receive signal,
And the second carrier receiver further comprises a second analog reception filter for generating a second analog reception signal by filtering based on a predetermined band for the second mix reception signal.
제4항에 있어서,
상기 제1 반송파 수신부는 상기 제1 아날로그 수신 신호를 아날로그-디지털변환함으로써 제1 디지털 수신 신호를 생성하는 제1 아날로그-디지털 컨버터를 더 포함하고,
상기 제2 반송파 수신부는 상기 제2 아날로그 수신 신호를 아날로그-디지털변환함으로써 제2 디지털 수신 신호를 생성하는 제2 아날로그-디지털 컨버터를 더 포함하는 것을 특징으로 하는 RFIC.
5. The method of claim 4,
Wherein the first carrier receiver further comprises a first analog-to-digital converter for generating a first digital received signal by analog-to-digital conversion of the first analog received signal,
And the second carrier receiver further comprises a second analog-to-digital converter for generating a second digital received signal by analog-to-digital conversion of the second analog received signal.
제5항에 있어서,
상기 제1 아날로그-디지털 컨버터 및 상기 제2 아날로그-디지털 컨버터 중 적어도 하나는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 주파수 신호에 기초하여 상기 제1 아날로그 수신 신호 또는 상기 제2 아날로그 수신 신호를 샘플링함으로써 상기 제1 디지털 수신 신호 또는 상기 제2 디지털 수신 신호를 생성하는 것을 특징으로 하는 RFIC.
6. The method of claim 5,
Wherein at least one of the first analog-to-digital converter and the second analog-to-digital converter converts the first analog received signal or the second analog-digital converter based on a frequency signal generated by dividing the first frequency signal received from the phase- And generating the first digital received signal or the second digital received signal by sampling the second analog received signal.
제5항에 있어서,
상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제5 주파수를 갖는 제5 주파수 신호를 생성하고, 생성한 상기 제5 주파수 신호를 상기 제1 아날로그-디지털 컨버터에 출력하는 제5 주파수 분주기를 더 포함하고,
상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제6 주파수 신호를 생성하고, 생성한 상기 제6 주파수 신호를 상기 제2 아날로그-디지털 컨버터에 출력하는 제6 주파수 분주기를 더 포함하고,
상기 제1 아날로그-디지털 컨버터는 상기 제5 주파수 신호에 기초하여 상기 제1 디지털 수신 신호를 생성하고, 상기 제2 아날로그-디지털 컨버터는 상기 제6 주파수 신호에 기초하여 상기 제2 디지털 수신 신호를 생성하는 것을 특징으로 하는 RFIC.
6. The method of claim 5,
Wherein the first carrier wave receiving unit generates a fifth frequency signal having a fifth frequency by dividing the first frequency signal and outputs the generated fifth frequency signal to a fifth frequency divider for outputting the fifth frequency signal to the first analog- Further comprising:
Wherein the second carrier receiver further comprises a sixth frequency divider for generating the sixth frequency signal by dividing the first frequency signal and outputting the generated sixth frequency signal to the second analog-
Wherein the first analog-to-digital converter generates the first digital received signal based on the fifth frequency signal and the second analog-to-digital converter generates the second digital received signal based on the sixth frequency signal And the RFIC.
제1항에 있어서,
제1 아날로그 송신 믹서를 포함하고, 제3 반송파 신호를 기초로 제1 송신 신호를 생성하는 제1 반송파 송신부;를 더 포함하고,
상기 제1 아날로그 송신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호에 분주함으로써 생성한 제7 주파수 신호를 이용하여 상기 제3 반송파 신호의 주파수를 상향 변환(Up-Converting)하는 것을 특징으로 하는 RFIC.
The method according to claim 1,
Further comprising a first carrier transmitter including a first analogue transmit mixer and generating a first transmit signal based on a third carrier signal,
The first analog transmission mixer up-converts the frequency of the third carrier signal using a seventh frequency signal generated by dividing the first frequency signal received from the phase locked loop RFIC.
반송파 집적(Carrier Aggregation)을 이용하여 신호를 송신하는 RFIC(Radio Frequency Integrated Chip)에 있어서,
입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제1 아날로그 송신 믹서 및 입력된 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제1 디지털 송신 믹서를 포함하고, 제1 반송파 신호를 수신하여 제1 송신 신호를 생성하는 제1 반송파 송신부;
입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제2 아날로그 송신 믹서 및 입력된 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제2 디지털 송신 믹서를 포함하고, 제2 반송파 신호를 수신하여 제2 송신 신호를 생성하는 제2 반송파 송신부;및
제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 송신부 및 상기 제2 반송파 송신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL);를 포함하고,
상기 제1 아날로그 송신 믹서는 상기 제1 주파수 신호를 분주함으로써 생성한 제2 주파수 신호를 이용하여 상기 제1 송신 신호의 주파수를 상향 변환하고, 상기 제2 아날로그 송신 믹서는 상기 제1 주파수 신호를 분주함으로써 생성한 제3 주파수 신호를 이용하여 상기 제2 송신 신호의 주파수를 상향 변환하는 것을 특징으로 하는 RFIC.
An RFIC (Radio Frequency Integrated Chip) for transmitting a signal using Carrier Aggregation,
A first analogue transmit mixer for performing frequency adjustment in the analog domain for the input signal and a first digital transmit mixer for performing frequency adjustment in the digital domain for the input signal, A first carrier transmitter for generating a first transmission signal;
A second analogue transmit mixer for performing frequency adjustment in the analog domain for the input signal and a second digital transmit mixer for performing frequency adjustment in the digital domain for the input signal, A second carrier transmitter for generating a second transmission signal;
And a phase locked loop (PLL) for outputting a first frequency signal having a first frequency to the first carrier transmitter and the second carrier transmitter,
The first analog transmission mixer up-converts the frequency of the first transmission signal using a second frequency signal generated by dividing the first frequency signal, and the second analog transmission mixer converts the first frequency signal into a frequency- And upconverts the frequency of the second transmission signal by using the third frequency signal generated by the second RF signal.
제9항에 있어서,
상기 제1 디지털 송신 믹서는 상기 제1 반송파 신호의 주파수를 상향 변환함으로써 제1 디지털 송신 신호를 생성하고,
상기 제2 디지털 송신 믹서는 상기 제2 반송파 신호의 주파수를 상향 변환함으로써 제2 디지털 송신 신호를 생성하고,
상기 제1 반송파 송신부는,
상기 제1 디지털 송신 신호를 기초로 제1 아날로그 송신 신호를 생성하는 제1 디지털-아날로그 컨버터 및 상기 제1 아날로그 송신 신호를 미리 결정된 대역을 기초로 필터링함으로써 상기 제1 송신 신호를 생성하는 제1 아날로그 송신 필터를 포함하고,
상기 제2 반송파 송신부는,
상기 제2 디지털 송신 신호를 기초로 제2 아날로그 송신 신호를 생성하는 제2 디지털-아날로그 컨버터 및 상기 제2 아날로그 송신 신호를 미리 결정된 대역을 기초로 필터링함으로써 상기 제2 송신 신호를 생성하는 제2 아날로그 송신 필터를 포함하는 것을 특징으로 하는 RFIC.
10. The method of claim 9,
Wherein the first digital transmission mixer generates a first digital transmission signal by up-converting the frequency of the first carrier signal,
The second digital transmission mixer generates a second digital transmission signal by up-converting the frequency of the second carrier signal,
Wherein the first carrier transmitter comprises:
A first digital to analog converter for generating a first analog transmission signal based on the first digital transmission signal and a second digital to analog converter for generating the first transmission signal by filtering the first analog transmission signal on the basis of a predetermined band, Comprising a transmit filter,
Wherein the second carrier transmitter comprises:
A second digital to analog converter for generating a second analog transmission signal based on the second digital transmission signal and a second digital to analog converter for generating the second transmission signal by filtering the second analog transmission signal on the basis of a predetermined band, And a transmit filter.
제10항에 있어서,
상기 제1 디지털-아날로그 컨버터 및 상기 제2 디지털-아날로그 컨버터 중 적어도 하나는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 주파수 신호에 기초하여 상기 제1 디지털 송신 신호 또는 상기 제2 디지털 송신 신호를 이용하여 상기 제1 아날로그 송신 신호 또는 상기 제2 아날로그 송신 신호를 생성하는 것을 특징으로 하는 RFIC.
11. The method of claim 10,
Wherein at least one of the first digital-analog converter and the second digital-analog converter converts the first digital transmission signal or the second digital-analog converter signal based on a frequency signal generated by dividing the first frequency signal received from the phase- 2 digital transmission signal to generate the first analog transmission signal or the second analog transmission signal.
제9항에 있어서,
상기 제1 반송파 송신부는 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 송신 믹서에 출력하는 제1 주파수 분주기를 더 포함하고,
상기 제2 반송파 송신부는, 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 송신 믹서에 출력하는 제2 주파수 분주기를 더 포함하고,
상기 제1 아날로그 송신 믹서는 상기 제2 주파수 신호를 기초로 상기 제1 송신 신호의 주파수를 상향 변환하고, 상기 제2 아날로그 송신 믹서는 상기 제3 주파수 신호를 기초로 상기 제2 송신 신호의 주파수를 상향 변환하는 것을 특징으로 하는 RFIC.
10. The method of claim 9,
Wherein the first carrier frequency division unit generates the second frequency signal having the second frequency by dividing the first frequency signal and outputs the generated second frequency signal to the first frequency dividing unit for outputting the second frequency signal to the first analog transmission mixer, Further comprising:
Wherein the second carrier transmitter generates the third frequency signal having the third frequency by dividing the first frequency signal and outputs the generated third frequency signal to the second frequency transmission section that outputs the third frequency signal to the second analog transmission mixer Further comprising a period,
The first analog transmission mixer up-converts the frequency of the first transmission signal based on the second frequency signal and the second analog transmission mixer converts the frequency of the second transmission signal to a second frequency based on the third frequency signal / RTI > RFIC.
제9항에 있어서,
입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제1 아날로그 수신 믹서를 포함하고, 제1 수신 신호로부터 제3 반송파 신호를 추출하는 제1 반송파 수신부;를 더 포함하고,
상기 제1 아날로그 수신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 제4 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환하는 것을 특징으로 하는 RFIC.
10. The method of claim 9,
And a first carrier receiver for extracting a third carrier signal from the first received signal, the first carrier receiving unit including a first analog receiving mixer for performing frequency adjustment in the analog domain with respect to the input signal,
Wherein the first analog receiving mixer down-converts the frequency of the first received signal using a fourth frequency signal generated by dividing the first frequency signal received from the phase locked loop.
반송파 집적(Carrier Aggregation)을 이용하여 제1 수신 신호를 수신하는 무선 통신 장치에 있어서,
상기 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하는 RFIC(Radio Frequency Integrated Chip);및
디지털 영역에서 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 주파수를 하향 변환하고, 주파수가 조절된 상기 제1 반송파 신호 및 상기 제2 반송파 신호를 복조하는 모뎀(Modulator-Demodulator;MODEM);을 포함하고,
상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환하는 제1 아날로그 수신 믹서를 포함하고, 상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환하는 제2 아날로그 수신 믹서를 포함하는 것을 특징으로 하는 무선 통신 장치.
A wireless communication apparatus for receiving a first received signal using Carrier Aggregation,
A first carrier signal receiving unit for receiving the first received signal and extracting a first carrier signal, a second carrier receiving unit for receiving the first received signal and extracting a second carrier signal, and a second carrier receiving unit for extracting a first frequency signal having a first frequency An RFIC (Radio Frequency Integrated Chip) including a phase locked loop (PLL) that outputs the first carrier wave to the first carrier wave receiver and the second carrier wave receiver;
(MODEM) for down-converting the frequency of the first carrier signal and the second carrier signal in the digital domain and demodulating the frequency-adjusted first carrier signal and the second carrier signal and,
Wherein the first carrier wave receiving unit includes a first analogue receiving mixer for down converting the frequency of the first received signal by using a second frequency signal generated by dividing the first frequency signal, And a second analog reception mixer for down-converting the frequency of the first reception signal by using a third frequency signal generated by dividing the first frequency signal.
제14항에 있어서,
상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하는 제1 주파수 분주기를 더 포함하고,
상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 제2 주파수 분주기를 더 포함하고,
상기 제1 아날로그 수신 믹서는 상기 제2 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제1 믹스 수신 신호를 생성하고, 상기 제2 아날로그 수신 믹서는 상기 제3 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제2 믹스 수신 신호를 생성하는 것을 특징으로 하는 무선 통신 장치.
15. The method of claim 14,
Wherein the first carrier wave receiving unit generates the second frequency signal having the second frequency by dividing the first frequency signal and outputs the generated second frequency signal to the first frequency mixer for outputting the second frequency signal to the first analogue receive mixer Further comprising a period,
The second carrier wave receiving unit generates the third frequency signal having the third frequency by dividing the first frequency signal and outputs the generated third frequency signal to the second frequency dividing unit for outputting the third frequency signal to the second analogue receiving mixer Further comprising a period,
Wherein the first analog receive mixer generates a first mix receive signal by downconverting the frequency of the first receive signal based on the second frequency signal and the second analog receive mixer generates a second mix receive signal based on the third frequency signal And generates a second mix reception signal by down-converting the frequency of the first reception signal.
제15항에 있어서,
상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제4 주파수를 갖는 제4 주파수 신호를 생성하는 제3 주파수 분주기를 더 포함하고, 제1 주파수 선택 신호에 기초하여 상기 제2 주파수 신호 또는 상기 제4 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하고,
상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제5 주파수를 갖는 제5 주파수 신호를 생성하는 제4 주파수 분주기를 더 포함하고, 제2 주파수 선택 신호에 기초하여 상기 제3 주파수 신호 또는 상기 제5 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 것을 특징으로 하는 RFIC.
16. The method of claim 15,
Wherein the first carrier wave receiving unit further comprises a third frequency divider for generating a fourth frequency signal having a fourth frequency by dividing the first frequency signal, Or the fourth frequency signal to the first analog receive mixer,
Wherein the second carrier wave receiving unit further comprises a fourth frequency divider for generating a fifth frequency signal having a fifth frequency by dividing the first frequency signal, Or the fifth frequency signal to the second analog receive mixer.
제15항에 있어서,
상기 제1 반송파 수신부는 상기 제1 믹스 수신 신호를 미리 결정된 대역을기초로 필터링함으로써 제1 아날로그 수신 신호를 생성하는 제1 수신 필터 및 상기 제1 아날로그 수신 신호를 기초로 상기 제1 반송파 신호를 생성하는 제1 아날로그-디지털 컨버터를 더 포함하고,
상기 제2 반송파 수신부는 상기 제2 믹스 수신 신호를 미리 결정된 대역을 기초로 필터링함으로써 제2 아날로그 수신 신호를 생성하는 제2 수신 필터 및 상기 제2 아날로그 수신 신호를 기초로 상기 제2 반송파 신호를 생성하는 제2 아날로그-디지털 컨버터를 더 포함하는 것을 특징으로 하는 무선 통신 장치.
16. The method of claim 15,
Wherein the first carrier wave receiving unit comprises: a first reception filter for generating a first analog reception signal by filtering the first mix reception signal based on a predetermined band; and a second reception filter for generating the first carrier signal based on the first analog reception signal Further comprising a first analog-to-digital converter,
The second carrier wave receiving unit may include a second reception filter for generating a second analog reception signal by filtering the second mix reception signal based on a predetermined band and a second reception filter for generating the second carrier signal based on the second analog reception signal And a second analog-to-digital converter coupled to the second analog-to-digital converter.
제17항에 있어서,
상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제5 주파수를 갖는 제5 주파수 신호를 생성하고, 생성한 상기 제5 주파수 신호를 상기 제1 아날로그-디지털 컨버터에 출력하는 제5 주파수 분주기를 더 포함하고,
상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제6 주파수 신호를 생성하고, 생성한 상기 제6 주파수 신호를 상기 제2 아날로그-디지털 컨버터에 출력하는 제6 주파수 분주기를 더 포함하고,
상기 제1 아날로그-디지털 컨버터는 상기 제5 주파수 신호에 기초하여 상기 제1 반송파 신호를 생성하고, 상기 제2 아날로그-디지털 컨버터는 상기 제6 주파수 신호에 기초하여 상기 제2 반송파 신호를 생성하는 것을 특징으로 하는 무선 통신 장치.
18. The method of claim 17,
Wherein the first carrier wave receiving unit generates a fifth frequency signal having a fifth frequency by dividing the first frequency signal and outputs the generated fifth frequency signal to a fifth frequency divider for outputting the fifth frequency signal to the first analog- Further comprising:
Wherein the second carrier receiver further comprises a sixth frequency divider for generating the sixth frequency signal by dividing the first frequency signal and outputting the generated sixth frequency signal to the second analog-
Wherein the first analog-to-digital converter generates the first carrier signal based on the fifth frequency signal and the second analog-to-digital converter generates the second carrier signal based on the sixth frequency signal And the wireless communication device.
제14항에 있어서,
상기 모뎀은 상기 제1 반송파 신호 및 상기 제2 반송파 신호 중 적어도 하나를 미리 결정된 대역을 기초로 필터링하는 디지털 수신 필터를 포함하는 것을 특징으로 하는 무선 통신 장치.
15. The method of claim 14,
Wherein the modem comprises a digital reception filter for filtering at least one of the first carrier signal and the second carrier signal based on a predetermined band.
제14항에 있어서,
상기 RFIC는, 제1 아날로그 송신 믹서를 포함하고, 상기 모뎀으로부터 수신한 제3 반송파 신호를 기초로 제1 송신 신호를 생성하는 제1 반송파 송신부를 더 포함하고,
상기 제1 아날로그 송신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 제7 주파수 신호를 이용하여 상기 제3 반송파 신호의 주파수를 상향 변환하는 것을 특징으로 하는 무선 통신 장치.

15. The method of claim 14,
The RFIC further includes a first carrier transmitter including a first analog transmit mixer and generating a first transmit signal based on a third carrier signal received from the modem,
Wherein the first analog transmission mixer up-converts the frequency of the third carrier signal using a seventh frequency signal generated by dividing the first frequency signal received from the phase locked loop.

KR1020180090411A 2017-12-05 2018-08-02 Radio frequency integrated chip(rfic) tranceiving signals by using carrier aggregation and wireless communication device comprising the same KR102557997B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/203,943 US10560128B2 (en) 2017-12-05 2018-11-29 Carrier aggregated signal transmission and reception
CN201811479518.2A CN109889225B (en) 2017-12-05 2018-12-05 Carrier aggregation signal transmission and reception
TW107143691A TWI761640B (en) 2017-12-05 2018-12-05 Radio-frequency integrated chip for transmitting and receiving carrier aggregated signal and wireless communication device
US16/779,763 US11031962B2 (en) 2017-12-05 2020-02-03 Carrier aggregated signal transmission and reception

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170166194 2017-12-05
KR1020170166194 2017-12-05

Publications (2)

Publication Number Publication Date
KR20190066535A true KR20190066535A (en) 2019-06-13
KR102557997B1 KR102557997B1 (en) 2023-07-21

Family

ID=66847708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090411A KR102557997B1 (en) 2017-12-05 2018-08-02 Radio frequency integrated chip(rfic) tranceiving signals by using carrier aggregation and wireless communication device comprising the same

Country Status (3)

Country Link
KR (1) KR102557997B1 (en)
CN (1) CN109889225B (en)
TW (1) TWI761640B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114125804A (en) * 2021-12-03 2022-03-01 展讯通信(上海)有限公司 Bluetooth receiving and transmitting circuit and Bluetooth device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130336368A1 (en) * 2012-06-14 2013-12-19 Sony Corporation Receiver
US20160294591A1 (en) * 2015-03-31 2016-10-06 Alcatel-Lucent Usa Inc. Multichannel receiver
US20170302342A1 (en) * 2016-04-15 2017-10-19 Alcatel-Lucent Usa Inc. Mimo transceiver suitable for a massive-mimo system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223071A (en) * 1995-02-08 1996-08-30 Sony Corp Transmitter and transmitter-receiver
EP0969636B1 (en) * 1998-06-30 2007-04-25 Lucent Technologies Inc. Tracking carrier timing utilising frequency offset error signal
US6194947B1 (en) * 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
DE69821751T2 (en) * 1998-07-30 2004-11-25 Motorola Semiconducteurs S.A. Method and device for radio transmission
CN100420246C (en) * 1999-11-12 2008-09-17 Gct半导体公司 Single chip CMOS transmitter/receiver and method of using same
US8295371B2 (en) * 2006-07-14 2012-10-23 Qualcomm Incorporated Multi-carrier receiver for wireless communication
US8542616B2 (en) * 2008-10-14 2013-09-24 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
JP5665074B2 (en) * 2010-03-19 2015-02-04 シリコンライブラリ株式会社 Radio transmission system and radio transmitter, radio receiver, radio transmission method, radio reception method, and radio communication method used therefor
US9154078B2 (en) * 2010-12-23 2015-10-06 Intel Corporation Device, system and method of wireless communication over a plurality of wireless communication frequency channels
GB2504973B (en) * 2012-08-15 2014-11-19 Broadcom Corp Receiver circuit
US9054921B2 (en) * 2013-03-13 2015-06-09 Intel Mobile Communications GmbH Method and apparatus for generating a plurality of modulated signals
US9300337B2 (en) * 2013-12-20 2016-03-29 Qualcomm Incorporated Reconfigurable carrier-aggregation receiver and filter
US9712226B2 (en) * 2014-05-15 2017-07-18 Qualcomm Incorporated Multi-way diversity receiver with multiple synthesizers in a carrier aggregation transceiver
DE102014114044B4 (en) * 2014-09-26 2024-02-29 Intel Corporation An apparatus and method for generating baseband reception signals
US9768797B2 (en) * 2015-03-12 2017-09-19 Nokia Technologies Oy Receiver for simultaneous signals in carrier aggregation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130336368A1 (en) * 2012-06-14 2013-12-19 Sony Corporation Receiver
US20160294591A1 (en) * 2015-03-31 2016-10-06 Alcatel-Lucent Usa Inc. Multichannel receiver
US20170302342A1 (en) * 2016-04-15 2017-10-19 Alcatel-Lucent Usa Inc. Mimo transceiver suitable for a massive-mimo system

Also Published As

Publication number Publication date
KR102557997B1 (en) 2023-07-21
TW201931784A (en) 2019-08-01
CN109889225A (en) 2019-06-14
CN109889225B (en) 2022-04-05
TWI761640B (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP6195942B2 (en) Method and apparatus for simultaneous communication with multiple wireless communication systems of different radio access technologies
US9698925B2 (en) Radio frequency receiver and receiving method
CN104823381B (en) The method and apparatus that transmission band based on distribution carries out transmitter optimization
US8437722B2 (en) Multiple frequency band multiple standard transceiver
US11031962B2 (en) Carrier aggregated signal transmission and reception
CN106688187B (en) For carrier wave aggregated wireless electricity receiver
CN106134087A (en) Spectrum-sensing radio receiver
CN101103538A (en) Communication device, multi-band reception device, and reception device
US20150256207A1 (en) Multi-band receiver and signal processing method thereof
EP3068046A1 (en) Wireless communication device and control method thereof
US20210175858A1 (en) Radio transceiver arrangement and method
CN116707734A (en) Method and related device for transmitting sounding reference signal
US8107890B2 (en) Multiple frequency band multiple standard device with reduced blocker
KR102557997B1 (en) Radio frequency integrated chip(rfic) tranceiving signals by using carrier aggregation and wireless communication device comprising the same
KR20190062138A (en) An radio frequency(RF) integrated circuit supporting carrier aggregation and a wireless communication apparatus including the same
CN105519012B (en) A kind of method for transmitting signals and equipment
US20230354161A1 (en) Frequency band having variable duplex spacing
WO2020226793A2 (en) Transceiver phase shift for beamforming
MX2007002265A (en) Method and apparatus for processing multiple wireless communication services.
EP4022774B1 (en) Spur compensation method and system
CN111934698B (en) Radio frequency signal receiving method, radio frequency signal sending method and device
US20140286458A1 (en) Receiving apparatus and receiving method
US10951445B2 (en) Radio frequency integrated circuit supporting carrier aggregation and wireless communication device including the same
JP2010130052A (en) Radio communication set and communication method
WO2021091610A1 (en) Harmonics rejection transceiver with duty ratio control

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant