KR20190061325A - Carrier selective contact solar cell and method of fabricating thereof - Google Patents

Carrier selective contact solar cell and method of fabricating thereof Download PDF

Info

Publication number
KR20190061325A
KR20190061325A KR1020170159588A KR20170159588A KR20190061325A KR 20190061325 A KR20190061325 A KR 20190061325A KR 1020170159588 A KR1020170159588 A KR 1020170159588A KR 20170159588 A KR20170159588 A KR 20170159588A KR 20190061325 A KR20190061325 A KR 20190061325A
Authority
KR
South Korea
Prior art keywords
layer
charge
solar cell
tunnel passivation
tunnel
Prior art date
Application number
KR1020170159588A
Other languages
Korean (ko)
Inventor
이준신
박철민
안시현
한상욱
박수영
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020170159588A priority Critical patent/KR20190061325A/en
Priority to PCT/KR2018/014694 priority patent/WO2019103570A1/en
Publication of KR20190061325A publication Critical patent/KR20190061325A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to technique capable of controlling polarity (positive and negative) of charges in a thin film of an oxide film through optimization of the processing conditions when a very thin silicon oxide film with the tunneling characteristics is grown during the production of a carrier selective contact photovoltaic cell, and improving the output characteristics of a carrier selective contact photovoltaic cell by increasing a charge collection rate in an electron selective contact layer (ESCL) and a hole selective contact layer (HSCL) by using the same.

Description

전하 선택 접합형 태양전지 및 이의 제조 방법 {CARRIER SELECTIVE CONTACT SOLAR CELL AND METHOD OF FABRICATING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a charge selective junction solar cell,

본 발명은 전하 선택 접합형 태양전지에 관한 것이고, 또한 이러한 전하 선택 접합형 태양전지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge selective junction type solar cell and a manufacturing method of such a charge selective junction type solar cell.

일반적 실리콘 산화막의 경우 뉴트럴(Neutral) 특성을 띄기 때문에 전하 및 정공의 수집과 블록킹(Blocking)에 있어서 질화막의 배리어 높이가 중요하지만, 터널링 산화막의 경우 박막이 얇기 때문에 전하수집에 있어 재결합율이 올라갈 수 있다.The barrier height of the nitride film is important in the collection and blocking of charges and holes since the general silicon oxide film has a neutral characteristic. However, since the thin film is thin in the case of the tunneling oxide film, the recombination rate can be increased in the charge collection have.

전자와 정공의 배리어가 되는 역할은 실리콘 산화막의 배리어 높이에 의한 전하 장벽이지만 두께가 얇기 때문에 터널링 메커니즘으로 인해 충분히 실리콘 산화막을 통과하여 재결합이 일어날 수 있다는 문제점이 존재한다.The role of the barrier of electrons and holes is the charge barrier due to the barrier height of the silicon oxide film, but since the thickness is thin, there is a problem that recombination may occur through the silicon oxide film due to the tunneling mechanism sufficiently.

열적 산화 (Thermal Oxidation)를 이용한 실리콘 산화막 성장 시 고온 공정, 낮은 성장률 및 다른 방법으로 실리콘 산화막 형성 시 양면 형성되어 추가공정 필요하다.In the case of silicon oxide film growth using thermal oxidation, high temperature process, low growth rate, and other methods are needed to form a silicon oxide film on both sides and further processing is required.

기존의 열적 산화로 성장시킨 실리콘 산화막은 고온공정으로 인한 웨이퍼 내 열적 응력(stress)와 낮은 성장률로 장시간 공정이 필요하여 생산성이 저하되는 문제점이 있다.The conventional silicon oxide film grown by thermal oxidation has a problem that productivity is deteriorated due to a long process time due to thermal stress and low growth rate in the wafer due to a high temperature process.

한편, 플라즈마를 이용한 산화막 성장(Plasma Growth Oxidation)시 한 면만 선택적으로 가능할 것으로 기대된다.On the other hand, it is expected that only one surface can be selectively available at the time of plasma growth oxide growth using plasma.

본 발명은 플라즈마 성장을 통한 산화막 형성을 이용하여 전하선택접합형 태양전지의 제작과 특성 최적화에 관한 것이다.The present invention relates to the fabrication and characterization of charge selective junction solar cells using oxide film formation through plasma growth.

본 발명에 따른 플라즈마를 이용한 산화막 형성 시, 플라즈마 공정 조건의 최적화를 통해 박막 내부의 전하 극성(Charge Polarity)을 제어하여 배리어 높이 외 추가적으로 전하 효과를 이용, 전하의 블록킹을 수행하고자 한다.In forming the oxide film using the plasma according to the present invention, the charge polarity in the thin film is controlled through optimization of the plasma process conditions to perform charge blocking by utilizing the charge effect in addition to the barrier height.

본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지는, 실리콘 기판; 상기 실리콘 기판의 전면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층; 상기 실리콘 기판의 후면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층; 상기 제1 터널 패시베이션층 상에 위치한 정공 선택 접합층; 상기 제2 터널 패시베이션층 상에 위치한 전자 선택 접합층; 상기 정공 선택 접합층 상에 위치하는 제1 투명전도층; 및 상기 전자 선택 접합층 상에 위치하는 제2 투명전도층을 포함한다.A charge selective junction solar cell according to an embodiment of the present invention includes: a silicon substrate; A first tunnel passivation layer located on the front surface of the silicon substrate and capable of passing charges through tunneling; A second tunnel passivation layer located on a rear surface of the silicon substrate and capable of passing charges through tunneling; A hole selection junction layer located on the first tunnel passivation layer; An electron selection junction layer located on the second tunnel passivation layer; A first transparent conductive layer disposed on the hole-selective bonding layer; And a second transparent conductive layer positioned on the electron selection junction layer.

상기 제1 및 제2 터널 패시베이션층은 각각 실리콘 산화막이며, 상기 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성된 실리콘 산화막이다.Each of the first and second tunnel passivation layers is a silicon oxide film, and the first and second tunnel passivation layers are silicon oxide films formed by a plasma oxidation growth method.

상기 제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어되며, 상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내고, 상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타낸다.Wherein charge polarities within the first and second tunnel passivation layers are controlled by plasma processing conditions wherein the first tunnel passivation layer has an internal charge polarity negative and the second tunnel passivation layer has an internal charge polarity This represents the positive.

본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지의 제조 방법은, 실리콘 기판을 준비하는 단계; 상기 실리콘 기판의 전면 상에 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층을 형성하는 단계; 상기 실리콘 기판의 후면 상에 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층을 형성하는 단계; 상기 제1 터널 패시베이션층 상에 정공 선택 접합층을 형성하는 단계; 상기 제2 터널 패시베이션층 상에 전자 선택 접합층을 형성하는 단계; 상기 정공 선택 접합층 상에 제1 투명전도층을 형성하는 단계; 및 상기 전자 선택 접합층 상에 제2 투명전도층을 형성하는 단계를 포함한다.A method of manufacturing a charge selective junction solar cell according to an embodiment of the present invention includes: preparing a silicon substrate; Forming a first tunnel passivation layer on the front surface of the silicon substrate through which charge can pass through tunneling; Forming a second tunnel passivation layer on the back surface of the silicon substrate through which tunneling can be conducted; Forming a hole-selective bonding layer on the first tunnel passivation layer; Forming an electron-selective bonding layer on the second tunnel passivation layer; Forming a first transparent conductive layer on the hole-selective bonding layer; And forming a second transparent conductive layer on the electron selection junction layer.

상기 제1 및 제2 터널 패시베이션층은 각각 실리콘 산화막이며, 상기 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성된 실리콘 산화막이다.Each of the first and second tunnel passivation layers is a silicon oxide film, and the first and second tunnel passivation layers are silicon oxide films formed by a plasma oxidation growth method.

상기 제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어되며, 상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내고, 상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타낸다.Wherein charge polarities within the first and second tunnel passivation layers are controlled by plasma processing conditions wherein the first tunnel passivation layer has an internal charge polarity negative and the second tunnel passivation layer has an internal charge polarity This represents the positive.

본 발명에 따르면, 패시베이션 효과가 우수하고 두께 조절을 통한 터널효과를 가지는 실리콘 산화막(SiOx)을 형성하고, 추가적으로 박막 내의 전하 극성을 제어하여 전자와 정공의 효과적인 수집을 통해 고효율의 전하선택접합 태양전지 구조에 적용 가능하다.According to the present invention, a silicon oxide film (SiOx) having an excellent passivation effect and having a tunnel effect through thickness control is formed, and furthermore, the charge polarity in the thin film is controlled to effectively collect electrons and holes, Structure.

추가적으로 일반적인 결정질 실리콘 태양전지에 사용되는 표면 패시베이션 층 및 반사방지막의 사용에 있어서도 기존에 사용되는 실리콘 질화막 대비 높은 표면 패시베이션 특성과 전하 극성 제어를 통해 실리콘 태양전지의 특성 향상을 꾀할 수 있다.In addition, in the use of the surface passivation layer and the antireflection film used in the general crystalline silicon solar cell, the characteristics of the silicon solar cell can be improved by controlling the surface passivation property and the charge polarity compared to the silicon nitride film used conventionally.


다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
Various embodiments are now described with reference to the drawings, wherein like reference numerals are used throughout the drawings to refer to like elements. For purposes of explanation, various descriptions are set forth herein to provide an understanding of the present invention. It is evident, however, that such embodiments may be practiced without these specific details. In other instances, well-known structures and devices are shown in block diagram form in order to facilitate describing the embodiments.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term " comprises " or " having ", etc. is intended to specify that there is a feature, step, operation, element, part or combination thereof described in the specification, , &Quot; an ", " an ", " an "

본 발명은 전하 선택 접합형(Carrier Selective Contact) 태양전지의 제작 공정 중, 터널링 특성을 갖는 아주 얇은 실리콘 산화막 성장 시 공정 조건의 최적화를 통해 산화막의 박막 내 전하의 극성(Positive, Negative)을 제어할 수 있고, 이를 이용하여 전자 선택 접합층(Electron Selective Contact Layer, ESCL) 및 정공 선택 접합층(Hole Selective Contact Layer, HSCL)에서의 전하 수집율을 증가시켜 전하선택접합형 태양전지의 출력특성을 향상시킬 수 있는 기술이다.The present invention relates to a method and apparatus for controlling the polarity (positive or negative) of the charge in a thin film of an oxide film through optimization of process conditions in the process of manufacturing a very thin silicon oxide film having a tunneling characteristic in a manufacturing process of a carrier selective contact type (ESCL) and Hole Selective Contact Layer (HSCL), thereby improving the output characteristics of the charge selective junction type solar cell by increasing the charge collection rate in the electron selective contact layer (ESCL) and the hole selective contact layer It is a technology that can be made.

도 1은 본 발명의 일 실시예에 따른 표면 패시베이션 및 터널링 산화막 박막 내의 전하 극성 제어를 이용한 전하 선택 접합형 태양전지의 구조도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a structural view of a charge selective junction type solar cell using surface passivation and charge polarity control in a tunneling oxide thin film according to an embodiment of the present invention. FIG.

도 1에서 보는 것처럼, 본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지는, 실리콘 기판(10); 상기 실리콘 기판의 전면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층(21); 상기 실리콘 기판의 후면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층(22); 상기 제1 터널 패시베이션층 상에 위치한 정공 선택 접합층(31); 상기 제2 터널 패시베이션층 상에 위치한 전자 선택 접합층(32); 상기 정공 선택 접합층 상에 위치하는 제1 투명전도층(41); 및 상기 전자 선택 접합층 상에 위치하는 제2 투명전도층(42)을 포함한다.1, a charge selective junction solar cell according to an embodiment of the present invention includes a silicon substrate 10; A first tunnel passivation layer (21) located on the front surface of the silicon substrate and capable of passing charges through tunneling; A second tunnel passivation layer 22 located on the back surface of the silicon substrate and capable of passing charges through tunneling; A hole selective bonding layer (31) located on the first tunnel passivation layer; An electron selection junction layer (32) located on the second tunnel passivation layer; A first transparent conductive layer (41) located on the hole selection junction layer; And a second transparent conductive layer (42) located on the electron selection junction layer.

실리콘 기판(10)은 결정질 실리콘 재질로 형성될 수 있다. 예를 들면, 상기 실리콘 기판(10)으로는 단결정 또는 다결정 실리콘 웨이퍼가 사용될 수 있다. The silicon substrate 10 may be formed of a crystalline silicon material. For example, a monocrystalline or polycrystalline silicon wafer may be used as the silicon substrate 10.

제 1 터널 패시베이션층(21)은 실리콘 기판의 전면 상에 배치되고, 제 2 터널 패시베이션층(22)은 실리콘 기판의 후면 상에 배치된다. 다만 이는 도면 1의 경우에 전면/후면이며 이는 서로 바뀌어도 무관하다.The first tunnel passivation layer 21 is disposed on the front surface of the silicon substrate and the second tunnel passivation layer 22 is disposed on the rear surface of the silicon substrate. However, this is the front / rear face in the case of FIG. 1, which may be mutually exchanged.

제 1 및 제2 터널 패시베이션층(21, 22)은 전하의 터널링이 가능한 절연 물질로 형성될 수 있다. 제1 및 제2 터널 패시베이션층(21, 22)은 SiOx와 같은 실리콘 산화물로 형성되는 것이 바람직하다. 본 발명에서는 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성된 실리콘 산화막이 이용된다.The first and second tunnel passivation layers 21 and 22 may be formed of an insulating material capable of tunneling charges. The first and second tunnel passivation layers 21 and 22 are preferably formed of silicon oxide such as SiOx. In the present invention, the silicon oxide film formed by the plasma oxidation growth method is used for the first and second tunnel passivation layers.

이러한 플라즈마 산화 성장법에 의해 실리콘 산화막을 형성하는 경우에 제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어될 수 있다. 구체적으로 플라즈마 파워, 온도를 가변하여 실리콘 산화막 내부의 전하 극성을 제어할 수 있다.When the silicon oxide film is formed by the plasma oxidation growth method, the charge polarity inside the first and second tunnel passivation layers can be controlled by plasma process conditions. Specifically, it is possible to control the charge polarity inside the silicon oxide film by varying the plasma power and the temperature.

이와 같은 플라즈마 공정 조건을 제어함에 의해, 상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내도록 제어하고, 상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타내도록 제어한다. 이에 의해 각각 정공 선택 접합층(31) 및 전자 선택 접합층(32)에서의 전하 수집률을 증가시킬 수 있고 궁극적으로 전하 선택 접합형 태양전지의 출력을 향상시킬 수 있다.By controlling the plasma process conditions, the first tunnel passivation layer controls the internal charge polarity to be negative, and the second tunnel passivation layer controls the internal charge polarity to be positive. As a result, the charge collection rate in the hole selection junction layer 31 and the electron selection junction layer 32 can be increased, and ultimately, the output of the charge selective junction type solar cell can be improved.

정공 선택 접합층(31) 및 전자 선택 접합층(32)은 다양한 물질의 박막으로 구성될 수 있으며, 정공 선택 접합층의 경우 VOx, MoOx 등과 같은 p타입을 띠는 박막이 이용되고, 전자 선택 접합층의 경우 n타입을 띠는 박막이 이용된다. 이러한 접합층은 PECVD, ALD, MOCVD등과 같은 증착 장비를 이용해 증착하거나 실리콘 박막을 이용할 경우에는 비정질층을 증착한 후 열처리를 통해 결정화하여 이용한다.The hole selection junction layer 31 and the electron selection junction layer 32 may be formed of a thin film of various materials. In the case of the hole selection junction layer, a p-type thin film such as VOx, MoOx, or the like is used, In the case of a layer, an n-type thin film is used. Such a bonding layer may be deposited using deposition equipment such as PECVD, ALD, or MOCVD, or may be crystallized by heat treatment after depositing an amorphous layer when using a silicon thin film.

제1 투명전도층(41)은 정공 선택 접합층(31)의 상부에 위치하여 반사방지막으로 기능하고, 투명 도전성 산화물(Transparent Conductive Oxide, TCO)로 형성될 수 있다. 상기 제1 투명전도층(41)은 전하를 제1 금속전극(51)으로 전달할 수 있다. The first transparent conductive layer 41 is located on the hole selective bonding layer 31 and functions as an anti-reflective layer, and may be formed of a transparent conductive oxide (TCO). The first transparent conductive layer 41 may transfer charge to the first metal electrode 51.

제2 투명전도층(42)은 전자 선택 접합층(32)의 상에 위치하고, 투명 도전성 산화물(Transparent Conductive Oxide, TCO)로 형성될 수 있다. 제2 투명전도층(42)은 제1 투명전도층(41)과 동일한 물질로 형성될 수도 있고, 이와 다른 물질로 형성될 수도 있다. 상기 제2 투명전도층(42)은 공급된 전하를 제2 금속전극(52)으로 전달할 수 있다. The second transparent conductive layer 42 is disposed on the electron selective bonding layer 32 and may be formed of a transparent conductive oxide (TCO). The second transparent conductive layer 42 may be formed of the same material as the first transparent conductive layer 41, or may be formed of another material. The second transparent conductive layer 42 may transfer the supplied charge to the second metal electrode 52.

제1 금속전극(51)은 제1 투명전도층(41) 상부에 위치하여 상기 제1 투명전도층(41)에 전기적으로 접촉할 수 있다. 일 실시예로, 상기 제1 금속전극(51)은 일 방향으로 연장된 복수의 핑거 전극들 및 상기 핑거 전극들과 교차하는 방향으로 연장되고 상기 복수의 핑거 전극들을 전기적으로 연결하는 복수의 버스바 전극들을 포함할 수 있다. 상기 제1 금속전극(180)은 은(Ag), 구리(Cu), 니켈(Ni), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 등과 같은 도전성 금속으로 형성될 수 있다. The first metal electrode 51 is located on the first transparent conductive layer 41 and can be in electrical contact with the first transparent conductive layer 41. In one embodiment, the first metal electrode 51 includes a plurality of finger electrodes extending in one direction and a plurality of bus bars (not shown) extending in a direction crossing the finger electrodes and electrically connecting the plurality of finger electrodes Electrodes. The first metal electrode 180 may be formed of a metal such as Ag, Cu, Ni, Sn, Zn, In, Ti, And may be formed of a conductive metal.

제2 금속전극(52)은 상기 후면전계층 상부에 위치하고, 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 등과 같은 도전성 금속으로 형성될 수 있다. 일 실시예로, 상기 제2 금속 전극은 일 방향으로 연장된 복수의 핑거 전극들 및 상기 핑거 전극들과 교차하는 방향으로 연장되고 상기 복수의 핑거 전극들을 전기적으로 연결하는 복수의 버스바 전극들을 포함할 수 있다.The second metal electrode 52 is disposed on the upper front layer and is formed of a metal such as aluminum, nickel, copper, silver, tin, zinc, indium, , Titanium (Ti), gold (Au), or the like. In one embodiment, the second metal electrode includes a plurality of finger electrodes extending in one direction and a plurality of bus bar electrodes extending in a direction crossing the finger electrodes and electrically connecting the plurality of finger electrodes can do.

일 실시예에 있어서, 상기 제1 및 제2 금속전극(51, 52)은 스크린 프린팅 공정을 통해 상기 제1 및 제2 투명전도층 상에 각각 형성될 수 있다. In one embodiment, the first and second metal electrodes 51 and 52 may be formed on the first and second transparent conductive layers, respectively, through a screen printing process.

도 2는 본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지의 에너지 다이어그램을 도시한다. 전하 제어된 터널 패시베이션층에 의해 전자 및 정공의 반사가 일어나게 되고 이에 따라 전자-정공 재결합을 감소시킴과 더불어 각각 정공 선택 접합층(31) 및 전자 선택 접합층(32)에서의 전하 수집률을 증가시킬 수 있고 궁극적으로 전하 선택 접합형 태양전지의 출력을 향상시킬 수 있다.FIG. 2 shows an energy diagram of a charge selective junction solar cell according to an embodiment of the present invention. Electron and hole reflections are caused by the charge-controlled tunneling passivation layer, thereby reducing the electron-hole recombination and increasing the charge collection rate in the hole-selective bonding layer 31 and the electron selective bonding layer 32, respectively And can ultimately improve the output of the charge-selective junction solar cell.

도 3은 본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지의 커패시턴스-전압 특성과 Flat-band 전압의 차이를 나타낸다. FIG. 3 illustrates the difference between the capacitance-voltage characteristic and the flat-band voltage of the charge-selective junction solar cell according to an embodiment of the present invention.

지금까지 본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지에 대해 설명하였으며, 이하에서는 이러한 전하 선택 접합형 태양전지의 제조 방법에 대해 설명하도록 하겠다. 위에서 설명한 부분과 중복되는 부분에 대해서는 반복 설명을 생략하도록 하겠다.The charge-selective junction solar cell according to an embodiment of the present invention has been described so far. Hereinafter, a method of manufacturing such a charge-selective junction solar cell will be described. Repeated descriptions will be omitted for the parts overlapping with those described above.

도 4는 본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지의 제조 방법의 순서도를 도시한다.FIG. 4 shows a flowchart of a method of manufacturing a charge-selective junction type solar cell according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 전하 선택 접합형 태양전지의 제조 방법은, 실리콘 기판을 준비하는 단계(S 410); 상기 실리콘 기판의 전면 상에 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층을 형성하는 단계(S 420); 상기 실리콘 기판의 후면 상에 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층을 형성하는 단계(S 430); 상기 제1 터널 패시베이션층 상에 정공 선택 접합층을 형성하는 단계(S 440); 상기 제2 터널 패시베이션층 상에 전자 선택 접합층을 형성하는 단계(S 450); 상기 정공 선택 접합층 상에 제1 투명전도층을 형성하는 단계(S 460); 및 상기 전자 선택 접합층 상에 제2 투명전도층을 형성하는 단계(S 470)를 포함한다.A method of manufacturing a charge selective junction solar cell according to an embodiment of the present invention includes: preparing a silicon substrate (S 410); Forming a first tunnel passivation layer on the front surface of the silicon substrate through which tunneling can pass; Forming a second tunnel passivation layer on the rear surface of the silicon substrate through which tunneling may pass; Forming a hole selective bonding layer on the first tunnel passivation layer (S440); Forming (S 450) an electron selective bonding layer on the second tunnel passivation layer; Forming a first transparent conductive layer on the hole-selective bonding layer (S460); And forming a second transparent conductive layer on the electron selective bonding layer (S 470).

S 410 단계에서는 실리콘 기판을 준비하고, S 420 및 S 430 단계에서는 각각 실리콘 기판의 전면 및 후면에 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층 및 제2 터널 패시베이션층을 형성한다. S 420 및 S 430 단계는 순서가 서로 바뀌어도 무방하고, 동시에 이루어져도 무방하다.In step S 410, a silicon substrate is prepared. In steps S 420 and S 430, a first tunnel passivation layer and a second tunnel passivation layer are formed on the front and back surfaces of the silicon substrate through tunneling, respectively. Steps S 420 and S 430 may be performed simultaneously, or may be performed simultaneously.

상기 제1 및 제2 터널 패시베이션층은 각각 실리콘 산화막이며, 상기 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성된다. 도 5는 제1 및 제2 터널 패시베이션층을 형성하는 공정의 개략도이다. PECVD 챔버에서 플라즈마 공정을 이용하고 있고, 플라즈마 공정 조건을 제어함으로써 전하 제어된 SiOx층을 형성한다. 구체적으로 플라즈마 파워, 온도를 가변하여 실리콘 산화막 내부의 전하 극성을 제어할 수 있다.Each of the first and second tunnel passivation layers is a silicon oxide layer, and the first and second tunnel passivation layers are formed by a plasma oxidation growth method. 5 is a schematic view of a process for forming first and second tunnel passivation layers. A plasma process is used in the PECVD chamber and the plasma process conditions are controlled to form a charge controlled SiOx layer. Specifically, it is possible to control the charge polarity inside the silicon oxide film by varying the plasma power and the temperature.

제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어될 수 있다. 상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내도록 제어될 수 있고, 상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타내도록 제어될 수 있다.The charge polarity inside the first and second tunnel passivation layers can be controlled by plasma processing conditions. The first tunnel passivation layer can be controlled so that the internal charge polarity is negative, and the second tunnel passivation layer can be controlled so that the internal charge polarity is positive.

S 440 및 S 450 단계에서는 각각 제1 터널 패시베이션층 상에 정공 선택 접합층 및 제2 터널 패시베이션층 상에 전자 선택 접합층을 형성한다. 이러한 접합층은 PECVD, ALD, MOCVD등과 같은 증착 장비를 이용해 증착하거나 실리콘 박막을 이용할 경우에는 비정질층을 증착한 후 열처리를 통해 결정화하여 이용한다.S 440 and S 450, an electron selective bonding layer is formed on the hole-selective bonding layer and the second tunnel passivation layer, respectively, on the first tunnel passivation layer. Such a bonding layer may be deposited using deposition equipment such as PECVD, ALD, or MOCVD, or may be crystallized by heat treatment after depositing an amorphous layer when using a silicon thin film.

S 460 및 S 470 단계에서는 각각 정공 선택 접합층 상에 제1 투명전도층 및 전자 선택 접합층 상에 제2 투명전도층을 형성한다. 제1 및 제2 투명전도층은 전도성 투명 산화물을 각각 증착함으로써 형성될 수 있다. S 460 and S 470, a first transparent conductive layer is formed on the hole-selective bonding layer and a second transparent conductive layer is formed on the electron selective bonding layer, respectively. The first and second transparent conductive layers may be formed by respectively depositing a conductive transparent oxide.

도 5는 본 발명의 일 실시예에 따라 제작된 SiOx와 일반적인 실리콘 태양전지의 표면 패시베이션에 이용되는 박막의 비교 데이터이다. 도 5에서 보는 것처럼, 본 발명에 따라 제작된 SiOx의 경우 인터페이스 트랩 덴시티(Dit)가 다른 실리콘 질화막, 알루미나에 비해 낮음을 확인할 수 있었다.FIG. 5 is a comparison of thin films used for surface passivation of SiOx and general silicon solar cells fabricated according to one embodiment of the present invention. As shown in FIG. 5, it was confirmed that the interface trap density (D it ) of SiO x prepared according to the present invention is lower than that of other silicon nitride films and alumina.

도 6은 n-type 구조의 태양전지에서 전하 효과에 따른 태양전지의 특성 변화에 대한 TCAD 소자 설계 결과를 도시한다.FIG. 6 shows a design result of a TCAD device for a characteristic change of a solar cell according to a charge effect in an n-type solar cell.

제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다. The description of the disclosed embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to these embodiments will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the scope of the invention. Thus, the present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features presented herein.

Claims (12)

실리콘 기판;
상기 실리콘 기판의 전면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층;
상기 실리콘 기판의 후면 상에 위치하고 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층;
상기 제1 터널 패시베이션층 상에 위치한 정공 선택 접합층;
상기 제2 터널 패시베이션층 상에 위치한 전자 선택 접합층;
상기 정공 선택 접합층 상에 위치하는 제1 투명전도층; 및
상기 전자 선택 접합층 상에 위치하는 제2 투명전도층을 포함하는,
전하 선택 접합형 태양전지.
A silicon substrate;
A first tunnel passivation layer located on the front surface of the silicon substrate and capable of passing charges through tunneling;
A second tunnel passivation layer located on a rear surface of the silicon substrate and capable of passing charges through tunneling;
A hole selection junction layer located on the first tunnel passivation layer;
An electron selection junction layer located on the second tunnel passivation layer;
A first transparent conductive layer disposed on the hole-selective bonding layer; And
And a second transparent conductive layer disposed on the electron selection junction layer.
Charge select junction solar cell.
제 1 항에 있어서,
상기 제1 및 제2 터널 패시베이션층은 각각 실리콘 산화막인 것을 특징으로 하는,
전하 선택 접합형 태양전지.
The method according to claim 1,
Wherein the first and second tunnel passivation layers are each a silicon oxide layer.
Charge select junction solar cell.
제 2 항에 있어서,
상기 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성된 실리콘 산화막인 것을 특징으로 하는,
전하 선택 접합형 태양전지.
3. The method of claim 2,
Wherein the first and second tunnel passivation layers are silicon oxide films formed by a plasma oxidation growth method.
Charge select junction solar cell.
제 1 항에 있어서,
상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내는,
전하 선택 접합형 태양전지.
The method according to claim 1,
Wherein the first tunnel passivation layer has a negative charge polarity inside,
Charge select junction solar cell.
제 1 항에 있어서,
상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타내는,
전하 선택 접합형 태양전지.
The method according to claim 1,
Wherein the second tunnel passivation layer has a positive charge polarity inside,
Charge select junction solar cell.
제 4 항 또는 제 5 항에 있어서,
상기 제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어되는,
전하 선택 접합형 태양전지.
The method according to claim 4 or 5,
Wherein charge polarities inside the first and second tunnel passivation layers are controlled by plasma processing conditions,
Charge select junction solar cell.
실리콘 기판을 준비하는 단계;
상기 실리콘 기판의 전면 상에 터널링을 통해 전하가 통과할 수 있는 제1 터널 패시베이션층을 형성하는 단계;
상기 실리콘 기판의 후면 상에 터널링을 통해 전하가 통과할 수 있는 제2 터널 패시베이션층을 형성하는 단계;
상기 제1 터널 패시베이션층 상에 정공 선택 접합층을 형성하는 단계;
상기 제2 터널 패시베이션층 상에 전자 선택 접합층을 형성하는 단계;
상기 정공 선택 접합층 상에 제1 투명전도층을 형성하는 단계; 및
상기 전자 선택 접합층 상에 제2 투명전도층을 형성하는 단계를 포함하는,
전하 선택 접합형 태양전지의 제조 방법.
Preparing a silicon substrate;
Forming a first tunnel passivation layer on the front surface of the silicon substrate through which charge can pass through tunneling;
Forming a second tunnel passivation layer on the back surface of the silicon substrate through which tunneling can be conducted;
Forming a hole-selective bonding layer on the first tunnel passivation layer;
Forming an electron-selective bonding layer on the second tunnel passivation layer;
Forming a first transparent conductive layer on the hole-selective bonding layer; And
And forming a second transparent conductive layer on the electron selection junction layer.
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
제 7 항에 있어서,
상기 제1 및 제2 터널 패시베이션층은 각각 실리콘 산화막인 것을 특징으로 하는,
전하 선택 접합형 태양전지의 제조 방법.
8. The method of claim 7,
Wherein the first and second tunnel passivation layers are each a silicon oxide layer.
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
제 8 항에 있어서,
상기 제1 및 제2 터널 패시베이션층은 플라즈마 산화 성장법에 의해 형성되는 것을 특징으로 하는,
전하 선택 접합형 태양전지의 제조 방법.
9. The method of claim 8,
Wherein the first and second tunnel passivation layers are formed by a plasma oxidation growth method.
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
제 7 항에 있어서,
상기 제1 터널 패시베이션층은 내부의 전하 극성이 네거티브를 나타내는,
전하 선택 접합형 태양전지의 제조 방법.
8. The method of claim 7,
Wherein the first tunnel passivation layer has a negative charge polarity inside,
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
제 7 항에 있어서,
상기 제 2 터널 패시베이션층은 내부의 전하 극성이 포지티브를 나타내는,
전하 선택 접합형 태양전지의 제조 방법.
8. The method of claim 7,
Wherein the second tunnel passivation layer has a positive charge polarity inside,
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
제 10 항 또는 제 11 항에 있어서,
상기 제1 및 제2 터널 패시베이션층의 내부의 전하 극성은 플라즈마 공정 조건에 의해 제어되는,
전하 선택 접합형 태양전지의 제조 방법.The method according to claim 10 or 11,
Wherein charge polarities inside the first and second tunnel passivation layers are controlled by plasma processing conditions,
(JP) METHOD FOR MANUFACTURING ELECTRIC CHARGE - SELECTING SOLAR CELL
KR1020170159588A 2017-11-27 2017-11-27 Carrier selective contact solar cell and method of fabricating thereof KR20190061325A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170159588A KR20190061325A (en) 2017-11-27 2017-11-27 Carrier selective contact solar cell and method of fabricating thereof
PCT/KR2018/014694 WO2019103570A1 (en) 2017-11-27 2018-11-27 Carrier selective contact solar cell and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170159588A KR20190061325A (en) 2017-11-27 2017-11-27 Carrier selective contact solar cell and method of fabricating thereof

Publications (1)

Publication Number Publication Date
KR20190061325A true KR20190061325A (en) 2019-06-05

Family

ID=66631639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170159588A KR20190061325A (en) 2017-11-27 2017-11-27 Carrier selective contact solar cell and method of fabricating thereof

Country Status (2)

Country Link
KR (1) KR20190061325A (en)
WO (1) WO2019103570A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210010728A (en) 2019-07-18 2021-01-28 충남대학교산학협력단 Method for producing solar cell of rear electrode with charge selective junction
KR20210065474A (en) 2019-11-27 2021-06-04 한국과학기술연구원 A solar cell having carrier selective contact and preparing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234847A (en) * 2009-09-08 2012-11-29 Kaneka Corp Crystal silicon based solar cell
KR20110130191A (en) * 2010-05-27 2011-12-05 주성엔지니어링(주) Solar cell and method of manufacturing the same
US20130298973A1 (en) * 2012-05-14 2013-11-14 Silevo, Inc. Tunneling-junction solar cell with shallow counter doping layer in the substrate
EP2922101A1 (en) * 2014-03-19 2015-09-23 Institut für Solarenergieforschung GmbH Conductive polymer/Si interfaces at the backside of solar cells
KR20160085121A (en) * 2015-01-07 2016-07-15 엘지전자 주식회사 Solar cell
KR101626248B1 (en) * 2015-01-09 2016-05-31 고려대학교 산학협력단 Silicon solar cell and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210010728A (en) 2019-07-18 2021-01-28 충남대학교산학협력단 Method for producing solar cell of rear electrode with charge selective junction
KR20210065474A (en) 2019-11-27 2021-06-04 한국과학기술연구원 A solar cell having carrier selective contact and preparing method thereof

Also Published As

Publication number Publication date
WO2019103570A1 (en) 2019-05-31

Similar Documents

Publication Publication Date Title
NL2015987B1 (en) Tandem solar cell and method for manufacturing such a solar cell.
US20170271622A1 (en) High efficiency thin film tandem solar cells and other semiconductor devices
US20100059117A1 (en) Hybrid silicon solar cells and method of fabricating same
EP2889916B1 (en) Solar cell and method for manufacturing the same
CN104681648A (en) Solar cell and method of manufacturing the same
JP2011061197A (en) Solar cell, and method of manufacturing the same
US20190355860A1 (en) Solar cell
JP2015029126A (en) Solar cell and method for manufacturing the same
JP2019041131A (en) Solar cell
US20150270421A1 (en) Advanced Back Contact Solar Cells
KR101768907B1 (en) Method of fabricating Solar Cell
KR20190063908A (en) Carrier selective solar cell and mehtod of fabricating thereof
KR20180045587A (en) Solar cell and meaufacturing method of solar cell
KR102632402B1 (en) Back contact silicon solar cell and method for manufacturing the same
KR101247815B1 (en) Hetero-junction silicon solar cell and method of fabricating the same
KR20190061325A (en) Carrier selective contact solar cell and method of fabricating thereof
JP6687321B2 (en) Solar cell and manufacturing method thereof
KR102218417B1 (en) Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
KR20200125067A (en) Manufacturing method of heterojunction solar cell
US11942564B2 (en) Laminated photovoltaic device, and production method
KR20110003787A (en) Solar cell and method for manufacturing the same
KR20110072959A (en) Method for manufacturing of back junction solar cells
KR20200067545A (en) Manufacturing method of cell
KR102118905B1 (en) Solar cell including a tunnel oxide layer and method of manufacturing the same
KR20140109523A (en) Solar cell and manufacturing method thereof