KR20190056659A - 표시장치와 그 과구동 방법 및 장치 - Google Patents

Abstract

본 발명은 표시장치와 그 과구동 방법 및 장치에 관한 것으로, 이 표시장치는 데이터 라인들, 상기 데이터 라인들과 교차하는 게이트 라인들, 및 상기 데이터 라인드로가 상기 게이트 라인들에 연결된 다수의 픽셀들을 포함한 표시패널, n bit의 이전 데이터와 n bit의 현재 데이터를 입력 받아 픽셀들 간의 휘도 차를 보상하기 위하여 데이터의 계조를 변조하여 n bit 데이터를 보상후 현재 데이터로서 출력하는 과구동 처리부, 상기 과구동 처리부로부터 출력된 n bit 데이터를 디지털 아날로그 변환기(DAC)에 입력하여 데이터 전압으로 변환하는 데이터 구동부, 및 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부를 구비한다.

Description

표시장치와 그 과구동 방법 및 장치{DISPLAY DEVICE, AND OVER DRIVING METHOD AND DEVICE THEREOF}

본 발명은 표시장치와 그 과구동 방법 및 장치에 관한 것이다.

액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.

픽셀의 응답 특성이 늦으면, 픽셀에 입력된 이전 픽셀 데이터의 계조를 목표 휘도까지 변화시키는 데 요구되는 시간이 길어져, 이 픽셀에 다음 픽셀 데이터가 입력되기 전까지 이전 픽셀 데이터의 목표 휘도까지 도달되지 않는다. 이러한 응답 속도의 지연은 모션 블러(Motion blurr)나 잔상 등 화질 불량을 초래한다.

응답 속도를 빠르게 하기 위하여, 과구동(over driving) 방법으로 픽셀의 응답 특성을 보상할 수 있다. 과구동 방법은 픽셀 데이터 전압에 변화가 있으면, 그 변화폭을 더 크게 하도록 픽셀 데이터 전압을 변조한다.

픽셀의 전압 충전률은 입력 영상의 계조 분포와 표시패널 상의 위치에 따라 달라질 수 있다. 종래의 과구동 방법은 이러한 픽셀의 전압 충전률 차이를 고려하지 않기 때문에 화면 전체에서 픽셀의 충전률을 균일하게 할 수 없다.

본 발명은 과구동 변조값을 화면의 위치와 입력 영상의 계조 분포에 따라 최적화하고, 데이터의 비트폭(Data bitwidth) 증가 없이 화면 전체에서 픽셀 충전률을 균일하게 할 수 있는 표시장치와 그 과구동 방법 및 장치를 제공한다.

본 발명의 표시장치는 데이터 라인들, 상기 데이터 라인들과 교차하는 게이트 라인들, 및 상기 데이터 라인드로가 상기 게이트 라인들에 연결된 다수의 픽셀들을 포함한 표시패널, n(n은 8 이상의 양의 정수) bit의 이전 데이터와 n bit의 현재 데이터를 입력 받아 픽셀들 간의 휘도 차를 보상하기 위하여 데이터의 계조를 변조하여 n bit 데이터를 보상후 현재 데이터로서 출력하는 과구동 처리부, 상기 과구동 처리부로부터 출력된 n bit 데이터를 디지털 아날로그 변환기(DAC)에 입력하여 데이터 전압으로 변환하는 데이터 구동부, 및 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부를 구비한다.

상기 표시장치의 과구동 방법은 A 픽셀, B 픽셀 및 C 픽셀 각각에서, n(n은 8 이상의 양의 정수) bit의 이전 데이터의 계조가 2^{n- 1} 이고 n bit의 현재 데이터의 계조가 2^{n- 1} 인 경우에 현재 데이터의 계조를 2^{n- 1} 보다 낮은 소정의 기준 계조로 변환하여 상기 현재 데이터를 변조하는 단계, 상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 미리 설정된 최상위 계조 보상값으로 변환하여 상기 현재 데이터를 변조하는 단계, 및 n bit 데이터로 데이터 구동부에 수신된 상기 현재 데이터가 상기 데이터 구동부에서 데이터 전압으로 변환되는 단계를 포함한다. 상기 A 픽셀과 상기 데이터 구동부 사이의 거리, 상기 B 픽셀과 상기 데이터 구동부 사이의 거리, 및 상기 C 픽셀과 상기 데이터 구동부 사이의 거리가 서로 다르다.

상기 표시장치의 과구동 장치는 n(n은 8 이상의 양의 정수) bit의 이전 데이터와 n bit의 현재 데이터를 입력 받아 픽셀들 간의 휘도 차를 보상하기 위하여 데이터의 계조를 변조하여 n bit 데이터를 보상후 현재 데이터로서 출력하는 과구동 처리부, 및 상기 과구동 처리부로부터 출력된 n bit 데이터를 디지털 아날로그 변환기(DAC)에 입력하여 데이터 전압으로 변환하는 데이터 구동부를 구비한다.

상기 과구동 처리부는 A 픽셀, B 픽셀 및 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 이고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 현재 데이터의 계조를 2^{n- 1} 보다 낮은 소정의 기준 계조로 변환하여 상기 현재 데이터를 변조하고, 상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^n-1 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 미리 설정된 최상위 계조 보상값으로 변환하여 상기 현재 데이터를 변조한다.

본 발명은 종래 기술에서 보상이 어려운 최상위 계조의 보상 범위를 n bit 데이터 범위 내에서 확보하여 데이터 구동부로 전송되는 데이터의 전송량 증가나 디지털 아날로그 변환기(DAC)의 추가 없이 최상위 계조의 과구동 변조를 가능하게 한다. 그 결과, 본 발명은 하드 웨어의 비용 증가 없이 화면 상의 모든 픽셀들에서 최상위 계조의 휘도를 보상할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 2는 픽셀들의 일부를 보여 주는 회로도이다.
도 3은 픽셀들의 충전률이 가장 높은 영상 패턴의 일 예를 보여 주는 도면이다.
도 4는 픽셀들의 충전률이 가장 낮은 영상 패턴의 일 예를 보여 주는 도면이다.
도 5는 과구동 처리부의 구성을 보여 주는 도면이다.
도 6은 룩업 테이블(Look-up table)의 일 예이다.
도 7은 게인 값을 보간 방법으로 산출하는 방법으로 도식적으로 보여 주는 도면이다.
도 8은 게인과 최상위 계조 보상값에 따라 룩업 테이블로부터 출력된 보상값이 변경된 예를 보여 주는 도면이다.
도 9a 내지 도 9c는 데이터 범위 축소부에 의해 보상값의 데이터 범위가 축소된 예를 보여 주는 도면들이다.
도 10은 데이터 구동부로부터 출력되는 데이터 전압의 일 예를 보여 주는 도면이다.
도 11은 본 발명의 표시장치에서 픽셀 위치별로 다른 데이터 전압 범위를 보여 주는 도면이다.
도 12는 과구동 처리부를 이용한 데이터 변조를 이용하여 픽셀들의 충전률 변화를 보여 주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다는 것에 주의하여야 한다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명은 특허청구범위에 의해 정의된다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

실시에 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명의 과구동 방법 및 장치는 화면 상의 위치에 따라 충전률이 차이가 있는 픽셀들 간의 휘도를 보상한다. 본 발명의 과구동 방법 및 장치는 이하의 실시예와 같이 액정표시장치에 적용될 수 있으나 이에 한정되지 않는다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치가 액정표시장치를 중심으로 설명되나 이에 한정되지 않는다는 것에 주의하여야 한다.

도 1을 참조하면, 본 발명의 표시장치는 데이터 라인(S1~Sm)과 게이트 라인(G1~Gn)이 교차되며 픽셀들이 매트릭스 형태로 배치된 표시패널(100), 표시패널(100)의 데이터 라인(S1~Sm)에 데이터를 공급하기 위한 데이터 구동부(102), 표시패널(100)의 게이트 라인(G1~Gn)에 게이트펄스(또는 스캔펄스)를 공급하기 위한 게이트 구동부(104)와, 화면 상의 위치에 따라 충전율이 다른 픽셀들 간의 휘도를 보상하기 위하여 입력 영상의 데이터를 변조하는 과구동 처리부(200), 데이터 구동부(102)와 게이트 구동부(104)를 제어하는 타이밍 콘트롤러(106) 및 전원부(108)를 구비한다.

표시패널(100)의 화면은 입력 영상이 표시되는 픽셀 어레이를 포함한다. 픽셀들 각각은 픽셀 전극(1)에 인가되는 입력 영상의 데이터 전압과 공통 전극(2)에 인가되는 공통 전압(Vcom) 간의 전압 차이에 따라 발생하는 전계에 의해 구동되는 액정 분자들을 이용하여 빛의 편광 특성을 변조한다. 픽셀들 각각은 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀, 및 청색(B) 서브 픽셀을 포함할 수 있다. 픽셀들 각각은 소비 전력을 줄이고 휘도를 높이기 위하여 백색(W) 서브 픽셀을 더 포함할 수 있다.

서브 픽셀들은 픽셀 전극(1), 공통 전극(2), 액정셀(Clc), 픽셀 전극(1)에 연결된 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함) 및 스토리지 캐패시터(Storage Capacitor, Cst)를 포함한다. TFT는 데이터 라인(S1~Sm)과 게이트 라인(G1~Gn)의 교차부에 형성된다. TFT는 게이트 라인(G1~Gn)으로부터의 게이트 펄스에 응답하여 데이터 라인(S1~Sm)으로부터의 데이터 전압를 픽셀 전극에 공급한다. TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다.

표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등으로 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 본 발명의 표시장치가 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, OLED Display)와 같이 자발광 소자를 이용한 표시장치로 구현되면 백라이트 유닛이 필요 없다.

표시패널 구동부(102, 104)는 과구동 처리부(200)에 의해 변조된 데이터를 픽셀들에 기입한다.

데이터 구동부(102)의 출력 채널들은 픽셀 어레이의 데이터라인들(S1~Sm)에 연결되거나 도시하지 않은 멀티플렉서(Multiplexer, MUX)를 통해 데이터 라인들(S1~Sm)에 연결될 수 있다. 멀티플렉서(MUX)는 소스 드라이브 IC의 출력 채널을 다수의 데이터 라인들에 시분할 분배함으로써 소스 드라이브 IC의 채널 수를 줄일 수 있다.

데이터 구동부(102)에 수신되는 디지털 비디오 데이터는 과구동 처리부(200)에 의해 출력된 입력 영상의 픽셀 데이터이다. 데이터 구동부(102)는 디지털 아날로그 변환기(Digital to Analog Converter, 이하 "DAC"라 함)를 포함한다. DAC는 도 5에 도시된 바와 같이 디지털 비디오 데이터의 계조값(G0~G255)에 대응하는 데이터 전압(Vdata)을 출력한다. DAC는 타이밍 콘트롤러(106)의 제어 하에 디지털 비디오 데이터를 감마보상전압으로 변환하여 데이터 전압을 출력한다. 감마보상전압은 감마기준전압(GMA)의 분압으로 얻어질 수 있으며 데이터의 계조 각각에 해당하는 전압 레벨을 갖는다. 데이터 구동부(102)로부터 출력되는 데이터 전압은 데이터 라인들(S1~Sm)에 공급된다. 데이터 구동부(102)는 타이밍 콘트롤러(106)의 제어 하에 픽셀들에 공급될 데이터 전압의 극성을 반전시켜 데이터 라인들(S1~Sm)로 출력한다.

데이터 구동부(102)는 과구동 처리부(200)를 통과한 이전 데이터의 데이터 전압을 제1 서브 픽셀(P1)에 공급한 후, 과구동 처리부(200)를 통과한 현재 데이터의 데이터 전압을 제2 서브 픽셀(P2)에 공급한다.

한편, 유기 발광 다이오드 표시장치의 경우에 픽셀에 공급되는 데이터 전압의 극성이 반전되지 않기 때문에 데이터 구동부(102)에서 데이터 전압의 극성이 반전되지 않는다.

게이트 구동부(104)는 타이밍 콘트롤러(106)의 제어 하에 게이트 라인들(G1~Gn)에 데이터 전압에 동기되는 게이트펄스를 공급하고, 그 게이트펄스를 순차적으로 시프트(shift)시킨다. 게이트 펄스는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙(swing)한다.

호스트 시스템(110)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system)과 같은 모바일 기기의 메인 보드 중 어느 하나일 수 있다. 호스트 시스템(110)은 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 타이밍 콘트롤러(11)로 전송한다. 호스트 시스템(110)은 시스템 보드(14)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 전원부(108)의 입력 전압을 공급하는 전원회로를 포함한다.

전원부(108)는 직류-직류 변환기(DC to DC Converter)는 직류 입력 전압을 조정하여 표시장치의 구동 전압을 발생한다. 구동 전압은 15V~20V 사이의 고전위 전원전압(Vdd), 약 3.3V의 로직 전원전압(Vcc), 15V 이상의 게이트 하이전압(VGH), -3V 이하의 게이트 로우전압(VGL), 7V~8V 사이의 공통전압(Vcom), 감마기준전압(GMA) 등을 포함한다.

화면 상에서 픽셀들은 위치에 따라 데이터 전압의 충전률이 달라질 수 있다. 픽셀들의 충전률은 표시패널 구동부(102, 104)로부터의 거리, 입력 영상, 픽셀 데이터 전압의 극성 반전 등에 따라 달라질 수 있다. 도 1에서 A, B, C는 충전률이 다른 픽셀들의 위치를 나타낸다. 과구동 처리부(200)는 각각 n bit 데이터로 입력되는 이전 데이터와 현재 데이터를 수신하여 픽셀들 간의 휘도 차이를 보상하기 위한 n bit의 보상값 데이터를 현재 데이터로서 출력하여 데이터 구동부(102)로 전송한다. 과구동 처리부(200)는 화면 상의 위치에 따른 픽셀들의 충전률 차이를 고려하여 픽셀들에 공급되는 데이터 전압을 변조하여 화면 전체에서 픽셀들의 충전률 차이를 균일하게 한다. 과구동 처리부(200)는 도 5에 도시된 바와 같이 타이밍 콘트롤러(106)에 내장될 수 있다.

모바일 기기의 경우, 데이터 구동부(102), 타이밍 콘트롤러(106), 과구동 처리부(200), 전원부(108)는 하나의 드라이브 IC(IC(Integrated Circuit) 내에 집적될 수 있다.

도 2는 픽셀들의 일부를 보여 주는 회로도이다.

도 2를 참조하면, 표시패널(100)은 다수의 표시라인들(L1~L4)을 포함한다. 표시라인들(L1~L4)은 수평 방향(x축 방향)을 따라 배열된 다수의 픽셀들을 포함한다.

이 표시패널은 데이터 라인들(S1~S4) 각각에 서브 픽셀들이 지그재그 형태로 연결되어 좌우로 이웃한 서브 픽셀들이 하나의 데이터 라인을 공유한다. 화살표는 데이터 전압(Vdata)이 제1 데이터 라인(S1)에 공급될 때 제1 데이터 라인(S1)에 연결된 픽셀들의 충전 순서를 나타낸다. 게이트 라인들(G1~G8)에 게이트 펄스가 G1, G2, ... , G7, G8 순서로 인가되고 제1 데이터 라인에 게이트 펄스에 동기되는 데이터 전압이 공급된다. 따라서, 제1 서브 픽셀(P1)이 제1 데이터 라인(S1)으로부터의 제1 부극성 데이터 전압(-)을 충전한 후, 제2 서브 픽셀(P2)이 제1 데이터 라인(S1)으로부터의 제2 부극성 데이터 전압(-)을 충전한다. 이어서, 제3 서브 픽셀(P3)이 제1 데이터 라인(S1)으로부터의 제3 부극성 데이터 전압(-)을 충전한 후, 제4 서브 픽셀(P4)이 제1 데이터 라인(S1)으로부터의 제1 정극성 데이터 전압(+)을 충전한다. 이하에서 "픽셀"은 "서브 픽셀"을 의미한다.

픽셀들의 충전률은 데이터 구동부(102)로부터의 거리에 비례하는 RC 지연과, 연속되는 데이터 전압의 전압 차이, 영상 패턴에 따라 달라진다. 데이터 구동부(102)와 가까운 픽셀(도 1의 A)은 RC 지연이 작아 충전률이 높은 반면에, 데이터 구동부(102)로부터 먼 픽셀(도 1의 C)는 RC 지연이 커 충전률이 작다.

동일 데이터 라인에 이전 데이터 전압과 현재 데이터 전압이 연속적으로 공급될 때, 이전 데이터 전압과 현재 데이터 전압 간의 전압 차이가 작으면 현재 데이터 전압이 충전되는 픽셀의 충전률이 높은 반면에, 이전 데이터 전압과 현재 데이터 전압 간의 전압 차이가 크면 현재 데이터 전압이 충전되는 픽셀의 충전률이 작아진다. 도 2의 예에서, 제2 서브 픽셀(P2)에 현재 데이터 전압이 충전될 때 제1 서브 픽셀(P1)에 인가되는 데이터 전압이 이전 데이터 전압이다. 제4 서브 픽셀(P4)에 현재 데이터 전압이 충전될 때 제3 서브 픽셀(P3)에 인가되는 데이터 전압이 이전 데이터 전압이다.

데이터 전압은 데이터의 계조값에 따라 결정된다. 노말리 블랙 모드(Normally black mode)의 경우, 데이터의 계조값이 높아질수록 데이터 전압이 높아진다. 따라서, 이전 데이터 전압과 현재 데이터 전압은 데이터의 계조값에 따라 결정된다.

이전 데이터 전압과 같은 극성으로 현재 데이터 전압이 발생되는 경우에 비하여, 이전 데이터 전압과 상반된 극성으로 현재 데이터 전압이 발생될 때 현재 데이터 전압이 충전되는 픽셀의 충전률이 낮다. 이는 극성이 반전될 때 데이터 전압의 스윙 폭이 커지기 때문이다.

영상 패턴에서, 도 3에 도시된 바와 같이 화면 내의 모든 데이터의 계조값이 최상위 계조(G255)이면 화면 전체에서 픽셀들의 충전률이 높다. 반면에, 도 4에 도시된 바와 같이 1 라인 단위로 최하위 계조(G0)와 최상위 계조(G255)가 교번되면 이전 데이터 전압과 현재 데이터 전압 간의 전압차가 커지기 때문에 화면 전체에서 충전률이 낮다. 최하위 계조(G0)는 블랙 계조(Black gray level)로 표현될 수 있다. 최상위 계조(G255)는 화이트 계조(White gray level)로 표현될 수 있다. 8 bit 데이터에서 최상위 계조는 계조 255(G255)이고 최하위 계조는 계조 0(G0)이다. n(n은 8 이상의 양의 정수) bit 데이터의 최상위 계조는 2ⁿ-1이다.

도 3 및 도 4는 픽셀들의 충전률 차이가 큰 영상 패턴들의 예를 나타낸다. 도 3은 픽셀들의 충전률이 가장 높은 영상 패턴이다. 도 4는 픽셀들의 충전률이 가장 낮은 영상 패턴이다. 도 3 및 도 4에서 A 위치에 존재하는 픽셀(이하, 픽셀 "A"라 함)과, B 위치에 존재하는 픽셀(이하, 픽셀 "B"라 함)는 최상위 계조(G255)의 타겟 휘도인 최고 휘도로 점등된 픽셀들이다.

실험 결과에 따르면, 도 3과 같은 영상이 화면에 표시될 때 픽셀 A의 최고 휘도는 120 nit이고 픽셀 C의 최고 휘도는 100 nit로 측정되었다. 이에 비하여, 도 4과 같은 영상이 화면에 표시될 때 픽셀 A의 최고 휘도는 118 nit이고 픽셀 C의 최고 휘도는 86 nit로 측정되었다.

도 3 및 도 4에서 알 수 있는 바와 같이, 영상 패턴에 따라 같은 픽셀에서 최대 11% 의 휘도 차이가 발생한다. 종래 기술의 경우에, 충전률이 낮은 영상 패턴에서 C 픽셀에 인가된 데이터 전압이 최상위 계조(G255)이면 데이터 전압을 더 높일 수 없기 때문에 C 픽셀의 휘도가 보상되지 않는다. 픽셀 C의 충전률은 Worst pattern 휘도 / Best pattern 휘도 = 86 nit / 100 nit = 86% 이다. 도 3에 도시된 영상 패턴이 Best pattern이고, 도 4에 도시된 영상 패턴이 Worst pattern이다.

본 발명의 과구동 처리부(200)는 충전률이 가장 높은 A 픽셀의 최상위 계조를 계조 255(G255) 보다 낮은 소정의 기준 계조로 낮추고, 충전률이 낮은 B 픽셀 및 C 픽셀의 충전률을 높이기 위하여 B 픽셀과 C 픽셀의 최상위 계조를 기준 계조 + α로 변조한다.

과구동 처리부(200)의 입출력 데이터가 n bit 데이터일 때, 과구동 처리부(200)는 A 픽셀, B 픽셀 및 C 픽셀 각각에서 이전 데이터(DATA(N-1))의 계조가 2^n-1 이고 현재 데이터(DATA(N-1))의 계조가 2^{n- 1} 인 경우에 현재 데이터(DATA(N))의 계조를 2^{n- 1} 보다 낮은 기준 계조로 변환한다. 그리고 과구동 처리부(200)는 A 픽셀, B 픽셀 및 C 픽셀 각각에서 이전 데이터(DATA(N-1))의 계조가 2^{n- 1} 보다 낮고 현재 데이터(DATA(N))의 계조가 2^{n- 1} 인 경우에 현재 데이터(DATA(N))의 계조를 미리 설정된 최상위 계조 보상값으로 변환한다.

최상위 계조 보상값은 기준 계조 보다 높은 값으로 설정된다. 최상위 계조 보상값은 A 픽셀, B 픽셀 및 C 픽셀에서 독립적으로 설정될 수 있다. 최상위 계조 보상값 중에서 최대값은 A 픽셀 및 B 픽셀에 대비 C 픽셀에서 더 높게 설정될 수 있다. 최상위 계조 보상값 중에서 최대값은 A 픽셀 대비 B 픽셀에서 더 높게 설정될 수 있다. 최상위 계조 보상값에 대하여는 도 9a 내지 도 11와 관련된 설명에서 상세히 설명될 것이다.

C 픽셀의 최상위 계조는 8 bit 데이터의 경우에 계조 255(G255)이다. 기준 계조는 충전률이 가장 낮은 C 픽셀의 최상위 계조(G255) 대비 90%~95% 수준으로 결정될 수 있다. 예를 들어, 기준 계조는 계조 239(G239)로 설정될 수 있으나 이에 한정되지 않는다. 계조 239(G239)로 기준 계조가 설정되면, 기준 계조 대비 C 픽셀의 최대 휘도 비가 (255/239)^2.2 = 1.153이기 때문에 C 픽셀의 최대 휘도가 기준 계조(G239) 대비 최대 15.3% 까지 보상될 수 있다.

기준 계조는 표시패널(100)의 물리적 특성으로 인한 화면 내의 위치별 픽셀들의 최대 충전률 편차를 고려하여 설정된다. 따라서, 기준 계조는 표시패널의 물리적 특성에 따라 달라질 수 있다.

도 5는 과구동 처리부(200)의 구성을 보여 주는 도면이다. 도 6은 룩업 테이블(Look-up table, 이하 "LUT"라 함)의 일 예이다.

도 5 및 도 6을 참조하면, 과구동 처리부(200)는 메모리(206), LUT(201), 게인 발생부(202), 위치별 최상위 계조 보상부(203), 데이터 변조부(204) 및 데이터 범위 축소부(205)를 포함한다.

과구동 처리부(200)에 n bit 데이터가 입력되고 과구동 처리부(200)는 n bit의 보상후 데이터(DATA')를 출력한다. 이하에서, n bit 데이터는 8 bit 데이터로 설명되지만 이에 한정되지 않는다.

메모리(206)는 LUT(201)에 입력되는 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))를 동기시키기 위하여 이전 데이터(DATA(N-1))를 일시 저장한다. 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))는 데이터 라인을 공유하고 1 수평 기간 이내의 차이에서 데이터 라인에 연속적으로 공급되는 8 bit 데이터이다. 따라서, 메모리(206)는 1 수평 라인 분량의 데이터를 저장하는 라인 메모리(Line memory)의 용량이면 충분하다.

LUT(201)에는 이전 데이터(DATA(N-1))가 충전되는 제N-1 픽셀과, 현재 데이터(DATA(N))가 충전되는 제N 픽셀 사이에 계조 차이에 따른 충전률 차이를 보상하기 위한 8 bit 데이터의 보상값들이 설정된다. 보상값들은 표시패널(100)에서 픽셀들 간의 물리적인 연결 구조와 데이터 인가 순서를 고려하여 이전 데이터에 대한 현재 데이터의 보상값으로 설정된다. 보상값은 데이터의 계조값을 나타낸다.

도 6에서 알 수 있는 바와 같이, 이전 데이터(DATA(N-1))에 비하여 현재 데이터(DATA(N))의 계조가 더 크면, 보상값은 더 큰 값으로 설정된다. 반면에, 이전 데이터(DATA(N-1))에 비하여 현재 데이터(DATA(N))의 계조가 더 작으면, 보상값은 더 작은 값으로 설정된다. 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))의 계조가 같으면, 보상값은 현재 데이터(DATA(N))와 같은 값으로 설정된다. 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))의 극성이 반전될 때 적용되는 보상값은 별도의 LUT에 설정된다. 데이터의 극성이 반전될 때 적용되는 보상값은 데이터의 극성이 변하지 않을 때에 비하여 데이터 전압의 변조폭이 더 커지는 값으로 설정된다. 다만, LUT(201)로부터 출력되는 보상값이 8 bit 데이터이기 때문에 최대 보상값은 255로 제한되고, 최소 보상값은 0이다.

LUT(201)는 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))를 입력 받이 이 데이터들의 계조값이 지시하는 메모리 어드레스에 저장된 보상값을 출력한다. LUT(201)는 도 9a 내지 도 9c에 도시된 바와 같이 A 픽셀, B 픽셀 및 C 픽셀 등 픽셀별로 설정될 수 있다.

이전 데이터(DATA(N-1))의 계조 값은 LUT(201)의 컬럼 어드레스(Column address)이고, 현재 데이터(DATA(N)의 계조 값은 LUT(201)의 로우 어드레스(Row address)이다. 도 6의 예에서, 이전 데이터(DATA(N-1))의 계조가 0이고 현재 데이터(DATA(N))의 계조가 160일 때 보상값은 180으로 선택된다. 이전 데이터(DATA(N-1))의 계조가 0이고 현재 데이터(DATA(N))의 계조가 255일 때 보상값은 255 보다 높아야 하지만 8 bit 데이터의 최상위 계조값이 255이기 때문에 더 높은 값으로 설정되지 못하고 255로 선택된다.

본 발명은 충전률이 높은 픽셀의 최상위 계조를 255 보다 낮은 기준 계조로 설정하고 충전율이 낮은 픽셀의 최상위 계조를 기준 계조 + α로 변조함으로써 픽셀들의 최상위 계조를 8 bit 데이터에서 표현할 수 있는 최상위 계조(G255)로 보상값을 제한하지만 화면 전체에서 휘도를 균일하게 보상할 수 있다.

게인 발생부(202)는 화면 상에서 위치별로 충전률의 차이가 있는 픽셀들 간의 휘도를 보상하기 위한 게인이 미리 설정된다. 게인 g(x, y)은 화면 상의 위치(x,y)에 따른 휘도 차이를 바탕으로 수학식 1과 같이 산출되어 메모리에 미리 저장된다.

여기서, LUM_target은 픽셀 P(x,y)의 목표 휘도이고, LUM(X, Y)는 픽셀 P(x,y)에서의 실측 휘도이다. 타겟 휘도는 기준 픽셀 즉, 충전률이 가장 높은 A 픽셀의 휘도와 같은 휘도이다. 실측 휘도는 보상 전 픽셀 P(x,y)의 휘도이다. γ(x, y)는 픽셀 P(x, y)에서의 휘도-data 간 감마계수에 해당된다.

게인 값은 충전률이 낮은 C 픽셀에서 가장 높은 값으로 설정되고, 충전률이 가장 높은 A 픽셀에서 가장 낮은 값으로 설정된다. B 픽셀의 게인 값은 C 픽셀의 게인값과 A 픽셀의 게인 값 사이의 값이다. A 픽셀의 게인은 1.03으로 설정될 수 있다.

게인 값은 모든 픽셀들에서 설정되지 않고 화면 상에서 소정 간격으로 이격된 픽셀들에서 산출되고, 그 사이의 값은 도 7과 같이 보간(interpolation) 방법으로 계산될 수 있다. 도 7에서, 현재 데이터(DATA(N))가 기입되는 픽셀(x,y)의 게인 g(x,y)은 이 픽셀(x,y) 주변에 위치하는 네 개 픽셀들의 게인(g^LU, g^RU, g^LD, g^RD)을 이용한 선형 보간식으로 계산될 수 있다.

위치별 최상위 계조 보상부(203)는 픽셀들에서 최상위 계조의 휘도 즉, 최고 휘도를 표시할 때 픽셀들 간의 휘도 편차를 방지하기 위하여 충전률이 낮은 픽셀의 최고 휘도를 충전률이 높은 픽셀의 최고 휘도 수준으로 높인다. 이를 위하여, 위치별 최상위 계조 보상부(203)는 픽셀들 각각에서 미리 설정된 최상위 계조 보상값을 데이터 변조부(204)에 공급한다. 최상위 계조 보상값은 픽셀들 간의 충전률 차이에 따른 최상위 계조 즉, G255의 휘도를 픽셀들의 충전률에 따라 보상하는 값으로 산출된다. 최상위 계조 보상값은 이전 데이터(DATA(N-1))와 현재 데이터(DATA(N))의 계조차에 비례한다. 따라서, 최상위 계조의 최대 보상값은 이전 데이터(DATA(N-1))가 최하위 계조(G0)이고, 현재 데이터(DATA(N))가 최상위 계조(G255)일 때 설정된 최상위 계조의 보상값이다. 최상위 계조 최대 보상값 G_MAX(x,y)은 아래의 수학식 3과 같이 픽셀의 충전률 R(x,y)과 반비례한다.

여기서, G_REF는 기준 계조이다.

충전률이 가장 낮은 C 픽셀의 경우, 최상위 계조 보상값 G(C)은 G(C) = 239 * (1/0.86)^(1/2.2) = 255 로 설정될 수 있다. 수학식 2에서 알 수 있는 바와 같이 픽셀의 충전률이 낮을수록 최상위 계조 보상값이 높아진다.

데이터 변조부(204)는 LUT(201)로부터 출력된 LUT 보상값(ODdata), 게인 발생부(202)로부터의 게인, 위치별 최상위 계조 보상부(203)로부터의 최상위 계조 보상값을 이용한 함수(수학식 4)를 이용하여 최종 보상값(ODdata')을 산출한다. 최종 보상값(ODdata')은 현재 데이터(DATA(N))의 변조 데이터로서 데이터 범위 축소부(205)에 제공된다.

데이터 변조부(204)는 최상위 계조가 아닐 때 LUT(201)로부터 보상값(ODdata)에 게인을 곱하여 최종 보상값(ODdata')을 발생하고, 최상위 계조(G255)인 경우 최상위 계조 보상값을 최종 보상값(ODdata')으로 출력한다.

도 8은 게인과 최상위 계조 보상값에 따라 LUT(201) 로부터 출력된 LUT 보상값(ODdata)이 변경된 예를 보여 주는 도면이다. 도 8의 예에서, A 픽셀에 기입될 현재 데이터(DATA(N))의 게인이 1.03이고, 최상위 계조 보상값이 270 인 예를 가정한다.

도 8을 참조하면, 이전 데이터(DATA(N-1))의 계조가 0이고 현재 데이터(DATA(N))의 계조가 128일 때, 최종 보상값(ODdata')은 145*1.03 = 150 이다. 이전 데이터(DATA(N-1))의 계조가 0이고 현재 데이터(DATA(N))의 계조가 최상위 계조인 255일 때, 최종 보상값(ODdata')은 최상위 계조 보상값인 270이다.

최상위 계조 보상값으로 인하여, 데이터의 bit 수가 증가된다. 예를 들어, 과구동 처리부(200)의 입력 데이터는 8 bit 데이터이지만 최상위 계조 보상값으로 인하여 데이터 구동부(102)로 전송되는 데이터는 9 bit 데이터일 수 있다. 데이터의 bit 수 증가는 타이밍 콘트롤러(106)와 데이터 구동부(102) 사이에서 데이터의 전송량이 증가하고, 데이터 구동부의 DAC 크기 증가 등 하드웨어 코스트(Hardware cost) 증가를 초래한다. 이 문제를 해결하기 위하여, 본 발명은 데이터 범위 축소부(205)를 이용하여 데이터 변조부(204)로부터 출력되는 데이터(DATA(N)')의 값을 변경하여 데이터의 bit 수를 8 비트로 조정한다.

데이터 범위 축소부(205)는 n+1 bit 데이터의 계조값을 n bit 데이터의 최상위 계조 이하의 계조값으로 변조하여 n bit 데이터로 변환한다. n bit 데이터가 8 bit 데이터인 경우에, 데이터 범위 축소부(205)는 데이터 변조부(204)로부터의 9 bit 데이터 데이터를 8 bit 데이터로 변환한다.

도 9a 내지 도 9c는 데이터 범위 축소부(205)에 의해 보상값의 데이터 범위가 축소된 예를 보여 주는 도면들이다. 도 9a는 충전률이 86% 인 C 픽셀의 보상 데이터이다. 도 9b는 충전률이 94% 인 B 픽셀의 보상 데이터이다. 도 9c는 충전률이 98% 인 A 픽셀의 보상 데이터이다.

도 9a 내지 도 9c를 참조하면, 데이터 범위 축소부(205)는 데이터 변조부(204)로부터 출력된 9 bit 데이터에서 8 bit 데이터로 표현 가능한 계조 0 ~ 255를 이 계조 범위의 최상위 계조 255 보다 낮은 기준 계조 239 이하의 0~239로 변환한다. 데이터 범위 축소부(205)는 데이터 변조부(204)로부터 출력된 9 bit 데이터에서 최상위 계조 보상값으로 인한 계조 255 보다 높은 계조 범위를 240 ~ 255 로 변환한다. 여기서, 240은 기준 계조 + 1 이다.

도 9a 내지 도 9c에서, 좌측의 표는 데이터 변조부(204)에 의해 최종 보상값(ODdata')으로 변조된 9 bit LUT 보상값(ODdata) 이고, 우측의 표는 데이터 범위 축소부(205)에 의해 8 bit 데이터로 변환된 LUT 데이터(DATA(N)')를 나타낸다.

이전 데이터(DATA(N-1)가 8 bit 데이터의 최상위 계조인 255이고, 현재 데이터(DATA(N))가 255 일 때, 모든 픽셀들에서 데이터 변조부(205)로부터 출력된 데이터의 계조값은 기준 계조 239 이다.

이전 데이터(DATA(N-1)가 8 bit 데이터의 최상위 계조 255 보다 낮고, 현재 데이터(DATA(N))가 8 bit 255 일 때, LUT 보상값(ODdata)은 9 bit로 표현 가능한 256 ~ 272인데, 이 값은 데이터 범위 축소부(205)에 의해 8 bit 데이터로 표현 가능한 239 ~ 255로 변환된다.

도 9a 내지 도 9c에서 원 안에 표시된 최상위 계조의 최대 보상값은 현재 데이터의 최상위 계조 255의 보상값 중에서 이전 데이터와 현재 데이터 사이에 계조 차가 가장 큰 경우에 설정된 보상값이다. 최상위 계조의 최대 보상값은 도 9a에 도시된 바와 같이 충전률이 가장 낮은 C 픽셀에서 가장 큰 값 272으로 설정되고, 이 값은 데이터 범위 축소부(205)에 의해 8 bit 데이터의 최상위 계조 255로 변환된다. B 픽셀에 기입될 최상위 계조의 최대 보상값은 도 9b에 도시된 바와 같이 265로 설정되고, 이 값은 데이터 범위 축소부(205)에 의해 248로 변환된다. 충전률이 가장 높은 A 픽셀에 기입될 최상위 계조의 최대 보상값은 도 9c에 도시된 바와 같이 258로 설정되고, 이 값은 데이터 범위 축소부(205)에 의해 242로 변환된다.

도 10은 데이터 구동부(102)로부터 출력되는 데이터 전압(Vdata)의 일 예를 보여 주는 도면이다. 도 11은 본 발명의 표시장치에서 픽셀 위치별로 다른 데이터 전압 범위를 보여 주는 도면이다.

도 10 및 도 11을 참조하면, 데이터 구동부(102)는 각각 DAC를 포함하는 하나 이상의 소스 드라이브 IC로 구현될 수 있다.

과구동 처리부(200)로부터 출력된 데이터는 데이터 범위 축소부(205)를 통해 8 bit 데이터로 변환되어 데이터 구동부(102)에 입력된다. 데이터 구동부(102)의 DAC는 8 bit 데이터의 계조(G0~G255)에 대응하는 감마보상전압을 출력하여 아날로그 데이터 전압(Vdata)을 발생한다. 도 10의 예에서, 계조 239(G239)의 데이터 전압(Vdata)은 16.4V이고, 계조 239(G239)의 데이터 전압(Vdata)은 18.1V이다.

도 9a 내지 도 9c와 도 10에서 알 수 있는 바와 같이 화면 상의 위치에 따라 충전률이 다른 픽셀들 간에 데이터 전압(Vdata)의 범위가 다르다. 예를 들어, C 픽셀은 최상위 계조의 최대 보상값이 계조 255(G255)이기 때문에 C 픽셀에 충전되는 데이터 전압의 범위는 0.1V~18.1V 이다. 18.1V는 계조 255(G255)의 감마보상전압이다. B 픽셀에 인가되는 데이터 전압의 범위는 0.1V~17.1V 이다. A 픽셀은 최상위 계조의 최대 보상값이 계조 242(G242)이기 때문에 A 픽셀에 충전되는 데이터 전압의 범위는 0.1V~16.9V 이다. 16.9V는 계조 242(G242)의 감마보상전압이다. 도 10의 예에서, 기준 계조 239(G239)의 전압은 16.4V 이다. 도 11에서 알 수 있는 바와 같이, 픽셀들 간에 최하위 계조의 데이터 전압은 동일하지만 최상위 계조의 전압은 화면 위치에 따라 달라질 수 있다.

과구동 처리부(200)의 데이터 변조 결과로 인하여, 도 11에 도시된 바와 같이 충전률이 가장 낮은 C 픽셀의 데이터 전압 범위가 가장 넓은 데 비하여, 충전률이 가장 높은 A 픽셀의 데이터 전압 범위가 가장 작다.

도 12는 과구동 처리부(200)를 이용한 데이터 변조를 이용하여 픽셀들의 충전률 변화를 보여 주는 도면이다. 도 12에서 알 수 있는 바와 같이 보상전 픽셀들의 충전률 차이로 인한 픽셀들의 휘도를 보상하기 위하여, 과구동 처리부(200)에서 데이터를 변조한 결과 화면 상의 픽셀들 전체에서 픽셀들의 충전률에서 거의 차이가 없어졌다. 그 결과, 본 발명은 픽셀들의 충전률 차이가 있는 표시장치에서 데이터 변조를 통해 모든 픽셀들에서 휘도를 균일하게 표현할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 106 : 타이밍 콘트롤러
200 : 과구동 처리부 201 : 룩업 테이블(LUT)
202 : 게인 발생부 203 : 위치별 최상위 계조 보상부
204 : 데이터 변조부 205 : 데이터 범위 축소부
206 : 메모리

Claims (11)

1. 데이터 라인들, 상기 데이터 라인들과 교차하는 게이트 라인들, 및 상기 데이터 라인드로가 상기 게이트 라인들에 연결된 다수의 픽셀들을 포함한 표시패널;
   n(n은 8 이상의 양의 정수) bit의 이전 데이터와 n bit의 현재 데이터를 입력 받아 픽셀들 간의 휘도 차를 보상하기 위하여 데이터의 계조를 변조하여 n bit 데이터를 보상후 현재 데이터로서 출력하는 과구동 처리부;
   상기 과구동 처리부로부터 출력된 n bit 데이터를 디지털 아날로그 변환기(DAC)에 입력하여 데이터 전압으로 변환하는 데이터 구동부; 및
   상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부를 구비하고,
   상기 데이터 구동부와 가까운 위치에 배치된 A 픽셀에 공급되는 데이터 전압 범위 보다 상기 데이터 구동부와 상기 A 픽셀 간의 거리 보다 먼 거리로 이격된 B 픽셀에 공급되는 데이터 전압의 범위가 더 크고,
   상기 데이터 구동부와 상기 B 픽셀 간의 거리 보다 먼 거리로 이격된 C 픽셀에 공급되는 데이터 전압의 범위가 상기 B 픽셀의 데이터 전압 범위 보다 더 큰 표시장치.
2. 제 1 항에 있어서,
   상기 표시패널은 데이터 라인을 공유하는 제1 및 제2 서브 픽셀을 포함하고,
   상기 데이터 구동부는 상기 과구동 처리부를 통과한 이전 데이터의 데이터 전압을 상기 제1 서브 픽셀에 공급한 후, 상기 과구동 처리부를 통과한 현재 데이터의 데이터 전압을 상기 제2 서브 픽셀에 공급하는 표시장치.
3. 제 1 항에 있어서,
   상기 과구동 처리부는,
   상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 이고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 2^n-1 보다 낮은 소정의 기준 계조로 변환하고,
   상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 미리 설정된 최상위 계조 보상값으로 변환하고,
   상기 최상위 계조 보상값이 상기 기준 계조 보다 높은 값으로 설정되고, 상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀에서 독립적으로 설정되는 표시장치.
4. 제 3 항에 있어서,
   상기 최상위 계조 보상값 중에서 최대값이 상기 A 픽셀 및 상기 B 픽셀에 대비 상기 C 픽셀에서 더 높게 설정되고,
   상기 최상위 계조 보상값 중에서 최대값이 상기 A 픽셀 대비 상기 B 픽셀에서 더 높게 설정되는 표시장치.
5. 제 1 항에 있어서,
   상기 과구동 처리부는,
   상기 이전 데이터를 저장하는 메모리;
   상기 메모리에 의해 지연된 이전 데이터와 상기 현재 데이터를 입력 받아 상기 이전 데이터의 계조와 상기 현재 데이터의 계조가 지시하는 어드레스에 설정된 n bit의 보상값을 출력하는 룩업 테이블;
   표시패널의 화면 상에서 충전률의 차이가 있는 픽셀들의 휘도를 충전률이 가장 높은 픽셀의 휘도를 기준으로 보상하기 위한 게인을 발생하는 게인 발생부;
   n bit 데이터의 최상위 계조에 대한 보상값을 n+1 bit 데이터의 최상위 계조 보상값으로 제공하는 최상위 계조 보상부;
   상기 룩업 테이블로부터 수신된 보상값, 상기 게인 및 상기 최상위 계조 보상값을 이용하여 상기 룩업 테이블로부터 수신된 보상값을 변조하여 n+1 bit 데이터의 최종 보상 데이터를 출력하는 데이터 변조부; 및
   상기 데이터 변조부로부터의 n+1 bit 데이터의 데이터 범위를 축소하여 n bit 데이터로 변조하는 데이터 범위 축소부를 구비하는 표시장치.
6. 제 5 항에 있어서,
   상기 최상위 계조 보상값은 상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서 독립적으로 설정되는 표시장치.
7. 제 6 항에 있어서,
   상기 데이터 변조부는,
   상기 최상위 계조 이하의 계조에서 상기 현재 데이터의 계조에 상기 가중치를 곱하여 상기 현재 데이터를 변조하고,
   상기 최상위 계조의 현재 데이터를 상기 최상위 계조 보상값으로 변환하여 상기 현재 데이터를 변조하는 설정되는 표시장치.
8. 제 7 항에 있어서,
   상기 데이터 변조부는
   상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서 상기 이전 데이터의 계조가 2^{n- 1} 이고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 2^n-1 보다 낮은 소정의 기준 계조로 변환하고,
   상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 상기 최상위 계조 보상값으로 변환하고,
   상기 최상위 계조 보상값이 상기 기준 계조 보다 높고 상기 2^n-1 이하인 계조 값으로 설정되고,
   상기 최상위 계조 보상값 중에서 최대값이 상기 A 픽셀 및 상기 B 픽셀에 대비 상기 C 픽셀에서 더 높게 설정되고,
   상기 최상위 계조 보상값 중에서 최대값이 상기 A 픽셀 대비 상기 B 픽셀에서 더 높게 설정되는 표시장치.
9. A 픽셀, B 픽셀 및 C 픽셀 각각에서, n(n은 8 이상의 양의 정수) bit의 이전 데이터의 계조가 2^{n- 1} 이고 n bit의 현재 데이터의 계조가 2^{n- 1} 인 경우에 현재 데이터의 계조를 2^{n- 1} 보다 낮은 소정의 기준 계조로 변환하여 상기 현재 데이터를 변조하는 단계;
   상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 미리 설정된 최상위 계조 보상값으로 변환하여 상기 현재 데이터를 변조하는 단계; 및
   n bit 데이터로 데이터 구동부에 수신된 상기 현재 데이터가 상기 데이터 구동부에서 데이터 전압으로 변환되는 단계를 포함하고,
   상기 A 픽셀과 상기 데이터 구동부 사이의 거리, 상기 B 픽셀과 상기 데이터 구동부 사이의 거리, 및 상기 C 픽셀과 상기 데이터 구동부 사이의 거리가 서로 다른 표시장치의 과구동 방법.
10. 제 9 항에 있어서,
    상기 최상위 계조 이하의 계조에서 상기 현재 데이터의 계조에 상기 가중치를 곱하여 상기 현재 데이터를 변조하는 단계; 및
    상기 최상위 계조의 현재 데이터를 상기 최상위 계조 보상값으로 변환하는 단계를 더 포함하는 표시장치의 과구동 방법.
11. n(n은 8 이상의 양의 정수) bit의 이전 데이터와 n bit의 현재 데이터를 입력 받아 픽셀들 간의 휘도 차를 보상하기 위하여 데이터의 계조를 변조하여 n bit 데이터를 보상후 현재 데이터로서 출력하는 과구동 처리부; 및
    상기 과구동 처리부로부터 출력된 n bit 데이터를 디지털 아날로그 변환기(DAC)에 입력하여 데이터 전압으로 변환하는 데이터 구동부를 구비하고,
    상기 과구동 처리부는,
    A 픽셀, B 픽셀 및 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 이고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 현재 데이터의 계조를 2^{n- 1} 보다 낮은 소정의 기준 계조로 변환하여 상기 현재 데이터를 변조하고,
    상기 A 픽셀, 상기 B 픽셀 및 상기 C 픽셀 각각에서, 상기 이전 데이터의 계조가 2^{n- 1} 보다 낮고 상기 현재 데이터의 계조가 2^{n- 1} 인 경우에 상기 현재 데이터의 계조를 미리 설정된 최상위 계조 보상값으로 변환하여 상기 현재 데이터를 변조하며,
    상기 A 픽셀과 상기 데이터 구동부 사이의 거리, 상기 B 픽셀과 상기 데이터 구동부 사이의 거리, 및 상기 C 픽셀과 상기 데이터 구동부 사이의 거리가 서로 다른 표시장치의 과구동 장치.

Images