KR20110046848A

KR20110046848A - 표시장치와 그 구동 방법

Info

Publication number: KR20110046848A
Application number: KR1020090103533A
Authority: KR
Inventors: 조영민; 양동규
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-10-29
Filing date: 2009-10-29
Publication date: 2011-05-06
Also published as: KR101604491B1

Abstract

본 발명은 표시장치에 관한 것으로, 특정 패턴을 저장하는 메모리; 상기 메모리에 저장된 특정 패턴과 입력 영상을 비교 분석하여 상기 특정 패턴과 실질적으로 동일한 데이터가 입력될 때 제1 논리의 뱅크 선택신호를 발생하고, 상기 특정 패턴 이외의 데이터가 입력될 때 제2 논리의 뱅크 선택신호를 발생하는 타이밍 콘트롤러; 및 상기 뱅크신호의 제1 논리에 응답하여 상기 감마전압을 제1 전압으로 발생하고, 상기 뱅크신호의 제2 논리에 응답하여 상기 감마전압을 상기 제1 전압과 다른 제2 전압으로 발생하는 감마전압 발생회로를 구비한다.

Description

표시장치와 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시장치와 그 구동 방법에 관한 것이다.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다), 전계발광소자(Electroluminescence Device, EL) 등이 있다. 전계발광소자(EL)는 발광층의 재료에 따라 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)로 나뉘어진다.

액티브 매트릭스(Active Matrix) 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레 비젼에도 응용되어 음극선관을 빠르게 대체하고 있다. 액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 데이터 구동회로, 액정표시패널의 게이트라인들(또는 스캔라인들)에 스캔펄스를 공급하기 위한 게이트 구동회로, 및 그 구동회로들을 제어하는 제어회로, 백라이트 유닛의 광원 구동회로, 액정표시패널의 아날로그 구동전압들과 상기 회로들의 구동에 필요한 전압을 발생하는 전원 회로 등을 구비한다.

표시장치에 특정 패턴의 데이터가 입력되면 구동회로의 소비전력과 발열 온도가 상승한다. 특정 패턴의 데이터는 화이트 계조 데이터와 블랙 계조 데이터가 짧은 주기로 교번되는 데이터이다. 이러한 특정 패턴의 데이터가 입력될 때, 데이터 구동회로는 화이트 계조의 아날로그 전압과 블랙 계조의 아날로그 전압을 빠르게 스위칭하여야 하므로 그 소비 전류가 커지고 발열 온도도 높아진다.

본 발명은 특정 패턴의 데이터가 입력될 때 특정 패턴의 데이터가 입력될 때 구동회로들의 소비전력과 온도 상승을 억제할 수 있는 표시장치와 그 구동 방법을 제공한다.

본 발명의 표시장치는 데이터라인들과 게이트라인들이 교차되는 표시패널; 디지털 데이터를 감마전압들로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로; 특정 패턴을 저장하는 메모리; 상기 메모리에 저장된 특정 패턴과 입력 영상을 비교 분석하여 상기 특정 패턴과 실질적으로 동일한 데이터가 입력될 때 제1 논리의 뱅크 선택신호를 발생하고, 상기 특정 패턴 이외의 데이터가 입력될 때 제2 논리의 뱅크 선택신호를 발생하는 타이밍 콘트롤러; 및 상기 뱅크신호의 제1 논리에 응답하여 상기 감마전압을 제1 전압으로 발생하고, 상기 뱅크신호의 제2 논리에 응답하여 상기 감마전압을 상기 제1 전압과 다른 제2 전압으로 발생하는 감마전압 발생회로를 구비한다.

상기 표시장치의 구동 방법은 특정 패턴을 메모리에 저장하는 단계; 상기 메모리에 저장된 특정 패턴과 입력 영상을 비교 분석하는 단계; 특정 패턴과 실질적으로 동일한 데이터가 입력될 때 제1 논리의 뱅크 선택신호를 발생하는 단계; 상기 특정 패턴 이외의 데이터가 입력될 때 제2 논리의 뱅크 선택신호를 발생하는 단계; 및 상기 뱅크신호의 제1 논리에 응답하여 감마전압을 제1 전압으로 발생하고, 상기 뱅크신호의 제2 논리에 응답하여 상기 감마전압을 상기 제1 전압과 다른 제2 전압으로 발생하는 단계를 포함한다.

본 발명은 소비전력과 발열 온도 상승을 유발하는 특정 패턴을 정의하여 메모리에 정의하고 메모리에 저장된 패턴을 이용한 패턴 인식 알고리즘을 통해 입력 영상에서 상기 특정 패턴의 입력 유무를 판단한다. 그리고 본 발명은 상기 특정 패턴의 데이터가 입력될 때 데이터 구동회로에 입력된 감마전압들을 조정하여 표시장치의 구동회로부들의 소비전력과 온도 상승을 억제할 수 있다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

도 1 내지 도 3을 참조하면, 본 발명의 액정표시장치는 액정표시패널(100), 액정표시패널(100)의 데이터라인들(105)에 접속된 데이터 구동회로(102), 액정표시패널(100)의 게이트라인들(106)에 접속된 게이트 구동회로(103), 데이터 구동회로(102)와 게이트 구동회로(103)를 제어하기 위한 타이밍 콘트롤러(101), 액정표시패널(100)의 아날로그 구동 전압들을 발생하는 전원 집적회로(Power Integrated Circuit, 이하 "파워모듈 IC"라 함)(105), 및 프로그래머블 감마전압 발생회로(Programmable Gamma Voltage Generator 106, 이하 "P-GMA 회로"라 함), 및 비휘발성 메모리(107)를 구비한다.

액정표시패널(100)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(100)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 화소 어레이는 데이터라인들(105)과 게이트라인들(106)의 교차부마다 형성되는 TFT들, TFT에 접속된 화소전극, 화소전극에 접속된 스토리지 커패시터 등을 포함한다. 화소 어레이의 액정셀들은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다.

액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동 방식에서 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동 방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 본 발명에서 적용 가능한 액정표시패널(100)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.

본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하 형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

데이터 구동회로(102)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들 각각은 타이밍 콘트롤러(101)의 제어 하에 타이밍 콘트롤러(101)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터를 P-GMA 회로(106)로부터의 정극성/부극성 감마기준전압들(V_GMA1~V_GMAN)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 그리고 소스 드라이브 IC 각각은 극성제어신호(POL)에 따라 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(105)에 공급한다.

게이트 구동회로(103)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.

타이밍 콘트롤러(101)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스 수신회로를 통해 시스템 보드(104)로부터 RGB 디지털 비디오 데이터, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(101)는 RGB 디지털 비디오 데이터를 mini LVDS 인터페이스 방식으로 데이터 구동회로(102)의 소 스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(101)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE) 및 극성제어신호(POL)와, 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다. 타이밍 콘트롤러(101)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널(100)의 화소 어레이에서 재생될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신호의 주파수를 60×i Hz의 프레임 주파수 기준으로 체배할 수 있다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(102)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(102) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 타이밍 콘트롤러(101)와 데이터 구동회로(102) 사이의 신호 전송체계가 mini LVDS 인터페이스라면 소스 샘프링 클럭(SSC)과 소스 스타트 펄스(SSP)는 생략될 수 있다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성을 N(N은 양의 정수) 수평기간의 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다. 소스 드라이브 IC들 각각은 데이터라인들(105)에 공급되는 데이터전압의 극성이 바뀔 때 소스 출력 인에이블신호(SOE)의 펄스에 응답하여 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 데이터라인들(105)에 공급하고, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 데이터전압을 데이터라인들에 공급한다. 차지쉐어전압은 서로 상반된 극성의 데이터전압들이 공급되는 이웃한 데이터라인들의 평균전압이이다.

게이트 타이밍 제어신호(GSP, GSC, SOE)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(103)의 출력 타이밍을 제어한다.

타이밍 콘트롤러(101)는 비휘발성 메모리(107)에 저장된 특정 패턴와 입력 영상 데이터를 비교 분석하여 특정 패턴 데이터의 입력 유무를 판단한다. 그리고 타이밍 콘트롤러(101)는 특정 패턴의 데이터 입력 유무에 따라 서로 다른 논리값을 갖는 뱅크 선택신호(SEL)를 출력한다. 뱅크 선택신호(SEL)는 P-GMA 회로(106)의 출력 전압을 조정하기 위한 제어신호이다. 뱅크 선택신호(SEL)는 소스 드라이브 IC들의 소비전력과 발열 온도 상승을 유발하는 특정 패턴이 입력될 때 제1 논리(예를 들면, 하이 논리)로 발생되는 반면, 특정 패턴 이외의 정상 데이터가 입력될 때 제2 논리(예를 들면, 로우 논리)로 발생된다. 타이밍 콘트롤러(101)의 패턴 인식 알고리즘은 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2008-0032638호(2008.04.08), 대한민국 특허출원 10-2008-0055419(2008.06.12), 제10-2008- 0134694호(2008.12.26), 제10-2008-0134147호(2008.12.26) 등에 개시된 기술을 이용할 수 있다.

비휘발성 메모리(107)는 사전에 정의된 특정 패턴을 저장하고 있다. 비휘발성 메모리(107)에 저장된 특정 패턴은 I²C 통신과 롬 라이터(ROM writer)를 통해 수정, 추가, 및 삭제될 수 있다. 또한, 비휘발성 메모리(107)에는 데이터 타이밍 제어신호(SSP, SSC, SOE), 극성제어신호(POL) 및 게이트 타이밍 제어신호(GSP, GSC, GOE)의 펄스 정보가 저장될 수 있다. 비휘발성 메모리(107)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)이 선택될 수 있다.

시스템 보드(104)는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 LVDS 인터페이스 또는 TMDS 인터페이스 송신회로를 통해 타이밍 콘트롤러(101)에 전송한다. 시스템 보드(104)는 방송 수신회로나 외부 비디오 소스로부터 입력된 비디오 데이터를 저장하는 그래픽 메모리, 비디오 데이터의 해상도를 액정표시패널(100)의 해상도에 맞게 변환하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로, 및 파워모듈 IC(105)에 입력될 전압(Vin)을 생성하는 전원회로 등을 포함한다.

파워모듈 IC(105)는 시스템 보드(104)으로부터 전원 전압(Vin)이 입력되면, 액정표시패널(100)의 아날로그 구동 전압들을 발생한다. 파워모듈 IC(105)로부터 출력되는 액정표시패널(100)의 아날로그 구동 전압들은 15V~20V 사이의 고전위 전 원전압(Vdd), 3.3V의 로직 전원전압(Vcc), 15V 이상의 게이트 하이전압(V_GH), -3V 이하의 게이트 로우전압(V_GL), 7V~8V 사이의 공통전압(Vcom) 등을 포함한다. 고전위 전원전압(Vdd)은 액정표시패널(100)의 액정셀들에 충전될 최대 데이터 전압이다. 로직 전원전압(Vcc)은 타이밍 콘트롤러(101), 데이터 구동회로(102)의 소스 드라이브 IC들, 게이트 구동회로(103)의 게이트 드라이브 IC들, 및 P-GMA 회로(106)의 구동 전압이다. 게이트 하이전압(V_GH)은 화소 어레이에 형성된 TFT들의 문턱전압 이상으로 설정된 게이트 펄스의 하이논리전압이고, 게이트 로우전압(V_GL)은 화소 어레이에 형성된 TFT들의 문턱전압 미만의 전압으로 설정된 게이트 펄스의 로우논리전압이다. 게이트 하이전압(V_GH)과 게이트 로우전압(V_GL)은 게이트 구동회로(103)의 게이트 드라이브 IC들에 입력된다. 공통전압(Vcom)은 액정셀들(Clc)의 공통전극(2)에 입력된다. 고전위 전원전압(Vdd)은 P-GMA 회로(106)에 입력된다.

P-GMA 회로(106)는 타이밍 콘트롤러(101)로부터의 뱅크 선택신호(SEL)에 응답하여 정극성/부극성의 전위를 조정한다. P-GMA 회로(106)는 특정 패턴이 입력될 때 정극성 감마기준전압들(V_GMA1~V_GMAN/2)의 전위를 낮추고, 부극성 감마기준전압들(V_GMA(N/2)+1~V_GMAN)의 전위를 높인다. 그러면, 소스 드라이브 IC들은 특정 패턴이 입력될 때 그 출력 전압의 스윙폭이 작아진다. 특정패턴의 데이터가 입력될 때 소스 드라이브 IC들의 소비 전류와 발열 온도 상승을 억제할 수 있다. P-GMA 회로(106)는 특정 패턴 이외의 정상 데이터가 입력될 때 정극성/부극성 감마기준전압 들(V_GMA1~V_GMAN)을 정상값으로 출력한다.

도 2 내지 도 4는 소스 드라이브 IC들의 소비전력과 발열 온도 상승을 유발하는 특정 패턴의 예들을 보여 주는 도면들이다.

특정 패턴은 도 2와 같이 수직 방향으로 화이트 계조와 블랙 계조가 교번되는 패턴(PTN1), 도 3과 같이 수평 방향으로 화이트 계조와 블랙 계조가 교번되는 패턴(PTN2), 및 도 4와 같이 수직 및 수평 방향으로 화이트 계조와 블랙 계조가 교번되는 패턴을 포함할 수 있다. 특정 패턴은 도 2 내지 도 4에 한정되는 것이 아니라 소스 드라이브 IC들의 소비전력과 발열 온도 상승을 유발하는 패턴의 데이터는 어는 것이든 특정 패턴으로 정의될 수 있다. 특정 패턴은 비휘발성 메모리(107)에 저장된다.

도 5는 P-GMA 회로(106)를 상세히 보여 주는 블록도이다. 도 6은 특정 패턴의 입력 유무에 따라 변하는 P-GMA 회로의 출력을 보여 주는 도면이다.

도 5 및 도 6을 참조하면, P-GMA 회로(106)는 제1 및 제2 뱅크(Bank, 61A, 61B), 디지털-아날로그 변환 레지스터(Digital to Analog Conversion Registor 62, 이하, "DAC 레지스터"라 함) 및 콘트롤 인터페이스(Control Interface, 63) 등을 구비한다.

제1 뱅크(61A)에는 도 2 내지 도 4와 같은 특정 패턴의 데이터에 대한 감마전압들이 디지털 데이터로써 저장된다. 제2 뱅크(61A)에는 특정 패턴 이외의 정상 데이터에 대한 정상 감마전압들이 디지털 데이터로써 저장된다. 타이밍 콘트롤러(101)로부터 발생되는 뱅크 선택신호(SEL)의 논리가 제1 논리이면, 제1 뱅 크(61A)에 저장된 감마 데이터들이 DAC 레지스터(62)에 입력된다. 타이밍 콘트롤러(101)로부터 발생되는 뱅크 선택신호(SEL)의 논리가 제2 논리이면, 제2 뱅크(61B)에 저장된 감마 데이터들이 DAC 레지스터(62)에 입력된다.

DAC 레지스터(62)는 뱅크 선택신호(SEL)에 따라 선택되는 감마 데이터들을 아날로그 전압으로 변환하여 N(N은 2 이상의 양의 정수) 개의 감마기준전압들(V_GMA1~V_GMAN)을 출력한다. DAC 레지스터(62)는 파워모듈 IC(105)로부터의 고전위 전원전압(Vdd)을 분압하여 감마기준전압들(V_GMA1~V_GMAN)을 발생하고, 제1 및 제2 뱅크(61A, 61B)로부터의 감마 데이터에 따라 고전위 전원전압(Vdd)을 조정하여 감마기준전압들(V_GMA1~V_GMAN)의 전위를 조정할 수 있다. 또한, DAC 레지스터(62)는 분압회로에 연결된 스위치소자들을 이용하여 제1 및 제2 뱅크(61A, 61B)로부터의 감마 데이터에 따라 분압회로의 저항값들을 변경함으로써 감마기준전압들(V_GMA1~V_GMAN)의 전위를 조정할 수 있다.

타이밍 콘트롤러(101)로부터 발생되는 뱅크 선택신호(SEL)의 논리가 제1 논리이면, DAC 레지스터(62)는 제1 뱅크(61A)로부터의 감마 데이터들에 응답하여 도 6과 같이 정극성 정상값보다 낮게 정극성 감마기준전압들(V_GMA1~V_GMA9)을 낮추고, 부극성 정상값보다 높게 부극성 감마기준전압들(V_GMA10~V_GMA18)을 높인다. 따라서, DAC 레지스터(62)는 액정표시장치에 특정 패턴의 데이터가 입력되면 소스 드라이브 IC들에 입력되는 감마기준전압들(V_GMA10~V_GMA18)의 절대치를 낮춘다. 이 때, 소스 드라 이브 IC들로부터 출력되는 데이터전압의 스윙폭이 낮아진다.

타이밍 콘트롤러(101)로부터 발생되는 뱅크 선택신호(SEL)의 논리가 제2 논리이면, DAC 레지스터(62)는 제2 뱅크(61B)로부터의 감마 데이터들에 응답하여 도 6과 같이 정극성 정상값으로 정극성 감마기준전압들(V_GMA1~V_GMA9)을 복원하고, 부극성 정상값으로 부극성 감마기준전압들(V_GMA10~V_GMA18)을 복원한다.

콘트롤 인터페이스(Control Interface, 63)는 시스템 보드(104)와 유저 커넥터를 통해 입력되는 직렬 데이터(SDA)와 직렬 클럭(SCL)을 입력 받는다. 콘트롤 인터페이스(63)는 직렬 데이터(SDA)와 직렬 클럭(SCL)에 따라 제1 및 제2 뱅크(61A, 61B)에 감마 데이터들을 공급하고, DAC 레지스터(62)의 동작을 제어한다. 콘트롤 인터페이스(63)는 직렬 데이터(SDA)와 직렬 클럭(SCL)에 따라 제1 및 제2 뱅크(61A, 61B)에 저장될 감마 데이터들을 수정할 수 있다.

본원의 발명자들은 특정 패턴의 데이터를 샘플 액정표시장치에 입력하고 감마전압들을 조정하는 실험을 반복하여 도 7 내지 도 9와 같은 실험 결과를 얻었다.

도 2와 같은 특정 패턴(PTN1)과 도 3과 같은 특정 패턴(PTN2)을 액정표시장치에 입력할 때, 소스 드라이브 IC들에 입력되는 정극성/부극성 감마전압들의 절대치를 낮출수록 도 7의 실험결과와 같이 소스 드라이브 IC들의 소비전력을 기존 대비 낮출 수 있었다. 하지만, 도 2와 같은 특정 패턴(PTN1)과 도 3과 같은 특정 패턴(PTN2)을 액정표시장치에 입력할 때 소스 드라이브 IC들에 입력되는 정극성/부극성 감마전압들의 절대치를 낮추면 도 8의 휘도 측정 결과와 액정표시패널의 휘도가 저감된다. 특정 패턴의 데이터들은 도 2 내지 도 4와 같이 블랙 계조를 대략 50% 포함한다. 이 때문에, 휘도 측정장비에 의해 측정되는 휘도 저하는 도 8과 같이 비교적 크지만, 관찰자는 블랙 계조 부분들에 의해 특정 패턴이 표시되는 액정표시장치를 볼 때 휘도 저하를 확연하게 느끼지 못한다.

도 2와 같은 특정 패턴(PTN1)과 도 3과 같은 특정 패턴(PTN2)을 액정표시장치에 입력할 때, 소스 드라이브 IC들에 입력되는 정극성/부극성 감마전압들의 절대치를 낮출수록 도 9의 실험결과와 같이 소스 드라이브 IC들(D-IC), 파워모듈 IC(PWM IC, 105), P-GMA 회로(P-GMA, 106)의 온도를 기존 대비 낮출 수 있었다.

도 7 내지 도 9의 실험 결과를 볼 때, 특정 패턴이 입력될 때 감마전압을 강하시키면 구동회로부의 소비전력과 발열 온도를 저감할 수 있지만 휘도 저하도 발생한다. 이를 고려하여, 특정 패턴이 입력될 때 관찰자의 육안으로 휘도 저하를 거의 느끼지 않는 정도의 범위 내에서 감마전압들을 강하시키는 것이 바람직하다. 도 7 내지 도 9의 실험 결과에 의하면, 감마전압들의 최적 강하 범위는 기존(정상값) 대비 2.5%~10% 범위에서 감마전압들을 강하시켜야 한다.

본 발명의 다른 실시예로써, 특정 패턴의 형태에 따라 감마전압 강하를 다르게 할 수 있다. 이를 위하여, 본 발명은 실험을 통해 감마전압 강하량을 특정 패턴들 각각에 대하여 최적화한다. 그리고 타이밍 콘트롤러(101)는 2 비트 이상의 뱅크 선택신호(SEL)를 발생하고, P-GMA 회로(106)에는 뱅크가 추가된다.

전술한 실시예는 액정표시장치를 중심으로 설명되었지만, 본 발명은 액정표시장치에 한정되는 것이 아니라 디지털 데이터를 감마전압으로 변환하여 표시패널 에 공급하는 어떠한 표시장치에 대하여도 적용될 수 있다. 예컨대, 본원 발명은 도 2 내지 도 4와 같은 특정 패턴이 유기발광다이오드소자(OLED)에 입력될 때 감마전압을 기존 대비 2.5%~10% 범위에서 감마전압들을 강하시켜 유기발광다이오드소자(OLED)용 데이터 구동회로의 소비전력과 발열온도를 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.

도 5는 P-GMA 회로를 상세히 보여 주는 블록도이다.

도 6은 특정 패턴의 입력 유무에 따라 변하는 P-GMA 회로의 출력을 보여 주는 도면이다.

도 7 내지 도 9는 감마전압 강하에 따른 소비전력과 발열 온도의 개선 효과를 보여 주는 실험 결과 도면들이다.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 액정표시패널 101 : 타이밍 콘트롤러

102 : 데이터 구동회로 103 : 게이트 구동회로

105 : 파워모듈 IC 106 : P-GMA 회로

107 : 비휘발성 메모리

Claims

데이터라인들과 게이트라인들이 교차되는 표시패널;

디지털 데이터를 감마전압들로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로;

상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로;

특정 패턴을 저장하는 메모리;

상기 메모리에 저장된 특정 패턴과 입력 영상을 비교 분석하여 상기 특정 패턴과 실질적으로 동일한 데이터가 입력될 때 제1 논리의 뱅크 선택신호를 발생하고, 상기 특정 패턴 이외의 데이터가 입력될 때 제2 논리의 뱅크 선택신호를 발생하는 타이밍 콘트롤러; 및

상기 뱅크신호의 제1 논리에 응답하여 상기 감마전압을 제1 전압으로 발생하고, 상기 뱅크신호의 제2 논리에 응답하여 상기 감마전압을 상기 제1 전압과 다른 제2 전압으로 발생하는 감마전압 발생회로를 구비하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 제1 전압은 상기 제2 전압보다 낮은 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 제1 전압은 정극성 제1 전압과 부극성 제1 전압을 포함하고,

상기 제2 전압은 정극성 제2 전압과 부극성 제2 전압을 포함하며,

상기 감마전압은 정극성 감마전압과 부극성 감마전압을 포함하는 것을 특징으로 하는 표시장치.
제 3 항에 있어서,

상기 감마전압 발생회로는 상기 뱅크신호의 제1 논리에 응답하여 상기 정극성 감마전압을 상기 정극성 제2 전압 대비 2.5%~10% 만큼 낮은 상기 정극성 제1 전압으로 발생하고, 상기 부극성 감마전압을 상기 부극성 제2 전압 대비 2.5%~10% 만큼 높은 상기 부극성 제1 전압으로 발생하는 것을 특징으로 하는 표시장치.
(A) 특정 패턴을 메모리에 저장하는 단계;

(B) 상기 메모리에 저장된 특정 패턴과 입력 영상을 비교 분석하는 단계;

상기 특정 패턴과 실질적으로 동일한 데이터가 입력될 때 제1 논리의 뱅크 선택신호를 발생하는 단계;

(C) 상기 특정 패턴 이외의 데이터가 입력될 때 제2 논리의 뱅크 선택신호를 발생하는 단계; 및

(D) 상기 뱅크신호의 제1 논리에 응답하여 감마전압을 제1 전압으로 발생하고, 상기 뱅크신호의 제2 논리에 응답하여 상기 감마전압을 상기 제1 전압과 다른 제2 전압으로 발생하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동 방 법.
제 5 항에 있어서,

상기 제1 전압은 상기 제2 전압보다 낮은 것을 특징으로 하는 표시장치의 구동 방법.
제 5 항에 있어서,

상기 제1 전압은 정극성 제1 전압과 부극성 제1 전압을 포함하고,

상기 제2 전압은 정극성 제2 전압과 부극성 제2 전압을 포함하며,

상기 감마전압은 정극성 감마전압과 부극성 감마전압을 포함하는 것을 특징으로 하는 표시장치의 구동 방법.
제 7 항에 있어서,

상기 (D) 단계는,

상기 뱅크신호가 제1 논리로 발생될 때 상기 정극성 감마전압을 상기 정극성 제2 전압 대비 2.5%~10% 만큼 낮은 상기 정극성 제1 전압으로 발생하고, 상기 부극성 감마전압을 상기 부극성 제2 전압 대비 2.5%~10% 만큼 높은 상기 부극성 제1 전압으로 발생하는 것을 특징으로 하는 표시장치의 구동 방법.