KR20190044034A - Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same - Google Patents
Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same Download PDFInfo
- Publication number
- KR20190044034A KR20190044034A KR1020190044960A KR20190044960A KR20190044034A KR 20190044034 A KR20190044034 A KR 20190044034A KR 1020190044960 A KR1020190044960 A KR 1020190044960A KR 20190044960 A KR20190044960 A KR 20190044960A KR 20190044034 A KR20190044034 A KR 20190044034A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- lead portions
- dielectric layer
- internal electrodes
- ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 abstract 2
- 239000003985 ceramic capacitor Substances 0.000 description 29
- 239000000047 product Substances 0.000 description 9
- 230000035515 penetration Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
본 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.The present invention relates to a multilayer ceramic electronic component and a manufacturing method thereof.
세라믹 재료를 사용하는 전자부품으로 커패시터, 인턱터, 압전 소자, 바리스터 및 서미스터 등이 있다.Electronic components using ceramic materials include capacitors, inductors, piezoelectric elements, varistors and thermistors.
상기 세라믹 전자부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.A multi-layered ceramic capacitor (MLCC) among the ceramic electronic components is small, has a high capacity and is easy to mount.
상기 적층 세라믹 커패시터는 액정표시장치(LCD: Liquid Crystal Display) 또는 플라즈마 표시장치 패널(PDP: Plasma Display Panel) 등의 영상기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로기판에 장착되어, 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이다.The multilayer ceramic capacitor may be used in various electronic products such as a video device such as a liquid crystal display (LCD) or a plasma display panel (PDP), a computer, a personal digital assistant (PDA) And is a chip-type capacitor that plays an important role in charging or discharging electricity.
최근 영상기기의 대형화 또는 컴퓨터의 중앙처리장치(CPU: Central Processing Unit) 속도 상승 등으로 인해 전자기기의 발열이 심화되고 있다.BACKGROUND ART [0002] In recent years, heat generation of electronic devices has been intensified due to enlargement of a video device or an increase in the speed of a central processing unit (CPU) of a computer.
따라서, 상기 적층 세라믹 커패시터는 전자기기에 설치된 집적회로(IC: Integrated Circuit)의 안정적인 동작을 위해 높은 온도에서도 안정된 용량과 신뢰성의 확보가 요구되고 있다.Therefore, the multilayer ceramic capacitor is required to have a stable capacity and reliability at a high temperature for stable operation of an integrated circuit (IC) provided in an electronic device.
상기 적층 세라믹 커패시터는 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.The multilayer ceramic capacitor has various sizes and lamination shapes depending on the application and capacity used.
특히, 최근 전자제품의 추세인 소형 경량화 및 다기능화에 부합하기 위해서, 상기 전자제품에 사용되는 적층 세라믹 커패시터도 초소형화, 초고용량화 및 승압화가 요구되고 있다.Particularly, in order to meet the recent trend of electronic products such as small size, light weight, and multifunction, multilayer ceramic capacitors used for electronic products are also required to be miniaturized, ultra high capacity and increased in voltage.
이에 제품의 초소형화를 위해 유전체층 및 내부전극층의 두께를 얇게 하고, 초고용량화를 위해 가능한 많은 수의 유전체층을 적층한 적층 세라믹 커패시터가 제조되고 있다.In order to miniaturize a product, a multilayer ceramic capacitor in which a dielectric layer and an internal electrode layer are made thinner and a dielectric layer as many as possible is stacked for a very high capacity is manufactured.
상기 적층 세라믹 커패시터는 세라믹 적층체의 양 단부에 전도성 물질을 도포하여 외부전극을 형성한다.The multilayer ceramic capacitor forms an external electrode by applying a conductive material to both ends of the ceramic laminate.
이때, 상기 외부전극은 적층체의 코너부에 형성된 두께가 적층체의 중앙부에 형성된 두께에 비해 얇게 형성된다.At this time, the thickness of the external electrode formed at the corner of the laminate is thinner than the thickness formed at the center of the laminate.
따라서, 상기 코너부를 통해 도금액이나 수분과 같은 전도성 이물질이 침투하여 절연저항 열화 및 신뢰성 저하 등의 문제를 야기할 수 있다.Therefore, conductive foreign substances such as plating liquid and moisture permeate through the corner portions, which may cause deterioration of insulation resistance and lower reliability.
특히, 이러한 현상은 커버의 두께와 마진 폭이 좁은 초고용량의 적층 세라믹 커패시터에서 더욱 심화되는데, 이는 제품의 용량을 늘리기 위해서 서로 교차되는 내부전극의 면적을 최대화할 필요가 있기 때문이다.Particularly, this phenomenon is exacerbated in an ultra-high-capacity multilayer ceramic capacitor in which the thickness of the cover and the width of the margin are narrow, because it is necessary to maximize the area of the internal electrodes intersecting each other in order to increase the capacity of the product.
선행기술문헌 1은 적층체의 양 단부를 감싸도록 형성된 씰링부를 개시하지 않는다.The prior art document 1 does not disclose a sealing portion formed so as to surround both ends of the laminate.
당 기술분야에서는, 적층 세라믹 전자부품의 코너부를 통해 이물질이 침투하는 것을 최소화해 신뢰성을 높이고 한정된 부피 내에서 용량을 최대화시킬 수 있는 새로운 방안이 요구되어 왔다.There is a need in the art for a new method of minimizing foreign matter penetration through corner portions of multilayer ceramic electronic components to increase reliability and maximize capacity within a limited volume.
본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 소체; 상기 세라믹 소체의 양 측면으로부터 이격되도록 상기 각각의 유전체층의 일면에 형성된 제1 및 제2 용량부; 및 상기 제1 및 제2 용량부의 양 측면에서 상기 세라믹 소체의 양 측면을 통해 노출되도록 연장하여 형성되며, 상기 유전체층의 길이방향을 따라 서로 이격되도록 배치된 제1 및 제2 인출부; 를 각각 포함하는 제1 및 제2 내부전극; 절연물질로 이루어지며, 상기 세라믹 소체의 코너부를 감싸도록 형성된 씰링부; 및 상기 씰링부를 감싸면서 상기 제1 및 제2 인출부와 각각 전기적으로 연결되도록 상기 세라믹 소체의 양 단부에 형성된 제1 및 제2 외부전극; 을 포함하는 적층 세라믹 전자부품을 제공한다.According to an aspect of the present invention, there is provided a plasma processing apparatus comprising: a ceramic body having a plurality of dielectric layers stacked; First and second capacitors formed on one surface of each of the dielectric layers so as to be spaced apart from both sides of the ceramic body; And first and second lead portions formed to extend through both side surfaces of the ceramic body at both sides of the first and second capacitance portions, the first and second lead portions being spaced apart from each other along the longitudinal direction of the dielectric layer; First and second internal electrodes, respectively; A sealing part made of an insulating material and configured to surround a corner of the ceramic body; First and second external electrodes formed on both ends of the ceramic body so as to be electrically connected to the first and second lead portions while surrounding the sealing portion; The multilayer ceramic electronic component comprising:
본 발명의 일 실시 예에서, 상기 세라믹 소체의 폭에 대하여, 상기 제1 및 제2 인출부의 노출된 길이는 60 내지 75 %일 수 있다.In one embodiment of the present invention, with respect to the width of the ceramic body, the exposed lengths of the first and second lead portions may be 60 to 75%.
본 발명의 일 실시 예에서, 상기 제1 및 제2 용량부는, 적어도 일 단부가 상기 유전체층의 일 단부에 접하도록 형성될 수 있다.In one embodiment of the present invention, the first and second capacitors may be formed so that at least one end thereof contacts one end of the dielectric layer.
본 발명의 일 실시 예에서, 상기 유전체층은, 코너부에 상기 제1 및 제2 내부전극이 미형성된 마진부가 구비될 수 있다.In one embodiment of the present invention, the dielectric layer may be provided with a margin portion having the first and second internal electrodes formed at the corners thereof.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부전극은 상기 세라믹 소체의 상하방향을 따라 번갈아 형성될 수 있다.In one embodiment of the present invention, the first and second internal electrodes may be alternately formed along the vertical direction of the ceramic body.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부전극은, 상기 세라믹 소체의 일 측면을 덮는 부분의 길이가 상기 제1 및 제2 인출부의 길이 보다 길게 형성될 수 있다.In one embodiment of the present invention, the length of a portion of the first and second outer electrodes that covers one side of the ceramic body may be longer than the length of the first and second lead portions.
본 발명의 일 실시 예에서, 상기 세라믹 소체의 상하부에 각각 형성된 커버층을 더 포함할 수 있다.In one embodiment of the present invention, a cover layer may be further formed on upper and lower portions of the ceramic body.
본 발명의 다른 측면은, 복수의 유전체층이 적층된 세라믹 소체; 상기 세라믹 소체의 양 측면으로부터 이격되도록 상기 각각의 유전체층의 일면에 형성된 제1 및 제2 용량부; 및 상기 제1 및 제2 용량부의 양 측면에서 상기 세라믹 소체의 양 측면을 통해 노출되도록 연장하여 형성되며, 상기 유전체층의 길이방향을 따라 서로 이격되도록 배치된 제1 및 제2 인출부; 를 각각 포함하는 제1 및 제2 내부전극; 상기 제1 및 제2 인출부와 각각 전기적으로 연결되도록 상기 세라믹 소체의 양 단부에 형성된 제1 및 제2 외부전극; 을 포함하고, 상기 세라믹 소체의 코너부는 라운드(round) 형태를 가지고, 상기 유전체층은, 코너부에 상기 제1 및 제2 내부전극이 미형성된 마진부가 구비되고, 상기 세라믹 소체의 폭에 대하여, 상기 제1 및 제2 인출부의 노출된 길이는 60% 이상 내지 75 % 이하인 적층 세라믹 전자부품을 제공한다.According to another aspect of the present invention, there is provided a plasma processing apparatus comprising: a ceramic body having a plurality of dielectric layers stacked; First and second capacitors formed on one surface of each of the dielectric layers so as to be spaced apart from both sides of the ceramic body; And first and second lead portions formed to extend through both side surfaces of the ceramic body at both sides of the first and second capacitance portions, the first and second lead portions being spaced apart from each other along the longitudinal direction of the dielectric layer; First and second internal electrodes, respectively; First and second external electrodes formed on both ends of the ceramic body so as to be electrically connected to the first and second lead portions, respectively; Wherein a corner portion of the ceramic body has a round shape and the dielectric layer has a margin portion in which the first and second internal electrodes are not formed at a corner portion, And the exposed lengths of the first and second lead portions are not less than 60% and not more than 75%.
본 발명의 일 실시 예에서, 상기 세라믹 소체의 폭은 500μm 이상 1600μm 이하일 수 있다.In one embodiment of the present invention, the width of the ceramic body may be 500 μm or more and 1600 μm or less.
본 발명의 일 실시 예에서, 상기 마진부의 상기 제1 및 제2 인출부 중 대응되는 인출부에 대한 비율은 10% 이상 24% 이하일 수 있다.In one embodiment of the present invention, the ratio of the margin portion to the corresponding lead out portion of the first and second lead portions may be 10% or more and 24% or less.
본 발명의 일 실시 예에 따르면, 세라믹 소체의 양 단부 및 코너부를 감싸도록 씰링부를 형성함으로써, 적층 세라믹 전자부품의 코너부를 통해 습기, 이온 및 전도성 이물질 등이 침투하는 것을 최소화해 신뢰성을 높이면서도, 내부전극을 최대한 크게 제작할 수 있어 한정된 부피 내에서 제품의 용량을 최대화시킬 수 있는 효과가 있다.According to one embodiment of the present invention, by forming the sealing portions to surround both ends and the corner portions of the ceramic body, penetration of moisture, ions, conductive foreign matter, and the like through the corner portions of the multilayer ceramic electronic component can be minimized, The internal electrodes can be made as large as possible, and the capacity of the product can be maximized within a limited volume.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1의 A-A'선 단면도이다.
도 3은 도 1의 적층 세라믹 커패시터의 유전체층, 제1 및 제2 내부전극 및 커버층의 적층 구조를 나타낸 분해사시도이다.
도 4는 도 1의 B-B'선 단면도이다.
도 5a는 도 4에 도시된 유전체층 및 제1 및 제2 내부전극을 나타낸 평면도이다.
도 5b는 도 4에 도시된 제1 및 제2 내부전극의 다른 형태를 나타낸 평면도이다.
도 6은 도 3의 결합사시도이다.
도 7은 본 발명의 다른 실시 예에 따른 적층 세라믹 커패시터의 B-B'선 단면도이다.
도 8a는 도 7에 도시된 유전체층 및 제1 및 제2 내부전극을 나타낸 평면도이다.
도 8b는 도 7에 도시된 제1 및 제2 내부전극의 다른 형태를 나타낸 평면도이다.
도 9는 도 7의 구조를 갖는 적층 세라믹 커패시터의 유전체층, 제1 및 제2 내부전극 및 커버층을 나타낸 결합사시도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터의 유전체층 및 제1 및 제2 내부전극을 나타낸 평면도이다.
도 11은 도 10의 구조를 갖는 적층 세라믹 커패시터의 유전체층, 제1 및 제2 내부전극 및 커버층을 나타낸 결합사시도이다.
도 12는 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터의 유전체층 및 제1 및 제2 내부전극을 나타낸 평면도이다.
도 13은 도 12의 구조를 갖는 적층 세라믹 커패시터의 유전체층, 제1 및 제2 내부전극 및 커버층을 나타낸 결합사시도이다.1 is a perspective view illustrating a schematic structure of a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a sectional view taken along the line A-A 'in Fig.
3 is an exploded perspective view showing a laminated structure of a dielectric layer, first and second internal electrodes, and a cover layer of the multilayer ceramic capacitor of FIG.
4 is a sectional view taken along the line B-B 'in Fig.
5A is a plan view showing the dielectric layer and the first and second internal electrodes shown in FIG.
5B is a plan view showing another form of the first and second internal electrodes shown in FIG.
FIG. 6 is a perspective view of FIG. 3;
7 is a B-B 'line cross-sectional view of a multilayer ceramic capacitor according to another embodiment of the present invention.
8A is a plan view showing the dielectric layer and the first and second internal electrodes shown in FIG.
8B is a plan view showing another form of the first and second internal electrodes shown in FIG.
9 is an assembled perspective view showing a dielectric layer, first and second internal electrodes, and a cover layer of the multilayer ceramic capacitor having the structure of FIG.
10 is a plan view of a dielectric layer and first and second internal electrodes of a multilayer ceramic capacitor according to another embodiment of the present invention.
11 is an assembled perspective view showing a dielectric layer, first and second internal electrodes, and a cover layer of the multilayer ceramic capacitor having the structure of FIG.
12 is a plan view showing a dielectric layer and first and second internal electrodes of a multilayer ceramic capacitor according to another embodiment of the present invention.
13 is an assembled perspective view showing a dielectric layer, first and second internal electrodes, and a cover layer of the multilayer ceramic capacitor having the structure of FIG.
이하, 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 다음과 같이 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소를 나타낸다.Therefore, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings denote the same elements.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.In the drawings, like reference numerals are used throughout the drawings.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, to include an element throughout the specification does not exclude other elements unless specifically stated otherwise, but may include other elements.
본 발명은 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시 예에 따른 세라믹 전자부품은 적층 세라믹 커패시터, 인덕터, 압전체 소자, 배리스터(varistor), 칩 저항 및 서미스터 등이 있으며, 하기에서는 세라믹 전자제품의 일 예로서 적층 세라믹 커패시터에 관하여 설명한다.The present invention relates to a ceramic electronic component, and a ceramic electronic component according to an embodiment of the present invention includes a multilayer ceramic capacitor, an inductor, a piezoelectric element, a varistor, a chip resistor and a thermistor, As an example, a multilayer ceramic capacitor will be described.
또한, 본 실시 예에서는 설명의 편의를 위해 제1 및 제2 인출부가 노출되는 면을 측면으로, 세라믹 소체의 제1 및 제2 외부전극이 형성되는 면을 단부로 설정하여 설명하기로 한다.In this embodiment, for convenience of explanation, the surface on which the first and second lead portions are exposed is set as a side, and the surface on which the first and second external electrodes of the ceramic body are formed is set as an end.
도 1 내지 도 6을 참조하면, 본 일 실시 예에 따른 적층 세라믹 커패시터(100)는, 복수의 유전체층(111)이 적층된 세라믹 소체(110)와; 세라믹 소체(110) 내에 형성된 복수의 제1 및 제2 내부전극(131, 132)과; 세라믹 소체(110)의 양 단부 및 코너부를 감싸도록 형성된 씰링부(140)와; 씰링부(140)를 외부로 노출되지 않도록 감싸며, 세라믹 소체(110)의 양 측면에서 제1 및 제2 내부전극(131, 132)과 접촉하여 각각 전기적으로 연결되도록, 세라믹 소체의 양 단부에 형성된 제1 및 제2 외부전극(121, 122); 을 포함한다.1 to 6, a multilayer
세라믹 소체(110)는 세라믹 분말을 포함하는 복수의 유전체층(111)을 적층하여 형성할 수 있다.The
이때, 세라믹 소체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서 인접하는 유전체층(111) 간의 경계를 확인할 수 없을 정도로 일체화될 수 있다.At this time, the plurality of
또한, 세라믹 소체(110)는 그 형상에 특별히 제한은 없지만 일반적으로 직방체 형상일 수 있으며, 그 치수에 특별히 제한은 없으나, 예를 들어 0.6 mm × 0.3 mm 등의 크기로 구성하여 1.0 ㎌ 이상의 고용량을 갖는 적층 세라믹 커패시터(100)를 구성할 수 있다.The shape of the
또한, 필요시 세라믹 소체(110)의 상하면에는 소정 두께의 유전체 커버층(112)을 형성할 수 있다.Also, a
유전체 커버층(112)은 2 개 이상을 상하 방향으로 적층하여 필요한 두께의 커버부를 구성할 수 있다.Two or more
제1 및 제2 내부전극(131, 132)은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 등의 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.The first and second
제1 및 제2 내부전극(131, 132)은 유전체층(111)을 형성하는 세라믹 시트 상에 스크린 인쇄 또는 그라비아 인쇄 등의 방법을 통하여 상기 도전성 페이스트로 내부전극막을 인쇄하여 형성할 수 있다.The first and second
이때, 제1 및 제2 내부전극(131, 132)은 서로 다른 극성을 갖는 것으로, 이 제1 및 제2 내부전극(131, 132)이 형성된 유전체층(111)을 상하방향으로 번갈아 적층한 후 소성하여 세라믹 소체(110)를 형성할 수 있다.The first and second
따라서, 세라믹 소체(110)의 상하방향을 따라 좌우 양 단부에서 제1 및 제2 내부전극(131, 132)의 제1 및 제2 인출부(135, 136)가 번갈아 세라믹 소체(110)의 양 측면을 통해 노출된다.The first and
이때, 제1 및 제2 내부전극(131, 132)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 소체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정할 수 있으며, 본 발명의 범위가 이에 한정되는 것은 아니다.The thickness of the first and second
제1 및 제2 외부전극(121, 122)은 구리(Cu), 은(Ag), 은-팔라듐(Ag-Pd) 및 구리-니켈(Cu-Ni) 등의 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.The first and second
한편, 유전체층(111)은 그 가장자리부와 제1 및 제2 용량부(133, 134) 사이에 제1 및 제2 내부전극(131, 132)의 도전성 물질이 미형성된 부분으로서 소정의 폭을 갖는 마진부가 형성될 수 있다.The
상기 마진부는 세라믹 소체(110) 형성 후, 제1 및 제2 내부전극(131, 132)으로 이물질이 침투하는 것을 방지하며, 제1 및 제2 내부전극(131, 132)을 외부 충격으로부터 보호하여 전기적인 단락을 방지하는 역할 등을 할 수 있다.The margin portion prevents foreign matter from penetrating into the first and second
이러한 마진부는 적층 세라믹 커패시터(100)의 초소형화 및 초고용량화를 위해서 최대한 작게 형성하는 것이 바람직하다.It is preferable that the margin portion is formed as small as possible in order to miniaturize the multilayer
또한, 종래의 적층 세라믹 커패시터에 있어서, 세라믹 소체(110)의 양 단부에 전도성 물질을 도포하여 제1 및 제2 외부전극(121, 122)을 형성할 때, 구조적인 이유로 세라믹 소체(110)의 코너부에 도포된 외부전극용 전도성 물질의 두께가 세라믹 소체(110)의 중앙부에 도포된 두께에 비해 얇게 형성될 수 있다.In the conventional multilayer ceramic capacitor, when the first and second
따라서, 제1 및 제2 외부전극(121, 122)의 두께가 얇은 세라믹 소체(110)의 코너부를 통해 전도성 이물질, 습기, 이온 등의 불순물이 침투하여 적층 세라믹 커패시터(100)의 절연저항 열화 및 신뢰성 저하의 문제를 야기할 수 있다.Therefore, impurities such as conductive foreign matter, moisture, and ions penetrate through the corners of the
이러한 문제를 방지하기 위해, 유전체층(111)의 코너부에 마진부를 구비하여 세라믹 소체(110)를 적층할 수 있는데, 이 경우 세라믹 소체(110)의 코너부를 통한 불순물 침투의 문제는 개선할 수 있으나, 제1 및 제2 내부전극(131, 132)의 크기가 상대적으로 작아져 정전용량이 감소되는 문제가 발생할 수 있다.In order to prevent such a problem, it is possible to laminate the
특히, 이러한 문제는 커버층의 두께와 마진부의 폭이 좁은 초고용량의 적층 세라믹 커패시터에서 더욱 심화되는데, 이는 제품의 용량을 늘리기 위해서 서로 교차되는 내부전극의 면적을 최대화할 필요가 있기 때문이다.Particularly, such a problem is further exacerbated in an ultra-high-capacity multilayer ceramic capacitor in which the thickness of the cover layer and the width of the margin portion are narrow, because it is necessary to maximize the area of the internal electrodes intersecting each other in order to increase the capacity of the product.
본 실시 예의 제1 및 제2 내부전극(131, 132)은, 이러한 문제를 감안하여 안출된 것으로, 세라믹 소체(110)의 양 측면으로부터 이격되도록 각각의 유전체층(111)의 일면에 형성되며, 그 중첩되는 영역에 의해 정전용량을 형성하는 제1 및 제2 용량부(133, 134)와; 제1 및 제2 용량부(133, 134)의 양 측면에서 세라믹 소체(110)의 양 측면을 통해 노출되도록 연장하여 형성된 제1 및 제2 인출부(135, 136); 를 포함한다.The first and second
이때, 제1 및 제2 인출부(135, 136)는 서로 다른 극성을 갖는 것으로, 쇼트의 발생을 방지하기 위해 상하로 인접한 제1 및 제2 인출부(135, 136)의 위치가 서로 어긋나도록 형성할 수 있다.At this time, the first and second
이를 위해, 제1 및 제2 인출부(135, 136)는 유전체층(111)의 일면에 유전체층(111)의 길이방향을 따라 서로 이격되도록 배치될 수 있으며, 바람직하게는 제1 인출부(135)는 유전체층(111)의 좌측 단부에, 제2 인출부(136)는 유전체층(111)의 우측 단부에 인접되게 형성할 수 있다.The first and second
도 4를 참조하면, 씰링부(140)는 세라믹 소체(110)의 코너부에 대한 이물질 침투 효과를 유지하는 수준에서, 제1 및 제2 인출부(135, 136)와 제1 및 제2 외부전극(121, 122) 간의 접촉성을 높이기 위해 세라믹 소체(110)의 양 측면으로 최소의 길이로 형성되는 것이 바람직하다.Referring to FIG. 4, the sealing
또한, 제1 및 제2 외부전극(121, 122)은, 세라믹 소체(110)의 일 측면을 덮는 부분의 길이(a)가 제1 및 제2 인출부(135, 136)의 길이(b) 보다 길도록 하여, 제1 및 제2 내부전극(131, 132)이 외부로 노출되는 것을 방지함과 동시에 제1 및 제2 인출부(135, 136)와 제1 및 제2 외부전극(121, 122)의 접촉면적을 확보할 수 있다.The length a of the first and second
이때, 제1 및 제2 인출부(135, 136)는 서로 동일한 길이로 형성할 수 있으나 본 발명은 반드시 이에 한정되는 것은 아니다.At this time, the first and second
예를 들어, 제1 인출부(135)와 제2 인출부(136)는 서로 노출되는 부분의 길이를 다르게 하거나, 좌우 비대칭으로 형성하는 등 필요에 따라 다양한 형태로 구성할 수 있다.For example, the
한편, 제1 및 제2 용량부(133, 134)는 씰링부(140)에 의해 제1 및 제2 외부전극(121, 122)에 대해 절연상태가 유지되므로, 도 5a에서와 같이, 제1 및 제2 외부전극(121, 122)과 대응되는 쪽의 일 단부를 유전체층(111)의 일 단부에 접하도록 연장하여 형성할 수 있다.Since the first and
또한, 다른 실시 예로서, 제1 및 제2 용량부(133', 134')는, 도 5b에서와 같이, 좌우 단부를 모두 유전체층(111)의 양 단부에 접하도록 연장하여 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In another embodiment, the first and second capacitors 133 'and 134' may be formed by extending both the left and right end portions of the
따라서, 위와 같은 구성에 따라, 본 실시 예의 적층 세라믹 커패시터(100)는 제품의 신뢰성을 유지하면서도 제1 및 제2 용량부(133, 134)의 크기를 최대한 늘려 높은 정전용량을 확보할 수 있는 효과가 있다.Therefore, according to the above configuration, the multilayer
또한, 세라믹 소체(110)의 코너부에 대한 마진부의 폭이 커지면 상기 코너부에 대한 단차 영향성이 커지고, 유전체층(111)의 압착단계에서 단차부로의 물질 이동이 부족해져 밀도가 저하되면서 크랙(crack)이 발생할 수 있는데, 본 실시 예의 경우 상기 코너부에 대한 마진부를 최소화함으로써 이러한 문제를 방지할 수 있다.In addition, when the width of the margin portion with respect to the corner of the
한편, 하기 표 1은 본 발명의 세라믹 소체의 폭에 대한 제1 및 제2 인출부의 노출된 길이를 비율을 나타낸 것이다.On the other hand, Table 1 shows the ratio of the exposed length of the first and second lead portions to the width of the ceramic body of the present invention.
<세라믹 소체의 폭에 대한 제1 및 제2 인출부의 노출된 길이>≪ Exposed lengths of the first and second lead portions with respect to the width of the ceramic body &
표 1을 참조하면, 세라믹 소체(110)의 폭에 대한 제1 및 제2 인출부(135, 136)의 노출된 길이는 대체로 적정 값이 확보되면 접촉성 발생 빈도가 급격히 감소하는 것을 확인할 수 있다.Referring to Table 1, it can be seen that the frequency of contact occurrence is drastically reduced when the exposed lengths of the first and second
예컨대, 즉, 세라믹 소체(110)의 폭에 대한 제1 및 제2 인출부(135, 136)의 노출된 길이는, 1005 사이즈의 칩의 경우 70 %에서, 1608 사이즈의 칩의 경우 75 %에서, 2012 사이즈의 칩의 경우 65 %에서, 3216 사이즈의 칩의 경우 60 %가 최소 비율임을 알 수 있다.For example, the exposed lengths of the first and second
따라서, 일정 수준의 접촉성 발생 빈도를 확보하기 위한 세라믹 소체(110)의 폭에 대한 제1 및 제2 인출부(135, 136)의 노출된 길이 비율은, 그 비율이 60 내지 75 %에 있을 때 접촉성 불량 및 도금액 침투에 의한 크랙의 발생을 최소화하여 신뢰성을 확보하며, 내부전극의 오버랩(overlap) 면적을 최대화하여 높은 정전용량을 확보한다고 볼 수 있다.Therefore, the ratio of the exposed length of the first and second
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 적층 세라믹 커패시터를 나타내며, 세라믹 소체(110)의 코너부를 통한 불순물 침투 효과를 극대화하면서도 제품의 정전용량은 최대한 확보하기 위한 구조를 가진다.7 to 9 illustrate a multilayer ceramic capacitor according to another embodiment of the present invention. The multilayer ceramic capacitor has a structure for maximizing the impurity penetration effect through the corner of the
도 7, 도 8a 및 도 9를 참조하면, 이 실시 형태의 제1 및 제2 내부전극은, 앞서 도 5a와 같이 일단이 유전체층(111)의 일 단부까지 연장하여 형성된 제1 및 제2 용량부(133, 134)와, 유전체층(111)의 양 측면을 통해 노출되는 제1 및 제2 인출부(135', 136')를 포함하되, 유전체층(111)의 제1 및 제2 외부전극(121, 122)이 형성되는 코너부에 마진부(M)을 형성한 점에서 차이가 있다.Referring to FIGS. 7, 8A and 9, the first and second internal electrodes of this embodiment are formed by first and second internal electrodes, one end of which extends to one end of the
이하, 앞의 일 실시 예와 동일한 특징에 대해서는 중복되는 설명을 피하기 위해 상세한 설명은 생략한다.Hereinafter, detailed description of the same features as those of the first embodiment will be omitted in order to avoid redundant description.
도 8b를 참조하면, 이 실시 형태의 제1 및 제2 내부전극은, 앞서 도 5b와 같이 좌우 양단이 유전체층(111)의 양 단부까지 연장하여 형성된 제1 및 제2 용량부(133', 134')와, 유전체층(111)의 양 측면을 통해 노출되는 제1 및 제2 인출부(135', 136')를 포함하되, 유전체층(111)의 제1 및 제2 외부전극(121, 122)이 형성되는 코너부에 마진부(M)을 형성한 점에서 차이가 있다.Referring to FIG. 8B, the first and second internal electrodes of this embodiment are formed by first and second capacitors 133 'and 134', respectively, which are formed by extending left and right ends to both ends of the
이하, 앞의 일 실시 예와 동일한 특징에 대해서는 중복되는 설명을 피하기 위해 상세한 설명은 생략한다.Hereinafter, detailed description of the same features as those of the first embodiment will be omitted in order to avoid redundant description.
도 10 내지 도 13은 본 발명의 또 다른 실시 예에 따른 제1 및 제2 내부전극을 나타낸 것이다.10 to 13 show first and second internal electrodes according to another embodiment of the present invention.
도 10 및 도 11을 참조하면, 이 실시 형태의 제1 및 제2 내부전극은, 앞서 도 8b와 같이 일단이 유전체층(111)의 양 단부까지 연장하여 형성된 제1 및 제2 용량부(133', 134')와, 유전체층(111)의 양 측면을 통해 노출되는 제1 및 제2 인출부(135', 136')를 포함하며, 유전체층(111)의 제1 및 제2 외부전극(121, 122)이 형성되는 코너부에 마진부(M)을 형성한다.Referring to FIGS. 10 and 11, the first and second internal electrodes of this embodiment are formed by first and second capacitors 133 ', 133' which are formed by extending one end to both ends of the
이때, 유전체층(111)의 좌우측 코너부를 통한 불순물 침투 효과를 극대화하기 위해 유전체층(111)의 좌우 단부까지 이어진 연장부(137, 138)를 최소의 면적으로 형성한 점에서 차이가 있다.The
이하, 앞의 일 실시 예와 동일한 특징에 대해서는 중복되는 설명을 피하기 위해 상세한 설명은 생략한다.Hereinafter, detailed description of the same features as those of the first embodiment will be omitted in order to avoid redundant description.
도 12 및 도 13을 참조하면, 이 실시 형태의 제1 및 제2 내부전극은, 앞서 도 5a와 같이 일단이 제1 및 제2 용량부(133, 134)와, 유전체층(110)의 양 측면을 통해 노출되는 제1 및 제2 인출부(135', 136')를 포함한다.12 and 13, the first and second internal electrodes of this embodiment are formed so that one end thereof is connected to the first and
이때, 유전체층(111)의 제1 및 제2 외부전극(121, 122)이 형성되는 양측의 제1 및 제2 용량부(133, 134)를 생략하여 마진부의 면적을 최대화한 것이다.At this time, the first and
이하, 앞의 일 실시 예와 동일한 특징에 대해서는 중복되는 설명을 피하기 위해 상세한 설명은 생략한다.Hereinafter, detailed description of the same features as those of the first embodiment will be omitted in order to avoid redundant description.
이하, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)의 제조방법을 설명한다.Hereinafter, a method of manufacturing the multilayer
복수의 제1 및 제2 세라믹 시트를 준비한다.A plurality of first and second ceramic sheets are prepared.
상기 제1 및 제2 세라믹 시트는 세라믹 소체(110)의 유전체층(111)을 형성하기 위한 것으로, 세라믹 분말, 폴리머 및 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 등의 공법을 통해 수 ㎛ 두께의 시트(sheet) 형상으로 제작할 수 있다.The first and second ceramic sheets are for forming the
다음으로, 상기 제1 및 제2 세라믹 시트의 적어도 일면에 소정의 두께, 예를 들어 0.2 내지 1.0 ㎛의 두께로 도전성 페이스트를 인쇄하여 제1 및 제2 내부전극막을 형성한다.Next, conductive pastes are printed on at least one surface of the first and second ceramic sheets to a predetermined thickness, for example, a thickness of 0.2 to 1.0 mu m, to form first and second internal electrode films.
상기 도전성 페이스트는 상기 제1 및 제2 세라믹 시트의 양 측면을 따라 그 내부에 제1 및 제2 용량부(133, 134)가 소정의 폭으로 마진부를 갖도록 형성하고, 제1 및 제2 용량부(133, 134)의 양 측면에서 상기 제1 및 제2 세라믹 시트의 양 측면과 연결되도록 제1 및 제2 인출부(135, 136)가 형성되도록 인쇄할 수 있다.The conductive paste is formed along both sides of the first and second ceramic sheets so that the first and
상기 도전성 페이스트의 인쇄방법은 스크린 인쇄 또는 그라비아 인쇄 등을 사용할 수 있으며, 상기 도전성 페이스트는 금속 분말, 세라믹 분말 및 실리카(SiO2) 분말 등을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The conductive paste may be printed by screen printing or gravure printing. The conductive paste may include metal powder, ceramic powder, and silica (SiO 2 ) powder. However, the present invention is not limited thereto.
다음으로, 상기 제1 및 제2 세라믹 시트 복수 개를 번갈아 적층하여 적층체를 구성한다.Next, a plurality of the first and second ceramic sheets are alternately laminated to form a laminate.
이때, 상기 적층체는 상기 제1 및 상기 제2 세라믹 시트의 개수를 조절하여 전체 두께를 조절할 수 있다.At this time, the total thickness of the laminate can be adjusted by adjusting the number of the first and second ceramic sheets.
또한, 상기 적층체의 상하부에 필요시 적어도 1 개 이상의 유전체 커버층(112)을 더 적층할 수 있다.Further, at least one
이 유전체 커버층(112)은 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부전극을 포함하지 않는다는 점에서 차이를 갖는다.The
다음으로, 상기 적층체를 1 개의 커패시터에 대응하는 영역마다 절단하여 칩화한 후, 고온에서 소성하여 세라믹 소체(110)를 완성한다.Next, the above-mentioned laminate is cut into chips and cut into chips corresponding to one capacitor, and then fired at a high temperature to complete the
다음으로, 세라믹 소체(110)의 양측 면에 세라믹 소체(110)의 양 단부 및 코너부를 감싸도록 씰링막을 형성한다.Next, a sealing film is formed on both side surfaces of the
다음으로, 상기 씰링막을 감싸면서 세라믹 소체(110)의 양 측면을 통해 노출된 제1 및 제2 인출부(135, 136)에 접촉하여 전기적으로 각각 연결되도록 제1 및 제2 내부전극막을 형성하여 제1 및 제2 외부전극(121, 122)을 형성한다.Next, the first and second internal electrode films are formed so as to be electrically connected to the first and second
이때, 제1 및 제2 외부전극(121, 122)의 표면에는 필요시 니켈 또는 주석 등으로 도금 처리를 할 수 있다.At this time, the surfaces of the first and second
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
100 ; 적층 세라믹 커패시터
110 ; 세라믹 소체
111 ; 유전체층
112 ; 유전체 커버층
121 , 122 ; 제1 및 제2 외부전극
131, 132 ; 제1 및 제2 내부전극
133, 133', 134, 134' ; 제1 및 제2 용량부
135, 135', 136, 136' ; 제1 및 제2 인출부
137, 138 ; 연장부
M ; 마진부100; A multilayer
111; A
121, 122; First and second
133, 133 ', 134, 134'; The first and second capacitors
135, 135 ', 136, 136'; The first and second draw-
137, 138; Extension M; Margin portion
Claims (10)
상기 세라믹 소체의 양 측면으로부터 이격되도록 상기 각각의 유전체층의 일면에 형성된 제1 및 제2 용량부; 및 상기 제1 및 제2 용량부의 양 측면에서 상기 세라믹 소체의 양 측면을 통해 노출되도록 연장하여 형성되며, 상기 유전체층의 길이방향을 따라 서로 이격되도록 배치된 제1 및 제2 인출부; 를 각각 포함하는 제1 및 제2 내부전극;
절연물질로 이루어지며, 상기 세라믹 소체의 코너부를 감싸도록 형성된 씰링부; 및
상기 씰링부를 감싸면서 상기 제1 및 제2 인출부와 각각 전기적으로 연결되도록 상기 세라믹 소체의 양 단부에 형성된 제1 및 제2 외부전극; 을 포함하는 적층 세라믹 전자부품.
A ceramic body in which a plurality of dielectric layers are stacked;
First and second capacitors formed on one surface of each of the dielectric layers so as to be spaced apart from both sides of the ceramic body; And first and second lead portions formed to extend through both side surfaces of the ceramic body at both sides of the first and second capacitance portions, the first and second lead portions being spaced apart from each other along the longitudinal direction of the dielectric layer; First and second internal electrodes, respectively;
A sealing part made of an insulating material and configured to surround a corner of the ceramic body; And
First and second external electrodes formed on both ends of the ceramic body so as to be electrically connected to the first and second lead portions while surrounding the sealing portion; And a second electrode.
상기 세라믹 소체의 폭에 대하여, 상기 제1 및 제2 인출부의 노출된 길이는 60% 이상 75 % 이하인 것을 특징으로 하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the exposed length of the first and second lead portions is 60% or more and 75% or less with respect to the width of the ceramic body.
상기 제1 및 제2 용량부는, 양 단부가 각각 상기 유전체층의 양 단부에 접하도록 형성된 것을 특징으로 하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the first and second capacitors are formed such that both ends of the capacitors are in contact with both ends of the dielectric layer.
상기 유전체층은, 코너부에 상기 제1 및 제2 내부전극이 미형성된 마진부가 구비된 것을 특징으로 하는 적층 세라믹 전자부품.
The method of claim 3,
Wherein the dielectric layer is provided with a margin portion in which the first and second internal electrodes are not formed at a corner portion.
상기 제1 및 제2 내부전극은 상기 세라믹 소체의 상하방향을 따라 번갈아 형성된 것을 특징으로 하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the first and second internal electrodes are alternately formed along the vertical direction of the ceramic body.
상기 제1 및 제2 외부전극은, 상기 세라믹 소체의 일 측면을 덮는 부분의 길이가 상기 제1 및 제2 인출부의 길이 보다 길게 형성된 것을 특징으로 하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the first and second external electrodes are formed such that a length of a portion covering one side of the ceramic body is longer than a length of the first and second lead portions.
상기 세라믹 소체의 상하부에 각각 형성된 커버층을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품.
The method according to claim 1,
And a cover layer formed on each of upper and lower portions of the ceramic body.
상기 세라믹 소체의 양 측면으로부터 이격되도록 상기 각각의 유전체층의 일면에 형성된 제1 및 제2 용량부; 및 상기 제1 및 제2 용량부의 양 측면에서 상기 세라믹 소체의 양 측면을 통해 노출되도록 연장하여 형성되며, 상기 유전체층의 길이방향을 따라 서로 이격되도록 배치된 제1 및 제2 인출부; 를 각각 포함하는 제1 및 제2 내부전극;
상기 제1 및 제2 인출부와 각각 전기적으로 연결되도록 상기 세라믹 소체의 양 단부에 형성된 제1 및 제2 외부전극; 을 포함하고,
상기 세라믹 소체의 코너부는 라운드(round) 형태를 가지고,
상기 유전체층은, 코너부에 상기 제1 및 제2 내부전극이 미형성된 마진부가 구비되고,
상기 세라믹 소체의 폭에 대하여, 상기 제1 및 제2 인출부의 노출된 길이는 60% 이상 내지 75 % 이하인 적층 세라믹 전자부품.
A ceramic body in which a plurality of dielectric layers are stacked;
First and second capacitors formed on one surface of each of the dielectric layers so as to be spaced apart from both sides of the ceramic body; And first and second lead portions formed to extend through both side surfaces of the ceramic body at both sides of the first and second capacitance portions, the first and second lead portions being spaced apart from each other along the longitudinal direction of the dielectric layer; First and second internal electrodes, respectively;
First and second external electrodes formed on both ends of the ceramic body so as to be electrically connected to the first and second lead portions, respectively; / RTI >
The corner portion of the ceramic body has a round shape,
Wherein the dielectric layer has a margin portion formed at a corner portion in which the first and second internal electrodes are not formed,
Wherein an exposed length of the first and second lead portions is 60% or more and 75% or less with respect to a width of the ceramic body.
상기 세라믹 소체의 폭은 500μm 이상 1600μm 이하인 적층 세라믹 전자부품.
9. The method of claim 8,
Wherein a width of the ceramic body is 500 占 퐉 or more and 1600 占 퐉 or less.
상기 마진부의 상기 제1 및 제2 인출부 중 대응되는 인출부에 대한 비율은 10% 이상 24% 이하인 적층 세라믹 전자부품.10. The method of claim 9,
Wherein the ratio of the margin portion to the corresponding lead-out portion of the first and second lead portions is 10% or more and 24% or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190044960A KR102086482B1 (en) | 2019-04-17 | 2019-04-17 | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190044960A KR102086482B1 (en) | 2019-04-17 | 2019-04-17 | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120022376A Division KR101971912B1 (en) | 2012-03-05 | 2012-03-05 | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190044034A true KR20190044034A (en) | 2019-04-29 |
| KR102086482B1 KR102086482B1 (en) | 2020-03-09 |
Family
ID=66282489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190044960A KR102086482B1 (en) | 2019-04-17 | 2019-04-17 | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102086482B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220172891A1 (en) * | 2020-11-30 | 2022-06-02 | KYOCERA AVX Components Corporation | Multilayer Ceramic Capacitor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140277A (en) * | 1992-10-23 | 1994-05-20 | Tokin Corp | Laminated ceramic capacitor |
| JPH06260364A (en) * | 1993-03-08 | 1994-09-16 | Masusaku Okumura | Chip component |
| KR20070002654A (en) | 2005-06-30 | 2007-01-05 | 삼성전기주식회사 | Multilayer chip capacitor |
| KR20110005072A (en) * | 2009-07-09 | 2011-01-17 | 삼성전기주식회사 | Ceramic electronic component |
| JP2011100830A (en) * | 2009-11-05 | 2011-05-19 | Tdk Corp | Multilayer capacitor, mounting structure thereof, and method of manufacturing same |
-
2019
- 2019-04-17 KR KR1020190044960A patent/KR102086482B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140277A (en) * | 1992-10-23 | 1994-05-20 | Tokin Corp | Laminated ceramic capacitor |
| JPH06260364A (en) * | 1993-03-08 | 1994-09-16 | Masusaku Okumura | Chip component |
| KR20070002654A (en) | 2005-06-30 | 2007-01-05 | 삼성전기주식회사 | Multilayer chip capacitor |
| KR20110005072A (en) * | 2009-07-09 | 2011-01-17 | 삼성전기주식회사 | Ceramic electronic component |
| JP2011100830A (en) * | 2009-11-05 | 2011-05-19 | Tdk Corp | Multilayer capacitor, mounting structure thereof, and method of manufacturing same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220172891A1 (en) * | 2020-11-30 | 2022-06-02 | KYOCERA AVX Components Corporation | Multilayer Ceramic Capacitor |
| US11837405B2 (en) * | 2020-11-30 | 2023-12-05 | KYOCERA AVX Components Corporation | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102086482B1 (en) | 2020-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101971912B1 (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same | |
| KR101376925B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR101867982B1 (en) | Capacitor and board having the same mounted thereon | |
| KR101983154B1 (en) | Multi-Layered Ceramic Capacitor | |
| KR101474138B1 (en) | Multi-layered ceramic electronic component and method of manufacturing the same | |
| KR101422946B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR20150033341A (en) | Multi-layered ceramic capacitor and manufacturing method the same | |
| KR20190053692A (en) | 3-termibal multi-layered capacitor | |
| KR102076152B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| KR20190053693A (en) | 3-termibal multi-layered capacitor | |
| KR20140071724A (en) | Multi-layered ceramic electronic component | |
| KR20140069480A (en) | Multi-layered ceramic electronic component | |
| KR101548823B1 (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
| KR101525662B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR101489815B1 (en) | Multi-layered ceramic capacitor | |
| KR101422945B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR20190073974A (en) | Capacitor Component | |
| KR101532116B1 (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same | |
| KR20160047350A (en) | Multi layer ceramic capacitor | |
| KR20180068911A (en) | Capacitor and board having the same mounted thereon | |
| KR20190044034A (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same | |
| KR101630034B1 (en) | Multi layer ceramic capacitor and circuit board for mounting the same | |
| KR20160142035A (en) | Multilayer Ceramic Electric Component | |
| KR20150042500A (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method thereof | |
| KR20170011247A (en) | Multi-layered ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |