KR20190043480A - 캐비티에 대한 접근 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 mems 컴포넌트 - Google Patents

캐비티에 대한 접근 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 mems 컴포넌트 Download PDF

Info

Publication number
KR20190043480A
KR20190043480A KR1020180123606A KR20180123606A KR20190043480A KR 20190043480 A KR20190043480 A KR 20190043480A KR 1020180123606 A KR1020180123606 A KR 1020180123606A KR 20180123606 A KR20180123606 A KR 20180123606A KR 20190043480 A KR20190043480 A KR 20190043480A
Authority
KR
South Korea
Prior art keywords
layer
cavity
access opening
hdp
layer structure
Prior art date
Application number
KR1020180123606A
Other languages
English (en)
Other versions
KR102586274B1 (ko
Inventor
알폰스 데헤
우베 호에켈레
게르하르드 메츠게르-브루에클
요한 스트라세르
아르나우드 발테르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20190043480A publication Critical patent/KR20190043480A/ko
Application granted granted Critical
Publication of KR102586274B1 publication Critical patent/KR102586274B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0181—Physical Vapour Deposition [PVD], i.e. evaporation, sputtering, ion plating or plasma assisted deposition, ion cluster beam technology
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Micromachines (AREA)

Abstract

캐비티(220)에 대한 접근 개구(230)를 밀봉하기 위한 방법(100)은, 제 1 층 구조(210) 및 상기 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221)을 제공하는 단계(120) － 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 접근 개구(230)를 가짐 － 와, 상기 접근 개구(230)를 갖는 상기 제 1 층 구조(210) 상에서 CVD 층 증착을 수행하여 층 두께(D240)를 갖는 제 1 피복 층(240)을 형성하는 단계(140)와, 상기 제 1 피복 층(240) 상에서 제 1 하위 단계와 제 2 하위 단계를 갖는 HDP 층 증착을 수행하여 제 2 피복 층(250)을 형성하는 단계(160)를 포함하되, 상기 제 1 하위 단계는 상기 제 1 피복 층(240) 상에 라이너 재료 층(250)을 증착하는 단계를 포함하고, 상기 제 2 하위 단계는 상기 접근 개구(230)의 영역(230-A)에서 상기 라이너 재료 층(250) 및 추가로 상기 제 1 피복 층(240)을 부분적으로 백스퍼터링(backsputtering)하는 단계를 포함하고, 상기 제 1 하위 단계 및 상기 제 2 하위 단계는 교대로 여러 번 반복적으로 수행된다.

Description

캐비티에 대한 액세스 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 MEMS 컴포넌트{METHOD FOR SEALING AN ACCESS OPENING TO A CAVITY AND MEMS COMPONENT COMPRISING A SEALING ELEMENT}
예시적 실시예는 MEMS 컴포넌트 또는 MEMS 마이크로폰의 릴리스 개구(release opening)와 같은 컴포넌트의 캐비티(cavity)에 대한 액세스 개구 － 캐비티는 예컨대 대기 감압(atmospheric reduced pressure)을 가질 수 있음 － 를 밀봉하는 방법에 관한 것이고, 더 나아가 대기 감압을 갖는 밀봉된 캐비티를 포함하는 대응하는 MEMS 컴포넌트(MEMS = microelectromechanical system(마이크로 전자 기계 시스템))에 관한 것이다. 예시적 실시예는 특히 MEMS 컴포넌트의 층 구조 또는 멤브레인 구조에서 액세스 개구(들)의 특별하게 구성된 국소 밀봉 요소를 제조하기 위한 제조 방법에 관한 것으로, 여기서 캐비티는 층 구조에 인접하게 배치된다. 따라서, 예시적 실시예는 캐리어 기판 상에 배치된 이중 멤브레인 구조 및 그 사이에 위치한 대향 전극 구조를 포함하는 기밀 밀봉식(hermetically sealed) 이중 멤브레인 마이크로폰 또는 진공 마이크로폰에 관한 것으로, 두 멤브레인 요소 사이의 캐비티는 대기 감압 또는 또는 진공을 가지고 기밀 밀봉된다.
예컨대 음향 MEMS 센서 또는 MEMS 마이크로폰과 같은 MEMS 컴포넌트는, 그 기능에 좌우되는 방식의 개방형 컴포넌트이며, 따라서, 예를 들어, 소리, 소음 등을 환경의 음압 변화의 형태로 검출하기 위해 주변 환경에 노출된다. 따라서, 이러한 MEMS 컴포넌트는 종종 예컨대 기계적 부하, 충격 및 높은 음압과 같은 열악한 환경 조건에 노출된다. 예컨대 음향 MEMS 센서와 같은 MEMS 컴포넌트의 오작동 또는 성능 저하를 방지하기 위해, MEMS 컴포넌트의 모든 요소, 특히 기계적으로 움직일 수 있는 요소는, 애플리케이션 내에서, 예컨대 스마트 폰, 노트북 등과 같은 모바일 디바이스 내에서, 사전 정의된 수명 동안 필요한 기능을 유지하기에 충분한 기계적 견고성을 가져야 한다.
이것은 특히 대기 감압 또는 진공을 갖는 캐비티를 포함하는 MEMS 컴포넌트에 적용되는데, 여기서 캐비티에 대한 작은 액세스 개구는 기밀 밀봉되도록 의도되고, 이 기밀 밀봉은 MEMS 컴포넌트의 필요한 기능을 거친 주변 환경에서도 안전하고 신뢰할 수 있게 유지하도록 의도된다.
따라서, 예컨대 압력 센서, 음향 MEMS 센서, 또는 MEMS 마이크로폰과 같은 MEMS 컴포넌트에 대한 개념이 필요하고, 먼저 MEMS 컴포넌트의 캐비티가 높은 기계적 견고성으로 밀봉될 수 있고 더 나아가 MEMS 컴포넌트의 음향 거동과 같은 기능이 유지되는 대응하는 제조 방법에 대한 개념이 필요하다.
이러한 필요성은 본원의 독립 청구항의 내용에 의해 충족될 수 있다. 본 개념의 발전은 종속 청구항에 정의된다.
일 예시적 실시예에 따르면, 캐비티에 대한 액세스 개구를 밀봉하기 위한 방법은, 제 1 층 구조 및 상기 제 1 층 구조에 인접하게 배치된 캐비티를 갖는 층 배열을 제공하는 단계 － 상기 제 1 층 구조는 상기 캐비티에 대한 액세스 개구를 가짐 － 와, 상기 액세스 개구를 갖는 상기 제 1 층 구조 상에 층 두께(D240)를 갖는 제 1 피복 층을 형성하도록 CVD 층 증착을 수행하는 단계와, 상기 제 1 피복 층 상에 제 2 피복 층을 형성하도록 제 1 하위 단계와 제 2 하위 단계를 갖는 HDP 층 증착을 수행하는 단계를 포함하는데, 상기 제 1 하위 단계는 상기 제 1 피복 층 상에 라이너 재료 층을 증착하는 것을 수반하고, 상기 제 2 하위 단계는 상기 액세스 개구 위의 영역에서 상기 라이너 재료 층 및 추가로 상기 제 1 피복 층을 부분적으로 백스퍼터링(backsputtering)하는 것을 수반하고, 상기 제 1 하위 단계 및 상기 제 2 하위 단계는 교대로 및 여러 번 반복적으로 수행된다.
일 예시적 실시예에 따르면, MEMS 컴포넌트는 제 1 층 구조 및 상기 제 1 층 구조에 인접하게 배치된 캐비티를 갖는 층 배열 － 상기 제 1 층 구조는 상기 캐비티에 대한 액세스 개구를 가짐 － 과, 상기 액세스 개구에 국소 밀봉 요소를 형성하기 위한 구조화된 피복 층 스택을 포함하는데, 상기 국소 밀봉 요소는 CVD 층 및 HDP 층을 포함하는 층 시퀀스를 갖는다.
이하의 설명은 예로서, 예컨대 기밀 밀봉된 이중 멤브레인 구성을 갖는 진공 마이크로폰의 형태의 MEMS 컴포넌트의 캐비티를 밀봉하기 위한 방법에 관한 것이지만, 상기 설명은 캐비티에 인접하게 배치된 층 구조 내의 적어도 하나 또는 복수의 액세스 개구가 신뢰할 수 있는 방식으로 기밀 밀봉되도록 의도되는 임의의 컴포넌트 또는 MEMS 컴포넌트에 동일하게 적용 가능하다는 것이 지적된다.
MEMS 마이크로폰과 같은 MEMS 컴포넌트는 예를 들어 층 시퀀스 또는 층 구조로부터 형성되며, 상이한 층들은 각각의 경우에 다결정 또는 단결정 실리콘 등과 같은 반도체 재료 또는 실리콘 질화물 또는 실리콘 산화물 등과 같은 절연 재료를 포함할 수 있다. 실리콘 산화물 재료는 예를 들어 희생 층을 위한 재료로서 사용되는데, 희생 층 재료는 정리된 노출 영역 또는 캐비티 또는 에어 갭을 획득하기 위해 에칭제에 의해 MEMS 컴포넌트를 제조하기 위한 프로세스의 끝에서 정의된 노출 영역으로부터 제거된다. 노출 영역 또는 캐비티를 노출시키는 것은 또한 릴리스 프로세스 또는 릴리스 에칭으로도 지칭된다. 이를 위해, 적용된 에칭제가 외부로부터 층 구조의 액세스 개구를 통해 노출 영역 내로 침투하여 노출 영역 또는 캐비티로부터 희생 층을 제거할 수 있도록, 형성될 캐비티에 인접한 층 구조 내에 하나 또는 복수 또는 다수의 액세스 개구가 제공된다.
본 발명의 개념은 임의의 희생 층 및 반도체 재료를 포함하는 MEMS 컴포넌트의 다른 임의의 구성에 동일하게 적용 가능하다는 것이 다시 한번 지적된다.
예를 들어, MEMS 마이크로폰, 압력 센서 등의 경우와 같이, 몇몇 MEMS 애플리케이션은 캐비티에 대한 층 구조 내의 액세스 개구를 기밀 밀봉할 필요가 있다. 이와 관련하여, 예를 들어, 고감도 MEMS 마이크로폰은 서로 분리된 방식으로 배열된 2개의 이동 가능한 멤브레인 구조를 갖는데, 여기에서는 비교적 단단한 대향 전극 구조(백 플레이트라고도 함)가 멤브레인 구조들 사이에 배치된다. 따라서, 두 개의 멤브레인 구조는 캐비티를 형성할 수 있는데, 캐비티는 특히 고감도 마이크로폰에서 서로 기계적으로 접속되는 멤브레인 구조들의 편향 시에 대향 전극 구조에 대해 실질적으로 기계적 감쇠가 일어나지 않도록 대기 감압 또는 가능한 한 높은 진공을 가질 수 있다.
다음에, 예시적 실시예에 따르면, 캐비티에 대한 층 구조의 액세스 개구(들)의 신뢰성 있는 기밀 밀봉은 2 단계 증착 프로세스에 의해 달성된다. 이와 관련하여, 먼저, 제 1 층 구조 및 액세스 개구 또는 액세스 개구들 상에 제 1 층 두께(D240)를 갖는 제 1 피복 층을 형성하기 위해 CVD 증착(CVD = Chemical Vapor Deposition)이 수행된다. CVD 증착 동안, 예를 들어, 실리콘 산화물과 같은 산화물 재료 또는 실리콘 질화물 재료와 같은 질화물 재료가 제 1 층 구조 상에 도포될 수 있는데, 액세스 개구에서, 도포된 제 1 피복 층의 층 두께(D240)가 액세스 개구의 내부 최소 직경 또는 "클리어" 직경(D230)의 0.3배와 1.0배 사이의 범위에 있도록 그리고 액세스 개구의 내부 최소 직경(D230)의 대략 0.5배가 되도록 선택될 경우, 액세스 개구의 에지에는 도포된 재료의 돌출 영역(overhang region)이 생성된다. 도포된 제 1 피복 층의 층 두께(D240)와 액세스 개구의 내부 최소 직경(D230) 사이의 고려된 치수 비로 CVD 층을 증착하는 동안, 각각의 액세스 개구 상부의 중앙 영역에서는 액세스 개구의 에지에서의 돌출부 및 각각의 액세스 개구의 중앙 영역 내의 도포된 CVD 층의 테이퍼링을 갖는 CVD 층이 획득되지만, 이는 아직 액세스 개구의 신뢰성 있는 밀봉 또는 기밀 밀봉을 제공할 수 없다.
제 1 피복 층에 대한 CVD 도포 프로세스 후에, HDP 층 증착(HDP = High Density Plasma)이 또한 수행되는데, 상기 HDP 층 증착은 제 1 피복 층 상에 제 2 피복 층을 형성하기 위해 2개의 HDP 하위 단계로 세분된다. HDP 층 증착의 제 1 하위 단계는 제 1 피복 층 상에 예컨대 질화물 또는 산화물 재료를 포함하는 라이너 재료 층을 구현하는 것을 수반하고, 제 2 하위 단계는 관통 개구 위의 영역 및 특히 액세스 개구에서 제 1 피복 층의 "테이퍼형 영역"에서 라이너 재료 층 및 제 1 피복 층을 부분적으로 백스퍼터링하는 것, 즉, 스퍼터링에 의해 재료를 제거하는 것을 수반한다. HDP 층 증착의 제 1 하위 단계와 제 2 하위 단계는 교대로(또는 서로 분리되어) 그리고 여러 번 반복적으로 수행된다.
예시적 실시예에 따르면, 특별히 "조정된(coordinated)" HDP 층 증착 프로세스는 2 단계로, 즉, 제 1 및 제 2 하위 단계를 이용하여 수행되는데, 여기서는 라이너 증착이 먼저 수행되고, 이는 실질적으로 백스퍼터링 전력 없이(바이어스 없이) 수행된다. 결과적으로, HDP 증착 프로세스 동안 라이너 재료의 양호한 에지 커버리지를 이용하는 것이 가능하고, 제 2 하위 단계는 관통 개구 위의 영역에서 도포된 라이너 재료 층 및 제 1 피복 층(CVD 층) 모두를 부분적으로 백스퍼터링하는 것을 수반하는데, 이는 HDP 프로세스의 백스퍼터링이 특히 비스듬한 에지의 영역, 즉, 밀봉될 액세스 개구에서 CVD 층의 코어 영역에서 발생하기 때문이다. 결과적으로, 본 발명의 HDP 층 증착은 라이너 재료 증착과 교대로 도포된 층 구조의 백스퍼터링을 수행하는 것을 수반한다.
HDP 라이너 재료 도포와, 주로 관통 개구 위의 영역에서 라이너 재료 층 및 추가로 제 1 피복 층의 부분적 HDP 재료 제거(즉, 백스퍼터링)를 분리함으로써, 액세스 개구에서 CVD 층 내의 테이퍼링의 코어 영역을 완전히 밀봉할 수 있다. 따라서, 예시적 실시예에 따라 조정된 HDP 프로세스는 도포 컴포넌트 및 재료 제거 컴포넌트를 가지며, 그 결과 각각의 액세스 개구에서 CVD 피복 층의 나머지 테이퍼링 영역을 완전하게 기밀 밀봉할 수 있다.
예시적 실시예에 따르면, HDP 층 증착을 수행할 때, 제 1 하위 단계 전에 초기 단계가 또한 수행되는데, 초기 단계는 관통 개구의 영역에서 제 1 피복 층을 부분적으로 백스퍼터링하는 것을 수반한다. HDP 층 증착의 프로세스 파라미터는, 백스퍼터링이 적어도 감소된 재료 도포에 의해 수행되거나 선택적으로는 재료 도포 없이 수행되도록, 초기 단계에서 사용되는 프로세스 가스의 조성을 설정하기 위해 선택될 수 있다.
따라서, 프로세스 순서는 또한 이전에 증착된 CVD 층에 대한 스퍼터링 단계(= 초기 단계)로 시작할 수 있다. 그 후, HDP 층 증착의 제 1 및 제 2 하위 단계가 교대로(또는 서로 분리되어) 그리고 예를 들어 여러 번 반복적으로 수행된다.
선택적으로, 그 다음에, 존재하는 층 스택의 상부 측에 추가 기밀 밀봉 층을 제공하기 위해 추가 CVD 프로세스에 의해 예컨대 실리콘 질화물 재료로 구성된 추가 피복 또는 밀봉 층이 도포될 수 있다. 그 후에, 각각의 경우에 캐비티에 대한 제 1 층 구조의 각각의 액세스 개구에서 개별 밀봉 요소(밀봉 플러그라고도 함)를 획득하기 위해, 제 1 층 구조 상에 도포된 최종 피복 층 스택 및 그 내부에 존재하는 액세스 개구는 예컨대 선택적 에칭 프로세스에 의해 구조화될 수 있다.
HDP 프로세스에서는 높은 진공 또는 높은 대기 감압이 프로세스 영역에 존재하기 때문에, 제 1 층 구조의 액세스 개구(들)의 기밀 밀봉 동안 캐비티 내에도 대응하는 높은 진공 또는 대응하는 높은 대기 감압이 생성되고 기밀 밀봉 후에도 유지된다.
또한, 제시된 절차는 CVD 도포 프로세스 또는 후속 HDP 도포 프로세스 동안 공급된 층 재료의 극히 작은 비율만이 캐비티 내에 증착되도록 할 수 있으며, 그 결과, 캐비티 내에 위치하는 MEMS 요소, 예컨대, 2개의 멤브레인 및/또는 대향 전극의 기능에 있어 실질적으로 어떠한 변화도 초래되지 않는다. 또한, 결과적인 MEMS 컴포넌트의 기능은 액세스 개구(들)의 영역 내의 제 1 층 구조에서 획득된 개별적으로 배치된 작은 밀봉 요소(밀봉 플러그)에 의해 영향받지 않는다. 이 경우, 밀봉 요소들의 수 및 위치는 캐비티 내의 영역으로부터 희생 재료를 제거하기 위해 사용된 이전의 노출 또는 릴리스 프로세스에 의존한다.
예시적 실시예에 따르면, 캐비티에 대한 액세스 개구를 밀봉할 때, 결과적으로 높은 진공이 캐비티 내에서 획득될 수 있도록 이 프로세스는 높은 진공 하에서 수행된다. 또한, 밀봉 요소는 오작동 또는 감소된 성능을 나타내지 않으면서 모바일 애플리케이션에서의 사용 중에 마이크로폰에 대한 전형적인 주변 조건에 노출될 수 있도록 생산에 의해 관리되는 방식으로 형성될 수 있다. 또한, 기밀 밀봉은 습기에 대해서도 신뢰할 수 있게 달성될 수 있다. 또한, 결과적 MEMS 컴포넌트, 즉, 예컨대 MEMS 마이크로폰 또는 MEMS 센서의 기계적 및 전기적 특성 및 기능은 도포된 밀봉 요소에 의해 변경되지 않거나 또는 단순히 미미하게만 변경된다.
따라서, 예시적 실시예는, 재료 도포가 캐비티에 대한 관통 개구 또는 액세스 개구의 측벽 영역에 대해서만 실질적으로 수행되도록 설명된 재료 도포 프로세스, 즉, CVD 및 HDP 프로세스의 시퀀스를 수행함으로써, 층 구조를 통한 캐비티로의 액세스 개구, 즉, 베이스 없는 개구를 밀봉하는 것을 가능하게 한다.
따라서, 층 구조를 통한 캐비티로의 액세스 개구 및 그 밀봉 요소는 캐비티에 대한 임의의 접근 가능 표면 영역에 배치될 수 있다.
예컨대, MEMS 컴포넌트 또는 MEMS 마이크로폰의 캐비티를 밀봉하기 위한 제시된 절차는 고도의 부가적인 기술적 복잡성 없이 MEMS 컴포넌트를 위한 생산 프로세스에 포함되고 통합될 수 있다.
디바이스 및/또는 방법의 예시적 실시예는 첨부된 도면을 참조하여 이하에 보다 상세히 설명된다.
도 1a 내지 도 1d는 일 예시적 실시예에 따른, 예컨대 MEMS 컴포넌트의 캐비티를 밀봉하기 위한 방법의 예시적 프로세스 단계를 도시한다.
도 2는 일 예시적 실시예에 따른 캐비티를 밀봉하는 방법을 수행하기 위해 특정 프로세스 파라미터를 참조하는 일 예시적 HDP 프로세스 시스템을 도시한다.
도 3a 내지 도 3e는 밀봉될 액세스 개구 및 일 예시적 실시예에 따른 캐비티를 밀봉하는 제조 방법의 상이한 프로세스 섹션 동안 획득된 밀봉 요소의 상세한 예시를 도시한다.
도 4는 일 예시적 실시예에 따른 캐비티를 밀봉하는 방법을 설명하기 위한 이중 멤브레인 배치를 포함하는 진공 마이크로폰의 형태의 MEMS 컴포넌트의 기본 예시를 도시한다.
이하에서 도면을 참조하여 예시적 실시예가 보다 상세하게 설명되기 전에, 상이한 도면에서 동일하거나, 기능적으로 동일하거나 동일하게 작용하는 요소, 객체, 기능 블록 및/또는 방법 단계에는 동일한 도면부호가 제공되며, 상이한 예시적 실시예에서 제시되는 상기 요소, 객체, 기능 블록 및/또는 방법 단계의 설명은 상호 교환 가능하거나 서로에 대해 적용될 수 있음이 지적된다.
이제 몇몇 예시적 실시예가 도시되는 첨부된 도면을 참조하여 다양한 예시적 실시예가 설명될 것이다. 도면에서, 라인, 층 및/또는 영역의 두께는 명료성을 위해 축척대로 도시되지 않을 수도 있다.
이하, 일 예시적 실시예에 따른, 예컨대 MEMS 컴포넌트(MEMS = microelectromechanical system(마이크로 전자 기계 시스템))의 캐비티를 밀봉하기 위한 방법(100)의 방법 단계의 기본 순서가 도 1a 내지 도 1d의 개략도를 참조하여 설명될 것이다. 기하학적 관계의 설명을 단순화하기 위해, x-y-z 좌표계가 도 1a 내지 도 1d에 예로서 도시되는데, 여기서 x-y 평면은 도면의 평면을 나타낸다.
도 1a에 도시된 바와 같이, 캐비티를 밀봉하는 방법(100)에서, 먼저 단계(120)는 제 1 층 구조(210) 및 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)을 갖는 층 배열(221)을 제공하는 것을 포함하는데, 여기서 제 1 층 구조(210)는 캐비티(220)에 대한 액세스 개구(230)를 갖는다.
도 1a의 층 배열(221)의 설명과 관련하여, 예를 들어 MEMS 컴포넌트(200 - 완전하게 도시되지 않음)의 층 배열(221)의 단지 작은 부분 만이 도시되며, 여기서 제 1 층 구조(210)는 예를 들어 MEMS 센서 요소의 라멜라(lamella) 또는 이동 가능한 멤브레인으로서 구성될 수 있음이 지적된다. 이와 관련하여, 제 1 층 구조(210)는 또한 복수의 또는 다수의 액세스 개구(230)를 가질 수 있는데, 도 1a 내지 도 1d는 단순히 제 1 층 구조(210)의 단일 액세스 개구(230)를 상세하게 도시하지만 이하의 설명은 캐비티(220)에 대한 다수의 액세스 개구(230)를 밀봉하는 것에 동일하게 적용 가능하다.
또한, 캐비티(220)를 밀봉하는 방법의 일 예시적 실시예에 대한 다음의 설명은 MEMS 마이크로폰 또는 MEMS 진공 마이크로폰과 같은 MEMS 컴포넌트에 기초하여 예로서 설명되며, 도 1a 내지 도 1d에 도시된 개략도는 MEMS 마이크로폰의 부분 단면을 도시할 수 있음이 지적된다. 그러나, 캐비티에 대한 층 구조 내의 액세스 개구를 밀봉하는 아래에 설명된 원리 및 방법은 임의의 MEMS 컴포넌트에 적용 가능하고, 단지 예로서 제시된 MEMS 마이크로폰의 예시적 실시예에 제한되지 않는다는 것이 고려되어야 한다.
도 1a에 도시된 바와 같이, 캐비티(220)는 일 측면에서, 즉, 상측에서 또는 y 방향으로 제 1 층 구조(210)에 의해 구획되는데, 여기서 층 배열(221)의 캐비티(220)는 추가 방향, 즉 x 및 z 방향으로 추가 주변 요소(marginal elements)(도 1a 내지 도 1d에 도시되지 않음)에 의해 구획되거나 둘러싸인다. 제 1 층 구조(210)는 예를 들어 다결정 또는 단결정 실리콘 재료와 같은 반도체 재료를 포함할 수 있다. 제 1 층 구조(210)는 예를 들어 0.25 내지 1 ㎛, 예를 들어 0.4 내지 0.6 ㎛, 예를 들어 약 0.5 ㎛의 층 두께(D210)를 가질 수 있다. 제 1 층 구조(210)의 액세스 개구(230)는 예를 들어 0.2 내지 1.5㎛ 범위, 0.7 내지 1.3㎛ 범위, 예컨대 1㎛의 내부 최소 직경 또는 "클리어" 직경(D230)을 갖는다.
다음에, 도 1b의 단계(140)는, 액세스 개구(230)를 갖는 제 1 층 구조(210) 상에 층 두께(D240)를 갖는 제 1 피복 층(240)을 형성하기 위해 CVD 층 증착(CVD = Chemical Vapor Deposition)을 수행하는 것을 포함한다. 도 1b에 도시된 바와 같이, 액세스 개구(230)의 영역(230-A) 내에서, 제 1 피복 층(240)의 "돌출된 CVD 층 재료"가 액세스 개구(230)의 에지 영역(230-B)에 형성된다. 결과적으로, 제 1 피복 층(240)은 액세스 개구(230)의 중앙 영역 또는 코어 영역까지 (y 방향으로) 테이퍼 형으로 형성될 수 있다. 층 재료(240)의 테이퍼링 또는 코어(240-A)는 또한 대략 이중 원추형으로 구성될 수 있다. CVD 층 증착에 의해 획득된 제 1 피복 층(240)에 의해, 코어 영역(240-A)의 (이중 원추형) 테이퍼링을 갖는 돌출 영역(230-A)에서 액세스 개구(230)의 신뢰성 있는 기밀 밀봉은 아직 달성될 수 없다.
액세스 개구(230) 위 또는 개구 영역(230-A) 내의 제 1 피복 층(240)에서 상기 코어 영역(240-A)을 기밀 밀봉하기 위해, 다음에 도 1c에 개략적으로 도시된 단계(160)는, 제 1 피복 층(240) 위 또는 상부에 제 2 피복 층(250)을 형성하기 위해 HDP-CVD 층 증착이라고도 하는 HDP 층 증착(HDP = High Density Plasma)을 수행하는 것을 포함한다. 이 경우, HDP 층 증착 단계(160)는 제 1 하위 단계와 제 2 하위 단계로 분할된다. 제 1 하위 단계는 먼저 제 1 피복 층(240) 상에 라이너 재료 층(250)을 증착하는 것을 수반한다. 제 2 하위 단계는 관통 개구(230)에서 또는 그 위에서 적어도 영역(230-A) 내의 라이너 재료 층(250) 및 또한 제 1 피복 층(240)을 부분적으로 백스퍼터링(backsputtering)하는 것을 수반한다. 다음에, 제 1 하위 단계와 제 2 하위 단계는 교대로 그리고 여러 번 반복적으로 수행되어 최종적으로 제 1 피복 층(240) 상에 제 2 피복 층(250)을 형성한다.
예시적 실시예에 따르면, 특별히 조정된 HDP 층 증착 프로세스는 2 단계, 즉 제 1 하위 단계와 제 2 하위 단계로 수행되는데, 먼저 라이너 증착(라이너 재료 증착이라고도 함)이 수행되고, 이는 실질적으로 백스퍼터링 전력 없이(바이어스 없이) 수행된다. 따라서, HDP 증착 프로세스 동안 라이너 재료의 양호한 에지 커버리지를 이용하는 것이 가능하며, 제 2 하위 단계는 관통 개구(230) 위의 영역에서 적용된 라이너 재료 층과 제 1 피복 층(CVD 층)(240) 모두를 부분적으로 백스퍼터링하는 것을 수반하는데, 이는 HDP 프로세스의 백스퍼터링이 특히 경사진 에지의 영역, 즉, 밀봉될 액세스 개구(230)에서 CVD 층의 코어 영역에서 발생하기 때문이다. 따라서, 본 HDP 층 증착은 적용된 층 구조의 백스퍼터링을 라이너 재료 증착과 교대로 행하거나 수행하는 것을 포함한다.
HDP 라이너 재료 도포와, 주로 관통 개구(230)의 영역(230-A)에서의 라이너 재료 층 및 더 나아가 제 1 피복 층(240)의 부분적 HDP 재료 제거를 분리함으로써, 액세스 개구 위의 CVD 층(240) 내의 테이퍼링된 코어 영역(240-A)을 완전히 밀봉하는 것이 가능하다. 또한, CVD 층(240) 및 HDP 층(250)을 포함하는 밀봉 재료가 액세스 개구(230) 내로 실질적으로 (캐비티에 인접한) 하부 에지까지 도입되므로, 액세스 개구(230)의 비교적 깊은 밀봉이 에지 영역(230-B)에서 달성된다.
따라서, 예시적 실시예에 따라 조정된 HDP 프로세스는, 각각의 액세스 개구(230) 위의 CVD 피복 층(240) 내의 잔여 테이퍼링 영역을 완전하게 기밀 밀봉할 수 있는 도포 컴포넌트 및 재료 제거 컴포넌트를 갖는다.
예시적 실시예에 따르면, HDP 층 증착을 수행할 때, 또한, 관통 개구(230)의 영역에서 제 1 피복 층(240)을 부분적으로 백스퍼터링하는 것을 포함하는 초기 단계가 제 1 하위 단계 전에 수행될 수 있다. 다음에, 백스퍼터링이 적어도 감소된 재료 도포로 또는 선택적으로는 재료 도포 없이 수행되도록 초기 단계에서 사용되는 프로세스 가스의 조성을 설정하기 위해 HDP 층 증착의 프로세스 파라미터가 선택될 수 있다.
따라서, 프로세스 순서는 또한 이전에 증착된 CVD 층(240) 상에서의 스퍼터링 단계(= 초기 단계)로 시작될 수 있다. 그 후, HDP 층 증착의 제 1 하위 단계와제 2 하위 단계가 교대로(또는 서로 분리되어) 그리고 예를 들어 여러 번 반복적으로 수행되어 HDP 층(250)을 획득한다.
선택적으로, 다음에, 존재하는 층 스택(260)의 상측에 추가 기밀 밀봉 층을 제공하기 위해 추가의 CVD 프로세스에 의해 예를 들어 실리콘 질화물 재료로 구성된 추가 피복 또는 밀봉 층(270)이 도포될 수 있다. 그 후에, 제 1 층 구조(210) 및 그 내부에 존재하는 액세스 개구(230) 상에 도포된 결과적인 피복 층 스택(261)은 예를 들어 선택적 에칭 프로세스에 의해 구조화되어, 캐비티(220)에 대한 제 1 층 구조(210) 내의 각각의 액세스 개구(230)에서 각 경우의 개별 밀봉 요소(280)(밀봉 플러그라고도 함)를 획득한다.
HDP 프로세스에서, 높은 진공 또는 높은 대기 감압이 프로세스 영역에 존재하기 때문에, 또한 이에 대응하는 높은 진공 또는 대응하는 높은 대기 감압이 제 1 층 구조(210) 내의 액세스 개구(들)(230)의 기밀 밀봉 동안 캐비티(220) 내에도 생성되고 기밀 밀봉 후에도 유지된다.
단계(140)에서 CVD 층 증착에 의해 획득된 제 1 피복 층(240) 및 단계(160)에서 HDP 층 증착에 의해 그 위에 획득된 제 2 피복 층(250)은, 캐비티(220)에 대한 제 1 층 구조(210) 내의 적어도 하나의 액세스 개구(230)를 기밀 밀봉하는 층 시퀀스(260)를 형성한다.
HDP 층 증착의 단계(160) 후에, 상부 피복 또는 밀봉 층(270)이 추가로 층 시퀀스(260) 상에 도포될 수 있는데, 추가의 (선택적인) 상부 피복 층(270)은 예를 들어, SiN(실리콘 질화물), SiC(실리콘 탄화물) 또는 그 밖의 몇몇 다른 절연 재료와 같은 절연 재료를 포함할 수 있다. 다음에, 도 1d의 선택적 단계(180)로 도시된 바와 같이, 결과적인 층 스택(261)은 관통 개구(230)에서 국소 밀봉 요소(280)(밀봉 플러그) 또는 복수의 관통 개구(230)에서 각 경우의 국소 밀봉 요소(280)를 형성하도록 구조화될 수 있다.
상부 피복 층(270)은 예를 들어 층 스택(261)을 형성하기 위해 층 시퀀스(260) 상에 도포될 수 있는데, 층 스택(261)은 밀봉 요소(280) 또는 밀봉 요소들(280)을 형성하기 위해 구조화, 즉, 마스크 사용하거나 사용하지 않는 에치-백 단계를 거칠 수 있다.
또 다른 예시적 실시예에 따라, 제 1 및 제 2 피복 층(240, 250)을 포함하는 층 시퀀스(260)는 또한 구조화될 수 있는데, 여기서는 다음에 추가 밀봉 또는 피복 층(270)이 도포되고 마스크를 사용하거나 사용하지 않는 에치-백 단계를 거쳐 밀봉 요소(280)의 최종 밀봉을 획득할 수 있다. 구조화된 층 시퀀스(260) 상에 상부 밀봉 층(270)이 도포되면, 이 부가적인 상부 피복 층(270)은 구조화된 층 시퀀스(260)의 측벽 영역으로 연장될 수 있으며 선택적으로는 제 1 층 구조(210)의 상부 표면의 인접 섹션으로 더 연장될 수 있다(도 1d에 도시되지 않음).
HDP 층 증착을 수행하는 단계(160)는, 대기 감압, 즉, HDP 프로세스 압력에서, 제 1 층 구조(210)를 통한 캐비티(220)로의 액세스 개구(230)를 기밀 밀봉시켜 상기 대기 감압을 갖는 캐비티(220)를 획득하는 것을 포함한다. HDP 프로세스 동안, 감압은 예를 들어 2 내지 10 mtorr의 범위에 있거나 대략 5 mtorr일 수 있는데, 즉, 진공 또는 높은 진공으로 언급될 수 있는 범위에 있을 수 있다. 일 예시적 실시예에 따르면, 밀봉된 캐비티(220) 내의 압력 또는 감압(대기 감압)은 실질적으로 진공 또는 사실상 진공(높은 진공)일 수 있다. 대안적으로, 기밀 밀봉된 캐비티(220) 내의 압력은 주변 대기압 또는 표준 대기압(또한 물리적 기압)의 1%, 0.1%, 0.01% 또는 0.001% 미만일 수 있으며, 표준 대기압(물리적 기압)은 일반적으로 101.325 kPa 또는 1013.25 mbar 또는 760 torr일 수 있다. 기밀 밀봉된 캐비티(220) 내의 압력은 또한 절대 압력, 예컨대, 100 mtorr 미만, 50 mtorr 또는 10 mtorr 미만의 절대 압력일 수 있다. 압력 단위인 "물리적 기압"은 해수면에서의 정상 공기 압력의 크기에 맞춰진다.
HDP 층 증착의 단계(160)를 수행할 때의 프로세스 파라미터는, 제 1 하위 단계에서, 즉, 제 1 피복 층 상에 라이너 재료 층의 증착 시에 라이너 재료 층 증착을 수행하기 위해 적어도 감소된 스퍼터링 전력이 설정되거나 획득되고, 제 2 하위 단계에서 적어도 감소된 재료 도포를 사용하여 백스퍼터링을 수행하기 위해 사용된 프로세스 가스의 조성이 설정되도록 설정될 수 있다. 또 다른 예시적 실시예에 따르면, HDP 층 증착을 수행할 때의 프로세스 파라미터는, HDP 층 증착의 제 1 하위 단계가 (유효) 스퍼터링 전력 없이 수행되고, HDP 층 증착의 제 2 하위 단계가 (유효) 재료 도포 없이 수행되도록 설정될 수 있다.
이러한 맥락에서, 도 2를 참조하는데, 도 2는 일 예시적 실시예에 따라 특정 프로세스 파라미터를 참조하여 (단계 160에 따른) HDP 층 증착의 방법을 수행하는 일 예시적 HDP 프로세스 시스템을 도시한다.
도 2에 도시된 바와 같이, 도 2의 예시적 HDP-CVD 반응기(300)는, 다음과 같은 기본 요소, 즉, 튜닝 가능한 유도 코일(302), 온도 제어형 세라믹 돔(304), 가스 포트(306), 원격 플라즈마 도포기(308), 터보 펌프(310), 스로틀 및 차단 밸브 장치(312), 정전 척(electrostatic chuck)(클램핑 척 또는 회전식 척)(314), 챔버 몸체(316), 조절 가능한 가스 주입 요소(318), 및 가열/냉각 판(320)을 포함하는데, 이들은 도 2에 개략적으로 도시된 방식으로 배치된다. 예시적 실시예에 따라, HDP 프로세스 파라미터는, 특히 도포된 CVD 피복 층(240)의 코어 영역(240-A)을 제 2 피복 층(250)을 사용하여 기밀 밀봉하기 위해, HDP 프로세스에 의해 제 2 피복 층을 생성하는 2개의 하위 단계가 실질적으로 개별적으로 또는 연속적으로 그리고 반복적으로 수행되도록 설정된다.
일 예시적 실시예에 따르면, 개구(230) 내에 "베이스"가 없더라도, 통상의 CVD 프로세스에 의해 도포되는 절연 재료(240)에 의해 액세스 개구(230)가 먼저 "대부분" 밀봉됨으로써 캐비티(220) 내의 재료의 증착 없이 또는 아주 소량의 증착으로, 제 1 층 구조(210) 내의 액세스 개구(230)의 충진 또는 밀봉을 수행하는 것이 가능한데, 제 1 피복 층(240)의 도포된 재료는 액세스 개구(230)의 에지(230-B)에서 돌출부 또는 돌출 영역을 생성한다.
다음에, 도 2에 예로서 도시된 HDP-CVD 반응기(300)를 사용하여, 도포 컴포넌트 및 스퍼터링 컴포넌트를 갖는 HDP 층 증착 프로세스가 이어진다. 이 HDP 프로세스는 액세스 개구(230)의 중심 영역에서 도포된 피복 층(240)의 "심장부", 즉, 이중 원추형 코어(240-A)를 폐쇄하도록 설정된다. 이것은 2개의 연속적 "분리된" 하위 단계를 갖는 HDP 프로세스를 구현함으로써 수행되는데, 제 1 하위 단계는 적어도 감소된 스퍼터링 전력으로, 예를 들어 스퍼터링 전력 없이, 제 1 피복 층 상에 라이너 재료 층을 증착하는 것을 포함하고, 상기 제 2 하위 단계는 적어도 감소된 라이너 재료 도포에 의해, 예를 들어 라이너 재료 도포 없이, 관통 개구(230) 위의 영역 내에서 라이너 재료 층 및 더 나아가 제 1 피복 층(240)을 부분적으로 백스퍼터링하는 것을 포함한다. 이 2개의 하위 단계는 2개의 도포된 층(240(CVD 층) 및 250(HDP 층))에 의해 액세스 개구(230)의 기밀 밀봉을 획득하기 위해 교대로 그리고 여러 번 반복적으로 수행된다. HDP 프로세스가 높은 진공에서 수행되기 때문에, 감압(높은 진공 또는 사실상 진공)은 프로세스 압력이 되어 캐비티(220)에서 획득될 수 있다. 최종 피복 또는 밀봉 층은 예를 들어 HDP 프로세스 직후 또는 2개의 층(240 및 250)을 포함하는 층 스택(260)의 구조화 이후에 상측으로부터 구현될 수 있다.
스퍼터링 전력의 감소 또는 완전 생략은, 예를 들어 바이어스 전력, 즉, 공급 전력을 경험하지 않으면서 웨이퍼 유지 전극(정전 척)에 인가되는 RF 바이어싱 전원에 의해 달성될 수 있는데, 즉, 스퍼터링 에칭 컴포넌트는 재료 도포(라이너 재료 증착) 동안 실질적으로 "스위치 오프"된다(제 1 하위 단계). 제 2 하위 단계에서, 적어도 감소되거나 스위치 오프되는 재료 도포를 갖는 층 스택의 실질적으로 배타적인 백스퍼터링은 예를 들어 라이너 재료 증착이 발생하지 않도록 변화되는 반응 또는 프로세스 가스의 조성에 의해 획득될 수 있다(제 2 하위 단계).
예를 들어 HDP 층 증착(라이너 재료 증착)의 제 1 하위 단계에서의 프로세스 파라미터는 상부 전극 또는 양극(상부)에서 1300 와트를 가지고 측면 전극(측면 = 도포 전력)에서 2700 와트를 갖는 전력으로 설정될 수 있고, 제 2 하위 단계(스퍼터링 또는 백스퍼터링 프로세스)에서의 전력은 상부 전극(상부)에서 1200 와트, 측면 전극(측면)에서 4000 와트로 설정될 수 있으며, 바이어스 전력(음극)은 3000 와트로 설정될 수 있다. 이 값들은 순전히 예로서 간주되어야 한다.
이제, 제 1 층 구조(210), 그 내부에 배치된 액세스 개구(들)(230), 및 액세스 개구(230)를 갖는 제 1 층 구조(210) 상에 도포된 층들(240(CVD 층) 및 250(HDP 층))의 치수 또는 상기 층들의 층 두께 사이의 기하학적 관계가 이하의 예에 의해 설명될 것이다.
이와 관련하여, 제 1 층 구조(210)의 액세스 개구(230)는 예를 들어 0.2 내지 1.5㎛의 범위의 내부 최소 직경 또는 클리어 직경(D230)을 갖는다. 내부 최소 직경은 또한 액세스 개구(230)의 기하학적 중심에서 "클리어 치수(clear dimension)"로 간주될 수 있다. 따라서, 액세스 개구(230)의 직경(내부 최소 직경)(D230)은 0.2㎛ 내지 1.5㎛의 범위일 수 있다. 제 1 층 구조(210)의 층 두께(D210), 예를 들어 그 에지 길이(230-B)는 0.25 내지 1 ㎛의 범위에 있을 수 있고 대략 0.5 ㎛일 수 있다. 도포된 제 1 피복 층(240)의 층 두께(D240)는 (예컨대 액세스 개구(230-A)의 외측 영역에서) 0.06 내지 1.5㎛의 범위, 0.4 내지 0.7㎛의 범위, 대략 0.5㎛일 수 있다. 그 다음, CVD 증착(140)의 수행은, 제 1 피복 층(240)이, 도포된 제 1 피복 층(240)의 층 두께(D240)와 액세스 개구(230)의 치수(D230) 사이의 치수 비(D240/D230)가 0.3과 1의 범위에 있고 대략 0.5가 되도록, 즉, 0.3 D230 ≤ D240 ≤ 1.0 D230 또는 D240 ≒ 0.5 * D230이 되도록 하는 층 두께 D240을 갖도록 설정될 수 있다. 도포된 HDP 층(240)의 층 두께(D250)는 예를 들어, 0.05 내지 1 ㎛의 범위, 0.1 내지 0.8 ㎛의 범위, 대략 0.5 ㎛일 수 있다.
제 1 층 구조(210) 내의 액세스 개구(230)와 관련하여, 평면도 또는 x-z 평면에서의 액세스 개구의 내부 윤곽은 임의의 다각형 또는 예를 들어 정규 볼록 다각형으로 구성될 수 있음이 지적된다. 액세스 개구(230)의 내부 윤곽은 예를 들어 직사각형 또는 원형으로 구성될 수 있다. 액세스 개구(230) 또는 그 내부 윤곽은, 예를 들어 액세스 개구(230)의 표면의 x-z 평면 내에서 x-z 평면에 평행한 액세스 개구 내의 임의의 지점과 액세스 개구(230)의 가장 가까운 주변 지점(230-B) 사이의 최소 거리(Δx)가 액세스 개구(230)의 직경(내부 최소 직경)(D230)의 절반 이하, 즉 Δx≤ D230/2가 되도록 기하학적으로 구성될 수 있다.
일 예시적 실시예에 따르면, 피복 층 스택(261) 또는 국소 밀봉 요소(280)(밀봉 플러그)를 형성하기 위해, 예컨대 SiN(실리콘 질화물), SiC(실리콘 탄화물) 등과 같은 절연 재료로 이루어지는 추가 피복 층(270)이 HDP 층(250) 상에 형성될 수 있다. 추가 (선택적인) 피복 층(270)을 도포하는 것은 예를 들어 CVD 층(240) 및 HDP 층(250)을 포함하는 층 시퀀스(260)를 구조화하기 전 또는 후에 수행될 수 있다. 추가 피복 층(270)의 층 두께(D270)는 예컨대 0.1 내지 0.5㎛의 범위일 수 있고 대략 0.3㎛일 수 있다.
도 1a 내지 도 1d의 제조 프로세스(100)과 관련하여, 제 1 층 구조(210)는 또한 캐비티(220)에 대한 복수의 액세스 개구(230)를 가질 수 있다는 것, 즉, 제 1 층 구조(210) 예를 들어 MEMS 마이크로폰의 제 1 멤브레인을 형성하기 위해 x-z 평면에서 (상당히) 더 멀리 연장될 수 있다는 것이 지적된다. 일 예시적 실시예에 따르면, CVD 층 증착(140) 및 HDP 층 증착(160)을 수행할 때, 제 1 층 구조(210)를 통한 캐비티(220)로의 복수의 액세스 개구(230)를 기밀 밀봉할 수 있는데, HDP 증착 프로세스(160) 동안의 프로세스 압력에 대응하는 방식으로 캐비티(220) 내에 진공 또는 높은 진공이 또한 구성될 수 있다.
일 예시적 실시예에 따르면, 층 배열(221)은 또한 제 1 층 구조(210)로부터 이격되는 제 2 층 구조(224)(도 4 참조)를 가질 수 있는데, 여기서 캐비티(220)는 적어도 제 1 층 구조(210)와 제 2 층 구조(224) 사이의 섹션 내에 배치되고, 제 2 층 구조(224)는 또한 캐비티(220)에 대한 적어도 하나의 액세스 개구(231)를 갖는다. CVD 증착(140)을 수행할 때, 적어도 하나의 액세스 개구(231)를 갖는 제 2 층 구조(224) 상에 층 두께(D240)를 갖는 제 1 피복 층(240)이 또한 형성될 수 있고, HDP 층 증착을 수행(160)할 때, 제 2 층 구조(224)의 제 1 피복 층(240) 상에 제 2 연속 피복 층(250)이 형성될 수 있다.
일 예시적 실시예에 따르면, 제 2 층 구조(224)는 캐비티(220)에 대한 복수의 추가 액세스 개구(231)를 가질 수 있는데, HDP 층 증착을 수행(160)할 때, 제 2 층 구조(224)를 통한 캐비티(220)로의 복수의 추가 액세스 개구(231)를 기밀 밀봉할 수 있고, 캐비티(220) 내에 감압을 형성할 수 있다.
일 예시적 실시예에 따르면, 제 2 층 구조(224)는, 이중 멤브레인 배열(210, 224)과 그 사이에 위치한 대향 전극 구조(228)를 갖는 캐리어 기판(222)상의 MEMS 층 시스템(221)을 포함하는 MEMS 컴포넌트(200)의 일부일 수 있다. 일 실시예에 따르면, MEMS 컴포넌트(200)는 진공 마이크로폰으로서 구성될 수 있다.
이하, 도 3a 내지 도 3e를 참조하여, 밀봉될 액세스 개구(230) 및 일 예시적 실시예에 따른 도 1a 내지 도 1d의 제조 방법(100)의 상이한 섹션 동안 획득된 밀봉 요소(280)의 SEM 이미지(SEM = Scanning Electron Microscope) 또는 FIB 이미지(FIB = Focus Ion Beam)와 같은 상세한 예시의 설명이 제공될 것이다. 기하학적 관계의 설명을 단순화하기 위해, x-y-z 좌표계가 다시 한번 도 3a 내지 도 3e에서 예로서 도시되는데, 여기서 x-z 평면은 제 1 층 구조(210)의 주 표면 영역에 평행하게 배향되고, y 방향은 제 1 층 구조(210)의 두께 방향, 즉, x-z 평면에 수직으로 연장되고, 따라서 x-z 평면에 수직인 토포그래피(topography)를 재현한다.
도 3a는 액세스 개구(230)를 갖는 제 1 층 구조(210) 상에 제 1 피복 층(240)(CVD 층)을 도포한 이후의 도 1b의 방법 단계(140)에 대응하는 부분 단면도를 도시한다. 도 3a는 또한 제 1 층 구조(210)의 관통 개구(230) 내의 중앙 영역(230-A)에서 도포된 CVD 층(240)의 테이퍼형 영역의 형태로 "코어"(240-A)를 명확히 드러낸다. 또한, CVD 층 증착(140) 후에, 결과적인 "코어 영역"(240-A)을 갖는 제 1 층 구조(230)의 에지 영역(230-B) 위의 제 1 피복 층(240)의 돌출 부분이 명백한데, 이는 아직 캐비티(220)의 기밀 밀봉을 허용하지 않는다.
도 3b는 도 1c의 단계(160)에서 HDP 층 증착을 수행한 후에 밀봉된 액세스 개구(230)의 상세도를 도시한다. 도 3b로부터 명확하듯이, 도포된 제 1 피복 층(CVD 층)(240)의 코어 영역(240-A)은 제 2 피복 층(250)(HDP 층) 및 선택적 추가 상부 피복 층(270)(도 3b에 도시되지 않음)에 의해 기밀 밀봉된다.
도 3c에 도시된 바와 같이, 다음에, 개별 국소 밀봉 요소(280)가 형성되도록 의도되는 층 스택(261)의 영역 상에 소위 "포토레지스트"(262) 또는 마스크가 도포될 수 있다. 도 3c의 도시에서, 액세스 개구(230)는 850 nm의 예시적 직경(D230)을 갖는다.
다음에, 도 3d는 도 1d의 구조화 단계(180) 이후에 획득된 밀봉 요소(280)(밀봉 플러그)를 도시하는데, 마스크 재료 외부에 위치하는 층 스택(261)의 부분은 제거되었고, 캐비티(220)을 기밀 밀봉하기 위한 국소 밀봉 요소(280)는 남아 있다.
도 3e는 다시 도 1d의 도시에 대응하는 단일 밀봉 요소(280)를 통한 부분 단면도를 도시하는데, CVD 층 섹션(240), HDP 층 섹션(250) 및 상부 피복 층 섹션(270)을 포함하는 층 섹션이 명백하다.
이제, 이중 멤브레인 마이크로폰 또는 진공 마이크로폰으로도 지칭되는 이중 멤브레인 MEMS 컴포넌트의 형태의 MEMS 컴포넌트(200)의 기본 예시가 도 4를 참조하여 아래에서 설명될 것이다.
일 실시예에 따르면, MEMS 컴포넌트(200)(도 1d를 또한 참조함)는 제 1 층 구조(210) 및 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221)을 포함하는데, 제 1 층 구조(210)는 캐비티(220)에 대한 적어도 하나의 액세스 개구(230)를 가지고, 더 나아가 관통 개구(230)에서 국소 밀봉 요소(280)를 형성하기 위한 구조화된 피복 층 스택(261)을 가지며, 국소 밀봉 요소(280)는 CVD 층(240) 및 HDP 층(250)을 포함하는 층 시퀀스(260)를 갖는다. MEMS 컴포넌트(200)는 진공 마이크로폰으로서 구성될 수 있고, 캐리어 기판(222) 상에서 이중 멤브레인 배열(210, 224) 및 그 사이에 위치된 대향 전극 구조(228)를 갖는 MEMS 층 시스템(221)을 포함할 수 있다.
도 4에 도시된 바와 같이, 이중 멤브레인 MEMS 컴포넌트(200)는 캐리어 기판(222) 상에 층 배열(221)을 포함하는데, 여기서 층 배열(221)은 서로 이격된 제 1 및 제 2 멤브레인 구조(210, 224)와, 이들 사이에 배치되고 제 1 및 제 2 멤브레인 구조(210, 224)로부터 각각 이격되는 대향 전극 구조(228)와, 제 1 및 제 2 멤브레인 구조(210, 224) 사이의 적어도 하나의 기계적 접속 요소(241)를 포함하고, 기계적 접속 요소(241)는 제 1 및 제 2 멤브레인 구조(210, 224) 사이에서 기계적으로 결합되고 대향 전극 구조(228)로부터 기계적으로 분리된다.
도 4에 도시된 바와 같이, 희생 재료(226)는 층 배열(221)의 에지 영역(221-A, 221-B) 내에 유지되고, 예를 들어 기판(222) 상의 제 1 및 제 2 멤브레인 구조(210, 224) 및 대향 전극 구조(228)에 대한 기계적 베어링 또는 지지 구조로서 효과적이다. 또한, 기판(222)은 이중 멤브레인 구조(210, 224)의 이동 가능한 섹션을 노출시키는 캐비티(220)를 가질 수 있다. 도 4에 도시된 바와 같이, 예를 들어, 제 1 및 제 2 멤브레인 구조(210, 224)는 선택적 세그멘테이션(232)을 가질 수 있다. 또한, 소위 "환기 또는 등화 개구"(234)가 MEMS 컴포넌트(200)의 이중 멤브레인 구조(210, 224) 내에 제공될 수 있다.
따라서, 본 개념은 MEMS 마이크로폰과 같은 음향 MEMS 센서에 적용 가능한데, MEMS 마이크로폰에서는 예를 들어 다결정/단결정 실리콘, 실리콘 질화물 및 실리콘 산화물과 같은 재료를 포함하는 일련의 층이 사용된다. 실리콘 산화물 재료는 일반적으로 희생 층으로 사용되며, 제조 프로세스의 끝에서 MEMS 마이크로폰의 정의된 영역으로부터 에칭된다. 예를 들어, 소위 "기밀 밀봉형 이중 멤브레인 마이크로폰"의 경우, 2개의 이동 가능한 멤브레인 구조(210, 224)가 사용되는데, 2개의 멤브레인(210, 224) 사이의 공간 또는 캐비티(220)에는 대기 감압이 존재한다. 멤브레인 구조의 안쪽으로의 붕괴 또는 만곡을 피하기 위해, 2개의 멤브레인 구조(210, 224) 사이에 일정 공간을 유지하도록 기둥(column)으로도 지칭되는 기계적 접속 요소(241)가 사용된다.
도 4의 도시로부터 명백해 지듯이, 층 배열(221)은 예를 들어 MEMS 마이크로폰의 제 2 멤브레인으로서 구성되는 제 2 층 구조(224)를 더 포함한다. 따라서, 제 2 층 구조는 제 1 층 구조(210)로부터 이격된 방식으로 배치되는데, 여기서 캐비티(220)는 제 1 층 구조와 제 2 층 구조 사이에 (적어도 부분적으로) 배치되고, 제 2 층 구조는 캐비티(220)에 대한 적어도 하나의 액세스 개구 또는 복수의 액세스 개구(231)를 갖는다. CVD 증착을 수행하는 단계(140)에서는 또한, 층 두께(D210)를 갖는 제 1 피복 층(210)이 적어도 하나의 액세스 개구(231)를 갖는 제 2 층 구조 상에 형성될 수 있고, HDP 층 증착을 수행하는 단계(160)에서는 제 2 층 구조(224) 내에 배치되는 캐비티(220)에 대한 액세스 개구 또는 액세스 개구들(231)을 기밀 밀봉하기 위해 제 2 층 구조의 제 1 피복 층 상에 제 2 연속 피복 층이 형성될 수 있다.
따라서, 도 1a, 도1b, 도 2 및 도 3a 내지 도 3e를 참조하는 위의 설명은 캐비티(220)에 대한 제 2 층 구조의 추가 액세스 개구의 기밀 밀봉에 동일하게 적용 가능하다.
본 개념의 예시적 실시예는 이하에서 상이한 단어로 다시 설명된다.
캐비티에 대한 액세스 개구를 밀봉하기 위한 본 개념은, 예를 들어, MEMS 마이크로폰에 적용 가능한데, 여기서 고감도 MEMS 마이크로폰, 즉, 높은 신호대 잡음비(SNR)를 갖는 MEMS 마이크로폰은 "진공 캐비티", 즉, 높은 대기 감압을 갖는 캐비티를 가진다. 진공 마이크로폰 또는 이중 멤브레인 마이크로폰으로도 지칭되는 MEMS 마이크로폰은 평행하게 배치된 실리콘 멤브레인과 같은 2개의 기계적으로 결합된 반도체 멤브레인을 포함하는데, 2개의 멤브레인 사이의 예컨대 중심에는 단일 대향 전극(백플레이트)이 배치된다. 다수의 도포 및 에칭 단계에 의해 MEMS 구조를 구성할 수 있게 하는 희생 재료 층은 예컨대 상부 멤브레인에서 또는 양쪽 멤브레인 모두에서 작은 액세스 개구, 즉, 노출 개구 또는 릴리스 개구를 통해 MEMS 마이크로폰을 제조하는 프로세스의 끝 부분에서 제거되는데, 여기서는 멤브레인 구조들과 MEMS 센서의 층 구조의 에지 영역에 있는 기계적 고정부 사이에 상대적으로 큰 캐비티가 획득된다.
예를 들어 진공 마이크로폰(이중 멤브레인 마이크로폰)을 획득하기 위해서는, 음향 검출 중에 움직이는 멤브레인 구조의 임의의 불필요한 감쇠를 피하도록 가능한 한 최대로 캐비티를 비우고 기밀 밀봉하거나 폐쇄할 필요가 있다. 그러나, 밀봉 또는 폐쇄 프로세스는 MEMS 마이크로폰의 특성 및 기능, 특히 멤브레인 구조의 기능 또는 견고성에 어떠한 악영향도 주어서는 안된다.
MEMS 캐비티는 일반적으로 대기압 또는 상대적으로 낮은 감압 하에서 밀봉된다. 캐비티를 밀봉하기 위해 사용되는 재료는 도포 프로세스에 기초하여 예컨대 실리콘 산화물(TEOS, BPSG, SiOx 등), 실리콘 질화물(LPCVD, CVD), 알루미늄, 텅스텐(PVD, CVD, 성장 에피택시) 등과 같이 변화하거나, 기능, 신뢰성, 환경적 영향 및 프로세스 복잡성에 대한 요구사항에 따라 폴리머 재료 또는 막을 사용한다. 그러나, 언급된 프로세스 중 어느 것도 결과적인 MEMS 센서의 특성 또는 기능을 손상시키지 않으면서 큰 캐비티 위의 얇은 반도체 멤브레인(예컨대, 실리콘 멤브레인) 내의 관통 개구부의 기밀 밀봉을 제공할 수 없다.
예시적 실시예에 따르면, 2개의 이동 가능한 멤브레인 구조 － 이들 사이에 상대적으로 강성인 대향 전극이 캐비티 내에 배치됨 － 를 포함하는 MEMS 마이크로폰은, 멤브레인과 대향 전극 사이의 공간 또는 캐비티가 높은 진공 상태의 캐비티 내에 위치하는 경우 사실상 감쇠 없이 음향 검출을 수행할 수 있을 것이다. 캐비티를 생성하기 위해서는, 일반적으로 희생 층이 도포되어 MEMS 컴포넌트의 구조를 생성하는데, 상기 희생 층은 일반적으로 캐비티의 엔빌로프 내에서 액세스 개구와 같은 작은 홀을 통해 습식 에칭 또는 증기 에칭 프로세스에 의해 제거되거나 에칭된다. 이 경우, 캐비티의 표면에서의 개구의 수, 크기 및 치수 중 적어도 폭은 크게 감소되거나 최소화될수록 더욱 바람직하다. 예를 들어, 얇은 멤브레인 요소의 경우, 최대 1㎛의 관통 개구의 폭 또는 직경과 약 0.5 ㎛의 관통 개구의 깊이, 즉, 멤브레인 층의 두께 사이에는 약 0.5의 종횡비가 존재한다. 멤브레인이 배기되고, 즉, 진공이 가능한 한 많이 생성되고, 캐비티를 기밀 밀봉함으로써 상기 진공이 가능한 한 많이 유지되면, 음향 검출 중에 움직이는 멤브레인 요소의 임의의 감쇠가 방지될 수 있다.
예시적 실시예에 따르면, MEMS 마이크로폰의 특성, 특히 멤브레인 요소의 기능 또는 견고성을 손상시키지 않고 밀봉 또는 폐쇄 프로세스가 수행될 수 있는데, 결과적인 MEMS 마이크로폰은 또한 모바일 애플리케이션에서 사용되는 동안 마이크로폰에 대한 전형적인 주변 조건에 노출될 수 있다.
일 예시적 실시예에 따르면, 신뢰성 있는 밀봉 재료로 높은 진공 하에서 밀봉 프로세스가 수행되는데, 또한 "베이스"가 없는 캐비티에 대한 액세스 개구를 충진하는 이 프로세스는 캐비티 내에 실질적으로 밀봉 재료가 도포되지 않거나 미미한 양의 밀봉 재료가 도포된다. 예시적 실시예에 따르면, 캐비티에 대한 액세스 개구를 밀봉하는 방법은, 먼저, CVD 증착 프로세스에 의해 재료를 도포하여 도포된 CVD 층 재료를 사용하여 액세스 개구의 에지에서 재료 돌출을 생성함으로써, 액세스 개구를 가능한 한 최대로 밀봉하는 것을 수반하며, 그 다음에 HDP 층 증착 프로세스가 이어지는데, 이것은 차례로 증착 컴포넌트(제 1 하위 단계) 및 스퍼터링 컴포넌트(제 2 하위 단계)를 포함하는 2개의 하위 단계로 분할된다.
먼저, 제 1 하위 단계는 라이너 증착을 수행하는 것을 수반하는데, 이는 실질적으로 백스퍼터링 전력 없이(바이어스 없이) 수행되고, 라이너 재료의 양호한 에지 커버리지는 HDP 증착 프로세스 동안 이용된다. 제 2 하위 단계는 라이너 재료 도포 없이 관통 개구 위의 영역에서 도포된 라이너 재료 층과 제 1 피복 층(CVD 층)을 부분적으로 백스퍼터링하는 것을 수반하는데, 이는 HDP 프로세스의 백스퍼터링이 특히 경사진 에지의 영역, 즉, 밀봉될 액세스 개구 위의 CVD 층의 코어 영역에서 효과적이기 때문이다.
이 프로세스는 이전에 도포된 CVD 층이 개구의 중앙에서 "코어" 또는 "심장부"를 폐쇄하는 효과와 조화된다. HDP 프로세스는 높은 진공 프로세스이기 때문에, 매우 낮은 압력은 프로세스 압력이 되어 캐비티 내에서 보장된다. 예를 들어 HDP 증착 프로세스 직후에 또는 도포된 CVD 및 HDP 층, 즉, 밀봉 층 스택 또는 밀봉 층의 구조화 이후에, 상측으로부터 (선택적인) 최종 밀봉 층이 구현될 수 있다.
예시적 실시예에 따르면, 캐비티에 대한 액세스 개구(홀)는 HDP 프로세스 동안 높은 진공 상태에서 밀봉되어, 캐비티 내에 대응하는 높은 진공을 초래한다. 또한, CVD 및 HDP 증착 동안 캐비티 내에는 극소량의 도포된 재료가 적용되어, MEMS 마이크로폰의 멤브레인 또는 대향 전극의 기능 상의 임의의 변화가 방지되거나 회피될 수 있다. 또한, 상부 및/또는 하부 멤브레인과 같은 각각의 층 구조에서 개별적으로 배치된 작은 밀봉 요소들은, 결과적인 센서, 즉, MEMS 마이크로폰(진공 마이크로폰)의 기능을 손상시키지 않는다. 따라서, 밀봉 요소(밀봉 플러그)들의 각각의 위치 및 개수는 캐비티 내의 영역으로부터 희생 재료를 제거하기 위해 사용되는 프로세스에 의존한다.
따라서, 예시적 실시예에 따르면, 캐비티 내에 도포 재료의 상당 부분을 증착시키지 않으면서 진공 상태에서 작은 측벽을 갖고 밑면(베이스)을 갖지 않는 개구 또는 액세스 개구를 폐쇄하고 기밀 밀봉하기 위한, 견고하고, 신뢰성 있고 비용 효율적인 해결책이 획득된다. 이것은 예시적 실시예에 따라 라이너 재료 증착 및 백스퍼터링을 위한 2개의 분리된 하위 단계를 갖는 "변형된" HDP 증착 프로세스와 CVD 증착 프로세스의 조합에 의해 수행된다.
캐비티에 대한 액세스 개구를 밀봉하기 위한 예시적 실시예는 예를 들어 MEMS 마이크로폰뿐만 아니라 기밀 밀봉된 진공 캐비티를 필요로 하는 임의의 다른 MEMS 요소 또는 MEMS 센서에도 적용 가능하다.
개별적으로 또는 여기에 설명된 특징 및 기능과 함께 사용될 수 있는 본 발명의 추가의 예시적 실시예 및 양태가 설명된다.
제 1 양태에 따르면, 캐비티(220)에 대한 액세스 개구(230)를 밀봉하기 위한 방법(100)은, 제 1 층 구조(210) 및 상기 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221)을 제공하는 단계(120) － 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 액세스 개구(230)를 가짐 － 와, 상기 액세스 개구(230)를 갖는 상기 제 1 층 구조(210) 상에 층 두께(D240)를 갖는 제 1 피복 층(240)을 형성하도록 CVD 층 증착을 수행하는 단계(140)와, 상기 제 1 피복 층(240) 상에 제 2 피복 층(250)을 형성하도록 제 1 하위 단계와 제 2 하위 단계를 갖는 HDP 층 증착을 수행하는 단계(160)를 포함할 수 있는데, 상기 제 1 하위 단계는 상기 제 1 피복 층(240) 상에 라이너 재료 층(250)을 증착하는 것을 수반하고, 상기 제 2 하위 단계는 상기 액세스 개구(230)의 영역(230-A)에서 상기 라이너 재료 층(250) 및 추가로 상기 제 1 피복 층(240)을 부분적으로 백스퍼터링(backsputtering)하는 것을 수반하고, 상기 제 1 하위 단계 및 상기 제 2 하위 단계는 교대로 및 여러 번 반복적으로 수행된다.
제 1 양태를 참조하는 제 2 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 층 구조(210)를 통한 상기 캐비티(220)에 대한 상기 액세스 개구(230)는 대기 감압(atmospheric reduced pressure) 상태에서 기밀 밀봉(hermetically sealed)될 수 있고, 대기 감압을 갖는 캐비티(220)가 획득될 수 있다.
제 1 양태를 참조하는 제 3 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착의 프로세스 파라미터는, 상기 제 1 하위 단계에서, 상기 라이너 재료 층의 증착을 수행하기 위해 적어도 감소된 스퍼터링 전력이 설정되고, 상기 제 2 하위 단계에서, 적어도 감소된 재료 도포(applicaton)에 의해 상기 백스퍼터링을 수행하기 위해 사용된 프로세스 가스의 조성이 설정되도록 설정될 수 있다.
제 3 양태를 참조하는 제 4 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착의 프로세스 파라미터는, 상기 제 1 하위 단계가 스퍼터링 전력 없이 수행되고 상기 제 2 하위 단계가 재료 도포 없이 수행되도록 설정될 수 있다.
제 1 양태를 참조하는 제 5 양태에 따르면, 상기 방법(100)에서, 상기 액세스 개구(230)는 직경(D230)을 가질 수 있고, 도포된 상기 제 1 피복 층(240)의 층 두께(D240)는, 상기 제 1 피복 층(240)의 층 두께(D240)와 상기 액세스 개구의 내부 최소 직경(D230) 사이의 크기 비(D240/D230)가 0.3과 1.0 사이의 범위에 있고 대략 0.5가 되도록 선택될 수 있다.
제 1 양태를 참조하는 제 6 양태에 따르면, 상기 방법(100)에서, 상기 액세스 개구(230)는 정규 볼록 다각형(regular convex polygon)으로서 구성될 수 있다.
제 1 양태를 참조하는 제 7 양태에 따르면, 상기 방법(100)은 피복 층 스택(261)을 형성하기 위해 상기 제 2 피복 층(250) 상에 추가 밀봉 층(270)을 도포하는 단계를 더 포함할 수 있다.
제 7 양태를 참조하는 제 8 양태에 따르면, 상기 방법(100)은 상기 액세스 개구(230)에 국소 밀봉 요소(280)를 형성하기 위해 상기 피복 층 스택(261)을 구조화하는 단계를 더 포함할 수 있다.
제 1 양태를 참조하는 제 9 양태에 따르면, 상기 방법(100)에서, 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 복수의 액세스 개구(230)를 가질 수 있으며, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 층 구조(210)를 통한 상기 캐비티(220)에 대한 상기 복수의 액세스 개구(230)는 기밀 밀봉되고 상기 캐비티(220) 내에는 대기 감압이 형성된다.
제 1 양태를 참조하는 제 10 양태에 따르면, 상기 방법(100)에서, 상기 층 배열(221)은 상기 제 1 층 구조(210)로부터 이격되는 제 2 층 구조(224)를 가질 수 있고, 상기 캐비티(220)는 적어도 상기 제 1 층 구조(210)와 상기 제 2 층 구조(224) 사이의 부분에 배치될 수 있고, 상기 제 2 층 구조(224)는 또한 상기 캐비티(220)에 대한 적어도 하나의 액세스 개구(231)를 가지며, 상기 CVD 증착을 수행(140)할 때, 상기 적어도 하나의 액세스 개구(231)를 갖는 상기 제 2 층 구조(224) 상에 상기 층 두께(D240)를 갖는 제 1 피복 층(240)이 또한 형성되고, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 2 층 구조(224)의 상기 제 1 피복 층(240) 상에 제 2 연속 피복 층(250)이 형성된다.
제 10 양태를 참조하는 제 11 양태에 따르면, 상기 방법(100)에서, 상기 제 2 층 구조(224)는 상기 캐비티(220)에 대한 복수의 추가 액세스 개구(231)를 가지며, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 2 층 구조(224)를 통한 상기 캐비티(220)에 대한 상기 복수의 추가 액세스 개구(221)는 기밀 밀봉되고, 상기 캐비티(220) 내에는 대기 감압이 형성되는
제 1 양태를 참조하는 제 12 양태에 따르면, 상기 방법(100)에서, 상기 층 배열(221)은, 캐리어 기판(222) 상에서 이중 멤브레인 배열(210, 224)과 그 사이에 위치된 대향 전극 구조(228)를 구비한 MEMS 층 시스템(221)을 갖는 MEMS 컴포넌트(200)의 일부일 수 있다.
제 12 양태를 참조하는 제 13 양태에 따르면, 상기 방법(100)에서, 상기 MEMS 컴포넌트(200)는 진공 마이크로폰으로서 구성될 수 있다.
제 1 양태를 참조하는 제 14 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 하위 단계 전에 초기 단계가 추가로 수행될 수 있고, 상기 초기 단계는 상기 액세스 개구(230)의 영역(230-A)에서 상기 제 1 피복 층(240)을 부분적으로 백스퍼터링하는 것을 수반한다.
제 14 양태를 참조하는 제 15 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착의 프로세스 파라미터는, 상기 백스퍼터링이 적어도 감소된 재료 도포에 의해 수행되도록 상기 초기 단계에서 사용된 프로세스 가스의 조성을 설정하기 위해 선택될 수 있다.
제 15 양태를 참조하는 제 16 양태에 따르면, 상기 방법(100)에서, 상기 HDP 층 증착의 프로세스 파라미터는 상기 초기 단계가 재료 도포 없이 수행되도록 설정될 수 있다.
제 17 양태에 따르면, MEMS 컴포넌트(200)는, 제 1 층 구조(210) 및 상기 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221) － 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 액세스 개구(230)를 가짐 － 과, 상기 액세스 개구(230)에 국소 밀봉 요소(280)를 형성하기 위한 구조화된 피복 층 스택(260; 261) － 상기 국소 밀봉 요소(280)는 CVD 층(240) 및 HDP 층(250)을 포함하는 층 시퀀스를 가짐 － 을 가질 수 있다.
제 17 양태를 참조하는 제 18 양태에 따르면, 상기 MEMS 컴포넌트(200)에서, 상기 MEMS 컴포넌트는 진공 마이크로폰으로서 구성될 수 있고, 캐리어 기판(222) 상에서 이중 멤브레인 배열(210; 224)과 그 사이에 위치된 대향 전극 구조(228)를 구비한 MEMS 층 시스템(221)을 가질 수 있다.
예시적 실시예는 다양한 수정 및 대안적인 형태에 적합하지만, 그에 따른 예시적 실시예는 도면에서 예시로서 도시되고 여기에서 완전하게 설명된다. 그러나, 예시적 실시예를 개시된 특정 형태로 한정하려는 의도는 아니며, 오히려 예시적 실시예는 본 개시의 범위 내에 있는 모든 수정, 대응물 및 대체물을 포함하는 것으로 의도된다는 것은 자명하다. 도면의 설명 전반에 걸쳐, 동일한 참조 부호는 동일하거나 유사한 요소를 지칭한다.
하나의 요소가 다른 요소에 "접속" 또는 "결합"된 것으로 명시되면, 다른 요소에 직접 접속 또는 결합될 수 있거나 중간 요소가 존재할 수 있음은 물론이다. 대조적으로, 한 요소가 다른 요소에 "직접" "접속" 또는 "결합"된 것으로 명시되면 중간 요소는 존재하지 않는다. 요소들 간의 관계를 설명하기 위해 사용된 다른 표현은 유사한 방식으로 해석되어야 한다(예컨대, "사이에"와 "사이에 직접", "인접한", "바로 인접한" 등).
또한, 하나의 요소가 "다른 요소에, 그 위에, 그 위쪽에, 그 옆에, 그 아래쪽에 또는 그 아래에 배치"된 것으로 명시되면, 이 요소는 다른 요소에 직접, 그 위에, 그 위쪽에, 그 옆에, 그 아래쪽에 또는 그 아래에 배치될 수 있거나 하나 이상의 중간 요소가 존재할 수 있다. 이와 대조적으로, 하나의 요소가 다른 요소에, 그 위에, 그 위쪽에, 그 옆에, 그 아래쪽에 또는 그 아래에 "직접" 배치된 것으로 명시되면, 중간 요소는 존재하지 않는다. 또한, "어떤 것에 대해 위쪽 또는 수직으로 위쪽, 옆에, 아래쪽에, 아래에, 수평으로 및 수직으로"라는 용어가 사용될 경우, 이는 상이한 도면들 내의 드로잉의 각각 도시된 평면에 대해 상이한 요소들의 서로에 대한 상대적 배치를 지칭한다.
또한, "적어도 하나의" 요소라는 표현은 하나의 요소 또는 복수의 요소가 제공될 수 있음을 의미하는 것으로 이해되어야 한다.
여기에서 사용되는 용어는 특정 예시적 실시예를 설명하기 위한 것일 뿐이며, 예시적 실시예에 대한 제한적인 효과를 갖는 것으로 의도되지는 않는다. 본원에서의 사용에 따르면, 단수 형태 "a, an" 및 "the"는 문맥상 달리 명확하게 표시되지 않는 한, 복수 형태를 포함하는 것으로 또한 의도된다. 또한, 본 명세서에서 사용될 때 "포함한다", "포함하는", "갖는다" 및/또는 "갖는"이라는 용어는, 표시된 특징, 정수, 단계, 동작, 요소 및/또는 구성의 존재를 나타내지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 구성 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않음은 물론이다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어(기술 및 과학 용어 포함)는 예시적 실시예가 속하는 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 것과 같은 용어는 해당 기술 영역의 상황에서 그 의미에 대응하는 의미를 갖는 것으로 해석되어야 한다. 그러나, 본 개시가 당업자에 의해 일반적으로 이해되는 것과 같은 의미로부터 벗어나는 특정 의미를 어떤 용어에 부여하는 경우, 상기 의미는 그 정의가 주어지는 특정 상황에서 고려되어야 한다.
이하의 설명에서, 어떤 요소가 반도체 재료로 구성된다고 하는 설명은 그 요소가 반도체 재료를 포함한다는 것, 즉 적어도 부분적으로 또는 완전히 반도체 재료로부터 형성된다는 것을 의미한다.
몇몇 양태는 단결정 반도체 기판에서 매립 캐비티 구조를 생성하는 방법과 관련하여 설명되었지만, 이러한 양태는 또한 단결정 반도체 기판에서 매립 캐비티 구조를 생성하기 위한 대응하는 디바이스의 설명을 구성하는 것이 명백하므로, 방법 단계 또는 방법 단계의 특징은 또한 대응하는 블록 또는 대응하는 디바이스의 컴포넌트로서 이해되어야 한다. 방법 단계들의 일부 또는 전부는 하드웨어 장치에 의해(또는 하드웨어 디바이스를 사용하여), 예컨대 마이크로프로세서, 프로그램 가능한 컴퓨터 또는 전자 회로를 사용하는 것에 의해 수행될 수 있다. 몇몇 예시적 실시예에서는, 몇몇 또는 다수의 가장 중요한 방법 단계가 그러한 장치에 의해 수행될 수 있다.
위의 상세한 설명에서, 몇몇 예에서는 개시를 이론적으로 설명하기 위해 상이한 특징들이 예에서 함께 그룹화되었다. 이러한 유형의 공개는 청구된 예가 각 청구항에 명시적으로 표시된 것보다 더 많은 기능을 갖는다는 의도로 해석되어서는 안된다. 오히려, 이하의 청구범위에 의해 나타내지는 바와 같이, 본 발명의 내용은 개시된 개별적인 예의 모든 특징보다 적은 특징에 존재할 수 있다. 결과적으로, 이하의 청구범위는 상세한 설명에 포함되며, 각각의 청구항은 자체의 개별적인 예를 나타낼 수 있다. 각각의 청구항은 자체의 개별적인 예를 나타낼 수 있는데, 청구범위에서 종속항은 하나 이상의 다른 청구항과의 특정 조합을 다시 참조하지만, 상이한 예들은 또한 종속항과 임의의 다른 종속항의 내용의 조합 또는 각 특징과 다른 종속항 또는 독립항과의 조합을 포함한다는 것에 유의해야 한다. 이러한 조합은 특정 조합이 의도되지 않는다는 설명이 제공되지 않는 한 포함되어야 한다. 또한, 비록 특정 청구항이 독립 청구항에 직접 종속하지 않더라도, 이 특정 청구항의 특징과 임의의 다른 독립 청구항의 조합이 포함되도록 의도된다.
전술한 예시적 실시예는 본 예시적 실시예의 원리의 설명을 구성할 뿐이다. 본 명세서에 설명된 배치 및 세부 사항의 수정 및 변형은 당업자에게 명백할 것이다. 따라서, 예시적 실시예는, 본 명세서의 예시적 실시예의 기재 및 설명에 기초하여 제시된 특정 세부사항에 의해서가 아니라, 이하의 특허청구범위의 보호 범위에 의해서만 제한되어야 한다.

Claims (18)

  1. 캐비티(220)에 대한 액세스 개구(230)를 밀봉하기 위한 방법(100)으로서,
    제 1 층 구조(210) 및 상기 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221)을 제공하는 단계(120) － 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 액세스 개구(230)를 가짐 － 와,
    상기 액세스 개구(230)를 갖는 상기 제 1 층 구조(210) 상에 층 두께(D240)를 갖는 제 1 피복 층(240)을 형성하도록 CVD 층 증착을 수행하는 단계(140)와,
    상기 제 1 피복 층(240) 상에 제 2 피복 층(250)을 형성하도록 제 1 하위 단계와 제 2 하위 단계를 갖는 HDP 층 증착을 수행하는 단계(160)를 포함하되,
    상기 제 1 하위 단계는 상기 제 1 피복 층(240) 상에 라이너 재료 층(250)을 증착하는 것을 수반하고,
    상기 제 2 하위 단계는 상기 액세스 개구(230)의 영역(230-A)에서 상기 라이너 재료 층(250) 및 추가로 상기 제 1 피복 층(240)을 부분적으로 백스퍼터링(backsputtering)하는 것을 수반하고,
    상기 제 1 하위 단계 및 상기 제 2 하위 단계는 교대로 및 여러 번 반복적으로 수행되는
    방법(100).
  2. 제 1 항에 있어서,
    상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 층 구조(210)를 통한 상기 캐비티(220)에 대한 상기 액세스 개구(230)는 대기 감압(atmospheric reduced pressure) 상태에서 기밀 밀봉(hermetically sealed)되고, 대기 감압을 갖는 캐비티(220)가 획득되는
    방법(100).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 HDP 층 증착의 프로세스 파라미터는,
    상기 제 1 하위 단계에서, 상기 라이너 재료 층의 증착을 수행하기 위해 적어도 감소된 스퍼터링 전력이 설정되고,
    상기 제 2 하위 단계에서, 적어도 감소된 재료 도포(applicaton)에 의해 상기 백스퍼터링을 수행하기 위해 사용된 프로세스 가스의 조성이 설정되도록
    설정되는
    방법(100).
  4. 제 3 항에 있어서,
    상기 HDP 층 증착의 프로세스 파라미터는,
    상기 제 1 하위 단계가 스퍼터링 전력 없이 수행되고,
    상기 제 2 하위 단계가 재료 도포 없이 수행되도록
    설정되는
    방법(100).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 액세스 개구(230)는 직경(D230)을 가지며, 도포된 상기 제 1 피복 층(240)의 층 두께(D240)는, 상기 제 1 피복 층(240)의 층 두께(D240)와 상기 액세스 개구의 내부 최소 직경(D230) 사이의 크기 비(D240/D230)가 0.3과 1.0 사이의 범위에 있고 대략 0.5가 되도록 선택되는
    방법(100).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 액세스 개구(230)는 정규 볼록 다각형(regular convex polygon)으로서 구성되는
    방법(100).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    피복 층 스택(261)을 형성하기 위해 상기 제 2 피복 층(250) 상에 추가 밀봉 층(270)을 도포하는 단계를 더 포함하는
    방법(100).
  8. 제 7 항에 있어서,
    상기 액세스 개구(230)에 국소 밀봉 요소(280)를 형성하기 위해 상기 피복 층 스택(261)을 구조화하는 단계를 더 포함하는
    방법(100).
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 복수의 액세스 개구(230)를 가지며, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 층 구조(210)를 통한 상기 캐비티(220)에 대한 상기 복수의 액세스 개구(230)는 기밀 밀봉되고 상기 캐비티(220) 내에는 대기 감압이 형성되는
    방법(100).
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 층 배열(221)은 상기 제 1 층 구조(210)로부터 이격되는 제 2 층 구조(224)를 가지고, 상기 캐비티(220)는 적어도 상기 제 1 층 구조(210)와 상기 제 2 층 구조(224) 사이의 부분에 배치되고, 상기 제 2 층 구조(224)는 또한 상기 캐비티(220)에 대한 적어도 하나의 액세스 개구(231)를 가지며,
    상기 CVD 증착을 수행(140)할 때, 상기 적어도 하나의 액세스 개구(231)를 갖는 상기 제 2 층 구조(224) 상에 상기 층 두께(D240)를 갖는 제 1 피복 층(240)이 또한 형성되고,
    상기 HDP 층 증착을 수행(160)할 때, 상기 제 2 층 구조(224)의 상기 제 1 피복 층(240) 상에 제 2 연속 피복 층(250)이 형성되는
    방법(100).
  11. 제 10 항에 있어서,
    상기 제 2 층 구조(224)는 상기 캐비티(220)에 대한 복수의 추가 액세스 개구(231)를 가지며, 상기 HDP 층 증착을 수행(160)할 때, 상기 제 2 층 구조(224)를 통한 상기 캐비티(220)에 대한 상기 복수의 추가 액세스 개구(221)는 기밀 밀봉되고, 상기 캐비티(220) 내에는 대기 감압이 형성되는
    방법(100).
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 층 배열(221)은, 캐리어 기판(222) 상에서 이중 멤브레인 배열(210, 224)과 그 사이에 위치된 대향 전극 구조(228)를 구비한 MEMS 층 시스템(221)을 갖는 MEMS 컴포넌트(200)의 일부인
    방법(100).
  13. 제 12 항에 있어서,
    상기 MEMS 컴포넌트(200)는 진공 마이크로폰으로서 구성되는
    방법(100).
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 HDP 층 증착을 수행(160)할 때, 상기 제 1 하위 단계 전에 초기 단계가 추가로 수행되고, 상기 초기 단계는 상기 액세스 개구(230)의 영역(230-A)에서 상기 제 1 피복 층(240)을 부분적으로 백스퍼터링하는 것을 수반하는
    방법(100).
  15. 제 14 항에 있어서,
    상기 HDP 층 증착의 프로세스 파라미터는, 상기 백스퍼터링이 적어도 감소된 재료 도포에 의해 수행되도록 상기 초기 단계에서 사용된 프로세스 가스의 조성을 설정하기 위해 선택되는
    방법(100).
  16. 제 15 항에 있어서,
    상기 HDP 층 증착의 프로세스 파라미터는 상기 초기 단계가 재료 도포 없이 수행되도록 설정되는
    방법(100).
  17. 제 1 층 구조(210) 및 상기 제 1 층 구조(210)에 인접하게 배치된 캐비티(220)를 갖는 층 배열(221) － 상기 제 1 층 구조(210)는 상기 캐비티(220)에 대한 액세스 개구(230)를 가짐 － 과,
    상기 액세스 개구(230)에 국소 밀봉 요소(280)를 형성하기 위한 구조화된 피복 층 스택(260; 261) － 상기 국소 밀봉 요소(280)는 CVD 층(240) 및 HDP 층(250)을 포함하는 층 시퀀스를 가짐 － 을 갖는
    MEMS 컴포넌트(200).
  18. 제 17 항에 있어서,
    상기 MEMS 컴포넌트는 진공 마이크로폰으로서 구성되고, 캐리어 기판(222) 상에서 이중 멤브레인 배열(210; 224)과 그 사이에 위치된 대향 전극 구조(228)를 구비한 MEMS 층 시스템(221)을 갖는
    MEMS 컴포넌트(200).
KR1020180123606A 2017-10-18 2018-10-17 캐비티에 대한 접근 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 mems 컴포넌트 KR102586274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017218635.6A DE102017218635B4 (de) 2017-10-18 2017-10-18 Verfahren zum Verschließen einer Zugangsöffnung zu einer Kavität und MEMS-Bauelement mit einem Verschlusselement
DE102017218635.6 2017-10-18

Publications (2)

Publication Number Publication Date
KR20190043480A true KR20190043480A (ko) 2019-04-26
KR102586274B1 KR102586274B1 (ko) 2023-10-11

Family

ID=65910424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180123606A KR102586274B1 (ko) 2017-10-18 2018-10-17 캐비티에 대한 접근 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 mems 컴포넌트

Country Status (4)

Country Link
US (1) US10913656B2 (ko)
KR (1) KR102586274B1 (ko)
CN (1) CN109678105A (ko)
DE (1) DE102017218635B4 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017125140B4 (de) * 2017-10-26 2021-06-10 Infineon Technologies Ag Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil
DE112019004979T5 (de) 2018-10-05 2021-06-17 Knowles Electronics, Llc Verfahren zur Herstellung von MEMS-Membranen, die Wellungen umfassen
US11206494B2 (en) 2018-10-05 2021-12-21 Knowles Electronics, Llc Microphone device with ingress protection
WO2020072904A1 (en) 2018-10-05 2020-04-09 Knowles Electronics, Llc Acoustic transducers with a low pressure zone and diaphragms having enhanced compliance
CN110395689B (zh) * 2019-06-24 2024-03-22 金华职业技术学院 一种微颗粒的组装方法
US11174151B2 (en) 2019-11-19 2021-11-16 Invensense, Inc. Integrated MEMS cavity seal
DE102020200333A1 (de) * 2020-01-14 2021-07-15 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauteil für eine Sensor- oder Mikrofonvorrichtung
US11516596B2 (en) * 2020-10-30 2022-11-29 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device and manufacturing method thereof
US11528546B2 (en) 2021-04-05 2022-12-13 Knowles Electronics, Llc Sealed vacuum MEMS die
US11540048B2 (en) 2021-04-16 2022-12-27 Knowles Electronics, Llc Reduced noise MEMS device with force feedback
US11649161B2 (en) 2021-07-26 2023-05-16 Knowles Electronics, Llc Diaphragm assembly with non-uniform pillar distribution
US11772961B2 (en) * 2021-08-26 2023-10-03 Knowles Electronics, Llc MEMS device with perimeter barometric relief pierce
US11780726B2 (en) 2021-11-03 2023-10-10 Knowles Electronics, Llc Dual-diaphragm assembly having center constraint
EP4332052A1 (en) * 2022-08-31 2024-03-06 Infineon Technologies AG Encapsulated mems device and method for manufacturing the mems device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US20070178660A1 (en) * 2006-01-27 2007-08-02 Gayle Miller Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
US20110147864A1 (en) * 2008-06-10 2011-06-23 Torsten Kramer Method for manufacturing a micromechanical diaphragm structure having access from the rear of the substrate
KR20150002539A (ko) * 2013-06-28 2015-01-07 인피니언 테크놀로지스 아게 다이어프램과 카운터 전극 사이에 저압 영역을 갖는 mems 마이크로폰

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430149A (en) * 1981-12-30 1984-02-07 Rca Corporation Chemical vapor deposition of epitaxial silicon
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
US6180536B1 (en) * 1998-06-04 2001-01-30 Cornell Research Foundation, Inc. Suspended moving channels and channel actuators for microfluidic applications and method for making
US6337278B1 (en) * 2000-08-23 2002-01-08 Mosel Vitelic, Inc. Technique for forming a borderless overlapping gate and diffusion contact structure in integrated circuit device processing
DE102004044222A1 (de) * 2004-09-14 2006-03-16 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US7989262B2 (en) * 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
DE102008040970A1 (de) 2008-08-04 2010-02-11 Robert Bosch Gmbh Mikromechanische Vorrichtung mit Kavernen mit unterschiedlichem atmosphärischen Innendruck
EP2465817B1 (en) * 2010-12-16 2016-03-30 Nxp B.V. Method for encapsulating a MEMS structure
US8994127B2 (en) * 2011-11-24 2015-03-31 Infineon Technologies Ag Method of fabricating isolating semiconductor structures using a layout of trenches and openings
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US9284182B1 (en) * 2013-08-20 2016-03-15 Qualtre, Inc. MEMS devices anti-stiction coating and encapsulant having opposing water resitive characteristics
US9630834B2 (en) * 2014-06-16 2017-04-25 InSense, Inc. Wafer scale monolithic CMOS-integration of free- and non-free-standing Metal- and Metal alloy-based MEMS structures in a sealed cavity
US10224235B2 (en) * 2016-02-05 2019-03-05 Lam Research Corporation Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US20070178660A1 (en) * 2006-01-27 2007-08-02 Gayle Miller Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
US20110147864A1 (en) * 2008-06-10 2011-06-23 Torsten Kramer Method for manufacturing a micromechanical diaphragm structure having access from the rear of the substrate
KR20150002539A (ko) * 2013-06-28 2015-01-07 인피니언 테크놀로지스 아게 다이어프램과 카운터 전극 사이에 저압 영역을 갖는 mems 마이크로폰

Also Published As

Publication number Publication date
DE102017218635B4 (de) 2021-03-18
DE102017218635A1 (de) 2019-04-18
KR102586274B1 (ko) 2023-10-11
CN109678105A (zh) 2019-04-26
US20190112182A1 (en) 2019-04-18
US10913656B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
KR20190043480A (ko) 캐비티에 대한 접근 개구를 밀봉하기 위한 방법과, 밀봉 요소를 포함하는 mems 컴포넌트
KR102511031B1 (ko) 이중 멤브레인 mems 컴포넌트 및 이중 멤브레인 mems 컴포넌트 제조 방법
US11053117B2 (en) MEMS component and production method for a MEMS component
US9565488B2 (en) Micro-electro-mechanical system devices
KR101625731B1 (ko) 반도체 디바이스 및 그 형성 방법
US20100002895A1 (en) Condenser microphone and mems device
CN110958513B (zh) 麦克风及其制造方法
US20220182769A1 (en) Mems microphone and method of manufacturing the same
JP2005504644A (ja) Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造
US20150170997A1 (en) Mems device and manufacturing method of the same
US11402288B2 (en) Membrane-based sensor having a plurality of spacers extending from a cap layer
CN110054145B (zh) Mems器件及其制造方法
CN111108758B (zh) Mems麦克风系统
EP3397587B1 (en) System and method for maintaining a smoothed surface on a mems device
JP2005207959A (ja) 薄膜中空構造体
US20200145762A1 (en) Acoustic device and method of forming the same
CN112866886B (zh) 一种mems麦克风结构及其制作方法
US20230138991A1 (en) Mems microphone including diaphragm
US20230179928A1 (en) Mems microphone and method of manufacturing the same
US20220038826A1 (en) Diaphragm, mems microphone having the same and method of manufacturing the same
US20230172068A1 (en) SEMICONDUCTOR SUBSTRATES, FABRICATION METHODS THEREOF and MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICES
KR100249790B1 (ko) 멤즈 소자의 제조 방법
KR20240027404A (ko) 멤스 마이크로폰 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant