KR100249790B1 - 멤즈 소자의 제조 방법 - Google Patents
멤즈 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100249790B1 KR100249790B1 KR1019970070302A KR19970070302A KR100249790B1 KR 100249790 B1 KR100249790 B1 KR 100249790B1 KR 1019970070302 A KR1019970070302 A KR 1019970070302A KR 19970070302 A KR19970070302 A KR 19970070302A KR 100249790 B1 KR100249790 B1 KR 100249790B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- oxide film
- film
- insulating
- movable structure
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Abstract
본 발명은 진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 사용하는 멤즈 소자의 제조 방법을 제공한다.
SOI 하부 실리콘(21)상에 절연 산화막(22)과 상부 실리콘(23)을 증착하고, 상부 실리콘 및 절연 산화막을 식각하여 트랜치(27)를 형성하는 것에 의해 가동 구조체(24)와 실리콘 전극(25)을 형성하여 멤즈소자의 영역을 정의하고, 실리콘 전극(25)상에 절연막(32)과 완충막(33)을 개재한 금속배선(34)을 형성한 후, 가동 구조체(24)의 영역을 제외한 전 표면상에 평탄화된 접착용 산화막(35)을 형성하고, 가동구조체(24)의 하부의 절연 산화막(22)과 실리콘 전극(25)측면의 트랜치 내부의 절연막(32)을 제거하여 멤즈소자 구조체을 정의한 후, 진공상태에서 유리기판(38)을 접착용 산화막(35)에 진공상태에서 접착하여 가동구조체(24) 및 실리콘 전극(25)이 진공상태에 있는 멤즈소자를 제조한다.
Description
본 발명은 진공 밀봉을 요구하는 MEMS(Micro Electro Mechanical System : 이하 멤즈 소자라 한다)소자에 있어서, 기판의 본딩 기술을 이용한 멤즈 소자의 제조 방법에 관한 것이다.
도 1은 멤즈 소자의 진공 밀봉을 위한 배치도를 나타낸다.
도 1의 배치도에 따르면, 진공 밀봉위치(13)내에 멤즈 소자(10)가 위치하고, 멤즈 소자의 양측에 가동 구조체(11)가 형성되어 있으며, 이 가동 구조체에 구조체 고정부(12)가 접속되어 있고, 이 구조체 고정부에 금속 배선(14)이 연결되어 진공밀봉 위치(13)의 외부에 형성되어 있는 구조를 가지고 있다.
특히, 도 1과 같이 가동 구조체(11)가 있는 멤즈 소자 특히, 자이로의 감도를 크게 하려면 자이로 질량의 진동을 크게 하는 것이 바람직하며, 이를 위해서는 자이로를 진공중에서 작동시켜 진동 구조체의 진동에 대한 감쇄를 최소화해야 한다.
일반적으로, 마이크로 자이로에서 요구되는 진공도는 10-3토르(torr)이하로서, 밀봉에 사용되는 구조체에는 거의 1기압의 압력이 작용하므로, 이에 따른 구조체 변형이 소자의 작동에 영향이 없도록 형상 및 두께를 설계하여야 한다.
종래의 진공 밀봉 기술에는 진공 챔버, 증착 또는 접착을 이용하는 방법이 있고, 각각의 특성은 다음과 같다.
우선, 진공 챔버를 이용한 밀봉 기술에서는 진공 밀폐된 금속 또는 세라믹 상자에 전기적인 신호의 입출력용 피드쓰루(feedthrough)를 별도로 배치한 것을 이용한다. 이 방법에서는 배기구가 있는 금속 또는 세라믹 상자를 만들고, 제작된 자이로 소자를 넣은 다음 진공 펌프로 배기한 후, 진공밸브로 외부와 차단한다. 이 금속 상자의 윗부분을 유리 덮개로 제작하는 경우, 자이로 소자의 동작 상태를 눈으로 확인할 수 있고, 또한 같은 소자에 대하여 다른 진공 압력을 만들어 줄 수 있으므로 자이로 소자에 대한 동특성 평가에 유리한 방법이다.
그러나, 자이로 소자의 소형화 및 양산화에는 적합하지 않으므로 결과적으로 진공 밀봉의 양산 기술로 사용되기는 어렵다.
도 2는 종래의 기술에 의한 진공 밀봉 방법을 이용한 멤즈 소자의 단면도를 나타낸다.
도 2의 멤즈 소자에 따르면, SOI 하부 실리콘기판(21)상에 절연 산화막(22)과 SOI상부 실리콘(3)이 차례로 적층되어 있고, 상기 SOI 상부 실리콘(23)과 절연 산화막(22)을 패터닝하여 형성된 트랜치(27)에 의해 멤즈 소자의 영역이 정의되어 있고, 멤즈 소자의 중심부에는 고정부(29)가 형성되어 있으며, 상기 고정부(29)와 소정의 간격을 유지하여 양측에 형성된 실리콘 전극(25)이 형성되어 있고, 이 고정부(29)와 실리콘 전극(25)사이의 진공 공간내에 가동 구조체(24)가 형성되어 있으며, 이 실리콘 전극(26)의 일측 표면상에 금속배선(26)이 형성되어 있고, 상기 실리콘 전극(25)과 고정부(29)상에 멤즈 소자를 진공상태로 유지하기 위한 진공 밀봉 박막(28)이 형성되어 있는 구조를 가지고 있다.
도 2에 도시된 바와 같이, 진공 밀봉 박막(28)을 증착 공정으로 제작함으로써 멤즈 소자를 형성하는 방법은 소자의 크기가 1mm 이상이고 멤즈 소자의 중앙 부위에 지지대를 만들 수 없는 경우, 100 마이크론 정도의 증착 두께를 요구하고 있어 상기 기술의 사용에 많은 제약이 따르게 된다.
마지막으로 접착기술은 소자 또는 배선이 제작된 두장의 웨이퍼를 진공중에서 접합시켜 자이로의 가동 구조체(24)가 진공중에서 작동하도록 하도록 해준다.
이와 같은 접착에 사용되는 종래의 기술에는 실리콘-실리콘의 융합 접착(fusion bonding)과 실리콘-금속의 융착 밀봉(hermetic sealing)방법 등이 있으며, 아래에서 그 특성을 설명한다.
전술한 융합 접착은 900℃의 고온에서 실시되는 고온 공정이기 때문에 금속 전극에 나쁜 영향을 주게 되며, 또한 융착에 요구되는 표면의 평활도에 대한 요구 조건이 매우 까다로워 멤즈 소자의 진공 밀봉 기술로는 거의 쓰이지 않는다.
금속의 융착 밀봉은 멤즈 소자와 배선을 별도의 웨이퍼에 제작한 후 이를 400℃ 이하의 저온에서 접착하는데, 소자가 두장의 웨이퍼에 분리되어 있는 경우에는 진공 밀봉 과정에서 금속 배선(26)이 반드시 이루어져야 하고, 이에 소자의 전기 배선의 단락 문제가 발생한다.
상술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 이용함으로써 기술 사용에 제한이 적고 양산성이 높은 멤즈 소자의 형성 방법을 제공하고자함을 그 목적으로 한다.
상기 목적을 이루기 위한 본 발명의 멤즈 소자의 제조방법은 하부 실리콘 기판상에 절연 산화막과 상부 실리콘을 차례로 증착하고, 상기 상부 실리콘 및 절연 산화막을 선택적으로 식각하여 상기 하부 실리콘 기판을 노출시키는 트랜치를 형성하는 것에 의해 가동 구조체 및 실리콘 전극 패턴을 가지는 멤즈 소자 구조체를 정의하는 공정과, 상기 실리콘 전극의 측면 트랜치및 실리콘 전극과 상부 실리콘 표면상에 소정의 폭을 가지는 절연막 및 완충막을 형성하는 공정과, 상기 절연막과 완충막을 소정의 폭으로 제거하여 실리콘 전극을 노출시키는 개구를 형성하고, 상기 완충막상에 금속 배선을 형성하는 공정과, 상기 가동 구조체의 형성영역과 금속 배선의 소정영역을 제외한 전표면상에 표면이 평탄화된 접착용 산화막을 형성하는 공정과, 상기 가동 구조체의 하부의 절연 산화막과 트랜치내의 절연막을 제거하는 공정과, 상기 접착용 산화막의 표면에 유리기판을 진공상태에서 합착시키는 공정을 포함한다.
도 1은 멤즈 소자의 진공 밀봉을 위한 배치도,
도 2는 종래의 기술에 의한 진공 밀봉 방법을 이용한 멤즈 소자의 단면도,
도 3a 내지 도 3h는 본 발명의 실시예로서 SOI(Silicon On Insulator)기판을 이용한 멤즈 소자의 제조 방법을 나타낸 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 가동 구조체 12 : 구조체 고정부
13 : 진공 밀봉 위치 14 : 금속 배선
21 : SOI 하부 실리콘 기판 22 : 절연 산화막
23 : 상부 실리콘 24 : 가동 구조체
25 : 실리콘 전극 26 : 금속 배선
27 : 트렌치 28 : 밀봉 박막
29 : 고정부 31 : 산화막 마스크
32 : 절연막 33 : 완충막
34 : 금속 배선 35 : 접착용 산화막
37, 37a : 감광막 38 : 접착용 유리 기판
39 : 게터 40 : 스크라이브 라인(scribe line)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 내지 도 3h는 본 발명의 일실시예에 따라서 멤즈 소자를 진공 밀봉하기 위한 공정 순서도를 나타낸다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 도 3a에 도시된 바와 같이, SOI(Silicon On Insulator) 하부 실리콘 기판(21)상에 절연 산화막(22), SOI 상부 실리콘(23)을 차례로 형성한다.
다음, 도 3b에 도시된 바와 같이, SOI 상부 실리콘(23)상에 산화막을 증착하고, 이를 사진식각법으로 패터닝하여 멤즈 소자 영역을 정의하는 산화막 마스크 패턴(31)을 형성하고, 마스크 패턴(31)을 식각 마스크로 이용하여 노출된 상부 실리콘(23)을 반응성 이온 식각하여 서로 소정의 간격으로 격리된 두 개의 패턴으로서 각각 가동 구조체(24), 실리콘 전극(25), 트렌치(27)등 멤즈 구조체를 형성하고, 이어서 노출된 SOI 절연 산화막(22)을 식각한 후, 노출된 SOI 하부 실리콘 기판(21)에 불순물 주입을 주입하고 어닐링한다.
이어서, 도 3c에 도시된 바와 같이, 마스크 패턴(31)을 제거하고, 전면에 SOG(Spin On Glass), BPSG(BoroPhosphosilicate Gate), LTO(low temperature oxide), PECVD(plasma enhanced chemical vapor deposition)산화막, 또는 TEOS(tetraethylorthosilicate)산화막을 증착하여 트랜치(27)를 채우고 상부 실리콘(23)의 표면을 덮는 절연막(32)을 형성하고, 완충막(33)을 증착한 후, 완충막(33)과 절연막(32)이 실리콘 전극(25)의 측면에 형성된 트랜치(27)의 내부 및 실리콘 전극(25)과 실리콘 전극(25)에 이웃한 상부 실리콘(23)의 표면상에만 남도록 패터닝하는 동시에, 실리콘 전극(25)의 표면이 소정의 폭으로 노출되도록 패터닝 한다.
이어서, 도 3d에 도시된 바와 같이, 완충막(33)이 기판의 전면에 금속을 증착한 후, 패터닝하여 실리콘 전극(25)과 전기적으로 접속되며 완충막(33)과 동일한 폭을 가지는 금속 배선(34)을 형성한다.
그 다음, 도 3e에 도시된 바와 같이, 진공 밀봉을 위한 접착용 산화막(35)을 증착하고 CMP(ChemoMechanical Polishing)공정을 이용하여 상 표면을 평탄한 후, 평탄화된 산화막위에 감광막(37)을 도포한 후, 사진식각법으로 패터닝하여 가동 구조체(24)의 상측과 금속 배선(34)의 상측 일부 영역을 제거하여 감광막 패턴을 형성하고, 노출된 접착용 산화막(35)을 제거하여 가동 구조체(24)와 금속 배선(34)을 노출시킨다.
이어서, 도 3f에 도시된 바와 같이, 가동 구조체(24)의 하부의 희생층으로 사용된 SOI의 절연 산화막(22) 및 트랜치(27)내부의 절연막(32)을 제거한다.
다음, 도 3g에 도시된 바와 같이, 감광막(37)을 제거하고, 접착용 산화막(35)상에 유리 기판(38)을 진공속에서 접착시킨다. 이때, 멤즈 구조체 내부의 진공도 향상을 위하여 케터(getter)(39) 물질을 가동 구조체(24)의 상측에 대응하는 유리 기판(38)의 하부에 증착할 수 있다.
또한, 구조체 희생층으로 쓰인 SOI 절연막 (22)이 일단 제거되고 나면 회전이 수반되는 감광막(37a) 코팅은 더 이상 수행할 수 없으므로, 유리 기판(38)의 상 표면상에 멤즈 소자 영역을 정의하며, 금속 배선(34)의 상측을 노출시키는 감광막(37a)이 도포된 상태에서 유리 기판(38)을 접착한다. 즉, SOI 웨이퍼와 유리 기판(38)은 웨이퍼 단위로 접착된다.
이어서, 도 3h에 도시된 바와 같이, 유리 기판(38)상에 형성된 감광막(37a)을 식각 마스크로 이용하여 유리 기판(38)을 식각하는 것에 의해 금속배선(34)을 노출시키는 동시에, 멤즈 소자 영역을 정의한다. 도면 번호 40은 멤즈 소자를 분리하기 위한 스크라이브 라인을 나타낸다.
이와 같이 산화막-산화막의 접착 방법은 저온에서 공정이 가능하기 때문에 유리한 점이 있으며, 진공 밀봉 주위에 금속 배선(34)에 의한 요철 문제가 있는 경우에도 절연막(32)-금속 배선(34)-접착용 산화막(35) 구조를 제작하고 이를 평탄화하는 공정을 통하여 상기 문제를 해결할 수 있다.
도 3은 SOI 기판을 이용하여 멤즈 소자를 형성하는 방법을 기술한 것이지만, 폴리 실리콘 구조체를 사용하여 제작된 멤즈 소자에 있어서도 본 발명에서 제시한 방법을 똑같이 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼 위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 사용함으로써 양산성 있는 멤즈 소자의 형성 방법을 제공할 수 있다.
Claims (6)
- 하부 실리콘 기판(21)상에 절연 산화막(22)과 상부 실리콘(23)을 차례로 증착하고, 상기 상부 실리콘(23) 및 절연 산화막(22)을 선택적으로 식각하여 상기 하부 실리콘 기판(21)을 노출시키는 트랜치(27)를 형성하는 것에 의해 가동 구조체(24) 및 실리콘 전극(25)패턴을 가지는 멤즈 소자 구조체를 정의하는 공정과,상기 실리콘 전극(25)의 측면 트랜치(27) 및 실리콘 전극(25)과 상부 실리콘(23)표면상에 소정의 폭을 가지는 절연막(32) 및 완충막(33)을 형성하는 공정과,상기 절연막(32)과 완충막(33)을 소정의 폭으로 제거하여 실리콘 전극(25)을 노출시키는 개구를 형성하고, 상기 완충막(33)상에 금속 배선(34)을 형성하는 공정과,상기 가동 구조체(24)의 형성영역과 금속 배선(34)의 소정영역을 제외한 전표면상에 표면이 평탄화된 접착용 산화막(35)을 형성하는 공정과,상기 가동 구조체(24)의 하부의 절연 산화막(22)과 트랜치(27)내의 절연막(32)을 제거하는 공정과,상기 접착용 산화막(35)의 표면에 유리기판(38)을 진공상태에서 합착시키는 공정을 포함하는 멤즈 소자의 제조 방법.
- 제 1 항에 있어서,상기 유리기판(38)상에 감광막 패턴을 형성하고, 유리기판을 식각하여 금속배선(34)을 노출시키는 공정을 더욱 포함하는 멤즈소자의 제조 방법.
- 제 1 항에 있어서,상기 절연막(32)은 SOG, BPSG, LTO, PECVD를 포함하는 산화막으로 이루어지는 멤즈 소자의 제조 방법.
- 제 1 항에 있어서,상기 접착용 산화막(35)은 PECVD, LTO를 포함하는 산화막으로 이루어지는 멤즈 소자의 제조 방법.
- 제 1 항에 있어서,상기 SOI 실리콘 기판(21)으로서 폴리실리콘 기판을 사용하는 멤즈 소자의 제조 방법.
- 제 1 항에 있어서,상기 유리 기판(38)의 하면중 가동 구조체(24)에 대응하는 영역에 게터(29)을 형성하는 멤즈소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070302A KR100249790B1 (ko) | 1997-12-19 | 1997-12-19 | 멤즈 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070302A KR100249790B1 (ko) | 1997-12-19 | 1997-12-19 | 멤즈 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990051063A KR19990051063A (ko) | 1999-07-05 |
| KR100249790B1 true KR100249790B1 (ko) | 2000-03-15 |
Family
ID=19527770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970070302A KR100249790B1 (ko) | 1997-12-19 | 1997-12-19 | 멤즈 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249790B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343211B1 (ko) | 1999-11-04 | 2002-07-10 | 윤종용 | 웨이퍼 레벨 진공 패키징이 가능한 ｍｅｍｓ의 구조물의제작방법 |
-
1997
- 1997-12-19 KR KR1019970070302A patent/KR100249790B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990051063A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225145B1 (en) | Method of fabricating vacuum micro-structure | |
| CN102173375B (zh) | 电子装置 | |
| JP5090603B2 (ja) | マイクロメカニック構造素子および相当する製造方法 | |
| JP4768205B2 (ja) | マイクロマシン化された絶対圧センサ | |
| JP4908202B2 (ja) | マイクロ電気機械的装置及びその封緘方法及び製造方法 | |
| US7378294B2 (en) | Wafer-level sealed microdevice having trench isolation and methods for making the same | |
| CA2663918C (en) | Micromechanical component and method for fabricating a micromechanical component | |
| CN110636422B (zh) | 半导体器件及其形成方法 | |
| EP1734001B1 (en) | Method of packaging MEMS at wafer level | |
| JP2008501535A (ja) | 複数の空洞を備えた微細構造の構成要素及び該構成要素の製造のための方法 | |
| TW201512076A (zh) | 微機械構件與製造微機械構件的方法 | |
| AU2001280660A1 (en) | Micro-machined absolute pressure sensor | |
| US11533565B2 (en) | Dual back-plate and diaphragm microphone | |
| JP2001504995A (ja) | マイクロメカニカルセンサの製造方法 | |
| EP1593649B1 (en) | Method of making electrical connections to hermetically sealed MEMS devices | |
| US20050079684A1 (en) | Method of manufacturing an accelerometer | |
| KR100249790B1 (ko) | 멤즈 소자의 제조 방법 | |
| US7531424B1 (en) | Vacuum wafer-level packaging for SOI-MEMS devices | |
| JP4886147B2 (ja) | 微細加工構成素子及びその製造方法 | |
| KR100236934B1 (ko) | 멤즈 소자의 형성 방법 | |
| US7531229B2 (en) | Microstructured component and method for its manufacture | |
| CN113336187A (zh) | Mems器件封装方法及封装结构 | |
| US20230107094A1 (en) | Process for manufacturing a micro-electro-mechanical device from a single semiconductor wafer and related mems device | |
| JP3537631B2 (ja) | 微小機械装置およびその製造方法 | |
| US20110042801A1 (en) | Mems packaging scheme using dielectric fence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131128 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141209 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151007 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 18 |
|
| EXPY | Expiration of term |