KR20190037997A - 적층형 소자 및 이를 구비하는 전자기기 - Google Patents

적층형 소자 및 이를 구비하는 전자기기 Download PDF

Info

Publication number
KR20190037997A
KR20190037997A KR1020170127912A KR20170127912A KR20190037997A KR 20190037997 A KR20190037997 A KR 20190037997A KR 1020170127912 A KR1020170127912 A KR 1020170127912A KR 20170127912 A KR20170127912 A KR 20170127912A KR 20190037997 A KR20190037997 A KR 20190037997A
Authority
KR
South Korea
Prior art keywords
tcc
sheet
sheets
electrode
electrodes
Prior art date
Application number
KR1020170127912A
Other languages
English (en)
Other versions
KR102053355B1 (ko
Inventor
조승훈
이동석
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to KR1020170127912A priority Critical patent/KR102053355B1/ko
Priority to CN201880062800.2A priority patent/CN111149181A/zh
Priority to PCT/KR2018/007913 priority patent/WO2019066221A1/ko
Priority to US16/647,007 priority patent/US20200211781A1/en
Publication of KR20190037997A publication Critical patent/KR20190037997A/ko
Application granted granted Critical
Publication of KR102053355B1 publication Critical patent/KR102053355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0066—Constructional details of transient suppressor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 복수의 시트가 적층된 적층체; 상기 적층체 내부에 형성된 복수의 내부 전극을 포함하는 캐패시터부; 및 상기 적층체 외부에 마련되어 상기 내부 전극와 연결되는 외부 전극을 포함하고, 상기 복수의 시트 중 적어도 하나의 시트는 나머지 시트들과 TCC가 다른 적층형 소자 및 이를 구비하는 전자기기를 제시한다.

Description

적층형 소자 및 이를 구비하는 전자기기{Laminated component and electronic device having the same}
본 발명은 적층형 소자에 관한 것으로, 특히 캐패시터를 포함하는 적층형 소자 및 이를 구비하는 전자기기에 관한 것이다.
전자 회로를 구성하는 수동 소자로는 저항(Resistor), 캐패시터(Capacitor), 인덕터(Inductor) 등이 있으며, 이들 수동 소자의 기능과 역할은 매우 다양하다. 예를 들면, 캐패시터는 기본적으로 직류를 차단하고 교류 신호는 통과시키는 역할을 한다. 그리고, 캐패시터는 시정수 회로, 시간 지연 회로, RC 및 LC 필터 회로를 구성하기도 하며, 캐패시터 자체로 노이즈(Noise)를 제거하는 역할을 하기도 한다.
또한, 전자 회로에는 외부로부터 전자기기로 인가되는 ESD 등의 과전압으로부터 전자기기를 보호하기 위해 배리스터, 서프레서 등의 과전압 보호 소자가 필요하다. 즉, 전자기기의 구동 전압 이상의 과전압이 외부로부터 인가되는 것을 방지하기 위해 과전압 보호 소자가 필요하다.
최근에는 전자기기의 소형화에 대응하여 이들 부품이 차지하는 면적을 줄이기 위해 서로 다른 기능 또는 특성을 갖는 적어도 둘 이상을 적층하여 칩 부품을 제작할 수 있다. 예를 들어, 캐패시터와 과전압 보호 소자를 하나의 칩 내에 적층하여 적층형 소자를 구현할 수 있다.
한편, 스마트폰 등과 같이 다기능 전자기기에는 그 기능에 따라 다양한 부품들이 집적되어 있다. 또한, 전자기기에는 기능별로 다양한 주파수 대역 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS(Global Positioning System) 등 다른 주파수 대역 등을 수신할 수 있는 안테나가 구비되며, 이중 일부는 내장형 안테나로서, 전자기기를 구성하는 케이스에 설치될 수 있다. 예를 들어, 테두리를 금속으로 제작하거나, 전면의 화면 표시부를 제외한 나머지 케이스를 금속으로 제작한 스마트폰의 보급이 증가하고 있는데, 케이스의 금속이 안테나로서 기능하게 된다. 따라서, 케이스에 설치된 안테나와 전자기기의 내부 회로 사이에 전기적 접속을 위한 컨택터가 설치된다.
예컨데, 캐패시터와 과전압 과전압 보호부가 하나의 칩 내에 마련된 적층형 소자를 케이스와 내부 회로 사이에 마련할 수 있다. 따라서, 캐패시터를 이용하여 통신 주파수를 통과시킬 수 있고, 과전압 과전압 보호부를 이용하여 전자기기 외부로부터 공급되는 과전압을 내부 회로의 접지 단자로 통과시킬 수 있다.
캐패시터는 온도에 따라 캐패시턴스가 변화하는 특성을 가지고 있으며, 이를 캐패시턴스의 온도 계수(Temperature Coefficient of Capacitance; 이하 TCC라 함)라 한다. TCC는 온도 상승에 따라 포지티브(positive) 및 네가티브(negative)의 기울기를 가질 수 있다. 즉, 온도 상승에 따라 기울기가 상승하는 포지티브 TCC와 온도 상승에 따라 기울기가 하강하는 네가티브 TCC를 가질 수 있다. 한편, PCB는 일반적으로 온도에 따라 기생 캐패시턴스가 변화하게 되는데, PCB 설계 시 도선 라인의 길이에 따라 TCC가 각각 다르게 나타날 수 있다. 그런데, 캐패시턴스의 변화에 민감하거나 캐패시턴스의 변화로 동작하는 센서 또는 패키지의 경우 사용 온도 구간에서 캐패시턴스가 변화되지 않는 설계를 원하지만, 온도에 따라 PCB와 반대로 캐패시턴스가 변화되는 캐패시터를 이용하여 전체 캐패시턴스를 보정하게 된다. 그러나, 실제 캐패시터는 다양한 설계의 PCB 환경을 모두 보정할 수 있는 다양한 TCC 기울기를 가지는 조성을 가지고 있지 못하다.
한편, TCC 기울기를 제어하기 위해 서로 다른 TCC를 가지는 MLCC 조성을 믹싱(mixing)하여 이용한다. 즉, 포지티브 TCC와 네가티브 TCC를 갖는 세라믹 조성을 믹싱하여 이용한다. 그러나, 각각의 TCC 특성이 가지는 조성을 믹싱할 경우 가감에 따른 원하는 계산적인 TCC가 나타나지 않고 의도하지 않은 TCC를 나타내거나 믹싱의 효과가 거의 없는 경우가 발생된다.
한국공개특허 제2016-0131843호
본 발명은 TCC를 미세 조정할 수 있는 적층형 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명은 서로 다른 특성을 갖는 둘 이상의 물질층을 편집 적층하여 이론에 가까운 TCC를 확보할 수 있는 적층형 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명의 일 양태에 따른 적층형 소자는 복수의 시트가 적층된 적층체; 상기 적층체 내부에 형성된 복수의 내부 전극을 포함하는 캐패시터부; 및 상기 적층체 외부에 마련되어 상기 내부 전극와 연결되는 외부 전극을 포함하고, 상기 복수의 시트 중 적어도 하나의 시트는 나머지 시트들과 TCC(캐패시턴스의 온도 계수)가 다르다.
상기 복수의 시트 중 적어도 하나의 시트는 나머지 시트들과 비유전율이 다르다.
상기 TCC가 다른 적어도 하나의 시트는 나머지 시트들과 비유전율이 다르다.
상기 TCC가 다른 시트의 두께 및 이와 접촉 형성된 내부 전극의 중첩 면적에 따라 TCC 변화율이 조절된다.
상기 TCC가 다른 시트와 접촉 형성되며 동일 평면 상에 소정 간격 이격되어 형성된 확산 방지 전극을 더 포함한다.
상기 확산 방지 전극은 동일 평면 상의 이격 거리가 나머지 시트의 두께보다 크거나 같다.
상기 TCC가 다른 시트의 두께 및 상기 확산 방지 전극의 중첩 면적에 따라 TCC 변화율이 조절된다.
1% 이하의 포지티브 또는 네가티브 TCC 변화율을 갖는다.
상기 적층체 내부에 마련된 적어도 하나의 기능층을 더 포함한다.
상기 기능층은 저항, 노이즈 필터, 인덕터 및 과전압 보호부를 포함한다.
상기 과전압 보호부는 적어도 두개의 방전 전극과, 상기 방전 전극 사이에 형성된 적어도 하나의 과전압 보호층을 포함한다.
본 발명의 다른 양태에 따른 전자기기는 상기 본 발명의 일 양태에 따른 적층형 소자를 구비한다.
상기 적층형 소자는 캐패시터부와 과전압 보호부를 포함하여 사용자가 접촉 가능한 도전체와 내부 회로 사이에 마련된다.
상기 적층형 소자는 통신 신호를 전달하고 감전 전압 및 과전압을 방호한다.
상기 도전체와 상기 적층형 소자 사이에 마련된 적어도 하나의 도전성 부재를 더 포함하고, 상기 적층형 소자는 접지 단자와 연결되거나 수동 소자를 통해 접지 단자와 연결된다.
본 발명의 실시 예들에 따른 적층형 소자는 서로 다른 특성을 갖는 둘 이상의 물질층을 편집 적층함으로써 이론에 가까운 TCC를 확보할 수 있다. 즉, 캐패시터부의 시트 중 적어도 하나의 시트를 TCC가 다른 물질층으로 형성함으로써 이론에 가까운 TCC를 갖는 적층형 소자를 구현할 수 있다. 또한, TCC가 다른 시트의 두께, 이를 사이에 두고 형성된 내부 전극의 중첩 면적 등을 조절함으로써 이에 의한 캐패시턴스가 전체 캐패시턴스에서 차지하는 비중을 조절할 수 있고, 그에 따라 TCC의 미세 조절이 가능하다. 따라서, 다양한 설계의 PCB 환경을 모두 보정할 수 있는 다양한 TCC를 갖는 적층형 소자를 제작할 수 있다.
또한, 본 발명의 실시 예들에 따른 적층형 소자는 전자기기의 금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고 ESD 등의 과전압을 접지 단자로 바이패스시킨다. 즉, 적층형 소자는 절연 상태를 유지하여 내부 회로로부터 누설되는 감전 전압을 차단하고, 내부에 과전압을 방호하여 내부 회로를 보호하기 위한 과전압 보호부를 구비하여 과전압이 전자기기 내부로 유입되는 것을 방지한다. 따라서, 전압 및 전류로부터 전자기기 및 사용자를 보호할 수 있다.
도 1은 본 발명의 실시 예들에 따른 적층형 소자의 사시도.
도 2는 본 발명의 제 1 실시 예에 따른 적층형 소자의 단면도.
도 3은 본 발명의 제 2 실시 예에 따른 적층형 소자의 단면도.
도 4 내지 도 10은 종래 예의 온도에 따른 TCC 변화 그래프.
도 11은 본 발명의 실시 예의 온도에 따른 TCC 변화 그래프.
도 12 내지 도 19는 본 발명의 실시 예들의 온도에 따른 TCC 변화 그래프.
도 20 및 도 21은 본 발명의 실시 예들에 따른 적층형 소자의 블럭도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예들에 따른 적층형 소자의 사시도이고, 도 2는 제 1 실시 예에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 적층형 소자는 복수의 시트(100; 101 내지 111)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 내부 전극(200; 201 내지 208)을 구비하는 적어도 하나의 캐패시터부(2000a, 2000b; 2000)와, 적어도 하나의 방전 전극(310; 311, 312)과 과전압 보호층(320)을 구비하여 ESD 등의 과전압을 방호하는 과전압 보호부(3000)를 포함할 수 있다. 예를 들어, 적층체(1000) 내에 제 1 및 제 2 캐패시터부(2000a, 2000b)가 마련되고, 그 사이에 과전압 보호부(3000)가 마련될 수 있다. 즉, 적층체(1000) 내부에 제 1 캐패시터부(2000a), 과전압 보호부(3000) 및 제 2 캐패시터부(2000b)가 적층되어 적층형 소자가 구현될 수 있다. 또한, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 캐패시터부(2000)와 과전압 보호부(3000)와 연결되는 외부 전극(4100, 4200; 4000)을 더 포함할 수 있다. 물론, 적층형 소자는 적어도 하나의 캐패시터부(2000)와 적어도 하나의 과전압 보호부(3000)를 포함할 수 있다. 즉, 과전압 보호부(3000)의 하측 또는 상측의 어느 하나에 캐패시터부(2000)가 마련될 수 있고, 서로 이격된 둘 이상의 과전압 보호부(3000)의 상측 및 하측에 적어도 하나의 캐패시터부(2000)가 마련될 수도 있다. 여기서, 과전압 보호부(3000)는 배리스터, 서프레서 등을 포함할 수 있다. 이러한 적층형 소자는 전자기기의 사용자가 접촉 가능한 도전체와 내부 회로, 예를 들어 금속 케이스와 내부 회로, 즉 PCB 사이에 마련될 수 있다. 적층형 소자는 외부로부터의 통신 신호를 공급하는 안테나로서 기능하고 ESD 등의 과전압은 PCB의 접지 단자로 바이패스시키고 감전 전압을 차단하는 과전압 보호 소자로 기능한다.
한편, 본 발명의 실시 예에 따른 적층형 소자는 캐패시터부(2000)와 과전압 보호부(3000)를 포함하는 구조를 예시하였지만, 본 발명의 적층형 소자는 캐패시터부(2000)를 포함하는 다양한 구조를 포함할 수 있다. 예를 들어, 복수의 내부 전극을 포함하여 캐패시터 단독으로 이용되는 소자를 포함할 수 있고, 저항, 노이즈 필터, 인덕터 중 적어도 하나의 기능층과 캐패시터가 결합된 소자를 포함할 수 있다.
1. 적층체
적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 즉, 외부 전극(4000)의 형성 방향을 X 방향으로 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향으로 하고 수직 방향을 Z 방향으로 할 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭 및 Z 방향으로의 높이보다 크고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 폭(Y 방향)과 높이(Z 방향)가 다를 경우 폭은 높이보다 크거나 작을 수 있다. 예를 들어, 길이, 폭 및 높이의 비는 2∼5:1:0.3∼1일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 2배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.3배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 적층형 소자가 연결되는 전자기기의 내부 구조, 적층형 소자의 형상 등에 따라 다양하게 변형 가능하다.
적층체(1000)는 복수의 시트(101 내지 111; 100)가 적층되어 형성될 수 있다. 즉, 적층체(1000)는 X 방향으로 소정의 길이를 갖고 Y 방향으로 소정의 폭을 가지며, Z 방향으로 소정의 두께를 갖는 복수의 시트(100)를 적층하여 형성될 수 있다. 따라서, 시트(100)의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트(100)의 적층 수에 의해 적층체(1000)의 높이가 결정될 수 있다. 한편, 적층체(1000)를 이루는 복수의 시트(100)는 COG, X7R, Y5V 중 적어도 하나의 물질로 형성될 수 있다. COG, X7R 및 Y5V는 서로 다른 비유전율을 가질 수 있는데, COG는 100 이하의 비유전율을 갖고 X7R은 500 이상 10000 미만의 비유전율을 가지며, Y5V는 10000 이상의 비유전율을 가질 수 있다. 예를 들어, COG는 20∼50의 비유전율을 갖고, X7R은 500∼4000의 비유전율을 가지며, Y5V는 10000∼20000의 비유전율을 가질 수 있다. 또한, COG, X7R 및 Y5V는 서로 다른 TCC 특성을 가질 수 있는데, COG는 1% 이하의 TCC 변화율을 갖고, X7R 및 Y5V는 15% 정도의 TCC 변화율을 갖는다. 예를 들어, COG는 -50℃∼100℃에서 1% 이하의 포지티브 또는 네가티브 TCC 변화율을 갖고, X7R 및 Y5V은 -50℃∼100℃에서 15의 포지티브 또는 네가티브 TCC 변화율을 갖는다. 즉, COG, X7R 및 Y5V는 포지티브 TCC를 가질 수도 있고, 네가티브 TCC를 가질 수도 있다. 예를 들어, COG, X7R 및 Y5V를 각각 이루는 조성에 따라 포지티브 TCC를 가질 수 있고, 네가티브 TCC를 가질 수도 있다. 즉, 조성을 변화시켜 온도 상승에 따라 TCC가 증가하는 포지티브 특성을 가질 수도 있고, 온도 상승에 따라 TCC가 감소 변화하는 네가티브 특성을 가질 수도 있다. 한편, COG는 BaTiO3, Nd2O3, TiO2, MgCO3, CaCO3, ZrO2, SrCO3, Bi2O3, ZnO 중에서 1종 이상의 혼합물 또는 이의 합성물일 수 있다. 예를 들어, COG는 CaTiO3, SrTiO3, MgTiO3, CaZrO3, NdTiO3의 합성물일 수 있다. 또한, X7R은 BaTiO3, Co3O4, La2O3, Nb2O5, ZnO, Bi2O3, NiO, Cr2O3, BaCO3, WO 중에서 1종 이상의 혼합물일 수 있다. 상기 조성의 혼합량 또는 상대적인 비율을 조절함으로써 비유전율 및 TCC 변화율을 조절할 수 있다. 여기서, 본 발명은 복수의 시트(100) 중 적어도 하나가 다른 시트와는 다른 물질로 형성될 수 있다. 즉, 복수의 시트(100) 중 적어도 하나가 COG, X7R 및 Y5V 중 어느 하나로 형성되고, 나머지 시트(100)가 적어도 하나의 시트로 형성된 물질 이외의 다른 물질로 형성될 수 있다. 다시 말하면, 본 발명은 복수의 시트(100) 각각이 COG, X7R 및 Y5V 중 둘 이상의 혼합물로 형성되지 않고, COG, X7R 및 Y5V가 단독으로 이용되며 적어도 하나의 시트가 나머지 시트와는 다른 물질로 형성되는 편집 적층을 이용한다. 예를 들어, 복수의 시트(100) 중 적어도 하나의 시트, 예를 들어 제 2 시트(102)를 비유전율이 높으며 TCC 변화율이 크고 네가티브인 물질로 형성하고, 나머지 시트들은 비유전율이 낮으며 TCC 변화율이 작고 포지티브인 물질로 형성할 수 있다. 구체적인 예로서, 제 2 시트(102)는 X7R로 형성하고 나머지 시트들은 COG로 형성할 수 있다. 이렇게 적층체(1000)를 이루는 복수의 시트(100) 중 적어도 하나의 시트를 다른 시트들과는 비유전율 및 TCC 특성이 다른 물질로 형성함으로써 TCC의 기울기를 미세하게 변화시킬 수 있다. 또한, 비유전율 및 TCC 특성이 다른 물질을 이용하고 중첩 면적 및 시트 두께 등을 조절함으로써 전체 용량에서 차지하는 비중을 조절하여 TCC의 변화율 및 기울기를 미세하게 조절할 수 있다. 한편, 본 발명의 실시 예는 복수의 시트(100) 중 적어도 하나의 시트가 나머지 시트와 다른 TCC를 갖는 것으로 설명하였으나, 복수의 시트(100)는 둘 이상의 TCC를 가질 수 있다. 즉, 셋 이상의 TCC를 갖는 시트가 적층되어 적층체(100)를 이룰 수 있다.
또한, 복수의 시트(100)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 예를 들어, 과전압 보호부(3000)의 시트는 캐패시터부(2000)의 시트와 다른 두께로 형성될 수 있고, 과전압 보호부(3000)와 캐패시터부(2000) 사이에 형성된 시트가 다른 시트들과 다른 두께로 형성될 수 있다. 예를 들어, 과전압 보호부(3000)와 캐패시터부(2000) 사이의 시트, 즉 제 5 및 제 7 시트(105, 107)의 두께는 과전압 보호부(3000)의 시트, 즉 제 6 시트(106)보다 얇거나 같은 두께로 형성되거나, 캐패시터부(2000)의 내부 전극 사이의 시트(102 내지 104, 108 내지 110)보다 얇거나 같은 두께로 형성될 수 있다. 즉, 과전압 보호부(3000)와 캐패시터부(2000) 사이의 간격은 캐패시터부(2000)의 내부 전극 사이의 간격보다 얇거나 같게 형성되거나, 과전압 보호부(3000)의 두께보다 얇거나 같게 형성될 수 있다. 물론, 캐패시터부(2000, 4000)의 시트(102 내지 104, 108 내지 110)은 동일 두께로 형성될 수 있고, 어느 하나가 다른 하나보다 얇거나 두꺼울 수도 있다. 즉, 다른 시트들과는 비유전율 및 TCC 변화율이 다른 물질로 형성된 시트, 예를 들어 제 2 시트(102)는 다른 시트들과 두께가 다를 수 있는데, 제 2 시트(102)는 다른 시트들보다 얇거나 두껍게 형성될 수 있다. 비유전율 및 TCC 변화율이 다른 시트, 예를 들어 제 2 시트(102)의 두께를 다른 시트들과 다르게 형성함으로써 이에 의한 캐패시턴스가 전체 캐패시턴스에서 차지하는 비중을 조절할 수 있고, 그에 따라 TCC를 조절할 수 있다. 한편, 복수의 시트(100)는 예를 들어 1㎛∼4000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 시트(100) 각각의 두께가 1㎛∼4000㎛일 수 있고, 바람직하게는 5㎛∼300㎛일 수 있다. 또한, 적층형 소자의 사이즈에 따라 시트(100)의 두께 및 적층 수 등이 조절될 수 있다. 즉, 사이즈가 작은 적층형 소자에 적용되는 경우 시트(100)는 얇은 두께로 형성될 수 있고, 사이즈가 큰 적층형 소자에 적용되는 경우 두꺼운 두께로 형성될 수 있다. 또한, 시트들(100)이 동일한 수로 적층되는 경우 적층형 소자의 사이즈가 작아 높이가 낮을수록 두께가 얇아지고 적층형 소자의 사이즈가 커질수록 두께가 두꺼울 수 있다. 물론, 얇은 시트가 큰 사이즈의 적층형 소자에도 적용될 수 있는데, 이 경우 시트의 적층 수가 증가하게 된다. 이때, 시트(100)는 ESD 인가 시 파괴되지 않는 두께로 형성될 수 있다. 즉, 시트들(100)의 적층 수 또는 두께가 다르게 형성되는 경우에도 적어도 하나의 시트가 ESD의 반복적인 인가에 의해 파괴되지 않는 두께로 형성될 수 있다.
또한, 적층체(1000)는 캐패시터부(2000)의 하부 및 상부에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 최하층 및 최상층에 각각 마련된 하부 및 상부 커버층을 포함할 수 있다. 물론, 최하층의 시트, 즉 제 1 시트(101)가 하부 커버층으로 기능하고, 최상층의 시트, 즉 제 11 시트(111)가 상부 커버층으로 기능할 수도 있다. 시트(100)와 별도로 마련되는 하부 및 상부 커버층은 동일 두께로 형성될 수 있다. 그러나, 하부 및 상부 커버층은 다른 두께로도 형성될 수 있는데, 예를 들어 상부 커버층이 하부 커버층보다 두껍게 형성될 수 있다. 여기서, 하부 및 상부 커버층은 복수의 자성체 시트가 적층되어 마련될 수 있다. 또한, 자성체 시트로 이루어진 하부 및 상부 커버층의 외측 표면, 즉 적층체(1000)의 하부 표면 및 상부 표면에 비자성 시트, 예를 들어 유리질 시트가 더 형성될 수 있다. 그러나, 하부 및 상부 커버층은 유리질 시트로 형성될 수도 있고, 적층체(1000)의 표면이 폴리머, 글래스 재질로 코팅될 수도 있다. 한편, 하부 및 상부 커버층은 시트들(100) 각각의 두께보다 두꺼울 수 있다. 즉, 커버층은 시트 하나의 두께보다 두꺼울 수 있다. 따라서, 최하층 및 최상층의 시트, 즉 제 1 및 제 11 시트(101, 111)가 하부 및 상부 커버층으로 기능하는 경우 그 사이의 시트들(102 내지 110) 각각보다 두껍게 형성될 수 있다.
2. 캐패시터부
적어도 하나의 캐패시터부(2000a, 2000b; 2000)가 적층체(1000) 내부에 형성된다. 예를 들어, 과전압 보호부(3000)를 사이에 두고 그 하부 및 상부에 제 1 및 제 2 캐패시터부(2000a, 2000b)가 마련될 수 있다. 그러나, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 복수의 내부 전극(200)이 과전압 보호부(3000)를 사이에 두고 나뉘어 형성되므로 편의상 지칭한 것이고, 적층체(1000) 내부에는 캐패시터로 기능하는 복수의 내부 전극(200)이 형성될 수 있다.
캐패시터부(2000)는 과전압 보호부(3000)의 하측 및 상측에 각각 마련되며, 적어도 둘 이상의 내부 전극과, 이들 사이에 마련된 적어도 둘 이상의 시트를 포함할 수 있다. 예를 들어, 제 1 캐패시터부(2000a)는 제 1 내지 4 시트(101 내지 104)와, 제 1 내지 4 시트(101 내지 104) 상에 각각 형성된 제 1 내지 제 4 내부 전극(201 내지 204)를 포함할 수 있다. 또한, 제 2 캐패시터부(2000b)는 제 7 내지 제 10 시트(107 내지 110)와, 제 7 내지 제 10 시트(107 내지 110) 상에 각각 형성된 제 5 내지 제 8 내부 전극(205 내지 208)을 포함할 수 있다. 또한, 복수의 내부 전극(200)은 X 방향으로 서로 대향되도록 형성된 외부 전극(4100, 4200; 4000)과 일측이 연결되고 타측이 이격되도록 형성된다. 예를 들어, 제 1, 제 3, 제 5 및 제 7 내부 전극(201, 203, 205, 207)은 제 1, 제 3, 제 7 및 제 9 시트(101, 103, 107, 109) 상에 각각 소정 면적으로 형성되며, 일측이 제 2 외부 전극(4200)과 연결되고 타측이 제 1 외부 전극(4100)과 이격되도록 형성된다. 또한, 제 2, 제 4, 제 6 및 제 8 내부 전극(202, 204, 206, 208)은 제 2, 제 4, 제 8 및 제 10 시트(102, 104, 108, 110) 상에 각각 소정 면적으로 형성되며 일측이 제 1 외부 전극(4100)과 연결되고 타측이 제 2 외부 전극(4200)과 이격되도록 형성된다. 즉, 복수의 내부 전극(200)은 외부 전극(4000)의 어느 하나와 교대로 연결되며 그 사이의 시트들(102 내지 104, 108 내지 110)를 사이에 두고 소정 영역 중첩되도록 형성된다. 또한, 내부 전극(200)은 X 방향의 길이 및 Y 방향의 폭이 적층체(1000)의 길이 및 폭보다 작게 형성될 수 있다. 즉. 내부 전극(200)은 시트(100)의 길이 및 폭보다 작게 형성될 수 있다. 예를 들어, 내부 전극(200)은 적층체(1000) 또는 시트(100)의 길이의 10% 내지 90%의 길이와 10% 내지 90%의 폭으로 형성될 수 있다. 또한, 내부 전극(200)은 시트(100) 각각의 면적 대비 10% 내지 90%의 면적으로 각각 형성될 수 있다. 한편, 복수의 내부 전극(200)은 각각 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 캐패시터부(2000)는 내부 전극(200) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 내부 전극(200)의 중첩 면적, 시트들(100)의 두께 등에 따라 조절될 수 있다. 한편, 캐패시터부(2000)는 제 1 내지 제 8 내부 전극(201 내지 208) 이외에 적어도 하나 이상의 내부 전극이 더 형성되고, 적어도 하나의 내부 전극이 형성되는 적어도 하나의 시트가 더 형성될 수도 있다. 또한, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 각각 두개의 내부 전극이 형성될 수도 있다. 즉, 본 실시 예는 제 1 및 제 2 캐패시터(2000a, 2000b)의 내부 전극이 각각 네개 형성되는 것을 예로 설명하였으나, 내부 전극은 둘 이상 복수로 형성될 수 있다.
이러한 내부 전극(200)은 도전성 물질로 형성될 수 있는데, 예를 들어 Al, Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 이러한 내부 전극(201 내지 208; 200)는 각각 예를 들어 1㎛∼10㎛의 두께로 형성될 수 있다. 한편, Al은 소성 중 표면에 알루미늄 옥사이드(Al2O3)가 형성되고 내부는 Al을 유지할 수 있다. 즉, Al을 시트 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 내부 전극(200)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다. 한편, 내부 전극(200)은 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되어 시트가 노출되도록 형성될 수 있다. 그러나, 내부 전극(200)의 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되더라도 전체적으로 연결된 상태를 유지하므로 전기 전도성에는 전혀 문제가 발생되지 않는다.
제 1 캐패시터부(2000a)의 내부 전극들(201 내지 204)과 제 2 캐패시터부(2000b)의 내부 전극들(205 내지 208)은 동일 형상 및 동일 면적으로 형성될 수 있고, 중첩 면적 또한 동일할 수 있다. 그런데, 비유전율 및 TCC 변화율이 다른 시트, 예를 들어 제 2 시트(102)의 상부 및 하부에 형성된 내부 전극(201, 202)의 중첩 면적은 다른 내부 전극들(203 내지 208)과는 다를 수 있다. 예를 들어, 제 1 및 제 2 내부 전극(201, 202)의 중첩 면적이 다른 내부 전극들(203 내지 208)의 중첩 면적보다 작을 수도 있고, 클 수도 있다. 이렇게 비유전율 및 TCC 변화율이 다른 시트와 접촉되도록 형성된 내부 전극의 중첩 면적을 조절함으로써 이에 의한 캐패시턴스가 전체 캐패시턴스에서 차지하는 비중을 조절할 수 있고, 그에 따라 TCC를 조절할 수 있다. 한편, 제 1 내부 전극(201)과 제 8 내부 전극(208)은 외부 전극(4000)과 중첩될 수 있으며, 이러한 제 1 및 제 8 내부 전극(201, 208)은 나머지 내부 전극들(202 내지 207)보다 길게 형성될 수 있다. 즉, 제 1 및 제 8 내부 전극(201, 208)은 말단부가 제 1 및 제 2 외부 전극(4100, 4200)과 각각 일부 중첩되도록 형성되어 이들 사이에 기생 캐패시턴스가 형성되므로 제 1 및 제 8 내부 전극(201, 208)은 나머지 내부 전극들(202 내지 207)보다 예를 들어 10% 정도 더 길게 형성될 수 있다. 또한, 제 1 및 제 8 내부 전극(201, 208)은 외부 전극(4000)과 중첩되는 영역이 나머지 영역보다 넓게 형성될 수도 있다. 예를 들어, 제 1 및 제 8 내부 전극(201, 208)은 외부 전극(4000)과 중첩되는 영역 또는 그와 인접한 영역이 중첩되지 않는 영역에 비해 10% 정도 더 넓게 형성될 수 있다. 이때, 제 1 및 제 8 내부 전극(201, 208)의 외부 전극(4000)과 중첩되지 않는 영역은 나머지 내부 전극(202 내지 209)의 너비와 동일할 수 있다. 한편, 제 1 캐패시터부(2000a)의 시트들(101 내지 104)와 제 2 캐패시터부(2000b)의 시트들(107 내지 110)은 동일 두께를 가질 수 있다. 그러나, 비유전율 및 TCC 변화율이 다른 적어도 하나의 시트, 예를 들어 제 2 시트(102)의 두께는 다른 시트들과 다를 수 있다. 이때, 제 1 시트(101)가 하부 커버층으로 기능할 경우 제 1 시트(101)는 나머지 시트들에 비해 두껍게 형성될 수 있다. 따라서, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 캐패시턴스가 동일할 수 있다. 그러나, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 캐패시턴스가 다를 수 있으며, 이 경우 내부 전극의 면적, 내부 전극의 중첩 면적, 시트의 두께의 적어도 어느 하나가 서로 다를 수 있다. 또한, 캐패시터부(2000)의 내부 전극(201 내지 208)는 과전압 보호부(3000)의 방전 전극(310)보다 길게 형성될 수 있고, 면적 또한 크게 형성될 수 있다.
3. 과전압 보호부
과전압 보호부(3000)는 수직 방향으로 이격되어 형성된 적어도 두개의 방전 전극(311, 312; 310)과, 방전 전극(310) 사이에 마련된 적어도 하나의 과전압 보호층(320)을 포함할 수 있다. 예를 들어, 과전압 보호부(3000)는 제 6 시트(106)와, 제 5 및 제 6 시트(105, 106) 상에 각각 형성된 제 1 및 제 2 방전 전극(311, 312)과, 제 6 시트(106)를 관통하여 형성된 과전압 보호층(320)을 포함할 수 있다. 또한, 방전 전극(310) 사이의 제 6 시트(106)는 비유전율이 500을 초과할 수 있다. 여기서, 과전압 보호층(320)은 적어도 일부가 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000)의 내부 전극들(200)과 동일 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)은 1㎛∼10㎛의 두께로 형성할 수 있다. 그러나, 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000)의 내부 전극(200)보다 얇거나 두껍게 형성될 수도 있다. 제 1 방전 전극(311)은 제 1 외부 전극(4100)과 연결되어 제 5 시트(105) 상에 형성되며 말단부가 과전압 보호층(320)과 연결되도록 형성된다. 제 2 방전 전극(312)은 제 2 외부 전극(4200)과 연결되어 제 6 시트(106) 상에 형성되며 말단부가 과전압 보호층(320)과 연결되도록 형성된다.
여기서, 방전 전극(311, 312)은 인접한 내부 전극(200)과 동일 외부 전극(4000)과 연결되도록 형성된다. 즉, 제 1 방전 전극(311)은 인접한 제 4 내부 전극(204)과 제 1 외부 전극(4100)에 연결되며, 제 2 방전 전극(312)은 인접한 제 5 내부 전극(205)과 제 2 외부 전극(4200)에 연결된다. 이렇게 방전 전극(310)과 이와 인접한 내부 전극(200)이 동일 외부 전극(4000)과 연결됨으로써 절연 시트(100)가 열화, 즉 절연 파괴되는 경우에도 ESD 전압이 전자기기 내부로 인가되지 않는다. 즉, 방전 전극(310)과 인접한 내부 전극(200)이 서로 다른 외부 전극(4000)과 연결된 경우 절연 시트(100)가 절연 파괴되면 일 외부 전극(4000)을 통해 인가되는 ESD 전압이 방전 전극(310)과 인접한 내부 전극(200)을 통해 타 외부 전극(4000)으로 흐르게 된다. 예를 들어, 제 1 방전 전극(311)이 제 1 외부 전극(4100)과 연결되고 이와 인접한 제 4 내부 전극(204)이 제 2 외부 전극(4200)과 연결된 경우 절연 시트(100)가 절연 파괴되면 제 1 방전 전극(311)과 제 4 내부 전극(204) 사이에 도전 경로가 형성되어 제 1 외부 전극(4100)을 통해 인가되는 ESD 전압이 제 1 방전 전극(311), 절연 파괴된 제 5 절연 시트(105) 및 제 2 내부 전극(202)으로 흐르게 되고, 그에 따라 제 2 외부 전극(4200)을 통해 내부 회로로 인가될 수 있다. 이러한 문제를 해결하기 위해서는 절연 시트(100)의 두께를 두껍게 형성할 수 있지만, 이 경우 감전 방지 소자의 사이즈가 커지는 문제가 있다. 그러나, 방전 전극(310)과 이와 인접한 내부 전극(200)이 동일 외부 전극(4000)과 연결됨으로써 절연 시트(100)가 절연 파괴되는 경우에도 ESD 전압이 전자기기 내부로 인가되지 않는다. 또한, 절연 시트(100)의 두께를 두껍게 형성하지 않고도 ESD 전압이 인가되는 것을 방지할 수 있다.
한편, 제 1 및 제 2 방전 전극(311, 312)의 과전압 보호층(320)과 접촉되는 영역은 과전압 보호층(320)과 동일 크기 또는 이보다 작게 형성될 수 있다. 또한, 제 1 및 제 2 방전 전극(311, 312)은 과전압 보호층(320)을 벗어나지 않고 완전히 중첩되어 형성될 수도 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)의 가장자리는 과전압 보호층(320)의 가장자리와 수직 성분을 이룰 수 있다. 물론, 제 1 및 제 2 방전 전극(311, 312)은 과전압 보호층(320)의 일부에 중첩되도록 형성될 수도 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)는 과전압 보호층(320)의 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)은 과전압 보호층(320)을 벗어나게 형성되지 않는다. 한편, 제 1 및 제 2 방전 전극(311, 312)은 과전압 보호층(320)과 접촉되는 일 영역이 접촉되지 않은 영역보다 크게 형성될 수 있다.
과전압 보호층(320)은 제 6 시트(106)의 소정 영역, 예를 들어 중심부에 형성되어 제 1 및 제 2 방전 전극(311, 312)과 연결될 수 있다. 이때, 과전압 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 적어도 일부 중첩되도록 형성될 수 있다. 즉, 과전압 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 과전압 보호층(320)은 제 6 시트(106)의 소정 영역에 형성된 공극을 포함할 수 있다. 즉, 제 6 시트(106)의 소정 영역, 예를 들어 중앙 영역에 상하 관통하는 관통홀이 형성되어 과전압 보호층(320)으로 기능할 수 있다. 과전압 보호층(330)은 예를 들어 100㎛∼500㎛의 직경과 10㎛∼50㎛의 두께로 형성될 수 있다. 이때, 과전압 보호층(320)의 두께가 얇을수록 방전 개시 전압이 낮아진다. 과전압 보호층(320)은 적어도 하나의 시트(100) 상에 형성될 수도 있다. 즉, 수직 방향으로 적층된 적어도 하나, 예를 들어 두개의 시트(100)에 과전압 보호층(320)이 각각 형성되고, 그 시트(100) 상에 서로 이격되도록 방전 전극이 형성되어 과전압 보호층(320)과 연결될 수 있다.
한편, 과전압 보호층(320)은 과전압 보호 물질을 포함할 수 있다. 즉, 제 6 시트(106)에 형성된 공극 내에 과전압 보호 물질이 매립되어 과전압 보호층(320)이 형성될 수도 있다. 과전압 보호 물질은 복수의 기공을 갖는 다공성의 절연 물질 및 도전 물질의 적어도 하나를 포함할 수 있다. 따라서, 과전압 보호층(320)은 공극, 다공성의 절연 물질 및 도전 물질의 적어도 하나를 포함할 수 있다. 즉, 과전압 보호층(320)은 내부가 빈 공극으로만 이루어질 수 있고, 공극의 적어도 일부에 다공성의 절연 물질 및 도전 물질의 적어도 하나가 형성될 수 있다. 이때, 공극, 다공성 절연 물질 및 도전 물질은 적어도 일부가 층을 이루어 형성될 수 있다. 예를 들어, 도전 물질, 다공성 절연 물질, 공극, 다공성 절연 물질 및 도전 물질이 적층 구조로 과전압 보호층(320)이 형성될 수 있다. 한편, 다공성 절연 물질은 방전 유도 물질로 이루어질 수 있고, 전기 장벽으로 기능할 수 있다. 이러한 다공성 절연 물질은 500∼50000 정도의 비유전율을 갖는 절연성 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률을 가질 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 즉, 다공성 절연 물질은 전류가 흐르지 못하는 전기 절연성 물질로 형성되지만, 기공이 형성되므로 기공을 통해 전류가 흐를 수 있다. 이때, 기공의 크기가 커지거나 기공률이 커질수록 방전 개시 전압이 낮아질 수 있고, 이와 반대로 기공의 크기가 작아지거나 기공률이 낮아지면 방전 개시 전압이 높아질 수 있다. 또한, 다공성 절연 물질은 미세 기공에 의해 시트의 저항보다 낮은 저항을 갖고, 미세 기공을 통해 부분 방전이 이루어질 수 있다. 한편, 도전 물질은 소정의 저항을 갖고 전류를 흐르게 할 수 있다. 예를 들어, 도전 물질은 수Ω 내지 수백㏁을 갖는 저항체일 수 있다. 이러한 도전 물질은 ESD 등이 과전압이 유입될 경우 에너지 레벨을 낮춰 과전압에 의한 적층형 소자의 구조적인 파괴가 일어나지 않도록 한다. 즉, 도전 물질은 전기 에너지를 열 에너지로 변환시키는 히트 싱크(heat sink)의 역할을 한다. 이러한 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다.
4. 외부 전극
외부 전극(4100, 4200; 4000)는 적층체(1000) 외부의 서로 대향되는 두 면에 마련될 수 있다. 예를 들어, 외부 전극(4000)은 X 방향, 즉 길이 방향으로 적층체(1000)의 대향되는 두 면에 각각 형성될 수 있다. 또한, 외부 전극(4000)은 적층체(1000) 내부의 내부 전극(200) 및 방전 전극(310)과 연결될 수 있다. 이때, 외부 전극(4000)의 어느 하나는 전자기기 내부의 인쇄회로기판 등의 내부 회로와 접속될 수 있고, 다른 하나는 전자기기의 외부, 예를 들어 금속 케이스와 연결될 수 있다. 예를 들어, 제 1 외부 전극(4100)은 내부 회로에 접속될 수 있고, 제 2 외부 전극(4200)은 금속 케이스와 연결될 수 있다. 또한, 제 2 외부 전극(4200)은 도전성 부재, 예를 들어 컨택터 또는 도전성 가스켓을 통해 금속 케이스와 연결될 수 있다.
이러한 외부 전극(4000)은 다양한 방법으로 형성될 수 있다. 즉, 외부 전극(4000)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 한편, 외부 전극(4000)은 Y 방향 및 Z 방향의 면에 연장 형성될 수 있다. 즉, 외부 전극(4000)은 X 방향으로 대향되는 두 면으로부터 이와 인접한 네 면에 연장 형성될 수 있다. 예를 들어, 도전성 페이스트에 침지하는 경우 X 방향의 대향되는 두 측면 뿐만 아니라 Y 방향의 전면 및 후면, 그리고 Z 방향의 상면 및 하면에도 외부 전극(4000)이 형성될 수 있다. 이에 비해, 인쇄, 증착, 스퍼터링, 도금 등의 방법으로 형성할 경우 X 방향의 두면에 외부 전극(4000)이 형성될 수 있다. 즉, 외부 전극(4000)은 인쇄회로기판에 실장되는 일 측면 및 금속 케이스와 연결되는 타 측면 뿐만 아니라 형성 방법 또는 공정 조건에 따라 그 이외의 영역에도 형성될 수 있다. 이러한 외부 전극(4000)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(4000)의 적어도 일부, 즉 적층체(1000)의 적어도 일 표면에 형성되어 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(4000)의 일부는 내부 전극(200) 및 방전 전극(310)과 동일 물질로 형성될 수 있다. 예를 들어, 내부 전극(200) 및 방전 전극(310)이 구리를 이용하여 형성되는 경우 외부 전극(4000)의 이들과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. 이때, 구리는 앞서 설명한 바와 같이 도전성 페이스트를 이용한 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 방법으로 형성할 수 있다. 바람직하게는 외부 전극(4000)은 도금으로 형성할 수 있다. 도금 공정으로 외부 전극(4000)을 형성하기 위해 적층체(1000)의 상하부면에 시드층을 형성한 후 시드층으로부터 도금층을 형성하여 외부 전극(4000)을 형성할 수 있다. 여기서, 외부 전극(4000)의 내부 전극(200) 및 방전 전극(310)과 연결되는 적어도 일부는 외부 전극(4000)이 형성되는 적층체(1000)의 측면 전체일 수 있고, 일부 영역일 수도 있다.
또한, 외부 전극(4000)은 적어도 하나의 도금층을 더 포함할 수 있다. 외부 전극(4000)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(4000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 외부 전극(4000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 외부 전극(4000)에 글래스 프릿이 포함됨으로써 외부 전극(4000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 적층체(1000) 내부의 전극들의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(4000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(4000)이 형성될 수 있다. 예를 들어, 외부 전극(4000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(4000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(4000)을 형성할 수도 있다. 한편, 외부 전극(5000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
한편, 외부 전극(4000)은 서로 다른 외부 전극(4000)과 연결되는 내부 전극(200)과 소정 영역 중첩되도록 형성될 수 있다. 예를 들어, 제 1 외부 전극(4100)의 적층체(1000) 하부 및 상부로 연장 형성된 부분은 내부 전극들(200)의 소정 영역과 중첩되어 형성될 수 있다. 또한, 제 2 외부 전극(4200)의 적층체(1000) 하부 및 상부로 연장 형성된 부분도 내부 전극들(200)의 소정 영역과 중첩되어 형성될 수 있다. 예를 들어, 외부 전극(4000)의 적층체(1000) 상부 및 하부로 연장된 부분이 제 1 및 제 8 내부 전극(201, 208)과 중첩되어 형성될 수 있다. 즉, 외부 전극(4000)의 적어도 하나가 적층체(1000) 상면 및 하면으로 연장 형성되고, 연장된 부분의 적어도 하나가 내부 전극(200)과 일부 중첩되어 형성될 수 있다. 이때, 외부 전극(4000)과 중첩되는 내부 전극(200)의 면적은 내부 전극(200) 전체 면적의 1% 내지 10%일 수 있다. 또한, 외부 전극(4000)은 복수회의 공정에 의해 적층체(1000)의 상면 및 하면의 적어도 어느 하나에 형성되는 면적을 증가시킬 수 있다.
이렇게 외부 전극(4000)과 내부 전극(200)을 중첩함으로써 외부 전극(4000)과 내부 전극(200) 사이에 소정의 기생 캐패시턴스가 생성될 수 있다. 예를 들어, 제 1 및 제 8 내부 전극(201, 208)과 제 1 및 제 2 외부 전극(4100, 4200)의 연장부 사이에 캐패시턴스가 형성될 수 있다. 따라서, 외부 전극(4000)과 내부 전극(200)의 중첩 면적을 조절함으로써 적층형 소자의 캐패시턴스를 조절할 수 있다. 그런데, 적층형 소자의 캐패시턴스는 전자기기 내의 안테나 성능에 영향을 미치게 되므로 적층형 소자의 캐패시턴스의 산포를 20% 이내, 바람직하게는 5% 이내로 유지한다. 그러나, 내부 전극(200)과 외부 전극(4000) 사이에 마련된 제 1 및 제 11 시트(101 및 111)의 유전율이 높으면 기생 캐패시턴스가 증가하게 된다. 따라서, 최외곽에 위치하는 제 1 및 제 11 시트(101 및 111)의 유전율이 나머지 시트들(102 내지 110)의 유전율보다 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향을 감소시킬 수 있다. 즉, 제 1 및 제 11 시트(101 및 111)의 유전율이 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스를 줄일 수 있다.
5. 표면 개질 부재
한편, 적층체(1000)의 적어도 일 표면에는 표면 개질 부재(미도시)가 형성될 수 있다. 이러한 표면 개질 부재는 외부 전극(600)을 형성하기 이전에 적층체(1000)의 표면에 예를 들어 산화물을 분포시켜 형성할 수 있다. 여기서, 산화물은 결정 상태 또는 비결정 상태로 적층체(1000)의 표면에 분산되어 분포될 수 있다. 표면 개질 부재는 도금 공정으로 외부 전극(600)을 형성할 때 도금 공정 이전에 적층체(1000) 표면에 분포될 수 있다. 즉, 표면 개질 부재는 외부 전극(600)의 일부를 인쇄 공정으로 형성하기 이전에 분포시킬 수도 있고, 인쇄 공정 후 도금 공정을 실시하기 이전에 분포시킬 수도 있다. 물론, 인쇄 공정을 실시하지 않는 경우 표면 개질 부재를 분포시킨 후 도금 공정을 실시할 수 있다. 이때, 표면에 분포된 표면 개질 부재는 적어도 일부가 용융될 수 있다.
한편, 표면 개질 부재는 적어도 일부가 동일한 크기로 적층체(1000)의 표면에 고르게 분포될 수 있고, 적어도 일부가 서로 다른 크기로 불규칙하게 분포될 수도 있다. 또한, 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 표면 개질 부재가 형성되어 볼록부가 형성되고 표면 개질 부재가 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 표면 개질 부재는 적어도 일부가 적층체(1000)의 표면보다 깊이 형성될 수 있다. 즉, 표면 개질 부재는 소정 두께가 적층체(1000)의 소정 깊이로 박히고 나머지 두께가 적층체(1000)의 표면보다 높게 형성될 수 있다. 이때, 적층체(1000)에 박히는 두께는 산화물 입자의 평균 직경의 1/20 내지 1일 수 있다. 즉, 산화물 입자는 적층체(1000) 내부로 모두 함입될 수 있고, 적어도 일부가 함입될 수 있다. 물론, 산화물 입자는 적층체(1000)의 표면에만 형성될 수 있다. 따라서, 산화물 입자는 적층체(1000)의 표면에서 반구형으로 형성될 수도 있고, 구 형태로 형성될 수도 있다. 또한, 표면 개질 부재는 상기한 바와 같이 적층체(1000)의 표면에 부분적으로 분포될 수도 있으며, 적어도 일 영역에 막 형태로 분포될 수도 있다. 즉, 산화물 입자가 적층체(1000)의 표면에 섬(island) 형태로 분포되어 표면 개질 부재가 형성될 수 있다. 즉, 적층체(1000) 표면에 결정 상태 또는 비결정 상태의 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 그에 따라 적층체(1000) 표면의 적어도 일부가 노출될 수 있다. 또한, 산화물은 표면 개질 부재는 적어도 둘 이상이 연결되어 적어도 일 영역에는 막으로 형성되고, 적어도 일부에는 섬 형태로 형성될 수 있다. 즉, 적어도 둘 이상의 산화물 입자가 응집되거나 인접한 산화물 입자가 연결되어 막 형태를 이룰 수 있다. 그러나, 산화물이 입자 상태로 존재하거나, 둘 이상의 입자가 응집되거나 연결된 경우에도 적층체(1000) 표면의 적어도 일부는 표면 개질 부재에 의해 외부로 노출된다.
이때, 표면 개질 부재의 총 면적은 적층체(1000) 표면 전체 면적의 예를 들어 5% 내지 90%일 수 있다. 표면 개질 부재의 면적에 따라 적층체(1000) 표면의 도금 번짐 현상이 제어될 수 있지만, 표면 개질 부재가 너무 많이 형성되면 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉이 어려울 수 있다. 즉, 표면 개질 부재가 적층체(1000) 표면적의 5% 미만으로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 90%를 초과하여 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 따라서, 표면 개질 부재는 도금 번짐 현상을 제어할 수 있고 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉될 수 있는 정도의 면적으로 형성하는 것이 바람직하다. 이를 위해 표면 개질 부재는 적층체(1000) 표면적의 10% 내지 90%로 형성될 수 있고, 바람직하게는 30% 내지 70%의 면적으로 형성될 수 있으며, 더욱 바람직하게는 40% 내지 50%의 면적으로 형성될 수 있다. 이때, 적층체(1000)의 표면적은 일 면의 표면적일 수도 있고, 육면체를 이루는 적층체(1000)의 여섯면의 표면적일 수도 있다. 한편, 표면 개질 부재는 적층체(1000) 두께의 10% 이하의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000) 두께의 0.01% 내지 10%의 두께로 형성될 수 있다. 예를 들어, 표면 개질 부재는 0.1㎛∼50㎛의 크기로 존재할 수 있는데, 그에 따라 표면 개질 부재는 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 표면보다 박힌 영역을 제외하고 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 따라서, 적층체(1000) 내측으로 박힌 두께를 포함하면 표면 개질 부재는 0.1㎛∼50㎛보다 두꺼운 두께를 가질 수 있다. 표면 개질 부재가 적층체(1000) 두께의 0.01% 미만의 두께로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 적층체(1000) 두께의 10%를 초과하는 두께로 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 재료 특성(전도성, 반도성, 절연성, 자성체 등)에 따라 다양한 두께를 가질 수 있고, 산화물 분말의 크기, 분포량, 응집 여부에 따라 다양한 두께를 가질 수 있다.
이렇게 적층체(1000)의 표면에 표면 개질 부재가 형성됨으로써 적층체(1000)의 표면은 성분이 다른 적어도 두 영역이 존재할 수 있다. 즉, 표면 개질 부재가 형성된 영역과 형성되지 않은 영역은 서로 다른 성분이 검출될 수 있다. 예를 들어, 표면 개질 부재가 형성된 영역은 표면 개질 부재에 따른 성분, 즉 산화물이 존재할 수 있고, 형성되지 않은 영역은 적층체(1000)에 따른 성분, 즉 시트의 성분이 존재할 수 있다. 이렇게 도금 공정 이전에 적층체(1000)의 표면에 표면 개질 부재를 분포시킴으로써 적층체(1000) 표면에 거칠기를 부여하여 개질시킬 수 있다. 따라서, 도금 공정이 균일하게 실시될 수 있고, 그에 따라 외부 전극(600)의 형상을 제어할 수 있다. 즉, 적층체(1000)의 표면은 적어도 일 영역의 저항이 다른 영역의 저항과 다를 수 있는데, 저항이 불균일한 상태에서 도금 공정을 실시하면 도금층의 성장 불균일이 발생된다. 이러한 문제를 해결하기 위해 적층체(1000)의 표면에 입자 상태 또는 용융 상태의 산화물을 분산시켜 표면 개질 부재를 형성함으로써 적층체(1000)의 표면을 개질시킬 수 있고, 도금층의 성장을 제어할 수 있다.
여기서, 적층체(1000)의 표면 저항을 균일하게 하기 위한 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다. 한편, 표면 개질 부재는 적층체(1000) 내의 적어도 하나의 시트 상에도 형성될 수 있다. 즉, 시트 상의 다양한 형상의 도전 패턴은 도금 공정으로 형성할 수도 있는데, 표면 개질 부재를 형성함으로써 도전 패턴의 형상을 제어할 수 있다.
상기한 바와 같이 본 발명의 제 1 실시 예는 적층체(100)를 이루는 복수의 시트(100) 중 적어도 어느 하나를 다른 시트와는 비유전율 및 TCC 변화율이 다른 물질로 형성할 수 있다. 예를 들어, 캐패시터부(2000)를 이루는 시트중 적어도 어느 하나를 다른 시트와는 비유전율 및 TCC 변화율이 다른 물질로 형성할 수 있다. 따라서, 이론에 가까운 TCC를 갖는 적층형 소자를 구현할 수 있다. 또한, 비유전율 및 TCC가 다른 시트의 두께와 이 시트와 접촉 형성되는 내부 전극의 중첩 면적 등을 조절함으로써 이에 따른 캐패시턴스가 전체 캐패시턴스에서 차지하는 비중을 조절하여 TCC의 미세 조절이 가능하다.
도 3은 본 발명의 제 2 실시 예에 따른 적층형 소자의 단면도이다.
도 3을 참조하면, 본 발명의 제 2 실시 예에 따른 적층형 소자는 복수의 시트(100; 101 내지 111)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 내부 전극(200; 201 내지 206)을 구비하는 적어도 하나의 캐패시터부(2000a, 2000b; 2000)와, 적어도 하나의 방전 전극(310; 311, 312)과 과전압 보호층(320)을 구비하여 ESD 등의 과전압을 방호하는 과전압 보호부(3000)와, 적층체(1000) 내에 마련된 확산 방지 전극(400; 410, 420)을 포함할 수 있다. 여기서, 복수의 시트(100) 중 적어도 하나의 시트, 예를 들어 확산 방지 전극(400) 사이에 형성된 제 10 시트(110)은 다른 시트들과는 TCC 변화율이 다를 수 있다. 또한, 제 10 시트(110)은 다른 시트들과는 비유전율이 다를 수도 있다. 확산 방지 전극(400)은 그 사이에 마련된 시트, 즉 TCC 변화율 및 비유전율이 그 이외의 시트들과는 다른 제 10 시트(110)의 물질이 다른 시트들로 확산되거나, 다른 시트들의 물질이 제 10 시트(110)로 확산되는 것을 방지하기 위해 형성될 수 있다. 즉, 본 발명의 제 2 실시 예는 확산 방지 전극(400)을 포함하는 것이 제 1 실시 예와는 다르며, 본 발명의 제 2 실시 예를 제 1 실시 예와 구별되는 내용을 중심으로 설명하면 다음과 같다.
적어도 제 10 시트(110)는 다른 시트들(101 내지 109, 111)과는 TCC 변화율이 다르고 비유전율이 다를 수 있다. 예를 들어, 제 10 시트(110)는 COG로 형성되고, 나머지 시트들(101 내지 109, 111)은 X7R로 형성될 수 있다. 또한, 제 10 시트(110)는 다른 시트들(101 내지 109, 111)과 동일 두께로 형성되거나, 다른 두께로 형성될 수 있다. 제 10 시트(110)가 다른 시트들(101 내지 109, 111)과 다른 두께로 형성될 경우 제 10 시트(110)는 다른 시트들(101 내지 109, 111)보다 두껍게 형성될 수도 있고, 얇게 형성될 수도 있다.
확산 방지 전극(400)은 다른 시트들과는 비유전율 및 TCC 변화율이 다른 적어도 하나의 시트, 예를 들어 제 10 시트(110)의 하부 및 상부에 접촉되도록 형성된다. 이때, 확산 방지 전극(400)의 적어도 하나는 동일 평면 상에서 소정 간격 이격된 형태로 형성된다. 예를 들어, 확산 방지 전극(400)은 제 1 및 제 2 확산 방지 전극(410, 420)을 포함하고, 제 1 확산 방지 전극(410)은 제 9 시트(109) 상에서 소정 간격 이격되어 형성된 제 1a 및 제 1b 확산 방지 전극(411, 412)을 포함하며, 제 2 확산 방지 전극(420)은 제 10 시트(110) 상에서 소정 간격 이격되어 형성된 제 2a 및 제 2b 확산 방지 전극(421, 422)을 포함할 수 있다. 또한, 제 1a 및 제 1b 확산 방지 전극(411, 412)이 각각 제 1 및 제 2 외부 전극(4100, 4200)에 연결되고, 제 2a 및 제 2b 확산 방지 전극(421, 422)이 각각 제 1 및 제 2 외부 전극(4100, 4200)에 연결된다. 예를 들어, 제 1a 및 제 2a 확산 방지 전극(411, 421)이 제 1 외부 전극(4100)에 연결되고, 제 1b 및 제 2b 확산 방지 전극(412, 422)이 제 2 외부 전극(4200)에 연결된다. 이때, 도 3에 도시된 바와 같이 소정 간격 이격된 영역이 서로 엇갈리게 마련되고, 서로 다른 외부 전극(4000)과 연결된 제 1b 확산 방지 전극(412)과 제 2a 확산 방지 전극(421)이 소정 영역 중첩되므로 제 1b 확산 방지 전극(412)과 제 2a 확산 방지 전극(421) 사이에 캐패시턴스가 형성된다. 그런데, 제 1 및 제 2 확산 방지 전극(410, 420)은 소정 간격 이격된 영역이 서로 중첩되지 않도록 형성된다. 즉, 제 1 및 제 2 확산 방지 전극(410, 420) 각각의 소정 간격 이격된 영역이 서로 중첩되면 제 1 및 제 2 확산 방지 전극(410, 420) 사이에 캐패시턴스가 형성되지 않으므로 이격된 영역이 중첩되지 않도록 확산 방지 전극(410, 420)이 형성될 수 있다. 이렇게 다른 시트들과는 비유전율 및 TCC 변화율이 다른 제 10 시트(110)와 접촉되도록 동일 평면 상에 소정 간격 이격된 확산 방지 전극(400)이 형성됨으로써 제 10 시트(110)를 이루는 물질이 다른 시트로 확산되거나 다른 시트의 물질이 제 10 시트(110)로 확산되는 것을 방지할 수 있다. 비유전율 및 TCC 변화율이 다른 물질의 확산을 방지함으로써 TCC 변화율이 원하지 않게 변화되는 것을 방지할 수 있다. 즉, 비유전율 및 TCC 변화율이 다른 적어도 두 물질이 상호 확산하면 종래의 믹싱에 의한 원치않는 TCC의 변화와 유사한 특성이 발생될 수 있는데, 확산 방지 전극(400)이 형성됨으로써 이를 방지할 수 있다.
한편, 동일 평면 상에 이격되어 형성된 확산 방지 전극(400) 사이의 간격(A)은 캐패시터부(2000)의 그 이외의 시트(101 내지 104, 106 내지 109)의 두께(B)보다 크거나 같을 수 있다. 즉, 제 1a 및 제 1b 확산 방지 전극(411, 412) 사이의 간격(A1)과 제 2a 및 제 2b 확산 방지 전극(421, 422) 사이의 간격(A2)은 캐패시터부(2000)의 시트(101 내지 104, 106 내지 109)의 두께(B)보다 크거나 같을 수 있다(A≥B). 확산 방지 전극(400) 사이의 간격(A)이 시트(101 내지 104, 106 내지 109)보다 크거나 같게 형성됨으로써 파괴 전압(withstanding voltage)의 감소를 방지할 수 있고 파괴 전압의 제어를 용이하게 할 수 있다. 즉, 캐패시터부(2000)의 내부 전극(201 내지 206) 사이의 거리에 따라 파괴 전압이 조절될 수 있는데, 내부 전극(201 내지 206) 사이의 거리, 즉 시트 사이의 거리가 클수록 파괴 전압이 클 수 있다. 그런데, 동일 평면 상에 이격 형성된 확산 방지 전극(400) 사이의 거리(A)가 캐패시터부(2000)의 시트 사이의 거리(B)보다 작으면 파괴 전압이 낮아질 수 있고, 파괴 전압 조절이 어려울 수 있다. 즉, 확산 방지 전극(400)은 동일 평면 상에 이격되어 수평 방향으로 선(line) 대향되고, 내부 전극(200)은 수직 방향으로 면(face) 대향되므로 내부 전극 사이의 파괴 전압이 더 높을 수 있는데, 확산 방지 전극(400) 사이의 거리(A)가 내부 전극 사이의 거리(B)보다 좁으면 파괴 전압이 낮아질 수 있다. 따라서, 확산 방지 전극(400) 사이의 간격(A)이 내부 전극 사이의 간격(B)보다 크거나 같아야 파괴 전압이 낮아지지 않게 된다. 한편, 제 10 시트(110)을 제외한 캐패시터부(2000)의 나머지 시트들(101 내지 104, 106 내지 109)은 적어도 어느 하나가 다른 두께를 가질 수 있는데, 최소 두께를 갖는 시트의 두께보다 동일 평면 상에서 이격되어 형성된 확산 방지 전극(400) 사이의 간격(A)이 크거가 같을 수 있다. 한편, 제 1a 및 제 1b 확산 방지 전극(411, 412) 사이의 간격과 제 2a 및 제 2b 확산 방지 전극(421, 422) 사이의 간격은 같을 수도 있고, 다를 수도 있는데, 좁은 간격을 갖는 확산 방지 전극(400) 사이의 간격(A)이 캐패시터부(2000)의 나머지 시트들(101 내지 104, 106 내지 109)의 최소 두께보다 크거나 같을 수 있다.
또한, 수직 방향으로 이격된 확산 방지 전극(400) 사이에 캐패시턴스가 형성될 수 있다. 즉, 서로 다른 외부 전극(4000)과 연결된 제 1a 확산 방지 전극(411)과 제 2b 확산 방지 전극(422)는 소정 면적 중첩될 수 있는데, 이들의 중첩 면적에 따라 이들 사이의 캐패시턴스가 조절될 수 있다. 즉, 중첩 면적이 넓으면 캐패시턴스가 커지고 중첩 면적이 좁으면 캐패시턴스가 낮아질 수 있다. 또한, 제 10 시트(210)의 두께(D)에 따라 확산 방지 전극(400) 사이의 캐패시턴스가 조절될 수 있다.
따라서, 동일 평면 상에 형성된 확산 방지 전극 사이의 간격(A)과 캐패시터부(2000)의 시트(100)의 두께(B)에 따라 파괴 전압을 조절할 수 있고, 확산 방지 전극의 중첩 면적(C)과 다른 물질로 형성된 적어도 하나의 시트(110)의 두께(D)에 따라 캐패시턴스를 조절함으로써 TCC 변화율을 미세 조절할 수 있다.
비교 예
도 4 내지 도 10은 종래 예에 따른 TCC 변화율 그래프이다.
종래 예는 비유전율이 800이고 네가티브 TCC 변화율이 15%인 물질(A)과 비유전율이 80이고 포지티브 TCC 변화율이 1%인 물질(B)을 이용하여 TCC 변화율을 측정하였다. 여기서, A 물질은 X7R이고 B 물질은 COG이다. 종래 예는 각각 두개의 샘플을 이용하여 측정하였으며, 측정값은 그래프 하단에 표시하였다.
도 4는 비유전율이 800이고 네가티브 TCC 변화율이 15%인 물질(A), 즉 X7R의 온도에 따른 TCC 변화율을 나타낸 그래프로서, -20℃로부터 100℃까지 TCC 변화율이 온도에 따라 감소하는 네가티브 특성을 나타낸다.
도 5는 비유전율이 80이고 포지티브 TCC 변화율이 1%인 물질(B), 즉 COG의 온도에 따른 TCC 변화율을 나타낸 그래프로서, -20℃로부터 100℃까지 TCC 변화율이 온도에 따라 거의 일정하지만 미세하게 증가하는 포지티브 특성을 나타낸다.
상기한 바와 같이 네가티브 TCC 및 포지티브 TCC를 갖는 두 물질을 혼합, 즉 믹싱하면 이론적으로 비유전율이 높고 TCC 변화율이 큰 물질의 경향성을 위주로 비유전율이 낮고 TCC 변화율이 낮은 물질의 투입량이 많아질수록 네거티브 TCC의 기율기가 낮아질 것으로 예상되었다.
도 6은 비유전율이 800이고 네가티브 특성을 갖는 물질(A)과 비유전율이 80이고 포지티브 특성을 갖는 물질(B)을 90:10으로 혼합한 경우의 TCC 특성 그래프이다. 도시된 바와 같이 -20℃로부터 100℃까지 TCC 변화율이 온도에 따라 증가하는 포지티브 특성을 나타낸다. 즉, 이론적인 예상으로는 포지티브 특성을 갖는 물질이 적게 첨가되었으므로 네가티브 특성을 유지하면서 그래프의 기울기가 줄어들 것으로 예상하였지만, 예상과는 다르게 포지티브 특성을 가지면서 기울기가 큰 특성을 나타낸다.
도 7은 비유전율이 800이고 네가티브 특성을 갖는 물질(A)과 비유전율이 80이고 포지티브 특성을 갖는 물질(B)을 50:50으로 혼합한 경우의 TCC 특성 그래프이다. 도시된 바와 같이 -20℃로부터 100℃까지 TCC 변화율이 온도에 따라 증가하는 포지티브 특성을 나타낸다. 즉, 이론적인 예상으로는 네가티브 특성을 갖는 물질과 포지티브 특성을 갖는 물질이 동일한 양으로 혼합되었으므로 네가티브 또는 포지티브 특성을 유지하면서 그래프의 기울기가 줄어들 것으로 예상하였지만, 예상과는 다르게 포지티브 특성을 가지면서 기울기가 큰 특성을 나타낸다.
도 8은 비유전율이 800이고 네가티브 특성을 갖는 물질(A)과 비유전율이 80이고 포지티브 특성을 갖는 물질(B)을 10:90으로 혼합한 경우의 TCC 특성 그래프이다. 도시된 바와 같이 -20℃로부터 100℃까지 TCC 변화율이 온도에 따라 미세하게 증가하는 포지티브 특성을 나타낸다. 즉, 이론적인 예상으로는 네가티브 특성을 갖는 물질이 적게 혼합되었으므로 네가티브 특성을 가질 것으로 예상하였지만, 예상과는 다르게 포지티브 특성을 나타낸다.
도 9는 비유전율이 800이고 네가티브 특성을 갖는 물질(A)과 비유전율이 80이고 포지티브 특성을 갖는 물질(B)을 5:95으로 혼합한 경우의 TCC 특성 그래프이고, 도 10은 3:97로 혼합한 경우의 TCC 특성 그래프이다. TCC 변화율이 도 9에 도시된 바와 같이 온도에 따라 미세하게 증감하는 포지티브 특성을 나타내거나, 도 10에 도시된 바와 같이 미세하게 감소하는 네가티브 특성을 나타낸다. 즉, 이론적인 예상으로는 네가티브 특성을 갖는 물질이 적게 혼합되었으므로 포지티브 특성을 가질 것으로 예상하였지만, 예상과는 다르게 미세하게 증감하는 포지티브 또는 미세하게 감소하는 네가티브 특성을 나타낸다.
실시 예
도 11은 본 발명의 실시 예에 따른 비유전율이 800이고 네가티브 특성을 갖는 물질(A)과 비유전율이 80이고 포지티브 특성을 갖는 물질(B)을 편집 적층한 TCC 그래프이다. 즉, A 물질로 형성된 시트와 B 물질로 형성된 시트를 적층하여 TCC를 측정하였다. 도 11에 도시된 바와 같이 본 발명에 따른 편집 적층에 의해 B 물질의 특성인 네가티브 TCC에 A 물질의 특성인 적은 변화율을 갖는 TCC 변화율을 갖는다. 즉, A 물질과 B 물질을 편집 적층함으로써 이론과 유사한 TCC 변화율 특성을 얻을 수 있다.
한편, 본 발명은 내부 전극의 중첩 면적 면적, 시트 두께 등에 따라 TCC 변화율 및 캐패시턴스를 조절할 수 있다. 이러한 중첩 면적 및 시트 두께에 따른 TCC 변화율을 표 1과 도 12 내지 도 19를 이용하여 설명하면 다음과 같다.
[표 1]은 각각 다른 비유전율과 TCC 특성을 갖는 세가지 물질, 즉 A, B 및 C와 이들이 편집 적층에 의한 내부 전극의 중첩 면적 면적, 시트 두께에 따른 이론적인 캐패시턴스와 실제 캐패시턴스, 그리고 소정 온도(60℃)에서의 변화율을 나타낸 표이다. 즉, 비유전율이 800이고 네가티브 TCC를 갖는 A 물질과, 비유전율이 80이고 포지티브 TCC를 갖는 B 물질과, 비유전율이 1000이고 포지티브 TCC를 갖는 C 물질 각각의 특성과 편집 적층에 의한 특성을 표 1에 나타내었고, 이를 도 12 내지 도 19에 도시하였다. 여기서, A 및 C 물질은 X7R이고, B 물질은 COG이다. 즉, X7R은 BaTiO3, Co3O4, La2O3, Nb2O5, ZnO, Bi2O3, NiO, Cr2O3, BaCO3, WO 중에서 1종 이상의 혼합물일 수 있는데, 상기 물질의 혼합량 또는 상대적인 비율을 조절함으로써 비유전율 및 TCC 변화율을 조절할 수 있고, 그에 따라 A 및 C는 비유전율 및 TCC 변화가 다른 X7R을 이용하였다.
A 물질 및 B 물질의 조합 1 내지 4를 비교하면, A의 중첩 면적이 증가할수록 이론 캐패시턴스와 실제 캐패시턴스가 증가하는 것을 알 수 있다. 또한, A의 두께가 증가되면 이론 캐패시턴스와 실제 캐패시턴스가 감소하는 것을 알 수 있다. 이에 따른 그래프를 도 12 내지 도 15에 도시하였다.
B 물질 및 C 물질의 조합 1 내지 4를 비교하면, C의 중첩 면적이 증가할수록 이론 캐패시턴스와 실제 캐패시턴스가 증가하는 것을 알 수 있다. 또한, C의 두께가 증가되면 이론 캐패시턴스와 실제 캐패시턴스가 증가하는 것을 알 수 있다. 이에 따른 그래프를 도 16 내지 도 19에 도시하였다.
조성 비유전율 TCC 중첩 면적(㎟) 시트 두께(㎛) 이론 캐패시턴스 실제 캐패시턴스 변화율
(%)@60℃		 변경내용
A 800 negative 0.234 17 97.4㎊ 92.3㎊ -11.76%
B 80 positive 2.182 17 90.9㎊ 84.7㎊ 0.08%
C 1000 positive 0.185 17 96.3㎊ 90.1㎊ 3.15%
A-B 조합 1 800
negative
 0.030 17 94.3㎊
(A/(A+B)=13%)		 91.7㎊
 -1.46%
 중첩면적
80 1.967 17
A-B 조합 2 800
negative
 0.120 17 97.6㎊
(A/(A+B)=51%)		 94.3㎊
 -5.96%
 중첩면적
80 1.146 17
A-B 조합 3 800
negative
 0.800 25.5 99.3㎊
(A/(A+B)=22%)		 97.8㎊
 -2.64%
 중첩면적 및 시트 두께
80 1.852 17
A-B 조합 4 800
negative
 0.154 34 100.2㎊
(A/(A+B)=31%)		 94.5㎊
 -3.59%
 중첩면적 및 시트 두께
80 1.637 17
B-C 조합 1 80
positive
 1.967 17 96.6㎊
(C/(B+C)=15%)		 91.3㎊
 0.54%
 중첩면적
1000 0.030 18
B-C 조합 2 80
positive
 1.146 17 106.7㎊
(C/(B+C)=51%)		 100.2㎊
 1.65%
 중첩면적
1000 0.120 18
B-C 조합 3 80
positive
 1.852 17 103.3㎊
(C/(B+C)=25%)		 98.4㎊
 0.85%
 중첩면적 및 시트 두께
1000 0.800 27
B-C 조합 4 80
positive
 1.637 17 106.6㎊
(C/(B+C)=35%)		 101.9㎊
 1.16%
 중첩면적 및 시트 두께
1000 0.154 36
상기한 바와 같은 본 발명의 실시 예들에 따른 적층형 소자는 도 20에 도시된 바와 같이 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 마련될 수 있다. 즉, 외부 전극(4000)의 어느 하나가 내부 회로(20)에 연결될 수 있고, 다른 하나가 전자기기의 금속 케이스(10)에 연결될 수 있다. 예를 들어, 제 1 외부 전극(4100)이 내부 회로(20)에 연결되고, 제 2 외부 전극(4200)이 금속 케이스(10)에 연결될 수 있다. 이때, 내부 회로(20) 내에 접지 단자가 마련될 수 있고, 내부 회로(20) 이외의 영역에 접지 단자가 마련될 수 있다. 예를 들어, 금속 케이스(10)와 내부 회로(20) 사이에 접지 단자가 마련될 수 있다. 따라서, 적층형 소자는 내부 회로(20)를 통해 접지 단자와 연결될 수 있고, 내부 회로(20)와 접지 단자 사이에 병렬 접속될 수 있다. 한편, 적층형 소자와 내부 회로(20) 사이에 적어도 하나의 수동 소자, 예를 들어 다이오드 등이 마련될 수 있다. 또한, 도 21에 도시된 바와 같이 제 2 외부 전극(4200)과 금속 케이스(10) 사이에 콘택터, 도전성 가스켓 등의 도전성 부재를 이용한 콘택부(30)가 더 마련될 수 있다. 따라서, 전자기기 내부, 예를 들어 내부 회로(20) 또는 접지 단자로부터 금속 케이스(10)로 전달되는 감전 전압을 차단할 수 있고, 외부로부터 내부 회로(20)로 인가되는 ESD 등의 과전압을 접지 단자로 통과시킬 수 있다. 즉, 본 발명의 적층형 소자는 정격 전압 및 감전 전압에서는 외부 전극(4000) 사이에서 전류가 흐르지 못하고, ESD 전압에서는 과전압 보호층(320)를 통해 전류가 흘러 과전압이 접지 단자로 통과된다. 한편, 적층형 소자는 방전 개시 전압이 정격 전압보다 높고 ESD 전압보다 낮을 수 있다. 예를 들어, 적층형 소자는 정격 전압이 100V 내지 240V일 수 있고, 감전 전압은 회로의 동작 전압과 같거나 높을 수 있으며, 외부의 정전기 등에 의해 발생되는 ESD 전압은 감전 전압보다 높을 수 있다. 또한, 외부로부터의 통신 신호, 즉 교류 주파수는 내부 전극(200) 사이에 형성되는 캐패시터에 의해 내부 회로(20)로 전달될 수 있다. 따라서, 별도의 안테나가 마련되지 않고 금속 케이스(10)를 안테나로 이용하는 경우에도 외부로부터 통신 신호를 인가받을 수 있다. 결국, 본 발명에 따른 적층형 소자는 감전 전압을 차단하고, ESD 전압을 접지 단자로 통과시키며, 통신 신호를 내부 회로로 인가할 수 있다.
또한, 본 발명의 일 실시 예에 따른 적층형 소자는 내압 특성이 높은 시트를 복수 적층하여 적층체(1000)를 형성함으로써 불량 충전기에 의한 내부 회로(20)에서 금속 케이스(10)로의 예를 들어 310V의 감전 전압이 유입될 때 누설 전류가 흐르지 않도록 절연 저항 상태를 유지할 수 있고, 과전압 보호층(320) 역시 금속 케이스(10)에서 내부 회로(20)로의 과전압 유입 시 과전압을 통과시켜 소자의 파손없이 높은 절연 저항 상태를 유지할 수 있다. 즉, 과전압 보호층(320)는 다공성 구조로 이루어져 미세 기공을 통해 전류를 흐르게 하는 다공성 절연 물질을 포함하고, 에너지 레벨을 낮춰 전기 에너지를 열 에너지로 변환시키는 도전성 물질을 더 포함함으로써 외부로부터 유입되는 과전압을 통과시켜 회로를 보호할 수 있다. 따라서, 과전압에 의해서도 절연 파괴되지 않고, 그에 따라 금속 케이스(10)를 구비하는 전자기기 내에 마련되어 불량 충전기에서 발생된 감전 전압이 전자기기의 금속 케이스(10)를 통해 사용자에게 전달되는 것을 지속적으로 방지할 수 있다. 한편, 일반적인 MLCC(Multi Layer Capacitance Circuit)는 감전 전압은 보호하지만 ESD에는 취약한 소자로 이는 반복적인 ESD 인가 시 전하 차징(Charging)에 의한 누설 포인트(Leak point)로 스파크(Spark)가 발생하여 소자 파손 현상이 발생될 수 있다. 그러나, 본 발명은 내부 전극(200) 사이에 다공성 절연 물질을 포함하는 과전압 보호층(320)가 형성됨으로써 과전압을 과전압 보호층(320)를 통해 통과시킴으로써 본체(100)의 적어도 일부가 파괴되지 않는다.
또한, 과전압 보호부(3000)의 유전율 또는 비유전율을 캐패시터부(2000)보다 높게 함으로써 높은 품질 계수와 낮은 방전 개시 전압의 상반되는 두 특성을 동시에 가질 수 있다. 즉, 캐패시터부(2000)의 유전율 또는 비유전율은 작게 함으로써 품질 계수를 높일 수 있고, 과전압 보호부(3000)의 유전율 또는 비유전율을 크게 함으로써 방전 개시 전압을 낮출 수 있다. 따라서, 캐패시터부(2000) 및 과전압 보호부(3000)가 적층체(1000) 내에 형성된 적층형 소자를 안테나 매칭용으로 이용할 수 있다.
그리고, 외부 전극(4000)과 내부 전극(200)이 중첩되도록 형성할 수도 있고, 그에 따라 외부 전극(4000)과 내부 전극(200) 사이에 소정의 기생 캐패시턴스가 생성될 수 있다. 따라서, 외부 전극(4000)과 내부 전극(200)의 중첩 면적을 조절함으로써 적층형 소자의 캐패시턴스를 조절할 수 있다. 그런데, 적층형 소자의 캐패시턴스는 전자기기 내의 안테나 성능에 영향을 미치게 되므로 적층형 소자의 캐패시턴스의 산포를 바람직하게는 5% 이내로 유지하기 위해 높은 유전율을 가진 시트(100)를 이용하게 된다. 따라서, 시트(100)의 유전율이 높을수록 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향이 증가하게 된다. 그러나, 최외곽에 위치하는 시트의 유전율이 그 사이의 나머지 시트들의 유전율보다 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향을 감소시킬 수 있다.
본 발명은 스마트 폰의 전자기기 내에 마련되어 외부로부터 인가되는 ESD 등의 과전압으로부터 전자기기를 보호하고, 전자기기 내부로부터의 누설 전류를 차단하여 사용자를 보호하는 적층형 소자를 예로 들어 설명하였다. 그러나, 본 발명의 적층형 소자는 스마트 폰 이외에 각종 전기전자 기기 내에 마련되어 적어 둘 이상의 보호 기능을 수행할 수 있다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
1000 : 적층체 2000 : 캐패시터부
3000 : 과전압 보호부 4000 : 외부 전극

Claims (15)

  1. 복수의 시트가 적층된 적층체;
    상기 적층체 내부에 형성된 복수의 내부 전극을 포함하는 캐패시터부; 및
    상기 적층체 외부에 마련되어 상기 내부 전극와 연결되는 외부 전극을 포함하고,
    상기 복수의 시트 중 적어도 하나의 시트는 나머지 시트들과 TCC(캐패시턴스의 온도 계수)가 다른 적층형 소자.
  2. 청구항 1에 있어서, 상기 복수의 시트 중 적어도 하나의 시트는 나머지 시트들과 비유전율이 다른 적층형 소자.
  3. 청구항 2에 있어서, 상기 TCC가 다른 적어도 하나의 시트는 나머지 시트들과 비유전율이 다른 적층형 소자.
  4. 청구항 1에 있어서, 상기 TCC가 다른 시트의 두께 및 이와 접촉 형성된 내부 전극의 중첩 면적에 따라 TCC 변화율이 조절되는 적층형 소자.
  5. 청구항 1에 있어서, 상기 TCC가 다른 시트와 접촉 형성되며 동일 평면 상에 소정 간격 이격되어 형성된 확산 방지 전극을 더 포함하는 적층형 소자.
  6. 청구항 5에 있어서, 상기 확산 방지 전극은 동일 평면 상의 이격 거리가 나머지 시트의 두께보다 크거나 같은 적층형 소자.
  7. 청구항 6에 있어서, 상기 TCC가 다른 시트의 두께 및 상기 확산 방지 전극의 중첩 면적에 따라 TCC 변화율이 조절되는 적층형 소자.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서, 1% 이하의 포지티브 또는 네가티브 TCC 변화율을 갖는 적층형 소자.
  9. 청구항 8에 있어서, 상기 적층체 내부에 마련된 적어도 하나의 기능층을 더 포함하는 적층형 소자.
  10. 청구항 9에 있어서, 상기 기능층은 저항, 노이즈 필터, 인덕터 및 과전압 보호부를 포함하는 적층형 소자.
  11. 청구항 10에 있어서, 상기 과전압 보호부는 적어도 두개의 방전 전극과, 상기 방전 전극 사이에 형성된 적어도 하나의 과전압 보호층을 포함하는 적층형 소자.
  12. 청구항 10 기재의 적층형 소자를 구비하는 전자기기.
  13. 청구항 12에 있어서, 상기 적층형 소자는 캐패시터부와 과전압 보호부를 포함하여 사용자가 접촉 가능한 도전체와 내부 회로 사이에 마련된 전자기기.
  14. 청구항 13에 있어서, 상기 적층형 소자는 통신 신호를 전달하고 감전 전압 및 과전압을 방호하는 전자기기.
  15. 청구항 13에 있어서, 상기 도전체와 상기 적층형 소자 사이에 마련된 적어도 하나의 도전성 부재를 더 포함하고, 상기 적층형 소자는 접지 단자와 연결되거나 수동 소자를 통해 접지 단자와 연결된 전자기기.
KR1020170127912A 2017-09-29 2017-09-29 적층형 소자 및 이를 구비하는 전자기기 KR102053355B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170127912A KR102053355B1 (ko) 2017-09-29 2017-09-29 적층형 소자 및 이를 구비하는 전자기기
CN201880062800.2A CN111149181A (zh) 2017-09-29 2018-07-12 堆叠元件和具有其的电子装置
PCT/KR2018/007913 WO2019066221A1 (ko) 2017-09-29 2018-07-12 적층형 소자 및 이를 구비하는 전자기기
US16/647,007 US20200211781A1 (en) 2017-09-29 2018-07-12 Stacked element and electronic device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127912A KR102053355B1 (ko) 2017-09-29 2017-09-29 적층형 소자 및 이를 구비하는 전자기기

Publications (2)

Publication Number Publication Date
KR20190037997A true KR20190037997A (ko) 2019-04-08
KR102053355B1 KR102053355B1 (ko) 2019-12-06

Family

ID=65901731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127912A KR102053355B1 (ko) 2017-09-29 2017-09-29 적층형 소자 및 이를 구비하는 전자기기

Country Status (4)

Country Link
US (1) US20200211781A1 (ko)
KR (1) KR102053355B1 (ko)
CN (1) CN111149181A (ko)
WO (1) WO2019066221A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102562247B1 (ko) * 2021-01-04 2023-08-01 삼화콘덴서공업주식회사 내충격성이 향상되는 적층 세라믹 콘덴서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486510A (en) * 1987-09-29 1989-03-31 Mitsubishi Mining & Cement Co Laminated ceramic capacitor and manufacture thereof
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
KR20160131951A (ko) * 2015-05-07 2016-11-16 주식회사 모다이노칩 감전 방지 소자 및 이를 구비하는 전자기기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920026B1 (ko) * 2007-10-16 2009-10-05 주식회사 쎄라텍 자성체 및 유전체 복합 전자 부품
KR101066456B1 (ko) * 2009-03-09 2011-09-23 주식회사 이노칩테크놀로지 회로 보호 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486510A (en) * 1987-09-29 1989-03-31 Mitsubishi Mining & Cement Co Laminated ceramic capacitor and manufacture thereof
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
KR20160131951A (ko) * 2015-05-07 2016-11-16 주식회사 모다이노칩 감전 방지 소자 및 이를 구비하는 전자기기
KR20160131843A (ko) 2015-05-07 2016-11-16 주식회사 모다이노칩 적층체 소자

Also Published As

Publication number Publication date
CN111149181A (zh) 2020-05-12
KR102053355B1 (ko) 2019-12-06
WO2019066221A1 (ko) 2019-04-04
US20200211781A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
KR101808797B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
KR101760877B1 (ko) 복합 소자 및 이를 구비하는 전자기기
US7167352B2 (en) Multilayer chip varistor
KR101828991B1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
KR20170135146A (ko) 감전 방지 컨택터
KR101949442B1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR101900881B1 (ko) 적층형 소자
KR102053355B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
KR101789243B1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
KR20180065008A (ko) 복합 보호 소자 및 이를 구비하는 전자기기
JPH056805A (ja) チツプ型バリスタ
KR101934084B1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR20180044018A (ko) 회로 보호 소자
KR101808796B1 (ko) 적층형 소자
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR101444613B1 (ko) 복합 도전성 분말, 이를 포함하는 외부전극용 도전성 페이스트 및 적층 세라믹 커패시터의 제조방법
KR101853229B1 (ko) 복합 전자 부품
TWI645532B (zh) 晶片構件及其製造方法
KR101781573B1 (ko) 적층형 소자
KR20170135235A (ko) 복합 전자 부품
KR20200117843A (ko) 복합 소자 및 이를 구비하는 전자기기
KR101842211B1 (ko) 감전 방지 컨택터 및 이를 구비하는 전자기기
KR20180066003A (ko) 감전 방지 컨택터
KR20170142969A (ko) 복합 전자 부품
KR20170126840A (ko) 적층형 소자 및 이를 구비하는 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant