KR20190033634A - 초전도체 디바이스 상호연결 구조 - Google Patents
초전도체 디바이스 상호연결 구조 Download PDFInfo
- Publication number
- KR20190033634A KR20190033634A KR1020197007405A KR20197007405A KR20190033634A KR 20190033634 A KR20190033634 A KR 20190033634A KR 1020197007405 A KR1020197007405 A KR 1020197007405A KR 20197007405 A KR20197007405 A KR 20197007405A KR 20190033634 A KR20190033634 A KR 20190033634A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dielectric layer
- contact
- base electrode
- forming
- Prior art date
Links
- 239000002887 superconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000010955 niobium Substances 0.000 claims description 33
- 229910052758 niobium Inorganic materials 0.000 claims description 31
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 31
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H01L39/2493—
-
- H01L39/025—
-
- H01L39/125—
-
- H01L39/223—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
- H10N60/855—Ceramic superconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
초전도체 디바이스 상호연결 구조를 형성하는 방법이 제공된다. 방법은, 기판 위에 놓이게 제1 유전체 층을 형성하는 단계, 및 제1 유전체 층에 베이스 전극을 형성하는 단계를 포함하며, 베이스 전극은 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는다. 방법은, 베이스 전극 위에 조셉슨 접합(JJ)을 형성하는 단계, JJ, 베이스 전극 및 제1 유전체 층 위에 제2 유전체 층을 증착시키는 단계, 및 제1 콘택을 JJ의 제1 단부에 전기적으로 커플링시키도록 베이스 전극으로의 제2 유전체 층을 통한 제1 콘택을 형성하고, JJ의 제2 단부로의 제2 유전체 층을 통한 제2 콘택을 형성하는 단계를 더 포함한다.
Description
관련 출원들
본 출원은, 2016년 8월 16일자로 출원된 미국 특허 출원 제15/238375호로부터의 우선권을 주장하며, 그 출원은 그 전체가 본 명세서에 포함된다.
본 발명은 일반적으로 초전도체들에 관한 것으로, 더 상세하게는 초전도체 디바이스 상호연결 구조에 관한 것이다.
초전도 회로들은, 통신 신호 무결성 또는 컴퓨팅 전력이 필요한 국가 보안 애플리케이션들에 상당한 향상들을 제공하는 것으로 예상되는 양자 컴퓨팅 및 암호화 애플리케이션들에 대해 제안된 선두 기술들 중 하나이다. 그들은 100 켈빈 미만의 온도에서 동작된다. 초전도 디바이스들의 제조에 대한 노력들은 주로 대학 또는 정부 연구 실험실들로 한정되어 왔으며, 초전도 디바이스들의 대량 생산에 대해서는 거의 발표되지 않았다. 따라서, 이들 실험실들에서 초전도 디바이스들을 제조하는 데 사용되는 많은 방법들은 신속하고 일관된 제조가 가능하지 않은 프로세스들 또는 장비를 이용한다. 더욱이, 낮은 온도 프로세싱에 대한 필요성은 현재, 초전도 디바이스들의 대량 생산에 대한 더 현저한 장애물들 중 하나를 제시한다.
초전도 회로들에서 이용되는 일반적인 디바이스들 중 하나는 조셉슨 접합(JJ)이다. 오늘날의 통상적인 조셉슨 접합(JJ)들은, 대형 링의 형태로 JJ 주위에 보호용의 두꺼운 패시베이션(passivation) 층을 형성하기 위해 매우 부식성의 전기화학 배스(bath)를 사용하는 자체-정렬된 양극산화(anodization) 프로세스를 사용하여 형성된다. 산화된 초전도 재료의 이러한 두꺼운 링은 JJ의 활성 부분과 최상부 전극 배선 사이에 절연체를 형성한다. 더욱이, JJ를 형성하기 위한 레거시 프로세싱 기법들의 사용은 큰 지형 문제점들 및 그에 따른 JJ의 수율 및 신뢰성에 대한 문제점들을 초래한다. 양극산화 프로세스의 사용은, JJ 링으로부터 이격된 블랭킷(blanket) 양극산화 층을 마스킹 및 에칭할 필요성으로 인해 비교적 큰 JJ 영역을 초래한다. 이들 프로세스들 둘 모두는 집적 회로의 밀도 및 기능을 제한하는 대략 1um 직경의 최소 사이즈의 JJ를 유발한다.
일 예에서, 초전도체 디바이스 상호연결 구조를 형성하는 방법이 제공된다. 방법은, 기판 위에 놓이게 제1 유전체 층을 형성하는 단계, 및 제1 유전체 층에 베이스(base) 전극을 형성하는 단계를 포함하며, 베이스 전극은 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는다. 방법은, 베이스 전극 위에 조셉슨 접합(JJ)을 형성하는 단계, JJ, 베이스 전극 및 제1 유전체 층 위에 제2 유전체 층을 증착시키는 단계, 및 제1 콘택(contact)을 JJ의 제1 단부에 전기적으로 커플링시키도록 베이스 전극으로의 제2 유전체 층을 통한 제1 콘택을 형성하고, JJ의 제2 단부로의 제2 유전체 층을 통한 제2 콘택을 형성하는 단계를 더 포함한다.
또 다른 예에서, 초전도체 디바이스 상호연결 구조를 형성하기 위한 방법이 제공된다. 방법은, 기판 위에 놓이게 제1 유전체 층을 형성하는 단계, 제1 유전체 층에 니오븀 베이스 전극을 형성하는 단계 ― 니오븀 베이스 전극은 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 가짐 ―, 베이스 전극 및 제1 유전체 층 위에 알루미늄 층을 증착시키는 단계, 및 알루미늄 층의 최상부 표면 상에 알루미늄 산화물 층을 형성하기 위해 알루미늄 층을 산화시키는 단계를 포함한다. 방법은, 알루미늄 산화물 층 위에 니오븀 층을 형성하는 단계, JJ의 치수들을 정의하기 위해 니오븀 층 위에 포토레지스트 재료층을 증착 및 패턴화시키는 단계, 및 정의된 치수들에 기초하여 JJ를 형성하기 위해 니오븀 층, 알루미늄 산화물 층 및 알루미늄 층을 에칭시키고, 그에 따라 니오븀 층, 알루미늄 산화물 층 및 알루미늄 층의 나머지 부분들을 제거하는 단계를 더 포함한다. 방법은, 포토레지스트 재료층을 스트리핑(strip)시키는 단계, JJ, 베이스 전극 및 제1 유전체 층 위에 제2 유전체 층을 증착시키는 단계, 제1 콘택을 JJ의 제1 단부에 전기적으로 커플링시키도록 베이스 전극으로의 제2 유전체 층을 통한 제1 콘택을 형성하고, JJ의 제2 단부로의 제2 유전체 층을 통한 제2 콘택을 형성하는 단계, 및 제1 콘택 위에 놓이게 제1 전도성 라인을 형성하고 제2 콘택 위에 놓이게 제2 전도성 라인을 형성하는 단계를 더 포함하며, 제1 전도성 라인 및 제2 전도성 라인은 제2 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는다.
다른 예에서, 초전도체 디바이스 상호연결 구조가 제공된다. 구조는, 기판 위에 놓인 제1 유전체 층, 제1 유전체 층에 배치되고 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는 니오븀 베이스 전극, 및 베이스 전극 위에 그리고 그와 접촉하게 배치된 JJ를 포함한다. 구조는, JJ, 베이스 전극 및 제1 유전체 층을 오버레이(overlay)하는 제2 유전체 층, 제1 콘택을 JJ의 제1 단부에 전기적으로 커플링시키도록 제2 유전체 층을 통해 제2 유전체 층의 최상부 표면으로부터 베이스 전극으로 연장되는 제1 콘택, 및 제2 유전체 층을 통해 JJ의 제2 단부로 연장되는 제2 콘택을 더 포함한다.
도 1은 초전도체 디바이스 상호연결 구조의 단면도를 예시한다.
도 2는 자신의 초기 제조 스테이지들에서의 초전도체 구조의 일 예의 개략적인 단면도를 예시한다.
도 3은 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 2의 구조의 개략적인 단면도를 예시한다.
도 4는 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 3의 구조의 개략적인 단면도를 예시한다.
도 5는 콘택 재료 충전 이후의 도 4의 구조의 개략적인 단면도를 예시한다.
도 6은 화학적 기계적 연마를 경험한 이후의 도 5의 구조의 개략적인 단면도를 예시한다.
도 7은 3층(trilayer)의 형성을 경험한 이후의 도 6의 구조의 개략적인 단면도를 예시한다.
도 8은 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 7의 구조의 개략적인 단면도를 예시한다.
도 9는 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 8의 구조의 개략적인 단면도를 예시한다.
도 10은 제2 유전체 층의 증착을 경험한 이후, 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 9의 구조의 개략적인 단면도를 예시한다.
도 11은 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 10의 구조의 개략적인 단면도를 예시한다.
도 12는 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 11의 구조의 개략적인 단면도를 예시한다.
도 13은 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 12의 구조의 개략적인 단면도를 예시한다.
도 14는 콘택 재료 충전 이후의 도 13의 구조의 개략적인 단면도를 예시한다.
도 15는 화학적 기계적 연마를 경험한 이후의 도 14의 구조의 개략적인 단면도를 예시한다.
도 2는 자신의 초기 제조 스테이지들에서의 초전도체 구조의 일 예의 개략적인 단면도를 예시한다.
도 3은 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 2의 구조의 개략적인 단면도를 예시한다.
도 4는 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 3의 구조의 개략적인 단면도를 예시한다.
도 5는 콘택 재료 충전 이후의 도 4의 구조의 개략적인 단면도를 예시한다.
도 6은 화학적 기계적 연마를 경험한 이후의 도 5의 구조의 개략적인 단면도를 예시한다.
도 7은 3층(trilayer)의 형성을 경험한 이후의 도 6의 구조의 개략적인 단면도를 예시한다.
도 8은 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 7의 구조의 개략적인 단면도를 예시한다.
도 9는 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 8의 구조의 개략적인 단면도를 예시한다.
도 10은 제2 유전체 층의 증착을 경험한 이후, 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 9의 구조의 개략적인 단면도를 예시한다.
도 11은 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 10의 구조의 개략적인 단면도를 예시한다.
도 12는 포토레지스트 재료층이 증착 및 패턴화된 이후 그리고 에칭 프로세스를 경험하는 동안의 도 11의 구조의 개략적인 단면도를 예시한다.
도 13은 에칭 프로세스 이후 그리고 포토레지스트 재료층이 스트리핑된 이후의 도 12의 구조의 개략적인 단면도를 예시한다.
도 14는 콘택 재료 충전 이후의 도 13의 구조의 개략적인 단면도를 예시한다.
도 15는 화학적 기계적 연마를 경험한 이후의 도 14의 구조의 개략적인 단면도를 예시한다.
본 발명은 초전도체 디바이스(예를 들어, 조셉슨 접합(JJ)) 상호연결 구조 및 이를 형성하기 위한 방법에 관한 것이다. 방법은 평탄화된 초전도 상호연결 및 유전체에 스케일러블 JJ 프로세스를 통합한다. 구체적으로, 방법은 고밀도 멀티레벨 상호연결 서브미크론 기술로 스케일링하기 위해 니오븀 기반 초전도 JJ(예를 들어, Nb/Al/AlOx/Nb)를 듀얼 다마신(dual damascene) 프로세스로 통합한다. 방법은, 유전체 표면으로 연장되는 카운터-전극과 함께 JJ의 제1 단부에 커플링된 베이스 전극으로서의 초전도 재료의 듀얼 다마신 형성을 이용하며, 그에 의해, 그 자체를 고밀도 배선을 위한 다층 상호연결 방식에 부여한다. 또한, 활성 접합 영역은 하부 초전도 트레이스(trace)의 최상부 상에 형성되며, 어떠한 여분의 절연층도 요구하지 않는다. 최상부 전극은 접합 직경보다 작은 비아(콘택)를 사용하여 JJ의 제2 단부에 연결되며, 따라서 JJ 밀도를 증가시킨다.
도 1은 초전도체 디바이스 JJ 상호연결 구조(10)의 단면도를 예시한다. 초전도체 디바이스 구조(10)는 기판(12) 위에 놓인 활성층(14)을 포함한다. 기판(12)은 실리콘, 유리 또는 다른 기판 재료로 형성될 수 있다. 활성층(14)은 바닥층(ground layer) 또는 디바이스 층일 수 있다. 제1 유전체 층(16)은 활성층(14) 위에 놓이고, 제2 유전체 층(20)은 제1 유전체 층(16) 위에 놓인다. 제1 및 제2 유전체 층들 둘 모두는, JJ들의 형성에서 통상적으로 이용되는 낮은 온도들(예를 들어, 섭씨 160도 이하)에서 이용될 수 있는 낮은 온도 유전체 재료로 형성된다.
베이스 전극(18)은 제1 유전체 층에 매립된다. JJ(30)는 베이스 전극(18)의 제1 단부 부근에서 베이스 전극(18) 위에 배치되고, 제2 유전체 층(20)에 매립된다. 산화된 최상부 표면을 갖고 니오븀 층으로 캡핑(cap)된 얇은 알루미늄 층은 JJ(30)를 형성하기 위해 베이스 전극(18)과 함께 3층 스택을 형성한다. 카운터 전극이 JJ(30)의 제1 단부에 전기적으로 커플링되도록, 제1 전도성 콘택(22)은 제2 단부에서 베이스 전극(18)으로부터, 제1 전도성 라인(26)으로부터 형성된 카운터 전극으로 연장된다. 제2 전도성 콘택(24)은 JJ(30)의 제2 단부로부터, 제2 전도성 라인(28)으로부터 형성된 최상부 전극으로 연장된다. 제2 전도성 콘택(24)은 접합 직경보다 작고, 따라서 JJ 밀도를 증가시킨다. 콘택들 및 전도성 라인들 각각은 니오븀과 같은 초전도 재료로 형성된다.
이제 도 2 내지 도 10을 참조하면, 제조가 도 1의 초전도 디바이스에서의 상호연결들의 형성과 관련하여 논의된다. 본 예가 절연 유전체에서의 초전도 금속의 단일 또는 듀얼 다마신 층 중 어느 하나의 형성으로 시작하는 프로세스 흐름에 대해 논의됨을 인식할 것이다. JJ가 먼저 형성되면 그것은 아래에 도시된 바와 같이 단일 다마신이거나, 또는 멀티-레벨 상호연결 내에 삽입되면 듀얼 다마신일 것이다. 본 예는 최하부 전극을 형성하기 위해 유전체 박막으로 에칭되는 단일 다마신 트렌치, 이어서 최상부 전극을 형성하기 위한 듀얼 다마신 프로세스에 대해 예시될 것이다.
도 2는 자신의 초기 제조 스테이지들에서의 초전도체 구조(50)를 예시한다. 초전도체 구조(50)는 하부 기판(52)을 오버레이하는 활성층(54), 이를테면 바닥층 또는 디바이스 층을 포함한다. 하부 기판(52)은, 예를 들어, 활성층(54) 및 후속의 위에 놓인 층들에 대한 기계적 지지부를 제공하는 실리콘 또는 유리 웨이퍼일 수 있다. 제1 유전체 층(56)은 활성층(54) 위에 형성된다. 제1 유전체 층(56)을 형성하기 위한 임의의 적합한 기법, 이를테면, 상호연결 층을 제공하기에 적합한 두께에 대해 낮은 압력 화학 기상 증착(LPCVD), 플라즈마 강화된 화학 기상 증착(PECVD), 고밀도 화학적 플라즈마 기상 증착(HDPCVD), 스퍼터링 또는 스핀-온(spin-on) 기법들이 이용될 수 있다. 대안적으로, 제1 유전체 층(56)은 기판(50) 바로 위에 형성될 수 있다.
다음으로 도 3에 예시된 바와 같이, 포토레지스트 재료층(58)은 구조를 커버하기 위해 도포되고, 이어서 트렌치 패턴에 따라 포토레지스트 재료층(58)에서 트렌치 개구(60)를 노출시키도록 패턴화 및 현상된다. 포토레지스트 재료층(58)은, 포토레지스트 재료층(58)을 패턴화시키는 데 사용되는 방사선의 파장에 대응하여 변하는 두께를 가질 수 있다. 포토레지스트 재료층(58)은 스핀-코딩 또는 스핀 캐스팅(spin casting) 증착 기법들을 통해 유전체 층(56) 위에 형성되고, (예를 들어, DUV(deep ultraviolet) 조사를 통해) 선택적으로 조사 및 현상되어, 트렌치 개구(60)를 형성할 수 있다.
도 3은 또한, 포토레지스트 재료층(58) 내의 트렌치 패턴에 기초하여 유전체 층(56)에서 연장된 트렌치 개구들(62)(도 4)을 형성하기 위해 유전체 층(56) 상에서의 에칭(110)(예를 들어, 이방성 반응 이온 에칭(RIE))의 수행을 예시한다. 에칭 단계(110)는 건식 에칭이며, 하부의 활성층(54) 및 위에 놓인 포토레지스트 재료층(58)보다 더 빠른 레이트로 하부의 유전체 층(56)을 선택적으로 에칭시키는 에천트를 이용할 수 있다. 예를 들어, 제1 유전체 층(56)은, 패턴화된 포토레지스트 재료층(58)의 마스크 패턴을 복제하여, 그에 의해 연장된 트렌치 개구(62)를 생성하기 위해, 상업적으로 이용가능한 에처(etcher), 이를테면 평행 플레이트 RIE 장치 또는 대안적으로는 전자 사이클로트론 공진(ECR) 플라즈마 리액터에서 플라즈마 가스(들), 본 명세서에서는 플루오린 이온들을 함유하는 탄소 테트라플루오라이드(CF4)를 이용하여 이방성 에칭될 수 있다. 그 후, 포토레지스트 재료층(58)은 도 4에 도시된 구조를 초래하기 위해 (예를 들어, O2 플라즈마에서 애싱(ashing)하여) 스트리핑된다.
다음으로, 구조는 도 5의 결과적인 구조를 형성하기 위해 니오븀과 같은 초전도 재료(64)를 트렌치(62)로 증착시키도록 콘택 재료 충전을 경험한다. 콘택 재료 충전물은 표준 콘택 재료 증착을 이용하여 증착될 수 있다. 콘택 재료 충전물의 증착에 후속하여, 초전도 재료(64)는 유전체 층(56)의 표면 레벨 아래로 화학적 기계적 연마(CMP)를 통해 연마되어, 베이스 전극(66)을 형성하고 도 6의 결과적인 구조를 제공한다.
다음의 접합 재료들은 도 6의 구조의 연마된 표면 위에 증착된다. 도 7의 예에서, 얇은 알루미늄 층(68)이 증착되고 산화되어 산화된 최상부 표면(69)을 형성하고, 니오븀 층(70)으로 캡핑되어 3층 스택(71)을 형성한다. 얇은 산화된 알루미늄은 터널 장벽을 형성하며, 니오븀 근접 효과는 JJ의 임계 전류에 둘 모두가 영향을 주는 갭 전압을 설정한다. JJ는 3층 스택(71) 위에서 DUV(Deep Ultraviolet) 포토리소그래피 패턴화를 사용하여 정의된다. 도 8에 예시된 바와 같이, 포토레지스트 재료층(72)은 구조의 일부를 커버하도록 도포되고, 이어서 패턴화 및 현상되어, JJ가 형성될 곳을 제외한 모든 곳에서 3층 스택을 노출시킨다.
도 8은 또한, 최종 JJ 사이즈를 형성하기 위해 베이스 전극(66) 위에 놓이게 JJ(74)(도 9)를 형성하기 위한 3층 스택 재료(71) 상에서의 에칭(120)(예를 들어, 이방성 반응 이온 에칭(RIE))의 수행을 예시한다. 에칭 단계(120)는, 하부의 베이스 전극(66) 및 위에 놓인 포토레지스트 재료층(72)보다 더 빠른 레이트로 3층 스택층(71)을 선택적으로 에칭시키는 에천트를 이용하는 건식 에칭일 수 있다. 클로라이드 기반 플라즈마 에칭이 에천트로서 이용되는데, 그 이유는 그것이 니오븀 및 알루미늄과 같은 초전도 재료들을 에칭할 것이기 때문이다. 알루미늄 산화물은, 에칭이 에칭 화학성질(chemistry)에서 아르곤의 존재로 인해 중지되지 않을 정도로 얇다. 플라즈마 에칭은 하부 베이스 전극(66)으로 상당히 과도하게 에칭되지 않는 것이 바람직하며, 이는 하부 구조의 양호한 평탄성에 의해 유용하여 그에 의해 JJ(74)를 생성한다. 그 후, 포토레지스트 재료층(72)은 도 9에 도시된 구조를 초래하기 위해 (예를 들어, O2 플라즈마에서 애싱하여) 스트리핑된다.
다음으로 도 10에서 표현된 바와 같이, 제2 유전체 층(76)이 도 9의 구조 위에 형성되어, JJ(74)를 캡슐화한다. 포토레지스트 재료층(78)은 구조를 커버하기 위해 도포되고, 이어서 비아 패턴에 따라 포토레지스트 재료층(78)에서 개방 구역들(80)을 노출시키도록 패턴화(예를 들어, DUV 이미징) 및 현상된다. 도 10은 또한, 포토레지스트 재료층(78) 내의 비아 패턴에 기초하여 제2 유전체 층(76)에서 연장된 비아 개구들(82)(도 11)을 형성하기 위한 제2 유전체 층(76) 상에서의 에칭(130)의 수행을 예시한다. 에칭(130)은 니오븀에 대한 선택적인 화학성질을 갖는 에천트를 사용한다. 제1 연장된 개방 구역은 베이스 전극(66)으로 연장되고, 제2 연장된 개방 구역은 JJ(74)로 연장되어, 베이스 전극(66) 및 JJ(74)에 대한 연결들을 제공한다. 그 후, 포토레지스트 재료층(76)은 도 11에 도시된 구조를 초래하기 위해 (예를 들어, O2 플라즈마에서 애싱하여) 스트리핑된다.
다음으로 도 12에서 표현된 바와 같이, 포토레지스트 재료층(84)은 구조를 커버하기 위해 도포되고, 이어서 트렌치 패턴에 따라 포토레지스트 재료층(84)에서 개방 트렌치 구역들(86)을 노출시키도록 패턴화 및 현상된다. 도 12는 또한, 포토레지스트 재료층(84) 내의 트렌치 패턴에 기초하여 제2 유전체 층(76)에서 연장된 개구들(88)(도 12)을 형성하기 위한 제2 유전체 층(76) 상에서의 에칭(140)(예를 들어, 이방성 반응 이온 에칭(RIE))의 수행을 예시한다. 그 후, 포토레지스트 재료층(84)은 도 13에 도시된 구조를 초래하기 위해 (예를 들어, O2 플라즈마에서 애싱하여) 스트리핑된다.
다음으로, 구조는 도 14의 결과적인 구조를 형성하기 위해 표준 콘택 재료 증착을 이용하여 니오븀과 같은 초전도 재료(90)를 비아들(82) 및 트렌치들(88)로 증착시키도록 콘택 재료 충전을 경험한다. 콘택 재료 충전물의 증착에 후속하여, 콘택 재료는 비-산화물 베이스 유전체 층(76)의 표면 레벨 아래로 화학적 기계적 연마(CMP)를 통해 연마되어, 도 15의 결과적인 구조를 제공한다. 도 1에 예시된 구조와 유사한 구조를 제공하기 위해 각각의 전도성 라인들(94)에 커플링된 베이스 전극(66) 및 JJ(74)로 연장되는 콘택들을 포함하는 결과적인 최종 구조가 제공된다. 전도성 라인들(94)은, JJ(74)의 제2 단부에 커플링된 최상부 전극과 함께 JJ(74)의 제1 단부에 커플링된 베이스 전극에 커플링된 카운터 전극을 형성한다.
위에서 설명된 것은 본 발명의 예들이다. 물론, 본 발명을 설명하려는 목적들을 위해 컴포넌트들 또는 방법들의 모든 각각의 인지가능한 결합을 설명하는 것이 가능하지 않지만, 당업자는 본 발명의 많은 추가적인 결합들 및 변형들이 가능함을 인식할 것이다. 따라서, 본 발명은, 첨부된 청구항들을 포함하는 본 명세서의 범위 내에 있는 모든 그러한 수정들, 변형들, 및 변경들을 포함하도록 의도된다.
Claims (20)
- 초전도체 디바이스 상호연결 구조를 형성하는 방법으로서,
기판 위에 놓이게 제1 유전체 층을 형성하는 단계;
상기 제1 유전체 층에 베이스(base) 전극을 형성하는 단계 ― 상기 베이스 전극은 상기 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 가짐 ―;
상기 베이스 전극 위에 조셉슨 접합(JJ)을 형성하는 단계;
상기 JJ, 상기 베이스 전극 및 상기 제1 유전체 층 위에 제2 유전체 층을 증착시키는 단계; 및
제1 콘택(contact)을 상기 JJ의 제1 단부에 전기적으로 커플링시키도록 상기 베이스 전극으로의 상기 제2 유전체 층을 통한 상기 제1 콘택을 형성하고, 상기 JJ의 제2 단부로의 상기 제2 유전체 층을 통한 제2 콘택을 형성하는 단계를 포함하는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 JJ는 상기 베이스 전극과 니오븀 층 사이에 배치되는 알루미늄/알루미늄 산화물 층으로부터 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제2항에 있어서,
상기 베이스 전극은 니오븀으로부터 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 제2 콘택은 상기 JJ의 직경보다 작은 직경을 갖는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 제1 유전체 층 및 상기 제2 유전체 층에서 이용되는 유전체 재료는, 섭씨 약 160°의 온도로 유전체의 제1 및 제2 재료층들을 형성할 수 있는 재료인, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 제1 콘택 위에 놓이게 제1 전도성 라인을 형성하고, 상기 제2 콘택 위에 놓이게 제2 전도성 라인을 형성하는 단계를 더 포함하며,
상기 제1 전도성 라인 및 상기 제2 전도성 라인은 상기 제2 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제6항에 있어서,
상기 제1 콘택 및 상기 제2 콘택 그리고 상기 제1 전도성 라인 및 상기 제2 전도성 라인은 듀얼 다마신(dual damascene) 프로세스에 의해 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 베이스 전극은 단일 다마신 프로세스에 의해 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 JJ를 형성하는 단계는,
상기 베이스 전극 및 상기 제1 유전체 층 위에 알루미늄 층을 증착시키는 단계;
상기 알루미늄 층의 최상부 표면 상에 알루미늄 산화물 층을 형성하도록 상기 알루미늄 층을 산화시키는 단계;
상기 알루미늄 산화물 층 위에 니오븀 층을 형성하는 단계;
상기 조셉슨 접합의 치수들을 정의하기 위해 상기 니오븀 층 위에 포토레지스트 재료층을 증착 및 패턴화시키는 단계;
상기 JJ를 형성하고 상기 니오븀 층, 상기 알루미늄 산화물 층 및 상기 알루미늄 층의 나머지 부분들을 제거하기 위해 상기 니오븀 층, 상기 알루미늄 산화물 층 및 상기 알루미늄 층을 에칭시키는 단계; 및
상기 포토레지스트 재료층을 스트리핑(strip)시키는 단계를 포함하는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제1항에 있어서,
상기 기판과 상기 제1 유전체 층 사이에 하나 이상의 층들을 형성하는 단계를 더 포함하는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 초전도체 디바이스 상호연결 구조를 형성하는 방법으로서,
기판 위에 놓이게 제1 유전체 층을 형성하는 단계;
상기 제1 유전체 층에 니오븀 베이스 전극을 형성하는 단계 ― 상기 니오븀 베이스 전극은 상기 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 가짐 ―;
상기 베이스 전극 및 상기 제1 유전체 층 위에 알루미늄 층을 증착시키는 단계;
상기 알루미늄 층의 최상부 표면 상에 알루미늄 산화물 층을 형성하도록 상기 알루미늄 층을 산화시키는 단계;
상기 알루미늄 산화물 층 위에 니오븀 층을 형성하는 단계;
조셉슨 접합(JJ)의 치수들을 정의하기 위해 상기 니오븀 층 위에 포토레지스트 재료층을 증착 및 패턴화시키는 단계;
상기 정의된 치수들에 기초하여 상기 JJ를 형성하기 위해 상기 니오븀 층, 상기 알루미늄 산화물 층 및 상기 알루미늄 층을 에칭시키고, 상기 니오븀 층, 상기 알루미늄 산화물 층 및 상기 알루미늄 층의 나머지 부분들을 제거하는 단계;
상기 포토레지스트 재료층을 스트리핑시키는 단계;
상기 JJ, 상기 베이스 전극 및 상기 제1 유전체 층 위에 제2 유전체 층을 증착시키는 단계;
제1 콘택을 상기 JJ의 제1 단부에 전기적으로 커플링시키도록 상기 베이스 전극으로의 상기 제2 유전체 층을 통한 상기 제1 콘택을 형성하고, 상기 JJ의 제2 단부로의 상기 제2 유전체 층을 통한 제2 콘택을 형성하는 단계; 및
상기 제1 콘택 위에 놓이게 제1 전도성 라인을 형성하고, 상기 제2 콘택 위에 놓이게 제2 전도성 라인을 형성하는 단계를 포함하며,
상기 제1 전도성 라인 및 상기 제2 전도성 라인은 상기 제2 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제11항에 있어서,
상기 제2 콘택은 상기 JJ의 직경보다 작은 직경을 갖는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제11항에 있어서,
상기 제1 유전체 층 및 상기 제2 유전체 층에서 이용되는 유전체 재료는, 섭씨 약 160°의 온도로 유전체의 제1 및 제2 재료층들을 형성할 수 있는 재료인, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제14항에 있어서,
상기 제1 콘택 및 상기 제2 콘택 그리고 상기 제1 전도성 라인 및 상기 제2 전도성 라인은 듀얼 다마신 프로세스에 의해 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 제11항에 있어서,
상기 베이스 전극은 단일 다마신 프로세스에 의해 형성되는, 초전도체 디바이스 상호연결 구조를 형성하는 방법. - 초전도체 디바이스 상호연결 구조로서,
기판 위에 놓인 제1 유전체 층;
상기 제1 유전체 층에 배치된 니오븀 베이스 전극 ― 상기 니오븀 베이스 전극은 상기 제1 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 가짐 ―;
상기 베이스 전극 위에 그리고 그와 접촉하게 배치된 조셉슨 접합(JJ);
상기 JJ, 상기 베이스 전극 및 상기 제1 유전체 층을 오버레이(overlay)하는 제2 유전체 층;
제1 콘택을 상기 JJ의 제1 단부에 전기적으로 커플링시키도록 상기 제2 유전체 층을 통해 상기 제2 유전체 층의 최상부 표면으로부터 상기 베이스 전극으로 연장되는 상기 제1 콘택; 및
상기 제2 유전체 층을 통해 상기 JJ의 제2 단부로 연장되는 제2 콘택을 포함하는, 초전도체 디바이스 상호연결 구조. - 제16항에 있어서,
상기 JJ는 상기 베이스 전극과 니오븀 층 사이에 배치되는 알루미늄/알루미늄 산화물 층으로부터 형성되는, 초전도체 디바이스 상호연결 구조. - 제16항에 있어서,
상기 제2 콘택은 상기 JJ의 직경보다 작은 직경을 갖는, 초전도체 디바이스 상호연결 구조. - 제16항에 있어서,
상기 제1 유전체 층 및 상기 제2 유전체 층에서 이용되는 유전체 재료는, 섭씨 약 160°의 온도로 유전체의 제1 및 제2 층들을 형성할 수 있는 재료인, 초전도체 디바이스 상호연결 구조. - 제16항에 있어서,
상기 제1 콘택 위에 놓인 제1 전도성 라인 및 상기 제2 콘택 위에 놓인 제2 전도성 라인을 더 포함하며,
상기 제1 전도성 라인 및 상기 제2 전도성 라인은 상기 제2 유전체 층의 최상부 표면과 정렬되는 최상부 표면을 갖는, 초전도체 디바이스 상호연결 구조.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/238,375 | 2016-08-16 | ||
| US15/238,375 US9780285B1 (en) | 2016-08-16 | 2016-08-16 | Superconductor device interconnect structure |
| PCT/US2017/043669 WO2018075116A2 (en) | 2016-08-16 | 2017-07-25 | Superconductor device interconnect structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190033634A true KR20190033634A (ko) | 2019-03-29 |
| KR102230009B1 KR102230009B1 (ko) | 2021-03-19 |
Family
ID=59929198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197007405A KR102230009B1 (ko) | 2016-08-16 | 2017-07-25 | 초전도체 디바이스 상호연결 구조 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9780285B1 (ko) |
| EP (1) | EP3485522B1 (ko) |
| JP (1) | JP6765001B2 (ko) |
| KR (1) | KR102230009B1 (ko) |
| AU (1) | AU2017345049B2 (ko) |
| CA (1) | CA3033343C (ko) |
| WO (1) | WO2018075116A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220109400A (ko) * | 2019-12-05 | 2022-08-04 | 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 | 반도체-강자성 절연체-초전도체 하이브리드 디바이스 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10003005B2 (en) | 2016-08-23 | 2018-06-19 | Northrop Grumman Systems Corporation | Superconductor device interconnect |
| US10608159B2 (en) * | 2016-11-15 | 2020-03-31 | Northrop Grumman Systems Corporation | Method of making a superconductor device |
| US10276504B2 (en) | 2017-05-17 | 2019-04-30 | Northrop Grumman Systems Corporation | Preclean and deposition methodology for superconductor interconnects |
| US11522118B2 (en) * | 2020-01-09 | 2022-12-06 | Northrop Grumman Systems Corporation | Superconductor structure with normal metal connection to a resistor and method of making the same |
| FR3114444B1 (fr) * | 2020-09-21 | 2022-09-30 | Commissariat Energie Atomique | Puce à routage bifonctionnel et procédé de fabrication associé |
| US10998486B1 (en) * | 2020-11-10 | 2021-05-04 | Quantala LLC | Reducing qubit energy decay and correlated errors from cosmic rays in quantum processors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026669A (ko) * | 1998-10-22 | 2000-05-15 | 정명세 | 초전도 소자 제조방법 |
| JP2005039244A (ja) * | 2003-06-27 | 2005-02-10 | Hitachi Ltd | 電子デバイスとその多層配線の形成方法 |
| JP2011176215A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2015511067A (ja) * | 2012-03-08 | 2015-04-13 | ディー−ウェイブ システムズ，インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281075A (ja) * | 1985-10-04 | 1987-04-14 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
| JPH03190289A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | ジョセフソン接合素子及びその製造方法 |
| US5338934A (en) * | 1992-07-17 | 1994-08-16 | Fujitsu Limited | Radiation detecting device and method for fabricating the same |
| JP2981855B2 (ja) * | 1996-11-05 | 1999-11-22 | 工業技術院長 | 超伝導回路構造とその作製方法 |
| US5962865A (en) * | 1997-04-11 | 1999-10-05 | Trw Inc. | Low inductance superconductive integrated circuit and method of fabricating the same |
| JP2002299705A (ja) * | 2001-03-29 | 2002-10-11 | Yamaguchi Technology Licensing Organization Ltd | 微小面積トンネル接合の作製方法 |
| US7060508B2 (en) * | 2003-02-12 | 2006-06-13 | Northrop Grumman Corporation | Self-aligned junction passivation for superconductor integrated circuit |
| US7977668B2 (en) * | 2007-05-23 | 2011-07-12 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
| JP2009111306A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Ltd | ジョセフソン接合を備えた電子デバイスとその製造方法 |
| CN102334206B (zh) * | 2009-02-27 | 2016-06-29 | D-波系统公司 | 用于制造超导集成电路的系统及方法 |
| US9780764B2 (en) * | 2010-04-05 | 2017-10-03 | Northrop Grumman Systems Corporation | Phase quantum bit |
| US9373677B2 (en) * | 2010-07-07 | 2016-06-21 | Entegris, Inc. | Doping of ZrO2 for DRAM applications |
| US9634224B2 (en) * | 2014-02-14 | 2017-04-25 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting circuits |
| US9929334B2 (en) * | 2015-01-15 | 2018-03-27 | International Business Machines Corporation | Josephson junction with spacer |
| US9455391B1 (en) * | 2015-05-19 | 2016-09-27 | The United States Of America As Represented By Secretary Of The Navy | Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration |
-
2016
- 2016-08-16 US US15/238,375 patent/US9780285B1/en active Active
-
2017
- 2017-07-25 AU AU2017345049A patent/AU2017345049B2/en active Active
- 2017-07-25 CA CA3033343A patent/CA3033343C/en active Active
- 2017-07-25 EP EP17840463.8A patent/EP3485522B1/en active Active
- 2017-07-25 JP JP2019508819A patent/JP6765001B2/ja active Active
- 2017-07-25 KR KR1020197007405A patent/KR102230009B1/ko active IP Right Grant
- 2017-07-25 WO PCT/US2017/043669 patent/WO2018075116A2/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026669A (ko) * | 1998-10-22 | 2000-05-15 | 정명세 | 초전도 소자 제조방법 |
| JP2005039244A (ja) * | 2003-06-27 | 2005-02-10 | Hitachi Ltd | 電子デバイスとその多層配線の形成方法 |
| JP2011176215A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2015511067A (ja) * | 2012-03-08 | 2015-04-13 | ディー−ウェイブ システムズ，インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220109400A (ko) * | 2019-12-05 | 2022-08-04 | 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 | 반도체-강자성 절연체-초전도체 하이브리드 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3485522B1 (en) | 2020-10-28 |
| EP3485522A2 (en) | 2019-05-22 |
| AU2017345049B2 (en) | 2020-02-27 |
| WO2018075116A3 (en) | 2018-06-14 |
| KR102230009B1 (ko) | 2021-03-19 |
| WO2018075116A2 (en) | 2018-04-26 |
| CA3033343A1 (en) | 2018-04-26 |
| US9780285B1 (en) | 2017-10-03 |
| CA3033343C (en) | 2021-11-02 |
| JP2019527942A (ja) | 2019-10-03 |
| JP6765001B2 (ja) | 2020-10-07 |
| AU2017345049A1 (en) | 2019-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3542404B1 (en) | Method of making a josephson junction based superconductor device | |
| KR102230009B1 (ko) | 초전도체 디바이스 상호연결 구조 | |
| KR102229997B1 (ko) | 초전도체 디바이스 상호연결 | |
| WO2017099886A1 (en) | Non-oxide based dielectrics for superconductor devices | |
| US11783090B2 (en) | Methodology for forming a resistive element in a superconducting structure | |
| EP4088321B1 (en) | Superconductor structure with normal metal connection to a resistor and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |