KR20190031393A - 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 - Google Patents

배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20190031393A
KR20190031393A KR1020170118647A KR20170118647A KR20190031393A KR 20190031393 A KR20190031393 A KR 20190031393A KR 1020170118647 A KR1020170118647 A KR 1020170118647A KR 20170118647 A KR20170118647 A KR 20170118647A KR 20190031393 A KR20190031393 A KR 20190031393A
Authority
KR
South Korea
Prior art keywords
layer
metal
metal oxide
wiring
metal layer
Prior art date
Application number
KR1020170118647A
Other languages
English (en)
Other versions
KR102543167B1 (ko
Inventor
양찬우
박홍식
신현억
박준용
백경민
신상원
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170118647A priority Critical patent/KR102543167B1/ko
Priority to US15/906,991 priority patent/US10386687B2/en
Publication of KR20190031393A publication Critical patent/KR20190031393A/ko
Priority to US16/460,829 priority patent/US11099441B2/en
Application granted granted Critical
Publication of KR102543167B1 publication Critical patent/KR102543167B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/0096—
    • H01L51/5243—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/38—Anti-reflection arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법이 제공된다. 상기 표시 장치는 제1 베이스, 및 상기 제1 베이스 상에 배치되고, 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하는 제1 배선층을 포함하되, 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하이다.

Description

배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법{WIRE SUBSTRATE, DISPLAY DEVICE INCLUDING THE SAME, AND METHOD OF MANUFACTURING WIRE SUBSTRATE}
본 발명은 배선 기판, 배선 기판을 포함하는 표시 장치 및 배선 기판의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting diode Display, OLED) 등과 같은 다양한 표시 장치가 개발되고 있다.
표시 장치는 서로 다른 색을 표현하는 복수의 화소를 포함하여 색 표시를 구현할 수 있다. 표시 장치의 각 화소가 서로 독립적으로 동작하고 서로 다른 색을 표현하기 위해 표시 장치는 구동 신호를 전달하기 위한 구동 신호 배선 및 각 화소마다 배치된 다양한 기능성 전극들을 포함할 수 있다.
예를 들어, 구동 신호 배선 등은 낮은 전기 저항, 높은 열적 안정성 및 쉬운 가공성 등이 요구된다.
한편, 표시 장치가 점차 고해상도화됨에 따라 하나의 화소 면적이 감소하는 추세이다. 뿐만 아니라 구동 신호 배선과 기능성 전극들의 집적도가 높아짐에 따라 개구율의 확보가 쉽지 않은 상황이다. 개구율은 표시 장치의 휘도 등의 표시 품질에 영향을 미치는 주요한 요소이다. 표시 장치의 개구율을 높이기 위한 방법으로 차광 부재가 차지하는 평면상 면적을 최소화하는 방법을 예시할 수 있다.
그러나 차광 부재 면적을 감소시킬 경우 차광 부재에 의해 커버되지 않은 배선 및/또는 전극은 외부광을 반사할 수 있다. 배선 등에 의해 반사된 외부광은 표시 장치의 콘트라스트를 저하시키는 등 표시 품질의 저하를 야기할 수 있다.
이에 본 발명이 해결하고자 하는 과제는 개구율을 향상시킴과 동시에 외부광에 의한 반사를 억제하여 해상도와 표시 품질이 향상된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 해상도와 표시 품질이 모두 향상된 표시 장치를 위한 배선 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 식각 불량을 방지하면서도 해상도와 표시 품질이 향상된 표시 장치를 위한 배선 기판의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 베이스, 및 상기 제1 베이스 상에 배치되고, 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하는 제1 배선층을 포함하되, 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하이다.
상기 도전성 금속층은 복수의 층으로 이루어진 불투광성층이고, 상기 금속 산화물층의 광 반사율은 상기 금속 산화물층과 접촉하는 상기 도전성 금속층의 최상층의 광 반사율보다 작을 수 있다.
또, 상기 도전성 금속층은 상기 제1 베이스와 상기 금속 산화물층 사이에 배치되고, 상기 금속 산화물층은 상기 제1 배선층의 최상층일 수 있다.
상기 도전성 금속층은 상기 제1 베이스와 상기 금속 산화물층 사이에 배치되고, 상기 금속 산화물층 측으로부터 입사된 550nm 파장의 광에 대한 상기 제1 배선층의 반사율은 6.0% 이하일 수 있다.
또, 상기 도전성 금속층은, 상기 제1 베이스 상에 배치되는 제1 금속층, 및 상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층보다 큰 전기 전도도를 갖는 제2 금속층을 포함할 수 있다.
또한, 상기 제2 금속층의 두께는 상기 제1 금속층의 두께보다 클 수 있다.
상기 제1 금속층은 내화 금속을 포함하여 이루어지고, 상기 제2 금속층은 구리, 은, 알루미늄, 또는 이들의 합금을 포함하여 이루어질 수 있다.
상기 도전성 금속층은, 상기 제1 베이스 상에 배치되는 제1 금속층, 및 상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층 및 상기 금속 산화물층과 맞닿는 제2 금속층을 포함하고, 상기 금속 산화물층의 두께는 상기 제1 금속층의 두께보다 크고 상기 제2 금속층의 두께보다 작으며, 상기 금속 산화물층의 두께는 300Å 내지 550Å일 수 있다.
상기 도전성 금속층은, 상기 제1 베이스 상에 배치되는 제1 금속층, 및 상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층과 맞닿는 제2 금속층을 포함하고, 상기 제1 금속층의 상기 제2 금속층과 대면하는 면의 폭은 상기 제2 금속층의 상기 제1 금속층과 대면하는 면의 폭보다 클 수 있다.
또, 상기 금속 산화물층의 측벽은 상기 도전성 금속층의 측벽보다 돌출되어 팁을 형성할 수 있다.
또, 상기 제1 배선층과 부분적으로 교차하고, 상기 제1 배선층과 절연되도록 배치되며, 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하는 제2 배선층을 더 포함하되, 상기 제2 배선층의 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하일 수 있다.
또한, 상기 제1 배선층과 상기 제2 배선층 사이에 배치된 반도체 물질층을 더 포함하되, 상기 제1 베이스는 글라스 기판이고, 상기 제1 배선층의 상기 도전성 금속층은 상기 제1 베이스 상에 직접 배치될 수 있다.
상기 제1 배선층은 제1 방향으로 연장된 게이트 신호 배선, 및 유지 전극을 포함하고, 상기 제2 배선층은 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 신호 배선을 포함할 수 있다.
상기 제2 배선층의 도전성 금속층은, 제3 금속층 및 상기 제3 금속층과 상기 금속 산화물층 사이에 배치된 제4 금속층을 포함하고, 상기 제1 금속층의 두께는 상기 제3 금속층의 두께보다 크고, 상기 제2 금속층의 두께는 상기 제4 금속층의 두께보다 클 수 있다.
또, 상기 제1 배선층과 상기 제2 배선층에서, 상기 금속 산화물층의 측벽은 상기 도전성 금속층의 측벽보다 돌출되어 팁을 형성하고, 상기 제2 배선층의 상기 금속 산화물층의 팁의 길이는 상기 제1 배선층의 상기 금속 산화물층의 팁의 길이보다 길 수 있다.
상기 제2 배선층 상에 배치되고 상기 제1 방향으로 연장된 라인 형상의 차광 부재를 더 포함하되, 상기 유지 전극은 상기 제1 방향으로 연장된 부분 및 상기 제2 방향으로 연장된 부분을 포함하고, 상기 게이트 신호 배선은 상기 차광 부재와 완전히 중첩하고, 상기 유지 전극은 상기 차광 부재와 부분적으로 중첩하되, 상기 제2 방향으로 연장된 부분의 적어도 일부는 상기 차광 부재와 중첩하지 않으며, 상기 데이터 신호 배선은 상기 차광 부재와 부분적으로 중첩하되, 상기 데이터 신호 배선의 적어도 일부는 상기 차광 부재와 중첩하지 않을 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 배선 기판은 베이스, 상기 베이스 상에 배치된 도전성 금속층, 및 상기 도전성 금속층 상에 배치된 금속 산화물층을 포함하되, 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하이다.
상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 배선 기판의 제조 방법은 베이스 상에 도전성 금속층 및 금속 산화물층을 순차 형성하는 단계, 상기 금속 산화물층 상에 마스크 패턴을 형성하는 단계, 및 상기 도전성 금속층 및 상기 금속 산화물층을 일괄 식각하여 배선을 형성하는 단계를 포함하되, 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하이다.
상기 금속 산화물층을 형성하는 단계는 스퍼터링을 이용하여 금속 산화물층을 형성하는 단계이고, 상기 스퍼터링은 불활성 가스 분위기 하에서 진행되고, 상기 스퍼터링의 타겟은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하일 수 있다.
또, 상기 식각하는 단계는 식각액을 이용하여 습식 식각하는 단계이고, 상기 식각액은, 과산화황산염 10.0 중량% 내지 20.0 중량%, 유기산 0.1 중량% 내지 5.0 중량%, 함불소화합물 0.1 중량% 내지 1.5 중량%, 고리형 아민 화합물 0.01 중량% 내지 2.0 중량%, 및 잔량의 물을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따른 표시 장치는 가시 광선 파장 대역에 대한 반사율이 매우 낮은 MoxTayOz를 포함하는 배선층을 포함하여 외광 반사로 인한 표시 품질 저하를 억제할 수 있다.
또, 배선층 자체의 반사율이 매우 낮기 때문에 차광 부재가 차지하는 평면상 면적을 최소화할 수 있어 표시 장치의 개구율을 향상시킬 수 있고, 표시 장치의 해상도를 더욱 높일 수 있다.
본 발명의 일 실시예에 따른 배선 기판의 제조 방법 및 배선 기판에 따르면 해상도와 표시 품질이 모두 향상된 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 도 1의 표시 장치의 임의의 화소들의 레이아웃이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다.
도 4는 도 2의 Ⅳa-Ⅳa' 선, Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 절개한 비교 단면도이다.
도 5는 도 2의 제1 배선층과 제2 배선층을 나타낸 단면도이다.
도 6 내지 도 13은 본 발명의 일 실시예에 따른 배선 기판의 제조 방법을 나타낸 도면들이다.
도 14는 실험예 1 내지 실험예 4에 따라 형성된 적층체 패턴의 현미경 이미지이다.
도 15는 실험예 1 내지 실험예 4에 따른 MoxTayOz 막의 팁 길이를 나타낸 그래프이다.
도 16은 실험예 1 내지 실험예 4에 따른 적층체 패턴의 가시 광선 파장 대역에서의 광 반사율을 측정한 그래프이다.
도 17a 내지 도 17c는 실험예 5 내지 실험예 13에 따른 현미경 이미지들이다.
도 18은 실험예 14에 따른 시뮬레이션 결과이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 '위(on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 '직접 위(directly on)'로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below 또는 beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치(1)는 표시 패널(1a) 및 표시 패널(1a)에 광을 제공하는 광원부(1b)를 포함한다.
표시 패널(1a)에는 제1 방향(X) 및 제2 방향(Y)을 따라 평면상 대략 매트릭스 배열된 복수의 화소들(PXa, PXb)이 정의될 수 있다. 본 명세서에서, '화소(pixel)'는 색 표시를 위해 평면 시점에서 표시 영역이 구획되어 정의되는 단일 영역을 의미하며, 하나의 화소는 미리 정해진 하나의 기본색을 표현할 수 있다. 즉, 하나의 화소는 다른 화소와 서로 독립적인 색을 표현할 수 있는 표시 패널(1a) 기준에서의 최소 단위일 수 있다. 상기 기본색의 예로는 적색, 녹색 및 청색을 들 수 있으나 본 발명이 이에 제한되는 것은 아니다. 비제한적인 예시로, 제1 방향(X)을 따라 배치된 제1 화소(PXa)와 제2 화소(PXb)는 서로 다른 색을 표현할 수 있다.
표시 패널(1a)은 제1 방향(X)으로 연장된 복수의 게이트 신호 배선(210) 및 제2 방향(Y)으로 연장되며 게이트 신호 배선(210)과 절연되도록 배치된 복수의 데이터 신호 배선(510) 등의 구동 신호 배선을 포함할 수 있다. 게이트 신호 배선(210) 및 데이터 신호 배선(510)은 각각 구동부(미도시)와 연결되어 복수의 화소마다 배치된 화소 전극(600)에 구동 신호를 전달할 수 있다.
광원부(1b)는 표시 패널(1a)의 하측에 배치되어 특정 파장을 갖는 광을 표시 패널(1a)에 제공할 수 있다. 광원부(1b)는 광을 직접적으로 방출하는 광원(light source) 및 상기 광원(미도시)으로부터 제공받은 광의 경로를 가이드하여 표시 패널(1a) 측으로 출사하는 도광판(미도시)을 포함할 수 있다. 상기 도광판의 재료는 광 투과율이 높은 재료이면 특별히 제한되지 않으나, 예를 들어 글라스(glass) 재료, 석영(quartz) 재료 또는 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 폴리카보네이트(polycarbonate) 등의 플라스틱 재료로 이루어질 수 있다.
상기 광원은 발광 다이오드(LED) 또는 유기발광 다이오드(OLED) 등일 수 있다. 예시적인 실시예에서, 상기 광원은 청색 파장 대역의 광을 방출하거나, 또는 백색을 나타내는 광을 방출할 수 있다.
도면에 도시하지 않았으나, 표시 패널(1a)과 광원부(1b) 사이에는 하나 이상의 광학 시트가 배치될 수 있다. 상기 광학 시트는 프리즘 시트, 확산 시트, (반사형)편광 시트, 렌티큘러렌즈 시트, 마이크로렌즈 시트 중 하나 이상을 포함할 수 있다. 상기 광학 시트는 광원부(1b)로부터 제공되어 표시 패널(1a) 측으로 진행하는 광의 광학 특성을 변조하여 표시 장치(1)의 표시 품질을 개선할 수 있다. 예를 들어, 상기 광학 시트는 광을 집광하거나, 확산/산란시키거나, 또는 편광 특성을 변조할 수 있다.
이하, 도 2 내지 도 3을 더욱 참조하여 본 실시예에 따른 표시 패널(1a)에 대하여 상세하게 설명한다.
도 2는 도 1의 표시 장치의 임의의 화소들의 레이아웃으로서, 제1 배선층(200), 제2 배선층(500), 화소 전극(600) 및 차광 부재(700) 등을 나타낸 레이아웃이다. 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 표시 패널(1a)은 서로 대향하는 하부 기판(10)과 상부 기판(20) 및 그 사이에 개재된 액정층(30)을 포함할 수 있다. 액정층(30)은 하부 기판(10)과 상부 기판(20) 및 이들을 합착하는 실링 부재(미도시)에 의해 밀봉된 상태일 수 있다. 하부 기판(10)은 표시 패널(1a)의 구동을 위한 구동 신호 배선이 배치된 배선 기판이고, 상부 기판(20)은 색 변환 패턴이 배치된 색 변환 기판일 수 있다.
우선 하부 기판(10)에 대하여 설명한다. 하부 기판(10)은 제1 베이스(110), 제1 베이스(110) 상에 배치된 제1 배선층(200), 제1 배선층(200) 상에 배치된 제2 배선층(500) 및 제2 배선층(500) 상에 배치된 화소 전극(600)을 포함할 수 있다.
제1 베이스(110)는 투명한 절연 기판일 수 있다. 예를 들어, 제1 베이스(110)는 글라스 재료, 석영 재료, 또는 투광성 플라스틱 재료로 이루어진 기판일 수 있다. 몇몇 실시예에서, 제1 베이스(110)는 가요성을 가지고 표시 장치(1)는 곡면형 표시 장치일 수 있다.
제1 베이스(110) 상에는 제1 배선층(200)이 배치될 수 있다. 제1 배선층(200)은 제1 베이스(110) 상에 직접 배치될 수 있다. 예시적인 실시예에서, 제1 배선층(200)은 게이트 신호 배선(210) 및 유지 전극(230)을 포함할 수 있다. 게이트 신호 배선(210)과 유지 전극(230)은 동일 층에 배치될 수 있다. 예를 들어, 게이트 신호 배선(210)과 유지 전극(230)은 동일한 구조를 가지고 동일한 재료로 이루어지며 한번의 공정을 통해 동시에 형성될 수 있다.
게이트 신호 배선(210)은 대략 제1 방향(X)을 따라 연장될 수 있다. 게이트 신호 배선(210)은 게이트 구동부(미도시)로부터 제공된 게이트 구동 신호를 각 화소(PXa, PXb)마다 배치된 스위칭 소자에 전달할 수 있다. 예를 들어, 제1 방향(X)을 따라 배치된 복수의 화소들은 하나의 게이트 신호 배선(210)을 공유할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
게이트 신호 배선(210)의 일부는 스위칭 소자의 게이트 전극을 이룰 수 있다. 예를 들어, 게이트 신호 배선(210)의 일부는 후술할 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 제어 단자 역할을 수행할 수 있다. 다른 실시예에서, 스위칭 소자의 제어 단자는 게이트 신호 배선(210)으로부터 돌출되어 형성될 수도 있다.
유지 전극(230)은 후술할 제2 배선층(500)의 일부 및/또는 화소 전극(600)의 일부와 중첩하도록 배치될 수 있다. 유지 전극(230)은 그 상부에 중첩하여 배치되는 제2 배선층(500)과 화소 전극(600) 및 그 사이에 개재된 복수의 유전체층과 함께 유지 커패시터를 형성할 수 있다. 상기 유지 커패시터는 하나의 프레임 동안에 화소 전극(600)에 인가된 전압을 유지할 수 있도록 할 수 있다. 유지 전극(230)은 제2 배선층(500) 및 화소 전극(600)과의 중첩 면적을 극대화하기 위해 부분적으로 확장부를 가질 수 있다. 이를 통해 상기 유지 커패시터의 용량을 크게 할 수 있고 하나의 프레임 동안의 전압을 안정적으로 유지할 수 있다.
예시적인 실시예에서, 유지 전극(230)은 부분적으로 제1 부화소 전극(610)의 가장자리와 중첩하도록 배치될 수 있다. 제1 부화소 전극(610)이 대략 사각 형상인 경우, 유지 전극(230)은 제1 방향(X)으로 연장된 부분들(231) 및 제2 방향(Y)으로 연장된 부분들(232)을 포함하여 대략 사각띠 형상을 가질 수 있다. 그러나 본 발명이 이에 제한되는 것은 아니며, 유지 전극(230)은 제2 배선층(500) 및 화소 전극(600)과 함께 유지 커패시터를 형성할 수 있도록 다양한 변형이 가능하다.
게이트 신호 배선(210) 및 유지 전극(230) 등의 제1 배선층(200)은 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하여 적층 구조를 가질 수 있다. 제1 배선층(200)의 적층 구조에 대해서는 도 4 및 도 5와 함께 상세하게 후술한다.
제1 배선층(200) 상에는 제1 베이스(110) 전면에 걸쳐 제1 절연층(310)이 배치될 수 있다. 제1 절연층(310)은 절연성 재료를 포함하여 그 상부의 구성요소와 하부의 구성요소를 서로 절연시킬 수 있다. 제1 절연층(310)은 후술할 제1 스위칭 소자(Q1) 내지 제3 스위칭 소자(Q3)의 제어 단자(즉, 게이트)와 채널층(액티브층)을 절연시키는 게이트 절연층일 수 있다. 제1 절연층(310)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등을 포함하여 이루어질 수 있다.
제1 절연층(310) 상에는 액티브층(400)이 배치될 수 있다. 액티브층(400)은 반도체 물질을 포함할 수 있다. 예를 들어, 액티브층(400)은 비정질 규소, 또는 다결정 규소를 포함하여 이루어지거나, 또는 산화물 반도체로 이루어질 수 있다. 액티브층(400)의 일부는 스위칭 소자의 채널층을 이룰 수 있다. 예를 들어, 액티브층(400)의 일부는 후술할 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 채널 역할을 수행하며, 게이트 신호 배선(210)에 인가되는 전압에 따라 채널을 턴 온 또는 턴 오프할 수 있다. 예시적인 실시예에서, 액티브층(400)의 적어도 일부는 대략 제2 방향(Y)을 따라 연장되며 데이터 신호 배선(510)과 중첩하도록 배치될 수 있다.
액티브층(400) 상에는 제2 배선층(500)이 배치될 수 있다. 예시적인 실시예에서, 제2 배선층(500)은 데이터 신호 배선(510), 소스 전극층(530) 및 드레인 전극층(550)을 포함하고, 기준 전압 배선(570)을 더 포함할 수 있다. 데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570)은 동일 층에 배치될 수 있다. 예를 들어, 데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570)은 동일한 구조를 가지고 동일한 재료로 이루어지며 한번의 공정을 통해 동시에 형성될 수 있다.
데이터 신호 배선(510)은 대략 제2 방향(Y)을 따라 연장될 수 있다. 데이터 신호 배선(510)은 데이터 구동부(미도시)로부터 제공된 데이터 구동 신호를 각 화소(PXa, PXb) 마다 배치된 스위칭 소자에 전달할 수 있다. 예를 들어, 제2 방향(Y)을 따라 배치된 복수의 화소들은 하나의 데이터 신호 배선(510)을 공유할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
소스 전극층(530)은 제1 소스 전극(531), 제2 소스 전극(532) 및 제3 소스 전극(533)을 포함할 수 있다. 제1 소스 전극(531), 제2 소스 전극(532) 및 제3 소스 전극(533)은 각각 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 입력 단자 역할을 수행할 수 있다.
제1 소스 전극(531)은 데이터 신호 배선(510)으로부터 돌출되어 데이터 신호 배선(510)과 물리적 경계 없이 형성될 수 있다. 제1 소스 전극(531)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제1 드레인 전극(551)과 이격 배치될 수 있다.
또, 제2 소스 전극(532)은 데이터 신호 배선(510)으로부터 돌출되어 데이터 신호 배선(510) 및 제1 소스 전극(531)과 물리적 경계 없이 형성될 수 있다. 제2 소스 전극(532)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제2 드레인 전극(552)과 이격 배치될 수 있다.
제3 소스 전극(533)은 제2 드레인 전극(552)으로부터 연장되어 제2 드레인 전극(552)과 물리적 경계 없이 형성될 수 있다. 제3 소스 전극(533)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제3 드레인 전극(553)과 이격 배치될 수 있다.
드레인 전극층(550)은 제1 드레인 전극(551), 제2 드레인 전극(552) 및 제3 드레인 전극(553)을 포함할 수 있다. 제1 드레인 전극(551), 제2 드레인 전극(552) 및 제3 드레인 전극(553)은 각각 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 출력 단자 역할을 수행할 수 있다.
제1 드레인 전극(551)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제1 소스 전극(531)과 이격 배치될 수 있다. 제1 드레인 전극(551)은 제1 컨택홀(H1)을 통해 제1 부화소 전극(610)과 전기적으로 연결될 수 있다.
또, 제2 드레인 전극(552)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제2 소스 전극(532)과 이격 배치될 수 있다. 제2 드레인 전극(552)은 제2 컨택홀(H2)을 통해 제2 부화소 전극(630)과 전기적으로 연결될 수 있다. 또, 제2 드레인 전극(552)은 제3 소스 전극(533)과 물리적 경계 없이 일체로 형성될 수 있다.
제3 드레인 전극(553)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제3 소스 전극(533)과 이격 배치될 수 있다.
기준 전압 배선(570)은 대략 제2 방향(Y)으로 연장될 수 있다. 예를 들어, 기준 전압 배선(570)의 제2 방향(Y)으로 연장된 부분은 후술할 화소 전극(600)의 줄기부(601)와 중첩하도록 배치될 수 있다. 기준 전압 배선(570)을 화소 전극(600)의 줄기부(601)와 중첩하도록 배치함으로써 개구 영역을 관통하는 기준 전압 배선(570)으로 인한 휘도 저하를 최소화할 수 있다. 기준 전압 배선(570)은 기준 전압이 인가될 수 있다. 상기 기준 전압에 대해서는 화소 전극(600)과 함께 후술한다.
예시적인 실시예에서, 기준 전압 배선(570)의 일부는 부분적으로 제3 드레인 전극(553)을 이룰 수 있다. 예를 들어, 기준 전압이 인가되는 기준 전압 배선(570)은 제3 스위칭 소자(Q3)의 출력 단자 역할을 동시에 수행할 수 있다. 다만 본 발명이 이에 제한되는 것은 아니며, 다른 실시예에서, 기준 전압 배선(570)과 제3 드레인 전극(553)은 물리적으로 분리되어 형성되되, 전기적으로 연결될 수도 있다.
데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570) 등의 제2 배선층(500)은 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하여 적층 구조를 가질 수 있다. 제2 배선층(500)의 적층 구조에 대해서는 도 4 및 도 5와 함께 상세하게 후술한다.
제2 배선층(500) 상에는 제1 베이스(110) 전면에 걸쳐 제2 절연층(330)이 배치될 수 있다. 제2 절연층(330)은 절연성 재료를 포함하여 이루어질 수 있다. 제2 절연층(330)은 제2 배선층(500)과 화소 전극(600)을 절연시킬 수 있다. 제2 절연층(330)은 복수의 층의 적층 구조일 수 있다. 예를 들어, 제2 절연층(330)은 무기 재료로 이루어진 보호층(331) 및 유기 재료로 이루어진 평탄화층(332)을 포함하여 이중층 구조일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 또, 제2 절연층(330)에는 복수의 컨택홀이 형성될 수 있다. 예를 들어, 제1 컨택홀(H1)은 제2 절연층(330)을 관통하여 제1 드레인 전극(551)을 부분적으로 노출하도록 형성되고, 제2 컨택홀(H2)은 제2 절연층(330)을 관통하여 제2 드레인 전극(552)을 부분적으로 노출하도록 형성될 수 있다.
제2 절연층(330) 상에는 화소 전극(600)이 배치될 수 있다. 화소 전극(600)은 후술할 공통 전극(900)과 함께 액정층(30)에 전계를 형성하여 해당 화소 내의 액정(31)의 배향 방향을 제어할 수 있다. 화소 전극(600)은 각 화소마다 배치되어 서로 독립적인 전압이 인가될 수 있다. 화소 전극(600)은 투명한 도전성 재료로 이루어진 투명 전극일 수 있다. 투명 전극을 형성하는 재료의 예로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 들 수 있다.
예시적인 실시예에서, 하나의 화소 내의 화소 전극(600)은 상호 이격된 제1 부화소 전극(610) 및 제2 부화소 전극(630)을 포함할 수 있다. 제1 부화소 전극(610)이 차지하는 평면상 면적은 제2 부화소 전극(630)이 차지하는 평면상 면적에 비해 작을 수 있다.
제1 부화소 전극(610) 및 제2 부화소 전극(630)은 각각 평면상 대략 사각형 형상이되, 도메인 분할 수단을 갖는 패턴 전극일 수 있다. 예를 들어, 제1 부화소 전극(610) 및 제2 부화소 전극(630)은 각각 줄기부(601), 줄기부(601)로부터 연장된 복수의 가지부(602) 및 가지부(602)로부터 연장된 연결부(603)를 포함할 수 있다.
줄기부(601)는 대략 십자 형상으로 형성될 수 있다. 줄기부(601)는 대략 제2 방향(Y)으로 연장된 기준 전압 배선(570)과 중첩할 수 있다. 가지부(602)는 십자 형상의 줄기부(601)로부터 기울어진 방향, 예컨대 대략 45˚ 방향으로 방사형을 이루며 뻗어있을 수 있다. 즉 제1 부화소 전극(610)과 제2 부화소 전극(630)은 각각 줄기부(601)에 의해 분할되고 가지부(602)의 방향성이 서로 다른 네개의 도메인을 가질 수 있다. 이를 통해 액정 제어력을 향상시킴과 동시에 시야각을 개선하고 표시 장치(1)의 휘도와 응답 속도를 향상시킬 수 있다.
또, 제1 부화소 전극(610)의 연결부(603)는 제1 컨택홀(H1)을 통해 제1 부화소 전극(610)과 제1 드레인 전극(551)을 전기적으로 연결하고 제2 부화소 전극(630)의 연결부(603)는 제2 컨택홀(H2)을 통해 제2 부화소 전극(630)과 제2 드레인 전극(552)을 전기적으로 연결할 수 있다.
앞서 설명한 것과 같이 제1 스위칭 소자(Q1) 내지 제3 스위칭 소자(Q3)는 하나의 게이트 신호 배선(210)을 공유하며 동시에 제어될 수 있다. 제1 부화소 전극(610)에는 제1 스위칭 소자(Q1)를 통해 데이터 신호 배선(510)으로부터 제공된 데이터 전압이 인가될 수 있다. 반면 제2 스위칭 소자(Q2)의 제2 드레인 전극(552)은 제3 스위칭 소자(Q3)를 통해 기준 전압 배선(570)과 전기적으로 연결될 수 있다. 따라서 제2 부화소 전극(630)에는 데이터 신호 배선(510)으로부터 제공된 데이터 전압과 기준 전압 배선(570)으로부터 제공된 기준 전압 사이의 크기를 갖는 소정의 전압이 인가될 수 있다. 이를 통해 제1 부화소 전극(610)에 비해 상대적으로 작은 크기의 전압을 제2 부화소 전극(630)에 인가할 수 있다. 하나의 화소 내에 서로 다른 전압이 인가되는 제1 부화소 전극(610)과 제2 부화소 전극(630)을 배치함으로써 표시 장치(1)의 측면 시인성을 개선할 수 있다.
한편, 도 2에서는 제1 부화소 전극(610)의 가장자리가 유지 전극(230)과 중첩하는 경우를 예시하고 있으나, 다른 실시예에서 제2 부화소 전극(630)의 가장자리가 유지 전극(230)과 중첩하거나, 또는 제1 부화소 전극(610)과 제2 부화소 전극(630)이 모두 유지 전극(230)과 중첩할 수도 있다.
다음으로 상부 기판(20)에 대하여 설명한다. 상부 기판(20)은 제2 베이스(130), 제2 베이스(130)의 제1 베이스(110)와 대면하는 일면(도면상 하면) 상에 배치된 차광 부재(700), 차광 부재(700) 상에 배치된 색 변환 패턴(810) 및 색 변환 패턴(810) 상에 배치된 공통 전극(900)을 포함할 수 있다.
제2 베이스(130)는 제1 베이스(110)와 마찬가지로 투명한 기판일 수 있다. 제1 베이스(110)와 제2 베이스(130)는 서로 동일하거나 상이한 재료로 이루어질 수 있다.
제2 베이스(130) 상에는 차광 부재(700)가 배치될 수 있다. 차광 부재(700)는 가시 광선 파장 대역의 광의 투과를 차단할 수 있는 재료로 이루어질 수 있다. 차광 부재(700)는 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3) 등과 중첩하도록 배치되어 의도치 않은 영역에서의 빛샘 불량을 방지할 수 있다.
예시적인 실시예에서, 차광 부재(700)는 제1 방향(X)으로 연장된 라인 형상을 가지고 제1 스위칭 소자(Q1) 내지 제3 스위칭 소자(Q3)와 중첩할 수 있다. 또, 차광 부재(700)는 유지 전극(230)의 일부, 액티브층(400)의 일부, 데이터 신호 배선(510)의 일부와 중첩하되, 그들의 일부와 중첩하지 않도록 배치될 수 있다. 또한 차광 부재(700)는 게이트 신호 배선(210)과 완전히 중첩할 수 있다. 즉, 게이트 신호 배선(210)은 차광 부재(700)에 의해 완전히 커버될 수 있다. 도 2 등은 차광 부재(700)가 상부 기판(20)에 배치된 경우를 예시하고 있으나, 다른 실시예에서 차광 부재(700)는 하부 기판(10)에 배치될 수도 있다.
차광 부재(700) 상에는 화소 전극(600)과 중첩하도록 색 변환 패턴(810)이 배치될 수 있다. 색 변환 패턴(810)은 각 화소(PXa, PXb)에 대응되는 위치에 배치될 수 있다. 색 변환 패턴(810)을 투과한 후의 광은 특정 파장 대역을 가질 수 있다. 이를 통해 표시 장치(1)의 각 화소(PXa, PXb)별로 서로 다른 색을 표현하도록 할 수 있다.
예를 들어, 색 변환 패턴(810)은 염료 또는 안료 등의 색제(colorant) 물질을 포함하는 컬러 필터일 수 있다. 상기 색제는 입사광의 특정 파장 대역만을 선택적으로 흡수할 수 있다. 색 변환 패턴(810)은 입사광의 특정 파장 대역의 광을 흡수하고 다른 특정 파장 대역의 광을 선택적으로 투과시킬 수 있다.
다른 예를 들어, 색 변환 패턴(810)은 양자점 물질 또는 형광체 물질 등의 파장 시프트 물질을 포함하는 파장 시프트 부재일 수 있다. 상기 파장 시프트 물질은 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트 시킬 수 있다. 색 변환 패턴(810)은 입사광의 적어도 일부를 흡수한 후 특정 피크 파장을 갖는 광을 방출할 수 있다.
색 변환 패턴(810) 상에는 제2 베이스(130) 전면에 걸쳐 오버코팅층(830)이 배치될 수 있다. 오버코팅층(830)은 제2 베이스(130) 상에 적층된 복수의 구성요소들을 평탄화하여 공통 전극(900)이 배치되기 위한 표면을 제공할 수 있다.
오버코팅층(830) 상에는 공통 전극(900)이 배치될 수 있다. 공통 전극(900)은 화소(PXa, PXb)의 구분 없이 일체로 형성되어 공통 전압이 인가될 수 있다. 공통 전극(900)은 화소 전극(600)과 같이 투명 전극일 수 있다.
다음으로 액정층(30)에 대하여 설명한다. 액정층(30)은 초기 배향된 액정(31)들을 포함한다. 액정(31)은 음의 유전율 이방성을 가지고 초기 배향 상태에서 수직 배향될 수 있다. 액정(31)은 초기 배향 상태에서 소정의 선경사(pretilt) 각도를 가질 수도 있다. 화소 전극(600)과 공통 전극(900) 사이에 전계가 형성되면 액정(31)은 특정 방향으로 기울어지면서 액정층(30)을 투과하는 광의 편광 상태를 변화시킬 수 있다. 다른 실시예에서, 액정(31)은 양의 유전율 이방성을 가지고 초기 배향 상태에서 수평 배향되며, 전계가 형성되면 액정(31)은 회전하면서 광의 편광 상태를 변화시킬 수도 있다.
이하, 도 4 및 도 5를 더욱 참조하여 본 실시예에 따른 제1 배선층(200) 및 제2 배선층(500)에 대하여 상세하게 설명한다.
도 4는 도 2의 Ⅳa-Ⅳa' 선, Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 절개한 비교 단면도이다. 구체적으로, Ⅳa-Ⅳa' 선은 유지 전극(230)과 게이트 신호 배선(210)을 표현하기 위한 단면도이고, Ⅳb-Ⅳb' 선은 차광 부재(700)와 중첩하지 않는 영역에서의 기준 전압 배선(570)과 데이터 신호 배선(510)을 표현하기 위한 단면도이며, Ⅳc-Ⅳc' 선은 차광 부재(700)와 중첩하는 영역에서의 기준 전압 배선(570)과 데이터 신호 배선(510)을 표현하기 위한 단면도이다. 도 5는 도 2의 제1 배선층(200)과 제2 배선층(500)을 나타낸 단면도이다.
도 1 내지 도 5를 참조하면, 제1 배선층(200) 및 제2 배선층(500)은 각각 상호 적층된 도전성 금속층(201, 501)과 금속 산화물층(202, 502)을 포함하여 적층 구조를 가질 수 있다. 도 4 등은 제1 배선층(200) 및 제2 배선층(500)이 모두 도전성 금속층(201, 501) 및 금속 산화물층(202, 502)을 포함하는 경우를 예시하고 있으나, 제1 배선층(200)과 제2 배선층(500) 중 어느 하나는 금속 산화물층(202, 502)을 포함하지 않을 수도 있다.
우선 제1 배선층(200)에 대하여 설명한다. 제1 배선층(200)은 제1 베이스(110) 상에 배치된 제1 도전성 금속층(201) 및 제1 도전성 금속층(201) 상에 배치된 제1 금속 산화물층(202)을 포함할 수 있다.
제1 도전성 금속층(201)은 두 개 이상의 층으로 이루어진 적층 구조일 수 있다. 예를 들어, 제1 도전성 금속층(201)은 상호 적층된 제1 금속층(201a) 및 제2 금속층(201b)을 포함할 수 있다.
제1 금속층(201a)은 제1 베이스(110)에 대한 접합력(adhesion)이 우수한 금속 재료를 포함하여 제1 베이스(110) 상에 직접 배치될 수 있다. 예를 들어, 제1 금속층(201a)은 가공성이 우수한 내화 금속(refractory metal)을 포함할 수 있다. 본 명세서에서, '내화 금속'은 용융점이 1500℃보다 높은 금속 또는 합금을 의미한다. 내화 금속의 예로는 니오브(Nb), 바나듐(V), 탄탈럼(Ta), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 레늄(Re) 또는 텅스텐(W) 등을 들 수 있다. 비제한적인 일례로, 제1 금속층(201a)은 단일 티타늄으로 이루어진 티타늄층이거나, 또는 그 합금을 포함하여 이루어진 단일층일 수 있다. 제1 금속층(201a)은 불투광성을 나타낼 수 있다.
제2 금속층(201b)은 제1 금속층(201a) 상에 직접 배치될 수 있다. 제2 금속층(201b)은 복수의 층의 적층 구조를 갖는 제1 도전성 금속층(201)의 최상층에 위치할 수 있다. 제2 금속층(201b)은 비저항이 낮아 전기 전도도가 우수한 금속 재료를 포함할 수 있다. 제2 금속층(201b)의 전기 전도도는 제1 금속층(201a)의 전기 전도도보다 클 수 있다. 예를 들어, 제2 금속층(201b)은 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다. 제2 금속층(201b)은 불투광성을 나타낼 수 있다. 비제한적인 일례로, 제2 금속층(201b)은 단일 구리로 이루어진 구리층이거나, 또는 그 합금을 포함하여 이루어진 단일층일 수 있다.
비제한적인 일례로서, 제1 금속층(201a)은 제2 금속층(201b)보다 굴절률이 큰 금속 재료로 이루어질 수 있다. 예를 들어, 제1 금속층(201a)의 가시 광선 파장 대역의 광에 대한 굴절률은 약 1.5 내지 2.8이고, 제2 금속층(201b)의 가시 광선 파장 대역의 광에 대한 굴절률은 약 0.20 내지 1.2일 수 있다. 더 상세한 예를 들어, 제1 금속층(201a)의 550nm 파장의 광에 대한 굴절률은 약 2.3 내지 2.6, 또는 약 2.5이고, 제2 금속층(201b)의 550nm 파장의 광에 대한 굴절률은 약 0.8 내지 1.2 또는 약 1.0일 수 있으나 본 발명이 이에 제한되지 않음은 물론이다.
또, 제2 금속층(201b)의 두께(t201b)는 제1 금속층(201a)의 두께(t201a)보다 클 수 있다. 예를 들어, 제1 금속층(201a)의 두께(t201a)는 약 50Å 내지 500Å, 또는 약 100Å 내지 300Å이고, 제2 금속층(201b)의 두께(t201b)는 약 1,000Å 내지 20,000Å, 또는 약 5,000Å 내지 10,000Å일 수 있다.
예시적인 실시예에서, 제1 금속층(201a)의 측벽은 제2 금속층(201b)의 측벽보다 돌출되어 팁(T1)을 형성할 수 있다. 제1 금속층(201a)의 팁(T1)은 제2 금속층(201b)의 안정성을 개선할 수 있다. 예를 들어, 제1 금속층(201a)의 제2 금속층(201b)과 대면하는 면(도면상 상면)의 폭(W1a)은 제2 금속층(201b)의 제1 금속층(201a)과 대면하는 면(도면상 하면의 폭)의 폭(W1b)보다 클 수 있다. 제1 금속층(201a)의 팁의 길이(L1)의 상한은 약 0.5㎛ 이하일 수 있다. 팁의 길이(L1)가 0.5㎛ 보다 크면 스위칭 소자의 누설 전류(off current)가 현저하게 증가하는 문제가 발생할 수 있다.
제1 금속 산화물층(202)은 제2 금속층(201b) 상에 직접 배치된 단일층일 수 있다. 제1 금속 산화물층(202)은 제1 도전성 금속층(201)에 비해 광 흡수율이 크고, 광 반사율이 작은 재료를 포함하여 이루어질 수 있다. 제1 금속 산화물층(202)은 제1 금속층(201a) 및 제2 금속층(201b) 각각보다 광 흡수율이 크고 광 반사율이 작을 수 있다.
예시적인 실시예에서, 제1 금속 산화물층(202)은 MoxTayOz를 포함하여 이루어질 수 있다. 또, 제1 금속 산화물층(202) 내의 금속 원자 중의 탄탈럼 함량은 약 2.0 at%(atomic percent) 이하, 또는 약 1.9 at% 이하, 또는 약 1.8 at% 이하, 또는 약 1.7 at% 이하, 또는 약 1.6 at% 이하, 또는 약 1.5 at% 이하, 또는 약 1.4 at% 이하, 또는 약 1.3 at% 이하, 또는 약 1.2 at% 이하, 또는 약 1.1 at% 이하, 또는 약 1.0 at% 이하일 수 있다. 즉, (x+y)에 대한 y의 비(y/(x+y))의 상한은 약 0.02일 수 있다. 탄탈럼의 함량이 2.0 at% 보다 크면 가시 광선 파장 대역에 대한 제1 금속 산화물층(202)의 광 반사율이 증가할 수 있다. 본 발명이 이에 제한되는 것은 아니나, 탄탈럼의 함량이 약 1.0 at% 내지 2.0 at% 범위 내일 때 제1 금속 산화물층(202)의 반사율이 가장 작을 수 있다. 또, 탄탈럼의 함량이 2.0 at% 보다 크면 식각 안정성이 저하되어 식각 표면의 제어가 어려워질 수 있다. 예를 들어, 후술할 제1 금속 산화물층(202)의 팁(T2)이 지나치게 길어질 수 있다.
제1 금속 산화물층(202) 내 금속 원자 중의 탄탈럼 함량의 하한은 특별히 제한되지 않으나, 공정성의 관점에서 약 0.3 at% 이상, 또는 약 0.5 at% 이상일 수 있다. 탄탈럼 함량이 0.3 at% 보다 작으면 물에 대해 소정의 식각 특성을 나타내어 불안정할 수 있다.
비제한적인 일례로서, 500Å 두께의 제1 금속 산화물층(202) 자체의 광 흡수율은 약 40% 이상, 또는 약 45% 이상, 또는 50% 이상, 또는 약 55% 이상, 또는 약 60% 이상일 수 있다. 예를 들어, 500Å 두께의 제1 금속 산화물층(202) 자체의 광 반사율은 약 25% 내지 40%이고, 광 투과율은 약 15% 내지 25%일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 예컨대 제1 금속 산화물층(202)의 가시 광선 파장 대역의 광에 대한 소광 계수(extinction coefficient, k)는 약 0.40 내지 0.90일 수 있다.
또, 제1 금속 산화물층(202)은 제2 금속층(201b)보다 굴절률이 클 수 있다. 예를 들어, 제1 금속 산화물층(202)의 가시광선 파장 대역의 광에 대한 굴절률은 약 2.2 내지 2.6이고, 더 상세한 예를 들어 제1 금속 산화물층(202)의 550nm 파장의 광에 대한 굴절률은 약 2.2 내지 2.3일 수 있다.
제1 금속 산화물층(202)의 두께(t202)는 제1 금속층(201a)의 두께(t201a)보다 크고 제2 금속층(201b)의 두께(t201b)보다 작을 수 있다. 또, 제1 금속 산화물층(202)은 가시광선 파장 대역의 광에 대해 상쇄 간섭을 나타낼 수 있는 두께(kλ/4, 여기서 k는 홀수)를 가질 수 있다. 예를 들어, 제1 금속 산화물층(202)의 두께(t202)는 약 100Å 내지 2,000Å이거나, 또는 약 300Å 내지 550Å, 또는 약 400Å 일 수 있다. 본 발명이 이에 제한되는 것은 아니나, 제1 금속 산화물층(202)의 두께(t202)가 300Å 내지 550Å인 경우 광 반사율을 효과적으로 저감시킬 수 있다.
예시적인 실시예에서, 제1 금속 산화물층(202)의 측벽은 제2 금속층(201b)의 측벽보다 돌출되어 팁(T2)을 형성할 수 있다. 제1 금속 산화물층(202)의 팁(T2)은 제1 배선층(200) 상측에서의 반사율 저하에 기여할 수 있다. 예를 들어, 제1 금속 산화물층(202)의 제2 금속층(201b)과 대면하는 면(도면상 하면)의 폭(W1c)은 제2 금속층(201b)의 제1 금속 산화물층(202)과 대면하는 면(도면상 상면)의 폭(W1d)보다 클 수 있다. 제1 금속 산화물층(202)의 팁의 길이(L2)의 상한은 약 0.80㎛ 이하일 수 있다. 팁의 길이(L2)가 0.80㎛ 보다 크면 제1 배선층(200)을 형성한 후의 후속 공정성이 저하될 수 있다. 예를 들어, 제1 금속 산화물층(202)의 팁의 길이(L2)를 0.80㎛ 보다 작게 형성할 경우 제1 절연층(310)의 막 치밀도를 향상시킬 수 있다. 또, 팁의 길이(L2)의 하한은 약 0.03㎛ 이상일 수 있다. 제1 금속 산화물층(202)의 팁의 길이(L2)가 0.03㎛ 보다 크면 제1 배선층(200)의 반사율을 감소시키는 데에 효과적이다.
한편, 제1 금속 산화물층(202)은 제1 배선층(200)의 최상층에 위치할 수 있다. 자체의 광 흡수율이 크고 상쇄 간섭 두께를 갖는 제1 금속 산화물층(202)을 제1 배선층(200)의 최상부에 배치하여 제1 배선층(200)의 반사율을 효과적으로 저감시킬 수 있다. 본 발명이 이에 제한되는 것은 아니나, 제1 금속 산화물층(202) 측(도면상 상측)으로부터 제1 배선층(200) 측으로 입사된 550nm 파장의 광에 대한 제1 배선층(200)의 반사율은 약 6.0% 이하, 또는 약 5.5% 이하, 또는 약 5.4% 이하, 또는 약 5.3% 이하, 또는 약 5.2% 이하, 또는 약 5.1% 이하, 또는 약 5.0% 이하일 수 있다. 동시에, 제1 배선층(200)은 제1 도전성 금속층(201)을 포함하여 우수한 전기 전도도를 부여할 수 있고, 배선 및 전극으로서의 기능을 수행할 수 있다.
앞서 설명한 것과 같이, 제1 배선층(200)은 게이트 신호 배선(210) 및 유지 전극(230)을 포함할 수 있다.
예시적인 실시예에서, 제1 방향(X)으로 연장된 게이트 신호 배선(210)은 제1 방향(X)으로 연장된 라인 형상의 차광 부재(700)와 완전히 중첩할 수 있다. 즉, 게이트 신호 배선(210)은 차광 부재(700)에 의해 완전히 커버되어 가려질 수 있다.
또, 유지 전극(230)은 부분적으로 차광 부재(700)와 중첩할 수 있다. 예를 들어 유지 전극(230)이 제1 방향(X)으로 연장된 부분 및 제2 방향(Y)으로 연장된 부분을 포함하는 경우, 유지 전극(230)의 제2 방향(Y)으로 연장된 부분의 적어도 일부는 차광 부재(700)와 중첩하지 않고 외부광에 노출된 상태일 수 있다.
본 실시예에 따른 제1 배선층(200)은 가시 광선 파장 대역의 광에 대해 매우 낮은 반사율을 가질 수 있고, 따라서 차광 부재(700)가 차지하는 평면상 면적을 최소화할 수 있다. 본 발명이 이에 제한되는 것은 아니나, 차광 부재(700)가 제1 방향(X)만으로 연장되고 제2 방향(Y)으로 연장된 부분을 갖지 않음에도 불구하고 본 실시예에 따른 표시 장치(1)는 우수한 콘트라스트를 가질 수 있다. 또, 제1 방향(X)으로 인접한 화소(PXa, PXb)들의 경계에 제2 방향(Y)으로 연장된 차광 부재(700)를 배치하지 않고 생략할 수 있어 표시 장치(1)의 개구율을 개선할 수 있는 효과가 있다.
이어서 제2 배선층(500)에 대하여 설명한다. 제2 배선층(500)은 제1 배선층(200)과 절연되도록 제1 배선층(200)의 상부에 배치된 제2 도전성 금속층(501) 및 제2 도전성 금속층(501) 상에 배치된 제2 금속 산화물층(502)을 포함할 수 있다. 예를 들어, 제1 배선층(200)과 제2 배선층(500) 사이에는 제1 절연층(310)이 개재될 수 있다.
제2 도전성 금속층(501)은 두 개 이상의 층으로 이루어진 적층 구조일 수 있다. 예를 들어, 제2 도전성 금속층(501)은 상호 적층된 제3 금속층(501a) 및 제4 금속층(501b)을 포함할 수 있다.
예시적인 실시예에서, 제2 배선층(500)의 제3 금속층(501a)의 두께(t501a)는 제1 배선층(200)의 제1 금속층(201a)의 두께(t201a)보다 작거나 같을 수 있다. 제1 베이스(110)가 글라스 재료 등으로 이루어지는 경우, 제1 배선층(200)의 제1 금속층(201a)의 두께(t201a)를 충분히 형성함으로써 제1 배선층(200)의 부착성 및 가공성을 개선할 수 있다. 또, 제2 배선층(500)의 제4 금속층(501b)의 두께(t501b)는 제1 배선층(200)의 제2 금속층(201b)의 두께(t201b)보다 작거나 같을 수 있다. 상대적으로 연장 길이가 긴 제1 배선층(200) 내 제2 금속층(201b)의 두께(t201b)를 충분히 형성함으로써 제1 배선층(200)의 저항을 저감시키고 열화 및 안정성을 개선할 수 있다.
그 외 제2 배선층(500)의 제3 금속층(501a)과 제4 금속층(501b)의 재료, 역할, 굴절률, 형상 등은 각각 제1 배선층(200)의 제1 금속층(201a) 및 제2 금속층(201b)과 실질적으로 동일할 수 있는 바, 중복되는 설명은 생략한다.
또, 제2 금속 산화물층(502)은 제4 금속층(501b) 상에 직접 배치될 수 있다. 제2 금속 산화물층(502)은 제2 도전성 금속층(501)에 비해 광 흡수율이 크고 광 반사율이 작은 재료를 포함하여 이루어질 수 있다. 예시적인 실시예에서, 제2 금속 산화물층(502)은 MoxTayOz를 포함하여 이루어질 수 있다. 또, 제2 금속 산화물층(502) 내의 금속 원자 중의 탄탈럼 함량의 상한은 약 2.0 at% 이하일 수 있다. 또, 또, 제2 금속 산화물층(502) 내 금속 원자 중의 탄탈럼 함량의 하한은 약 0.3 at% 이상일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제2 금속 산화물층(502)의 측벽은 제4 금속층(501b)의 측벽보다 돌출되어 팁(T3)을 형성할 수 있다. 제2 금속 산화물층(502)의 팁(T3)은 제2 배선층(500) 상측에서의 반사율 저하에 기여할 수 있다. 예를 들어, 제2 금속 산화물층(502)의 제4 금속층(501b)과 대면하는 면(도면상 하면)의 폭(W2c)은 제4 금속층(501b)의 제2 금속 산화물층(502)과 대면하는 면(도면상 상면)의 폭(W2d)보다 클 수 있다.
예시적인 실시예에서, 제2 배선층(500)의 제2 금속 산화물층(502)의 팁의 길이(L3)는 제1 배선층(200)의 제1 금속 산화물층(202)의 팁의 길이(L2)보다 클 수 있다. 제2 배선층(500)의 제2 금속 산화물층(502)의 팁의 길이(L3)를 충분히 확보하여 우수한 저반사 특성을 부여함과 동시에 제1 배선층(200)의 제1 금속 산화물층(202)의 팁의 길이(L2)는 상대적으로 작게 하여 제1 절연층(310) 등에 대한 공정성을 확보할 수 있다. 예를 들어, 제2 배선층(500)의 제2 금속 산화물층(502)의 팁의 길이(L3)의 상한은 약 1.00㎛ 이하일 수 있다. 또, 팁의 길이(L3)의 하한은 약 0.03㎛ 이상일 수 있다.
그 외 제2 배선층(500)의 제2 금속 산화물층(502)의 재료, 역할, 광 흡수율, 굴절률, 두께 등은 제1 배선층(200)의 제1 금속 산화물층(202)과 실질적으로 동일할 수 있는 바, 중복되는 설명은 생략한다.
한편, 제2 금속 산화물층(502)은 제2 배선층(500)의 최상층에 위치할 수 있다. 자체의 광 흡수율이 크고 상쇄 간섭 두께를 갖는 제2 금속 산화물층(502)을 제2 배선층(500)의 최상부에 배치하여 제2 배선층(500)의 반사율을 효과적으로 저감시킬 수 있다. 본 발명이 이에 제한되는 것은 아니나, 제2 금속 산화물층(502) 측(도면상 상측)으로부터 제2 배선층(500) 측으로 입사된 550nm 파장의 광에 대한 제2 배선층(500)의 반사율은 약 6.0% 이하, 또는 약 5.5% 이하, 또는 약 5.4% 이하, 또는 약 5.3% 이하, 또는 약 5.2% 이하, 또는 약 5.1% 이하, 또는 약 5.0% 이하일 수 있다. 동시에, 제2 배선층(500)은 제2 도전성 금속층(501)을 포함하여 우수한 전기 전도도를 부여할 수 있고, 배선 및 전극으로서의 기능을 수행할 수 있다.
예시적인 실시예에서, 제2 배선층(500)과 제1 절연층(310) 사이에는 액티브층(400)이 배치될 수 있다. 제2 도전성 금속층(501)과 액티브층(400)이 접촉하는 경우, 제3 금속층(501a)은 제4 금속층(501b) 내 이온이 액티브층(400)으로 확산되는 것을 방지하는 배리어 역할을 할 수 있다. 몇몇 실시예에서, 액티브층(400)이 비정질 규소 등으로 이루어지는 경우 제2 배선층(500)과 액티브층(400) 사이에는 오믹 컨택층(미도시)이 더 배치될 수 있다. 오믹 컨택층은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소를 포함하거나, 실리사이드를 포함하여 이루어질 수 있다. 오믹 컨택층은 제2 배선층(500)과 액티브층(400) 사이의 접촉 저항을 감소시킬 수 있다.
앞서 설명한 것과 같이, 제2 배선층(500)은 데이터 신호 배선(510)을 포함하고, 기준 전압 배선(570)을 더 포함할 수 있다.
예시적인 실시예에서, 제2 방향(Y)으로 연장된 데이터 신호 배선(510) 및 기준 전압 배선(570)은 각각 부분적으로 차광 부재(700)와 중첩할 수 있다. 예를 들어 데이터 신호 배선(510) 및 기준 전압 배선(570)의 적어도 일부는 차광 부재(700)와 중첩하지 않고 외부광에 노출된 상태일 수 있다.
본 실시예에 따른 제2 배선층(500)은 가시 광선 파장 대역의 광에 대해 매우 낮은 반사율을 가질 수 있고, 따라서 차광 부재(700)가 차지하는 평면상 면적을 최소화할 수 있다. 본 발명이 이에 제한되는 것은 아니나, 차광 부재(700)가 제1 방향(X)만으로 연장되고 제2 방향(Y)으로 연장된 부분을 갖지 않음에도 불구하고 본 실시예에 따른 표시 장치(1)는 우수한 콘트라스트를 가질 수 있다. 또, 제1 방향(X)으로 인접한 화소(PXa, PXb)들의 경계에 제2 방향(Y)으로 연장된 차광 부재(700)를 배치하지 않고 생략할 수 있어 표시 장치(1)의 개구율을 개선할 수 있는 효과가 있다.
이하, 본 발명의 실시예들에 따른 배선 기판의 제조 방법에 대하여 설명한다.
도 6 내지 도 13은 본 발명의 일 실시예에 따른 배선 기판의 제조 방법을 나타낸 도면들로서, 도 4에 대응되는 단면을 나타낸 도면들이다.
우선 도 6을 참조하면, 제1 베이스(110) 상에 제1 도전성 금속층(201')을 형성한다. 예시적인 실시예에서, 제1 도전성 금속층(201')은 하나 이상의 층을 포함하는 적층 구조일 수 있다. 제1 도전성 금속층(201')은 제1 베이스(110) 상에 직접 배치된 제1 금속층(201a') 및 제1 금속층(201a') 상에 직접 배치된 제2 금속층(201b')을 포함할 수 있다. 제1 금속층(201a')과 제2 금속층(201b')을 형성하는 방법은 특별히 제한되지 않으나, 예를 들어 진공 증착 또는 스퍼터링 등의 증착법을 들 수 있다. 제1 금속층(201a') 및 제2 금속층(201b')에 대해서는 앞서 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 7을 참조하면, 제1 도전성 금속층(201') 상에 제1 금속 산화물층(202')을 형성한다. 제1 금속 산화물층(202')을 형성하는 단계는 스퍼터링을 이용하여 제2 금속층(201b') 상에 직접 제1 금속 산화물층(202')을 증착하는 단계일 수 있다. 상기 스퍼터링 공정은 직류 전압 소스를 이용하는 DC 스퍼터링일 수 있다.
스퍼터링 공정은 불활성 가스 분위기 하에서 진행될 수 있다. 예를 들어, 산소가 포함되지 않은 아르곤 분위기 하에서 진행될 수 있다. 또, 스퍼터링 공정의 타겟 물질(TM)은 MoxTayOz를 포함하여 이루어질 수 있다. 타겟 물질(TM) 내의 금속 원자 중의 탄탈럼 함량의 상한은 약 2.0 at% 이하일 수 있다. 제1 금속 산화물층(202')을 형성하기 위해 산화물 상태의 타겟 물질(TM)을 이용함에 따라 제1 금속 산화물층(202') 내의 원자비를 정밀하게 제어할 수 있다. 예를 들어, 스퍼터링을 위한 타겟 물질(TM)의 조성과 스퍼터링 후에 형성된 제1 금속 산화물층(202')의 조성은 실질적으로 동일할 수 있다. 즉, 원하는 조성을 갖는 타겟 물질(TM)을 이용하여 스퍼터링을 진행함으로써 제1 금속 산화물층(202')의 조성을 정밀하게 제어할 수 있다.
제1 금속 산화물층(202')의 증착 두께는 100Å 내지 2,000Å이거나, 또는 약 300Å 내지 550Å, 또는 약 400Å 일 수 있다. 본 발명이 이에 제한되는 것은 아니나, 제1 금속 산화물층(202')의 증착 두께(t202)가 300Å 내지 550Å인 경우 광 반사율을 효과적으로 저감시킬 수 있다.
이어서 도 8을 참조하면, 제1 금속 산화물층(202') 상에 제1 마스크 패턴(MP1)을 형성한다.
예시적인 실시예에서, 제1 마스크 패턴(MP1)을 형성하는 단계는 제1 금속 산화물층(202') 상에 감광성 물질층을 형성하는 단계, 마스크를 이용하여 상기 감광성 물질층이 부분적으로 광을 조사하는 단계 및 현상액을 도포하여 제1 마스크 패턴(MP1)을 현상하는 단계를 포함할 수 있다.
상기 감광성 물질층은 광에 반응하는 재료를 포함할 수 있다. 예를 들어, 상기 감광성 물질층은 네거티브 감광 재료 또는 포지티브 감광 재료를 포함할 수 있다.
상기 네거티브 감광 재료는 마스크의 개구를 통해 광이 조사되는 노광 부위에서 적어도 부분적으로 고분자의 경화가 이루어지며 불용화되고, 상기 노광 부위가 현상액에 의해 제거될 수 있다. 이 경우 잔존하는 감광 재료 패턴은 마스크의 차광 패턴에 상응하는 형상을 가질 수 있다.
상기 포지티브 감광 재료는 마스크의 개구를 통해 광이 조사되는 노광 부위에서 고분자 간의 결합이 적어도 부분적으로 끊어지며 가용화되고, 상기 노광 부위가 현상액에 의해 제거될 수 있다. 이 경우 잔존하는 감광 재료 패턴은 마스크의 차광 패턴의 역상, 즉 마스크의 개구 패턴에 상응하는 형상을 가질 수 있다.
이어서 도 9를 참조하면, 제1 마스크 패턴(MP1)을 식각 마스크로 이용하여 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)을 일괄 식각한다. 예시적인 실시예에서, 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)을 식각하는 단계는 습식 식각 공정으로 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)을 패터닝하는 단계일 수 있다.
습식 식각은 건식 식각에 비해 공정이 단순하고 식각 균일도가 우수한 장점이 있다. 예를 들어, 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)을 식각하는 단계는 식각액을 도포하는 단계를 포함할 수 있다.
상기 식각액은 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)에 대해 모두 반응성을 가질 수 있다. 예시적인 실시예에서, 상기 식각액은 과산화황산염(peroxysulfate, persulfate) 약 10.0 중량% 내지 20.0 중량%, 유기산 또는 그 염 0.1 중량% 내지 5.0 중량%, 함불소화합물 약 0.1 중량% 내지 1.5 중량%, 고리형 아민 화합물 약 0.01 중량% 내지 2.0 중량% 및 잔량의 물을 포함할 수 있다.
상기 과산화황산염은 제1 금속 산화물층(202)과 제2 금속층(201b)을 식각하는 주성분일 수 있다. 과산화황산염의 예로는 과산화일황산염 및 과산화이황산염을 들 수 있다. 상기 과산화황산염은 암모늄 또는 나트륨 등의 염 형태일 수 있다.
상기 함불소화합물은 제1 금속 산화물층(202)과 제1 금속층(201a)을 식각하는 주성분일 수 있다. 함불소화합물은 불소 이온 또는 다원자 불소 이온을 생성할 수 있으면 특별히 제한되지 않으나, 예를 들어 불화암모늄, 불화나트륨, 불화칼륨, 중불화암모늄, 중불화나트륨 및 중불화칼륨 등을 예시할 수 있다.
상기 유기산 또는 그 염 및 고리형 아민 화합물은 제1 금속층(201a), 제2 금속층(201b) 및 제1 금속 산화물층(202)의 식각 안정성을 향상시킬 수 있다. 유기산의 예로는 초산 등을 들 수 있고, 고리형 아민 화합물의 예로는 이미다졸계, 또는 테트라졸계 화합물을 들 수 있다.
이를 통해 제1 배선층(200)을 형성할 수 있다. 제1 배선층(200)의 구체적인 형상, 배치 및 물성 등은 앞서 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 10을 참조하면, 잔여 마스크 패턴을 제거하고, 제1 배선층(200) 상에 제1 절연층(310) 및 액티브층(400')을 형성한다. 본 단계에서, 액티브층(400')은 패터닝되지 않은 상태일 수 있다. 제1 절연층(310) 및 액티브층(400')에 대해서는 앞서 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 11을 참조하면, 액티브층(400') 상에 제2 도전성 금속층(501') 및 제2 금속 산화물층(502')을 형성한다. 예시적인 실시예에서, 제2 도전성 금속층(501')은 하나 이상의 층을 포함하는 적층 구조일 수 있다. 제2 도전성 금속층(501')은 액티브층(400') 상에 배치된 제3 금속층(501a') 및 제3 금속층(501a') 상에 직접 배치된 제4 금속층(501b')을 포함할 수 있다. 또, 제2 금속 산화물층(502')은 스퍼터링을 이용하여 형성될 수 있다. 상기 스퍼터링 공정에 대해서는 도 6과 함께 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 12를 참조하면, 제2 금속 산화물층(502') 상에 제2 마스크 패턴(MP2)을 형성한다. 예시적인 실시예에서, 제2 마스크 패턴(MP2)을 형성하는 단계는 제2 금속 산화물층(502') 상에 감광성 물질층을 형성하는 단계, 마스크를 이용하여 상기 감광성 물질층이 부분적으로 광을 조사하는 단계 및 현상액을 도포하여 제2 마스크 패턴(MP2)을 현상하는 단계를 포함할 수 있다. 몇몇 실시예에서, 제2 마스크 패턴(MP2)을 형성하기 위한 노광 마스크는 하프톤 마스크 또는 슬릿 마스크일 수 있다. 하프톤 마스크 등을 이용하여 스위칭 소자의 채널 영역 부근의 제2 마스크 패턴(MP2) 두께를 부분적으로 제어할 수 있다.
이어서 도 13을 참조하면, 제2 마스크 패턴(MP2)을 식각 마스크로 이용하여 액티브층(400), 제3 금속층(501a), 제4 금속층(501b) 및 제2 금속 산화물층(502)을 일괄 식각한다. 예시적인 실시예에서, 액티브층(400), 제3 금속층(501a), 제4 금속층(501b) 및 제2 금속 산화물층(502)을 식각하는 단계는 습식 식각 공정으로 수행될 수 있다. 상기 습식 식각 공정에 사용되는 식각액은 제1 배선층(200) 형성 시에 사용한 식각액과 실질적으로 동일할 수 있다.
이를 통해 제2 배선층(500) 및 액티브층(400)을 형성할 수 있다. 제2 배선층(500)과 액티브층(400)의 구체적인 형상, 배치 및 물성은 앞서 설명한 바 있으므로 중복되는 설명은 생략한다.
도면으로 나타내지 않았으나, 제2 배선층(500)을 형성한 후에 절연성 재료로 이루어진 절연층 및 화소 전극 등을 형성하여 표시 장치용 배선 기판을 제조할 수 있다.
이하, 구체적인 실험예를 더욱 참조하여 본 발명에 대해 더욱 상세하게 설명한다.
<실험예 1: 탄탈럼 함량에 따른 반사율 측정>
글라스 상에 단일 티타늄막을 대략 200Å 두께로 증착하였다. 그리고 티타늄막 상부에 단일 구리막을 대략 6,000Å 두께로 증착하였다. 그 다음 금속 원자 중의 탄탈럼 함량이 1.0 at%인 MoxTayOz 타겟 물질을 준비하고, 상기 타겟 물질을 이용하여 구리막 상부에 대략 400Å 두께로 스퍼터링 증착하여 3중막 구조의 적층체를 준비하였다.
그 후, 3중막 적층체 상에 감광성 마스크 패턴을 형성하고 식각액을 도포하였다. 이 때 식각액은 주식각 성분으로서 과산화황산염을 포함하고, 유기산, 함불소화합물 및 고리형 아민 화합물을 더 포함하는 식각액을 이용하였다. 식각이 완료된 식각 시간(etch time)은 171초였다.
그리고 식각액을 도포한 후에 잔존하는 적층체 패턴의 현미경 이미지를 촬영하였다. 또 적층체 패턴의 MoxTayOz 막의 팁 길이와 적층체 패턴 상부에서의 반사율을 측정하였다. 상기 반사율 측정은 가시 광선 파장 대역에서 진행하였다.
<실험예 2: 탄탈럼 함량에 따른 반사율 측정>
타겟 물질 내의 탄탈럼 함량이 2.0 at%인 것을 제외하고는 실험예 1과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다. 식각이 완료된 식각 시간(etch time)은 194초였다.
그리고 현미경 이미지를 촬영하고, MoxTayOz 막의 팁 길이와 반사율을 측정하였다.
<실험예 3: 탄탈럼 함량에 따른 반사율 측정>
타겟 물질 내의 탄탈럼 함량이 4.0 at%인 것을 제외하고는 실험예 1과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다. 식각이 완료된 식각 시간(etch time)은 295초였다.
그리고 현미경 이미지를 촬영하고, MoxTayOz 막의 팁 길이와 반사율을 측정하였다.
<실험예 4: 탄탈럼 함량에 따른 반사율 측정>
타겟 물질 내의 탄탈럼 함량이 6.0 at%인 것을 제외하고는 실험예 1과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다. 식각이 완료된 식각 시간(etch time)은 171초였다.
그리고 현미경 이미지를 촬영하고, MoxTayOz 막의 팁 길이와 반사율을 측정하였다.
도 14는 실험예 1 내지 실험예 4에 따라 형성된 적층체 패턴의 현미경 이미지이다.
도 14를 참조하면, MoxTayOz 막을 포함하는 3중막 적층체는 일괄 식각되어 패턴을 형성하는 것을 확인할 수 있다. 실험예 1에 따른 적층체 패턴의 테이퍼 앵글은 약 72도이고, 실험예 2의 테이퍼 앵글은 약 69도이며, 실험예 3의 테이퍼 앵글은 약 85도이고, 실험예 4의 테이퍼 앵글은 약 80도였다.
도 15는 실험예 1 내지 실험예 4에 따른 MoxTayOz 막의 팁 길이를 나타낸 그래프이다.
구체적으로, 실험예 1에 따른 패턴의 MoxTayOz 막 팁 길이는 약 0.05㎛이고, 실험예 2에 따른 패턴의 MoxTayOz 막 팁 길이는 약 0.07㎛이었다. 또, 실험예 3에 따른 패턴의 MoxTayOz 막 팁 길이는 약 0.16㎛이고, 실험예 4에 따른 패턴의 MoxTayOz 막 팁 길이는 약 0.20㎛이었다. 즉, MoxTayOz 막 내의 탄탈럼 함량이 증가할수록 팁의 길이가 점차 증가하는 것을 알 수 있다. 특히, 실험예 2와 실험예 3을 비교하면, 탄탈럼 함량이 2.0 at%를 초과할 경우 팁의 길이가 두 배 이상 증가하며 식각 표면 제어가 곤란해지는 것을 알 수 있다.
도 16은 실험예 1 내지 실험예 4에 따른 적층체 패턴의 가시 광선 파장 대역에서의 광 반사율을 측정한 그래프이다.
도 16을 참조하면, 실험예 2에 따른 적층체 패턴의 광 반사율이 최소값을 가짐을 알 수 있다. 즉, 놀랍게도 MoxTayOz 막 내의 탄탈럼 함량의 증감에 따라 광 반사율이 선형적으로 변화하지 않는 것을 확인할 수 있다. MoxTayOz 막 내의 탄탈럼 함량이 1.0 at% 내지 2.0 at%인 경우에 적층체 패턴의 광 반사율이 최소값을 갖는 것을 알 수 있다.
실험예 1 내지 실험예 4에 따른 적층체 패턴의 가시 광선 파장 대역에서의 광 반사율 평균과 550nm 파장의 광에 대한 광 반사율을 하기 표 1에 나타내었다.
광 반사율(%)
평균 반사율 550nm에서의 반사율
실험예 1 8.61 5.34
실험예 2 8.41 4.72
실험예 3 8.94 5.47
실험예 4 8.46 8.65
<실험예 5: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 황산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 2와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 6: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 황산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 3과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 7: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 황산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 4와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 8: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 인산, 질산 및 초산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 2와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 9: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 인산, 질산 및 초산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 3과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 10: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 인산, 질산 및 초산을 포함하는 식각액을 이용한 것을 제외하고는 실험예 4와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 11: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 과산화수소를 포함하는 식각액을 이용한 것을 제외하고는 실험예 2와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 12: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 과산화수소를 포함하는 식각액을 이용한 것을 제외하고는 실험예 3과 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
<실험예 13: 식각 성분에 따른 식각 특성 비교>
주식각 성분으로서 과산화수소를 포함하는 식각액을 이용한 것을 제외하고는 실험예 4와 동일한 방법으로 3중막 구조의 적층체를 준비한 후 식각액을 도포하였다.
그리고 현미경 이미지를 촬영하여 식각 상태를 관찰하였다.
도 17a는 실험예 5 내지 실험예 7에 따른 현미경 이미지들이고, 도 17b는 실험예 8 내지 실험예 10에 따른 현미경 이미지들이며, 도 17c는 실험예 11 내지 실험예 13에 따른 현미경 이미지들이다.
우선 도 17a를 참조하면, 황산을 주요 식각 성분으로 포함하는 식각액을 이용한 경우 3중막 적층체는 과식각되어 패턴을 형성하지 못하는 것을 확인할 수 있다. 또 도 17b를 참조하면, 인산, 질산 및 초산을 주요 식각 성분으로 포함하는 식각액을 이용한 경우 식각이 이루어지지 않는 것을 확인할 수 있다. 도 17c를 참조하면, 과산화수소를 주요 식각 성분으로 포함하는 식각액을 이용한 경우 3중막 적층체는 과식각되어 패턴을 형성하지 못하는 것을 확인할 수 있다.
즉, 앞서 실험예 1 내지 실험예 4에서 사용한 과산화황산염을 포함하는 식각액의 경우 다른 식각액들과 달리 MoxTayOz 막을 포함하는 3중막 적층체에 대해 우수한 일괄식각 특성을 갖는 것을 알 수 있다.
<실험예 14>
티타늄막의 두께가 200Å이고 구리막의 두께가 6,000Å인 경우에서, 탄탈럼 함량이 2.0 at%인 MoxTayOz 막의 두께에 따른 광 반사율을 시뮬레이션하였다. MoxTayOz 막의 두께는 50Å에서 1200Å까지 50Å 간격으로 진행하였다. 광 반사율 측정은 가시 광선 파장 대역에서 진행하였다.
도 18은 실험예 14에 따른 시뮬레이션 결과이다.
도 18을 참조하면, MoxTayOz 막의 두께에 따라 3중막 적층체 패턴의 광 반사율이 달라지는 것을 확인할 수 있다.
구체적으로, MoxTayOz 막의 두께가 50Å인 경우 550nm 파장의 광에 대한 반사율은 약 55.1%였다. 또, MoxTayOz 막의 두께가 250Å인 경우 550nm 파장의 광에 대한 반사율은 약 14.0%였다. 반면, MoxTayOz 막의 두께가 300Å인 경우 550nm 파장의 광에 대한 반사율이 약 7.2%로, 광 반사율이 현저하게 저감됨을 확인할 수 있다. 그리고 MoxTayOz 막의 두께가 400Å인 경우 550nm 파장의 광에 대한 반사율이 약 1.8%로 최소값을 갖는 것을 확인할 수 있다.
또, MoxTayOz 막의 두께가 550Å인 경우 550nm 파장의 광에 대한 반사율이 약 7.5%를 나타내는 반면, MoxTayOz 막의 두께가 600Å로 증가함에 따라 550nm 파장의 광에 대한 반사율이 약 10.7%로 급격하게 증가하는 것을 확인할 수 있다. MoxTayOz 막의 두께가 750Å 이상인 경우 550nm 파장의 광에 대한 반사율이 약 20% 부근으로 수렴하였다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제1 베이스
130: 제2 베이스
200: 제1 배선층
400: 액티브층
500: 제2 배선층
600: 화소 전극
700: 차광 부재
900: 공통 전극

Claims (20)

  1. 제1 베이스; 및
    상기 제1 베이스 상에 배치되고, 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하는 제1 배선층을 포함하되,
    상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하인 표시 장치.
  2. 제1항에 있어서,
    상기 도전성 금속층은 복수의 층으로 이루어진 불투광성층이고,
    상기 금속 산화물층의 광 반사율은 상기 금속 산화물층과 접촉하는 상기 도전성 금속층의 최상층의 광 반사율보다 작은 표시 장치.
  3. 제1항에 있어서,
    상기 도전성 금속층은 상기 제1 베이스와 상기 금속 산화물층 사이에 배치되고,
    상기 금속 산화물층은 상기 제1 배선층의 최상층인 표시 장치.
  4. 제1항에 있어서,
    상기 도전성 금속층은 상기 제1 베이스와 상기 금속 산화물층 사이에 배치되고,
    상기 금속 산화물층 측으로부터 입사된 550nm 파장의 광에 대한 상기 제1 배선층의 반사율은 6.0% 이하인 표시 장치.
  5. 제1항에 있어서,
    상기 도전성 금속층은,
    상기 제1 베이스 상에 배치되는 제1 금속층, 및
    상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층보다 큰 전기 전도도를 갖는 제2 금속층을 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 제2 금속층의 두께는 상기 제1 금속층의 두께보다 큰 표시 장치.
  7. 제5항에 있어서,
    상기 제1 금속층은 내화 금속을 포함하여 이루어지고,
    상기 제2 금속층은 구리, 은, 알루미늄, 또는 이들의 합금을 포함하여 이루어진 표시 장치.
  8. 제1항에 있어서,
    상기 도전성 금속층은,
    상기 제1 베이스 상에 배치되는 제1 금속층, 및
    상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층 및 상기 금속 산화물층과 맞닿는 제2 금속층을 포함하고,
    상기 금속 산화물층의 두께는 상기 제1 금속층의 두께보다 크고 상기 제2 금속층의 두께보다 작으며,
    상기 금속 산화물층의 두께는 300Å 내지 550Å인 표시 장치.
  9. 제1항에 있어서,
    상기 도전성 금속층은,
    상기 제1 베이스 상에 배치되는 제1 금속층, 및
    상기 제1 금속층과 상기 금속 산화물층 사이에 배치되고, 상기 제1 금속층과 맞닿는 제2 금속층을 포함하고,
    상기 제1 금속층의 상기 제2 금속층과 대면하는 면의 폭은 상기 제2 금속층의 상기 제1 금속층과 대면하는 면의 폭보다 큰 표시 장치.
  10. 제1항에 있어서,
    상기 금속 산화물층의 측벽은 상기 도전성 금속층의 측벽보다 돌출되어 팁을 형성하는 표시 장치.
  11. 제1항에 있어서,
    상기 제1 배선층과 부분적으로 교차하고, 상기 제1 배선층과 절연되도록 배치되며, 상호 적층된 도전성 금속층 및 금속 산화물층을 포함하는 제2 배선층을 더 포함하되,
    상기 제2 배선층의 상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하인 표시 장치.
  12. 제11항에 있어서,
    상기 제1 배선층과 상기 제2 배선층 사이에 배치된 반도체 물질층을 더 포함하되,
    상기 제1 베이스는 글라스 기판이고,
    상기 제1 배선층의 상기 도전성 금속층은 상기 제1 베이스 상에 직접 배치되는 표시 장치.
  13. 제11항에 있어서,
    상기 제1 배선층은 제1 방향으로 연장된 게이트 신호 배선, 및 유지 전극을 포함하고,
    상기 제2 배선층은 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 신호 배선을 포함하는 표시 장치.
  14. 제13항에 있어서,
    상기 제2 배선층의 도전성 금속층은, 제3 금속층 및 상기 제3 금속층과 상기 금속 산화물층 사이에 배치된 제4 금속층을 포함하고,
    상기 제1 금속층의 두께는 상기 제3 금속층의 두께보다 크고,
    상기 제2 금속층의 두께는 상기 제4 금속층의 두께보다 큰 표시 장치.
  15. 제13항에 있어서,
    상기 제1 배선층과 상기 제2 배선층에서,
    상기 금속 산화물층의 측벽은 상기 도전성 금속층의 측벽보다 돌출되어 팁을 형성하고,
    상기 제2 배선층의 상기 금속 산화물층의 팁의 길이는 상기 제1 배선층의 상기 금속 산화물층의 팁의 길이보다 긴 표시 장치.
  16. 제13항에 있어서,
    상기 제2 배선층 상에 배치되고 상기 제1 방향으로 연장된 라인 형상의 차광 부재를 더 포함하되,
    상기 유지 전극은 상기 제1 방향으로 연장된 부분 및 상기 제2 방향으로 연장된 부분을 포함하고,
    상기 게이트 신호 배선은 상기 차광 부재와 완전히 중첩하고,
    상기 유지 전극은 상기 차광 부재와 부분적으로 중첩하되, 상기 제2 방향으로 연장된 부분의 적어도 일부는 상기 차광 부재와 중첩하지 않으며,
    상기 데이터 신호 배선은 상기 차광 부재와 부분적으로 중첩하되, 상기 데이터 신호 배선의 적어도 일부는 상기 차광 부재와 중첩하지 않는 표시 장치.
  17. 베이스;
    상기 베이스 상에 배치된 도전성 금속층; 및
    상기 도전성 금속층 상에 배치된 금속 산화물층을 포함하되,
    상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하인 배선 기판.
  18. 베이스 상에 도전성 금속층 및 금속 산화물층을 순차 형성하는 단계;
    상기 금속 산화물층 상에 마스크 패턴을 형성하는 단계; 및
    상기 도전성 금속층 및 상기 금속 산화물층을 일괄 식각하여 배선을 형성하는 단계를 포함하되,
    상기 금속 산화물층은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하인 배선 기판의 제조 방법.
  19. 제18항에 있어서,
    상기 금속 산화물층을 형성하는 단계는 스퍼터링을 이용하여 금속 산화물층을 형성하는 단계이고,
    상기 스퍼터링은 불활성 가스 분위기 하에서 진행되고,
    상기 스퍼터링의 타겟은 MoxTayOz를 포함하여 이루어지고, 금속 원자 중의 탄탈럼 함량이 2.0 at% 이하인 배선 기판의 제조 방법.
  20. 제18항에 있어서,
    상기 식각하는 단계는 식각액을 이용하여 습식 식각하는 단계이고,
    상기 식각액은,
    과산화황산염 10.0 중량% 내지 20.0 중량%,
    유기산 0.1 중량% 내지 5.0 중량%,
    함불소화합물 0.1 중량% 내지 1.5 중량%,
    고리형 아민 화합물 0.01 중량% 내지 2.0 중량%, 및
    잔량의 물을 포함하는 배선 기판의 제조 방법.
KR1020170118647A 2017-09-15 2017-09-15 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 KR102543167B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170118647A KR102543167B1 (ko) 2017-09-15 2017-09-15 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
US15/906,991 US10386687B2 (en) 2017-09-15 2018-02-27 Wire substrate, display device including the same, and method of fabricating wire substrate
US16/460,829 US11099441B2 (en) 2017-09-15 2019-07-02 Wire substrate and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170118647A KR102543167B1 (ko) 2017-09-15 2017-09-15 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190031393A true KR20190031393A (ko) 2019-03-26
KR102543167B1 KR102543167B1 (ko) 2023-06-13

Family

ID=65720088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170118647A KR102543167B1 (ko) 2017-09-15 2017-09-15 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법

Country Status (2)

Country Link
US (2) US10386687B2 (ko)
KR (1) KR102543167B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112665B2 (en) 2018-07-17 2021-09-07 Samsung Display Co., Ltd. Wiring substrate and display device including wiring substrate
US11460744B2 (en) 2020-04-10 2022-10-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11462573B2 (en) 2019-06-14 2022-10-04 Samsung Display Co., Ltd. Display panel
US11637167B2 (en) 2020-01-17 2023-04-25 Samsung Display Co., Ltd. Method of manufacturing display panel utilizing ratio of etching removal speeds and display panel manufactured by the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543167B1 (ko) * 2017-09-15 2023-06-13 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
CN108121098B (zh) * 2017-12-19 2019-08-06 友达光电股份有限公司 金属结构及其制作方法与应用的显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195687A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 表示装置
KR20150126509A (ko) * 2014-05-02 2015-11-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US20170170199A1 (en) * 2015-07-27 2017-06-15 Boe Technology Group Co., Ltd. Conductive layer in a semiconductor apparatus, display substrate and display apparatus having the same, and fabricating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2260805B1 (ko) 1974-02-11 1978-03-24 Radiotechnique Compelec
JPS5542710A (en) 1978-09-14 1980-03-26 Honda Motor Co Ltd Work grinding device
KR20110090408A (ko) 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP5542710B2 (ja) 2011-02-02 2014-07-09 株式会社ジャパンディスプレイ 表示装置用アレイ基板及び表示装置
KR102220538B1 (ko) * 2014-09-23 2021-02-24 경희대학교 산학협력단 유기 반도체 재료를 포함하는 전극, 전극의 제조 방법 및 상기 전극을 포함하는 슈퍼 커패시터
KR102311454B1 (ko) 2014-11-10 2021-10-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN105204692B (zh) * 2015-10-28 2018-01-26 京东方科技集团股份有限公司 一种触摸屏、显示装置及显示装置的显示驱动方法
KR20190001629A (ko) * 2017-06-26 2019-01-07 삼성디스플레이 주식회사 발광소자 및 표시패널의 제조방법
KR102395098B1 (ko) * 2017-06-30 2022-05-06 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
KR102543167B1 (ko) * 2017-09-15 2023-06-13 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195687A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 表示装置
KR20150126509A (ko) * 2014-05-02 2015-11-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US20170170199A1 (en) * 2015-07-27 2017-06-15 Boe Technology Group Co., Ltd. Conductive layer in a semiconductor apparatus, display substrate and display apparatus having the same, and fabricating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112665B2 (en) 2018-07-17 2021-09-07 Samsung Display Co., Ltd. Wiring substrate and display device including wiring substrate
US11462573B2 (en) 2019-06-14 2022-10-04 Samsung Display Co., Ltd. Display panel
US11637167B2 (en) 2020-01-17 2023-04-25 Samsung Display Co., Ltd. Method of manufacturing display panel utilizing ratio of etching removal speeds and display panel manufactured by the same
US11910679B2 (en) 2020-01-17 2024-02-20 Samsung Display Co., Ltd. Method of manufacturing display panel with circuit-layer stack including metal, oxide, and capping layers, and display panel manufactured by the same
US11460744B2 (en) 2020-04-10 2022-10-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20190324337A1 (en) 2019-10-24
US11099441B2 (en) 2021-08-24
US20190086754A1 (en) 2019-03-21
US10386687B2 (en) 2019-08-20
KR102543167B1 (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102543167B1 (ko) 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
JP6462839B2 (ja) 表示装置
US8421341B2 (en) Organic electroluminescent device
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US7554119B2 (en) Active matrix substrate and its manufacturing method
US8520183B2 (en) Display substrate, liquid crystal display including the display substrate, and method of manufacturing the display substrate
US9075270B2 (en) Liquid crystal display device
KR20160059501A (ko) 유기 발광 표시 장치
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
CN110968218A (zh) 触控显示面板及其制备方法
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
US20070126958A1 (en) Liquid crystal display and panel therefor
KR102054000B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR20090128681A (ko) 표시 장치 및 그 제조 방법
US7868330B2 (en) Organic electro-luminescence display device and fabricating method thereof
KR20160057047A (ko) 표시 장치
KR20150042989A (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
TWI451179B (zh) 畫素結構及其製造方法
KR20160086016A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US11112665B2 (en) Wiring substrate and display device including wiring substrate
US20190302512A1 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
US10847076B2 (en) Wiring substrate, display device including the wiring substrate, and method of fabricating the wiring substrate
JP3475101B2 (ja) 液晶表示装置
JP4605438B2 (ja) 液晶表示装置およびその製造方法
KR20210077279A (ko) 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant