KR20190029171A - 이미지 센서 모듈 - Google Patents

이미지 센서 모듈 Download PDF

Info

Publication number
KR20190029171A
KR20190029171A KR1020170116396A KR20170116396A KR20190029171A KR 20190029171 A KR20190029171 A KR 20190029171A KR 1020170116396 A KR1020170116396 A KR 1020170116396A KR 20170116396 A KR20170116396 A KR 20170116396A KR 20190029171 A KR20190029171 A KR 20190029171A
Authority
KR
South Korea
Prior art keywords
image sensor
semiconductor chip
reinforcing frame
disposed
resin molding
Prior art date
Application number
KR1020170116396A
Other languages
English (en)
Inventor
이슬기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170116396A priority Critical patent/KR20190029171A/ko
Priority to US15/958,522 priority patent/US20190082084A1/en
Publication of KR20190029171A publication Critical patent/KR20190029171A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48158—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명의 일 실시예는, 하부 구조체와, 상기 하부 구조체 상에 배치되며 이미지 센서가 형성된 반도체 기판을 갖는 상부 구조체를 포함하고, 상기 하부 구조체는, 상기 상부 구조체의 하면의 모서리를 따라 배치된 보강 프레임과, 상기 보강 프레임 사이에 배치되며 상기 이미지 센서와 연결된 반도체 칩과, 상기 보강 프레임과 상기 반도체 칩 사이에 배치된 수지 몰딩부를 포함하며, 상기 보강 프레임은 상기 수지 몰딩부보다 큰 영률(Young modulus)을 갖는 이미지 센서 모듈을 제공한다.

Description

이미지 센서 모듈{IMAGE SENSOR MODULE}
본 발명의 기술적 사상은 이미지 센서 모듈에 관한 것이다.
이미지 센서 모듈은 화상을 촬영하여 전기적 신호로 변환하는 장치로서, 디지털 카메라, 휴대 전화 및 스마트폰용 카메라 및 휴대용 캠코더 등과 같은 모바일 기기와, 자동차, 보안장치 및 로봇 등에 장착되는 카메라에도 사용될 수 있다. 이러한 이미지 센서 모듈은 소형화 및 높은 해상도의 개선이 요구될 뿐만 아니라, 모바일 기기 등의 사용 환경에서의 기계적/열적 충격에 견딜 수 있는 내구성이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제 중 하나는 외부 충격에 대한 내구성이 강화된 이미지 센서 모듈을 제공하는데 있다.
본 발명의 일 실시예는, 하부 구조체와, 상기 하부 구조체 상에 배치되며 이미지 센서가 형성된 반도체 기판을 갖는 상부 구조체를 포함하고, 상기 하부 구조체는, 상기 상부 구조체의 하면의 일 영역에 배치되며 상기 이미지 센서와 연결된 반도체 칩과,상기 상부 구조체의 하면의 모서리를 따라 배치된 보강 프레임과, 상기 보강 프레임과 상기 반도체 칩 사이에 배치된 수지 몰딩부를 포함하며, 상기 보강 프레임은 상기 수지 몰딩부보다 큰 영률(Young modulus)을 갖는 이미지 센서 모듈을 제공한다.
본 발명의 일 실시예는, 이미지 센서가 형성된 제1 반도체 기판과 로직 회로가 형성된 제2 반도체 기판을 포함한 상부 구조체와, 상기 상부 구조체의 하면에 배치되며, 상기 상부 구조체의 측면들에 인접한 측면들이 각각 실질적으로 공면을 이루는 하부 구조체를 포함하며,
상기 하부 구조체는, 상기 이미지 센서와 상기 로직 회로에 연결된 반도체 칩과, 상기 반도체 칩을 둘러싸도록 배치된 수지 몰딩부와, 상기 수지 몰딩부를 둘러싸며 상기 하부 구조체의 측면들을 제공하고 상기 수지 몰딩부의 영률보다 큰 영률을 갖는 보강 프레임을 포함하는 이미지 센서 모듈을 제공한다.
본 발명의 일 실시P는, 이미지 센서가 형성된 제1 반도체 기판과 로직 회로가 형성된 제2 반도체 기판을 포함한 상부 구조체와, 상기 상부 구조체의 하면에 배치되며, 상기 상부 구조체의 측면들에 인접한 측면들이 각각 실질적인 공면을 이루는 하부 구조체를 포함하며, 상기 하부 구조체는, 상기 하부 구조체의 마주하는 한 쌍 측면들로 제공되는 제1 및 제2 보강 프레임과, 상기 제1 및 제2 보강 프레임 사이에 배치되며 상기 이미지 센서와 상기 로직 회로에 연결된 반도체 칩과, 상기 반도체 칩을 둘러싸도록 상기 제1 및 제2 보강 프레임 사이에 배치되며 상기 하부 구조체의 마주하는 다른 한 쌍 측면들로 제공된 수지 몰딩부를 포함하는 이미지 센서 모듈을 제공한다.
본 발명의 실시예들에 따르면, 이미지 센서 모듈의 배면 강도를 강화하기 위한 보강 구조물을 하부 구조체의 몰딩부에 제공함으로써, 카메라 모듈의 회로 기판과 체결할 때 적용되는 압력이나 사용환경의 기계적/열적 충격에 대한 내구성을 크게 향상시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 이미지 센서 모듈을 나타내는 분해 사시도이다.
도2는 도1에 도시된 이미지 센서 모듈을 나타내는 측단면도이다.
도3은 도2에 도시된 이미지 센서 모듈을 상세하게 나타내는 상세 측단면도이다.
도4은 도1에 도시된 이미지 센서 모듈을 포함한 카메라 모듈이다.
도5는 본 발명의 일 실시예에 채용가능한 보강 프레임의 폭에 따른 인가 응력의 변화를 나타내는 그래프이다.
도6은 본 발명의 일 실시예에 채용가능한 보강 프레임의 강도에 따른 인가 응력의 변화를 나타내는 그래프이다.
도7a는 본 발명의 일 실시예에 따른 이미지 센서 모듈에 나타내는 측단면도이며, 도7b는 도7a에 도시된 이미지 센서 모듈의 하부 구조체의 평면도이다.
도8a는 본 발명의 일 실시예에 따른 이미지 센서 모듈에 나타내는 측단면도이며, 도8b는 도8a에 도시된 이미지 센서 모듈의 하부 구조체의 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.
도1은 본 발명의 일 실시예에 따른 이미지 센서 모듈을 나타내는 분해 사시도이며, 도2는 도1에 도시된 이미지 센서 모듈을 나타내는 측단면도이다.
도1 및 도2를 참조하면, 본 실시예에 따른 이미지 센서 모듈(50)은, 이미지 센서(10)를 갖는 상부 구조체(50A)와, 상기 이미지 센서(10)와 연결된 반도체 칩(350)을 갖는 하부 구조체(50B)를 포함한다.
본 실시예에 채용된 상부 구조체(50A)는, 픽셀 어레이(PX)를 갖는 이미지 센서(10)와 함께, 상기 이미지 센서(10)와 연결된 로직 회로부(20)를 포함할 수 있다. 상기 이미지 센서(10)와 상기 로직 회로부(20)는 각각 반도체 기판(도3의 150, 250 참조)을 포함하도록 구성될 수 있다. 상기 이미지 센서(10)와 로직 회로부(20)의 구조는 도3을 참조하여 상세히 설명하기로 한다.
상기 하부 구조체(50B)는, 상기 상부 구조체(50A)의 하면에 배치된다. 상기 하부 구조체(50B)의 측면들은 상기 상부 구조체(50A)의 인접한 측면들과 각각 실질적으로 공면(coplanar)을 이룰 수 있다.
상기 하부 구조체(50B)는 상기 상부 구조체(50A)의 하면의 일 영역에 배치된 반도체 칩(350)과, 상기 상부 구조체(50A)의 하면의 모서리를 따라 배치된 보강 프레임(390)과, 상기 보강 프레임(390)과 상기 반도체 칩(350) 사이에 배치된 수지 몰딩부(380)를 포함한다.
상기 반도체 칩(350)은 이미지 센서(10)에 의해 촬영되고 로직 회로부(20)에 의해 처리된 이미지 정보를 저장할 수 있는 메모리 칩일 수 있다. 예를 들어, 상기 반도체 칩(350)은 디램(Dynamic Random-Access Memory, DRAM)를 포함할 수 있다.
상기 반도체 칩(350)은 연결 구조층(430)를 통해서 상기 상부 구조체(50A)의 로직 회로부(20)에 연결될 수 있다. 구체적으로, 연결 구조층(430)에는, 상기 로직 회로(20)의 하면에 배치된 제1 접속 패드들(270)과 상기 반도체 칩(350)의 상면에 배치된 제2 접속 패드들(360)이 위치한다. 상기 로직 회로(20)의 제1 접속 패드들(270)과 상기 반도체 칩(350)의 제2 접속 패드들(360)은 솔더 볼과 같은 연결 도체(435)를 통해서 접속될 수 있다. 상기 로직 회로부(20)와 상기 반도체 칩(350) 사이에 비전도성 필름(Non-Conducting Film, NCF)과 같은 절연물질(431)이 도입될 수 있다.
상기 수지 몰딩부(380)는 상기 반도체 칩(350)을 둘러싸도록 상기 상부 구조체(50A)의 하면에 배치될 수 있다. 상기 수지 몰딩부(380)는 이에 한정되지는 않으나, 에폭시 몰드 컴파운드(EMC)와 같은 에폭시 수지일 수 있다.
도1에 도시된 바와 같이, 상기 보강 프레임(390)은 상기 수지 몰딩부(380)를 둘러싸도록 상기 상부 구조체(50A)의 하면의 전체 모서리(4개의 모서리)를 따라 배치된다. 상기 반도체 칩(350)과 수지 몰딩부(380)는 상기 보강 프레임(390)으로 둘러싸인 내부 공간에 배치될 수 있다. 이와 같이, 상기 보강 프레임(390)은 상기 하부 구조체(50B)의 측면을 제공되는 상기 하부 구조체(50B)의 최외곽 구조일 수 있다.
상기 보강 프레임(390)은 실장시 또는 사용시 가해지는 충격에 내구성을 갖도록 상기 수지 몰딩부(380)보다 큰 영률(Young modulus)을 갖는 물질로 이루어질 수 있다. 따라서, 취성을 갖는 반도체 기판을 갖는 상부 구조체(50A)를 하부 구조체(50B)의 보강 프레임(390)을 이용하여 지지함으로써 상부 구조체(50A)에 발생될 수 있는 크랙을 효과적으로 방지할 수 있다.
상기 보강 프레임(390)은 외부의 충격을 견딜 수 있는 충분한 강도를 가질 수 있다. 예를 들어, 상기 보강 프레임(390)은 50 Gpa 이상의 영률을 가질 수 있다. 이러한 보강 프레임(390)은 세라믹 또는 금속으로 이루어질 수 있다. 일부 실시예에서, 상기 보강 프레임(390)은 SUS(steel use stainless)와 같은 스테인리스 스틸(stainless steel)을 포함할 수 있다(도6 참조).
상기 하부 구조체(50B)의 하면에 압력이 인가될 때에, 압력인가수단에 상기 보강 프레임(390)의 하면에 접촉할 수 있도록, 상기 보강 프레임(390)은 수지 몰딩부(380) 및 반도체 칩(350)의 하면들과 실질적으로 평탄한 공면을 갖거나 그보다 다소 높은 구조물로 제공될 수 있다.
한편, 인가되는 압력수단의 접촉면적에 따라 다소 차이가 있을 수 있으나, 수지 몰딩부(380)나 반도체 칩(350)에만 접촉되지 않도록 상기 보강 프레임이 충분한 면적을 갖도록 적절한 폭을 설정할 수 있다.
도2에 도시된 바와 같이, 상기 보강 프레임(390)의 폭(W2)은 상기 하부 구조체(50B)의 폭(W1)의 10% 이상일 수 있다. 일부 실시예에서, 상기 보강 프레임(390)의 폭(W2)은 약 900㎛ 이상일 수 있다.
도3은 도2에 도시된 이미지 센서 모듈을 상세하게 나타내는 상세 측단면도이다.
도2와 도3을 참조하면, 앞서 설명한 바와 같이, 상기 이미지 센서 모듈(50)은, 이미지 센서(10)가 형성된 제1 반도체 기판(150)과 로직 회로부(20)가 형성된 제2 반도체 기판(250)을 포함한 상부 구조체(50A)와, 상기 상부 구조체(50A)의 하면에 배치되며 메모리 칩(350)과 같은 반도체 칩을 포함한 하부 구조체(50B)를 포함한다.
본 실시예에 따른 이미지 센서 모듈(50)은 이미지 센서(10)를 구성하는 제1 칩과, 로직 회로부(20)를 구성하는 제2 칩과, 하부 구조체(50B)로 제공되는 반도체 칩(30)을 포함한 3 스택 구조로 이해될 수 있다.
도3에 도시된 바와 같이, 상기 이미지 센서(10)는 서로 대향하는 제1 면(150f) 및 제2 면(150b)을 갖는 상기 제1 반도체 기판(150)과, 상기 제1 및 제2 면(150f,150b)에 각각 배치된 제1 및 제2 부분(10F,10B)을 포함할 수 있다. 상기 제1 반도체 기판(150)에는 광전 소자들(115)가 구현될 수 있다. 본 명세서에서, 제1 반도체 기판(150)의 서로 대향하는 제1 면 및 제2 면은 각각 '전면(front side)' 및 '후면(back side)'로 표현될 수 있다.
상기 광전 소자들(115)은 실리콘 포토 다이오드 또는 실리콘 광전 변환 소자일 수 있다. 상기 광전 소자들(115)은 도1에 도시된 픽셀 어레이(PX)와 유사하게 행 방향 및 열 방향으로 배열될 수 있다. 본 명세서에서, 상기 광전 소자들(115)이 배열되는 영역을 '픽셀 어레이(PX)'라고 정의하기로 한다. 따라서, 상기 픽셀 어레이(PX)는 상기 광전 소자들(115)을 포함하는 영역으로 이해될 수 있다.
상기 제1 부분(150F)는 상기 제1 반도체 기판(150)의 상기 제1 면(150f) 상에 배치될 수 있다. 상기 제1 부분(150F)는 상기 제1 반도체 기판(150)의 상기 제1 면(150f)의 제1 측 절연층(130) 및 상기 제1 측 절연층(130) 내의 제1 면 배선(135)을 포함할 수 있다. 상기 제1 면 배선(135)은 다층 구조로 형성될 수 있다. 상기 제1 면 배선(135) 중에서 상기 제1 반도체 기판(150)의 상기 제1 면(150f)에 가까운 배선은 상부 게이트 배선들(135g)일 수 있다. 상기 제1 반도체 기판(150)의 상기 제1 면(150f)에는 얕은 트렌치 소자분리 영역들(110)이 배치될 수 있다.
상기 제2 부분(10B)는 상기 제1 반도체 기판(150)의 상기 제2 면(150b) 상에 배치될 수 있다. 상기 제2 부분(10B)는 상기 제1 반도체 기판(150)의 상기 제2 면(150b) 상의 제2 측 하부 절연층(152), 상기 제2 측 하부 절연층(152) 상의 제2 측 상부 절연층(154), 상기 제2 측 상부 절연층(154) 내의 컬러 필터들(160), 및 상기 컬러 필터들(160) 상의 마이크로 렌즈들(165)을 포함할 수 있다. 상기 광전 소자들(115), 상기 컬러 필터들(160), 및 상기 마이크로 렌즈들(165)은 서로 중첩할 수 있다.
상기 로직 회로부(20)는 서로 대향하는 제1 면(250f) 및 제2 면(250b)을 갖는 제2 반도체 기판(250)과, 제1 면(250f) 및 제2 면(250b)에 각각 배치된 제1 부분(20F) 및 제2 부분(20B)을 포함할 수 있다.
상기 제1 부분(20F)은 상기 제2 반도체 기판(250)의 상기 제1 면(250f) 상에 배치될 수 있다. 상기 제1 부분(20F)은 상기 제2 반도체 기판(250)의 상기 제1 면(250f) 상에 배치되는 제1 측 절연층(230) 및 상기 제1 측 절연층(230) 내에 위치한 제1 면 배선(235)을 포함할 수 있다. 상기 제1 면 배선(235)은 다층 구조로 형성될 수 있다. 상기 제1 면 배선(235) 중에서 상기 제2 반도체 기판(250)의 상기 제1 면(250f)에 가까운 배선은 하부 게이트 배선들(235g)일 수 있다. 상기 제2 반도체 기판(250)의 상기 제1 면(250f)에는 얕은 트렌치 소자분리 영역들(210)이 배치될 수 있다.
상기 제2 부분(20B)은 상기 제2 반도체 기판(250)의 상기 제2 면(250b) 상에 배치될 수 있다. 상기 제2 부분(20B)은 상기 제2 반도체 기판(250)의 상기 제2 면(250b) 상에 배치되는 제2측 하부 절연층(252), 상기 제2측 하부 절연층(252) 상의 제2 면 배선(260) 상기 제2 면 배선(260)을 덮는 제2측 상부 절연층(254)을 포함할 수 있다. 예를 들어, 상기 제1 면 배선(235) 및 제2 면 배선(260)은 Ti, TiN, 및/또는 Cu 등과 같은 도전성 물질로 형성될 수 있다.
상기 로직 회로부(20)는 상기 제2측 상부 절연층(254)을 관통하며 상기 제2 면 배선(260)과 전기적으로 연결된 후면 패드들, 즉 제1 접속 패드들(270)을 포함할 수 있다.
상기 하부 구조체(50B)는 반도체 칩(350)과 상기 반도체 칩(350)을 둘러싸는 수지 몰딩부(380)와, 상기 수지 몰딩부(380)를 둘러싸는 보강 프레임(390)을 포함한다.
본 실시예에 채용된 반도체 칩(350)은 DRAM과 같은 메모리 소자일 수 있다. 반도체 칩(350)은 서로 대향하는 제1 면(350f) 및 제2 면(350b)을 가지며, 제3 반도체 기판(305), 상기 제3 반도체 기판(305)의 상면에 배치된 제1측 절연층(330)과, 상기 제1측 절연층(330) 내의 제1 면 배선(335)과, 상기 제1측 절연층(330) 상의 전면 패드들, 즉 제2 접속 패드들(360)을 포함할 수 있다.
또한, 상기 반도체 칩(350)은 상기 제3 반도체 기판(305)의 상면에 배치된 얕은 트렌치 소자분리 영역들(310)와, 상기 제3 반도체 기판(305)의 상면에 인접한 매립 게이트들(315)를 포함할 수 있다.
일부 실시예에서, 상기 반도체 칩(350)은 상기 제1측 절연층(230) 내에 배치된 정보 저장 요소들(340)을 포함할 수 있다. 예를 들어, 상기 정보 저장 요소들(340)은 디램(DRAM)의 메모리 셀 커패시터들일 수 있다. 하지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 상기 정보 저장 요소들(340)은 저항 변화를 이용하여 정보를 저장할 수 있는 물질, 예를 들어 상변화 물질을 포함할 수 있다.
앞서 설명한 바와 같이, 상기 이미지 센서 모듈(50)은 상기 로직 회로부(20)의 제1 접속 패드들(270)과 상기 반도체 칩(350)의 상기 제2 접속 패드들(360) 사이에 배치되어, 상기 제1 접속 패드들(270)과 상기 제2 접속 패드들(360)을 전기적으로 연결하는 솔더 볼과 같은 연결 도체(435)를 포함할 수 있다. 이로써, 상기 로직 회로부(20)와 상기 반도체 칩(350)은 전기적으로 연결될 수 있다. 상기 연결도체들(435)의 측면들은 NCF와 같은 절연 물질(431)에 의해 둘러싸일 수 있다.
일부 실시예에서, 상기 로직 회로부(20)는 상기 제2 반도체 기판(250)을 관통하는 하부 관통 전극들(425)을 포함할 수 있다. 상기 하부 관통 전극들(425)은 상기 제1 부분(20F) 내의 상기 제1 면 배선(235)과 상기 제2 부분(20B) 내의 상기 제2 면 배선(260)을 전기적으로 연결할 수 있다. 상기 로직 회로부(20)는 상기 하부 관통 전극들(425)과 상기 제2 반도체 기판(250) 사이에 개재되어, 상기 하부 관통 전극들(425)과 상기 제2 반도체 기판(250)을 절연시키는 하부 절연성 스페이서(420)를 포함할 수 있다.
일부 실시예에서, 상기 이미지 센서(10)는 상기 제2 부분(10B) 및 상기 제1 반도체 기판(150)를 관통하며 상기 상부 칩 전면 부(10A) 내의 제1 면 배선(135)과 전기적으로 연결되는 상부 관통 전극들(415)을 포함할 수 있다. 상기 상부 관통 전극들(415)은 상기 픽셀 어레이 영역(PX)과 중첩하지 않는 상기 제2 부분(10B)을 관통하며 노출될 수 있다. 상기 상부 관통 전극들(415)의 노출되는 영역들에는 외부 접속 패드들(450)이 형성될 수 있다.
상기 상부 관통 전극들(415)과 상기 제1 반도체 기판(150) 사이에 상기 상부 관통 전극들(415)과 상기 제1 반도체 기판(150)을 전기적으로 절연시킬 수 있는 상부 절연성 스페이서들(410)이 배치될 수 있다.
일부 실시예에서, 상기 상부 관통 전극들(415)은 상기 로직 회로부(20)의 상기 제1 부분(20F) 내로 연장되어 상기 로직 회로부(20)의 상기 제1 부분(20F) 내의 상기 제1 면 배선(235)과 전기적으로 연결될 수 있다. 이로써, 상기 이미지 센서(10), 상기 로직 회로부(20) 및 상기 하부 구조체(50B)의 반도체 칩(350)은 서로 전기적으로 연결될 수 있다.
크랙이 쉽게 발생할 수 있는 제1 및 제2 반도체 기판(150,250)을 갖는 상부 구조체(50A)를 하부 구조체(50B)의 보강 프레임(390)을 이용하여 지지함으로써 이미지 센서 모듈(50)의 내구성을 크게 강화시킬 수 있다.
본 실시예에 채용된 보강 프레임(390)은 외부의 충격을 견딜 수 있는 충분한 강도를 가질 수 있다. 예를 들어, 상기 보강 프레임(390)은 50 Gpa 이상의 영률을 가질 수 있다. 이러한 보강 프레임(390)은 세라믹 또는 금속으로 이루어질 수 있다. 일부 실시예에서, 상기 보강 프레임(390)은 SUS와 같은 스테인리스 스틸을 포함할 수 있다.
도4은 도1에 도시된 이미지 센서 모듈을 포함한 카메라 모듈이다.
도4를 참조하면, 본 실시예에 따른 카메라 모듈(500)은 기판(510) 상에 장착된 이미지 센서 모듈(50)과 상기 이미지 센서 모듈(50) 상에 배치된 렌즈부(550)를 포함한다.
상기 기판(510) 상에는 이미지 센서 모듈(50)을 수용하는 오목부(R)를 갖는 회로부(520)가 배치된다. 상기 회로부(510)는 복수의 절연층(521)과 복수의 회로층(525)를 포함한 다층 구조를 포함하며, 예를 들어 동박 적층판(CCL)로 형성될 수 있다. 상기 회로부(520)는 접착층(515)에 의해 상기 기판(500)에 부착될 수 있다.
상기 이미지 센서 모듈(50)은 상기 회로부(520)의 오목부(R)에 노출된 기판(510) 영역에 에폭시 수지와 같은 접착제(511)에 의해 장착될 수 있다. 상기 이미지 센서 모듈(50)의 외부 접속 패드들(450)은 와이어(537)를 이용하여 회로부의 연결 패드들(535)에 각각 접속될 수 있다.
도4에 도시한 바와 같이, 렌즈부(550)는, 복수의 렌즈(551)와 상기 복수의 렌즈를 지지하는 경통 홀더(551)를 포함하며, 상기 렌즈부(550) 주위에는 오토 포커스용 액츄에이터(560)을 배치될 수 있다. 상기 렌즈부(550) 아래에는 광학 필터(545)를 포함하며, 상기 광학 필터(545)는 지지 구조물(541)에 접착 필름(546)에 의해 장착될 수 있다.
따라서, 이러한 카메라 모듈(500)은 휴대 전화나 스마트 폰 등의 모바일 기기의 보드에 장착되는 과정에서 상당한 압력이 가해질 수 있다. 이러한 장착 과정에서 이미지 센서를 구성하는 반도체 기판에 크랙이 발생될 수 있으나, 본 실시예에 따른 이미지 센서 모듈(50)에서는, 이미지 센서를 포함한 상부 구조체(50A)를 보강 프레임이 구비된 하부 구조체(50B)를 이용하여 지지함으로써 상부 구조체(50A)에서 발생할 수 있는 크랙 발생을 방지할 수 있다. 또한, 모바일 기기 등의 사용 환경에서 발생될 수 있는 낙하 충격이나 열 충격 등에 따른 응력에 대해서도 강한 내구성을 보장할 수 있다.
하부 구조체에 보강 프레임을 채용함으로써 종래에 반도체 칩과 수지 몰딩부의 구성만을 갖는 하부 구조체(즉, 기존 구조)에 비해 상부 구조체에 인가되는 응력을 크게 감소시킬 수 있다. 예를 들어, 본 실시예에 따른 구조는 기존 구조에 비해 12∼18%의 응력 감소 효과를 기대할 수 있다.
구체적으로, 본 발명의 실시예들에서 채용되는 보강 프레임의 적절한 조건을 정하기 위해서 몇 가지 테스트를 실시하였다.
우선, 보강 프레임의 폭에 따른 인가 응력의 변화를 측정하였다. 압력 인가수단은 직경이 6㎜의 원통 형상의 강성 구조물을 이용하였으며, 하부 구조체의 배면에 압력 인가수단의 상면을 접촉시키는 방식으로 압력을 인가하였다. 본 테스트에 사용된 이미지 센서 모듈은 도1 및 도2에 도시된 모듈과 유사한 구조(사각형의 보강 프레임 / 8㎜×6㎜ 사이즈)를 갖는다. 그 결과를 도5의 그래프에 나타내었다.
도5를 참조하면, 보강 프레임의 폭(도2의 'W2' 참조)이 800㎛까지 증가하여도 응력이 약 45 Mpa 내외로 높은 수준을 유지하면서 큰 변화가 없었으나, 응력이 800㎛을 지나면서 감소하다가 900㎛ 이상에서는 36∼37 MPa로 크게 감소한 것을 확인할 수 있었다.
본 실시예에 채용되는 보강 프레임의 폭 조건은 이미지 센서 모듈의 전체 크기에 따라 변경 가능하므로, 이미지 센서 모듈의 전체 폭(도2의 'W1' 참조)과 대비하여 보강 프레임의 폭을 10% 이상으로 설정함으로써 충분한 응력 감소 효과를 기대할 수 있다.
다음으로, 보강 프레임의 강도에 따른 인가 응력의 변화를 측정하였다. 도1 및 도2에 도시된 이미지 센서 모듈의 구조(사각형의 보강 프레임 / 8㎜×6㎜ 사이즈)에서, 보강 프레임의 폭을 1㎜로 설정하고 보강 프레임의 강성을 변화시킴으로써 얻어진 응력 변화의 시뮬레이션 결과를 도6에 나타내었다.
도6을 참조하면, 보강 프레임의 영률이 50 Gpa 이상에서 기존의 구조의 응력(약 45 Mpa)에 비해 뚜렷한 응력 감소 효과(약 42 Mpa)가 나타났으며, 영률의 증가에 따라 응력이 크게 감소된 것을 확인할 수 있었다. 예를 들어, 본 실시예에 따른 보강 프레임은 세라믹 또는 금속으로 이루어질 수 있으며, 구체적으로, SUS와 같은 스테인리스 스틸을 포함할 수 있다.
도7a는 본 발명의 일 실시예에 따른 이미지 센서 모듈에 나타내는 측단면도이며, 도7b는 도7a에 도시된 이미지 센서 모듈의 하부 구조체의 평면도이다.
도7a 및 도7b를 참조하면, 본 실시예에 따른 이미지 센서 모듈(50')은 이미지 센서(10) 및 로직 회로부(20)를 갖는 상부 구조체(50A)와, 반도체 칩(350)을 갖는 하부 구조체(50B)를 포함하며, 도1 내지 도3에 도시된 모듈(50)와 유사한 구조로 이해할 수 있다.
다만, 하부 구조체(50B')에 방열소자(370)와 같은 다른 요소가 포함되고, 보강 프레임(390')이 폭방향으로 연결된 개방구(TH)를 가지며, 보강 프레임(390')의 내벽에 반도체 칩(50)의 표면이 접촉하도록 배치된 점에서는 앞선 실시예와 차이가 있다. 전체적으로, 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도1 내지 도3에 도시된 이미지 센서 모듈(50)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
상기 하부 구조체(50B')는, 상기 상부 구조체(50A)의 하면에 배치되며, 상기 상부 구조체(50A)의 인접한 측면들과 각각 실질적으로 공면을 갖는 측면들을 갖는다. 본 실시예에서, 상기 하부 구조체(50B')는, 연결 구조층(430)을 통해서 상기 이미지 센서(10) 및 로직 회로부(20)에 전기적으로 연결된 반도체 칩(350)과 함께, 방열 소자(370)를 포함할 수 있다. 상기 방열 소자(370)는 접착층(375)을 이용하여 상부 구조체(50A)의 하면에 배치될 수 있다. 이와 유사하게, 다른 실시예에서는, 상기 하부 구조체(50B')는 보강 프레임(390)의 내부 공간이 복수의 반도체 칩 또는 다른 소자를 더 포함할 수 있다.
또한, 상기 하부 구조체(50B')는 상기 반도체 칩(350)을 둘러싸도록 배치된 수지 몰딩부(380)와, 상기 수지 몰딩부(380)를 둘러싸며 상기 하부 구조체(50B')의 측면들을 제공하는 보강 프레임(390)을 포함할 수 있다. 상기 보강 프레임(390)은 상기 수지 몰딩부(380)의 영률보다 큰 영률을 갖는다. 보강 프레임(390')이 폭방향으로 연결된 개방구(TH)를 갖는다.
도7b에 도시된 바와 같이, 상기 보강 프레임(390)은 마주하는 두 모서리에 인접한 부분에 2개의 개방구(TH)를 가질 수 있다. 2개의 개방구(TH)는 수지 몰딩부(380)를 형성하기 위한 몰딩 수지의 주입구로 사용될 수 있다. 상기 개방구(TH)는 수지 몰딩부(380)가 연장되어 일부 또는 전부 충전될 수 있다.
구체적으로, 모듈 제조과정에서, 반도체 칩(350)과 방열 소자(370) 및 보강 프레임(390)을 상부 구조체(50A)의 하면에 접합시킨 후에, 보강 프레임(390)을 덮은 상태(예, 보강 프레임(390)을 바닥면으로 탑재한 상태)에서, 2개의 개방구(TH)는 에폭시 수지와 같은 몰딩용 액상 수지를 보강 프레임(390)의 내부 공간으로 주입하는 수단으로 사용될 수 있다.
상기 반도체 칩(350)의 마주하는 두 측면은 보강 프레임(390')의 내벽에 접촉하도록 배치될 수 있다. 도7b에 도시된 바와 같이, 상기 반도체 칩(350)과 상기 보강 프레임은 2개의 접촉면(C1,C2)을 가질 수 있다. 상기 반도체 칩(350)은 이미지 정보를 저장할 수 있는 DRAM과 같은 메모리 소자일 수 있다. 이러한 반도체 칩(350)은 로직 회로부(20)와 함께 발열원으로 작용하며, 이미지 센서(10)에 영향을 주어 화상 왜곡과 같은 문제를 야기할 수 있다.
특히, 메모리 소자인 반도체 칩(350)은 주위에 위치한 수지 몰딩부(380)가 열 전도율이 낮으므로, 상부에 위치한 이미지 센서(10)를 향해 방열되기 쉽다. 이러한 문제를 완화하기 위해서, 반도체 칩(350)의 적어도 일 표면을 보강 프레임(390)과 접속시켜, 반도체 칩(350)으로부터 발생된 열을 접촉면(C1,C2)을 통해서 최외곽에 위치한 보강 프레임(390)으로 효과적으로 방출시킬 수 있다.
예를 들어, 수지 몰딩부(380)가 에폭시인 경우에 0.2 W/m K의 열전도율에 불과하나, SUS인 보강 프레임(390)인 경우에 10∼30 W/m K으로 열전도율이 높으므로, 본 실시예에 채용된 보강 프레임(390)은 효과적인 방열 수단으로 활용될 수 있다.
본 실시예에 채용 가능한 보강 프레임은 앞선 실시예와 같이 몰딩 수지를 주입하기 위한 개방구(TH)를 갖도록 구성되는 것 외에도, 다양한 형태의 구조로 변형될 수 있다.
보강 프레임(390)의 응력 완화 기능은 상기 하부 구조체의 하면에 압력을 인가하는 수단에 보강 프레임(390)이 수지 몰딩부나 반도체 칩보다 동시에 또는 먼저 접촉할 수 있는 표면을 제공하면 만족하므로, 앞선 실시예들과 같이 반드시 전체 모서리에 걸쳐 연장된 사각형인 프레임 구조일 필요는 없다. 예를 들어, 본 실시예에 채용 가능한 보강 프레임은 일부 모서리에만 형성되거나(도8a 및 도8b 참조), 한 모서리의 일부 영역이 단절된 형태를 가질 수 있다. 단절된 일부 영역은 앞선 실시예의 개방구와 유사하게 몰딩 수지의 주입구로 사용될 수 있다.
도8a는 본 발명의 일 실시예에 따른 이미지 센서 모듈에 나타내는 측단면도이며, 도8b는 도8a에 도시된 이미지 센서 모듈의 하부 구조체의 평면도이다.
도8a 및 도8b를 참조하면, 본 실시예에 따른 이미지 센서 모듈(50")은 보강 프레임(390)이 상부 구조체(50A)의 하면에서 마주하는 두 모서리에만 배치되고, 반도체 칩(350)의 일면이 보강 프레임(390)의 내벽에 접촉하도록 배치되는 점만을 제외하고, 도1 내지 도3에 도시된 모듈(50)와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도1 내지 도3에 도시된 모듈(50)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
본 실시예에서, 상기 하부 구조체(50B")는 상기 하부 구조체(50B")의 마주하는 한 쌍 측면들로 제공되는 제1 및 제2 보강 프레임(390A,390B)을 포함한다. 이와 같이, 본 실시예에 채용된 보강 프레임은 2개의 분리된 구조물로 제공된다. 제1 및 제2 보강 프레임(390A,390B)은 마주하는 양측 모서리에 위치하므로, 외부 압력 인가시에 그 사이에 위치한 영역을 보호하면서 응력을 완화시키는 구조로 적절히 사용될 수 있다.
한편, 제1 및 제2 보강 프레임(390A,390B)이 위치하지 않는 부분에서는, 수지 몰딩부에 의해 상기 하부 구조체(50B")의 측면이 제공될 수 있다. 이 부분으로 앞선 실시예의 개방구와 유사하게 수지 몰딩부(380)를 형성하기 위한 몰딩 수지의 주입구로 사용될 수 있다.
상기 제1 및 제2 보강 프레임(390A,390B)은 상기 수지 몰딩부(380)의 영률보다 높은 영률을 갖는 세라믹(예, 알루미나) 또는 금속(예, SUS)을 포함할 수 있다. 또한, 이러한 세라믹 또는 금속은 수지 몰딩부(380)를 구성하는 수지에 비해 상대적으로 높은 열전도율을 가질 수 있다.
본 실시예에서는, 앞선 실시예와 유사하게, 상기 반도체 칩(350)은 상기 제1 및 제2 보강 프레임(390A,390B) 중 적어도 하나(본 실시예에서는 제2 보강 프레임(390B))의 내벽에 접하도록 배치될 수 있다. 제2 보강 프레임(390B)과 반도체 칩(350)은 하나의 접촉면(C)을 가질 수 있다. 이러한 접촉면(C)을 통해서 메모리 소자인 반도체 칩(350)은 수지 몰딩부(380)에 비해 상대적으로 열전도율이 높은 제2 보강 프레임(390)으로 반도체 칩(350)으로부터 발생된 열을 효과적으로 방출시킬 수 있다.
크랙이 쉽게 발생할 수 있는 상부 구조체(50A)를 하부 구조체(50B")의 제1 및 제2 보강 프레임(390A,390B)을 이용하여 지지함으로써 이미지 센서 모듈(50)의 내구성을 크게 강화시킬 수 있다. 또한, 제1 및 제2 보강 프레임(390A,390B)은 발열원인 반도체 칩(350)을 위한 방열 수단으로도 사용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 제1 칩 구조체(또는 이미지 센서)
20: 제2 칩 구조체(또는 로직 회로)
PX: 픽셀 어레이
50A: 상부 구조체
50B: 하부 구조체
50: 이미지 센서 모듈
150: 제1 반도체 기판
250: 제2 반도체 기판
350: 반도체 칩(또는 메모리 칩)
360: 반도체 칩의 연결 패드
380: 수지 몰딩부
390: 보강 프레임
430: 연결 구조층
431: 절연층
435: 연결 도체
450: 외부 접속 패드
500: 카메라 모듈

Claims (10)

  1. 하부 구조체; 및
    상기 하부 구조체 상에 배치되며, 이미지 센서가 형성된 반도체 기판을 갖는 상부 구조체;를 포함하고,
    상기 하부 구조체는,
    상기 상부 구조체의 하면의 일 영역에 배치되며 상기 이미지 센서와 연결된 반도체 칩과,
    상기 상부 구조체의 하면의 모서리를 따라 배치된 보강 프레임과,
    상기 보강 프레임과 상기 반도체 칩 사이에 배치된 수지 몰딩부를 포함하며,
    상기 보강 프레임은 상기 수지 몰딩부보다 큰 영률(Young modulus)을 갖는 이미지 센서 모듈.
  2. 제1항에 있어서,
    상기 보강 프레임은 50 Gpa 이상의 영률을 갖는 것을 특징으로 하는 이미지 센서 모듈.
  3. 제2항에 있어서,
    상기 보강 프레임은 세라믹 또는 금속으로 이루어진 것을 특징으로 하는 이미지 센서 모듈.
  4. 제1항에 있어서,
    상기 보강 프레임의 폭은 상기 하부 구조체의 폭의 10% 이상인 것을 특징으로 하는 이미지 센서 모듈.
  5. 제4항에 있어서,
    상기 보강 프레임의 폭은 900㎛ 이상인 것을 특징으로 하는 이미지 센서 모듈.
  6. 제1항에 있어서,
    상기 반도체 칩은 상기 보강 프레임의 마주하는 내벽에 접하도록 배치되는 것을 특징으로 하는 이미지 센서 모듈.
  7. 이미지 센서가 형성된 제1 반도체 기판과 로직 회로가 형성된 제2 반도체 기판을 포함한 상부 구조체; 및
    상기 상부 구조체의 하면에 배치되며, 상기 상부 구조체의 측면들에 인접한 측면들이 각각 실질적으로 공면을 이루는 하부 구조체를 포함하며,
    상기 하부 구조체는,
    상기 이미지 센서와 상기 로직 회로에 연결된 반도체 칩과,
    상기 반도체 칩을 둘러싸도록 배치된 수지 몰딩부와,
    상기 수지 몰딩부를 둘러싸며 상기 하부 구조체의 측면들을 제공하고, 상기 수지 몰딩부의 영률보다 큰 영률을 갖는 보강 프레임을 포함하는 이미지 센서 모듈.
  8. 제7항에 있어서,
    상기 반도체 칩은 그 일 측면 또는 마주하는 양 측면이 상기 보강 프레임의 내벽에 접하도록 배치되며,
    상기 보강 프레임은 폭방향으로 관통되는 개방구를 가지며, 상기 개방구는 상기 반도체 칩이 접하지 않는 부분에 배치되는 것을 특징으로 하는 이미지 센서 모듈.
  9. 이미지 센서가 형성된 제1 반도체 기판과 로직 회로가 형성된 제2 반도체 기판을 포함한 상부 구조체; 및
    상기 상부 구조체의 하면에 배치되며, 상기 상부 구조체의 측면들에 인접한 측면들이 각각 실질적인 공면을 이루는 하부 구조체를 포함하며,
    상기 하부 구조체는,
    상기 하부 구조체의 마주하는 한 쌍 측면들로 제공되는 제1 및 제2 보강 프레임과,
    상기 제1 및 제2 보강 프레임 사이에 배치되며 상기 이미지 센서와 상기 로직 회로에 연결된 반도체 칩과,
    상기 반도체 칩을 둘러싸도록 상기 제1 및 제2 보강 프레임 사이에 배치되며 상기 하부 구조체의 마주하는 다른 한 쌍 측면들로 제공된 수지 몰딩부를 포함하는 이미지 센서 모듈.
  10. 제9항에 있어서,
    상기 보강 프레임은 세라믹 또는 금속을 포함하며,
    상기 반도체 칩은 상기 제1 및 제2 보강 프레임 중 적어도 하나의 내벽에 접하도록 배치되는 것을 특징으로 하는 이미지 센서 모듈.
KR1020170116396A 2017-09-12 2017-09-12 이미지 센서 모듈 KR20190029171A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170116396A KR20190029171A (ko) 2017-09-12 2017-09-12 이미지 센서 모듈
US15/958,522 US20190082084A1 (en) 2017-09-12 2018-04-20 Image Sensor Modules Having Support Structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170116396A KR20190029171A (ko) 2017-09-12 2017-09-12 이미지 센서 모듈

Publications (1)

Publication Number Publication Date
KR20190029171A true KR20190029171A (ko) 2019-03-20

Family

ID=65631762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116396A KR20190029171A (ko) 2017-09-12 2017-09-12 이미지 센서 모듈

Country Status (2)

Country Link
US (1) US20190082084A1 (ko)
KR (1) KR20190029171A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943523B2 (en) 2020-09-23 2024-03-26 Samsung Electronics Co., Ltd. Image sensor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5746919B2 (ja) * 2011-06-10 2015-07-08 新光電気工業株式会社 半導体パッケージ
US11075235B2 (en) * 2016-10-27 2021-07-27 Kyocera Corporation Image sensor mounting base, imaging device, and imaging module
US10340250B2 (en) * 2017-08-15 2019-07-02 Kingpak Technology Inc. Stack type sensor package structure
KR102467001B1 (ko) * 2017-12-05 2022-11-14 삼성전자주식회사 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
CN111048534B (zh) * 2018-10-11 2022-03-11 胜丽国际股份有限公司 感测器封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943523B2 (en) 2020-09-23 2024-03-26 Samsung Electronics Co., Ltd. Image sensor devices

Also Published As

Publication number Publication date
US20190082084A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102467001B1 (ko) 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
US10236229B2 (en) Stacked silicon package assembly having conformal lid
KR100830787B1 (ko) 반도체장치
US7593636B2 (en) Pin referenced image sensor to reduce tilt in a camera module
US8564716B2 (en) Camera module
CN101359080B (zh) 相机模组
JP4852675B2 (ja) イメージセンサデバイス用の電子アセンブリおよびその製造方法
KR101091551B1 (ko) 웨이퍼의 동시 접합 및 상호접속을 위한 결합
US8928803B2 (en) Solid state apparatus
KR20140128415A (ko) 촬상 유닛 및 촬상 장치
KR20070045894A (ko) 적층형 반도체모듈
US7821565B2 (en) Imaging module package
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20130080820A (ko) 광 흡수층을 갖는 이미지 센서 어셈블리용 커버
US8637992B2 (en) Flip chip package for DRAM with two underfill materials
US11581348B2 (en) Semiconductor package including image sensor chip, transparent substrate, and joining structure
US6603107B2 (en) Image pickup device and portable telephone
KR101139368B1 (ko) 카메라 모듈
US20060267168A1 (en) Hollow package and semiconductor device using the same
KR20190029171A (ko) 이미지 센서 모듈
US9070566B2 (en) High density composite focal plane array
CN112786633A (zh) 传感器器件
KR20190019256A (ko) 발열체를 포함하는 칩 구조체
TW201717327A (zh) 具有機械式去耦合的扇入和扇出區域的晶圓級封裝
US20100181636A1 (en) Optical device, solid-state imaging device, and method of manufacturing optical device

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application