KR20190028273A - 터치 디스플레이 패널, 터치 디스플레이 장치 - Google Patents

터치 디스플레이 패널, 터치 디스플레이 장치 Download PDF

Info

Publication number
KR20190028273A
KR20190028273A KR1020180081639A KR20180081639A KR20190028273A KR 20190028273 A KR20190028273 A KR 20190028273A KR 1020180081639 A KR1020180081639 A KR 1020180081639A KR 20180081639 A KR20180081639 A KR 20180081639A KR 20190028273 A KR20190028273 A KR 20190028273A
Authority
KR
South Korea
Prior art keywords
touch
line
electrode
disposed
shielding
Prior art date
Application number
KR1020180081639A
Other languages
English (en)
Other versions
KR102553540B1 (ko
Inventor
김훈배
김철세
신승목
김주한
박용찬
박현호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN201811044652.XA priority Critical patent/CN109471553B/zh
Priority to CN202211253185.8A priority patent/CN115639921A/zh
Priority to US16/124,998 priority patent/US11023059B2/en
Publication of KR20190028273A publication Critical patent/KR20190028273A/ko
Priority to US17/245,652 priority patent/US11467685B2/en
Priority to US17/942,805 priority patent/US11921944B2/en
Application granted granted Critical
Publication of KR102553540B1 publication Critical patent/KR102553540B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들은 터치 디스플레이 패널과 터치 디스플레이 장치에 관한 것으로서, 터치 라인과 데이터 라인이 중첩되는 영역에 터치 전극과 연결되거나 외부로부터 터치 구동 신호에 대응하는 실딩 신호가 인가되는 실딩 패턴을 배치함으로써, 터치 라인과 데이터 라인 사이에 직접적인 캐패시턴스가 형성되는 것을 방지하고, 데이터 라인에 의한 캐패시턴스가 터치 센싱 신호에 노이즈로 작용하는 것을 방지할 수 있도록 한다. 또한, 실딩 패턴과 터치 라인 사이에 터치 로드 저감층을 배치함으로써, 터치 라인의 횡방향으로 배치된 데이터 라인 사이의 캐패시턴스도 저감시켜 터치 센싱의 성능을 개선할 수 있도록 한다.

Description

터치 디스플레이 패널, 터치 디스플레이 장치{TOUCH DISPLAY PANEL, TOUCH DISPLAY DEVICE}
본 발명의 실시예들은 터치 디스플레이 패널과 터치 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치(Liquid Crystal Display), 플라즈마 디스플레이 장치(Plasma Display), 유기발광 디스플레이 장치(Organic Light Emitting Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치는 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 대한 사용자의 터치를 인식하고, 인식된 터치를 기반으로 입력 처리를 수행하는 기능을 제공하고 있다.
이러한 터치 인식이 가능한 디스플레이 장치(이하, "터치 디스플레이 장치"라 함)는, 디스플레이 패널 상에 다수의 터치 전극을 배치하거나(온-셀 타입), 디스플레이 패널에 다수의 터치 전극을 내장하고(인-셀 타입) 디스플레이 패널에 대한 사용자의 터치를 센싱할 수 있다.
일 예로, 터치 디스플레이 장치에서 터치 구동 회로가 터치 라인을 통해 터치 전극으로 터치 구동 신호를 인가하고, 디스플레이 패널에 대한 사용자의 터치시 발생하는 캐패시턴스의 변화를 센싱한다. 그리고, 캐패시턴스 변화에 기초하여 디스플레이 패널에 대한 터치 유무와 터치 위치를 센싱할 수 있다.
한편, 이러한 터치 디스플레이 장치는, 디스플레이 기능과 터치 센싱 기능을 함께 제공하므로, 디스플레이 패널에 디스플레이 구동을 위한 전극, 신호 라인 등이 배치되게 된다.
따라서, 디스플레이 구동을 위한 전극, 신호 라인 등과 터치 구동 신호가 인가되는 터치 라인 사이에 캐패시턴스가 형성될 수 있으며, 이러한 캐패시턴스가 터치 센싱 신호에 노이즈로 작용할 수 있는 문제점이 존재한다.
본 발명의 실시예들의 목적은, 캐패시턴스 변화에 기초하여 사용자의 터치를 센싱하는 터치 디스플레이 장치에 있어서, 터치 센싱 신호에 노이즈로 작용하는 캐패시턴스를 저감시켜 터치 센싱의 성능을 향상시킬 수 있는 터치 디스플레이 패널과 터치 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명의 실시예들의 목적은, 터치 센싱 신호에 노이즈로 작용하는 캐패시턴스를 저감시킬 수 있는 구조를 용이하게 구성할 수 있는 터치 디스플레이 패널과 터치 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명의 실시예들의 목적은, 터치 센싱 신호의 노이즈를 저감시켜 디스플레이 구동과 독립적으로 터치 센싱을 수행할 수 있는 터치 디스플레이 패널과 터치 디스플레이 장치를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 터치 디스플레이 패널에 내장되고 서로 분리된 다수의 터치 전극들과, 다수의 터치 전극들 중 일부 터치 전극과 중첩되고 중첩된 터치 전극들 중 하나의 터치 전극과 적어도 하나 이상의 컨택홀을 통해 연결된 터치 라인과, 적어도 일부가 터치 라인과 중첩되는 데이터 라인과, 터치 라인과 데이터 라인 사이에 배치되고 터치 라인과 연결된 터치 전극과 전기적으로 연결된 실딩 패턴을 포함하는 터치 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 데이터 라인과, 데이터 라인 상에 위치하고 터치 구동 신호가 인가되는 터치 라인과, 터치 라인과 연결된 터치 전극과, 데이터 라인과 터치 라인 사이에 배치되고 터치 구동 신호가 인가되거나 터치 구동 신호에 대응하는 실딩 신호가 인가되는 실딩 패턴과, 터치 라인과 실딩 패턴 사이에 배치된 터치 로드 저감층을 포함하는 터치 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 데이터 라인과, 데이터 라인 상에 배치된 적어도 하나의 제1 절연층과, 제1 절연층 상에 배치되고 일부가 데이터 라인과 중첩되는 터치 전극과, 터치 전극 상에 배치된 제2 절연층과, 제2 절연층 상에 배치되고 데이터 라인 및 터치 전극과 중첩되는 터치 라인을 포함하는 터치 디스플레이 패널을 제공한다.
본 발명의 실시예들에 의하면, 터치 라인과 데이터 라인이 중첩되는 영역에 실딩 패턴을 배치함으로써, 데이터 라인과 터치 라인 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있도록 한다.
또한, 실딩 패턴을 상대적으로 큰 캐패시턴스가 형성되는 터치 전극과 연결함으로써, 실딩 패턴과 데이터 라인 사이에 형성된 캐패시턴스가 터치 라인을 통해 전달되는 터치 센싱 신호에 영향을 주는 것을 방지할 수 있도록 한다.
따라서, 데이터 라인과 터치 라인 사이에 형성되는 캐패시턴스가 터치 센싱 신호에 노이즈로 작용하는 것을 방지하고, 터치 센싱의 성능을 향상시킬 수 있도록 한다.
또한, 실딩 패턴을 터치 전극 또는 픽셀 전극과 동일한 층에 형성하는 구조를 제공하여, 터치 센싱 신호의 노이즈를 저감시킬 수 있는 구조를 용이하게 구성할 수 있도록 한다.
또한, 이러한 실딩 패턴과 터치 라인 사이에 터치 로드 저감층을 배치함으로써, 터치 라인과 중첩되지 않은 데이터 라인 사이의 캐패시턴스로 인한 노이즈도 저감시킬 수 있도록 한다.
이와 같이, 디스플레이 노이즈가 터치 센싱 신호에 미치는 영향을 제거함으로써, 디스플레이 구동과 독립적으로 터치 센싱을 수행할 수 있도록 한다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치에 포함된 실딩 패턴의 개념을 나타낸 도면이다.
도 3과 도 4는 본 발명의 실시예들에 따른 터치 디스플레이 장치에 실딩 패턴이 배치되는 구조의 제1 실시예를 나타낸 도면이다.
도 5와 도 6은 본 발명의 실시예들에 따른 터치 디스플레이 장치에 실딩 패턴이 배치되는 구조의 제2 실시예를 나타낸 도면이다.
도 7과 도 8은 본 발명의 실시예들에 따른 터치 디스플레이 장치에 실딩 패턴이 배치되는 구조의 제3 실시예를 나타낸 도면이다.
도 9와 도 10은 본 발명의 실시예들에 따른 터치 디스플레이 장치에 실딩 패턴이 배치되는 구조의 제4 실시예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 터치 디스플레이 장치에 터치 라인과 실딩 패턴이 배치된 평면 구조의 예시를 나타낸 도면이다.
도 12와 도 13은 도 11에 도시된 터치 디스플레이 장치에서 B-B' 부분과 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 터치 디스플레이 장치에 터치 라인과 실딩 패턴이 배치된 평면 구조의 다른 예시를 나타낸 도면이다.
도 15와 도 16은 도 14에 도시된 터치 디스플레이 장치에서 D-D' 부분과 E-E' 부분의 단면 구조의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 다수의 터치 전극(TE)과 다수의 터치 라인(TL)이 배치된 터치 디스플레이 패널(110)과, 터치 전극(TE) 및 터치 라인(TL)을 구동하는 터치 구동 회로(120)를 포함할 수 있다.
다수의 터치 전극(TE)은, 터치 디스플레이 패널(110) 상에 배치되거나, 터치 디스플레이 패널(110)에 내장되어 배치될 수 있다.
다수의 터치 전극(TE)은 서로 분리되어 배치되고 다수의 터치 라인(TL)과 각각 연결될 수 있다. 이러한 경우 터치 전극(TE)은, 터치 구동 회로(120)로부터 출력되는 터치 구동 신호를 터치 라인(TL)을 통해 인가받고, 터치 센싱 신호를 터치 라인(TL)을 통해 전달할 수 있다.
또는, 다수의 터치 전극(TE)은, 터치 구동 신호가 인가되는 TX 전극과, 터치 센싱 신호를 전달하는 RX 전극으로 구분될 수 있다.
또한, 터치 디스플레이 장치(100)가 액정 디스플레이 장치인 경우, 다수의 터치 전극(TE)은, 디스플레이 구동시 디스플레이 구동을 위한 공통 전압이 인가되는 공통 전극(COM)일 수 있다.
즉, 다수의 터치 전극(TE)은, 디스플레이 구동시 공통 전압을 인가받고, 터치 구동시 터치 구동 신호를 인가받을 수 있다.
다수의 터치 라인(TL)은, 터치 전극(TE)과 중첩되도록 배치되고, 각각의 터치 라인(TL)은 컨택홀(CH)을 통해 어느 하나의 터치 전극(TE)과 연결될 수 있다.
또는, 다수의 터치 라인(TL)은, 터치 디스플레이 패널(110)의 외곽 영역을 따라 배치되며 터치 전극(TE)과 연결될 수도 있다.
또한, 다수의 터치 전극(TE)이 TX 전극과 RX 전극으로 구성되는 경우, TX 전극과 연결되는 터치 라인(TL)과 RX 전극과 연결되는 터치 라인(TL)으로 구분될 수 있다.
터치 구동 회로(120)는, 터치 구동시 터치 라인(TL)을 통해 터치 전극(TE)으로 터치 구동 신호를 출력하고, 터치 센싱 신호를 수신하여 터치 디스플레이 패널(110)에 대한 사용자의 터치 유무와 터치 위치를 센싱할 수 있다.
이러한 터치 구동 회로(120)는, 터치 디스플레이 패널(110)에 대한 사용자의 터치시 발생하는 캐패시턴스의 변화에 기초하여 터치를 센싱할 수 있으며, 일 예로, 자가 정전 용량 센싱 방식 또는 상호 정전 용량 센싱 방식을 통해 터치를 센싱할 수 있다.
자가 정전 용량 센싱 방식의 경우, 터치 구동 회로(120)는 터치 구동 기간 동안 터치 라인(TL)을 통해 각각의 터치 전극(TE)으로 터치 구동 신호를 출력하고 터치 센싱 신호를 수신하여 사용자의 터치를 센싱한다.
상호 정전 용량 센싱 방식의 경우, 터치 구동 회로(120)는 터치 구동 기간 동안 TX 전극과 연결된 터치 라인(TL)을 통해 터치 구동 신호를 출력하고, RX 전극과 연결된 터치 라인(TL)을 통해 터치 센싱 신호를 수신하여 사용자의 터치를 센싱할 수 있다.
또한, 자가 정전 용량 센싱 방식과 상호 정전 용량 센싱 방식을 시간적으로 분할하여 사용함으로써, 두 가지 센싱 방식을 모두 이용하여 사용자의 터치를 센싱할 수도 있다.
이러한 터치 디스플레이 장치(100)의 터치 디스플레이 패널(110)에는, 터치 센싱을 위한 구성뿐만 아니라, 디스플레이 구동을 위한 구성이 배치될 수 있다.
일 예로, 디스플레이 구동시 터치 디스플레이 패널(110)에 배치된 각각의 서브픽셀의 타이밍을 제어하는 스캔 신호가 인가되는 다수의 게이트 라인(GL)이 배치될 수 있다. 또한, 각각의 서브픽셀로 데이터 전압을 공급하는 다수의 데이터 라인(DL)이 배치될 수 있다.
또한, 터치 디스플레이 장치(100)가 액정 디스플레이 장치인 경우, 디스플레이 구동시 공통 전극(COM)과 전계를 형성하기 위한 픽셀 전극(PXL)이 배치될 수 있다.
따라서, 터치 구동시 터치 구동 신호가 인가되는 터치 라인(TL)과 디스플레이 구동을 위해 배치되는 전극, 신호 라인 사이에 캐패시턴스가 형성될 수 있다. 그리고, 이러한 캐패시턴스는 터치 센싱 신호에 노이즈로 작용할 수 있다.
특히, 터치 라인(TL)과 중첩되며 배치되는 신호 라인에 의해 노이즈로 작용하는 캐패시턴스가 형성될 수 있다.
본 발명의 실시예들은, 터치 디스플레이 패널(110)에서 터치 라인(TL)과 중첩되는 신호 라인 사이에 직접적인 캐패시턴스를 형성하지 않도록 함으로써, 이러한 캐패시턴스가 터치 센싱 신호에 노이즈로 작용하지 않도록 하는 터치 디스플레이 패널(110)과 터치 디스플레이 장치(100)를 제공한다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 중첩되는 신호 라인 사이에 직접적인 캐패시턴스가 형성되지 않도록 하며, 신호 라인에 의해 형성되는 캐패시턴스가 터치 센싱 신호에 영향을 주지 않도록 하는 구조의 개념을 나타낸 것이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 터치 디스플레이 패널(110)에 다수의 터치 라인(TL)이 배치되고, 터치 라인(TL)과 중첩되는 데이터 라인(DL)이 배치될 수 있다.
이러한 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적으로 형성되는 캐패시턴스 Ctd는 터치 센싱 신호에 노이즈로 작용할 수 있다.
본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되지 않도록 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(Shielding PTN)을 배치한다.
이러한 실딩 패턴(Shielding PTN)은, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 중첩되도록 배치된다.
또한, 이러한 실딩 패턴(Shielding PTN)은, 데이터 라인(DL) 전체와 중첩되도록 배치될 수도 있고, 데이터 라인(DL)의 일부와 중첩되도록 배치될 수도 있다.
즉, 실딩 패턴(Shielding PTN)은 데이터 라인(DL)을 완전히 중첩하여 형성될 수도 있지만, 필요에 따라 중첩되는 영역의 넓이를 적절히 변경하여 형성될 수 있다.
따라서, 실딩 패턴(Shielding PTN)은, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있도록 한다.
또한, 실딩 패턴(Shielding PTN)은, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되며, 터치 전극(TE)과 전기적으로 연결될 수 있다.
여기서, 실딩 패턴(Shielding PTN)과 데이터 라인(DL) 사이에 캐패시턴스 C1이 형성될 수 있으나, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 전기적으로 연결된 상태이고 터치 전극(TE)은 상대적으로 큰 캐패시턴스 C2를 형성하고 있다.
따라서, 데이터 라인(DL)에 의해 형성되는 캐패시턴스 C1이 터치 센싱 신호에 영향을 주기 위해서는 실딩 패턴(Shielding PTN)과 연결된 터치 전극(TE)에 형성된 캐패시턴스 C2에 영향을 주어야 한다.
그러나, 터치 전극(TE)에 형성된 캐패시턴스 C2가 데이터 라인(DL)에 의해 형성된 캐패시턴스 C1에 비하여 상대적으로 매우 크기 때문에, 데이터 라인(DL)에 의해 형성된 캐패시턴스 C1이 터치 전극(TE)에 형성된 캐패시턴스 C2에 영향을 거의 줄 수 없게 된다.
이에 따라, 데이터 라인(DL)에 의해 형성된 캐패시턴스 C1은 터치 라인(TL)에 직접적으로 영향을 줄 수도 없으며, 터치 전극(TE)을 통해 간접적으로 영향을 줄 수가 없어 데이터 라인(DL)에 의해 형성되는 캐패시턴스 C1이 터치 센싱 신호에 노이즈로 작용하는 것을 방지할 수 있도록 한다.
도 3과 도 4는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 전술한 실딩 패턴(Shielding PTN)이 배치되는 구조의 제1 실시예를 나타낸 것으로서, 도 3은 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분을 나타낸 것이고, 도 4는 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분을 나타낸 것이다.
도 3을 참조하면, 제1 실시예에 따른 터치 디스플레이 장치(100)는, 기판(301) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(302)이 배치된다.
게이트 절연층(302) 상에 활성화층(303), 소스/드레인 전극(304) 및 데이터 라인(DL)이 배치된다.
소스/드레인 전극(304) 및 데이터 라인(DL) 상에 제1 보호층(305)이 배치되고, 제1 보호층(305) 상에 평탄화층(PAC)이 배치된다. 이러한 제1 보호층(305)과 평탄화층(PAC)은 절연 물질로 이루어질 수 있다.
평탄화층(PAC) 상에 픽셀 전극(PXL)이 배치되고, 픽셀 전극(PXL)은 제1 컨택홀(CH1)을 통해 소스/드레인 전극(304)과 연결될 수 있다.
그리고, 픽셀 전극(PXL) 상에 제2 보호층(306), 터치 라인(TL), 제3 보호층(307) 및 터치 전극(TE)이 순차적으로 배치될 수 있다. 여기서, 터치 전극(TE)은 디스플레이 구동시 공통 전압이 인가되는 공통 전극(COM)일 수 있다.
픽셀 전극(PXL)이 배치되는 층에서 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)이 픽셀 전극(PXL)과 절연된 구조로 배치될 수 있다.
즉, 본 발명의 제1 실시예에 따른 실딩 패턴(Shielding PTN)은 픽셀 전극(PXL)과 동일한 층에 배치될 수 있으며, 픽셀 전극(PXL)과 동일한 물질로 형성될 수 있다. 이때, 실딩 패턴(Shielding PTN)은 픽셀 전극(PXL)과 전기적으로 절연된 구조로 배치될 수 있다.
이러한 실딩 패턴(Shielding PTN)은 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역을 완전히 포함하도록 배치될 수 있다.
또는, 본 발명의 제1 실시예에 따른 실딩 패턴(Shielding PTN)은 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역의 적어도 일부를 포함하도록 배치될 수도 있다.
따라서, 실딩 패턴(Shielding PTN)이 터치 라인(TL)과 데이터 라인(DL) 사이에 배치됨으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스를 형성하는 것을 방지할 수 있도록 한다.
또한, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 전기적으로 연결된 구조일 수 있다.
이때, 실딩 패턴(Shielding PTN)은 터치 라인(TL)과 터치 전극(TE)을 통해서 전기적으로 연결된 구조이지만, 실딩 패턴(Shielding PTN)은 터치 라인(TL)과 직접 연결된 구조는 아니다.
왜냐하면, 실딩 패턴(Shielding PTN)이 터치 라인(TL)에 직접 연결되는 경우에는, 데이터 라인(DL)과 실딩 패턴(Shielding PTN) 사이에 형성되는 기생 캐패시턴스가 터치 라인(TL)에도 영향을 줄 수 있기 때문이다.
즉, 도 3에 도시된 바와 같이, 터치 전극(TE)은 제2 컨택홀(CH2)을 통해 터치 라인(TL)과 연결되고, 제3 컨택홀(CH3)을 통해 실딩 패턴(Shielding PTN)과 연결될 수 있다. 그리고, 실딩 패턴(Shielding PTN)은 터치 라인(TL)과 연결된 터치 전극(TE)과 연결되나, 터치 라인(TL)과 직접 연결되지는 아니한다.
실딩 패턴(Shielding PTN)이 터치 구동시 터치 구동 신호가 인가되는 터치 전극(TE)과 전기적으로 연결됨에 따라, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 함께 상대적으로 큰 캐패시턴스를 형성하게 된다.
따라서, 실딩 패턴(Shielding PTN)과 데이터 라인(DL) 사이에 캐패시턴스가 형성되더라도, 이러한 캐패시턴스가 실딩 패턴(Shielding PTN)과 터치 전극(TE)에 함께 형성된 상대적으로 큰 캐패시턴스에 영향을 줄 수 없게 된다.
그러므로, 실딩 패턴(Shielding PTN)과 데이터 라인(DL) 사이에 형성되는 캐패시턴스가 터치 라인(TL)에 간접적으로 영향을 줄 수도 없도록 함으로써, 터치 라인(TL)을 통해 전달되는 터치 센싱 신호에 데이터 라인(DL)에 의해 형성되는 캐패시턴스로 인한 노이즈가 작용하는 것을 방지할 수 있도록 한다.
즉, 실딩 패턴(Shielding PTN)은 데이터 라인(DL)과 터치 라인(TL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지하면서, 터치 전극(TE)과 연결되는 구조를 통해 데이터 라인(DL)에 의해 형성된 캐패시턴스가 터치 센싱 신호에 간접적으로 영향을 주는 것도 방지할 수 있도록 한다.
이를 통해, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 구조에서 터치 센싱 신호의 노이즈를 저감시키고, 터치 센싱의 성능을 향상시킬 수 있도록 한다.
도 4를 참조하면, 터치 라인(TL)이 터치 전극(TE)과 연결되지 않는 부분에서 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(Shielding PTN)이 배치된다.
여기서, 실딩 패턴(Shielding PTN)은 제3 컨택홀(CH3)을 통해 터치 전극(TE)과 전기적으로 연결된다.
즉, 터치 라인(TL)은 중첩된 다수의 터치 전극(TE) 중 일부 터치 전극(TE)과 연결되나, 실딩 패턴(Shielding PTN)은 각각 중첩된 터치 전극(TE)과 적어도 하나 이상의 컨택홀을 통해 전기적으로 연결될 수 있다.
그리고, 이러한 실딩 패턴(Shielding PTN)을 픽셀 전극(PXL)과 동일한 층에 배치함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스 형성을 방지하기 위한 구조를 용이하게 형성할 수 있도록 한다.
도 5와 도 6은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 실딩 패턴(Shielding PTN)이 배치되는 구조의 제2 실시예를 나타낸 것이다.
도 5는 제2 실시예에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분을 나타낸 것이고, 도 6은 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분을 나타낸 것이다.
도 5를 참조하면, 제2 실시예에 따른 터치 디스플레이 장치(100)는, 기판(301) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(302)이 배치된다.
게이트 절연층(302) 상에 활성화층(303), 소스/드레인 전극(304), 데이터 라인(DL) 및 제1 보호층(305)이 배치된다.
제1 보호층(305) 상에 평탄화층(PAC)이 배치되고, 평탄화층(PAC) 상에 터치 전극(TE), 즉, 공통 전극(COM)이 배치된다.
터치 전극(TE) 상에 제2 보호층(306), 터치 라인(TL), 제3 보호층(307) 및 픽셀 전극(PXL)이 순차적으로 배치되고, 픽셀 전극(PXL)은 제1 컨택홀(CH1)을 통해 소스/드레인 전극(304)과 연결된다.
그리고, 터치 라인(TL)은 제2 컨택홀(CH2)을 통해 터치 전극(TE)과 연결된다.
여기서, 터치 전극(TE)이 배치되는 층에서 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)이 배치된다. 그리고, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 연결된다.
따라서, 실딩 패턴(Shielding PTN)을 터치 전극(TE)과 동일한 층에 배치하여 실딩 패턴(Shielding PTN)을 용이하게 형성하도록 하며, 별도의 컨택홀 없이 실딩 패턴(Shielding PTN)이 터치 전극(TE)과 연결될 수 있도록 한다.
또한, 본 발명의 제2 실시예에 따른 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 동일한 층에 배치될 수 있으며, 터치 전극(TE)과 동일한 물질로 형성될 수 있다. 이때, 터치 전극(TE)의 적어도 일부 영역을 연장하여 실딩 패턴(Shielding PTN)으로 배치할 수 있다.
도 6을 참조하면, 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분에서도, 터치 라인(TL)과 데이터 라인(DL) 사이에서 터치 전극(TE)이 배치되는 층에 실딩 패턴(Shielding PTN)이 배치된다.
따라서, 실딩 패턴(Shielding PTN)이 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지하며, 데이터 라인(DL)에 의한 캐패시턴스가 터치 센싱 신호에 노이즈로 작용하는 것을 방지할 수 있도록 한다.
한편, 전술한 실시예는 터치 전극(TE)이 픽셀 전극(PXL)의 하부에 형성되는 경우를 예시로 하고 있으나, 픽셀 전극(PXL)이 터치 전극(TE)의 하부에 형성되는 경우에도 별도의 컨택홀 없이 터치 전극(TE)과 연결되는 실딩 패턴(Shielding PTN)이 배치될 수 있다.
도 7과 도 8은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 실딩 패턴(Shielding PTN)이 배치되는 구조의 제3 실시예를 나타낸 것이다.
도 7은 제3 실시예에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분을 나타낸 것이고, 도 8은 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분을 나타낸 것이다.
도 7을 참조하면, 제3 실시예에 따른 터치 디스플레이 장치(100)는, 기판(301) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(302)이 배치된다.
게이트 절연층(302) 상에 활성화층(303), 소스/드레인 전극(304), 데이터 라인(DL) 및 제1 보호층(304) 등이 배치된다.
제1 보호층(304) 상에 평탄화층(PAC)이 배치되고, 평탄화층(PAC) 상에 픽셀 전극(PXL)이 배치된다.
픽셀 전극(PXL)은 제1 컨택홀(CH1)을 통해 소스/드레인 전극(304)과 연결될 수 있다.
픽셀 전극(PXL) 상에 제2 보호층(306)이 배치되고, 제2 보호층(306) 상에 터치 전극(TE)이 배치된다.
터치 전극(TE) 상에 제3 보호층(307)이 배치되고, 제3 보호층(307) 상에 터치 라인(TL)이 배치된다.
터치 라인(TL)은 제2 컨택홀(CH2)을 통해 터치 전극(TE)과 연결될 수 있다.
여기서, 터치 전극(TE)이 배치되는 층에서 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)이 배치되고, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 연결된다.
즉, 터치 라인(TL)을 터치 전극(TE)보다 상층에 배치함으로써, 터치 전극(TE)이 픽셀 전극(PXL)보다 상층에 배치되는 경우에도, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되는 실딩 패턴(Shielding PTN)과 터치 전극(TE)을 별도의 컨택홀 없이 연결할 수 있도록 한다.
또한, 본 발명의 제3 실시예에 따른 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 동일한 층에 배치될 수 있으며, 터치 전극(TE)과 동일한 물질로 형성될 수 있다. 이때, 터치 전극(TE)의 적어도 일부 영역을 연장하여 실딩 패턴(Shielding PTN)으로 배치할 수 있다.
도 8을 참조하면, 픽셀 전극(PXL)보다 상층에 터치 전극(TE)이 배치되고 터치 전극(TE)보다 상층에 터치 라인(TL)이 배치된다.
그리고, 터치 전극(TE)이 배치되는 층에서 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)이 배치되고, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 연결된다.
따라서, 터치 라인(TL)과 데이터 라인(DL) 사이의 직접적인 캐패시턴스 형성을 방지하는 실딩 패턴(Shielding PTN)을 용이하게 배치할 수 있도록 하며, 별도의 컨택홀 없이 실딩 패턴(Shielding PTN)이 터치 전극(TE)과 연결될 수 있는 구조를 제공한다.
또한, 전술한 구조에서 터치 전극(TE)과 픽셀 전극(PXL)의 배치를 변경하여 더욱 간단히 터치 라인(TL)과 실딩 패턴(Shielding PTN)을 형성할 수도 있다.
도 9와 도 10은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 실딩 패턴(Shielding PTN)이 배치되는 구조의 제4 실시예를 나타낸 것이다.
도 9는 제4 실시예에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분을 나타낸 것이고, 도 10은 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분을 나타낸 것이다.
도 9를 참조하면, 제4 실시예에 따른 터치 디스플레이 장치(100)는, 기판(301) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(302)이 배치된다.
게이트 절연층(302) 상에 활성화층(303), 소스/드레인 전극(304), 데이터 라인(DL) 및 제1 보호층(305) 등이 배치된다.
제1 보호층(305) 상에 평탄화층(PAC)이 배치되고, 평탄화층(PAC) 상에 터치 전극(TE)이 배치된다.
터치 전극(TE) 상에 제2 보호층(306), 제3 보호층(307)이 배치되고, 제3 보호층(307) 상에 픽셀 전극(PXL)과 터치 라인(TL)이 배치된다.
여기서, 제2 보호층(306)과 제3 보호층(307) 중 어느 하나의 보호층만 배치될 수도 있다.
터치 전극(TE)이 배치되는 층에서 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)이 배치되고, 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 연결된다.
제3 보호층(307) 상에 배치되는 픽셀 전극(PXL)은 제1 컨택홀(CH1)을 통해 소스/드레인 전극(304)과 연결되고, 터치 라인(TL)은 제2 컨택홀(CH2)을 통해 터치 전극(TE)과 연결된다.
또한, 본 발명의 제4 실시예에 따른 실딩 패턴(Shielding PTN)은 터치 전극(TE)과 동일한 층에 배치될 수 있으며, 터치 전극(TE)과 동일한 물질로 형성될 수 있다. 이때, 터치 전극(TE)의 적어도 일부 영역을 연장하여 실딩 패턴(Shielding PTN)으로 배치할 수 있다.
도 10을 참조하면, 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분에서 터치 전극(TE) 상에 적어도 하나의 보호층이 배치되고, 보호층 상에 픽셀 전극(PXL)과 터치 라인(TL)이 배치된다.
터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분에서도 터치 라인(TL)과 데이터 라인(DL) 사이에 터치 전극(TE)과 연결된 실딩 패턴(Shielding PTN)이 배치된다.
따라서, 실딩 패턴(Shielding PTN)을 터치 전극(TE)과 동일한 층에 형성함으로써, 실딩 패턴(Shielding PTN)을 용이하게 배치하며 별도의 컨택홀 없이 터치 전극(TE)과 연결될 수 있도록 한다.
또한, 터치 라인(TL)을 픽셀 전극(PXL)과 동일한 층에 형성하여, 터치 라인(TL)을 용이하게 형성할 수 있도록 한다.
그리고, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에는 터치 전극(TE)과 연결된 실딩 패턴(Shielding PTN)이 배치되도록 함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되지 않도록 하며 데이터 라인(DL)에 의해 형성되는 캐패시턴스가 터치 센싱 신호에 영향을 주지 않도록 한다.
전술한 본 발명의 실시예들에 의하면, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 실딩 패턴(Shielding PTN)을 배치함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되지 않도록 한다.
또한, 실딩 패턴(Shielding PTN)이 터치 전극(TE)과 전기적으로 연결되도록 함으로써, 실딩 패턴(Shielding PTN)과 데이터 라인(DL) 사이에 형성되는 캐패시턴스가 터치 라인(TL)을 통해 전달되는 터치 센싱 신호에 영향을 주지 않도록 한다.
따라서, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 구조에서 데이터 라인(DL)에 의한 캐패시턴스가 터치 센싱 신호에 노이즈로 작용하는 것을 방지하며, 터치 센싱의 성능을 향상시킬 수 있도록 한다.
한편, 이러한 실딩 패턴(Shielding PTN)에 의해, 터치 라인(TL)과 중첩된 데이터 라인(DL) 사이의 직접적인 캐패시턴스에 의한 노이즈를 저감시킬 수 있으나, 터치 라인(TL)과 횡방향으로 인접한 데이터 라인(DL) 사이에 형성될 수 있는 캐패시턴스에 의한 노이즈가 존재할 수 있다.
즉, 터치 라인(TL)과 중첩되지 않은 데이터 라인(DL) 사이에 형성되는 캐패시턴스로 인한 노이즈가 터치 센싱 신호에 영향을 줄 수 있다.
본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 실딩 패턴(Shielding PTN)을 통해 터치 라인(TL)과 중첩된 데이터 라인(DL) 사이의 캐패시턴스(수직 방향)로 인한 노이즈를 방지하며, 터치 라인(TL)과 중첩되지 않은 데이터 라인(DL) 사이의 캐패시턴스(수평 방향 또는 사선 방향)에 의한 노이즈도 저감시킬 수 있는 방안을 제공한다.
도 11은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서, 터치 라인(TL)과 실딩 패턴(Shielding PTN)이 배치된 평면 구조의 예시를 나타낸 것이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 다수의 터치 전극(TE)이 배치된 터치 디스플레이 패널(110)과, 터치 전극(TE)을 구동하여 터치 디스플레이 패널(110)에 대한 터치를 검출하는 터치 구동 회로(120)를 포함할 수 있다. 그리고, 다수의 터치 전극(TE) 각각과 터치 구동 회로(120)를 서로 연결하는 다수의 터치 라인(TL)이 배치될 수 있다. 이러한 터치 라인(TL)은, 적어도 하나의 제6 컨택홀(CH6)을 통해 터치 전극(TE)과 연결될 수 있다.
이러한 터치 전극(TE)은, 디스플레이 구동을 위한 공통 전압이 인가되는 공통 전극(COM)일 수 있으므로, 다수의 서브픽셀(SP)과 중첩되도록 배치될 수 있다. 따라서, 서브픽셀(SP)로 데이터 전압을 공급하는 데이터 라인(DL)이 터치 전극(TE)과 연결된 터치 라인(TL)과 동일한 방향으로 배치될 수 있다. 또한, 개구율의 증가를 위해 데이터 라인(DL)과 터치 라인(TL)의 적어도 일부분이 서로 중첩되도록 배치될 수 있다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL)이 배치되는 구조에 의해 터치 라인(TL)과 데이터 라인(DL) 사이에 캐패시턴스가 형성되고, 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈가 발생할 수 있다.
따라서, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 도 11에 도시된 바와 같이, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(Shielding PTN)을 배치함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있도록 한다. 따라서, 터치 라인(TL)과 데이터 라인(DL) 사이에 형성되는 캐패시턴스에 의한 터치 센싱 신호의 노이즈를 저감시킬 수 있다.
또한, 이러한 실딩 패턴(Shielding PTN)은, 적어도 하나의 제7 컨택홀(CH7)을 통해 터치 전극(TE)과 연결될 수 있다. 따라서, 실딩 패턴(Shielding PTN)은, 터치 전극(TE)으로 인가된 터치 구동 신호가 인가될 수 있다. 그러므로, 데이터 라인(DL)과 실딩 패턴(Shielding PTN) 사이의 캐패시턴스로 인해 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있다.
그리고, 이와 같이, 데이터 라인(DL)에 의한 캐패시턴스가 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈로 작용하는 것을 방지함으로써, 터치 센싱을 디스플레이 구동과 독립적으로 수행할 수 있도록 한다.
즉, 터치 센싱을 디스플레이 구동과 시간적으로 분할된 기간에 수행할 수도 있고, 디스플레이 구동과 동시에 수행할 수도 있도록 한다. 이때, 디스플레이 구동과 터치 센싱을 동시에 수행하는 경우, 데이터 라인(DL)으로 터치 구동 신호에 기초하여 변조된 데이터 전압이 인가될 수 있다. 이러한 데이터 전압은 그라운드 전압 변조 또는 감마 전압 변조 등에 의해 변조될 수 있다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL) 사이에 터치 구동 신호가 인가되는 실딩 패턴(Shielding PTN)을 배치함으로써, 터치 센싱 신호의 노이즈를 저감시키며 디스플레이 구동과 터치 센싱을 동시에 수행할 수 있도록 한다.
또한, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 터치 라인(TL)의 횡방향으로 배치된 데이터 라인(DL)에 의한 캐패시턴스로 인한 노이즈를 저감시키기 위해, 터치 라인(TL)과 실딩 패턴(Shielding PTN) 사이에 배치되며 일정한 높이를 갖는 절연막을 포함할 수 있다.
즉, 터치 라인(TL)과 실딩 패턴(Shielding PTN) 사이에 일정한 높이를 갖는 절연막을 배치함으로써, 터치 라인(TL)과 횡방향으로 배치된 데이터 라인(DL) 사이의 캐패시턴스도 저감시켜 터치 센싱의 성능을 개선할 수 있도록 한다.
도 12와 도 13은 도 11에 도시된 터치 디스플레이 장치(100)의 단면 구조의 예시를 나타낸 것으로서, 도 12는 도 11에서 B-B' 부분의 단면 구조의 예시를 나타내고, 도 13은 도 11에서 C-C' 부분의 단면 구조의 예시를 나타낸다.
도 12와 도 13을 참조하면, 기판(1001) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(1002)이 배치된다. 그리고, 게이트 절연층(1002) 상에 활성화층(1003), 소스/드레인 전극(1004) 및 데이터 라인(DL)이 배치된다.
소스/드레인 전극(1004) 및 데이터 라인(DL) 상에 제1 보호층(1005)이 배치되고, 제1 보호층(1005) 상에 평탄화층(PAC)이 배치된다. 이러한 제1 보호층(1005)과 평탄화층(PAC)은 절연 물질로 이루어질 수 있으며, 제1 보호층(1005)은 배치되지 않을 수도 있다.
평탄화층(PAC) 상에 실딩 패턴(Shielding PTN)이 배치되고, 실딩 패턴(Shielding PTN) 상에 일정한 높이를 갖는 터치 로드 저감층(1100)이 배치될 수 있다.
그리고, 터치 로드 저감층(1100) 상에 터치 라인(TL)이 배치될 수 있다.
터치 라인(TL) 상에 제2 보호층(1006)이 배치되고, 제2 보호층(1006) 상에 터치 전극(TE)이 배치된다. 그리고, 터치 전극(TE) 상에 제3 보호층(1007)이 배치되고, 제3 보호층(1007) 상에 픽셀 전극(PXL)이 배치될 수 있다.
여기서, 제2 보호층(1006)은 터치 라인(TL)과 터치 전극(TE)이 절연되도록 하며, 제3 보호층(1007)은 터치 전극(TE)과 픽셀 전극(PXL)이 절연되도록 한다.
그리고, 실딩 패턴(Shielding PTN)과 터치 로드 저감층(1100) 사이에 제4 보호층(1008)이 더 배치될 수도 있다.
터치 라인(TL)은, 도 12에 도시된 바와 같이, 제2 보호층(1006)에 형성된 제6 컨택홀(CH6)을 통해 터치 전극(TE)과 연결될 수 있다. 그리고, 터치 라인(TL)이 터치 전극(TE)과 연결되지 않는 부분에서는 도 13에 도시된 바와 같은 구조를 가질 수 있다.
터치 전극(TE)은, 터치 로드 저감층(1100)에 형성된 제7 컨택홀(CH7)을 통해 터치 로드 저감층(1100)의 하부에 위치하는 실딩 패턴(Shielding PTN)과 연결된다. 따라서, 터치 구동 신호가 실딩 패턴(Shielding PTN)으로 인가될 수 있도록 한다.
이와 같이, 실딩 패턴(Shielding PTN)과 터치 로드 저감층(1100)을 배치함으로써, 터치 센싱시 데이터 라인(DL)에 의한 노이즈를 방지하고, 데이터 라인(DL)과 터치 라인(TL) 사이에 발생될 수 있는 기생 캐패시턴스를 줄일 수 있다.
따라서, 터치 라인(TL)과 데이터 라인(DL) 사이의 기생 캐패시턴스를 최소화하고 이러한 기생 캐패시턴스로 인한 터치 센싱 신호의 노이즈를 저감시킴으로써, 터치 센싱의 성능을 개선할 수 있도록 한다.
한편, 실딩 패턴(Shielding PTN) 상에 터치 로드 저감층(1100)이 배치됨에 따라 픽셀 전극(PXL)은, 평탄화층(PAC)과 터치 로드 저감층(1100) 사이에 배치되는 연결 패턴(CP)을 통해 소스/드레인 전극(1004)과 연결될 수 있다.
즉, 평탄화층(PAC) 상에 실딩 패턴(Shielding PTN)과 절연된 연결 패턴(CP)이 배치될 수 있다. 이러한 연결 패턴(CP)은, 실딩 패턴(Shielding PTN)과 동일한 물질로 이루어질 수 있다.
그리고, 연결 패턴(CP)은, 평탄화층(PAC)에 형성된 제4 컨택홀(CH4)을 통해 소스/드레인 전극(1004)과 연결될 수 있다. 또한, 터치 로드 저감층(1100) 상에 위치하는 픽셀 전극(PXL)은, 터치 로드 저감층(1100)에 형성된 제5 컨택홀(CH5)을 통해 연결 패턴(CP)과 연결될 수 있다.
따라서, 실딩 패턴(Shielding PTN)을 배치하는 공정에서 연결 패턴(CP)을 배치함으로써, 터치 로드 저감층(1100)을 포함하는 구조에서 픽셀 전극(PXL)과 소스/드레인 전극(1004)의 연결 구조를 용이하게 구현할 수 있도록 한다.
또한, 도 12와 도 13은 픽셀 전극(PXL)이 공통 전극(COM)인 터치 전극(TE)보다 상부에 위치하는 구조를 예시로 나타내고 있으나, 터치 전극(TE)이 픽셀 전극(PXL)보다 상부에 위치할 수도 있다.
즉, 데이터 라인(DL), 실딩 패턴(Shielding PTN), 터치 로드 저감층(1100) 및 터치 라인(TL)의 적층 순서를 유지한 구조에서 다른 구성의 위치는 설계 및 공정의 편의에 따라 달라질 수 있다.
이와 같이, 데이터 라인(DL)과 터치 라인(TL) 사이에 실딩 패턴(Shielding PTN)을 배치하여 터치 센싱의 성능을 개선할 수 있다.
그리고, 실딩 패턴(Shielding PTN)과 터치 전극(TE)의 연결 구조를 통해 터치 구동 신호가 실딩 패턴(Shielding PTN)으로 인가되도록 할 수도 있으나, 외부로부터 터치 구동 신호에 대응하는 신호가 실딩 패턴(Shielding PTN)으로 인가되도록 할 수도 있다.
도 14는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서, 터치 라인(TL)과 실딩 패턴(Shielding PTN)이 배치된 평면 구조의 다른 예시를 나타낸 것이다.
도 14를 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 다수의 터치 전극(TE)을 포함하고, 다수의 터치 전극(TE) 각각과 적어도 하나의 제6 컨택홀(CH6)을 통해 연결될 다수의 터치 라인(TL)을 포함할 수 있다. 그리고, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되는 실딩 패턴(Shielding PTN)을 포함할 수 있다.
이러한 실딩 패턴(Shielding PTN)은, 터치 전극(TE)과 직접 연결되지 않고, 외부로부터 터치 구동 신호에 대응하는 실딩 신호를 인가받을 수 있다.
여기서, 실딩 신호는, 터치 구동 신호의 주파수 및 위상과 동일한 주파수 및 위상을 갖는 신호일 수 있다. 또한, 실딩 신호는, 터치 구동 신호의 진폭과 동일한 진폭을 갖는 신호일 수 있다.
이러한 실딩 신호는, 터치 구동 회로(120)로부터 출력되어 실딩 패턴(Shielding PTN)으로 인가될 수 있다. 또는, 터치 구동 회로(120)와 별도로 배치된 구동 회로로부터 출력되어 실딩 패턴(Shielding PTN)으로 인가될 수 있다.
실딩 신호가 터치 구동 회로(120)로부터 출력되는 경우, 실딩 패턴(Shielding PTN)은 각각, 터치 구동 회로(120)와 연결되어 터치 구동 회로(120)로부터 실딩 신호를 인가받을 수 있다.
또는, 실딩 패턴(Shielding PTN)이 터치 디스플레이 패널(110)의 외곽 영역인 패드부에서 서로 연결된 구조를 갖고, 이러한 패드부에 배치된 링크 라인(LL)을 통해 실딩 패턴(Shielding PTN)과 터치 구동 회로(120)가 연결될 수도 있다. 따라서, 실딩 패턴(Shielding PTN)으로 실딩 신호를 공급하는 배선의 수를 최소화하며 실딩 신호가 인가될 수 있도록 한다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(Shileidng PNT)을 배치하고, 실딩 패턴(Shielding PTN)으로 터치 구동 신호에 대응하는 실딩 신호가 인가되도록 함으로써, 데이터 라인(DL)에 의한 캐패시턴스로 인해 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있다.
도 15와 도 16은 도 14에 도시된 터치 디스플레이 장치(100)의 단면 구조의 예시를 나타낸 것으로서, 도 15는 도 14에서 D-D' 부분의 단면 구조의 예시를 나타내고, 도 16은 도 14에서 E-E' 부분의 단면 구조의 예시를 나타낸다.
도 15와 도 16을 참조하면, 기판(1001) 상에 게이트 전극(Gate)이 배치되고, 게이트 전극(Gate) 상에 게이트 절연층(1002)이 배치된다. 그리고, 게이트 절연층(1002) 상에 활성화층(1003), 소스/드레인 전극(1004) 및 데이터 라인(DL)이 배치된다.
소스/드레인 전극(1004) 및 데이터 라인(DL) 상에 제1 보호층(1005)이 배치되고, 제1 보호층(1005) 상에 평탄화층(PAC)이 배치된다.
평탄화층(PAC) 상에 실딩 패턴(Shielidng PTN)과 연결 패턴(CP)이 배치된다. 여기서, 실딩 패턴(Shielding PTN)은, 데이터 라인(DL)의 적어도 일부분과 중첩되도록 배치될 수 있다. 그리고, 연결 패턴(CP)은, 평탄화층(PAC)에 형성된 제4 컨택홀(CH4)을 통해 소스/드레인 전극(1004)과 연결될 수 있다.
실딩 패턴(Shielding PTN)과 연결 패턴(CP) 상에 터치 로드 저감층(1100)이 배치된다. 그리고, 실딩 패턴(Shielding PTN)과 터치 로드 저감층(1100) 사이에 제4 보호층(1008)이 더 배치될 수도 있다.
이러한 터치 로드 저감층(1100)은 일정한 높이를 갖도록 배치될 수 있으며, 터치 로드 저감층(1100) 상에 터치 라인(TL)이 배치될 수 있다. 따라서, 터치 로드 저감층(1100)을 통해 터치 라인(TL)과 횡방향으로 배치된 데이터 라인(DL) 사이의 캐패시턴스로 인한 노이즈도 감소시켜줄 수 있다.
터치 라인(TL) 상에 제2 보호층(1006)이 배치되고, 제2 보호층(1006) 상에 터치 전극(TE)이 배치될 수 있다. 그리고, 터치 전극(TE) 상에 제3 보호층(1007)이 배치되고, 제3 보호층(1007) 상에 픽셀 전극(PXL)이 배치될 수 있다.
픽셀 전극(PXL)은, 터치 로드 저감층(1100)에 형성된 제5 컨택홀(CH5)을 통해 연결 패턴(CP)과 연결될 수 있다. 따라서, 연결 패턴(CP)을 통해 소스/드레인 전극(1004)과 연결될 수 있다.
터치 전극(TE)은, 터치 라인(TL)과 연결되는 부분에서, 도 15에 도시된 바와 같이, 제2 보호층(1006)에 형성된 제6 컨택홀(CH6)을 통해 터치 라인(TL)과 연결될 수 있다. 그리고, 터치 전극(TE)이 터치 라인(TL)과 연결되지 않는 부분은, 도 16에 도시된 예시와 같은 구조를 가질 수 있다.
여기서, 실딩 패턴(Shielding PTN)은, 터치 구동 회로(120)나 별도로 배치된 구동 회로로부터 실딩 신호를 인가받으므로, 터치 전극(TE)가 연결되지 않을 수 있다. 따라서, 도 15와 도 16에 도시된 바와 같이, 실딩 패턴(Shielding PTN)과 터치 전극(TE)을 연결하기 위한 컨택홀이 배치되지 않을 수 있다.
이와 같이, 실딩 패턴(Shielding PTN)이 외부로부터 터치 구동 신호에 대응하는 실딩 신호를 인가받도록 함으로써, 실딩 패턴(Shielding PTN)과 터치 전극(TE)을 연결하기 위한 컨택홀을 제거하며 실딩 패턴(Shielding PTN)이 배치된 터치 디스플레이 장치(100)를 용이하게 구현할 수 있도록 한다.
전술한 본 발명의 실시예들에 의하면, 터치 라인(TL)과 디스플레이 구동을 위한 신호가 인가되는 라인 사이에 실딩 패턴(Shielding PTN)을 배치함으로써, 터치 센싱 신호의 디스플레이 노이즈를 제거할 수 있도록 한다.
또한, 실딩 패턴(Shielding PTN)과 터치 라인(TL) 사이에 터치 로드 저감층(1100)을 배치함으로써, 터치 라인(TL)의 횡방향에 위치하는 데이터 라인(DL) 사이의 캐패시턴스로 인한 노이즈도 제거할 수 있도록 한다.
또한, 실딩 패턴(Shielding PTN)이 외부로부터 터치 구동 신호에 대응하는 실딩 신호를 인가받도록 함으로써, 컨택홀의 증가를 최소화하며 실딩 패턴(Shielding PTN)을 배치할 수 있도록 하여 터치 센싱의 성능을 개선할 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 터치 디스플레이 장치 110: 터치 디스플레이 패널
120: 터치 구동 회로 301, 1001: 기판
302, 1002: 게이트 절연층 303, 1003: 활성화층
304, 1004: 소스/드레인 전극 305, 1005: 제1 보호층
306, 1006: 제2 보호층 307, 1007: 제3 보호층
1008: 제4 보호층 1100: 터치 로드 저감층

Claims (17)

  1. 터치 디스플레이 패널에 내장되고 서로 분리된 다수의 터치 전극들;
    상기 다수의 터치 전극들 중 일부 터치 전극과 중첩되고, 중첩된 터치 전극들 중 하나의 터치 전극과 적어도 하나 이상의 컨택홀을 통해 연결된 터치 라인;
    적어도 일부가 상기 터치 라인과 중첩되는 데이터 라인; 및
    상기 터치 라인과 상기 데이터 라인 사이에 배치되고, 상기 다수의 터치 전극들 중 하나의 터치 전극과 전기적으로 연결된 실딩 패턴
    을 포함하는 터치 디스플레이 장치.
  2. 제1항에 있어서,
    상기 실딩 패턴은,
    적어도 일부분이 상기 터치 라인과 상기 데이터 라인이 중첩하는 영역과 중첩되도록 배치된 터치 디스플레이 장치.
  3. 제1항에 있어서,
    상기 실딩 패턴은,
    상기 하나의 터치 전극과 적어도 하나 이상의 컨택홀을 통해 연결된 터치 디스플레이 장치.
  4. 제1항에 있어서,
    상기 하나의 터치 전극은,
    상기 터치 라인 및 상기 실딩 패턴과 다른 층에 배치되고, 상기 터치 라인과 제1 컨택홀을 통해 연결되며, 상기 실딩 패턴과 제2 컨택홀을 통해 연결되는 터치 디스플레이 장치.
  5. 제4항에 있어서,
    상기 실딩 패턴과 동일한 층에 배치되고, 상기 실딩 패턴과 절연된 픽셀 전극을 더 포함하는 터치 디스플레이 장치.
  6. 제1항에 있어서,
    상기 실딩 패턴은,
    상기 하나의 터치 전극과 동일한 층에 배치되는 터치 디스플레이 장치.
  7. 제6항에 있어서,
    상기 터치 전극과 중첩되고, 상기 터치 전극 및 상기 터치 라인과 절연된 픽셀 전극을 더 포함하는 터치 디스플레이 장치.
  8. 데이터 라인;
    상기 데이터 라인 상에 위치하고, 터치 구동 신호가 인가되는 터치 라인;
    상기 터치 라인과 연결된 터치 전극;
    상기 데이터 라인과 상기 터치 라인 사이에 배치되고, 상기 터치 구동 신호가 인가되거나, 상기 터치 구동 신호에 대응하는 실딩 신호가 인가되는 실딩 패턴; 및
    상기 터치 라인과 상기 실딩 패턴 사이에 배치된 터치 로드 저감층
    을 포함하는 터치 디스플레이 장치.
  9. 제8항에 있어서,
    상기 실딩 패턴은,
    일부분이 상기 데이터 라인 및 상기 터치 라인의 적어도 일부분과 중첩되도록 배치된 터치 디스플레이 장치.
  10. 제8항에 있어서,
    상기 실딩 패턴은,
    상기 터치 로드 저감층에 형성된 적어도 하나의 컨택홀을 통해 상기 터치 전극과 연결되는 터치 디스플레이 장치.
  11. 제8항에 있어서,
    상기 실딩 패턴은,
    상기 터치 전극과 절연되고, 외부로부터 상기 실딩 신호를 수신하는 터치 디스플레이 장치.
  12. 제8항에 있어서,
    상기 데이터 라인은,
    상기 터치 라인으로 상기 터치 구동 신호가 인가되는 기간 중 적어도 일부 기간 동안, 상기 터치 구동 신호에 기초하여 변조된 데이터 전압이 인가되는 터치 디스플레이 장치.
  13. 제8항에 있어서,
    상기 터치 전극과 절연된 픽셀 전극; 및
    상기 터치 로드 저감층의 하부에 위치하고, 상기 픽셀 전극과 상기 데이터 라인을 서로 전기적으로 연결하는 연결 패턴을 더 포함하는 터치 디스플레이 장치.
  14. 제13항에 있어서,
    상기 연결 패턴은,
    상기 실딩 패턴과 동일한 물질로 이루어지고, 상기 실딩 패턴과 절연된 터치 디스플레이 장치.
  15. 데이터 라인;
    상기 데이터 라인 상에 배치된 적어도 하나의 제1 절연층;
    상기 제1 절연층 상에 배치되고, 일부가 상기 데이터 라인과 중첩되는 터치 전극;
    상기 터치 전극 상에 배치된 제2 절연층; 및
    상기 제2 절연층 상에 배치되고, 상기 데이터 라인 및 상기 터치 전극과 중첩되는 터치 라인
    을 포함하는 터치 디스플레이 패널.
  16. 제15항에 있어서,
    상기 적어도 하나의 제1 절연층은 복수이며,
    복수의 제1 절연층 사이에 배치되고, 상기 터치 전극과 상기 데이터 라인이 중첩되는 영역을 제외한 영역에서 상기 터치 전극과 중첩되는 픽셀 전극을 더 포함하는 터치 디스플레이 패널.
  17. 제15항에 있어서,
    상기 제2 절연층 상에 배치되고, 상기 터치 라인과 동일한 층에 배치되며, 상기 터치 라인과 전기적으로 분리된 픽셀 전극을 더 포함하는 터치 디스플레이 패널.
KR1020180081639A 2017-09-08 2018-07-13 터치 디스플레이 패널, 터치 디스플레이 장치 KR102553540B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811044652.XA CN109471553B (zh) 2017-09-08 2018-09-07 触摸显示面板和触摸显示装置
CN202211253185.8A CN115639921A (zh) 2017-09-08 2018-09-07 触摸显示装置
US16/124,998 US11023059B2 (en) 2017-09-08 2018-09-07 Touch display panel and touch display device
US17/245,652 US11467685B2 (en) 2017-09-08 2021-04-30 Touch display panel and touch display device
US17/942,805 US11921944B2 (en) 2017-09-08 2022-09-12 Touch display panel and touch display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170115303 2017-09-08
KR20170115303 2017-09-08

Publications (2)

Publication Number Publication Date
KR20190028273A true KR20190028273A (ko) 2019-03-18
KR102553540B1 KR102553540B1 (ko) 2023-07-11

Family

ID=65949002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081639A KR102553540B1 (ko) 2017-09-08 2018-07-13 터치 디스플레이 패널, 터치 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102553540B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050252A (ko) * 2019-10-28 2021-05-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056632A (ko) * 2010-11-25 2012-06-04 엘지디스플레이 주식회사 액정표시장치
KR20150046901A (ko) * 2013-10-23 2015-05-04 엘지디스플레이 주식회사 터치 센서 일체형 표시장치
KR20160002494A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
KR20170076867A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 액정표시장치
US20170212626A1 (en) * 2014-10-13 2017-07-27 Boe Technology Group Co., Ltd. In-cell touch screen and a display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056632A (ko) * 2010-11-25 2012-06-04 엘지디스플레이 주식회사 액정표시장치
KR20150046901A (ko) * 2013-10-23 2015-05-04 엘지디스플레이 주식회사 터치 센서 일체형 표시장치
KR20160002494A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
US20170212626A1 (en) * 2014-10-13 2017-07-27 Boe Technology Group Co., Ltd. In-cell touch screen and a display device
KR20170076867A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050252A (ko) * 2019-10-28 2021-05-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Also Published As

Publication number Publication date
KR102553540B1 (ko) 2023-07-11

Similar Documents

Publication Publication Date Title
CN109471553B (zh) 触摸显示面板和触摸显示装置
KR102627941B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치
US9354761B2 (en) Display with dual-function capacitive elements
US11847274B2 (en) Touch display device and touch panel
EP2758855B1 (en) Multi-mode voltages for touchscreens
US8749496B2 (en) Integrated touch panel for a TFT display
EP3295284B1 (en) Touch substrate, touch display device having the same, and method of manufacturing thereof
KR102553525B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
US20170315646A1 (en) Capacitive control interface device integrated with a display screen
CN116560524A (zh) 用于自电容触摸传感器的集成触摸和显示架构
KR102469197B1 (ko) 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치
KR20160117332A (ko) 복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치
KR20180131815A (ko) 터치표시장치 및 터치패널
KR20170026107A (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
KR20200011129A (ko) 표시장치
KR20190028273A (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
US10754465B2 (en) Display device
KR20210051358A (ko) 터치 디스플레이 장치 및 디스플레이 패널
JP2019067143A (ja) 検出装置及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant