KR102469197B1 - 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치 - Google Patents

구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치 Download PDF

Info

Publication number
KR102469197B1
KR102469197B1 KR1020170183091A KR20170183091A KR102469197B1 KR 102469197 B1 KR102469197 B1 KR 102469197B1 KR 1020170183091 A KR1020170183091 A KR 1020170183091A KR 20170183091 A KR20170183091 A KR 20170183091A KR 102469197 B1 KR102469197 B1 KR 102469197B1
Authority
KR
South Korea
Prior art keywords
touch
line
shielding
disposed
electrode
Prior art date
Application number
KR1020170183091A
Other languages
English (en)
Other versions
KR20190080563A (ko
Inventor
김진성
김주한
이해원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170183091A priority Critical patent/KR102469197B1/ko
Publication of KR20190080563A publication Critical patent/KR20190080563A/ko
Application granted granted Critical
Publication of KR102469197B1 publication Critical patent/KR102469197B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들은, 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치에 관한 것으로서, 터치 라인이 데이터 라인과 중첩되는 구조에서 터치 라인과 데이터 라인 사이에 실딩부를 배치하여 터치 라인과 데이터 라인 사이에 직접적인 캐패시턴스가 형성되지 않도록 함으로써, 데이터 라인에 의해 형성되는 캐패시턴스로 인해 터치 라인을 통해 검출되는 터치 센싱 신호에 노이즈가 발생하는 것을 방지한다. 또한, 실딩부가 터치 전극과 연결된 구조나 실딩부에 터치 구동 신호와 동일한 신호를 인가하는 구동을 통해, 실딩부와 데이터 라인 사이의 캐패시턴스가 터치 라인에 간접적인 영향을 주는 것도 방지할 수 있도록 한다.

Description

구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치{DRIVING CIRCUIT, TOUCH DISPLAY PANEL AND TOUCH DISPLAY DEVICE}
본 발명의 실시예들은 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 장치(Plasma Display Device), 유기발광 디스플레이 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치는 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 대한 사용자의 터치를 인식하고 인식된 터치를 기반으로 입력 처리를 수행하는 기능을 제공하고 있다.
이러한 터치 인식이 가능한 디스플레이 장치는, 디스플레이 패널 상에 배치되거나 디스플레이 패널에 내장된 다수의 터치 전극을 이용하여 디스플레이 패널에 대한 사용자의 터치를 센싱할 수 있다.
일 예로, 디스플레이 패널에 배치된 터치 전극에 터치 구동 신호가 인가된 상태에서 사용자의 터치 시 발생하는 캐패시턴스의 변화를 센싱한다. 그리고, 센싱된 캐패시턴스 변화에 기초하여 디스플레이 패널에 대한 터치 유무와 터치 좌표를 센싱할 수 있다.
한편, 이러한 디스플레이 장치는, 디스플레이 기능과 터치 센싱 기능을 함께 제공하므로, 디스플레이 패널에는 터치 전극이나 터치 라인 이외에 디스플레이 구동을 위한 전극, 신호 라인 등이 배치되게 된다.
따라서, 디스플레이 구동을 위한 전극, 신호 라인 등과 터치 구동 신호가 인가된 터치 라인 사이에 캐패시턴스가 형성될 수 있다. 그리고, 이러한 캐패시턴스에 의해 디스플레이 구동을 위해 인가되는 신호가 터치 라인을 통해 검출되는 터치 센싱 신호에 영향을 줄 수 있어, 터치 센싱 신호에 노이즈가 발생할 수 있는 문제점이 존재한다.
본 발명의 실시예들의 목적은, 터치 디스플레이 패널에 배치된 터치 라인과 디스플레이 구동을 위한 신호 라인 사이의 캐패시턴스에 의해 터치 라인을 통해 검출되는 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있는 터치 디스플레이 장치를 제공하는 데 있다.
본 발명의 실시예들의 목적은, 터치 디스플레이 패널의 투과율 감소 없이 디스플레이 구동을 위한 신호 라인이 터치 라인을 통해 검출되는 터치 센싱 신호에 영향을 주는 것을 방지할 수 있는 터치 구동 회로와 터치 디스플레이 패널 및 터치 디스플레이 장치를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 터치 디스플레이 패널에 내장되고 서로 분리된 다수의 터치 전극들과, 다수의 터치 전극들 중 일부 터치 전극들과 중첩되고 중첩된 터치 전극들 중 하나의 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 라인과, 적어도 일부분이 터치 라인과 중첩된 데이터 라인과, 터치 라인과 데이터 라인 사이에 배치되고 터치 라인으로 터치 구동 신호가 인가되는 기간 중 적어도 일부 기간 동안 실딩 신호가 인가되는 실딩 라인을 포함하는 터치 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 제1 터치 전극과, 제2 터치 전극과, 제1 터치 전극 및 제2 터치 전극과 중첩되고 제1 터치 전극과 하나 이상의 컨택홀을 통해 연결되며 제2 터치 전극과 절연된 터치 라인과, 적어도 일부분이 터치 라인과 중첩된 데이터 라인과, 터치 라인과 데이터 라인 사이에 배치되고 하나 이상의 컨택홀을 통해 제1 터치 전극 또는 제2 터치 전극과 연결된 둘 이상의 실딩 패턴을 포함하는 터치 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 다수의 터치 전극들과, 다수의 전극들 중 일부 터치 전극들과 중첩되고 중첩된 터치 전극들 중 하나의 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 라인과, 적어도 일부분이 터치 라인과 중첩된 데이터 라인과, 터치 라인과 데이터 라인 사이에 배치되고 터치 라인으로 터치 구동 신호가 인가되는 기간 중 적어도 일부 기간 동안 신호가 인가되는 실딩부를 포함하는 터치 디스플레이 패널을 제공한다.
다른 측면에서, 본 발명의 실시예들은, 터치 디스플레이 패널에 배치된 데이터 라인으로 데이터 전압을 출력하는 데이터 전압 출력부와, 터치 디스플레이 패널에 배치된 터치 전극과 연결된 터치 라인으로 제1 구동 신호를 출력하고 터치 라인과 데이터 라인 사이에 배치되고 터치 전극과 절연된 실딩 라인으로 제2 구동 신호를 출력하는 구동 신호 출력부와, 터치 라인을 통해 센싱 신호를 수신하는 센싱 신호 수신부를 포함하는 구동 회로를 제공한다.
본 발명의 실시예들에 의하면, 터치 디스플레이 패널에 배치된 터치 라인과 데이터 라인 사이에 터치 전극과 연결된 실딩 패턴을 배치함으로써, 데이터 라인과 터치 라인의 직접적인 캐패시턴스 형성에 의해 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있도록 한다.
본 발명의 실시예들에 의하면, 터치 라인과 데이터 라인 사이에 실딩 라인을 배치하고 실딩 라인을 통해 터치 구동 신호와 동일한 신호를 인가함으로써, 데이터 라인이 터치 라인을 통해 검출되는 터치 센싱 신호에 영향을 주는 것을 방지할 수 있도록 한다.
또한, 실딩 라인 배치 시 추가적인 컨택홀이 요구되지 않으므로, 터치 디스플레이 패널의 투과율 감소 없이 터치 센싱 성능을 개선할 수 있도록 한다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치에서 터치 라인과 데이터 라인 사이에 형성되는 캐패시턴스를 나타낸 도면이다.
도 3a와 도 3b는 본 발명의 실시예들에 따른 터치 디스플레이 장치에서 터치 라인과 데이터 라인 사이의 캐패시턴스 형성에 의한 터치 센싱 신호의 노이즈를 방지하는 개념을 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 터치 디스플레이 장치에서 터치 라인과 데이터 라인 사이의 캐패시턴스 형성을 방지하는 구조의 제1 실시예를 나타낸 도면이다.
도 5a와 도 5b는 제1 실시예에 따른 터치 디스플레이 장치에서 A-A' 부분과 B-B' 부분의 단면 구조의 예시(COM Top)를 나타낸 도면이다.
도 6a와 도 6b는 제1 실시예에 따른 터치 디스플레이 장치에서 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시(PXL Top)를 나타낸 도면이다.
도 7은 제1 실시예에 따른 터치 디스플레이 장치에서 터치 라인과 터치 전극이 연결되는 부분에 실딩 패턴이 배치되는 개략적인 구조를 확대해서 나타낸 도면이다.
도 8a와 도 8b는 본 발명의 실시예들에 따른 터치 디스플레이 장치에서 터치 라인과 데이터 라인 사이의 캐패시턴스 형성을 방지하는 구조의 제2 실시예를 나타낸 것이다.
도 9a와 도 9b는 제2 실시예에 따른 터치 디스플레이 장치에서 A-A' 부분과 B-B' 부분의 단면 구조의 예시(COM Top)를 나타낸 도면이다.
도 10a와 도 10b는 제2 실시예에 따른 터치 디스플레이 장치에서 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시(PXL Top)를 나타낸 도면이다.
도 11은 제2 실시예에 따른 터치 디스플레이 장치에서 터치 라인과 터치 전극이 연결되는 부분에 실딩 라인이 배치되는 개략적인 구조를 확대해서 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 구동 회로의 개략적인 구성의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)는, 다수의 터치 전극(TE)과 다수의 터치 라인(TL)이 배치된 터치 디스플레이 패널(110)과, 터치 구동 회로(120), 터치 컨트롤러(130) 및 터치 전원 회로(140) 등을 포함할 수 있다.
다수의 터치 전극(TE)은, 터치 디스플레이 패널(110) 상에 배치되거나 터치 디스플레이 패널(110) 내에 배치될 수 있다. 그리고, 다수의 터치 전극(TE)은 서로 분리되어 배치될 수 있다.
이러한 터치 전극(TE)이 터치 디스플레이 패널(110)에 내장된 경우, 터치 디스플레이 패널(110)에서 디스플레이 구동을 위해 사용되는 전극일 수 있다. 일 예로, 터치 디스플레이 장치(100)가 액정 디스플레이 장치인 경우, 터치 디스플레이 패널(110)에 내장된 공통 전극(COM)이 터치 전극(TE)으로 이용될 수 있다. 이러한 경우, 터치 전극(TE)으로 디스플레이 구동 기간에 공통 전압(Vcom)이 인가되고, 터치 센싱 기간에 터치 구동 신호가 인가될 수 있다.
다수의 터치 라인(TL)은, 터치 전극(TE)과 중첩되도록 배치될 수 있고, 중첩된 터치 전극(TE) 중 하나의 터치 전극(TE)과 컨택홀을 통해 연결될 수 있다. 이러한 터치 라인(TL)은 각각 하나의 터치 전극(TE)과 연결되어 터치 전극(TE)으로 터치 구동 신호를 인가하고 터치 전극(TE)으로부터 터치 센싱 신호를 검출하는 데 이용될 수 있다.
터치 구동 회로(120)는, 터치 라인(TL)을 통해 터치 전극(TE)으로 터치 구동 신호를 출력하고, 터치 전극(TE)으로부터 터치 센싱 신호를 수신한다. 그리고, 수신된 아날로그 형태의 터치 센싱 신호를 디지털 형태의 센싱 데이터로 변환하고, 변환된 센싱 데이터를 터치 컨트롤러(130)로 전달한다.
이러한 터치 구동 회로(120)는, 터치 디스플레이 패널(110)에 배치된 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로와 일체로 구성될 수도 있고, 데이터 구동 회로와 별도로 배치되는 회로일 수도 있다.
터치 컨트롤러(130)는, 터치 구동 회로(120)를 제어하고 터치 구동 회로(120)로부터 수신한 센싱 데이터에 기초하여 터치 디스플레이 패널(110)에 대한 터치 유무와 터치 위치(터치 좌표) 등을 검출한다. 그리고, 터치 전원 회로(140)는, 터치 컨트롤러(130)에 의해 제어되며 터치 구동 회로(120)가 출력하는 터치 구동 신호에 필요한 전원을 공급할 수 있다.
이러한 터치 컨트롤러(130)는, 터치 센싱 기간에 터치 전극(TE)으로 터치 구동 신호가 인가되도록 제어하고, 터치 전극(TE)에 터치 구동 신호가 인가된 상태에서 터치 디스플레이 패널(110)에 대한 사용자의 터치 시 발생하는 캐패시턴스 변화를 이용하여 터치를 센싱할 수 있다.
일 예로, 터치 컨트롤러(130)는, 터치 전극(TE)에 터치 구동 신호가 인가된 상태에서 터치 발생 시 터치 전극(TE)과 사용자의 손가락 사이의 캐패시턴스 변화를 센싱하여 터치를 센싱할 수 있다(자기 정전 용량 센싱 방식).
또는, 터치 컨트롤러(130)는, 터치 전극(TE) 중 TX 전극과 RX 전극으로 다른 전압 레벨의 터치 구동 신호를 인가하고, 사용자의 터치 시 발생하는 TX 전극과 RX 전극 간의 캐패시턴스 변화를 센싱하여 터치를 센싱할 수도 있다(상호 정전 용량 센싱 방식). 이러한 경우, 터치 전극(TE)은, 제1 방향으로 배치된 TX 전극과 제1 방향과 교차하는 제2 방향으로 배치된 RX 전극으로 구성될 수 있다.
한편, 터치 디스플레이 패널(110)에는, 터치 센싱을 위한 터치 전극(TE)과 터치 라인(TL) 이외에 디스플레이 구동을 위한 전극과 신호 라인이 배치될 수 있다. 또한, 터치 디스플레이 장치(100)는, 디스플레이 구동을 위한 회로를 포함할 수 있다.
일 예로, 터치 디스플레이 패널(110)에 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 교차하며 배치되고, 각종 전압 라인이 배치될 수 있다. 또한, 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 공급되는 픽셀 전극(PXL)이 배치될 수 있다.
이와 같이, 디스플레이 구동을 위한 전극이나 신호 라인이 배치됨에 따라 디스플레이 구동을 위한 신호 라인이 터치 라인(TL)과 캐패시턴스를 형성하여 터치 라인(TL)을 통해 검출하는 터치 센싱 신호에 영향을 줄 수 있다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 디스플레이 구동을 위한 신호 라인과 터치 라인(TL)이 캐패시턴스를 형성하는 경우의 예시를 나타낸 것으로서, 데이터 라인(DL)과 터치 라인(TL) 사이에 형성되는 캐패시턴스를 나타낸 것이다.
도 2를 참조하면, 터치 라인(TL)은 터치 전극(TE)과 중첩되어 배치되고 중첩된 터치 전극(TE) 중 하나의 터치 전극(TE)과 하나 이상의 컨택홀을 통해 연결될 수 있다.
그리고, 터치 디스플레이 패널(110)에 터치 전극(TE)과 연결되는 터치 라인(TL)과 픽셀 전극(PXL)으로 데이터 전압(Vdata)을 공급하는 데이터 라인(DL)이 중첩되어 배치될 수 있다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL)이 중첩되어 배치됨에 따라, 터치 라인(TL)과 데이터 라인(DL) 사이에 캐패시턴스 Ctd가 형성될 수 있다. 이러한 캐패시턴스 Ctd는 터치 라인(TL)을 통해 터치 전극(TE)의 캐패시턴스 변화를 센싱하는 데 영향을 줄 수 있다. 또한, 이러한 캐패시턴스 Ctd에 의해 터치 라인(TL)과 데이터 라인(DL)이 커플링되어 데이터 라인(DL)을 통해 인가되는 신호에 의해 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈가 발생할 수도 있다.
본 발명의 실시예들은, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적으로 형성되는 캐패시턴스를 방지함으로써, 터치 센싱 신호의 노이즈를 저감시키고 터치 센싱의 성능을 개선하는 방안을 제공한다. 또한, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 구조를 예시로 설명하나, 본 발명의 실시예들은, 터치 라인(TL)과 디스플레이 구동을 위한 다른 신호 라인이 중첩되어 캐패시턴스를 형성하는 구조에도 적용될 수 있다.
도 3a와 도 3b는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 데이터 라인(DL) 사이의 캐패시턴스 형성을 방지하는 개념을 나타낸 것이다.
도 3a를 참조하면, 터치 라인(TL)과 데이터 라인(DL)이 중첩되어 배치되고, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩부(Shielding)가 배치된다.
이러한 실딩부(Shielding)는, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역에 중첩되도록 배치된다.
또한, 이러한 실딩부(Shielding)는, 데이터 라인(DL) 전체와 중첩되도록 배치될 수도 있고, 데이터 라인(DL)의 일부와 중첩되도록 배치될 수도 있다.
즉, 실딩부(Shielding)는, 데이터 라인(DL)을 완전히 오버랩하여 형성될 수도 있지만, 필요에 따라 중첩되는 영역의 넓이를 적절히 변경하여 형성될 수 있다.
이와 같이, 실딩부(Shielding)가 터치 라인(TL)과 데이터 라인(DL) 사이에 배치됨으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있다. 따라서, 터치 라인(TL)과 데이터 라인(DL) 사이에 형성되는 직접적인 캐패시턴스에 의해 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있다.
또한, 데이터 라인(DL)이 실딩부(Shielding)와 형성하는 캐패시턴스에 의해 터치 라인(TL)이 간접적인 영향을 받는 것도 방지할 수 있다.
도 3b를 참조하면, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되는 실딩부(Shielding)를 터치 전극(TE)과 연결하는 구조를 통해 실딩부(Shielding)와 데이터 라인(DL) 사이의 캐패시턴스 C1이 터치 라인(TL)에 영향을 주는 것을 방지할 수 있다(Case 1).
즉, 실딩부(Shielding)가 데이터 라인(DL)에 의해 형성되는 캐패시턴스 C1보다 상대적으로 큰 캐패시턴스 C2를 형성하도록 함으로써, 캐패시턴스 C1이 터치 라인(TL)에 간접적으로 영향을 주는 것을 방지하도록 할 수 있다.
또는, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되는 실딩부(Shielding)에 터치 라인(TL)으로 인가되는 터치 구동 신호와 동일한 위상 및 전압 레벨 차이를 갖는 신호를 인가함으로써, 캐패시턴스 C1이 터치 라인(TL)에 영향을 주는 것을 방지할 수도 있다(Case 2).
터치 라인(TL)과 실딩부(Shielding)에 동일한 신호가 인가되므로 서로 캐패시턴스를 형성하지 않게 되며, 데이터 라인(DL)과 형성되는 캐패시턴스 C1에 의한 영향은 실딩부(Shielding)에 의해 차단될 수 있도록 한다.
따라서, 본 발명의 실시예들은, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩부(Shielding)를 배치함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이의 직접적인 캐패시턴스 형성에 의한 터치 센싱 신호의 노이즈가 발생하지 않도록 한다.
또한, 데이터 라인(DL)과 실딩부(Shielding) 사이의 캐패시턴스 C1에 의한 간접적인 영향을 터치 라인(TL)이 받지 않도록 함으로써, 터치 센싱의 성능을 개선할 수 있도록 한다.
도 4는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 데이터 라인(DL) 사이의 캐패시턴스에 의한 영향을 방지하는 구조의 제1 실시예를 나타낸 것이다.
도 4를 참조하면, 터치 디스플레이 패널(110)에는 다수의 터치 전극(TE)과 다수의 터치 라인(TL)이 배치된다. 그리고, 각각의 터치 라인(TL)은 일부 터치 전극(TE)과 중첩되며 중첩된 터치 전극(TE) 중 하나의 터치 전극(TE)과 하나 이상의 컨택홀을 통해 연결될 수 있다.
여기서, 터치 라인(TL)가 중첩되도록 데이터 라인(DL)이 배치될 수 있으며, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(SP)이 배치될 수 있다.
이러한 실딩 패턴(SP)은, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 영역과 중첩되도록 배치될 수 있다. 그리고, 실딩 패턴(SP)은, 중첩되는 터치 전극(TE)과 하나 이상의 컨택홀을 통해 연결될 수 있다.
따라서, 실딩 패턴(SP)은, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지한다. 그리고, 터치 전극(TE)과 연결되므로 실딩 패턴(SP)과 데이터 라인(DL) 사이에 형성된 캐패시턴스가 실딩 패턴(SP)을 통해 터치 라인(TL)에 간접적인 영향을 주는 것을 방지할 수 있도록 한다.
이러한 실딩 패턴(SP)은, 중첩되는 터치 전극(TE)과 연결되며, 터치 전극(TE) 단위로 분리되어 배치될 수 있다. 즉, 다수의 실딩 패턴(SP)이 각각 하나의 터치 전극(TE)과 중첩되도록 배치되고 중첩된 터치 전극(TE)과 연결된 구조일 수 있다. 이러한 구조를 통해 터치 전극(TE)과 연결된 실딩 패턴(SP)에 의해 전체적인 저항이 증가하지 않도록 한다.
이하에서는, 도 5a 내지 도 6b를 참조하여, 실딩 패턴(SP)이 터치 전극(TE)과 연결되는 부분의 단면 구조를 설명한다.
도 5a와 도 5b는 각각 도 4에 도시된 A-A' 부분의 단면 구조와 B-B' 부분의 단면 구조의 예시를 나타낸 것으로서, 터치 전극(TE)인 공통 전극(COM)이 픽셀 전극(PXL) 상에 배치되는 구조의 예시를 나타낸 것이다.
도 5a를 참조하면, 제1 실시예에 따른 터치 디스플레이 장치(100)는, 기판(1010) 상에 게이트 전극(G)이 배치되고, 게이트 전극(G) 상에 게이트 절연층(1020)이 배치된다.
게이트 절연층(1020) 상에 활성층(A)과 소스/드레인 전극(S/D)이 배치된다. 여기서, 소스/드레인 전극(S/D) 중 하나는 데이터 라인(DL)과 연결되거나 데이터 라인(DL)과 일체로 형성된 전극일 수 있다.
소스/드레인 전극(S/D) 상에 제1 보호층(1030)이 배치되고, 제1 보호층(1030) 상에 제1 평탄화층(1040)이 배치된다. 이러한 제1 보호층(1030)과 제1 평탄화층(1040)은 절연 물질로 이루어질 수 있으며, 제1 평탄화층(1040)만 배치될 수도 있다.
제1 평탄화층(1040) 상에 적어도 일부가 데이터 라인(DL)과 중첩되도록 실딩 패턴(SP)이 배치되고, 실딩 패턴(SP) 상에 제2 보호층(1050)이 배치된다. 그리고, 제2 보호층(1050) 상에 터치 라인(TL)이 배치된다.
여기서, 제1 평탄화층(1040)에 제1 컨택홀(CH1)이 형성되고, 제1 컨택홀(CH1)에 연결 패턴(CP)이 배치될 수 있다. 이러한 연결 패턴(CP)은, 소스/드레인 전극(S/D)과 픽셀 전극(PXL)을 연결하는 기능을 할 수 있다.
터치 라인(TL) 상에 제3 보호층(1060)이 배치되고, 제3 보호층(1060) 상에 제2 평탄화층(1070)이 배치된다.
제2 평탄화층(1070)에는 제2 컨택홀(CH2), 제3 컨택홀(CH3) 및 제4 컨택홀(CH4)이 형성될 수 있다.
제2 평탄화층(1070)에 형성된 제2 컨택홀(CH2)을 통해 제2 평탄화층(1070) 상에 배치된 픽셀 전극(PXL)과 연결 패턴(CP)이 연결될 수 있다.
그리고, 제2 평탄화층(1070)에 형성된 제3 컨택홀(CH3)을 통해 터치 전극(TE)인 공통 전극(COM)과 터치 라인(TL)이 연결될 수 있다. 또한, 제2 평탄화층(1070)에 형성된 제4 컨택홀(CH4)을 통해 터치 전극(TE)과 실딩 패턴(SP)이 연결될 수 있다.
픽셀 전극(PXL) 상에는 전극 절연층(1080)을 사이에 두고 공통 전극(COM)이 배치될 수 있다. 즉, 픽셀 전극(PXL) 상에 공통 전극(COM)을 배치하며 터치 전극(TE)이 형성될 수 있다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL)이 중첩되는 부분과 적어도 일부가 중첩되도록 실딩 패턴(SP)이 배치됨으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되지 않도록 한다.
또한, 실딩 패턴(SP)이 터치 전극(TE)과 연결됨으로써, 데이터 라인(DL)이 실딩 패턴(SP)의 상태를 흔들어 터치 라인(TL)에 간접적으로 영향을 주는 것을 방지할 수 있도록 한다.
이때, 실딩 패턴(SP)은 터치 전극(TE)을 통해 터치 라인(TL)과 전기적으로 연결된 구조이나, 터치 라인(TL)과 직접 연결되지는 아니한다. 따라서, 데이터 라인(DL)과 실딩 패턴(SP) 사이에 형성된 캐패시턴스가 실딩 패턴(SP)을 통해 터치 라인(TL)에 영향을 주는 것을 방지한다.
여기서, 실딩 패턴(SP)과 데이터 라인(DL) 사이에는 일정한 두께를 갖는 제1 평탄화층(1040)을 배치함으로써, 실딩 패턴(SP)과 데이터 라인(DL) 사이의 로드를 저감할 수 있도록 한다.
또한, 터치 라인(TL) 상에 일정한 두께를 갖는 제2 평탄화층(1070)을 배치하고 터치 전극(TE)을 배치함으로써, 터치 라인(TL)과 터치 전극(TE) 간의 로드도 저감할 수 있도록 한다.
도 5b는 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분의 단면 구조의 예시를 나타낸 것이다.
도 5b를 참조하면, 기판(1010)부터 터치 라인(TL)까지는 도 5a에 도시된 구조와 동일한 구조를 갖는다.
터치 라인(TL) 상에 제3 보호층(1060)과 제2 평탄화층(1070)이 배치된다. 그리고, 제2 평탄화층(1070)에 형성된 제2 컨택홀(CH2)을 통해 픽셀 전극(PXL)과 연결 패턴(CP)이 연결되고, 제4 컨택홀(CH4)을 통해 터치 전극(TE)과 실딩 패턴(SP)이 연결된다.
여기서, 터치 전극(TE)과 터치 라인(TL) 사이에 일정한 두께를 갖는 제2 평탄화층(1070)이 배치되므로, 터치 전극(TE)과 터치 라인(TL) 사이에 형성되는 로드를 저감시켜줄 수 있다.
따라서, 본 발명의 실시예들에 의하면, 일정한 두께를 갖는 제1 평탄화층(1040)과 제2 평탄화층(1070)을 배치하는 구조를 통해, 중첩되는 신호 라인, 전극 간의 로드를 저감할 수 있도록 한다.
그리고, 터치 라인(TL)과 데이터 라인(DL) 사이에는 터치 전극(TE)과 연결된 실딩 패턴(SP)을 배치함으로써, 데이터 라인(DL)과 형성되는 캐패시턴스에 의해 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있도록 한다.
이러한 실딩 패턴(SP)의 배치 구조는, 픽셀 전극(PXL)이 터치 전극(TE) 상에 위치하는 구조에도 적용될 수 있다.
도 6a와 도 6b는 각각 도 4에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시를 나타낸 것으로서, 픽셀 전극(PXL)이 터치 전극(TE)인 공통 전극(COM) 상에 배치되는 구조의 예시를 나타낸 것이다.
도 6a를 참조하면, 기판(1010)부터 터치 라인(TL)까지의 구조는 도 5a에 도시된 구조와 동일하므로 관련 설명을 생략한다.
터치 라인(TL) 상에 제3 보호층(1060)과 제2 평탄화층(1070)이 배치되고, 제2 평탄화층(1070) 상에 터치 전극(TE)인 공통 전극(COM)을 배치한다.
이러한 터치 전극(TE)은, 제2 평탄화층(1070)에 형성된 제3 컨택홀(CH3)을 통해 터치 라인(TL)과 연결되고, 제4 컨택홀(CH4)을 통해 실딩 패턴(SP)과 연결될 수 있다.
그리고, 터치 전극(TE)인 공통 전극(COM) 상에 전극 절연층(1080)을 사이에 두고 픽셀 전극(PXL)이 배치될 수 있다.
도 6b를 참조하면, 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분에서, 터치 라인(TL) 상에 위치하는 제2 평탄화층(1070)에 형성된 제4 컨택홀(CH4)을 통해 터치 전극(TE)과 실딩 패턴(SP)이 연결된다.
이와 같이, 터치 전극(TE)인 공통 전극(COM)과 픽셀 전극(PXL)의 상대적인 위치에 관계 없이, 터치 라인(TL)과 데이터 라인(DL) 사이의 캐패시턴스가 터치 센싱 신호에 미치는 영향을 방지할 수 있는 실딩 패턴(SP)이 배치된 구조를 구현할 수 있다.
도 7은 제1 실시예에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분에 실딩 패턴(SP)이 배치된 구조를 개략적으로 나타낸 것이다.
도 7을 참조하면, 터치 라인(TL)이 데이터 라인(DL)과 중첩되도록 배치되고, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 패턴(SP)이 배치된다.
여기서, 설명의 편의를 위해, 데이터 라인(DL)이 가장 넓은 면적을 갖는 예시를 나타내고 있으나, 터치 라인(TL) 또는 실딩 패턴(SP)의 면적이 더 넓을 수도 있다.
즉, 실딩 패턴(SP)은, 터치 라인(TL)과 데이터 라인(DL)의 직접적인 캐패시턴스 형성을 방지할 수 있도록 적어도 일부분이 터치 라인(TL)이 데이터 라인(DL)과 중첩되는 부분과 중첩되는 다양한 구조로 배치될 수 있다.
터치 라인(TL)은 제3 컨택홀(CH3)을 통해 터치 전극(TE)과 연결되고, 실딩 패턴(SP)은 제4 컨택홀(CH4)을 통해 터치 전극(TE)과 연결될 수 있다. 실딩 패턴(SP)이 터치 전극(TE)과 연결됨에 따라 데이터 라인(DL)에 의한 캐패시턴스가 터치 라인(TL)에 간접적인 영향을 주는 것도 방지할 수 있다.
여기서, 실딩 패턴(SP)이 터치 전극(TE)과 제4 컨택홀(CH4)을 통해 연결되므로, 추가되는 컨택홀에 의해 터치 디스플레이 패널(110)의 투과율이 감소할 수 있다.
본 발명의 실시예들은, 이러한 투과율 감소 없이 터치 라인(TL)과 데이터 라인(DL) 사이의 캐패시턴스 형성에 의한 터치 센싱 신호의 노이즈를 방지할 수 있는 구조 및 구동 방식을 제공한다.
도 8a와 도 8b는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 데이터 라인(DL) 사이의 캐패시턴스 형성을 방지하는 구조의 제2 실시예를 나타낸 것이다.
도 8a를 참조하면, 터치 디스플레이 패널(110)에는 다수의 터치 전극(TE)과 다수의 터치 라인(TL)이 배치된다. 그리고, 각각의 터치 라인(TL)은 일부 터치 전극(TE)과 중첩되고 중첩된 터치 전극(TE) 중 하나의 터치 전극(TE)과 하나 이상의 컨택홀을 통해 연결된다.
터치 라인(TL)과 중첩되도록 데이터 라인(DL)이 배치될 수 있으며, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 라인(SL)이 배치될 수 있다. 이러한 실딩 라인(SL)에 의해 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있다.
이러한 실딩 라인(SL)은, 일부 터치 전극(TE)과 중첩되도록 배치될 수 있으며, 터치 전극(TE)과 절연된 상태로 배치된다.
즉, 터치 디스플레이 패널(110)에는, 터치 전극(TE)과 중첩되는 터치 라인(TL)과 실딩 라인(SL)이 배치되며, 터치 라인(TL)은 터치 전극(TE)과 전기적으로 연결되고 실딩 라인(SL)은 터치 전극(TE)과 절연되도록 배치된다.
그리고, 실딩 라인(SL)은, 터치 라인(TL)으로 터치 구동 신호가 인가되는 기간 중 적어도 일부 기간 동안 터치 구동 신호와 동일한 위상 및 전압 레벨 차이를 갖는 실딩 신호가 인가된다.
따라서, 실딩 라인(SL)은 터치 라인(TL)과 캐패시턴스를 형성하지 않게 되며, 데이터 라인(DL)과 실딩 라인(SL) 사이에 형성되는 캐패시턴스가 실딩 라인(SL)을 통해 터치 라인(TL)에 영향을 주지 않도록 할 수 있다. 즉, 데이터 라인(DL)에 의해 형성되는 캐패시턴스가 터치 라인(TL)에 직접 또는 간접적으로 영향을 주는 것을 실딩 라인(SL)을 통해 차단할 수 있도록 한다.
이러한 실딩 라인(SL)은, 터치 라인(TL)으로 터치 구동 신호를 출력하는 터치 구동 회로(120)로부터 실딩 신호를 인가받을 수 있다.
이때, 실딩 라인(SL)은, 터치 디스플레이 패널(110)의 논-액티브 영역(N/A)에서 다른 실딩 라인(SL)과 서로 연결된 구조일 수 있다. 따라서, 터치 디스플레이 패널(110)에 배치된 다수의 실딩 라인(SL)이 서로 전기적으로 연결된 상태이므로, 도 8a에 도시된 예시와 같이, 터치 구동 회로(120)와 실딩 라인(SL)을 연결하는 링크 라인(801)의 수를 최소화하며 실딩 라인(SL)으로 실딩 신호가 인가되도록 할 수 있다.
또는, 실딩 라인(SL)은, 도 8b에 도시된 예시와 같이, 터치 디스플레이 패널(110)의 논-액티브 영역(N/A)에 배치된 패드부(111)의 하나 이상의 패드와 링크 라인(802)를 통해 연결된 구조일 수도 있다.
따라서, 실딩 라인(SL)은, 패드부(111)의 패드를 통해 실딩 신호를 인가받을 수도 있다. 이러한 실딩 신호는, 터치 컨트롤러(130)의 제어에 의해 터치 전원 회로(140)로부터 출력되는 신호일 수 있다.
즉, 제2 실시예에 따른 터치 디스플레이 장치(100)는, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치된 실딩 라인(SL)이 터치 구동 신호와 동일한 위상 및 전압 레벨 차이를 갖는 실딩 신호를 인가받음으로써, 데이터 라인(DL)이 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 영향을 주는 것을 방지한다. 그리고, 이러한 실딩 신호는 링크 라인(801, 802)의 설계에 따라 다양한 방식으로 공급될 수 있다.
도 9a와 도 9b는 각각 도 8a, 도 8b에 도시된 A-A' 부분의 단면 구조와 B-B' 부분의 단면 구조의 예시를 나타낸 것으로서, 터치 전극(TE)인 공통 전극(COM)이 픽셀 전극(PXL) 상에 배치되는 구조의 예시를 나타낸 것이다.
도 9a를 참조하면, 제2 실시예에 따른 터치 디스플레이 장치(100)는, 기판(1010) 상에 게이트 전극(G)이 배치되고, 게이트 전극(G) 상에 게이트 절연층(1020)이 배치된다.
게이트 절연층(1020) 상에 활성층(A)과 소스/드레인 전극(S/D)이 배치된다. 여기서, 소스/드레인 전극(S/D) 중 하나는 데이터 라인(DL)과 연결되거나 데이터 라인(DL)과 일체로 형성된 전극일 수 있다.
소스/드레인 전극(S/D) 상에 제1 보호층(1030), 제1 평탄화층(1040)이 배치된다.
제1 평탄화층(1040) 상에 실딩 라인(SL)이 배치되고, 실딩 라인(SL) 상에 제2 보호층(1050)이 배치된다. 그리고, 제2 보호층(1050) 상에 터치 라인(TL), 제3 보호층(1060) 및 제2 평탄화층(1070)이 배치된다.
제2 평탄화층(1070) 상에 픽셀 전극(PXL)이 배치되고, 픽셀 전극(PXL) 상에 전극 절연층(1080)을 사이에 두고 터치 전극(TE)인 공통 전극(COM)이 배치될 수 있다.
여기서, 제1 평탄화층(1040)에 형성된 제1 컨택홀(CH1)에 연결 패턴(CP)이 배치된다. 그리고, 픽셀 전극(PXL)은 제2 평탄화층(1070)에 형성된 제2 컨택홀(CH2)을 통해 연결 패턴(CP)과 연결되고, 연결 패턴(CP)에 의해 픽셀 전극(PXL)과 소스/드레인 전극(S/D)이 전기적으로 연결될 수 있다.
제2 평탄화층(1070)에 형성된 제3 컨택홀(CH3)을 통해 터치 전극(TE)과 터치 라인(TL)이 연결된다.
터치 라인(TL)과 데이터 라인(DL) 사이에는 실딩 라인(SL)이 배치되므로, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되지 않도록 한다. 또한, 실딩 라인(SL)으로 터치 구동 신호와 동일한 위상 및 전압 레벨 차이를 갖는 실딩 신호가 인가되므로, 데이터 라인(DL)과 실딩 라인(SL) 사이의 캐패시턴스가 실딩 라인(SL)을 통해 터치 라인(TL)으로 간접적인 영향을 주는 것을 방지한다.
이와 같이, 실딩 신호가 인가되는 실딩 라인(SL)을 배치함으로써, 실딩 라인(SL)과 터치 전극(TE)을 연결하지 않고도 데이터 라인(DL)에 의한 영향이 터치 라인(TL)에 미치지 않도록 할 수 있다.
따라서, 실딩 라인(SL)과 터치 전극(TE)의 연결을 위한 영역을 확보하지 않아도 되도록 함으로써, 추가적인 컨택홀의 형성에 의해 터치 디스플레이 패널(110)의 투과율이 감소하는 것을 방지할 수 있도록 한다.
도 9b는 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분의 단면을 나타낸 것이다.
도 9b를 참조하면, 기판(1010)부터 터치 라인(TL)까지의 구조는 도 9a에 도시된 구조와 동일하다.
터치 라인(TL) 상에 제3 보호층(1060), 제2 평탄화층(1070)이 배치된다. 그리고, 제2 평탄화층(1070) 상에 픽셀 전극(PXL)이 배치되고 픽셀 전극(PXL) 상에 전극 절연층(1080)을 사이에 두고 터치 전극(TE)인 공통 전극(COM)이 배치된다.
이러한 제2 평탄화층(1070)에 의해 터치 라인(TL)과 터치 전극(TE)이 연결되지 않는 부분에서 터치 라인(TL)과 터치 전극(TE) 사이의 로드를 저감할 수 있도록 한다.
도 10a와 도 10b는 각각 도 8a, 도 8b에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시를 나타낸 것으로서, 픽셀 전극(PXL)이 터치 전극(TE)인 공통 전극(COM) 상에 배치된 구조의 예시를 나타낸 것이다.
도 10a를 참조하면, 기판(1010)부터 터치 라인(TL)까지의 구조는 도 9a에 도시된 구조와 동일하며, 터치 라인(TL) 상에 제3 보호층(1060), 제2 평탄화층(1070)이 배치된다. 그리고, 제2 평탄화층(1070) 상에 터치 전극(TE)인 공통 전극(COM)이 배치되고, 공통 전극(COM) 상에 전극 절연층(1080)을 사이에 두고 픽셀 전극(PXL)이 배치된다.
제2 평탄화층(1070)에 형성된 제2 컨택홀(CH2)을 통해 픽셀 전극(PXL)과 연결 패턴(CP)이 연결되고, 제3 컨택홀(CH3)을 통해 터치 전극(TE)과 터치 라인(TL)이 연결된다.
그리고, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되는 실딩 라인(SL)은 외부로부터 실딩 신호를 인가받으므로, 터치 전극(TE)과 연결되지 않는 구조로 배치된다.
도 10b를 참조하면, 도 10a에 도시된 구조와 비교할 때, 터치 전극(TE)과 터치 라인(TL)이 연결되는 제3 컨택홀(CH3)을 제외하고, 도 10a에 도시된 구조와 동일하다.
마찬가지로, 실딩 라인(SL)이 터치 전극(TE)과 연결될 필요가 없으므로 추가적인 컨택홀에 의한 투과율 감소를 방지하고, 일정한 두께를 갖는 제2 평탄화층(1070)에 의해 터치 전극(TE)과 터치 라인(TL) 사이의 로드를 저감시켜줄 수 있다.
이와 같은 구조에서도, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되고 터치 구동 신호와 동일한 실딩 신호가 인가되는 실딩 라인(SL)에 의해 데이터 라인(DL)에 의해 형성되는 캐패시턴스가 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 영향을 주는 것을 방지할 수 있다.
또한, 터치 전극(TE)과 실딩 라인(SL)의 연결 구조에 따른 투과율 감소 없이 터치 센싱 신호의 노이즈를 제거할 수 있는 구조를 제공할 수 있도록 한다.
도 11은 제2 실시예에 따른 터치 디스플레이 장치(100)에서 터치 라인(TL)과 터치 전극(TE)이 연결되는 부분에 실딩 라인(SL)이 배치된 구조를 개략적으로 나타낸 것이다.
도 11을 참조하면, 터치 라인(TL)과 데이터 라인(DL)이 중첩되도록 배치되고, 터치 라인(TL)과 데이터 라인(DL) 사이에 실딩 라인(SL)이 배치된다.
이러한 실딩 라인(SL)은, 터치 라인(TL)이 데이터 라인(DL)과 중첩되는 부분과 중첩되도록 배치될 수 있다.
터치 라인(TL)은, 제3 컨택홀(CH3)을 통해 터치 전극(TE)과 연결된다.
그리고, 실딩 라인(SL)은, 외부로부터 실딩 신호를 공급받음으로써, 데이터 라인(DL)의 캐패시턴스에 의한 영향을 차단할 수 있으므로, 터치 전극(TE)과 연결되지 아니한다.
따라서, 터치 전극(TE)과 실딩 라인(SL)의 연결을 위한 컨택홀과 같은 구조가 추가될 필요가 없으므로, 투과율 감소 없이 데이터 라인(DL)에 의한 캐패시턴스가 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 영향을 미치지 않도록 할 수 있다.
이러한 실딩 라인(SL)으로 실딩 신호를 출력하는 회로는, 터치 구동 회로(120)일 수도 있고, 터치 구동 회로(120)와 별도로 배치되는 회로일 수도 있다. 또한, 데이터 구동 회로와 터치 구동 회로(120)가 일체로 형성된 회로일 수도 있다.
도 12는 본 발명의 실시예들에 따른 터치 디스플레이 장치(100)에서 터치 디스플레이 패널(110)에 배치된 데이터 라인(DL)과 터치 라인(TL) 및 실딩 라인(SL)을 구동하는 구동 회로(1200)의 개략적인 구성의 예시를 나타낸 것이다.
도 12를 참조하면, 본 발명의 실시예들에 따른 구동 회로(1200)는, 데이터 전압 출력부(1210), 구동 신호 출력부(1220) 및 센싱 신호 수신부(1230)를 포함할 수 있다.
데이터 전압 출력부(1210)는, 디스플레이 구동 기간에 터치 디스플레이 패널(110)에 배치된 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력한다.
구동 신호 출력부(1220)는, 터치 센싱 기간에 터치 디스플레이 패널(110)에 배치된 터치 라인(TL)으로 제1 구동 신호(DS1)를 출력하고, 실딩 라인(SL)으로 제2 구동 신호(DS2)를 출력한다. 여기서, 제1 구동 신호(DS1)와 제2 구동 신호(DS2)는 서로 동일한 위상과 전압 레벨 차이를 갖는 신호일 수 있다.
즉, 구동 신호 출력부(1220)는, 터치 센싱 기간에 터치 전극(TE)과 전기적으로 연결된 터치 라인(TL)과, 터치 라인(TL)과 데이터 라인(DL) 사이에 배치되고 터치 전극(TE)과 절연된 실딩 라인(SL)으로 동일한 신호를 출력할 수 있다.
터치 라인(TL)과 데이터 라인(DL) 사이에 배치된 실딩 라인(SL)으로 터치 라인(TL)으로 인가되는 신호와 동일한 신호가 인가되므로, 데이터 라인(DL)에 의해 형성되는 캐패시턴스로 인한 영향이 실딩 라인(SL)에 의해 차단될 수 있도록 한다.
센싱 신호 수신부(1230)는, 터치 센싱 기간에 터치 전극(TE)으로부터 터치 센싱 신호를 수신하여, 터치 센싱에 이용할 수 있도록 한다.
이와 같이, 터치 라인(TL)과 데이터 라인(DL) 사이에 터치 구동 신호와 동일한 실딩 신호가 인가되는 실딩 라인(SL)의 배치를 통해 터치 센싱 신호의 노이즈 발생을 방지할 수 있으며, 이러한 실딩 라인(SL)을 구동하는 회로는 다양하게 구현이 가능하다.
본 발명의 실시예들에 의하면, 터치 라인(TL)이 데이터 라인(DL)과 중첩되는 부분과 중첩되도록 실딩 패턴(SP)이나 실딩 라인(SL)을 배치함으로써, 터치 라인(TL)과 데이터 라인(DL) 사이에 직접적인 캐패시턴스가 형성되는 것을 방지할 수 있도록 한다.
따라서, 데이터 라인(DL)에 의해 형성되는 캐패시턴스에 의해 터치 라인(TL)을 통해 검출되는 터치 센싱 신호에 노이즈가 발생하는 것을 방지할 수 있도록 한다.
또한, 실딩 패턴(SP)이 터치 전극(TE)과 연결되는 구조나 실딩 라인(SL)으로 터치 구동 신호와 동일한 실딩 신호가 인가되는 구동을 통해, 데이터 라인(DL)과 실딩 패턴(SP) 또는 실딩 라인(SL) 사이에 형성되는 캐패시턴스에 의해 터치 라인(TL)이 간접적인 영향을 받는 것을 방지할 수 있도록 한다.
이를 통해, 디스플레이와 터치 센싱 기능을 모두 제공하는 터치 디스플레이 장치(100)에서 터치 센싱 신호의 노이즈를 감소시키며, 터치 센싱의 성능을 개선할 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 터치 디스플레이 장치 110: 터치 디스플레이 패널
111: 패드부 120: 터치 구동 회로
130: 터치 컨트롤러 140: 터치 전원 회로
801, 802: 링크 라인 1010: 기판
1020: 게이트 절연층 1030: 제1 보호층
1040: 제1 평탄화층 1050: 제2 보호층
1060: 제3 보호층 1070: 제2 평탄화층
1080: 전극 절연층 1200: 구동 회로
1210: 데이터 전압 출력부 1220: 구동 신호 출력부
1230: 센싱 신호 수신부

Claims (20)

  1. 터치 디스플레이 패널에 내장되고, 서로 분리된 다수의 터치 전극들;
    상기 다수의 터치 전극들 중 일부 터치 전극들과 중첩되고, 중첩된 터치 전극들 중 하나의 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 라인;
    적어도 일부분이 상기 터치 라인과 중첩된 데이터 라인; 및
    상기 터치 라인과 상기 데이터 라인 사이에 배치된 실딩 라인;을 포함하며,
    상기 실딩 라인은 상기 다수의 터치 전극들 중 하나의 터치 전극과 중첩되고, 중첩된 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 실딩 라인은,
    상기 터치 라인이 상기 데이터 라인과 중첩되는 부분과 적어도 일부분이 중첩되도록 배치된 터치 디스플레이 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 데이터 라인과 상기 실딩 라인 사이에 배치된 제1 평탄화층; 및
    상기 터치 라인 상에 배치된 제2 평탄화층을 더 포함하고,
    상기 터치 라인은,
    상기 제2 평탄화층에 형성된 하나 이상의 컨택홀을 통해 상기 터치 전극과 연결된 터치 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 평탄화층에 형성된 컨택홀에 배치된 연결 패턴; 및
    상기 제2 평탄화층 상에 배치되고, 상기 제2 평탄화층 상에 형성된 컨택홀을 통해 상기 연결 패턴과 연결된 픽셀 전극을 더 포함하는 터치 디스플레이 장치.
  9. 제1 터치 전극;
    제2 터치 전극;
    상기 제1 터치 전극 및 상기 제2 터치 전극과 중첩되고, 상기 제1 터치 전극과 하나 이상의 컨택홀을 통해 연결되며, 상기 제2 터치 전극과 절연된 터치 라인;
    적어도 일부분이 상기 터치 라인과 중첩된 데이터 라인; 및
    상기 터치 라인과 상기 데이터 라인 사이에 배치되고, 하나 이상의 컨택홀을 통해 상기 제1 터치 전극 또는 상기 제2 터치 전극과 연결된 둘 이상의 실딩 패턴
    을 포함하는 터치 디스플레이 장치.
  10. 제9항에 있어서,
    상기 둘 이상의 실딩 패턴은,
    상기 제1 터치 전극과 중첩되고 하나 이상의 컨택홀을 통해 상기 제1 터치 전극과 연결된 제1 실딩 패턴; 및
    상기 제2 터치 전극과 중첩되고 하나 이상의 컨택홀을 통해 상기 제2 터치 전극과 연결된 제2 실딩 패턴을 포함하는 터치 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1 실딩 패턴과 상기 제2 실딩 패턴은 서로 절연된 터치 디스플레이 장치.
  12. 제9항에 있어서,
    상기 둘 이상의 실딩 패턴은,
    상기 터치 라인이 상기 데이터 라인과 중첩되는 부분과 적어도 일부분이 중첩되도록 배치된 터치 디스플레이 장치.
  13. 제9항에 있어서,
    상기 데이터 라인과 상기 실딩 패턴 사이에 배치된 제1 평탄화층; 및
    상기 터치 라인 상에 배치된 제2 평탄화층을 더 포함하고,
    상기 터치 라인은,
    상기 제2 평탄화층에 형성된 하나 이상의 컨택홀을 통해 상기 제1 터치 전극과 연결된 터치 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1 평탄화층에 형성된 컨택홀에 배치된 연결 패턴; 및
    상기 제2 평탄화층 상에 배치되고, 상기 제2 평탄화층에 형성된 컨택홀을 통해 상기 연결 패턴과 연결된 픽셀 전극을 더 포함하는 터치 디스플레이 장치.
  15. 다수의 터치 전극들;
    상기 다수의 전극들 중 일부 터치 전극들과 중첩되고, 중첩된 터치 전극들 중 하나의 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 라인;
    적어도 일부분이 상기 터치 라인과 중첩된 데이터 라인; 및
    상기 터치 라인과 상기 데이터 라인 사이에 배치되는 실딩부;를 포함하며,
    상기 실딩부는, 상기 다수의 터치 전극들 중 하나의 터치 전극과 중첩되고, 중첩된 터치 전극과 하나 이상의 컨택홀을 통해 연결된 터치 디스플레이 패널.
  16. 삭제
  17. 삭제
  18. 터치 디스플레이 패널에 배치된 데이터 라인으로 데이터 전압을 출력하는 데이터 전압 출력부;
    상기 터치 디스플레이 패널에 배치되고 적어도 일부분이 실딩부를 사이에 두고 상기 데이터 라인과 중첩되며 적어도 하나 이상의 컨택홀을 통해서 상기 실딩부에 연결된 터치 전극과 연결된 터치 라인으로 제1 구동 신호를 출력하는 구동 신호 출력부; 및
    상기 터치 라인을 통해 센싱 신호를 수신하는 센싱 신호 수신부;
    를 포함하는 구동 회로.
  19. 삭제
  20. 삭제
KR1020170183091A 2017-12-28 2017-12-28 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치 KR102469197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170183091A KR102469197B1 (ko) 2017-12-28 2017-12-28 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170183091A KR102469197B1 (ko) 2017-12-28 2017-12-28 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190080563A KR20190080563A (ko) 2019-07-08
KR102469197B1 true KR102469197B1 (ko) 2022-11-21

Family

ID=67256690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183091A KR102469197B1 (ko) 2017-12-28 2017-12-28 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102469197B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637829B1 (ko) * 2019-10-28 2024-02-19 엘지디스플레이 주식회사 터치 디스플레이 장치
CN111258457B (zh) 2020-01-21 2021-10-19 京东方科技集团股份有限公司 一种触控显示装置
CN111290658B (zh) * 2020-01-21 2022-04-22 京东方科技集团股份有限公司 阵列基板及其制备方法和触控显示面板
CN112684932B (zh) * 2020-12-29 2023-11-21 厦门天马微电子有限公司 显示面板及显示装置
CN112768495B (zh) * 2021-01-06 2024-03-05 京东方科技集团股份有限公司 显示基板、显示装置
JP2023055127A (ja) * 2021-10-05 2023-04-17 株式会社ジャパンディスプレイ 検出装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160188949A1 (en) * 2014-12-26 2016-06-30 Elan Microelectronics Corporation Fingerprint sensing device and fingerprint sensing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464172B1 (ko) * 2012-09-27 2014-11-21 엘지디스플레이 주식회사 터치 스크린 일체형 디스플레이 장치
KR102189313B1 (ko) * 2013-11-28 2020-12-10 삼성디스플레이 주식회사 표시 장치
KR101642257B1 (ko) * 2014-06-30 2016-07-26 엘지디스플레이 주식회사 터치스크린 일체형 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160188949A1 (en) * 2014-12-26 2016-06-30 Elan Microelectronics Corporation Fingerprint sensing device and fingerprint sensing method thereof

Also Published As

Publication number Publication date
KR20190080563A (ko) 2019-07-08

Similar Documents

Publication Publication Date Title
KR102469197B1 (ko) 구동 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치
US11086444B2 (en) Integrated touch and display architectures for self-capacitive touch sensors
CN109471553B (zh) 触摸显示面板和触摸显示装置
KR102553525B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
JP6695385B2 (ja) タッチ表示装置及びタッチパネル
EP2756372B1 (en) Common electrode connections in integrated touch screens
KR101641804B1 (ko) 정전 용량 인셀 터치 패널 및 디스플레이 장치
US10372251B2 (en) Display device
KR20160025155A (ko) 인셀 터치 방식 액정표시장치
KR20140078922A (ko) 압력 센서부를 이용한 플렉서블 표시장치의 사용자 입력 제어 방법
US10386962B1 (en) Reducing touch node electrode coupling
AU2015218480A1 (en) Touch pixel design for reducing visual artifacts
WO2013085603A1 (en) Common electrode connections in integrated touch screens
KR101733888B1 (ko) 표시 장치
GB2570801A (en) Display device
KR102151057B1 (ko) 터치스크린 일체형 표시장치 및 그 제조 방법
JP2018181151A (ja) 表示装置
KR20120094984A (ko) 접촉 감지 패널
KR102553540B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
KR102202799B1 (ko) 터치 스크린 일체형 표시장치
JP6934079B2 (ja) 表示装置
KR20210056850A (ko) 햅틱 시스템, 햅틱 구동 방법 및 디스플레이 장치
JP2019021289A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant