KR20190025406A

KR20190025406A - 공정편차 보상기능을 갖는 기준 전류 생성회로

Info

Publication number: KR20190025406A
Application number: KR1020170112016A
Authority: KR
Inventors: 조병학; 김정훈; 최규진; 하종옥
Original assignee: 삼성전기주식회사
Priority date: 2017-09-01
Filing date: 2017-09-01
Publication date: 2019-03-11
Also published as: CN109426297B; US10429876B2; KR20220104132A; CN109426297A; KR102444300B1; US20190072993A1

Abstract

본 발명의 일 실시 예에 따른 기준 전류 생성회로는, 내부 저항을 이용하여 기준 전류를 생성하는 전류원 회로; 및 제1 보상 저항 및 제2 보상 저항을 포함하여, 상기 기준 전류를 제1 출력 전류로 변환하고, 상기 전류원 회로의 공정 편차를 보상하는 제1 보상 회로를 포함하는 보상 회로; 를 포함할 수 있다.

Description

공정편차 보상기능을 갖는 기준 전류 생성회로{CURRENT REFERENCE GENERATING CIRCUIT WITH PROCESS VARIATION COMPENSATION FUNCTION}

본 발명은 공정편차 보상기능을 갖는 기준 전류 생성회로에 관한 것이다.

일반적으로, 아날로그, RF(Radio Frequency) 회로에서는 회로의 안정적인 동작을 위해 기준 전압(Voltage Reference)과 기준 전류(Current Reference)를 광범위 하게 사용한다. 이러한 기준 전압과 기준 전류는 전원 전압, 온도, 그리고 공정 편차에 의해 영향을 받는다.

특히 CMOS 계열의 전류원 회로는 기준 전류를 적당히 미러링 하여 기준 전류원(Current reference source)을 포함한다. 이때, 밴드갭 레퍼런스(BGR: Bandgap Reference)를 이용하면 온도와 전원 전압에 대해 매우 안정적인 기준 전압 및 기준 전류를 생성할 수 있다.

통상, 기준 전류를 생성하는 회로는, PVT (P: Process, V: Voltage, T: Temperature) 편차를 고려하여 설계될 수 있으며, 예를 들면, 절대 온도 비례(PTAT, Proportional to absolute temperature) 특성을 갖는 전류원 및 온도변화에 무관한 특성을 갖는 전류원 등이 있다.

일반적으로 PVT 항목 중 V(전원전압) 및 P(공정편차)에 대해서는 최대한 변화량이 적은 전류원이 이상적이다. T(온도)에 대해서는, 기준 전류를 공급받는 아날로그나 RF 회로가 필요로 하는 특성에 따라 PTAT 전류원 또는 온도특성에 무관한 전류원이 사용될 수 있다.

한편, 온도 특성을 만족하도록 기준 전류원을 생성하는 밴드갭 레퍼런스가 이용될 수 있고, 전원 전압의 변동에 대해 보다 안정된 전원전압을 제공하는 LDO(Low Drop Out Regulator)가 이용될 수 있다. 그러나, 변화량이 적은 전류원을 사용하는 경우에도, 전류원이 공정편차의 원인이 되는 저항을 포함하는 경우에는, 공정편차 (Process Variation)에 의한 산포를 줄이는데 한계가 있다는 문제점이 있고, 이에 따라 수율이 저하되는 문제점이 있다.

미국 공개특허 제2010-0259315호 공보

본 발명의 일 실시 예는, 전류원회로의 공정편차를 보상할 수 있는 기준 전류 생성회로를 제공한다.

본 발명의 일 실시 예에 의해, 내부 저항을 이용하여 기준 전류를 생성하는 전류원 회로; 및 제1 보상 저항 및 제2 보상 저항을 포함하여, 상기 기준 전류를 제1 출력 전류로 변환하고, 상기 전류원 회로의 공정 편차를 보상하는 제1 보상 회로를 포함하는 보상 회로; 를 포함하는 기준 전류 생성회로가 제안된다.

또한, 본 발명의 다른 일 실시 예에 의해, 내부 저항을 이용하여 기준 전류를 생성하는 전류원 회로; 및 상기 전류원 회로와 출력단 사이에 직렬로 접속된 제1 내지 제n 보상 회로를 포함하고, 상기 제1 보상 회로는 제1 보상 저항 및 제2 보상 저항을 포함하여, 입력되는 상기 기준 전류를 제1 출력 전류로 변환하고, 상기 제n 보상 회로는 제1 보상 저항 및 제2 보상 저항을 포함하여, 입력되는 전류를 제n 출력 전류로 변환하며, 상기 제1 내지 제n 보상 회로에 의해, 상기 전류원 회로의 공정 편차를 보상하는 보상 회로; 를 포함하는 기준 전류 생성회로가 제안된다.

본 발명의 일 실시 예에 의하면, 출력 전류가 내부 저항 뿐만 아니라, 제1 보상 저항 및 제2 보상 저항에 의해서 결정될 경우에는 출력 전류는 제1 보상 저항 및 제2 보상 저항에 의해 내부 저항의 공정편차에 의한 영향을 덜 받게 되는 효과가 있다.

이이에 따라, 전류원회로에서, 공정편차에 둔감하도록 할 수 있고, 보다 정확한 동작을 수행할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 기준 전류 생성회로의 일 예를 보이는 블럭도이다.
도 2는 본 발명의 일 실시 예에 따른 기준 전류 생성회로의 일 예를 보이는 블록도이다.
도 3은 도 1의 기준 전류 생성회로의 일 예를 보이는 상세 블록도이다.
도 4는 도 1의 기준 전류 생성회로의 다른 일 예를 보이는 상세 블록도이다.
도 5는 도 2의 기준 전류 생성회로의 일 예를 보이는 상세 블록도이다.
도 6은 도 2의 기준 전류 생성회로의 다른 일 예를 보이는 상세 블록도이다.
도 7은 본 발명의 일 실시 에에 따른 제1 보상 저항 및 제2 보상 저항의 도핑농도-면저항 특성을 보이는 그래프이다.
도 8은 도 3의 기준 전류 생성회로에 대한 공정편차 시뮬레이션 결과를 보이는 그래프이다.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 기준 전류 생성회로의 일 예를 보이는 블록도이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 기준 전류 생성회로는, 전류원 회로(100) 및 보상 회로(200)를 포함할 수 있다.

상기 전류원 회로(100)는, 내부 저항(RS)을 이용하여 기준 전류(ISo)를 생성할 수 있다. 일 예로, 상기 전류원 회로(100)는, 밴드갭 레퍼런스(Bandgap reference)와 같은 기준전압(Vref)과 내부 저항(RS)을 이용하여 기준 전류(ISo)(ISo = Vref/RS)를 생성할 수 있다.

여기서, 상기 전류원 회로(100)는 기준 전류(ISo)를 생성하기 위해 내부 저항(RS)을 이용할 수 있는데, 상기 내부 저항(RS)은 공정 편차를 포함할 수 있어서, 이러한 공정 편차 등의 편차에 의해 동작의 불안정성이 초래될 수 있기 때문에, 상기 내부 저항(RS)에 의한 공정 편차는 보상될 필요성이 있다.

상기 보상 회로(200)는 제1 보상 회로(200_1)를 포함할 수 있고, 상기 제1 보상 회로(200_1)는 제1 보상 저항(R11) 및 제2 보상 저항(R12)을 포함하여, 상기 전류원 회로(100)로부터의 기준 전류(ISo)를 제1 출력 전류(I1o)로 변환하여, 출력단(OUT)을 통해 출력할 수 있으며, 이러한 동작을 통해서 상기 전류원 회로(100)의 공정 편차를 보상할 수 있다.

일 예로, 상기 제1 보상 회로(200_1)는 제1 보상 저항(R11) 및 제2 보상 저항(R12)의 저항값 비율(R11/R12)을 이용하여 상기 기준 전류(ISo)를 제1 출력 전류(I1o)로 변환하여, 상기 전류원 회로(100)의 공정 편차를 보상할 수 있다.

예를 들어, 상기 저항값 비율(R11/R12)이 1이 되지 않도록, 상기 제1 보상 저항(R11)은 상기 제2 보상 저항(R12)과 다른 저항값을 가질 수 있고, 일 예로, 상기 제1 보상 저항(R11)은 공정편차에 의해 상기 제2 보상 저항(R12)과 다른 저항값을 가질 수 있다.

도 2는 본 발명의 일 실시 예에 따른 기준 전류 생성회로의 일 예를 보이는 블록도이다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 기준 전류 생성회로는, 전류원 회로(100) 및 보상 회로(200)를 포함한다.

상기 보상 회로(200)는, 상기 전류원 회로(100)와 출력단(OUT) 사이에 직렬로 접속된 제1 내지 제n 보상 회로(200_1~200_n)를 포함할 수 있다.

상기 제1 보상 회로(200_1)는 제1 보상 저항(R11) 및 제2 보상 저항(R12)을 포함하여, 입력되는 상기 기준 전류(ISo)를 제1 출력 전류(I1o)로 변환할 수 있다. 상기 제n 보상 회로(200_n)는 제1 보상 저항(Rn1) 및 제2 보상 저항(Rn2)을 포함하여, 입력되는 전류(I(n-1)o)를 제n 출력 전류(Ino)로 변환할 수 있다. 여기서, 상기 전류(I(n-1)o)는 제n 보상 회로(200_n)의 입력단에 접속된 제n-1 보상 회로(200_n-1)(미도시)에서 출력되는 전류가 될 수 있다.

전술한 바와 같은 동작을 통해서, 상기 제1 보상 회로(200_1) 및 상기 제n 보상 회로(200_n)는 상기 전류원 회로(100)의 공정 편차를 보상할 수 있다.

일 예로, 상기 제1 보상 회로(200_1)는 제1 보상 저항(R11) 및 제2 보상 저항(R12)의 저항값 비율(R11/R12)을 이용하여 상기 기준 전류(ISo)를 제1 출력 전류(I1o)로 변환할 수 있다.

일 예로, 상기 제n 보상 회로(200_n)는 제1 보상 저항(Rn1) 및 제2 보상 저항(Rn2)의 저항값 비율(Rn1/Rn2)을 이용하여 입력되는 기준 전류(I(n-1)o)를 제n 출력 전류(Ino)로 변환할 수 잇다.

예를 들어, 상기 저항값 비율(Rn1/Rn2)이 1이 되지 않도록, 상기 제1 보상 저항(Rn1)은 상기 제2 보상 저항(Rn2)과 다른 저항값을 가질 수 있고, 일 예로, 상기 제1 보상 저항(Rn1)은 공정편차에 의해 상기 제2 보상 저항(Rn2)과 다른 저항값을 가질 수 있다.

본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.

도 3은 도 1의 기준 전류 생성회로의 일 예를 보이는 상세 블록도이고, 도 4는 도 1의 기준 전류 생성회로의 다른 일 예를 보이는 상세 블록도이다.

도 3을 참조하면, 상기 전류원 회로(100)는, 밴드갭 레퍼런스 회로(110), IV 변환 회로(120) 및 전류 미로 회로(130)를 포함할 수 있다.

상기 밴드갭 레퍼런스 회로(110)는 기준전압(Vref)을 생성하여 상기 IV 변환 회로(120)의 일단에 제공할 수 있다.

상기 IV 변환 회로(120)는, 상기 밴드갭 레퍼런스 회로(110)의 출력단과 접지에 접속되는 상기 내부 저항(RS)을 포함하여, 상기 내부 저항(RS)을 이용하여 상기준전압(Vref)을 내부 전류(IS)로 변환할 수 있다.

상기 전류 미로 회로(130)는, 상기 IV 변환 회로(120)에 의해 생성된 내부 전류(IS)를 전류 미러링 하여 상기 기준 전류(ISo)를 생성할 수 있다.

도 3 및 도 4를 참조하면, 상기 제1 보상 회로(200_1)는, 제1 I/V 변환 회로(IV1), 제1 버퍼(BF1), 제1 V/I 변환 회로(VI1), 및 제1 전류 미러(CM1)를 포함할 수 있다.

상기 제1 I/V 변환 회로(IV1)는, 상기 전류원 회로(100)의 출력단과 접지 사이에 접속된 상기 제1 보상 저항(R11)을 포함하여, 상기 제2 보상 저항(R12)을 이용하여 상기 전류원 회로(100)로부터 입력되는 기준 전류(ISo)를 제1 내부전압(V11)으로 변환할 수 있다.

상기 제1 버퍼(BF1)는, 상기 제1 내부전압(V11)을 제1 출력전압(V12)으로 출력할 수 있다. 일 예로, 상기 제1 버퍼(BF1)의 증폭율이 "1"이라면 상기 제1 내부전압(V11)의 크기는 제1 출력전압(V12)의 크기와 동일할 수 있다.

상기 제1 V/I 변환 회로(VI1)는, 상기 제1 버퍼(BF1)의 출력단과 접지 사이에 접속된 제2 보상 저항(R12)을 포함하여, 상기 제1 출력전압(V12)을 제1 내부전류(I1)로 변환할 수 있다.

그리고, 상기 제1 전류 미러(CM1)는, 상기 제1 V/I 변환 회로(VI1)의 제1 내부전류(I1)를 전류 미러링 하여 제1 출력 전류(I1o)를 생성할 수 있다.

또한, 상기 전류원 회로(100) 및 보상 회로(200)에서, 상기 기준전압(Vref), 내부 저항(RS), 제1 보상 저항(R11) 및 제2 보상 저항(R12)을 이용하여 하기 수학식 1과 같이 상기 제1 출력 전류(I1o)를 생성할 수 있다.

상기 수학식 1을 참조하면, 상기 제1 출력 전류(I1o)가 내부 저항(RS)에 의해서만 결정될 경우에는 상기 제1 출력 전류(I1o)가 내부 저항(RS)의 공정편차에 의해 영향을 크게 받을 수 있다.

그러나, 상기 제1 출력 전류(I1o)가 내부 저항(RS) 뿐만 아니라, 상기 제1 보상 저항(R11) 및 제2 보상 저항(R12)에 의해서 결정될 경우에는 상기 제1 출력 전류(I1o)는 제1 보상 저항(R11) 및 제2 보상 저항(R12)에 의해 내부 저항(RS)의 공정편차에 의한 영향을 덜 받게 됨을 알 수 있다.

도 5는 도 2의 기준 전류 생성회로의 일 예를 보이는 상세 블록도이고, 도 6은 도 2의 기준 전류 생성회로의 다른 일 예를 보이는 상세 블록도이다.

도 5를 참조하면, 상기 전류원 회로(100)는, 밴드갭 레퍼런스 회로(110), IV 변환 회로(120) 및 전류 미로 회로(130)를 포함할 수 있다.

상기 IV 변환 회로(120)는, 상기 밴드갭 레퍼런스 회로(110)의 출력단과 접지에 접속되는 상기 내부 저항(RS)을 포함하여, 상기 내부 저항(RS)을 이용하여 상기 기준전압(Vref)을 내부 전류(IS)로 변환할 수 있다.

도 5 및 도 6을 참조하면, 상기 제1 보상 회로(200_1)는, 제1 I/V 변환 회로(IV1), 제1 버퍼(BF1), 제1 V/I 변환 회로(VI1), 및 제1 전류 미러(CM1)를 포함할 수 있다.

상기 제1 I/V 변환 회로(IV1)는, 상기 전류원 회로(100)의 출력단과 접지 사이에 접속된 상기 제1 보상 저항(R11)을 포함하여, 상기 제1 보상 저항(R11)을 이용하여 상기 기준 전류(ISo)를 제1 내부전압(V11)으로 변환할 수 있다.

상기 제1 버퍼(BF1)는, 상기 제1 내부전압(V11)을 제1 출력전압(V12)으로 출력할 수 있다.

상기 제1 V/I 변환 회로(VI1)는, 상기 제1 버퍼(BF1)의 출력단과 접지 사이에 접속된 제2 보상 저항(R12)을 포함하여, 상기 제2 보상 저항(R12)을 이용하여 상기 제1 출력전압(V12)을 제1 내부전류(I1)로 변환할 수 있다.

상기 제n 보상 회로(200_n)는, 제n I/V 변환 회로(IVn), 제n 버퍼(BFn), 제n V/I 변환 회로(VIn), 및 제n 전류 미러(CMn)를 포함할 수 있다.

상기 제n I/V 변환 회로(IVn)는, 상기 제n 보상 회로(200_n)의 입력단과 접지 사이에 접속된 상기 제1 보상 저항(Rn1)을 포함하여, 상기 제1 보상 저항(Rn1)을 이용하여 입력되는 전류(I(n-1)o)를 제n 내부전압(Vn1)으로 변환할 수 있다.

상기 제n 버퍼(BFn)는, 상기 제n 내부전압(Vn1)을 제n 출력전압(Vn2)으로 출력할 수 있다.

상기 제n V/I 변환 회로(VIn)는, 상기 제n 버퍼(BFn)의 출력단과 접지 사이에 접속된 제2 보상 저항(Rn2)을 포함하여, 상기 제2 보상 저항(Rn2)을 이용하여 상기 제n 출력전압(Vn2)을 제n 내부전류(In)로 변환할 수 있다.

그리고, 상기 제n 전류 미러(CMn)는, 상기 제n V/I 변환 회로(VIn)의 제n 내부전류(In)를 전류 미러링 하여 제n 출력 전류(Ino)를 생성할 수 있다. 여기서, 상기 n은 2이상의 자연수이다.

또한, 상기 전류원 회로(100) 및 보상 회로(200)에서, 상기 기준전압(Vref), 내부 저항(RS), 제1 보상 저항(R11~Rn1) 및 제2 보상 저항(R12~Rn2)을 이용하여 하기 수학식 2와 같이 상기 제n 출력 전류(Ino)를 생성할 수 있다.

상기 수학식 2를 참조하면, 상기 제n 출력 전류(Ino)가 내부 저항(RS)에 의해서만 결정될 경우에는 상기 제n 출력 전류(Ino)가 내부 저항(RS)의 공정편차에 의해 영향을 크게 받을 수 있다.

그러나, 상기 제n 출력 전류(Ino)가 내부 저항(RS) 뿐만 아니라, 상기 제1 보상 저항(R11~Rn1) 및 제2 보상 저항(R12~Rn2)에 의해서 결정될 경우에는 상기 제n 출력 전류(Ino)는 제1 보상 저항(R11~Rn1) 및 제2 보상 저항(R12~Rn2)에 의해 내부 저항(RS)의 공정편차에 의한 영향을 덜 받게 됨을 알 수 있다.

한편, 상기 수학식 2에서, 저항에 관련되는 저항식을 하기 수학식 3과 같이 표현할 수 있다.

상기 수학식 2 및 3에서, K가 공정 편차에 대해서 R이 변하더라도 상수를 유지 한다면, 전류원 회로의 공정 편차는 R에 상관 없이 일정하게 유지 할 수 있다. K에 대해 좀 더 살펴 보면, 제작 공정에서 적어도 2종류의 저항을 이용하는 경우, 두 저항을 Ra, Rb 라고 하고, 각 공정 편차가 A, B라고 하고, 수식 3과 같이 보상회로가 n 단이 연결 되어 있다고 하면, K의 분자에 있는 저항(Ra)의 수는 n개이고, 분모에 있는 저항(Rb+Rs)의 수는 n+1개 이다.

공정편차가 없는 경우의 저항식을 하기 수학식 4와 같이 표현할 수 있고, 공정편차가 있는 경우의 저항식을 하기 수학식 5와 같이 표현될 수 있다.

여기서, 각 공정 편차 A, B는 공정 선택시 결정되고, 상기 수학식 4 및 수학식 5를 참고하여, 전류원회로가 공정편차에 상관없이 일정한 값을 유지하기 위해서는 Ko = K1이 되어 하기 수학식 6에 보인 관계가 성립될 수 있다.

상기 수학식 6을 만족하는 n은 하기 수학식 7과 같이 표현될 수 있다.

예를 들어, A=0.3, B=0.15라면, n=1.14가 되어, n의 정수는 1이 되고, 이때 n은 3이 될 수 있다. 여기서, n은 보상회로의 단수라고 하면, 내부저항(RS)을 포함하여 2개의 저항(제1 및 제2 보상 저항)을 포함하여 모두 3개의 저항을 포함하는 것이므로, 보상 회로(200)가 제1 보상 회로(200_1)를 포함하는 구조가 될 수 있으며, 이 경우 제1 출력 전류(I1o)는 하기 수학식 8과 같이 결정될 수 있다.

또한, 공정편차에 의한 전류원회로의 전류(I1o')는 하기 수학식 9와 같이 표현될 수 있다.

상기 수학식 9를 참조하면, 공정편차(B)가 0.15인 내부저항을 이용하는 경우, 기존의 공정편차가 15%인 반면, 본 발명의 일 실시 예에 따른 편차는 1.7%가 되어, 결국 공정편차 15%가 1.7%로 개선되었음을 알 수 있다.

도 7은 본 발명의 일 실시 에에 따른 제1 보상 저항 및 제2 보상 저항의 도핑농도-면저항 특성을 보이는 그래프이다.

도 7에서, 세로축은 면저항(Ω/m²)이고, 가로축은 도핑농도(number/m²)이고, G11은 하이-알 폴리 저항(High-R Poly Resistor)에 대한 도핑농도-면저항 특성 그래프이고, G12는 폴리 R 저항(Poly R Resistor)에 대한 도핑농도-면저항 특성 그래프이다.

일 예로, 제1 보상 저항(R11~Rn1)이 하이-알 폴리 저항이 될 수 있고, 제2 보상 저항(R12~Rn2)이 폴리 R 저항이 될 수 있으며, 그 반대도 가능하다.

일 예로, 하이-알 폴리 저항(High-R Poly Resistor) 및 폴리 R 저항(Poly R Resistor)의 공정 편차가 같은 방향으로 변하고 대략 2배 정도의 편차를 가질 수 있다. 하이-알 폴리 저항(High-R Poly Resistor) 및 폴리 R 저항(Poly R Resistor)은 동일한 폴리(poly) 저항으로 공정 편차가 같은 방향이고, 공정편차는 대략 2배 정도 될 수 있다.

도 7의 G11 및 G12를 참조하면, 도핑 농도에 따라 하이-알 폴리 저항(High-R Poly Resistor) 및 폴리 R 저항(Poly R Resistor)의 면저항이 변하고, 두 저항 모두 공정편차에 의해 도핑 농도가 변할 때, 같은 방향으로 같은 정도로 면저항이 변하는 것을 알 수 있다.

이와 같이, 상기 하이-알 폴리 저항(High-R Poly Resistor) 및 폴리 R 저항(Poly R Resistor)을 제1 보상 저항(R11~Rn1) 및 제2 보상 저항(R12~Rn2)으로 채용하는 경우, 공정편차에 따라 서로 다른 면저항을 갖도록 할 수 있다.

도 8은 도 3의 기준 전류 생성회로에 대한 공정편차 시뮬레이션 결과를 보이는 그래프이다.

도 8에서, 세로축은 전류(μA)이고, 가로축은 공정 경우가 서로 다른 공정상태이고, PV1은 기존 전류원회로의 공정편차이고, PV2는 본 발명의 일 실시 에에 따른 전류원회로의 공정편차를 보이고 있다.

도 8에 도시된 PV1 및 PV2를 참조하면, 기존의 전류원회로는 30.5%의 공정편차를 가지고 있으나, 본 발명의 일 실시 에에 따른 전류원회로는 5.6%의 공정편차를 가지므로, 기존의 전류원회로 대비 공정편차에 대한 영향이 개선되었음을 알 수 있다.

100: 전류원 회로
110: 밴드갭 레퍼런스 회로
120: IV 변환 회로
130: 전류 미로 회로
200: 보상 회로
200_1~200_n: 제1 내지 제n 보상 회로
RS: 내부 저항
R11~Rn1: 제1 보상 저항
R12~Rn2: 제2 보상 저항
ISo: 기준 전류
I1o: 제1 출력 전류
Ino: 제n 출력 전류
IV1: 제1 I/V 변환 회로
BF1: 제1 버퍼
VI1: 제1 V/I 변환 회로
CM1: 제1 전류 미러
IVn: 제n I/V 변환 회로
BFn: 제n 버퍼
VIn: 제n V/I 변환 회로
CMn: 제n 전류 미러

Claims

내부 저항을 이용하여 기준 전류를 생성하는 전류원 회로; 및
제1 보상 저항 및 제2 보상 저항을 포함하여, 상기 기준 전류를 제1 출력 전류로 변환하고, 상기 전류원 회로의 공정 편차를 보상하는 제1 보상 회로를 포함하는 보상 회로;
를 포함하는 기준 전류 생성회로.
제1항에 있어서, 상기 제1 보상 저항은
상기 제2 보상 저항과 다른 저항값을 갖는 기준 전류 생성회로.
제1항에 있어서, 상기 제1 보상 저항은
공정편차에 의해 상기 제2 보상 저항과 다른 저항값을 갖는 기준 전류 생성회로.
제1항에 있어서, 상기 전류원 회로는,
기준전압을 생성하여 상기 내부 저항의 일단에 제공하는 밴드갭 레퍼런스 회로; 및
상기 밴드갭 레퍼런스 회로의 출력단과 접지에 접속되는 상기 내부 저항을 포함하여, 상기 기준전압을 내부 전류로 변환하는 IV 변환 회로; 및
상기 IV 변환 회로로부터 입력되는 내부 전류를 전류 미러링 하여 상기 기준 전류를 생성하는 전류 미로 회로; 를 더 포함하는 기준 전류 생성회로.
제1항에 있어서, 상기 제1 보상 회로는,
상기 전류원 회로의 출력단과 접지 사이에 접속된 상기 제1 보상 저항을 포함하여, 상기 기준 전류를 제1 내부전압으로 변환하는 제1 I/V 변환 회로;
상기 제1 내부전압을 제1 출력전압으로 출력하는 제1 버퍼;
상기 제1 버퍼의 출력단과 접지 사이에 접속된 제2 보상 저항을 포함하여, 상기 제1 출력전압을 제1 내부전류로 변환하는 제1 V/I 변환 회로; 및
상기 제1 V/I 변환 회로의 제1 내부전류를 전류 미러링 하여 제1 출력 전류를 생성하는 제1 전류 미러;
를 포함하는 기준 전류 생성회로.
내부 저항을 이용하여 기준 전류를 생성하는 전류원 회로; 및
상기 전류원 회로와 출력단 사이에 직렬로 접속된 제1 내지 제n 보상 회로를 포함하고, 상기 제1 보상 회로는 제1 보상 저항 및 제2 보상 저항을 포함하여, 입력되는 상기 기준 전류를 제1 출력 전류로 변환하고, 상기 제n 보상 회로는 제1 보상 저항 및 제2 보상 저항을 포함하여, 입력되는 전류를 제n 출력 전류로 변환하며, 상기 제1 내지 제n 보상 회로에 의해, 상기 전류원 회로의 공정 편차를 보상하는 보상 회로;
를 포함하는 기준 전류 생성회로.
제6항에 있어서, 상기 제1 보상 저항은
상기 제2 보상 저항과 다른 저항값을 갖는 기준 전류 생성회로.
제6항에 있어서, 상기 제1 보상 저항은
공정편차에 의해 상기 제2 보상 저항과 다른 저항값을 갖는 기준 전류 생성회로.
제6항에 있어서, 상기 전류원 회로는,
기준전압을 생성하여 상기 내부 저항의 일단에 제공하는 밴드갭 레퍼런스 회로; 및
상기 밴드갭 레퍼런스 회로의 출력단과 접지에 접속되는 상기 내부 저항을 포함하여, 상기 기준전압을 내부 전류로 변환하는 IV 변환 회로; 및
상기 IV 변환 회로로부터 입력되는 내부 전류를 전류 미러링 하여 상기 기준 전류를 생성하는 전류 미로 회로; 를 더 포함하는 기준 전류 생성회로.
제6항에 있어서, 상기 제1 보상 회로는,
상기 전류원 회로의 출력단과 접지 사이에 접속된 상기 제1 보상 저항을 포함하여, 상기 기준 전류를 제1 내부전압으로 변환하는 제1 I/V 변환 회로;
상기 제1 내부전압을 제1 출력전압으로 출력하는 제1 버퍼;
상기 제1 버퍼의 출력단과 접지 사이에 접속된 제2 보상 저항을 포함하여, 상기 제1 출력전압을 제1 내부전류로 변환하는 제1 V/I 변환 회로; 및
상기 제1 V/I 변환 회로의 제1 내부전류를 전류 미러링 하여 제1 출력 전류를 생성하는 제1 전류 미러;
를 포함하는 기준 전류 생성회로.
제6항에 있어서, 상기 제n 보상 회로는,
상기 제n 보상 회로의 입력단과 접지 사이에 접속된 상기 제1 보상 저항을 포함하여, 입력되는 전류를 제n 내부전압으로 변환하는 제n I/V 변환 회로;
상기 제n 내부전압을 제n 출력전압으로 출력하는 제n 버퍼;
상기 제n 버퍼의 출력단과 접지 사이에 접속된 제2 보상 저항을 포함하여, 상기 제n 출력전압을 제n 내부전류로 변환하는 제n V/I 변환 회로; 및
상기 제n V/I 변환 회로의 제n 내부전류를 전류 미러링 하여 제n 출력 전류를 생성하는 제n 전류 미러;
를 포함하는 기준 전류 생성회로.