KR20190017152A - Method for manufacturing epitaxial wafers - Google Patents

Method for manufacturing epitaxial wafers Download PDF

Info

Publication number
KR20190017152A
KR20190017152A KR1020170101514A KR20170101514A KR20190017152A KR 20190017152 A KR20190017152 A KR 20190017152A KR 1020170101514 A KR1020170101514 A KR 1020170101514A KR 20170101514 A KR20170101514 A KR 20170101514A KR 20190017152 A KR20190017152 A KR 20190017152A
Authority
KR
South Korea
Prior art keywords
chamber
temp
run
epd
temperature
Prior art date
Application number
KR1020170101514A
Other languages
Korean (ko)
Inventor
서병수
백승철
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020170101514A priority Critical patent/KR20190017152A/en
Publication of KR20190017152A publication Critical patent/KR20190017152A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Provided, in an embodiment, is a method for manufacturing epitaxial wafers comprising: a cooling down step which lowers the temperature of a chamber in accordance with a clean recipe; a step of setting an end point defect (EDP) temp of the chamber; a step of controlling Depo temp corresponding to the EPD temp; a step of controlling Depo power corresponding to the EPD temp; and a step of controlling the edge flatness metric, sector based, front surface referenced, and site front least squares range (ESQR) corresponding to at least one of the Depo temp control and the Depo power control.

Description

에피택셜 웨이퍼 제조 방법 {Method for manufacturing epitaxial wafers}[0001] The present invention relates to a method for manufacturing epitaxial wafers,

실시예는, 실리콘 단결정 구조의 웨이퍼에 에피층을 증착하는 공정에 사용되는 에피택셜 웨이퍼 제조 방법에 관한 것이다.The embodiment relates to a method of manufacturing an epitaxial wafer used in a process of depositing an epitaxial layer on a wafer having a silicon single crystal structure.

이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the embodiment and do not constitute the prior art.

일반적으로 단결정실리콘을 제조하는 방법으로서, 플로우팅존 (FZ: Floating Zone)법 또는 초크랄스키(CZ:CZochralski)법이 많이 이용되고 있다. FZ 법을 적용하여 단결정실리콘 잉곳을 성장시키는 경우, 대구경의 실리콘 웨이퍼를 제조하기 어려울 뿐만 아니라 공정 비용이 매우 비싼 문제가 있기 때문에, CZ 법에 의하여 단결정실리콘 잉곳을 성장시키는 것이 일반화되어 있다.In general, as a method of producing monocrystalline silicon, a Floating Zone (FZ) method or a CZ (CZochralski) method is widely used. In the case of growing a single crystal silicon ingot by applying the FZ method, it is difficult to manufacture a silicon wafer of a large diameter, and there is a problem that the process cost is very high. Therefore, it is generalized to grow a single crystal silicon ingot by the CZ method.

CZ 법에 의하면, 석영 도가니에 폴리실리콘(poly silicon)을 장입하고, 흑연 발열체를 가열하여 이를 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 시드 결정(Seed Crystal)을 침지시키고, 용융액 계면에서 결정화가 일어나도록 하여 시드 결정을 회전하면서 인상시킴으로써 단결정실리콘 잉곳이 성장된다.According to the CZ method, polysilicon is charged in a quartz crucible, the graphite heating element is heated and melted, a seed crystal is immersed in the silicon melt formed as a result of melting, crystallization occurs at the melt interface So that the single crystal silicon ingot is grown by rotating the seed crystal while rotating it.

한편, 단결정 실리콘 구조의 웨이퍼는, 필요한 경우 단결정 실리콘 구조를 가진 에피층을 증착하여 완제품 웨이퍼를 제작할 수도 있다.On the other hand, wafers having a single crystal silicon structure can be produced by depositing an epi layer having a single crystal silicon structure, if necessary, as a finished product wafer.

실시예는, 실리콘 단결정 구조의 웨이퍼에 에피층을 증착하는 공정에 사용되는 에피택셜 웨이퍼 제조 방법에 관한 것이다.The embodiment relates to a method of manufacturing an epitaxial wafer used in a process of depositing an epitaxial layer on a wafer having a silicon single crystal structure.

실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed.

실시예는 에피택셜 웨이퍼 제조 방법에 있어서, 클린 레시피에 따라 챔버의 온도를 낮추는 쿨 다운(Cool down) 단계, 상기 챔버의 EPD(End Point Defect) Temp를 설정하는 단계, 상기 EPD Temp에 대응하여 Depo Temp를 제어하는 단계, 상기 EPD Temp에 대응하여 Depo power를 제어하는 단계 및 상기 depo temp 제어, depo power 제어 중 적어도 하나에 대응하여 ESFQR(Edge flatness metric, Sector based, Front surface referenced, Site Front least sQuaresRange)을 제어하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법을 제공한다.In an embodiment, there is provided a method of manufacturing an epitaxial wafer, comprising: a cooling down step of lowering a temperature of a chamber according to a clean recipe; setting an EPD (End Point Defect) Temp of the chamber; Controlling a Depo power corresponding to the EPD Temp and controlling an ESDQR (Edge flatness metric, Sector based, Front surface referenced, and Site Front least sQuaresRange) corresponding to at least one of the depo temp control and the depower power control, ) Of the epitaxial wafer.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 EPD Temp 설정 단계는 챔버의 내부온도를 측정하고, 상기 챔버의 내부온도를 타겟온도에 도달하도록 설정할 수 있다.In the epitaxial wafer manufacturing method, the EPD Temp setting step may measure the internal temperature of the chamber and set the internal temperature of the chamber to reach the target temperature.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 EPD Temp는 상기 쿨 다운 단계에 이후 웨이퍼가 상기 챔버 내부로 인입되는 때의 온도일 수 있다.In the epitaxial wafer fabrication method, the EPD Temp may be the temperature at which the wafer is subsequently drawn into the chamber after the cooldown step.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 타겟온도는 멀티런에 대응하여 에피층 증착공정을 시작하는 온도일 수 있다.In the epitaxial wafer manufacturing method, the target temperature may be a temperature at which the epitaxial layer deposition process is started corresponding to the multi-run.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 EPD Temp 설정 단계는 상기 EPD Temp를 640 내지 670으로 설정할 수 있다.In the method of manufacturing an epitaxial wafer, the EPD Temp setting step may set the EPD Temp to 640 to 670.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 Depo temp 제어 단계는 상기 1st run에 따른 챔버 내부온도와 기타 run에 따른 챔버 내부온도의 차이가 기 설정된 값 이내가 되도록 제어할 수 있다.In the epitaxial wafer manufacturing method, the depot temp control step may control the difference between the chamber internal temperature according to the first run and the chamber internal temperature according to other runs to be within a predetermined value.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 Depo temp 제어 단계는 상기 1st Run 과 기타 Run 간의 챔버 내부 온도 차이를 0.5도 이내로 제어할 수 있다.In the epitaxial wafer manufacturing method, the Depo temp control step may control the chamber internal temperature difference between the 1st run and the other Run to be within 0.5 degree.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 Depo power 제어 단계는 상기 1st run과 기타 run 간의 챔버 내부의 Depo power 차이가 기 설정된 값 이내가 되도록 제어될수 있다.In the epitaxial wafer manufacturing method, the depower power control step may be controlled such that the difference in the depot power within the chamber between the first run and the other run is within a predetermined value.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 Depo power 제어 단계는 상기 1st run과 기타 run 간의 Depo Power를 0.1kw 이내로 제어할 수 있다.In the epitaxial wafer manufacturing method, the depo power control step may control the depo power between the first run and the other run to be within 0.1 kW.

에피택셜 웨이퍼 제조 방법에 있어서, 상기 ESFQR 제어 단계는 상기 1st run과 기타 run 간의 ESFQR 차이를 2nm 이내로 제어할 수 있다.In the epitaxial wafer manufacturing method, the ESFQR control step may control the ESFQR difference between the 1st run and the other run to within 2 nm.

상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, And can be understood and understood.

본 발명에 따른 에피택셜 웨이퍼 제조 방법에 대한 효과를 설명하면 다음과 같다.Effects of the epitaxial wafer manufacturing method according to the present invention are as follows.

실시예의 에피택셜 반응기에 따르면, 에피택셜 반응기 내부를 클리닝 하는 과정에서 클린 레시피의 EPD Temp 제어하여, 상기 반응기 내부의 챔버의 EPD Temp 차이를 개선하여, 에피택셜 공정의 멀티런 레시피에 따른 각 웨이퍼간의 Edge Flatness 품질 차이를 개선할 수 있다. 따라서, 챔버가 반응에 적합한 온도를 유지할 수 있고 웨이퍼의 품질 향상을 기여할 수 있다.According to the epitaxial reactor of the embodiment, the EPD Temp of the clean recipe is controlled in the process of cleaning the interior of the epitaxial reactor to improve the EPD Temp difference in the chamber inside the reactor, Edge flatness quality difference can be improved. Thus, the chamber can maintain a temperature suitable for the reaction and contribute to the quality improvement of the wafer.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects obtained by the present invention are not limited to the above-mentioned effects, and other effects not mentioned can be clearly understood by those skilled in the art from the following description will be.

이하에 첨부되는 도면들은 본 발명에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 발명에 대한 실시예들을 제공한다. 다만, 본 발명의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다.
도 1 내지 3은 종래 기술의 일 실시예에 따른 클린 레시피 후의 에피택셜 웨이퍼 성장 시, 멀티런 레시피에 따른 공정 상태를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 챔버를 포함하는 에피택셜 웨이퍼 제조 장치를 나타낸 계략도이다.
도 5는 본 발명의 일 실시예에 따른 챔버(100) 작동방법을 나타낸 순서도이다.
도 6은 본 발명의 일 실시예에 따른 EPD Temp 설정에 따른 챔버의 내부온도를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 EPD에 따른 Delta temp 와 Delta power의 변화를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 EPD TEMP에 따른 챔버의 내부온도 및 Depo power를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 ESFQR의 개선에 대응하는 그래프를 도시한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this specification, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention. It is to be understood, however, that the technical features of the present invention are not limited to the specific drawings, and the features disclosed in the drawings may be combined with each other to constitute a new embodiment.
1 to 3 are diagrams showing process states according to a multi-run recipe in growing an epitaxial wafer after a clean recipe according to an embodiment of the prior art.
4 is a schematic view showing an epitaxial wafer manufacturing apparatus including a chamber according to an embodiment of the present invention.
5 is a flowchart illustrating a method of operating the chamber 100 according to an embodiment of the present invention.
6 is a diagram illustrating an internal temperature of a chamber according to an EPD Temp setting according to an embodiment of the present invention.
7 is a graph showing changes in Delta temp and Delta power according to EPD according to an embodiment of the present invention.
FIG. 8 is a diagram showing an internal temperature and a depo power of a chamber according to EPD TEMP according to an embodiment of the present invention.
FIG. 9 is a graph illustrating an improvement of the ESFQR according to an embodiment of the present invention.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate understanding of the present invention.

그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.However, the embodiments according to the present invention can be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the invention are provided to more fully describe the present invention to those skilled in the art.

또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.It is also to be understood that the terms "first" and "second", "upper" and "lower", etc., as used below, do not necessarily imply or imply any physical or logical relationship or order between such entities or elements And may be used only to distinguish one entity or element from another entity or element.

실시예는 에피택셜 웨이퍼 제조 방법에 있어서, 웨이퍼의 온도를 측정 단계, 상기 측정 온도에 기초하여, 챔버 내의 Coating을 판단하는 단계, 제어부가 구동부를 제어하는 단계; 및 상기 챔버를 클리닝하는 단계; 를 포함할 수 있다.An embodiment provides a method of manufacturing an epitaxial wafer, comprising the steps of: measuring a temperature of a wafer; determining coating in a chamber based on the measured temperature; controlling a driving unit by a control unit; And cleaning the chamber; . ≪ / RTI >

다른 실시예에 따르면, 상술한 에피택셜 웨이퍼 제조 방법이 기록 매체에 저장되고, 저장된 방법은 컴퓨터로 판독 가능한 프로그램일 수 있다.According to another embodiment, the epitaxial wafer manufacturing method described above is stored in a recording medium, and the stored method can be a computer-readable program.

도 1 내지 3은 종래 기술의 일 실시예에 따른 클린 레시피 후의 에피택셜 웨이퍼 성장 시, 멀티런 레시피에 따른 공정 상태를 도시한 도면이다.1 to 3 are diagrams showing process states according to a multi-run recipe in growing an epitaxial wafer after a clean recipe according to an embodiment of the prior art.

도 1은 종래 기술의 일 실시예에 따른 클린 레시피 후, 멀티런 레시피에 따른 각 웨이퍼의 ESFQR (Edge flatness metric, Sector based, Front surface referenced, Site Front least sQuaresRange) 차이를 도시한 도면이다.FIG. 1 is a diagram showing differences in ESFQR (Edge flatness metric, Sector based, Front surface referenced, and Site Front least sQuaresRange) of each wafer according to a multi-run recipe after a clean recipe according to an embodiment of the related art.

도 1을 참조하면, 멀티런 레시피의 1st 웨이퍼는 0.066um ESFQR을 가지고, 멀티런 레시피의 2nd ~ 5th 웨이퍼는 0.061um ~ 0.062um 값을 갖는다. 이는 1st run의 웨이퍼와 기타 run의 웨이퍼의 ESFQR 차이가 약 0.004um가 되어 웨이퍼 간의 Edge Flatness 열위가 발생하는 문제점이 있다.Referring to FIG. 1, the first wafer of the multi-run recipe has an ESFQR of 0.066um, and the second to fifth wafers of the multi-run recipe have a value of 0.061um to 0.062um. This is because the ESFQR difference between the wafer of the 1st run and the wafer of the other run is about 0.004um, which causes edge flatness inferiority between the wafers.

도 2를 참조하면, 멀티런 레시피의 1st run과 2nd~ 5th run의 Depo power는 약 0.4KW차이가 존재한다. 상기 0.4KW의 Depo power 차이를 챔버 내의 공정 온도에 대응하면 Temp 기준으로 약 2도의 차이를 가질 수 있다. 이로 인해, 상기 1st run단계의 챔버 내부 온도와 2nd ~ 5th 챔버 내부 온도의 차이에 의하여 Deposition power의 차이가 존재할 수 있다.Referring to FIG. 2, the first run of the multi-run recipe and the second to fifth run have a difference of about 0.4 KW. If the difference in the depower power of 0.4 KW corresponds to the process temperature in the chamber, it may have a difference of about 2 degrees based on Temp. Therefore, there may be a difference in Deposition power due to the difference between the internal temperature of the chamber in the 1st run step and the internal temperature of the 2nd through 5th chambers.

도 3을 참조하면, 종래 기술의 일 실시예에 따른 클린 레시피 후, Multi-공정 별 챔버 내부 온도를 도시하고 있다.Referring to FIG. 3, there is shown a chamber interior temperature for each multi-process after a clean recipe according to one embodiment of the prior art.

클린 레시피 이후, 멀티런 레시피의 1st 웨이퍼가 챔버 내부에 로드 될 수 있다. 이때, 상기 챔버(100) 내부온도는 상기 클린 레시피에 의하여 결정 될 수 있다. 상기 챔버의 내부온도는 웨이퍼가 챔버 내로 들어가는 시점의 온도이다. 멀티런 레시피의 2nd ~ 5th run 단계의 챔버의 내부온도는 이전 단계의 공정 레시피에 대응하여 정해 질 수 있다. 이로 인해, 상기 1st run단계의 챔버 내부 온도와 2nd ~ 5th 챔버 내부 온도의 차이에 의하여 Deposition temp의 차이가 존재할 수 있다.After the clean recipe, the first wafer of the multi-run recipe can be loaded into the chamber. At this time, the temperature inside the chamber 100 may be determined by the clean recipe. The internal temperature of the chamber is the temperature at which the wafer enters the chamber. The internal temperature of the chamber in the 2nd to 5th run stages of the multi-run recipe may be determined corresponding to the process recipe of the previous step. Therefore, there may be a difference in Deposition temp due to the difference between the internal temperature of the chamber in the first run step and the internal temperature of the 2nd to 5th chambers.

도 4는 본 발명의 일 실시예에 따른 챔버를 포함하는 에피택셜 웨이퍼 제조 장치를 나타낸 계략도이다.4 is a schematic view showing an epitaxial wafer manufacturing apparatus including a chamber according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 실시예의 에피택셜 웨이퍼 제조 장치(1000)는 챔버(100), 파이로미터(200), 제어부(300), 가열장치(400) 및 냉각장치(500)을 포함할 수 있다.The, embodiments epitaxial wafer manufacturing apparatus 1000, as shown in Figure 4 the chamber (1 0 0), Pyro meter 200, the control unit 300, the heating unit 400 and cooling unit 500 .

챔버(100)는 내부에 상기 웨이퍼(10)가 배치되어 상기 웨이퍼(10) 상에 소스가스가 분사되어 에피층이 증착되는 공간이다. 상기 챔버(100)는 전체가 투명하고 고온에 견딜 수 재질, 예를 들어 석영으로 제작될 수 있다. 다만, 서셉터(120)(susceptor)와 같은 일부 구성부품은 다른 재질로 제작될 수도 있다.The chamber 100 is a space in which the wafer 10 is disposed and the source gas is sprayed on the wafer 10 to deposit an epitaxial layer. The chamber 100 may be made of a transparent material which can withstand high temperatures, for example, quartz. However, some of the components such as the susceptor 120 may be made of different materials.

상기 챔버(100)는, 도 4에 도시된 바와 같이, 상부돔(111), 하부돔(112), 서셉터(120), 제1지지부(121), 리프트핀(130), 제2지지부(131), 가스입구(141), 가스출구(142), 웨이퍼출입구(150), 지지축(160)을 포함할 수 있다.4, the chamber 100 includes an upper dome 111, a lower dome 112, a susceptor 120, a first support portion 121, a lift pin 130, a second support portion 131, a gas inlet 141, a gas outlet 142, a wafer entrance 150, and a support shaft 160.

상부돔(111)과 하부돔(112)은 챔버(100)의 외벽을 형성하여, 증착공정 진행을 위한 반응공간을 형성할 수 있다. 따라서, 상부돔(111)과 하부돔(112)이 형성하는 상기 반응공간에는 서셉터(120), 제1지지부(121), 리프트핀(130), 제2지지부(131) 및 지지축(160) 일부가 수용될 수 있다.The upper dome 111 and the lower dome 112 form an outer wall of the chamber 100 to form a reaction space for progressing the deposition process. Accordingly, the susceptor 120, the first support portion 121, the lift pin 130, the second support portion 131, and the support shaft 160 (not shown) are formed in the reaction space formed by the upper dome 111 and the lower dome 112, ) Can be accommodated.

서셉터(120)에는 웨이퍼(10)가 안착할 수 있다. 제1지지부(121)는 상기 서셉터(120)를 지지할 수 있다. 하기에 설명하는 지지축(160)이 에피택셜 웨이퍼 제조 장치(1000)의 상하방향으로 이동함에 따라 상기 제1지지부(121)도 상하방향으로 이동할 수 있고, 이에 따라 상기 서셉터(120)도 상하방향으로 이동할 수 있다.The wafer (10) can be placed on the susceptor (120). The first support part 121 may support the susceptor 120. As the support shaft 160 described below moves in the vertical direction of the epitaxial wafer manufacturing apparatus 1000, the first support portion 121 can also move in the vertical direction, and accordingly, the susceptor 120 can also move up and down Lt; / RTI >

이러한 구조로 인해, 웨이퍼(10)가 챔버(100) 내부로 인입되면 상기 서셉터(120)는 상하방향으로 이동함으로써, 상기 웨이퍼(10)가 서셉터(120)의 상면에 안착할 수 있다.Due to such a structure, when the wafer 10 is drawn into the chamber 100, the susceptor 120 moves in the vertical direction, so that the wafer 10 can be seated on the upper surface of the susceptor 120.

리프트핀(130)은 상기 서셉터(120)를 관통하도록 배치될 수 있다. 이를 위해 상기 서셉터(120)는 상하방향으로 복수의 관통홀이 구비되고, 상기 리프트핀(130)은 상기 관통홀에 삽입될 수 있다. 이때, 상기 리프트핀(130)은 상기 서셉터(120)에 대하여 이동 가능하도록 구비될 수 있다.The lift pins 130 may be arranged to penetrate the susceptor 120. For this, the susceptor 120 is provided with a plurality of through holes in the vertical direction, and the lift pins 130 can be inserted into the through holes. At this time, the lift pins 130 may be provided so as to be movable with respect to the susceptor 120.

예를 들어, 웨이퍼(10)가 챔버(100) 내부로 인입되면 먼저 상기 리프트핀(130) 상단에 상기 웨이퍼(10)가 안착한 후, 상기 서셉터(120)가 다시 상승하여 최종적으로 상기 웨이퍼(10)는 서셉터(120)에 안착할 수 있다.For example, when the wafer 10 is drawn into the chamber 100, the susceptor 120 is lifted up after the wafer 10 is mounted on the upper end of the lift pin 130, 10 can be seated on the susceptor 120.

따라서, 상기 리프트핀(130)과 상기 서셉터(120)는 상승속도가 서로 다른 구간이 존재하고, 이 구간에서는 상기 리프트핀(130)은 상기 서셉터(120)에 대하여 이동할 수 있다.Accordingly, the lift pins 130 and the susceptors 120 have different rising velocities, and the lift pins 130 can move with respect to the susceptors 120 in this interval.

제2지지부(131)는 상기 서셉터(120)를 지지할 수 있다. 지지축(160)이 에피택셜 웨이퍼 제조 장치(1000)의 상하방향으로 이동함에 따라 상기 제2지지부(131)도 상하방향으로 이동할 수 있고, 이에 따라 상기 리프트핀(130)도 상하방향으로 이동할 수 있다.The second support part 131 can support the susceptor 120. As the supporting shaft 160 moves in the vertical direction of the epitaxial wafer manufacturing apparatus 1000, the second supporting portion 131 can also move in the vertical direction, and accordingly, the lift pin 130 can move in the vertical direction have.

가스입구(141)는 상기 웨이퍼(10)에 에피층 증착을 위한 소스물질을 함유하는 소스가스가 상기 챔버(100) 내부로 유입되는 입구이다. 소스가스는 상기 가스입구(141)와 배관 등으로 연결된 소스가 소스저장부(미도시)로부터 상기 가스입구(141)를 통해 상기 챔버(100) 내부로 유입될 수 있다.The gas inlet 141 is an inlet through which a source gas containing a source material for epitaxial layer deposition into the wafer 10 flows into the chamber 100. A source connected to the gas inlet 141 through a pipe or the like may be introduced into the chamber 100 through a gas inlet 141 from a source reservoir (not shown).

가스출구(142)는 상기 챔버(100) 내부에 존재하는 가스가 배출되는 출구이다. 이때, 배출가스는 에피층 증착에 사용되지 않은 소스가스와 챔버(100) 내부에 존재하는 이물질 등일 수 있다.The gas outlet 142 is an outlet through which the gas existing in the chamber 100 is discharged. At this time, the exhaust gas may be a source gas not used for epitaxial layer deposition, a foreign substance existing in the chamber 100, or the like.

한편, 상기 가스입구(141)와 상기 가스출구(142)를 통해 상기 챔버(100) 내부를 퍼지하기 위한 퍼지가스가 상기 챔버(100)를 출입할 수도 있다.Meanwhile, a purge gas for purging the inside of the chamber 100 through the gas inlet 141 and the gas outlet 142 may enter and exit the chamber 100.

웨이퍼출입구(150)는 챔버(100)의 일측에 배치될 수 있다. 상기 웨이퍼출입구(150)는 개폐가 가능하도록 구비되고, 상기 웨이퍼출입구(150)를 통해 증착의 대상이 되는 웨이퍼(10)가 출입할 수 있다. 상기 웨이퍼출입구(150)의 개폐는 하기에 설명하는 제어부(300)에 의해 제어할 수 있다.The wafer entrance 150 may be disposed on one side of the chamber 100. The wafer entry / exit port 150 is provided so as to be openable and closable, and the wafer 10 to be deposited through the wafer entry / exit port 150 can enter and exit. The opening and closing of the wafer entrance 150 can be controlled by the control unit 300 described below.

예를 들어, 상기 웨이퍼출입구(150)를 개폐하는 게이트밸브(미도시)가 구비될 수 있고, 제어부(300)는 상기 게이트밸브를 제어함으로써 상기 웨이퍼출입구(150)를 개폐할 수 있다.For example, a gate valve (not shown) for opening / closing the wafer entrance 150 may be provided, and the control unit 300 may open / close the wafer entrance 150 by controlling the gate valve.

지지축(160)은 일부는 상기 챔버(100)에 수용될 수 있고, 나머지는 상기 챔버(100) 외부에 배치될 수 있다. 즉, 상기 하부돔(112)을 관통하여 배치될 수 있다. 지지축(160)의 상부는 상기 제1지지부(121) 및 제2지지부(131)와 결합할 수 있고, 하부에는 상기 지지축(160)을 상승, 하강 또는 회전시킬 수 있는 구동장치가 구비될 수 있다.The support shaft 160 may be partially accommodated in the chamber 100 and the rest may be disposed outside the chamber 100. That is, through the lower dome 112. An upper portion of the support shaft 160 can be engaged with the first support portion 121 and a second support portion 131 and a drive device capable of moving the support shaft 160 up, .

이때, 상기 구동장치는 예를 들어 지지축(160)의 상승 및 하강거리와 속도, 지지축(160)의 회전각도 등을 정밀하게 제어할 수 있는 스텝모터(step motor)로 구비될 수 있다. 다만, 이에 한정되는 것은 아니다.At this time, the driving device may be provided with a step motor capable of precisely controlling the ascending and descending distance and speed of the support shaft 160, the rotation angle of the support shaft 160, and the like. However, the present invention is not limited thereto.

파이로미터(200)(pyrometer)는 상기 챔버(100)의 내부온도를 측정할 수 있는 장치이다. 상기 챔버(100)의 내부온도는 약 1000 이상의 고온의 상태인 경우도 있으므로, 비접촉식으로 고온을 측정할 수 있는 파이로미터(200)를 사용하여 상기 챔버(100)의 내부온도를 측정하는 것이 적절하다.A pyrometer (200) is a device capable of measuring the internal temperature of the chamber (100). Since the internal temperature of the chamber 100 may be at a high temperature of about 1000 or more, it is preferable to measure the internal temperature of the chamber 100 using the pyrometer 200 capable of measuring the high temperature in a non- Do.

상기 파이로미터(200)는 제1측정부(210)와 제2측정부(220)를 포함할 수 있다. 도 4에 도시된 바와 같이, 상기 제1측정부(210)는 에피택셜 웨이퍼 제조 장치(1000)의 상부에 배치되고, 상기 제2측정부(220)는 에피택셜 웨이퍼 제조 장치(1000)의 하부에 배치될 수 있다.The pyrometer 200 may include a first measurement unit 210 and a second measurement unit 220. 4, the first measuring unit 210 is disposed on the upper part of the epitaxial wafer manufacturing apparatus 1000, and the second measuring unit 220 is disposed on the lower portion of the epitaxial wafer manufacturing apparatus 1000 As shown in FIG.

상기 제1측정부(210)는 상기 웨이퍼(10)의 온도를 측정할 수 있다. 파이로미터(200)는 온도측정을 위해 예를 들어 적외선을 측정대상에 조사할 수 있고, 제1측정부(210)에서 조사되는 적외선은 투명재질로 구비되는 상부돔(111)을 통과하여 측정대상인 서셉터(120)에 안착된 웨이퍼(10)에 입사할 수 있다.The first measuring unit 210 may measure the temperature of the wafer 10. [ The pyrometer 200 can irradiate infrared rays, for example, to a measurement object for temperature measurement, and the infrared rays emitted from the first measurement unit 210 pass through the upper dome 111, which is made of a transparent material, Can be incident on the wafer (10) placed on the susceptor (120) as a target.

상기 제2측정부(220)는 상기 서셉터(120)의 온도를 측정할 수 있다. 제2측정부(220)에서 조사되는 적외선은 투명재질로 구비되는 하부돔(112)을 통과하여 측정대상인 서셉터(120)에 입사할 수 있다.The second measuring unit 220 may measure the temperature of the susceptor 120. The infrared rays irradiated from the second measuring unit 220 pass through the lower dome 112 made of a transparent material and can enter the susceptor 120 to be measured.

이때, 하부돔(112)과 서셉터(120) 사이에 배치되는 리프트핀(130), 제1지지부(121) 및 제2지지부(131)는 투명한 재질로 구비되므로, 제2측정부(220)에서 조사되는 적외선은 이들을 통과하여 서셉터(120)에 입사할 수 있다.Since the lift pin 130, the first support part 121 and the second support part 131 disposed between the lower dome 112 and the susceptor 120 are made of a transparent material, the second measurement part 220, Infrared rays irradiated in the susceptor 120 can be incident on the susceptor 120 through them.

서셉터(120)와 이에 안착한 웨이퍼(10)는 챔버(100) 내부온도의 평균값과 극히 유사하므로, 서셉터(120)와 웨이퍼(10) 온도의 평균값을 상기 챔버(100) 내부온도, 구체적으로 사이 챔버(100) 내부온도의 평균값으로 취급할 수 있고, 이하에서는 상기 서셉터(120)와 웨이퍼(10) 온도의 평균값을 챔버(100) 내부온도로 정의한다.Since the susceptor 120 and the wafer 10 mounted thereon are extremely similar to the average value of the temperature inside the chamber 100, the average value of the temperature of the susceptor 120 and the wafer 10 is set to be the inside temperature of the chamber 100 The average value of the temperatures of the susceptor 120 and the wafer 10 is defined as the internal temperature of the chamber 100. In this case,

다만, 상기 웨이퍼(10)가 챔버(100) 외부에 배치되는 상태에서는 상기 서셉터(120)의 온도를 상기 챔버(100) 내부온도로 정의할 수 있다.The temperature of the susceptor 120 may be defined as the internal temperature of the chamber 100 in a state where the wafer 10 is disposed outside the chamber 100.

가열장치(400)는 상기 에피택셜 웨이퍼 제조 장치(1000) 내부 및 상기 챔버(100) 외부에 마련되는 공간에 복수로 배치될 수 있고, 구체적으로 상기 챔버(100)의 상부 및 하부에 복수로 배치될 수 있다.A plurality of heating devices 400 may be disposed in the space provided in the epitaxial wafer manufacturing apparatus 1000 and outside the chamber 100. Specifically, a plurality of heating devices 400 may be disposed at upper and lower portions of the chamber 100 .

가열장치(400)에서 발생하는 열은 투명재질의 상부돔(111)과 하부돔(112)을 통과하여 챔버(100) 내부온도를 승온할 수 있다. 즉, 상기 챔버(100) 내부는 주로 복사가열 방식으로 승온될 수 있다.The heat generated in the heating device 400 may pass through the upper dome 111 and the lower dome 112 of the transparent material and raise the internal temperature of the chamber 100. That is, the inside of the chamber 100 can be heated mainly by a radiant heating method.

상기 가열장치(400)는 예를 들어 가열램프로 구비될 수 있다. 다만, 이에 한정되지 않고, 유도가열방식, 전기가열방식 기타 다양한 방식의 장치로 구비될 수 있다.The heating device 400 may be, for example, a heating lamp. However, the present invention is not limited to this, and it may be provided by an induction heating system, an electric heating system, or various other apparatuses.

상기한 구조로, 상기 가열장치(400)는 상기 챔버(100)를 가열할 수 있다. 이때, 시간의 경과에 따라 상기 챔버(100)를 가열하는 가열장치(400)의 발열량이 설정된 비율로 증가함으로써, 상기 챔버(100) 내부온도가 증가할 수 있다.With the above structure, the heating device 400 can heat the chamber 100. At this time, the amount of heat generated by the heating device 400 that heats the chamber 100 increases with a lapse of time, thereby increasing the internal temperature of the chamber 100.

냉각장치(500)은 상기 에피택셜 웨이퍼 제조 장치(1000)와 그 내부에 배치되는 챔버(100)가 과도하게 가열되는 것을 방지하기 위해 에피택셜 웨이퍼 제조 장치(1000)와 챔버(100)를 냉각하는 역할을 할 수 있다. 이때, 상기 냉각장치(500)은 예를 들어 냉각팬으로 구비될 수 있다. The cooling apparatus 500 is configured to cool the epitaxial wafer manufacturing apparatus 1000 and the chamber 100 so as to prevent the epitaxial wafer manufacturing apparatus 1000 and the chamber 100 disposed therein from being excessively heated Can play a role. At this time, the cooling device 500 may be provided as a cooling fan, for example.

상기 냉각장치(500)은 제어부(300)에 의해 피드백 제어되고, 냉각장치(500)이 적절하게 작동함으로써, 상기 에피택셜 웨이퍼 제조 장치(1000)와 상기 챔버(100)는 과도하게 가열되지 않고, 설정된 온도범위를 유지할 수 있다.The cooling apparatus 500 is feedback controlled by the control unit 300 and the cooling apparatus 500 operates appropriately so that the epitaxial wafer manufacturing apparatus 1000 and the chamber 100 are not excessively heated, The set temperature range can be maintained.

제어부(300)는 상기 에피택셜 웨이퍼 제조 장치(1000)에 그 내부에 배치되는 챔버(100) 기타 앞에서 설명한 장치들의 작동을 제어하는 역할을 할 수 있다. 즉, 상기 제어부(300)는 에피택셜 웨이퍼 제조 장치(1000)에 구비되는 상기한 각종 장치들과 전기적으로 연결되어 상기 장치들을 전체적으로 제어할 수 있다.The control unit 300 may control the operations of the chamber 100 and other devices described above disposed in the epitaxial wafer manufacturing apparatus 1000. That is, the control unit 300 may be electrically connected to the various devices provided in the epitaxial wafer manufacturing apparatus 1000 to control the devices as a whole.

도 5는 본 발명의 일 실시예에 따른 챔버(100) 작동방법을 나타낸 순서도이다.5 is a flowchart illustrating a method of operating the chamber 100 according to an embodiment of the present invention.

실시예의 챔버(100) 작동방법은 쿨 다운(Cool down) 단계(S100), EPD(End Point Defect) Temp 설정 단계(S200), Depo temp 제어 단계(S310), Depo power 제어 단계(S320) 및 ESFQR 제어 단계(S400)를 포함할 수 있다.The method of operating the chamber 100 of the embodiment may include a cooling down step S100, an end point defect temp setting step S200, a depot temp control step S310, a depower power control step S320, and an ESFQR And a control step S400.

쿨 다운 단계(S100)에서는, 클린 레시피에 의하여 냉각 장치(500)가 챔버(100) 내부를 냉각 할 수 있다. 이때, 상기 쿨 다운 단계(S100)는 상기 챔버(100) 내부온도를 조절함으로써 상기 챔버(100)의 1st run 및 2nd ~ 5th run 간의 공정 온도를 유지할 수 있다.In the cooldown step S100, the cooling apparatus 500 can cool the inside of the chamber 100 by the clean recipe. At this time, the cooldown step S100 can maintain the process temperature between the 1st run and the 2nd through 5th run of the chamber 100 by adjusting the internal temperature of the chamber 100.

상기 쿨 다운 단계(S100)에서 상기 챔버(100) 내부온도를 예를 들어, 640 내지 670로 유지할 수 있다. 이러한 온도범위 유지는 제어부(300)가 상기 가열장치(400) 및 냉각장치(500)의 출력을 제어함으로써 가능하다.In the cooldown step S100, the internal temperature of the chamber 100 may be maintained at 640 to 670, for example. This temperature range maintenance is possible by the control unit 300 controlling the output of the heating device 400 and the cooling device 500. [

쿨 다운 단계(S100)는 초기에는 챔버(100) 내부온도가 급격하게 감소하는 cool 구간과 상기 cool 단계 이후 챔버(100) 내부온도가 점진적으로 감소하는 쿨 다운 구간이 존재할 수 있다.In the cooldown step S100, there may be a cool section in which the internal temperature of the chamber 100 rapidly decreases at the beginning and a cool down section in which the internal temperature of the chamber 100 gradually decreases after the cool step.

상기 EPD Temp 설정 단계(S200)에서 쿨 다운 단계(S100) 후의 온도 즉, 1st run의 EPD Temp를 일정한 온도로 조절하는 경우, 에피층 증착공정에서 멀티런 레시피에 의한 ESFQR이 차이를 줄일 수 있고, 이에 따라, 에피층이 형성된 웨이퍼(10) 완제품의 Edge Flatness 품질 차이 개선할 수 있는 이점이 있다.When the EPD Temp of the temperature after the cooldown step S100 in the EPD Temp setting step S200 is adjusted to a constant temperature, the ESFQR due to the multi-run recipe may be reduced in the epi- Thus, there is an advantage that the edge flatness quality difference of the finished product of the wafer 10 on which the epi layer is formed can be improved.

상기 EPD Temp는 상기 클린 레시피에 의하여 챔버의 내부온도가 타겟온도를 유지하도록 냉각된 상태에서 상기 웨이퍼(10)가 상기 챔버 내부로 인입되는 때의 온도일 수 있다.The EPD Temp may be the temperature at which the wafer 10 is drawn into the chamber while the internal temperature of the chamber is cooled to maintain the target temperature by the clean recipe.

상기 EPD Temp 설정 단계(S200)는 상기 제어부(300)가 상기 파이로미터(200)로부터 수신하는 상기 챔버(100) 내부온도에 따라 상기 가열장치(400)의 발열량을 피드백 제어하여 상기 챔버(100) 내부온도를 타겟온도로 유지할 수 있다. 상기 타겟온도는 쿨 다운 단계 이후 챔버(100)의 내부온도인 동시에 멀티런에 대응하여 에피층 증착공정을 시작하는 온도일 수 있다. 이를 통해 상기 챔버(100)의 내부 온도를 제어할 수 있으므로, 웨이퍼의 ESFQR을 관리 할 수 있을 것이다.The EPD Temp setting step S200 may include feedback control of the calorific value of the heating device 400 according to the internal temperature of the chamber 100 received from the pyrometer 200 by the controller 300, ) The internal temperature can be maintained at the target temperature. The target temperature may be the temperature inside the chamber 100 after the cooldown step and the temperature at which the epilayer deposition process is started corresponding to the multi-run. Accordingly, the internal temperature of the chamber 100 can be controlled, so that the ESFQR of the wafer can be managed.

상기 Depo temp 제어 단계(S310) 및 상기 Depo power 제어 단계(S320)에서는 상기 가열장치(400)에 의해 상기 챔버(100) 내부가 가열되고, 상기 냉각장치(500)에 의해 상기 챔버(100) 내부가 냉각될 수 있다. 따라서, 상기 각 단계에서는 상기 가열장치(400)의 발열량을 적절히 제어하고, 상기 냉각 장치(500)의 구동에 의하여 상기 챔버(100) 내부온도를 변경할 수 있다.In the depot temp control step S310 and the depower power control step S320, the inside of the chamber 100 is heated by the heating device 400, and the inside of the chamber 100 is heated by the cooling device 500, Can be cooled. Accordingly, in each of the above-described steps, the amount of heat generated by the heating device 400 can be appropriately controlled and the temperature inside the chamber 100 can be changed by driving the cooling device 500.

상기 Depo temp 제어 단계(S310)는 상기 1st run에 따른 챔버 내부온도와 기타 run에 따른 챔버 내부온도의 차이가 기 설정된 값 이내가 되도록 제어할 수 있다. 실시예에 따라, 상기 Depo temp 제어 단계(S310)는 1st Run 챔버 내부 온도와 기타 Run의 챔버 내부 온도 차이를 ±0.5도 이내로 제어할 수 있다. 상기 Depo temp 제어 단계(S310)에서 상기 1st run의 EPD Temp를 2nd ~ 5th run의 타겟온도와 동일하게 하면, 이를 통하여, 웨이퍼(10)의 ESFQR을 관리 할 수 있을 것이다.The depot temp control step (S310) may control the difference between the chamber internal temperature according to the first run and the chamber internal temperature according to other runs to be within a predetermined value. According to the embodiment, the depot temp control step (S310) may control the difference between the internal temperature of the first run chamber and the internal temperature of the chamber of the other run to within ± 0.5 degrees. If the EPD Temp of the 1st run is made equal to the target temperature of 2nd to 5th run in the Depo temp control step (S310), ESFQR of the wafer 10 can be managed through this.

상기 Depo power 제어 단계(S320)는 상기 1st run과 기타 run 간의 챔버 내부의 Depo power 차이가 기 설정된 값 이내가 되도록 제어할 수 있다. 실시예에 따라, 상기 Depo power 제어 단계(S320)는 상기 1st run과 기타 run 간의 Depo Power를 ±0.1kw 이내로 제어할 수 있다.The depower power control step S320 may control the difference in the depot power within the chamber between the first run and the other run to be within a predetermined value. According to an embodiment, the depower power control step (S320) may control the depower power between the 1st run and the other run to be within ± 0.1 kW.

상기 ESFQR 제어 단계(S400)는 이 상기 Depo temp 제어 단계(S310), Depo power 제어 단계(S320) 중 적어도 하나에 대응하여 제어 될 수 있다. 상기 ESFQR 제어 단계(S400)는 Depo Temp 제어 단계(S310)에 의해서 제어할 수 있다. 상기 ESFQR 제어 단계(S400)는 Depo Power 제어 단계(S320)에 의해서 제어할 수 있다.The ESFQR control step S400 may be controlled in response to at least one of the depot temp control step S310 and the depot power control step S320. The ESFQR control step (S400) can be controlled by the depot temp control step (S310). The ESFQR control step (S400) can be controlled by the depower power control step (S320).

도 6은 본 발명의 일 실시예에 따른 EPD Temp 설정에 따른 챔버의 내부온도를 도시한 도면이다.6 is a diagram illustrating an internal temperature of a chamber according to an EPD Temp setting according to an embodiment of the present invention.

도 6(a)에 도시된 바와 같이, 쿨 다운 단계(S100)에서는, 상기 챔버(100) 내부온도를 급격히 하강시킬 수 있다. 물론, 냉각장치(500)가 동작하더라도 챔버(100) 내부온도가 설정된 온도로 하강되려면 다소 시간이 걸릴 수 있으므로, 상기 EPD Temp 설정 단계(S200)는 클린 레시피 EPD Temp 를 제어하여 1st run과 기타 run의 EPD TEMP가 동일하도록 관리 할 수 있다. 상기 EPD Temp 설정 단계(S200)에서 상기 1st run의 EPD Temp 즉, 클린 레시피 후의 챔버(100)의 온도는 640 내지 670일 수 있다.As shown in FIG. 6 (a), in the cooldown step S100, the internal temperature of the chamber 100 can be rapidly lowered. The EPD Temp setting step S200 may control the clean recipe EPD Temp so that the temperature of the chamber 100 is lowered to the set temperature by the 1st run and the other run Can be controlled so that the EPD TEMP is the same. In the EPD Temp setting step S200, the EPD Temp of the 1st run, that is, the temperature of the chamber 100 after the clean recipe may be 640 to 670.

이하 도 6(b)에 도시된 바와 같이, 챔버(100) 내부온도는 EPD Temp설정에 따라 변경될 수 있다. 쿨 다운 단계(S100) 이후 EPD Temp를 조정함에 따라, 챔버(100) 내의 다음 공정의 시작 온도 즉, 챔버(100)의 온도를 결정할 수 있다.6 (b), the internal temperature of the chamber 100 may be changed according to the EPD Temp setting. By adjusting the EPD Temp after the cooldown step S100, the starting temperature of the next process in the chamber 100, i.e., the temperature of the chamber 100, can be determined.

예를 들어, EPD Temp가 650인 경우, 공정의 Active 단계의 온도는 약 600 일수 있다. 예를 들어, EPD Temp가 750인 경우, 공정의 Active 단계의 온도는 약 680 일수있다. 예를 들어, EPD Temp가 850인 경우, 공정의 Active 단계의 온도는 약 750 일수있다.For example, if EPD Temp is 650, the temperature of the active phase of the process may be about 600. For example, if the EPD Temp is 750, the temperature of the active phase of the process may be about 680. For example, if EPD Temp is 850, the temperature of the active phase of the process may be about 750 days.

도 7은 본 발명의 일 실시예에 따른 EPD에 따른 Delta temp 와 Delta power의 변화를 도시한 도면이다.7 is a graph showing changes in Delta temp and Delta power according to EPD according to an embodiment of the present invention.

도 7(a)에 도시된 바와 같이, 클린 레시피 EPD Temp 를 640~670도로 관리하는 경우, Delta temp 차이를 제어할 수 있다.As shown in Fig. 7 (a), when the clean recipe EPD Temp is controlled at 640 to 670 degrees, the delta temp difference can be controlled.

상기 Delta temp는 1st run과 기타 run 간 챔버(100)의 내부온도 차이일수 있다.The Delta temp may be the internal temperature difference between the first run and the other run chamber 100.

상기 챔버(100)의 Delta temp를 EPD에 따라 일정한 상승율을 가질 수 있다. 상기 Delta Temp는 1st run과 기타 Run간 챔버(100)의 내부온도 차이이다.Delta temp of the chamber 100 may have a constant rate of increase according to the EPD. The Delta Temp is the internal temperature difference between the 1st run and the other Run chamber 100.

상기 EPD TEMP가 650은 경우 제1 챔버의 Delta temp는 0이고, 제2 챔버의 Delta temp는 -10일 수 있다. 상기 EPD TEMP가 750은 경우 제1 챔버의 Delta temp는 +30이고, 제2 챔버의 Delta temp는 +20일 수 있다. 상기 EPD TEMP가 850은 경우 제1 챔버의 Delta temp는 +50이고, 제2 챔버의 Delta temp는 +50일 수 있다. 상기 EPD Temp 증가에 따라 상기 1st run에 따른 챔버 내부온도와 기타 run에 따른 챔버 내부온도의 차이가 증가하는 것을 알 수 있다.If the EPD TEMP is 650, the Delta temp of the first chamber may be zero and the Delta temp of the second chamber may be -10. If the EPD TEMP is 750, the Delta temp of the first chamber may be +30 and the Delta temp of the second chamber may be +20. If the EPD TEMP is 850, the Delta temp of the first chamber may be +50 and the Delta temp of the second chamber may be +50. It can be seen that the difference between the internal temperature of the chamber due to the 1st run and the internal temperature of the chamber due to other runs increases with the EPD Temp increase.

이를 통해, EPD Temp 변화에 따라 각 챔버의 Depo temp가 변경되는 것을 알 수 있다. Thus, it can be seen that the Depo temp of each chamber is changed according to EPD Temp change.

도 7(b)에 도시된 바와 같이, 클린 레시피 EPD Temp 를 640~670도로 관리하는 경우, Delta power 차이를 제어할 수 있다.As shown in FIG. 7 (b), when the clean recipe EPD Temp is controlled at 640 to 670 degrees, the delta power difference can be controlled.

상기 Delta power는 1st run과 기타 Run간 Depo power의 차이일수 있다.The delta power may be the difference between the first run and the other run.

상기 Depo power는, EPD에 따라 상기 챔버(100)를 가열하는 상기 가열장치(400)의 발열량이 설정된 범위에서 유지됨으로써 상기 챔버(100) 내부온도가 선형적으로 증가할 수 있다. 상기 EPD Temp 증가에 따라 상기 1st run과 기타 run 간의 챔버(100) 내부의 Depo power차이가 작아지는 것을 알 수 있다.In the Depo power, the calorific value of the heating device 400 that heats the chamber 100 according to the EPD is maintained within a set range, so that the internal temperature of the chamber 100 can be linearly increased. It can be seen that the difference in the depot power within the chamber 100 between the first run and the other run decreases with the EPD Temp increase.

따라서, 상기 Depo temp 제어 단계(S310)는 상기 1st run에 따른 챔버(100) 내부온도와 기타 run에 따른 챔버(100) 내부온도의 차이가 기 설정된 값 이내가 되도록 제어할 수 있다.Therefore, the depot temp control step S310 may control the difference between the internal temperature of the chamber 100 according to the first run and the internal temperature of the chamber 100 according to the other run to be within a preset value.

이를 위해, 상기 Depo temp 제어 단계(S310)는 상기 EPD Temp를 640~670도로 제어하여, Delta temp를 ±0.5도 이내로 제어할 수 있다.To this end, the depot temp control step (S310) may control the EPD Temp to 640 to 670 degrees and to control the Delta temp to within +/- 0.5 degree.

상기 챔버(100)의 온도가 차이가 온도로 환산하면 ±0.5도 이내인 경우, 상기 Depo Power 가 ±0.1kw 이내일 수 있다,When the temperature of the chamber 100 is within ± 0.5 degree in terms of temperature, the depower power may be within ± 0.1 kW,

도 8은 본 발명의 일 실시예에 따른 EPD TEMP에 따른 챔버의 내부온도 및 Depo power를 도시한 도면이다.FIG. 8 is a diagram showing an internal temperature and a depo power of a chamber according to EPD TEMP according to an embodiment of the present invention.

도 8(a)를 참조하면, EPD TEMP가 550인 경우 EPD TEMP와 타겟온도의 차이가 -60 일 수 있다. 이때, 1st run과 기타 run과의 Depo power 차이는 +1.0kw가 날 수 있다.Referring to FIG. 8 (a), when the EPD TEMP is 550, the difference between the EPD TEMP and the target temperature may be -60. At this time, the difference in the power between the 1st run and the other run can reach + 1.0kw.

도 8(b)를 참조하면, EPD TEMP가 650인 경우 EPD TEMP와 타겟온도의 차이는 없을 수 있다. 이때, 1st run과 기타 run과의 Depo power 차이 역시 없을 수 있다.Referring to FIG. 8 (b), when the EPD TEMP is 650, there may be no difference between the EPD TEMP and the target temperature. At this time, there may be no difference in the power between the 1st run and the other run.

실시예에 따라, EPD TEMP가 640도 이하가 되면 Depo 공정 시, 1st run과 기타 run과의 Power가 +0.1kw이상 될 수 있다. EPD TEMP가 670도 이상이 되면 Depo 공정 시, 1st run과 기타 run과의 Power가 -0.1kw 이하 될 수 있다.According to the embodiment, when the EPD TEMP is less than 640 degrees, the power of the 1st run and the other run can be + 0.1 kw or more during the depo process. When the EPD TEMP is more than 670 degrees, the power of the 1st run and the other run may be less than -0.1kw during the depo process.

도 8(c)를 참조하면, EPD TEMP가 750인 경우 EPD TEMP와 타겟온도의 차이가 +20 일 수 있다. 이때, 1st run과 기타 run과의 Depo power** 차이는 -0.5kw가 날 수 있다.Referring to FIG. 8 (c), when the EPD TEMP is 750, the difference between the EPD TEMP and the target temperature may be +20. At this time, the difference between the 1st run and the other run can be -0.5kw.

도 8(d)를 참조하면, EPD TEMP가 850인 경우 EPD TEMP와 타겟온도의 차이가 +50 일 수 있다. 이때, 1st run과 기타 run과의 Depo power 차이는 -1.0kw가 날 수 있다.Referring to FIG. 8 (d), when the EPD TEMP is 850, the difference between the EPD TEMP and the target temperature may be +50. At this time, the difference between the 1st run and the other run can be -1.0kw.

도 9는 본 발명의 일 실시예에 따른 ESFQR의 개선에 대응하는 그래프를 도시한 도면이다.FIG. 9 is a graph illustrating an improvement of the ESFQR according to an embodiment of the present invention.

도 9를 참조하면, EPD Temp 제어 및 Depo Power 차이 제어에 의하여, 보정 전후의 ESFQR 두께를 도시하고 있다.Referring to FIG. 9, ESFQR thickness before and after correction is shown by EPD Temp control and Depo Power difference control.

보정 제어 전 챔버(100)의 조건은 1st run과 2nd run과의 차이가 0.01 이상이고, 개선 후 챔버(100)의 조건은 1s 공정과 2nd run과의 차이가 0.01 이내인 것을 도시하고 있다. 이를 통해, EPD Temp 제어를 통하여, 챔버(100)의 내부온도 및 Depo power 차이에 의하여 ESFQR이 개선되는 것을 알 수 있다.The condition of the chamber 100 before the correction control is that the difference between the 1st run and the 2nd run is 0.01 or more and the condition of the chamber 100 after the improvement is 0.01 or less between the 1s process and the 2nd run. As a result, it can be seen that the ESFQR is improved by the difference between the internal temperature of the chamber 100 and the depo power through EPD Temp control.

이때, ESFQR 두께는 EPI 두께가 2um인 웨이퍼에 Edge Exclusion 1mm를 적용하여 Radial Length 30mm 기준으로 측정할 수 있다.At this time, the thickness of ESFQR can be measured on a radial length of 30 mm by applying 1 mm of edge exclusion to a wafer having an EPI thickness of 2 μm.

Figure pat00001
Figure pat00001

상기 표1을 참조하면, 클린 레시피의 EPD Temp가 640도 이하인 경우 Depo 공정 시, 1st run과 기타 run과의 power Gap은 +0.1kw 이상이고, 1st run과 기타 run과의 ESFQR Gap은 2mm 초과 일 수 있다.Referring to Table 1, when the EPD Temp of the clean recipe is 640 degrees or less, the power gap between the 1st run and the other runs is + 0.1 kw or more in the depo process, the ESFQR gap between the 1st run and the other runs exceeds 2 mm .

클린 레시피의 EPD Temp가 640도 내지 670도인 경우, 1st run과 기타 run과의 power Gap은 -0.1kw ~ 0.1kw 이고, 1st run과 기타 run과의 ESFQR Gap은 2mm 이하 일 수 있다.When the EPD Temp of the clean recipe is 640 to 670 degrees, the power gap between the 1st run and the other run is -0.1 kw to 0.1 kw, and the ESFQR gap between the 1st run and the other run may be less than 2 mm.

클린 레시피의 EPD Temp가 670도 이상인 경우, 1st run과 기타 run과의 power Gap은 -0.1kw 이하이고, 1st run과 기타 run과의 ESFQR Gap은 2mm 초과 일 수 있다.If the EPD Temp of the clean recipe is more than 670 degrees, the power gap between the 1st run and the other run is less than -0.1kw, and the ESFQR gap between the 1st run and the other run may be more than 2mm.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

1000: 에피택셜 웨이퍼 제조 장치 10: 웨이퍼
100: 챔버 200: 파이로미터
300: 제어부 400: 가열장치
500: 냉각유닛1000: epitaxial wafer manufacturing apparatus 10: wafer
100: chamber 200: pyrometer
300: control unit 400: heating device
500: Cooling unit

Claims (10)

클린 레시피에 따라 챔버의 온도를 낮추는 쿨 다운(Cool down) 단계;
상기 챔버의 EPD(End Point Defect) Temp를 설정하는 단계;
상기 EPD Temp에 대응하여 Depo Temp를 제어하는 단계;
상기 EPD Temp에 대응하여 Depo power를 제어하는 단계; 및
상기 depo temp 제어, depo power 제어 중 적어도 하나에 대응하여 ESFQR(Edge flatness metric, Sector based, Front surface referenced, Site Front least sQuaresRange)을 제어하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법.A cool down step of lowering the temperature of the chamber according to the clean recipe;
Setting an EPD (End Point Defect) Temp of the chamber;
Controlling Depo Temp in response to the EPD Temp;
Controlling a depo power corresponding to the EPD Temp; And
Controlling an edge flatness metric (ESFQR) based on at least one of the depo temp control and the depot power control. 제1항에 있어서,
상기 EPD Temp 설정 단계는 챔버의 내부온도를 측정하고, 상기 챔버의 내부온도를 타겟온도에 도달하도록 설정하는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the EPD Temp setting step measures an internal temperature of the chamber and sets the internal temperature of the chamber to reach a target temperature. 제 2항에 있어서,
상기 EPD Temp는 상기 쿨 다운 단계에 이후 웨이퍼가 상기 챔버 내부로 인입되는 때의 온도인 에피택셜 웨이퍼 제조 방법.3. The method of claim 2,
Wherein the EPD Temp is the temperature at which the wafer is then drawn into the chamber after the cooldown step. 제 2항에 있어서,
상기 타겟온도는 멀티런에 대응하여 에피층 증착공정을 시작하는 온도인 에피택셜 웨이퍼 제조 방법.3. The method of claim 2,
Wherein the target temperature is a temperature at which the epitaxial layer deposition process is initiated corresponding to the multi-run. 제 1항에 있어서,
상기 EPD Temp 설정 단계는 상기 EPD Temp를 640 내지 670으로 설정하는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the EPD Temp setting step sets the EPD Temp to 640-670. 제1항에 있어서,
상기 Depo temp 제어 단계는 상기 1st run에 따른 챔버 내부온도와 기타 run에 따른 챔버 내부온도의 차이가 기 설정된 값 이내가 되도록 제어되는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the control of the depo temp is controlled such that a difference between an internal chamber temperature according to the first run and a chamber internal temperature according to other runs is controlled to be within a preset value. 제 1항에 있어서,
상기 Depo temp 제어 단계는 상기 1st Run 과 기타 Run 간의 챔버 내부 온도 차이를 0.5도 이내로 제어하는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the Depo temp control step controls the chamber internal temperature difference between the 1st run and the other Run to be within 0.5 degree. 제1항에 있어서,
상기 Depo power 제어 단계는 상기 1st run과 기타 run 간의 챔버 내부의 Depo power 차이가 기 설정된 값 이내가 되도록 제어되는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the depower power control step is controlled such that a difference in depot power within a chamber between the first run and the other run is within a predetermined value. 제 1항에 있어서,
상기 Depo power 제어 단계는 상기 1st run과 기타 run 간의 Depo Power를 0.1kw 이내로 제어하는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the depo power control step controls the depo power between the first run and the other run to be within 0.1 kw. 제 1 항에 있어서,
상기 ESFQR 제어 단계는 상기 1st run과 기타 run 간의 ESFQR 차이를 2nm 이내로 제어하는 에피택셜 웨이퍼 제조 방법.The method according to claim 1,
Wherein the ESFQR control step controls an ESFQR difference between the 1st run and the other run to within 2 nm.
KR1020170101514A 2017-08-10 2017-08-10 Method for manufacturing epitaxial wafers KR20190017152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170101514A KR20190017152A (en) 2017-08-10 2017-08-10 Method for manufacturing epitaxial wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170101514A KR20190017152A (en) 2017-08-10 2017-08-10 Method for manufacturing epitaxial wafers

Publications (1)

Publication Number Publication Date
KR20190017152A true KR20190017152A (en) 2019-02-20

Family

ID=65561815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101514A KR20190017152A (en) 2017-08-10 2017-08-10 Method for manufacturing epitaxial wafers

Country Status (1)

Country Link
KR (1) KR20190017152A (en)

Similar Documents

Publication Publication Date Title
KR100481113B1 (en) Wafer heating device and method of controlling the same
JP2003531489A (en) Method and apparatus for heat treating a wafer
US7582160B2 (en) Silicone single crystal production process
JP2015124127A (en) Method of lifting single crystal
EP1315854B1 (en) Apparatus and method for cleaning a bell jar in a barrel epitaxial reactor
JP5920156B2 (en) Epitaxial wafer manufacturing method
US7767020B2 (en) Method for manufacturing single crystal semiconductor
KR101862157B1 (en) Method and apparatus for manufacturing silicon monocrystalline ingot
KR101810645B1 (en) Chamber operating method
CN112466775A (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
KR20190017152A (en) Method for manufacturing epitaxial wafers
KR20180028254A (en) Chamber operating method
JP5181171B2 (en) Semiconductor single crystal manufacturing method
KR101056363B1 (en) Heat treatment apparatus of semiconductor substrate and its method
JP5378779B2 (en) Epitaxial wafer manufacturing method
KR100239405B1 (en) Semiconductor fabricating system
KR101540567B1 (en) Single crystalline ingots, method and apparatus for manufacturing the ingots
WO2020209780A1 (en) Device and method to provide planarity of a wafer during growth
TWI832759B (en) Method for growing silicon single crystal, method for manufacturing silicon wafer and single crystal pulling device
CN111128696A (en) Method for producing epitaxial silicon wafer and epitaxial silicon wafer
CN219137005U (en) Vertical film forming device capable of stably controlling temperature and improving wafer growth uniformity
KR20220140263A (en) Appratus for processing substrate and method for processing substrate
JP2000077346A (en) Heat treatment apparatus
KR20190084675A (en) Apparatus and method for silicon single crystal growth
KR20230119435A (en) Apparatus for growing silicon single crystal ingot

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application