JP5378779B2 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP5378779B2 JP5378779B2 JP2008315108A JP2008315108A JP5378779B2 JP 5378779 B2 JP5378779 B2 JP 5378779B2 JP 2008315108 A JP2008315108 A JP 2008315108A JP 2008315108 A JP2008315108 A JP 2008315108A JP 5378779 B2 JP5378779 B2 JP 5378779B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- epitaxial wafer
- susceptor
- epitaxial
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 75
- 239000010703 silicon Substances 0.000 claims abstract description 75
- 238000001816 cooling Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 34
- 238000013517 stratification Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 141
- 229910052736 halogen Inorganic materials 0.000 description 16
- 150000002367 halogens Chemical class 0.000 description 16
- 230000007547 defect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000012888 cubic function Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体の集積回路素子等に使用されるエピタキシャルウェーハの製造方法に関し、特に、エピタキシャル成長の際にウェーハの温度を制御するエピタキシャルウェーハの製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial wafer used for a semiconductor integrated circuit element or the like, and more particularly to a method for manufacturing an epitaxial wafer for controlling the temperature of the wafer during epitaxial growth.
シリコン半導体による集積回路素子(デバイス)の高密度化傾向は、急速に進行しており、デバイスを形成させるシリコンウェーハの品質への要求は、ますます厳しくなっている。つまり、集積が高密度化するほど回路は繊細となるので、リーク電流の増大やキャリアのライフタイム短縮原因となる、転位などの結晶欠陥は、これまでよりはるかに厳しく制限される。 The trend toward higher density of integrated circuit elements (devices) using silicon semiconductors is rapidly progressing, and the requirements for the quality of silicon wafers that form devices are becoming increasingly severe. In other words, the higher the integration density, the more delicate the circuit, and crystal defects such as dislocations that cause an increase in leakage current and a reduction in carrier lifetime are much more severely limited than before.
エピタキシャルウェーハの製造において、一般に、基板となる単結晶シリコンウェーハをサセプターの上に置き、基板となるシリコンウェーハ及び周辺部品を清浄にし、該基板の表面を、シランまたはトリクロロシランのようなシリコン源に約800℃またはそれ以上で暴露して、前記表面にシリコンのエピタキシャル層を成長させる。所定の厚さのエピタキシャル層を成長させた後、原料ガスの供給を止め、エピタキシャル層を積んだシリコンウェーハの温度を下げて、チャンバー内から取出して、このエピタキシャルウェーハが次の工程に供給されるようにする。この一連の製造工程において、コンタミや、転位などの結晶欠陥を生じさせないように細心の注意が払われる。 In the production of an epitaxial wafer, generally, a single crystal silicon wafer serving as a substrate is placed on a susceptor, the silicon wafer serving as a substrate and peripheral components are cleaned, and the surface of the substrate is placed in a silicon source such as silane or trichlorosilane. An epitaxial layer of silicon is grown on the surface by exposure at about 800 ° C. or higher. After growing an epitaxial layer with a predetermined thickness, the supply of the source gas is stopped, the temperature of the silicon wafer loaded with the epitaxial layer is lowered, and the silicon wafer is taken out from the chamber, and this epitaxial wafer is supplied to the next step. Like that. In this series of manufacturing processes, great care is taken not to cause crystal defects such as contamination and dislocations.
エピタキシャル層の成長は、温度に大きく影響されるので、温度制御は重要である。また、シリコンウェーハの主表面/裏面間の温度勾配が急となる場合には、シリコンウェーハに反りを引き起こすおそれがある。たとえ反りが生じない場合であっても、ウェーハ内にスリップ転位という結晶欠陥が発生するおそれがある。このため、シリコンウェーハの主表面にエピタキシャル層を成長させる際に、原料ガスを徐々に加えて急激な温度低下を防止し、サセプターに働きかける高周波誘導加の出力を制御し、サセプターからシリコンウェーハへの熱の移動を制限している(例えば特許文献1)。 Since the growth of the epitaxial layer is greatly affected by temperature, temperature control is important. Further, when the temperature gradient between the main surface and the back surface of the silicon wafer becomes steep, there is a possibility that the silicon wafer is warped. Even if warpage does not occur, crystal defects called slip dislocations may occur in the wafer. For this reason, when an epitaxial layer is grown on the main surface of the silicon wafer, a source gas is gradually added to prevent a rapid temperature drop, and the output of high-frequency induction applied to the susceptor is controlled, and the susceptor to the silicon wafer is controlled. The movement of heat is limited (for example, Patent Document 1).
ところで、半導体ウェーハをRTA装置により所定温度で熱処理する工程を有する半導体ウェーハの製造方法において、前記半導体ウェーハの少なくとも半導体ウェーハを支持する支持治具との接触部分の温度が、半導体ウェーハの中心部の温度よりも3〜20℃低くなる様に制御した状態で熱処理を行い、スリップ転位の発生を抑制する技術が開示されている(特許文献2)。
しかしながら、特許文献1の温度制御は、キャリアガス及び/又は原料ガスの流量及び高周波誘導加等の出力を同時に制御する場合に有効な手段であるが、流量が変化しない場合やその他のヒータ(例えば、ハロゲンランプ)による加熱を行う場合には、そのまま適用することができず、また、サセプターからの加熱により半導体ウェーハを加熱するため温度調整の制御が容易ではない。一方、特許文献2では、もっぱら半導体ウェーハの中心部と、支持治具との接触部分(その外周部)との温度差を所定の温度範囲に限ることにより、接触部の転位発生と、中心部と外周部との温度差に起因する転位発生とを抑制することを目的としており、その他の要因で生じ得る転位の発生を有効に抑制することができない。
However, the temperature control in Patent Document 1 is an effective means for simultaneously controlling the flow rate of the carrier gas and / or the raw material gas and the output such as high-frequency induction, but the flow rate does not change or other heaters (for example, , A halogen lamp) cannot be applied as it is, and the semiconductor wafer is heated by heating from the susceptor, so that the temperature adjustment is not easy to control. On the other hand, in
そこで、本発明者は、基板となるシリコンウェーハの主表面にエピタキシャル層を成長させるエピタキシャルウェーハ製造方法において、外周部、特にサセプターとの接触部近傍を鋭意研究し、転位発生の原因を突き止め、それを防止することにより転位発生を有効に防止し可能な本発明を完成するに至った。即ち、エピタキシャルウェーハとサセプターとの接触部における転位発生を抑制可能なエピタキシャルウェーハの製造方法、製造装置、その部品を提供することを目的とする。 In view of this, the inventor has eagerly studied the outer peripheral portion, particularly in the vicinity of the contact portion with the susceptor, in an epitaxial wafer manufacturing method in which an epitaxial layer is grown on the main surface of a silicon wafer serving as a substrate. Thus, the present invention has been completed, which can effectively prevent the occurrence of dislocations. That is, an object of the present invention is to provide an epitaxial wafer manufacturing method, a manufacturing apparatus, and its components capable of suppressing the occurrence of dislocation at the contact portion between the epitaxial wafer and the susceptor.
サセプターに載置され、基板となるシリコンウェーハの主表面にエピタキシャル層を成長させるエピタキシャルウェーハ製造方法によって製造されるシリコンウェーハが、外周部、特にサセプターとの接触部を起点とする転位が見つけられた。これは、外周部近傍における応力に起因すると考えられたが、より詳しくは、シリコンウェーハ及びサセプターの接触部(及びその近傍)の高い温度差によることが分かった。この温度差は、該シリコンウェーハの外周部(又はその近傍)で生じるものである。 Dislocations originating from the outer periphery, particularly the contact with the susceptor, were found in the silicon wafer manufactured by the epitaxial wafer manufacturing method that is mounted on the susceptor and grows an epitaxial layer on the main surface of the silicon wafer that becomes the substrate. . This was thought to be due to the stress in the vicinity of the outer peripheral portion, but more specifically, it was found to be due to a high temperature difference between the contact portion (and the vicinity) of the silicon wafer and the susceptor. This temperature difference occurs at the outer peripheral portion (or the vicinity thereof) of the silicon wafer.
一般に、エピタキシャルウェーハの製造方法において、基板となるシリコンウェーハの主表面の温度は放射温度計等でモニターされるが、装置の構造上、外周部近傍でのモニターは容易ではない。従って、該シリコンウェーハの中央部の温度によりエピタキシャルウェーハの温度と理解されてきた。ところで、ウェーハ面内における温度分布は、エピタキシャル成長速度等に影響を及ぼすため、中心部と外周部での温度管理は、エピタキシャル成長の際には注意して行われる。つまり、エピタキシャル成長工程では、該シリコンウェーハの中央部の温度管理で十分な処置が取られている。 In general, in the method for manufacturing an epitaxial wafer, the temperature of the main surface of a silicon wafer serving as a substrate is monitored by a radiation thermometer or the like, but it is not easy to monitor in the vicinity of the outer periphery due to the structure of the apparatus. Therefore, it has been understood that the temperature of the epitaxial wafer is based on the temperature of the central portion of the silicon wafer. By the way, since the temperature distribution in the wafer surface affects the epitaxial growth rate and the like, the temperature management in the central portion and the outer peripheral portion is carefully performed during the epitaxial growth. That is, in the epitaxial growth process, sufficient measures are taken by temperature control at the center of the silicon wafer.
しかるに、エピタキシャル成長工程で十分な温度管理がなされていても、得られたエピタキシャルウェーハに転位等の欠陥が外周部において発生することがあった。そこで、鋭意研究を続けたところ、エピタキシャル成長後に、エピタキシャルウェーハを冷却する工程で、シリコンウェーハ及びサセプターの接触部における温度差が大きい場合、かかる欠陥が生じることを見出した。即ち、エピタキシャル成長中には、該シリコンウェーハ及びサセプターの温度に差があまりないため接触部の温度差はあまりないところ、該シリコンウェーハ及びサセプターの冷却過程では、該シリコンウェーハとサセプターとの冷え方の違いにより両者に大きな温度差が生じ、それが互いの接触部(及び近傍)における大きな温度差となるのである。 However, even if sufficient temperature control is performed in the epitaxial growth step, defects such as dislocations may occur in the outer peripheral portion of the obtained epitaxial wafer. Therefore, as a result of intensive research, it was found that, in the process of cooling the epitaxial wafer after epitaxial growth, such a defect occurs when the temperature difference at the contact portion between the silicon wafer and the susceptor is large. That is, during the epitaxial growth, there is not much difference between the temperatures of the silicon wafer and the susceptor, so there is not much temperature difference between the contact portions. In the cooling process of the silicon wafer and susceptor, how to cool the silicon wafer and the susceptor. Due to the difference, a large temperature difference occurs between the two, which becomes a large temperature difference in the contact portion (and the vicinity) of each other.
特に、該シリコンウェーハ及びサセプターの中央部は随時モニターされているため、冷却工程でも大きな温度差が生じないような工夫がなされるかもしれないが、該シリコンウェーハの中央部と外周部とでは、冷却工程において比較的大きな温度差がありえる。一方、該サセプターにおいては、中央部と外周部とでは温度差が比較的小さい。そのため、該シリコンウェーハの中央部のみをモニターしただけでは、互いの接触部(及び近傍)における大きな温度差を把握できない。 In particular, since the central portion of the silicon wafer and the susceptor is monitored from time to time, it may be devised that a large temperature difference does not occur even in the cooling process, but at the central portion and the outer peripheral portion of the silicon wafer, There can be relatively large temperature differences in the cooling process. On the other hand, in the susceptor, the temperature difference between the central portion and the outer peripheral portion is relatively small. Therefore, it is impossible to grasp a large temperature difference between the contact portions (and the vicinity) only by monitoring only the central portion of the silicon wafer.
そこで、エピタキシャル成長後の冷却工程において、シリコンウェーハの外周部の温度をモニターし、この温度と同時にモニターされるサセプターの温度(中央部、周辺部での温度差があまりないとされる。ただし、より望ましくは周辺部の温度)との差を所定の値以下にするように冷却工程を温度管理する。より具体的には、離隔したところから熱を奪うことは難しいので、熱を加えるためのハロゲンランプ等の外部ヒータの出力を適宜制御する。ここで、この冷却工程における該シリコンウェーハの中央部の温度と、外周部の温度との関係は放熱及び加熱環境が同じであれば一定と考えられるので、両者の関係を予め求めておき、測定が比較的容易な中央部の温度から外周部の温度が得られる予測方法を用いて該シリコンウェーハの中央部の温度によって外周部の温度を計算して得ることもできる。これにより測定が比較的容易な該シリコンウェーハの中央部の温度をモニターするだけで、外周部の温度をモニターでき、上記外部ヒータの出力の制御を適切に行うことができる。 Therefore, in the cooling process after epitaxial growth, the temperature of the outer peripheral portion of the silicon wafer is monitored, and the temperature of the susceptor monitored simultaneously with this temperature (the temperature difference between the central portion and the peripheral portion is not so much. The temperature of the cooling process is preferably controlled so that the difference between the temperature and the temperature of the peripheral portion is preferably a predetermined value or less. More specifically, since it is difficult to remove heat from a remote location, the output of an external heater such as a halogen lamp for applying heat is appropriately controlled. Here, since the relationship between the temperature at the center of the silicon wafer and the temperature at the outer periphery in this cooling step is considered constant if the heat dissipation and heating environment are the same, the relationship between the two is determined in advance and measured. However, it is also possible to calculate the temperature of the outer peripheral portion by the temperature of the central portion of the silicon wafer by using a prediction method that obtains the temperature of the outer peripheral portion from the temperature of the central portion that is relatively easy. As a result, the temperature of the outer peripheral portion can be monitored only by monitoring the temperature of the center portion of the silicon wafer, which is relatively easy to measure, and the output of the external heater can be appropriately controlled.
より具体的には、以下のような方法を提供することができる。
(1)実質的に水平状態に配されるサセプターに載置されたシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法において、前記エピタキシャル層の成長工程と、前記エピタキシャル層を備えるエピタキシャルウェーハを冷却する冷却工程と、を含み、前記冷却工程は、該エピタキシャルウェーハの外周部の温度を計測する工程と、前記サセプターの温度を計測する工程と、計測された前記外周部の温度と前記サセプターの温度との差が所定の範囲内となるように、少なくとも前記サセプター又は前記エピタキシャルウェーハを加熱できるヒータを制御する工程と、を含むことを特徴とするエピタキシャルウェーハの製造方法を提供することができる。
More specifically, the following method can be provided.
(1) In an epitaxial wafer manufacturing method for growing an epitaxial layer on a main surface of a silicon wafer substrate placed on a susceptor arranged in a substantially horizontal state, the epitaxial layer growing step and the epitaxial layer are provided. A cooling step of cooling the epitaxial wafer, wherein the cooling step includes a step of measuring the temperature of the outer peripheral portion of the epitaxial wafer, a step of measuring the temperature of the susceptor, and the measured temperature of the outer peripheral portion. And a step of controlling a heater capable of heating at least the susceptor or the epitaxial wafer so that the difference from the temperature of the susceptor falls within a predetermined range. Can do.
ここで、エピタキシャルウェーハの外周部とは、円板形状のウェーハの直径において、外周から直径の10%までの周縁部分を意味することができる。また、より厳密には、5%までとすることもできる。温度計測は、熱電対、放射温度計等、好ましい如何なる計測手段をも用いることができる。 Here, the outer peripheral portion of the epitaxial wafer can mean a peripheral portion from the outer periphery to 10% of the diameter in the diameter of the disk-shaped wafer. More strictly, it may be up to 5%. Any preferable measuring means such as a thermocouple or a radiation thermometer can be used for the temperature measurement.
(2)実質的に水平状態に配されるサセプターに載置されたシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法において、前記シリコンウェーハ基板の中央部の温度から外周部の温度が得られる予測方法を取得する予備工程と、前記シリコンウェーハ基板の主表面に実際にエピタキシャル層を成長させる成層工程と、を含み、前記成層工程は、前記エピタキシャル層の成長工程と、前記エピタキシャル層を備えるエピタキシャルウェーハを冷却する冷却工程と、を含み、前記冷却工程は、該エピタキシャルウェーハの中央部の温度を計測する工程と、前記サセプターの温度を計測する工程と、計測された前記中央部の温度から前記予測方法により得られる外周部の温度と前記サセプターの温度との差が所定の範囲内となるように、少なくとも前記サセプター又は前記エピタキシャルウェーハを加熱できるヒータを制御する工程と、を含むことを特徴とするエピタキシャルウェーハの製造方法を提供することができる。 (2) In an epitaxial wafer manufacturing method in which an epitaxial layer is grown on a main surface of a silicon wafer substrate placed on a susceptor arranged in a substantially horizontal state, the temperature of the outer peripheral portion is changed from the temperature of the central portion of the silicon wafer substrate. A preliminary process for obtaining a prediction method for obtaining a temperature, and a stratification process for actually growing an epitaxial layer on the main surface of the silicon wafer substrate, wherein the stratification process includes the epitaxial layer growth process and the epitaxial process. Cooling the epitaxial wafer comprising a layer, wherein the cooling step includes a step of measuring a temperature of a central portion of the epitaxial wafer, a step of measuring a temperature of the susceptor, and the measured central portion. The temperature of the outer periphery obtained by the prediction method from the temperature of the susceptor and the temperature of the susceptor Such that the difference is within a predetermined range, it is possible to provide a method for producing an epitaxial wafer which comprises a step of controlling a heater capable of heating at least the susceptor or the epitaxial wafer, a.
ここで、シリコンウェーハ基板の中央部とは、エピタキシャル層を含むシリコンウェーハ基板が持つ円形状の中心から、直線で計って直径の10%以下の距離の範囲内を意味することができる。また、より厳密には、5%以下とすることもできる。シリコンウェーハ基板の中央部の温度から外周部の温度を求める予測方法とは、所定の条件下において中央部の温度から外周部の温度を計算等により求める方法を意味してよい。このとき、回転中心をシリコンウェーハ基板の中心と一致させてシリコンウェーハ基板が回転するため、外周部の温度は均一であると仮定できる。従って、中央部から外周部に向けての温度分布は、シリコンウェーハ基板の厚み方向の温度が均一であると仮定できれば、中心からの距離Lに対する関数[外周部の温度=F(L,中央部の温度)。但し、Lは、0からシリコンウェーハ基板の半径。]として扱うことができる。即ち、シリコンウェーハ基板の熱収支は、シリコンウェーハ表面及びヒータエレメントの放射による熱の出入り、シリコンウェーハ表面を流れるキャリアガスによる対流による冷却効果、サセプター等からの伝達熱等の複雑な熱経路にかかわらず、比較的シンプルな計算式が期待される。例えば、Lに関する3次関数として温度を計算可能となる場合もある。このとき、予備実験では、4以上(より望ましくは5以上)の複数箇所の温度を計測しておき、3次関数の各定数を最小二乗法で求めることが望ましい。 Here, the central portion of the silicon wafer substrate can mean a range of a distance of 10% or less of the diameter measured by a straight line from the circular center of the silicon wafer substrate including the epitaxial layer. More strictly, it can be made 5% or less. The prediction method for obtaining the temperature of the outer peripheral portion from the temperature of the central portion of the silicon wafer substrate may mean a method of obtaining the temperature of the outer peripheral portion from the temperature of the central portion by calculation or the like under a predetermined condition. At this time, since the silicon wafer substrate rotates with the center of rotation coincident with the center of the silicon wafer substrate, it can be assumed that the temperature of the outer peripheral portion is uniform. Accordingly, if the temperature distribution from the central portion toward the outer peripheral portion can be assumed to be uniform in the thickness direction of the silicon wafer substrate, the function of the distance L from the center [the temperature of the outer peripheral portion = F (L, central portion] Temperature). However, L is a radius of the silicon wafer substrate from 0. ]. That is, the heat balance of the silicon wafer substrate is related to a complicated heat path such as heat input and output by radiation of the silicon wafer surface and heater element, cooling effect by convection by the carrier gas flowing on the silicon wafer surface, and heat transfer from the susceptor. A relatively simple calculation formula is expected. For example, the temperature may be calculated as a cubic function related to L. At this time, in the preliminary experiment, it is desirable to measure temperatures at a plurality of locations of 4 or more (more preferably 5 or more) and obtain each constant of the cubic function by the least square method.
(3)前記成長工程直後に前記冷却工程を所定の冷却速度以上で行うことを特徴とする上記(1)又は(2)に記載のエピタキシャルウェーハの製造方法を提供することができる。 (3) The method for producing an epitaxial wafer according to (1) or (2), wherein the cooling step is performed at a predetermined cooling rate or more immediately after the growth step.
(4)前記冷却工程において、前記エピタキシャルウェーハは900℃以上から冷却されることを特徴とする上記(1)から(3)のいずれかに記載のエピタキシャルウェーハの製造方法を提供することができる。 (4) The method for producing an epitaxial wafer according to any one of (1) to (3), wherein the epitaxial wafer is cooled from 900 ° C. or higher in the cooling step.
ここで、900℃以上とあるのは、エピタキシャルウェーハを含むシリコンウェーハにおいて、転位等の結晶欠陥が発生し得る温度以上と考えられるためである。従って、より低い温度で転位等の結晶欠陥が発生し得る場合は、その温度以上からの冷却において、温度制御を行うことが好ましい。また、より高温で移動度が高くなり、転位等の結晶欠陥がより発生し易くなるので、より高温からの冷却において同制御は有効である。しかしながら、シリコンが融解する温度では、このような転位等の結晶欠陥の発生を検討するまでもないので、融点以下の温度からの冷却に意義がある。 Here, the reason why the temperature is 900 ° C. or higher is considered to be higher than a temperature at which crystal defects such as dislocations can occur in a silicon wafer including an epitaxial wafer. Therefore, when crystal defects such as dislocations can occur at a lower temperature, it is preferable to perform temperature control in cooling from that temperature or higher. In addition, since the mobility becomes higher at higher temperatures and crystal defects such as dislocations are more likely to occur, the same control is effective in cooling from higher temperatures. However, there is no need to study the generation of crystal defects such as dislocations at a temperature at which silicon melts, so that cooling from a temperature below the melting point is significant.
(5)前記ヒータは、前記エピタキシャルウェーハの上方、及び/又は、前記サセプターの下方に配置されていることを特徴とする上記(1)から(4)のいずれかに記載のエピタキシャルウェーハの製造方法を提供することができる。 (5) The method for manufacturing an epitaxial wafer according to any one of (1) to (4), wherein the heater is disposed above the epitaxial wafer and / or below the susceptor. Can be provided.
(6)前記冷却工程において、少なくとも前記エピタキシャルウェーハの上方又は前記サセプターの下方に配置されているヒータの出力を実質的に切ることを特徴とする上記(5)に記載のエピタキシャルウェーハの製造方法を提供することができる。 (6) The method for producing an epitaxial wafer according to (5), wherein, in the cooling step, the output of a heater disposed at least above the epitaxial wafer or below the susceptor is substantially cut off. Can be provided.
本発明によれば、冷却工程において発生する転位を有効に防止することができ、欠陥の少ない良好なエピタキシャルウェーハを製造することができる。 According to the present invention, dislocations generated in the cooling process can be effectively prevented, and a good epitaxial wafer with few defects can be manufactured.
次に、本発明の実施の形態について、図面を参照しながら説明する。各図面において同一の構成又は機能を有する構成要素及び相当部分には、同一の符号を付し、その説明は省略する。また、以下の説明では、本発明に係る実施の態様の例を示したに過ぎず、当業者の技術常識に基づき、本発明の範囲を超えることなく、適宜変更可能である。従って、本発明の範囲はこれらの具体例に限定されるものではない。また、これらの図面は、説明のために強調されて表されており、実際の寸法とは異なる場合がある。 Next, embodiments of the present invention will be described with reference to the drawings. In the drawings, components having the same configuration or function and corresponding parts are denoted by the same reference numerals, and description thereof is omitted. Moreover, in the following description, the example of the embodiment which concerns on this invention is shown, and it can change suitably based on the technical common sense of those skilled in the art, without exceeding the range of this invention. Therefore, the scope of the present invention is not limited to these specific examples. Also, these drawings are emphasized for the purpose of explanation, and may differ from actual dimensions.
図1は、本発明の実施形態に関し、エピタキシャルウェーハ製造装置10の概略図である。ほぼ水平に配置された基板としてのシリコンウェーハ12は、ウェーハ支持部材であるサセプター14の接触部14aに、その外周部の接触部12aにおいて接触し、該サセプター14に載置される。この接触部14aは、サセプター14の中央の凹部の内周底部に設けられる段差にあり、少ない接触点(又は線若しくは面積)でシリコンウェーハ12に接触し、サセプター14からの影響を最小限に抑える工夫がされている。シリコンウェーハ12の裏面と、サセプター14の中央の凹部の底面との間には、狭い空間が設けられ、パージガスがこれら部材間の隙間から流入し充填される。
FIG. 1 is a schematic diagram of an epitaxial
このエピタキシャルウェーハ製造装置10のシリコンウェーハ12及びサセプター14からなるコア部分は、上面及び下面において透明な石英ガラスが用いられたチャンバー151に囲まれ、外部から気密的に隔離されている。本図では、上面及び下面の石英ガラスの上方及び下方に、それぞれ2本のハロゲンランプ16が描かれているが、上面の上方のハロゲンランプ16は、シリコンウェーハ12の中心を通る中心軸を軸として回転対称に複数本(例えば32本)配置されている。同様に、下面の下方のハロゲンランプ16は、同じ中心軸を軸として回転対称に複数本(例えば32本)配置されている。ここでは、図示されないが、それぞれのハロゲンランプ16の背後(チャンバー151から遠い側)には、リフレクターが設けられ、ハロゲンランプの放射熱が無駄なく均一に(例えば、シリコンウェーハ12の中央部と外周部で同様な熱量を受けるように)与えられるようにされている。
The core portion composed of the
本図において、チャンバー151の上面の上方及び下面の下方であって、シリコンウェーハ12の中央部に相当する位置に、放射熱温度計200、210が設けられ、矢印202、212によって指し示される中央部の温度が計測される。
In this figure,
図2は、本発明の実施形態に関し、図1と同様なエピタキシャルウェーハ製造装置10を示す概略図である。図1との違いは、チャンバー151の上面の上方及び下面の下方であって、シリコンウェーハ12の外周部に相当する位置に、放射熱温度計220、230が設けられ、矢印222、232によって指し示される外周部の温度が計測されることである。
FIG. 2 is a schematic diagram showing an epitaxial
図1及び2に示すようなエピタキシャルウェーハ製造装置10によって、基板となる単結晶シリコンウェーハの主表面が、シランまたはトリクロロシランのようなシリコン源に約800℃またはそれ以上で暴露され、そこにシリコンのエピタキシャル層を成長させた。このときのエピタキシャル成長条件にはキャリアガスとして水素、原料ガスとしてトリクロロシランを用いた。 1 and 2, the main surface of a single crystal silicon wafer as a substrate is exposed to a silicon source such as silane or trichlorosilane at a temperature of about 800 ° C. or higher, and silicon An epitaxial layer was grown. As epitaxial growth conditions at this time, hydrogen was used as a carrier gas and trichlorosilane was used as a source gas.
図3は、図2の製造装置により、エピタキシャル層を成長させた後、エピタキシャルウェーハを実質的に放冷(ハロゲンランプの出力を最小にしたもの。上面側と下面側の出力比は約4:6。)した場合の、該エピタキシャルウェーハの中央部の温度と、それに相当する位置のサセプター14の温度とを時間の関数として表したグラフである。この図から、エピタキシャルウェーハ12の温度が若干サセプター14の温度より低いことがわかる。図4は、図3の温度計測を行っている際に、図2の製造装置の放射熱温度計220、230で計測した外周部の温度の時間変化を表したものである。冷却開始直前から、エピタキシャルウェーハ12の温度が若干サセプター14の温度より若干低く、更に、冷却工程では、更にその温度差が広がっていることがわかる。このように、該エピタキシャルウェーハの中央部の温度と外周部の温度では、外周部の温度の方が低く、冷却工程での転位発生が懸念される外周部の温度差を評価するためには、外周部の温度を直接計測するか、両者の関係(式)等を予備実験等により予め求めておくことが好ましいことがわかる。
FIG. 3 shows an epitaxial layer grown by the manufacturing apparatus of FIG. 2 and then the epitaxial wafer is allowed to cool substantially (the output of the halogen lamp is minimized. The output ratio between the upper surface side and the lower surface side is about 4: 6) is a graph showing the temperature of the central portion of the epitaxial wafer and the temperature of the
図5は、図1の製造装置により、エピタキシャル層を成長させた後、エピタキシャルウェーハを種々の条件で放冷(ハロゲンランプの出力を数段階で変化。上面側と下面側の出力比も数段階で変化させた。)して外周部の温度を直接計測し、その温度と歪の関係を示すグラフである。 5 shows an epitaxial layer grown by the manufacturing apparatus shown in FIG. 1, and then the epitaxial wafer is allowed to cool under various conditions (the output of the halogen lamp is changed in several stages. The output ratio between the upper surface side and the lower surface side is also several stages. This is a graph showing the relationship between the temperature and strain by directly measuring the temperature of the outer peripheral portion.
このグラフの縦軸は赤外線偏光法(若しくは赤外偏光法)により求めた歪量である。このグラフから明らかなように、外周部での温度差は、プラス/マイナス30℃(マイナス30〜プラス30℃)の範囲内が好ましい。より詳細には、温度差が30℃以下(図中矢印で示す範囲)では、歪が十分小さく、転位の発生が低く抑えられるため好ましい。温度差が10℃以下では、更に小さくなり、より好ましい。 The vertical axis of this graph represents the amount of strain determined by infrared polarization (or infrared polarization). As is apparent from this graph, the temperature difference at the outer periphery is preferably within a range of plus / minus 30 ° C. (minus 30 to plus 30 ° C.). More specifically, a temperature difference of 30 ° C. or less (a range indicated by an arrow in the figure) is preferable because distortion is sufficiently small and occurrence of dislocations can be suppressed low. When the temperature difference is 10 ° C. or less, the temperature difference is further reduced, which is more preferable.
図8は、図5に対応するグラフであり、エピタキシャルウェーハ中央部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差と歪の関係を示すグラフである。このときの冷却条件は、図5の場合と同様である。中央部では温度差がプラス40℃以下、マイナス20℃以上(即ち、プラス40〜マイナス20℃)であることが好ましい。また、中央部の温度差がプラス30℃以下、マイナス10℃以上であることが更に好ましい。 FIG. 8 is a graph corresponding to FIG. 5, and is a graph showing the relationship between the temperature difference and strain of the epitaxial wafer in the central portion of the epitaxial wafer and the susceptor at the position corresponding thereto. The cooling conditions at this time are the same as in FIG. In the central part, it is preferable that the temperature difference is plus 40 ° C. or less and minus 20 ° C. or more (that is, plus 40 to minus 20 ° C.). Moreover, it is more preferable that the temperature difference in the central portion is plus 30 ° C. or less and minus 10 ° C. or more.
図6は、以上のような実験結果に基づき、ハロゲンランプの制御を適宜行い、上述の温度差が5℃以下と小さくなるようにしたときの該エピタキシャルウェーハの外周部の温度と、それに相当する位置のサセプター14の温度とを時間の関数として表したグラフである。ハロゲンランプによる加熱をより多く加えるため、冷却速度は若干遅くなるが、温度差は殆どなく、転位が少ない良好なエピタキシャルウェーハを得ることができる。
FIG. 6 shows the temperature of the outer peripheral portion of the epitaxial wafer when the halogen lamp is appropriately controlled based on the experimental results as described above so that the temperature difference is reduced to 5 ° C. or less, and the temperature corresponds to the temperature. It is the graph which represented the temperature of the
図7は、エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差を30℃とした場合、冷却工程を開始するときの温度と歪との関係を示すグラフである。このグラフから明らかなように、冷却工程の開始の温度が、900℃以下であれば歪は殆どないが、900℃を超えると歪が大きくなる。特に、1050℃以上では、その増加が顕著になっている。これは、転位の発生が高温で起こり易いためであり、低温であれば多少の温度差があっても、転位の発生のおそれは極めて低い。また、転位発生は、温度がまだ高い冷却工程の開始直後の所定の期間内に起こることもわかる。この期間は、開始温度によっても異なるが、少なくとも3秒である。或いは、冷却工程において、エピタキシャルウェーハが1000℃以下、より好ましくは900℃以下となるまでは、温度差を30℃以下に抑えることが好ましい。 FIG. 7 is a graph showing the relationship between the temperature and strain when starting the cooling process when the temperature difference between the epitaxial wafer and the susceptor at the position corresponding to the epitaxial wafer outer peripheral portion is 30 ° C. As is apparent from this graph, there is almost no distortion if the temperature at the start of the cooling step is 900 ° C. or less, but the distortion increases when the temperature exceeds 900 ° C. In particular, the increase is remarkable at 1050 ° C. or higher. This is because the occurrence of dislocations is likely to occur at high temperatures, and the risk of dislocations is extremely low even if there is a slight temperature difference at low temperatures. It can also be seen that the occurrence of dislocation occurs within a predetermined period immediately after the start of the cooling process where the temperature is still high. This period is at least 3 seconds, depending on the starting temperature. Alternatively, in the cooling step, the temperature difference is preferably suppressed to 30 ° C. or lower until the epitaxial wafer reaches 1000 ° C. or lower, more preferably 900 ° C. or lower.
図9は、本発明に使用可能な熱容量を低減させたサセプター140の概略断面図である。上述のサセプター14と同様中央に凹部があり、その内周面の底部に段差が設けられ、その段差に、シリコンウェーハ12の外周部の接触部12aと接触するサセプター140の接触部140aを備える。シリコンウェーハ12の下面とサセプター140の底面との間には狭い空間143が設けられる。このサセプター140では、外周部分142が除去され、熱容量が低く抑えられている。ここで、熱容量とは、比熱(Cp)×密度(ρ)×体積(V)で求めることができ、より具体的には、以下の表1にまとめるシリコン及びグラファイトの物性を用いて試算することができる。
FIG. 9 is a schematic cross-sectional view of a
即ち、シリコンからなるウェーハの体積V(Si)が、グラファイトからなるサセプターの体積V(Su)の約70%となるときに、同じ熱容量となり、単位時間当り同じ量の熱がそれぞれ蓄積されると、同じ速度で昇温することになる。このとき、どちらの材料も100W/m・K以上の高い熱伝導率を持っているので、部材内の温度違いは無視できると仮定している。このように、シリコンウェーハとサセプターの熱容量の異同を考慮し、適切に温度管理(加熱出力の増減、シェーディング、雰囲気ガスの温度調節等)を行うことが好ましい。 That is, when the volume V (Si) of the wafer made of silicon is about 70% of the volume V (Su) of the susceptor made of graphite, the same heat capacity is obtained, and the same amount of heat is accumulated per unit time. The temperature will rise at the same rate. At this time, since both materials have a high thermal conductivity of 100 W / m · K or more, it is assumed that the temperature difference in the member can be ignored. As described above, it is preferable to appropriately perform temperature management (increase / decrease in heating output, shading, temperature adjustment of atmospheric gas, etc.) in consideration of the difference in heat capacity between the silicon wafer and the susceptor.
図10は、エピタキシャルウェーハ製造装置100の概略図である。図中ほぼ中央にシリコンウェーハ12がほぼ水平に配置され、それを載置して支えるサセプター14が支持アーム161につられて回転するように支持される。支持アーム161は、少なくとも3本、回転対称に中心の回転軸162に片持ちで支持されて設けられる(図は4本支持の場合を示す)。回転軸162を囲う円筒形の上下昇降支持軸164には昇降支持アーム163が片持に備えられる。これらのチャンバー内部材は、透明な石英ガラスの下部覆い158及び上部窓150により視認可能に収納される。これらの覆い158及び窓150は、それぞれベースフレーム156及び蓋フレーム152によって気密的に支持される。ベースフレーム156と本体フレーム154の間には、キャリアガス及び原料ガスをチャンバー内に流出させる開口168と、チャンバーからの混合ガスを排出する開口170とが形成される。下方には、ハロゲンランプ16が、放射状に配列され、回転対称となる内側ランプ環及び外側ランプ環からなる二重加熱ヒータを構成する。この内側ランプ環及び外側ランプ環の間には、これらを隔離するようにリフレクター19aが円筒形状で備えられる。また、外側ランプ環の外側にも同様なリフレクター19bが囲むように円筒形状で備えられる。内側ランプ環の更に内側には、上述の上下昇降支持軸164を覆うように上部にテーパー部を持つ円筒形状で備えられたリフレクター20が配置される。これにより、軸部への放射熱が遮断される。これらのハロゲンランプ16の下側(底部)にも、板状のリフレクター18が備えられ、放射熱の有効利用が図られている。
FIG. 10 is a schematic diagram of the epitaxial
上部窓150の上方には、覆い190で全体が覆われた中に、ハロゲンランプ16が同様に放射状に配置されて、回転対称となる二重のランプ環を形成する。ハロゲンランプ16からの直接の放射熱は、上部窓150を通して、シリコンウェーハ12に照射される。覆い190の上部であって、シリコンウェーハ12の中央部の真上の位置に放射熱温度計200が設けられ、矢印202に示すように、シリコンウェーハ12の中央部の温度を計測する。一方、サセプター14の中央部は、放射熱等の光の通り道となる開口を内部に設ける管211が回転軸162の上方に備えられ、図示しない放射熱温度計によりサセプター14の中央部の温度が計測される。
Above the
図10に示すような装置においては、各部材の配置及びその表面状態が、ほぼ一定に保たれるので、シリコンウェーハ12及びサセプター14の放熱特性は、ほぼ一定となる。従って、約1000℃という比較的高温からの放冷においては、かなりの熱が放射によりシリコンウェーハ12及びサセプター14から放出されると考えられるが、その割合は比較的一定であり、装置毎に実験に基づく放冷特性を予め求めておけば、シリコンウェーハ12及びサセプター14の接触部での温度差を小さく保ったまま冷却することができる。そして、そのモニターは、シリコンウェーハ12の中央部の温度測定で求めた温度を、種々の関係式等で換算することにより、各種の温度モニター及びヒータ制御が可能である。
In the apparatus as shown in FIG. 10, since the arrangement of each member and the surface state thereof are kept substantially constant, the heat radiation characteristics of the
10、100 エピタキシャルウェーハ製造装置
12 シリコンウェーハ
12a サセプターとの接触部
14、140 サセプター
14a シリコンウェーハとの接触部
16 ハロゲンランプ
18、19a、19b、20 リフレクター
151 チャンバー
200、210、220、230 放射熱温度計
DESCRIPTION OF SYMBOLS 10,100 Epitaxial
Claims (8)
前記シリコンウェーハ基板の主表面に実際にエピタキシャル層を成長させる成層工程、を含み、
前記成層工程は、
前記エピタキシャル層の成長工程と、
前記エピタキシャル層を備えるエピタキシャルウェーハを冷却する冷却工程と、を含み、
前記冷却工程は、
該エピタキシャルウェーハの外周部の温度を求める工程と、
前記サセプターは中央部、周辺部での温度差が実質的にないが、前記サセプターの前記エピタキシャルウェーハの外周部に相当する位置の温度を計測する工程と、
求められた前記外周部の温度と前記サセプターの温度との差が所定の範囲内となるように、少なくとも前記サセプター又は前記エピタキシャルウェーハを加熱できるヒータを制御する工程と、を含むことを特徴とするエピタキシャルウェーハの製造方法。 In an epitaxial wafer manufacturing method of growing an epitaxial layer on a main surface of a silicon wafer substrate placed on a susceptor arranged in a substantially horizontal state,
A stratification step of actually growing an epitaxial layer on the main surface of the silicon wafer substrate,
The stratification process includes
A growth step of the epitaxial layer;
Cooling the epitaxial wafer comprising the epitaxial layer, and
The cooling step includes
Determining the temperature of the outer periphery of the epitaxial wafer;
The susceptor has substantially no temperature difference between the central part and the peripheral part, but the step of measuring the temperature of the susceptor corresponding to the outer peripheral part of the epitaxial wafer ;
And a step of controlling a heater capable of heating at least the susceptor or the epitaxial wafer so that a difference between the obtained temperature of the outer peripheral portion and the temperature of the susceptor falls within a predetermined range. Epitaxial wafer manufacturing method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315108A JP5378779B2 (en) | 2008-12-10 | 2008-12-10 | Epitaxial wafer manufacturing method |
US12/632,032 US9758871B2 (en) | 2008-12-10 | 2009-12-07 | Method and apparatus for manufacturing epitaxial silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315108A JP5378779B2 (en) | 2008-12-10 | 2008-12-10 | Epitaxial wafer manufacturing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010141060A JP2010141060A (en) | 2010-06-24 |
JP2010141060A5 JP2010141060A5 (en) | 2012-02-02 |
JP5378779B2 true JP5378779B2 (en) | 2013-12-25 |
Family
ID=42350950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315108A Active JP5378779B2 (en) | 2008-12-10 | 2008-12-10 | Epitaxial wafer manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5378779B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5646207B2 (en) * | 2010-04-30 | 2014-12-24 | 株式会社ニューフレアテクノロジー | Film forming apparatus and film forming method |
JP6836965B2 (en) * | 2017-06-23 | 2021-03-03 | 昭和電工株式会社 | Film deposition equipment |
JP2023097005A (en) * | 2021-12-27 | 2023-07-07 | 株式会社Sumco | Manufacturing method of epitaxial wafer and epitaxial wafer manufacturing device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204143A (en) * | 1992-12-28 | 1994-07-22 | Hitachi Ltd | Cvd equipment |
JP3604425B2 (en) * | 1994-08-09 | 2004-12-22 | 東芝機械株式会社 | Vapor phase growth equipment |
JP2000064029A (en) * | 1998-08-20 | 2000-02-29 | Toshiba Mach Co Ltd | Temperature controlling mechanism in semiconductor producing device |
JP2002289601A (en) * | 2001-03-28 | 2002-10-04 | Hitachi Kokusai Electric Inc | Substrate processing apparatus and method |
JP3922018B2 (en) * | 2001-12-21 | 2007-05-30 | 株式会社Sumco | Vapor growth apparatus and temperature detection method for vapor growth apparatus |
JP4059694B2 (en) * | 2002-03-27 | 2008-03-12 | 株式会社日立国際電気 | Substrate processing apparatus and semiconductor device manufacturing method |
US7346273B2 (en) * | 2003-07-28 | 2008-03-18 | Hitachi Kokusai Electric Inc | Substrate processing equipment |
JP4262763B2 (en) * | 2006-08-02 | 2009-05-13 | 株式会社ニューフレアテクノロジー | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
-
2008
- 2008-12-10 JP JP2008315108A patent/JP5378779B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010141060A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9758871B2 (en) | Method and apparatus for manufacturing epitaxial silicon wafer | |
US20110171380A1 (en) | Susceptor, coating apparatus and coating method using the susceptor | |
US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
JP5191373B2 (en) | Epitaxial wafer manufacturing method and manufacturing apparatus | |
US20050266685A1 (en) | Method and apparatus for controlling a semiconductor fabrication temperature | |
JP2011219295A (en) | Apparatus for producing silicon carbide single crystal ingot | |
WO2016163602A1 (en) | Device and method for growing silicon monocrystal ingot | |
KR102253607B1 (en) | Heat shield member, single crystal pulling device, and single crystal silicon ingot manufacturing method | |
TWI829289B (en) | Recovery method of epitaxial reaction chamber, epitaxial growth device and epitaxial wafer | |
JP5378779B2 (en) | Epitaxial wafer manufacturing method | |
JP2010141061A (en) | Tool used for method of manufacturing epitaxial silicon wafer | |
JP2013051350A (en) | Vapor phase growth method, and vapor-phase growth apparatus | |
JP5920156B2 (en) | Epitaxial wafer manufacturing method | |
JP2016033102A (en) | Sapphire single crystal and method for manufacturing the same | |
JP5495920B2 (en) | Heat treatment method for silicon wafer | |
JP6447960B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP5396737B2 (en) | Epitaxial silicon wafer and manufacturing method thereof | |
CN112301417B (en) | Crucible for ingot growing apparatus | |
JP2004228462A (en) | Method and device for thermally treating wafer | |
TW201741507A (en) | Process for producing a semiconductor wafer of single-crystal silicon, apparatus for producing a semiconductor wafer of single-crystal silicon and semiconductor wafer of single-crystal silicon | |
WO2020235315A1 (en) | Crystal growth apparatus and crystal growth method | |
JP2004228459A (en) | Method and device for thermally treating wafer and boat for thermal treatment | |
KR20120000199A (en) | Apparatus for growing single crystal ingot | |
TW202302939A (en) | Wafer supporting rod device, equipment and method for epitaxial growth of wafer | |
TW202229669A (en) | Production apparatus for gallium oxide crystal and production method for gallium oxide crystal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |