KR20190015008A - Cmos 이미지 센서 및 이의 제조 방법 - Google Patents
Cmos 이미지 센서 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20190015008A KR20190015008A KR1020170099299A KR20170099299A KR20190015008A KR 20190015008 A KR20190015008 A KR 20190015008A KR 1020170099299 A KR1020170099299 A KR 1020170099299A KR 20170099299 A KR20170099299 A KR 20170099299A KR 20190015008 A KR20190015008 A KR 20190015008A
- Authority
- KR
- South Korea
- Prior art keywords
- floating diffusion
- diffusion element
- image sensor
- cmos image
- contact holes
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 131
- 230000000903 blocking effect Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 151
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910001849 group 12 element Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005842 biochemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
외부 빛의 유입 차단 기능을 갖는 CMOS 이미지 센서 및 이의 제조 방법이 개시된다. 단위 픽셀 내에 복수의 트랜지스터들을 포함하는 CMOS 이미지 센서는 반도체 기판, 플로팅 디퓨전 소자 및 광차단부재를 포함한다. 상기 플로팅 디퓨전 소자는 광전하를 수용하기 위해 상기 반도체 기판 내에 형성된다. 상기 광차단부재는 상기 플로팅 디퓨전 소자를 둘러싸도록 형성되어 외부의 빛이 상기 플로팅 디퓨전 소자에 유입되는 것을 차단한다. 이에 따라, 글로벌 셔터 방식을 이용하는 촬영 장치에서 이미지 센서를 구성하는 각 픽셀별 플로팅 디퓨전 소자에 주변 픽셀 또는 외부로부터 유입되는 외부 빛의 유입을 방지할 수 있다.
Description
본 발명은 CMOS 이미지 센서 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 빛의 유입 차단 기능을 갖는 CMOS 이미지 센서 및 이의 제조 방법에 관한 것이다.
일반적으로, 촬영 장치에서 렌즈로 입사된 빛을 전기적으로 변환하여 이미지를 생성하는 이미지 센서는 CCD(Charge-coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor)로 크게 구분될 수 있다.
두 이미지 센서 모두 노광 개시와 노광 종료에 의한 빛의 양을 조절하는 셔터의 동작으로 적정 노출을 유지한다. 이와 같은 빛의 양을 조절하는 셔터는 동작 방식에 따라 롤링 셔터와 글로벌 셔터로 구분된다.
롤링 셔터 방식은 이미지 센서에 픽셀별 포토다이오드의 전하를 저장할 수 있는 저장부가 없기 때문에, 각 픽셀별로 순차적으로 노광을 개시 및 종료하는 방식이다. 글로벌 셔터 방식은 이미지 센서의 전체 픽셀에서 동시에 노광을 개시하며, 적정 노광 시간 후에 각 픽셀별로 구비된 저장부(즉, 플로팅 디퓨전 소자)를 이용하여 전체 픽셀에서 동시에 노광을 종료하는 방식이다.
하지만, CMOS 형 글로벌 셔터의 이미지 센서는 글로벌 셔터 동작 시, 모든 픽셀에 저장된 전하를 각 픽셀별 플로팅 디퓨전 소자에 일괄 저장한 후, 각 픽셀의 플로팅 디퓨전 소자에 저장된 전하를 리드아웃하는 시간 동안 고휘도 피사체 영역과 관련된 주변 픽셀로 빛이 새어 나가는 빛샘 현상이 발생한다. 특히, 가장 늦게 리드아웃을 수행하는 픽셀의 경우, 해당 픽셀의 플로팅 디퓨전 소자에는 리드아웃을 수행하는 시간에 비례하여 빛샘 현상이 더욱 크게 발생하는 문제가 있다.
뿐만 아니라, CMOS 형 글로벌 셔터의 이미지 센서를 구성하는 각 픽셀별 플로팅 디퓨전 소자는 각 픽셀별 포토다이오드에 입사되는 광의 회절 및 난반사에 의한 빛의 누출로 인하여 발생된 누설 전하뿐만 아니라, 주변 픽셀의 포토다이오드에 입사되는 광의 회절 및 난반사에 의한 빛의 누출로 인하여 발생된 누설 전하가 추가로 유입되는 문제가 있다.
특히, 표면에서 바이오 반응을 센싱하는 이미지 센서에서, 이미지 센서의 표면에 위치한 바이오 반응에 의한 빛이 렌즈를 투과하지 않고 바로 인접한 포토다이오드로 입사하는 형태이므로, 셔터 방식과 관계없이 빛이 플로팅 디퓨전 소자로 유입되는 문제가 발생할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 글로벌 셔터 방식을 이용하는 촬영 장치에서 이미지 센서를 구성하는 각 픽셀별 플로팅 디퓨전 소자에 주변 픽셀 또는 외부로부터 유입되는 외부 빛의 유입을 방지하도록 구성된 CMOS 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 상기한 CMOS 이미지 센서의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따르면 단위 픽셀 내에 복수의 트랜지스터들을 포함하는 CMOS 이미지 센서는 반도체 기판, 플로팅 디퓨전 소자 및 광차단부재를 포함한다. 상기 플로팅 디퓨전 소자는 광전하를 수용하기 위해 상기 반도체 기판 내에 형성된다. 상기 광차단부재는 상기 플로팅 디퓨전 소자를 둘러싸도록 형성되어 외부의 빛이 상기 플로팅 디퓨전 소자에 유입되는 것을 차단한다.
본 발명의 일실시예에서, CMOS 이미지 센서는 상기 반도체 기판의 상부에 형성된 포토다이오드를 더 포함할 수 있다. 상기 플로팅 디퓨전 소자는 상기 포토다이오드에서 이격될 수 있다.
본 발명의 일실시예에서, 평면상에서 관찰할 때 상기 CMOS 이미지 센서는 상기 포토다이오드와 상기 플로팅 디퓨전 소자 사이의 영역에 형성된 게이트 패턴을 더 포함할 수 있다.
본 발명의 일실시예에서, 상기 CMOS 이미지 센서는, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 형성되고, 상기 게이트 패턴의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 게이트 절연층을 더 포함할 수 있다.
본 발명의 일실시예에서, 상기 CMOS 이미지 센서는 상기 게이트 절연층 및 상기 광차단부재 위에 형성된 제1 금속배선층을 더 포함할 수 있다.
본 발명의 일실시예에서, 평면상에서 관찰할 때, 상기 콘택홀들은 도트 형태로 형성된 도트형 콘택홀들을 포함하고, 상기 광차단부재는 상기 도트형 콘택홀에 배치되어 상기 플로팅 디퓨전 소자를 둘러쌀 수 있다.
본 발명의 일실시예에서, 평면상에서 관찰할 때, 상기 콘택홀들은 라인 형태로 형성된 라인형 콘택홀들을 포함하고, 상기 광차단부재는 상기 라인형 콘택홀에 배치되어 상기 플로팅 디퓨전 소자를 둘러쌀 수 있다.
본 발명의 일실시예에서, 상기 CMOS 이미지 센서는, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 형성된 게이트 절연층; 상기 게이트 절연층 위에 형성된 제1 금속배선층; 및 상기 제1 금속배선층의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 층간 절연층을 더 포함할 수 있다.
본 발명의 일실시예에서, 상기 CMOS 이미지 센서는 상기 층간 절연층 위에 형성된 제2 금속배선층을 더 포함할 수 있다. 여기서, 상기 제2 금속배선층의 물질은 상기 콘택홀에 충진되어 상기 광차단부재를 정의할 수 있다.
본 발명의 일실시예에서, 상기 플로팅 디퓨전 소자는 상기 단위 픽셀의 에지 영역에 배치되고, 상기 광차단부재는 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 배치될 수 있다.
본 발명의 일실시예에서, 상기 플로팅 디퓨전 소자는 상기 단위 픽셀의 중심 영역에 배치되고, 상기 광차단부재는 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 배치될 수 있다.
일실시예에서, 상기 광차단부재는 금속물질을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따르면 단위 픽셀 내에 복수의 트랜지스터들을 포함하는 CMOS 이미지 센서의 제조 방법에서, 광전하를 수용하기 위해 상기 반도체 기판 내에 플로팅 디퓨전 소자(Floating Diffusion region, FD)가 형성된다. 이어, 외부의 빛이 상기 플로팅 디퓨전 소자에 유입되는 것을 차단하는 광차단부재가 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된다.
본 발명의 일실시예에서, 상기 반도체 기판의 상부에 포토다이오드가 더 형성될 수 있다.
본 발명의 일실시예에서, 평면상에서 관찰할 때 상기 포토다이오드와 상기 플로팅 디퓨전 소자 사이의 영역에 게이트 패턴이 더 형성될 수 있다.
본 발명의 일실시예에서, 상기 게이트 패턴의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 게이트 절연층이 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 더 형성될 수 있다.
본 발명의 일실시예에서, 상기 게이트 절연층 및 상기 광차단부재 위에 제1 금속배선층이 더 형성될 수 있다. 여기서, 상기 제1 금속배선층의 물질은 상기 콘택홀들에 충진되어 상기 광차단부재를 정의할 수 있다.
본 발명의 일실시예에서, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 게이트 절연층이 형성된다. 이어, 상기 게이트 절연층 위에 제1 금속배선층이 형성된다. 이어, 상기 제1 금속배선층의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 층간 절연층이 형성된다.
본 발명의 일실시예에서, 상기 층간 절연층 위에 제2 금속배선층이 더 형성될 수 있다. 여기서, 상기 제2 금속배선층의 물질은 상기 콘택홀에 충진되어 상기 광차단부재를 정의할 수 있다.
이러한 CMOS 이미지 센서 및 이의 제조 방법에 의하면, 글로벌 셔터 방식을 이용하는 촬영 장치에서 이미지 센서를 구성하는 각 픽셀별 플로팅 디퓨전 소자에 주변 픽셀 또는 외부로부터 유입되는 외부 빛의 유입을 방지할 수 있다. 또한, CMOS 이미지 센서의 표면에서 바이오 반응에 의해 빛을 센싱하는 경우에도 점광원에 의한 다양한 입사각에 의해 플로팅 디퓨전 소자로 유입되는 빛의 유입을 억제할 수 있다
도 1a는 본 발명의 일실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 1b는 도 1a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 2는 도 1에 도시된 CMOS 이미지 센서의 단위 픽셀을 설명하기 위한 회로도이다.
도 3a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 액티브층의 형성을 설명하기 위한 평면도이고, 도 3b는 도 3a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 4a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 폴리실리콘층 및 포토다이오드의 형성을 설명하기 위한 평면도이고, 도 4b는 도 4a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 5a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 소스-드레인, 게이트 절연층 및 콘택층의 형성을 설명하기 위한 평면도이고, 도 5b는 도 5a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 6a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 제1 금속배선층의 형성을 설명하기 위한 평면도이고, 도 6b는 도 6a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 7a는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 7b는 도 7a에 도시된 절단선 II-II'으로 절단한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 단면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 9b는 도 9a에 도시된 절단선 III-III’으로 절단한 단면도이다.
도 2는 도 1에 도시된 CMOS 이미지 센서의 단위 픽셀을 설명하기 위한 회로도이다.
도 3a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 액티브층의 형성을 설명하기 위한 평면도이고, 도 3b는 도 3a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 4a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 폴리실리콘층 및 포토다이오드의 형성을 설명하기 위한 평면도이고, 도 4b는 도 4a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 5a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 소스-드레인, 게이트 절연층 및 콘택층의 형성을 설명하기 위한 평면도이고, 도 5b는 도 5a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 6a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 제1 금속배선층의 형성을 설명하기 위한 평면도이고, 도 6b는 도 6a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 7a는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 7b는 도 7a에 도시된 절단선 II-II'으로 절단한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 단면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 9b는 도 9a에 도시된 절단선 III-III’으로 절단한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1a는 본 발명의 일실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 1b는 도 1a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일실시예에 따른 CMOS 이미지 센서는 단위 픽셀 내에 배치된 복수의 트랜지스터들, 플로팅 디퓨전 소자 및 포토다이오드를 포함한다.
고농도의 P형 기판(108) 상에 P형 에피층(110)이 에피택셜 성장되어 있고, 상기 P형 에피층(110)의 일정영역에는 필드 영역과 액티브 영역을 정의하는 소자분리막(도면부호 미부여)이 배치되어 있다. 상기 고농도의 P형 기판(108)과 상기 P형 기판(108) 상에 에피택셜 성장된 상기 P형 에피층(110)은 반도체 기판을 정의할 수 있다. 한편, 고농도의 N형 기판과 상기 N형 기판 상에 에피택셜 성장된 N형 에피층이 반도체 기판을 정의할 수 있다.
상기 P형 에피층(110) 내부에는 포토다이오드용 N형 도핑층(120)이 형성되어 있으며, 상기 N형 도핑층(120) 상부와 상기 P형 에피층(110) 표면 하부에는, 포토다이오드용 P형 도핑층(130)이 형성되어, P/N/P형 포토다이오드를 구성하고 있다.
또한, 트랜스퍼 트랜지스터(TX)용 게이트 패턴의 일측면에는 N+ 도핑층으로 이루어진 플로팅 디퓨전 소자(Floating Diffusion: FD)이 형성되어 있다.
도 1a 및 도 1b에서, 트랜스퍼 트랜지스터(TX)용 게이트 패턴은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 형성된 마름모 형상의 4변을 따라 분리되어 형성되고, 리셋 트랜지스터(RX)용 게이트 패턴은 상기 마름모 형상의 내부 영역에 경사지게 형성된다.
상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴 및 상기 리셋 트랜지스터(RX)용 게이트 패턴을 구성하는 물질은 폴리실리콘(Polycrystalline silicon, poly-si)을 포함할 수 있다. 한편, 상기 게이트 패턴들을 구성하는 물질은 주기율표에서 13족 원소를 포함하는 질화물의 일부, 10족 또는 12족 원소를 포함하는 산화물의 일부, 12족과 16족의 화합물의 일부, ITO(In tin oxide) 및 SiC 중에서 선택된 어느 하나일 수 있다. 13족 원소를 포함하는 질화물은 예를 들어 알루미늄(Al), 인듐(In) 및 갈륨(Ga)을 적어도 하나 이상 포함하는 질화물일 수 있다. 구체적으로, 상기 질화물은 질화갈륨(GaN), 알루미늄 질화갈륨(AlGaN), 인듐 질화갈륨(InGaN) 및 알루미늄 인듐 질화갈륨(AlInGaN) 등이 있다. 10족 또는 12족 원소를 포함하는 산화물은 예를들어 아연(Zn) 또는 니켈(Ni) 중에서 적어도 하나를 포함하는 산화물일 수 있다. 구체적으로, 상기 산화물은 산화아연(ZnO), 산화니켈(NiO) 또는 아연 알루미늄 산화갈륨(ZnAlGaO)일 수 있다. 또한, 12족과 16족의 화합물은 아연셀레늄(ZnSe)화합물일 수 있다.
상기 게이트 패턴들을 형성하는 방법은 제한이 없으나, Sputtering, MBE(Molecular Beam Epitaxy), E-beam evaporation, ALE(Atomic Layer Epitaxy), PLD(Pulsed Laser Deposition), CVD(Chemical Vapor Deposition), Sol-Gel법 및 ALD(Atomic Layer Deposition)으로 제조할 수 있다. 필요에 따라, 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴의 도전성을 향상시키기 위하여, 고농도의 불순물을 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴에 도핑할 수 있다.
상기 플로팅 디퓨전 소자(FD)은 광전하를 수용하기 위해 상기 고농도의 P형 기판(108) 내에 형성된다. 즉, 상기 플로팅 디퓨전 소자(FD)은 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴과 상기 리셋 트랜지스터(RX)용 게이트 패턴에 의해 노출된 영역에 형성된다.
상기한 구조의 CMOS 이미지 센서에서, 상기 포토다이오드용 N형 도핑층(120)과 P형 영역(포토다이오드용 P형 도핑층(130) 및 P형 에피층(110)) 간에 역바이어스가 걸리면, 상기 N형 도핑층(120)과 P형 영역의 불순물 농도가 적절히 배합되었을 때, 상기 N형 도핑층(120)이 완전 공핍(Fully Depletion)되면서, 상기 N형 도핑층(120) 하부에 존재하는 상기 P형 에피층(108)과 상기 N형 도핑층(120) 상부에 존재하는 상기 P형 도핑층(130)으로 공핍영역이 확장된다. 이러한 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용할 수 있다.
즉, CMOS 이미지 센서의 경우, 포토다이오드(110, 120, 130)에서 발생된 광전하가 상기 플로팅 디퓨전 소자(FD)으로 전달되고, 이로 인한 상기 플로팅 디퓨전 소자(FD)의 전하변위를 이용하여 이미지가 재현된다. 이때, 상기 플로팅 디퓨전 소자(FD)의 캐패시턴스가 작으면 작을수록, 상기 포토다이오드(110, 120, 130)로부터 전달받은 광전하에 의해 변화하는 상기 플로팅 디퓨전 소자(FD)의 전위변화량이 증가한다. 즉, 빛에 의해 생성된 광전하가 전기적인 신호로 변화하는 비율이 증가하는 것이다. 이를 변환마진(conversion margin)이라고도 하며, 변화마진은 CMOS 이미지 센서의 특성을 결정짓는 중요한 성능요소 중의 하나이다.
상기 포토다이오드용 P형 도핑층(130), 상기 플로팅 디퓨전 소자(FD), 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 및 상기 리셋 트랜지스터(RX)용 게이트 패턴 위에는 덮는 게이트 절연층(140)이 형성되고, 상기 게이트 절연층(140) 상에는 제1 금속배선층(150)이 형성된다. 상기 게이트 절연층(140)은 SiO2, H2fO, SiNx, SiNxOy, 강유전체 물질 중에서 선택된 적어도 하나 또는 이들의 조합으로 이루어진 투명한 물질을 포함할 수 있다.
상기 게이트 절연층(140)의 일부 영역에는 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 및 상기 리셋 트랜지스터(RX)용 게이트 패턴을 노출시키는 콘택홀들이 형성된다. 평면상에서 관찰할 때, 콘택홀들은 도트 형태로 형성되는 도트형 콘택홀들과 라인 형태로 형성되는 라인형 콘택홀들을 포함할 수 있다.
평면상에서 관찰할 때, 상기 도트형 콘택홀들 각각은 상기 포토다이오드(110, 120, 130)를 정의하는 영역의 가장자리를 따라 형성된다. 또한, 평면상에서 관찰할 때, 상기 도트형 콘택홀들 각각은 게이트 패턴들을 둘러싸도록 형성된다.
상기 라인형 콘택홀들 각각은 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 본 실시예에서, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 마름모 형상으로 형성된다. 따라서, 상기 라인형 콘택홀들 각각은 마름모 형상의 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 다른 예로, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 일변 영역에 마름모 형상으로 형성될 수도 있다. 본 실시예에서, 게이트 패턴들을 노출시키는 콘택홀들이 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된 것을 설명하였으나, 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 비아홀들이 형성될 수도 있다.
상기 도트형 콘택홀들 각각 및 상기 라인형 콘택홀들 각각에는 제1 금속배선층(150)의 금속물질이 투입되어 외부의 빛이 상기 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 광차단부재를 정의한다. 즉, 상기 도트형 콘택홀들 각각에는 상기 제1 금속배선층(150)의 금속물질이 투입되어 기둥 형상의 제1 광차단부재들(162)을 정의하고, 상기 라인형 콘택홀들 각각에는 상기 제1 금속배선층(150)의 금속물질이 투입되어 격벽 형상의 제2 광차단부재들(164)을 정의한다. 상기 제1 광차단부재들(162) 및 상기 제2 광차단부재들(164) 각각은 주변 픽셀에서 유입되는 광이 상기 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 역할을 수행한다.
또한, 상기 제1 광차단부재들(162) 및 상기 제2 광차단부재들(164) 각각은 빛이 상기 플로팅 디퓨전 소자(FD)에서 외부로 새어 나가는 빛샘 현상을 방지할 수도 있다. 즉, CMOS 이미지 센서를 구성하는 모든 픽셀의 포토다이오드에 저장된 전하가 각 픽셀별 플로팅 디퓨전 소자에 일괄 저장된 후, 각 픽셀의 플로팅 디퓨전 소자에 저장된 전하를 리드아웃하는 시간 동안, 고휘도 피사체 영역과 관련된 주변 픽셀로 빛이 새어 나가는 빛샘 현상을 방지할 수 있다.
도 2는 도 1에 도시된 CMOS 이미지 센서의 단위 픽셀을 설명하기 위한 회로도이다.
도 2를 참조하면, 4개의 NMOS 트랜지스터들을 포함하는 CMOS 이미지 센서의 단위 픽셀(P)은 빛을 받아 광전하를 생성 및 축적하는 포토다이오드(photo diode)(PD) 및 상기 포토다이오드(PD)에 입사된 광 신호를 독출하는 신호 독출 소자를 포함할 수 있다. 상기 독출 소자는 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX)를 포함할 수 있다. 본 실시예에서, CMOS 이미지 센서의 단위 픽셀(P)은 4개의 NMOS 트랜지스터들을 포함하는 것을 예로 설명하였으나, 그 수를 한정하는 것은 아니다.
상기 포토다이오드(PD)는 입사광에 대응하는 전하를 생성 및 축적할 수 있다. 본 실시예에서, 전하를 생성하는 소자로서 핀드 포토다이오드(Pinned Photodiode, (PPD)를 일례로 설명하지만, 전하를 생성하는 소자로서 포토 트랜지스터(photo transistor), 포토 게이트(photo gate) 및 이들의 조합이 이용될 수도 있다.
포토다이오드(PD)는 축적된 광 전하를 플로팅 디퓨전 소자(Floating Diffusion region, FD)(FD)으로 전달하는 트랜스퍼 트랜지스터(TX)와 연결된다.
상기 플로팅 디퓨전 소자(FD)은 상기 포토다이오드(PD)에서 축적된 전하를 전송받는다. 상기 플로팅 디퓨전 소자(FD)은 전하를 누적적으로 저장한다. 또한, 상기 플로팅 디퓨전 소자(FD)은 상기 드라이브 트랜지스터(DX)와 전기적으로 연결되어 있어, 상기 드라이브 트랜지스터(DX)를 제어한다.
상기 리셋 트랜지스터(RX)는 상기 플로팅 디퓨전 소자(FD)을 주기적으로 리셋시킨다. 상기 리셋 트랜지스터(RX)의 소스는 상기 플로팅 디퓨전 소자(FD)과 연결되며, 드레인은 전압(VDD)에 연결된다. 상기 리셋 트랜지스터(RX)는 리셋 신호(RX(i))에 의해 제공되는 바이어스에 의해 구동된다. 리셋 신호(RX(i))에 의해 제공되는 바이어스에 의해, 상기 리셋 트랜지스터(RX)가 턴-온되면, 상기 리셋 트랜지스터(RX)의 드레인과 연결된 전원 전압(VDD)이 상기 플로팅 디퓨전 소자(FD)으로 전달된다. 따라서, 상기 리셋 트랜지스터(RX)가 턴-온시, 상기 플로팅 디퓨전 소자(FD)을 리셋시킬 수 있다.
상기 드라이브 트랜지스터(DX)는 단위 픽셀(P) 외부에 위치하는 정전류원(미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 상기 플로팅 디퓨전 소자(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.
상기 셀렉트 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀을 선택하는 역할을 한다. 상기 셀렉트 트랜지스터(SX)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 구동되며, 상기 셀렉트 트랜지스터(SX)가 턴-온되면, 상기 드라이브 트랜지스터(DX)의 드레인과 연결된 전원 전압이 상기 셀렉트 트랜지스터(SX)의 드레인으로 전달된다.
상기 트랜스퍼 트랜지스터(TX), 상기 리셋 트랜지스터(RX), 상기 셀렉트 트랜지스터(SX)의 구동 신호 라인들(TX(i), RX(i), SEL(i))은 동일한 행에 포함된 단위 픽셀들이 동시에 구동되도록 행 방향(수평 방향)으로 연장된다.
도 3a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 액티브층의 형성을 설명하기 위한 평면도이고, 도 3b는 도 3a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 3a 및 도 3b를 참조하면, 고농도의 P형 기판(108) 위에 포토다이오드 및 개별 소자에 대한 액티브 영역으로서 P형 에피층(110)을 형성한다. 상기 P형 에피층(110)을 형성한 후 상기 P형 에피층(110)의 일정 영역에 액티브 영역과 필드 영역을 정의하는 소자분리막을 형성한다. 도 3a에서 소자분리막은 상기 P형 기판(108)을 노출하는 영역에 대응할 수 있다.
도 4a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 폴리실리콘층 및 포토다이오드의 형성을 설명하기 위한 평면도이고, 도 4b는 도 4a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 4a 및 도 4b를 참조하면, 상기 P형 에피층(110) 내부의 일부 영역에 포토다이오드용 N형 도핑층(120)이 형성되고, 상기 N형 도핑층 상부와 상기 P형 에피층(110) 표면 하부에 포토다이오드용 P형 도핑층(130)이 형성된다. 이에 따라, P/N/P 포토다이오드가 정의될 수 있다.
상기 포토다이오드용 N형 도핑층(120) 및 상기 포토다이오드용 P형 도핑층(130)은 높은 불순물 농도를 주입시키는 이온주입공정을 통해 제조될 수 있다.
이어, 상기 P형 에피층(110)의 다른 영역, 예를들어, CMOS 이미지 센서의 단위 픽셀의 주변 영역에 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 리셋 트랜지스터(RX)용 게이트 패턴, 셀렉트 트랜지스터(SX)용 게이트 패턴, 및 드라이브 트랜지스터(DX)용 게이트 패턴을 형성한다. 본 실시예에서, 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 형성된 마름모 형상의 4변을 따라 분리되어 형성되고, 상기 리셋 트랜지스터(RX)용 게이트 패턴은 상기 마름모 형상의 내부 영역에 경사지게 형성된다.
본 실시예에서, 셀렉트 트랜지스터(SX)용 게이트 패턴 및 드라이브 트랜지스터(DX)용 게이트 패턴은, 평면상에서 관찰할 때, CMOS 이미지 센서의 단위 픽셀의 수평변을 따라 형성된다.
도 5a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 소스-드레인, 게이트 절연층 및 콘택층의 형성을 설명하기 위한 평면도이고, 도 5b는 도 5a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 5a 및 도 5b를 참조하면, 플로팅 디퓨전 소자(Floating Diffusion: FD)의 형성을 위해 상기 P형 에피층(110) 위에 형성된 게이트 패턴들에 의해 노출되는 상기 P형 에피층(110)에 N형 도핑층이 형성된다. 즉, 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 상기 리셋 트랜지스터(RX)용 게이트 패턴, 상기 셀렉트 트랜지스터(SX)용 게이트 패턴, 및 상기 드라이브 트랜지스터(DX)용 게이트 패턴에 의해 노출된 P형 에피층(110)에 N형 도핑층이 형성된다. 상기 플로팅 디퓨전 소자(FD)의 형성은 포토다이오드를 형성한 후 이온주입공정을 통해 이루어질 수 있다. 상기 플로팅 디퓨전 소자(FD)은 비소(As)를 도판트로 이용하여 형성될 수 있다. 상기 플로팅 디퓨전 소자(FD)은 20 ∼ 50 Kev의 이온주입 에너지와 2×E15 ∼ 5×E15 atom/㎤ 의 도즈를 사용하는 한번의 이온주입 공정을 통해 형성될 수 있다.
이어, 상기 게이트 패턴들 및 상기 게이트 패턴들 사이에 형성된 N형 도핑층을 포함하는 기판 위에 후박하게 게이트 절연층(140)이 형성된다.
이어, 상기 P형 에피층(110) 위에 형성된 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 상기 리셋 트랜지스터(RX)용 게이트 패턴, 상기 셀렉트 트랜지스터(SX)용 게이트 패턴, 및 상기 드라이브 트랜지스터(DX)용 게이트 패턴을 덮은 상기 게이트 절연층(140)을 후박하게 형성한다.
이어, 상기 게이트 절연층(140)의 일부 영역을 제거하여 콘택홀들(CNT)을 형성한다. 상기 게이트 절연층(140)의 일부 영역이 제거됨에 따라 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 상기 리셋 트랜지스터(RX)용 게이트 패턴, 상기 셀렉트 트랜지스터(SX)용 게이트 패턴, 및 상기 드라이브 트랜지스터(DX)용 게이트 패턴이 노출될 수 있다.
상기 콘택홀들(CNT)은 도트 형태로 형성되는 도트형 콘택홀들과 라인 형태로 형성되는 라인형 콘택홀들을 포함한다. 상기 도트형 콘택홀들 각각은 포토다이오드를 정의하는 영역의 가장자리를 따라 형성된다. 또한, 상기 도트형 콘택홀들 각각은 게이트 패턴들을 둘러싸도록 형성된다.
상기 라인형 콘택홀들 각각은 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 본 실시예에서, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 마름모 형상으로 형성된다. 따라서, 상기 라인형 콘택홀들 각각은 마름모 형상의 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 다른 예로, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 일변 영역에 마름모 형상으로 형성될 수도 있다. 본 실시예에서, 게이트 패턴들을 노출시키는 콘택홀들이 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된 것을 설명하였으나, 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 비아홀들이 형성될 수도 있다.
도 6a는 도 1a에 도시된 CMOS 이미지 센서의 제조 방법으로서 제1 금속배선층의 형성을 설명하기 위한 평면도이고, 도 6b는 도 6a에 도시된 절단선 I-I'으로 절단한 단면도이다.
도 6a 및 도 6b를 참조하면, 상기 콘택홀들(CNT)이 형성된 기판 위에 제1 금속배선층(150)을 형성한다. 상기 제1 금속배선층(150)은 상기 게이트 절연층(140) 위에 플랫하게 배치될 수도 있고, 상기 도트형 콘택홀 또는 상기 라인형 콘택홀을 경유하여 하부의 게이트 패턴들에 접하도록 배치될 수도 있다. 상기 도트형 콘택홀 또는 상기 라인형 콘택홀에 충진된 제1 금속배선층(150)의 물질은 광차단부재를 정의한다.
상기 제1 금속배선층(150)이 상기 도트형 콘택홀을 통해 하부의 게이트 패턴들에 접하도록 배치되는 경우, 상기 도트형 콘택홀에 충진된 금속배선은 기둥 형상의 광차단부재를 정의한다. 따라서, 복수의 도트형 콘택홀들에 채워진 금속배선들 각각은 기둥 형상을 갖고서 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 배치되므로, 외부의 빛이 확산영역(FD)에 유입되는 것을 차단할 수 있다.
또한, 상기 제1 금속배선층(150)이 라인형 콘택홀을 통해 하부의 게이트 패턴들에 접하도록 배치되는 경우, 상기 라인형 콘택홀에 충진된 금속배선은 격벽 형상의 광차단부재를 정의한다. 따라서, 복수의 라인형 콘택홀들에 채워진 금속배선들 각각은 격벽 형상을 갖고서 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 배치되므로, 외부의 빛이 상기 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단할 수 있다.
본 실시예에서, 상기 광차단부재(164)를 형성하는 단계와 상기 제1 금속배선층(150)을 형성하는 단계는 동일한 공정에서 수행되는 것을 설명하였으나, 서로 다른 공정을 통해 수행될 수도 있다. 또한, 상기 광차단부재(164)를 형성하는 단계와 상기 제1 금속배선층(150)을 형성하는 단계는 동시에 수행되는 것을 설명하였으나, 상기 광차단부재(164)를 형성한 후 상기 제1 금속배선층(150)을 형성할 수도 있다.
도 6a 및 도 6b에서 설명된 제1 금속배선층(150)을 형성한 후 게이트 절연층, 콘택홀 및 제1 금속배선층을 반복적으로 형성하여 다층 구조의 CMOS 이미지 센서를 완성한다. 상기한 다층 구조의 CMOS 이미지 센서는 공지되어 있으므로 상세한 설명은 생략한다.
도 7a는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 7b는 도 7a에 도시된 절단선 II-II'으로 절단한 단면도이다.
도 7a 및 도 7b를 참조하면, 도 1a 및 도 1b에 도시된 CMOS 이미지 센서와 비교할 때 라인형 콘택홀들이 도트형 콘택홀들로 대체된 것을 제외하고는 동일하므로 자세한 설명은 생략한다.
평면상에서 관찰할 때, 도트 형태로 형성되는 도트형 콘택홀들 각각은 포토다이오드를 정의하는 영역의 가장자리를 따라 형성된다. 또한, 도트형 콘택홀들 각각은 게이트 패턴들을 둘러싸도록 형성된다.
또한, 도트형 콘택홀들 각각은 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 본 실시예에서, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 마름모 형상으로 형성된다. 따라서, 도트형 콘택홀들 각각은 마름모 형상의 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다.
도트형 콘택홀들 각각에는 제1 금속배선층(150)의 금속물질이 투입되어 기둥 형상의 광차단부재들(162)을 정의한다. 제1 광차단부재들(162) 각각은 주변 픽셀에서 유입되는 광이 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 역할을 수행한다.
도 8은 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 단면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서는 단위 픽셀 내에 배치된 복수의 트랜지스터들, 플로팅 디퓨전 소자(FD) 및 포토다이오드(120)를 포함한다.
도 8에 도시된 CMOS 이미지 센서와 도 1b에 도시된 CMOS 이미지 센서는 콘택홀의 형성 위치를 제외하고는 서로 동일하므로 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고 그 상세한 설명은 생략한다.
상기 포토다이오드용 P형 도핑층(130), 상기 플로팅 디퓨전 소자(FD), 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴, 및 상기 리셋 트랜지스터(RX)용 게이트 패턴 위에는 덮는 게이트 절연층(140)이 형성된다. 상기 게이트 절연층(140)에는 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴을 노출시키는 콘택홀들이나 상기 리셋 트랜지스터(RX)용 게이트 패턴을 노출시키는 콘택홀들이 형성되지 않는다.
상기 게이트 절연층(140) 위에는 제1 금속배선층(150)이 형성되고, 상기 제1 금속배선층(150) 위에는 층간 절연층(170)이 형성된다.
상기 층간 절연층(170)의 일부 영역에는 상기 제1 금속배선층(150)의 일부 영역을 노출시키는 콘택홀들이 형성된다. 평면상에서 관찰할 때, 콘택홀들은 도트 형태로 형성되어 도트형 콘택홀들을 정의할 수도 있고, 라인 형태로 형성되어 라인형 콘택홀들을 정의할 수도 있다.
평면상에서 관찰할 때, 상기 도트형 콘택홀들 각각은 상기 포토다이오드(110, 120, 130)를 정의하는 영역의 가장자리를 따라 형성된다. 또한, 평면상에서 관찰할 때, 상기 도트형 콘택홀들 각각은 게이트 패턴들을 둘러싸도록 형성된다.
평면상에서 관찰할 때, 상기 라인형 콘택홀들 각각은 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 일례로, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 모서리 영역에 마름모 형상으로 형성될 수 있다. 따라서, 상기 라인형 콘택홀들 각각은 마름모 형상의 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 다른 예로, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 일변 영역에 마름모 형상으로 형성될 수도 있다. 본 실시예에서, 제1 금속배선층(150)의 일부 영역을 노출시키는 콘택홀들이 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된 것을 설명하였으나, 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 비아홀들이 형성될 수도 있다.
상기 도트형 콘택홀들 각각 및 상기 라인형 콘택홀들 각각에는 제2 금속배선층(180)의 금속물질이 투입되어 외부의 빛이 상기 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 광차단부재(192)를 정의한다. 즉, 콘택홀들이 도트형 콘택홀들을 정의하는 경우, 상기 도트형 콘택홀들에는 상기 제2 금속배선층(180)의 금속물질이 투입되어 기둥 형상의 제1 광차단부재들을 정의할 수 있다. 한편, 콘택홀들이 라인형 콘택홀들을 정의하는 경우, 상기 라인형 콘택홀들에는 상기 제2 금속배선층(180)의 금속물질이 투입되어 격벽 형상의 제2 광차단부재들을 정의할 수 있다. 상기 제1 광차단부재들 및 상기 제2 광차단부재들 각각은 주변 픽셀에서 유입되는 광이 상기 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 역할을 수행한다.
도 9a는 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서를 설명하기 위한 평면도이고, 도 9b는 도 9a에 도시된 절단선 III-III’으로 절단한 단면도이다.
도 9a 및 도 9b를 참조하면, 고농도의 P형 기판(308) 상에 P형 에피층(310)이 에피택셜 성장되어 있고, 상기 P형 에피층(310)의 일정영역에는 필드 영역과 액티브 영역을 정의하는 소자분리막(312)이 형성되어 있다.
상기 P형 에피층(310) 내부에는 포토다이오드용 N형 도핑층(320)이 형성되어 있으며, 상기 N형 도핑층(320) 상부와 상기 P형 에피층(310) 표면 하부에는, 포토다이오드용 P형 도핑층(330)이 형성되어, P/N/P형 포토다이오드를 구성하고 있다.
트랜스퍼 트랜지스터(TX)용 게이트 패턴의 일측면에는 N+ 도핑층으로 이루어진 플로팅 디퓨전 소자(FD)이 형성된다. 본 실시예에서, 트랜스퍼 트랜지스터(TX)용 게이트 패턴은 CMOS 이미지 센서의 단위 픽셀의 중심 영역에 형성된다. 본 실시예에서, 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴은 도우넛 형상을 가질 수 있고, 상기 플로팅 디퓨전 소자(FD)은 원형상을 가질 수 있다. 상기 플로팅 디퓨전 소자(FD)은 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴에 의해 노출된 영역에 형성된다. 평면상에서 관찰할 때 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴은 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 배치된다.
상기 포토다이오드용 P형 도핑층(330), 상기 플로팅 디퓨전 소자(FD), 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴에는 게이트 절연층(340)이 형성되고, 상기 게이트 절연층(340) 상에는 제1 금속배선층(350)이 형성된다.
상기 게이트 절연층(340)의 일부 영역에는 상기 트랜스퍼 트랜지스터(TX)용 게이트 패턴을 노출시키는 콘택홀이 형성된다. 평면상에서 관찰할 때, 상기 콘택홀은 개루프 형태로 형성되는 라인형 콘택홀을 포함할 수 있다. 상기 라인형 콘택홀은 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다. 본 실시예에서, 상기 플로팅 디퓨전 소자(FD)은 CMOS 이미지 센서의 단위 픽셀의 중심 영역에 형성된다. 따라서, 상기 라인형 콘택홀은 플로팅 디퓨전 소자(FD)을 둘러싸도록 형성된다.
상기 라인형 콘택홀에는 제1 금속배선층(350)의 금속물질이 투입되어 격벽 형상의 광차단부재(364)를 정의한다. 상기 광차단부재(364)은 주변 픽셀에서 유입되는 광이 플로팅 디퓨전 소자(FD)에 유입되는 것을 차단하는 역할을 수행한다.
이상에서 설명된 바와 같이, 본 발명에 따르면, CMOS 이미지 센서를 구성하는 각 픽셀별 플로팅 디퓨전 소자가 광차단부재에 의해 둘러싸이므로 각 픽셀별 포토다이오드에 입사되는 광의 회절 및 난반사에 의해 누설되는 빛이 플로팅 디퓨전 소자에 유입되는 것을 차단할 수 있다. 따라서, 인접하는 픽셀에서 누설되는 광에 의한 악영향을 방지할 수 있다.
뿐만 아니라, CMOS 이미지 센서를 구성하는 모든 픽셀의 포토다이오드에 저장된 전하가 각 픽셀별 플로팅 디퓨전 소자에 일괄 저장된 후, 각 픽셀의 플로팅 디퓨전 소자에 저장된 전하를 리드아웃하는 시간 동안, 고휘도 피사체 영역과 관련된 주변 픽셀로 빛이 새어 나가는 빛샘 현상을 방지할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
108, 308 : P형 기판
110, 310 : P형 에피층
120, 320 : N형 도핑층 130, 330 : P형 도핑층
140, 340 : 게이트 절연층 150, 350 : 제1 금속배선층
162 : 제1 광차단부재들 164 : 제2 광차단부재들
192, 364 : 광차단부재 170 : 층간 절연층
180 : 제2 금속배선층 FD : 플로팅 디퓨전 소자
PD : 포토다이오드 RX : 리셋 트랜지스터
DX : 드라이브 트랜지스터 SX : 셀렉트 트랜지스터
TX : 트랜스퍼 트랜지스터
120, 320 : N형 도핑층 130, 330 : P형 도핑층
140, 340 : 게이트 절연층 150, 350 : 제1 금속배선층
162 : 제1 광차단부재들 164 : 제2 광차단부재들
192, 364 : 광차단부재 170 : 층간 절연층
180 : 제2 금속배선층 FD : 플로팅 디퓨전 소자
PD : 포토다이오드 RX : 리셋 트랜지스터
DX : 드라이브 트랜지스터 SX : 셀렉트 트랜지스터
TX : 트랜스퍼 트랜지스터
Claims (19)
- 단위 픽셀 내에 복수의 트랜지스터들을 포함하는 CMOS 이미지 센서에서,
반도체 기판;
광전하를 수용하기 위해 상기 반도체 기판 내에 형성된 플로팅 디퓨전 소자; 및
상기 플로팅 디퓨전 소자를 둘러싸도록 형성되어 외부의 빛이 상기 플로팅 디퓨전 소자에 유입되는 것을 차단하는 광차단부재를 포함하는 것을 특징으로 하는 CMOS 이미지 센서. - 제1항에 있어서, 상기 반도체 기판의 상부에 형성된 포토다이오드를 더 포함하고, 상기 플로팅 디퓨전 소자는 상기 포토다이오드에서 이격된 것을 특징으로 하는 CMOS 이미지 센서.
- 제2항에 있어서, 평면상에서 관찰할 때 상기 포토다이오드와 상기 플로팅 디퓨전 소자 사이의 영역에 형성된 게이트 패턴을 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제3항에 있어서, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 형성되고, 상기 게이트 패턴의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 게이트 절연층을 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제4항에 있어서, 상기 게이트 절연층 및 상기 광차단부재 위에 형성된 제1 금속배선층을 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제4항에 있어서, 평면상에서 관찰할 때, 상기 콘택홀들은 도트 형태로 형성된 도트형 콘택홀들을 포함하고, 상기 광차단부재는 상기 도트형 콘택홀에 배치되어 상기 플로팅 디퓨전 소자를 둘러싸는 것을 특징으로 하는 CMOS 이미지 센서.
- 제4항에 있어서, 평면상에서 관찰할 때, 상기 콘택홀들은 라인 형태로 형성된 라인형 콘택홀들을 포함하고, 상기 광차단부재는 상기 라인형 콘택홀에 배치되어 상기 플로팅 디퓨전 소자를 둘러싸는 것을 특징으로 하는 CMOS 이미지 센서.
- 제3항에 있어서, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 형성된 게이트 절연층;
상기 게이트 절연층 위에 형성된 제1 금속배선층; 및
상기 제1 금속배선층의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 층간 절연층을 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서. - 제8항에 있어서, 상기 층간 절연층 위에 형성된 제2 금속배선층을 더 포함하고,
상기 제2 금속배선층의 물질은 상기 콘택홀에 충진되어 상기 광차단부재를 정의하는 것을 특징으로 하는 CMOS 이미지 센서. - 제1항에 있어서, 상기 플로팅 디퓨전 소자는 상기 단위 픽셀의 에지 영역에 배치되고, 상기 광차단부재는 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 배치된 것을 특징으로 하는 CMOS 이미지 센서.
- 제1항에 있어서, 상기 플로팅 디퓨전 소자는 상기 단위 픽셀의 중심 영역에 배치되고, 상기 광차단부재는 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 배치된 것을 특징으로 하는 CMOS 이미지 센서.
- 제1항에 있어서, 상기 광차단부재는 금속물질을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 단위 픽셀 내에 복수의 트랜지스터들을 포함하는 CMOS 이미지 센서의 제조 방법에서,
광전하를 수용하기 위해 상기 반도체 기판 내에 플로팅 디퓨전 소자(Floating Diffusion region, FD)를 형성하는 단계; 및
외부의 빛이 상기 플로팅 디퓨전 소자에 유입되는 것을 차단하는 광차단부재를 상기 플로팅 디퓨전 소자를 둘러싸도록 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법. - 제13항에 있어서, 상기 반도체 기판의 상부에 포토다이오드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법.
- 제14항에 있어서, 평면상에서 관찰할 때 상기 포토다이오드와 상기 플로팅 디퓨전 소자 사이의 영역에 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법.
- 제15항에 있어서, 상기 게이트 패턴의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 게이트 절연층을 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법.
- 제16항에 있어서, 상기 게이트 절연층 및 상기 광차단부재 위에 제1 금속배선층을 형성하는 단계를 더 포함하되,
상기 제1 금속배선층의 물질은 상기 콘택홀들에 충진되어 상기 광차단부재를 정의하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법. - 제15항에 있어서, 상기 포토다이오드, 상기 플로팅 디퓨전 소자 및 상기 게이트 패턴 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 위에 제1 금속배선층을 형성하는 단계; 및
상기 제1 금속배선층의 일부를 노출하고 평면상에서 관찰할 때 상기 플로팅 디퓨전 소자를 둘러싸도록 형성된 복수의 콘택홀들을 포함하는 층간 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법. - 제18항에 있어서, 상기 층간 절연층 위에 제2 금속배선층을 형성하는 단계를 더 포함하되,
상기 제2 금속배선층의 물질은 상기 콘택홀에 충진되어 상기 광차단부재를 정의하는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170099299A KR102001585B1 (ko) | 2017-08-05 | 2017-08-05 | Cmos 이미지 센서 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170099299A KR102001585B1 (ko) | 2017-08-05 | 2017-08-05 | Cmos 이미지 센서 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190015008A true KR20190015008A (ko) | 2019-02-13 |
| KR102001585B1 KR102001585B1 (ko) | 2019-07-17 |
Family
ID=65366874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170099299A KR102001585B1 (ko) | 2017-08-05 | 2017-08-05 | Cmos 이미지 센서 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102001585B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157912A (ja) * | 2005-12-02 | 2007-06-21 | Nikon Corp | 固体撮像装置 |
| KR100825804B1 (ko) | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| JP2009105146A (ja) * | 2007-10-22 | 2009-05-14 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| JP2014075378A (ja) * | 2012-10-02 | 2014-04-24 | Canon Inc | 固体撮像装置、および撮像システム |
| KR101683296B1 (ko) | 2009-08-28 | 2016-12-20 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치와 그 제조 방법, 및 전자기기 |
| KR20160149844A (ko) | 2015-06-19 | 2016-12-28 | 삼성전자주식회사 | 빛 샘 방지를 위한 촬영 장치 및 그 촬영 장치의 이미지 센서 |
| KR20170033909A (ko) | 2013-01-31 | 2017-03-27 | 애플 인크. | 수직 적층형 이미지 센서 |
-
2017
- 2017-08-05 KR KR1020170099299A patent/KR102001585B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157912A (ja) * | 2005-12-02 | 2007-06-21 | Nikon Corp | 固体撮像装置 |
| KR100825804B1 (ko) | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| JP2009105146A (ja) * | 2007-10-22 | 2009-05-14 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| KR101683296B1 (ko) | 2009-08-28 | 2016-12-20 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치와 그 제조 방법, 및 전자기기 |
| JP2014075378A (ja) * | 2012-10-02 | 2014-04-24 | Canon Inc | 固体撮像装置、および撮像システム |
| KR20170033909A (ko) | 2013-01-31 | 2017-03-27 | 애플 인크. | 수직 적층형 이미지 센서 |
| KR20160149844A (ko) | 2015-06-19 | 2016-12-28 | 삼성전자주식회사 | 빛 샘 방지를 위한 촬영 장치 및 그 촬영 장치의 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102001585B1 (ko) | 2019-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11527567B2 (en) | Image sensor | |
| US7592579B2 (en) | Photoelectric conversion device manufacturing method, semiconductor device manufacturing method, photoelectric conversion device, and image sensing system | |
| TWI482282B (zh) | 具有自我對準之通道寬度之電晶體 | |
| US10217780B2 (en) | Solid-state imaging apparatus, method for manufacturing the same, and imaging system | |
| US10770499B2 (en) | Image sensor | |
| US20090180010A1 (en) | Low lag transfer gate device | |
| US8035714B2 (en) | Solid-state imaging device, method of manufacturing the same, and camera | |
| TW201324756A (zh) | 用於影像感測器之部分埋入式通道傳輸裝置 | |
| US20210020676A1 (en) | Image sensor and method of fabricating the same | |
| US20150014749A1 (en) | Solid-state imaging element and method of manufacturing the same | |
| US7030427B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US20230197762A1 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| US20170207267A1 (en) | Image sensor and method of manufacturing the same | |
| KR102001585B1 (ko) | Cmos 이미지 센서 및 이의 제조 방법 | |
| KR20070064857A (ko) | 이미지 센서 및 그 제조방법 | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| US11948965B2 (en) | Uneven-trench pixel cell and fabrication method | |
| US11637138B2 (en) | Tilted transfer gate for advanced CMOS image sensor | |
| TW201719871A (zh) | 紅外線影像感測器組件及其製造方法 | |
| JP2018139328A (ja) | 固体撮像装置および撮像システム | |
| KR20050046602A (ko) | 고체 촬상 소자 및 그 제어 방법 | |
| KR20100077245A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| KR20100076523A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |