KR20190013094A - Thin film transistor, Array substrate and Reflective display device including the same - Google Patents

Thin film transistor, Array substrate and Reflective display device including the same Download PDF

Info

Publication number
KR20190013094A
KR20190013094A KR1020170097113A KR20170097113A KR20190013094A KR 20190013094 A KR20190013094 A KR 20190013094A KR 1020170097113 A KR1020170097113 A KR 1020170097113A KR 20170097113 A KR20170097113 A KR 20170097113A KR 20190013094 A KR20190013094 A KR 20190013094A
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
gate
film transistor
Prior art date
Application number
KR1020170097113A
Other languages
Korean (ko)
Other versions
KR102349592B1 (en
Inventor
최형종
이화열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170097113A priority Critical patent/KR102349592B1/en
Publication of KR20190013094A publication Critical patent/KR20190013094A/en
Application granted granted Critical
Publication of KR102349592B1 publication Critical patent/KR102349592B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

Provided, in the present invention, are a thin film transistor, and an array substrate and a reflective display device including the same. The thin film transistor includes: a gate electrode; a gate insulation film covering the gate electrode; a p+ layer corresponding to the gate electrode on the gate insulation film; a semiconductor layer covering the p+ layer; and a source electrode and a drain electrode spaced apart from each other on the semiconductor layer. An objective of the present invention is to solve a problem of a low response speed in a reflection type display device by using electrochromic particles.

Description

박막트랜지스터, 어레이 기판 및 이를 포함하는 반사형 표시장치{Thin film transistor, Array substrate and Reflective display device including the same}[0001] The present invention relates to a thin film transistor, an array substrate, and a reflective display device including the thin film transistor,

본 발명은 반사형 표시장치에 관한 것으로, 특히 응답속도가 향상된 박막트랜지스터 및 어레이 기판과 이를 포함하여 우수한 표시품질을 갖는 반사형 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a reflective display device, and more particularly, to a thin film transistor and an array substrate having improved response speeds and a reflective display device having excellent display quality.

사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 유기발광다이오드표시장치(organic light emitting diode display device : OELD) 등과 같은 다양한 평판표시장치가 개발되어 각광받고 있다. (PDP), plasma display (PDP), and plasma display devices (PDPs) have been rapidly developed in the field of display for processing and displaying a large amount of information. Various flat panel display devices such as a panel device (PDP), a field emission display device (FED), an organic light emitting diode (OLED) display device (OELD)

이와 같은 표시장치는 그 내부에 광원을 필요로 한다. 예를 들어, 액정표시장치는 액정패널 하부에 백라이트 유닛을 배치하고 백라이트 유닛으로부터의 빛에 대한 액정패널의 투과율을 조절함으로써 영상을 구현하게 된다.Such a display device requires a light source therein. For example, a liquid crystal display device implements an image by disposing a backlight unit under the liquid crystal panel and adjusting the transmittance of the liquid crystal panel with respect to light from the backlight unit.

그러나, 백라이트 유닛의 구동을 위해 소비 전력이 증가하는 문제가 있으며, 이를 해결하기 위해 반사형 표시장치가 제안되었다. However, there is a problem that power consumption increases for driving the backlight unit. To solve this problem, a reflective display device has been proposed.

도 1은 종래 반사형 표시장치의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional reflective display device.

도 1에 도시된 바와 같이, 반사형 표시장치(10)는 다수의 화소영역이 정의된 제 1 기판(10), 제 1 기판(10)과 마주하는 제 2 기판(80)과, 제 1 및 제 2 기판(10, 80) 사이에 위치하는 반사전극(40), 컬러필터층(42), 전기변색층(60), 전해질층(70), 카운터 전극(84) 및 투명 전극(82)을 포함한다. 제 1 및 제 2 기판(10, 80) 각각은 유리 기판 또는 플라스틱 기판일 수 있다.1, the reflective display device 10 includes a first substrate 10 having a plurality of pixel regions defined therein, a second substrate 80 facing the first substrate 10, The color filter layer 42, the electrochromic layer 60, the electrolyte layer 70, the counter electrode 84, and the transparent electrode 82 located between the first and second substrates 10 and 80 do. Each of the first and second substrates 10 and 80 may be a glass substrate or a plastic substrate.

또한, 각 화소영역을 구동하기 위한 박막트랜지스터(Tr)가 반사전극(40)에 연결되며 상기 제 1 기판(10) 상에 위치한다.In addition, a thin film transistor Tr for driving each pixel region is connected to the reflective electrode 40 and positioned on the first substrate 10.

보다 구체적으로, 제 1 기판(10) 상에 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하여 화소영역을 정의하고, 박막트랜지스터(Tr)는 게이트 배선 및 데이터 배선에 연결된다.More specifically, a gate line (not shown) and a data line (not shown) intersect the first substrate 10 to define a pixel region, and the thin film transistor Tr is connected to the gate line and the data line.

박막트랜지스터(Tr)는 게이트 전극(12), 반도체층(20), 소스 전극(30), 드레인 전극(32)을 포함한다. 이때, 게이트 전극(12)과 반도체층(20) 사이에는 게이트 절연막(14)이 위치한다. 게이트 절연막(14)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다.The thin film transistor Tr includes a gate electrode 12, a semiconductor layer 20, a source electrode 30, and a drain electrode 32. At this time, the gate insulating film 14 is positioned between the gate electrode 12 and the semiconductor layer 20. The gate insulating film 14 may be made of an inorganic insulating material such as silicon oxide or silicon nitride.

게이트 전극(12)은 게이트 배선에 연결되고, 소스 전극(30)은 데이터 배선에 연결된다. 게이트 전극(12), 소스 전극(30), 드레인 전극(32) 각각은 알루미늄, 구리와 같은 저저항 금속물질로 이루어질 수 있다.The gate electrode 12 is connected to the gate wiring, and the source electrode 30 is connected to the data wiring. Each of the gate electrode 12, the source electrode 30, and the drain electrode 32 may be made of a low-resistance metal material such as aluminum or copper.

반도체층(20)은 게이트 절연막(14) 상에 위치하며 게이트 전극(12)과 중첩한다. 반도체층(20)은 산화물 반도체 물질로 이루어진다. 이와 달리, 반도체층(20)은 순수 비정질 실리콘(intrinsic amorphous silicon)으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘(impurity-doped amorphous silicon)으로 이루어지는 오믹콘택층(미도시)의 적층 구조를 가질 수도 있다.The semiconductor layer 20 is located on the gate insulating film 14 and overlaps with the gate electrode 12. [ The semiconductor layer 20 is made of an oxide semiconductor material. Alternatively, the semiconductor layer 20 may have a stacked structure of an active layer (not shown) made of intrinsic amorphous silicon and an ohmic contact layer (not shown) made of impurity-doped amorphous silicon It is possible.

소스 전극(30)과 드레인 전극(32)은 서로 이격하며 반도체층(20) 상에 위치한다.The source electrode 30 and the drain electrode 32 are spaced apart from each other and are located on the semiconductor layer 20.

박막트랜지스터(Tr)를 덮고 드레인 전극(32)을 노출하는 드레인 콘택홀(36)을 갖는 보호층(34)이 형성된다. A protective layer 34 having a drain contact hole 36 covering the thin film transistor Tr and exposing the drain electrode 32 is formed.

예를 들어, 보호층(34)은 포토아크릴과 같은 유기절연물질로 이루어질 수 있다. 또한, 보호층(34)과 소스 및 드레인 전극(30, 32) 사이에는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어지는 절연층(미도시)이 더 형성될 수도 있다.For example, the protective layer 34 may be made of an organic insulating material such as photoacryl. An insulating layer (not shown) made of an inorganic insulating material such as silicon oxide or silicon nitride may be further formed between the protective layer 34 and the source and drain electrodes 30 and 32.

반사전극(40)은 드레인 콘택홀(36)을 통해 드레인 전극(32)에 연결되며 보호층(34) 상에 형성된다. The reflective electrode 40 is connected to the drain electrode 32 through the drain contact hole 36 and is formed on the protective layer 34.

박막트랜지스터(Tr), 반사전극(40)이 형성된 제 1 기판(10)은 반사형 표시장치(1)의 어레이 기판을 구성한다. The first substrate 10 on which the thin film transistor Tr and the reflective electrode 40 are formed constitutes an array substrate of the reflective display device 1. [

어레이 기판은 반사전극(40) 상에 위치하는 컬러필터층(42)을 더 포함할 수 있다. 도시하지 않았으나, 컬러필터층(42)은 적색, 녹색 및 청색 화소영역 각각에 대응하여 적색, 녹색 및 청색 컬러필터 패턴을 포함한다.The array substrate may further include a color filter layer (42) located on the reflective electrode (40). Although not shown, the color filter layer 42 includes red, green, and blue color filter patterns corresponding to red, green, and blue pixel regions, respectively.

또한, 어레이 기판은 컬러필터층(42) 상에 위치하는 전기변색층(60)을 더 포함할 수 있다. 전기변색층(60)은 전기변색입자(62, electrochromic particle, ECP)를 포함한다. 예를 들어, 전기변색입자(62)는 코어(미도시)와 코어를 덮고 전기변색물질로 이루어지는 쉘(미도시)의 구조를 갖는다.In addition, the array substrate may further include a electrochromic layer 60 located on the color filter layer 42. The electrochromic layer 60 includes electrochromic particles (ECP) 62. For example, the electrochromic particles 62 have a structure of a shell (not shown) made of an electrochromic material covering a core (not shown) and a core.

전기변색입자(62)는 전압에 따라 광 흡수 정도를 달리하여, 전기변색층(60)이 투명 또는 차광 특성을 갖게 한다. The electrochromic particles 62 differ in the degree of light absorption depending on the voltage, so that the electrochromic layer 60 has a transparent or shielding property.

전기변색층(60) 상에는 전해질층(70)이 위치한다. 예를 들어, 전해질층(70)은 고체 전해질로 이루어질 수 있다. An electrolyte layer 70 is located on the electrochromic layer 60. For example, the electrolyte layer 70 may be composed of a solid electrolyte.

전기변색층(60) 상에는 투명 전극(82)과 카운터 전극(84)이 형성된 제 2 기판(80)이 위치한다. A second substrate 80 on which a transparent electrode 82 and a counter electrode 84 are formed is placed on the electrochromic layer 60.

투명 전극(82)은 ITO 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. 카운터 전극(84)은 투명 전극(82)과 전해질층(70) 사이에 위치한다. 카운터 전극(84)은 전기변색입자(62)에서의 산화-환원 반응이 원활하게 일어나도록 하기 위해 형성된다. The transparent electrode 82 may be made of a transparent conductive material such as ITO or indium-zinc-oxide (IZO). The counter electrode 84 is positioned between the transparent electrode 82 and the electrolyte layer 70. The counter electrode 84 is formed in order to cause the oxidation-reduction reaction in the electrochromic particles 62 to occur smoothly.

이와 같은 구조의 반사형 표시장치(1)에서는, 전압 인가에 따른 전기변색입자(62)의 광흡수 정도(또는 투과도) 변화와 반사전극(40)에서의 반사에 의해 영상을 구현하게 된다.In the reflection type display device 1 having such a structure, the image is realized by the change in light absorption degree (or transmittance) of the electrochromic particles 62 according to the voltage application and reflection at the reflection electrode 40.

그런데, 종래 반사형 표시장치는 응답속도가 느려 표시장치의 표시품질이 저하되는 문제가 발생한다.However, the response speed of the conventional reflective display device is slow and the display quality of the display device is degraded.

본 발명은, 전기변색입자를 이용하는 반사형 표시장치에서의 낮은 응답속도 문제를 해결하고자 한다.An object of the present invention is to solve the problem of low response speed in a reflection type display device using electrochromic particles.

위와 같은 과제의 해결을 위해, 본 발명은, 게이트 절연막과 반도체층 사이에 위치하는 p+층을 포함하는 박막트랜지스터를 제공한다.In order to solve the above problems, the present invention provides a thin film transistor including a p + layer located between a gate insulating film and a semiconductor layer.

또한, 본 발명은 박막트랜지스터를 포함하여 구성되는 어레이 기판과 반사형 표시장치를 제공한다.In addition, the present invention provides an array substrate and a reflective display device including a thin film transistor.

본 발명의 박막트랜지스터는 게이트 절연막과 액티브층 사이에 위치하는 p+층을 포함하며 이에 따라 박막트랜지스터의 온-전류(on-current)가 증가한다.The thin film transistor of the present invention includes a p + layer located between the gate insulating film and the active layer, thereby increasing the on-current of the thin film transistor.

또한, p+층에는 소스 전극에서 드레인 전극 방향, 즉 채널 방향으로 연장되는 홈이 형성됨으로써 박막트랜지스터의 온-전류가 더욱 증가한다.Further, in the p + layer, a groove extending in the direction from the source electrode to the drain electrode, that is, the channel direction is formed, thereby further increasing the on-current of the thin film transistor.

이에 따라, 상기 박막트랜지스터를 포함하는 어레이 기판에서, 반사전극의 충전비(charging ratio)가 향상된다. 또한, 상기 어레이 기판을 포함하는 반사형 표시장치의 응답 속도가 증가하며 표시품질이 향상된다.Accordingly, in the array substrate including the thin film transistor, the charging ratio of the reflective electrode is improved. Further, the response speed of the reflective display device including the array substrate is increased, and the display quality is improved.

도 1은 종래 반사형 표시장치의 개략적인 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 반사형 표시장치의 개략적인 평면도이다.
도 3은 도 2의 절단선 III-III에 대한 개략적인 단면도이다.
도 4a는 종래 박막트랜지스터에서 전류 분포의 시뮬레이션 결과이고, 도 4b는 본 발명에 따른 박막트랜지스터에서 전류 분포의 시뮬레이션 결과이다.
도 5a 및 도 5b는 박막트랜지스터의 온-전류 특성을 보여주는 그래프이다.
도 6은 본 발명의 제 6 실시예에 따른 반사형 표시장치의 개략적인 평면도이다.
도 7은 도 6의 절단선 VII-VII에 대한 개략적인 단면도이다.
도 8은 도 6의 절단선 VIII-VIII에 대한 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional reflective display device.
2 is a schematic plan view of a reflective display device according to a first embodiment of the present invention.
3 is a schematic cross-sectional view of the cutting line III-III of Fig.
FIG. 4A is a simulation result of a current distribution in a conventional thin film transistor, and FIG. 4B is a simulation result of a current distribution in a thin film transistor according to the present invention.
5A and 5B are graphs showing on-current characteristics of a thin film transistor.
6 is a schematic plan view of a reflective display device according to a sixth embodiment of the present invention.
7 is a schematic cross-sectional view taken along line VII-VII in FIG.
8 is a schematic cross-sectional view taken along line VIII-VIII in FIG.

도 1에서 보여지는 바와 같이, 전기변색입자를 이용하는 반사형 표시장치(1)에 일반적인 액정표시장치의 박막트랜지스터가 이용되고 있다.As shown in Fig. 1, a thin film transistor of a liquid crystal display device is used in a reflection type display device 1 using electrochromic particles.

그런데, 전압 구동 방식인 액정표시장치와 달리 반사형 표시장치는 전류 구동 방식이며, 이에 따라 일반적인 박막트랜지스터를 이용하는 경우 전기변색입자에 충분한 전류가 공급되지 못하고 반사형 표시장치가 충분한 응답속도를 구현할 수 없다.However, unlike a liquid crystal display device which is a voltage driven type, a reflective display device is a current driven type. Accordingly, when a general thin film transistor is used, a sufficient current can not be supplied to the electrochromic particles and a reflective display device can realize a sufficient response speed none.

이에 따라, 반사형 표시장치의 표시 품질 저하 문제가 발생한다.As a result, the display quality of the reflective display device deteriorates.

이와 같은 문제의 해결을 위해, 본 발명은, 게이트 전극과; 상기 게이트 전극을 덮는 게이트 절연막과; 상기 게이트 절연막 상에서 상기 게이트 전극에 대응되는 p+층과; 상기 p+층을 덮는 반도체층과; 상기 반도체층 상에서 서로 이격하는 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 제공한다.In order to solve such a problem, the present invention provides a semiconductor device comprising: a gate electrode; A gate insulating film covering the gate electrode; A p + layer corresponding to the gate electrode on the gate insulating film; A semiconductor layer covering the p + layer; And a source electrode and a drain electrode spaced from each other on the semiconductor layer.

본 발명의 박막트랜지스터에 있어서, 상기 반도체층은 순수 비정질 실리콘의 액티브층과 n+층을 포함하며, 상기 액티브층은 상기 p+층과 상기 n+층 사이에 위치한다.In the thin film transistor of the present invention, the semiconductor layer includes an active layer and an n + layer of pure amorphous silicon, and the active layer is located between the p + layer and the n + layer.

본 발명의 박막트랜지스터에 있어서, 상기 p+층은 400Å보다 작은 두께를 갖는다.In the thin film transistor of the present invention, the p + layer has a thickness of less than 400 ANGSTROM.

본 발명의 박막트랜지스터에 있어서, 상기 p+층은 100Å~300Å의 두께를 갖는다.In the thin film transistor of the present invention, the p + layer has a thickness of 100 ANGSTROM to 300 ANGSTROM.

본 발명의 박막트랜지스터에 있어서, 상기 p+층은 상기 반도체층보다 작은 면적을 갖는다.In the thin film transistor of the present invention, the p + layer has a smaller area than the semiconductor layer.

상기 p+층은 상기 소스 전극과 상기 드레인 전극을 연결하는 방향을 따라 연장되는 홈을 갖는다.The p + layer has a groove extending in a direction connecting the source electrode and the drain electrode.

본 발명의 박막트랜지스터에 있어서, 상기 홈의 길이는 상기 소스 전극과 상기 드레인 전극 간 거리와 같거나 이보다 크다.In the thin film transistor of the present invention, the length of the groove is equal to or greater than the distance between the source electrode and the drain electrode.

다른 관점에서, 본 발명은, 제 1 기판과; 상기 제 1 기판 상에 위치하는 게이트 배선과; 상기 게이트 배선과 교차하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 전술한 박막트랜지스터와; 상기 드레인 전극에 연결되는 반사전극을 포함하는 어레이 기판을 제공한다.In another aspect, the present invention provides a liquid crystal display comprising: a first substrate; A gate wiring disposed on the first substrate; A data line crossing the gate line; The above-described thin film transistor connected to the gate wiring and the data wiring; And a reflective electrode connected to the drain electrode.

본 발명의 어레이 기판은, 상기 반사전극 상에 위치하는 컬러필터층과; 상기 컬러필터층 상에 위치하는 전기변색층을 더 포함한다.An array substrate of the present invention includes: a color filter layer disposed on the reflective electrode; And an electrochromic layer disposed on the color filter layer.

또 다른 관점에서, 본 발명은, 전술한 어레이 기판과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 전기변색층과 상기 제 2 기판 사이에 위치하는 전해질층과; 상기 전해질층과 상기 제 2 기판 사이에 위치하는 투명 전극과; 상기 투명 전극과 상기 제 2 기판 사이에 위치하는 카운터 전극을 포함하는 반사형 표시장치를 제공한다.In yet another aspect, the present invention provides a liquid crystal display comprising: the above-described array substrate; A second substrate facing the first substrate; An electrolyte layer positioned between the electrochromic layer and the second substrate; A transparent electrode positioned between the electrolyte layer and the second substrate; And a counter electrode positioned between the transparent electrode and the second substrate.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다. Hereinafter, preferred embodiments according to the present invention will be described with reference to the drawings.

도 2는 본 발명의 제 1 실시예에 따른 반사형 표시장치의 개략적인 평면도이다.2 is a schematic plan view of a reflective display device according to a first embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 반사형 표시장치(100)는 제 1 기판(101)과, 제 1 방향으로 연장되는 게이트 배선(112)과, 제 2 방향으로 연장되어 게이트 배선(112)과 교차함으로써 화소영역(P)을 정의하는 데이터 배선(130)과, 게이트 배선(112) 및 데이터 배선(130)에 연결된 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결된 반사전극(140)이 구비된 어레이 기판을 포함한다.2, the reflective display device 100 according to the first embodiment of the present invention includes a first substrate 101, a gate wiring 112 extending in a first direction, A thin film transistor Tr connected to the gate wiring 112 and the data wiring 130 and a thin film transistor Tr connected to the gate wiring 112 and the data wiring 130. [ And an array substrate having a reflective electrode 140 connected thereto.

도시하지 않았으나, 반사형 표시장치(100)는 반사전극(140) 상에 위치하는 컬러필터층과, 컬러필터층 상에 위치하는 전기변색층과, 제 1 기판과 마주하며 투명 전극과 카운터 전극이 형성된 제 2 기판과, 전기변색층과 카운터 전극 사이에 위치하는 전해질층을 더 포함한다.Although not shown, the reflective display device 100 includes a color filter layer disposed on the reflective electrode 140, an electrochromic layer positioned on the color filter layer, a first electrode facing the first substrate, 2 substrate, and an electrolyte layer positioned between the electrochromic layer and the counter electrode.

박막트랜지스터(Tr)는 게이트 전극(104)과, 게이트 절연막(미도시)과, p+층(110)과, 반도체층(120)과, 소스 전극(132)과, 드레인 전극(134)을 포함한다. 이때, 게이트 전극(104)은 게이트 배선(102)에 연결되고, 소스 전극(132)은 데이터 배선(130)에 연결된다. 예를 들어, 게이트 전극(104)은 게이트 배선(102)에서 연장되고, 소스 전극(132)은 데이터 배선(130)에서 연장될 수 있다.The thin film transistor Tr includes a gate electrode 104, a gate insulating film (not shown), a p + layer 110, a semiconductor layer 120, a source electrode 132, and a drain electrode 134 . At this time, the gate electrode 104 is connected to the gate wiring 102, and the source electrode 132 is connected to the data wiring 130. For example, the gate electrode 104 may extend from the gate wiring 102, and the source electrode 132 may extend from the data wiring 130.

도 2에서 소스 전극(132)이 바 형상인 것이 보여지고 있으나, 소스 전극(132)은 "U" 형상을 가질 수도 있다.Although the source electrode 132 is shown in Fig. 2 as a bar shape, the source electrode 132 may have a "U" shape.

p+층(110)은 게이트 절연막 상에 위치하며 게이트 전극(104)에 대응되고, 반도체층(120)은 p+층(110) 상에 위치한다. 즉, p+층(110)은 게이트 절연막과 반도체층(120) 사이에 위치한다. p+층(110)은 소스 전극(132)와 드레인 전극(134) 간 사이 영역보다 큰 면적을 가질 수 있고, 반도체층(120)보다 작은 면적을 가지며 이와 완전히 중첩할 수 있다.The p + layer 110 is located on the gate insulating layer and corresponds to the gate electrode 104, and the semiconductor layer 120 is located on the p + layer 110. That is, the p + layer 110 is located between the gate insulating film and the semiconductor layer 120. The p + layer 110 may have a larger area than the region between the source electrode 132 and the drain electrode 134, have a smaller area than the semiconductor layer 120, and may completely overlap with each other.

반도체층(120)은 비정질 실리콘으로 이루어질 수 있고, p+층(110)은 비정질 실리콘에 p형 불순물이 도핑되어 이루어질 수 있다. 예를 들어 p형 불순물은 붕소, 알루미늄, 갈륨 중 적어도 어느 하나일 수 있다.The semiconductor layer 120 may be formed of amorphous silicon, and the p + layer 110 may be formed by doping p-type impurity into amorphous silicon. For example, the p-type impurity may be at least one of boron, aluminum, and gallium.

반도체층(120)은 순수 비정질 실리콘의 액티브층(미도시)과 n형 불순물이 도핑된 비정질 실리콘의 n+층(미도시)을 포함할 수 있고, 이때, 액티브층은 p+층(110)과 n+층 사이에 위치한다.The semiconductor layer 120 may include an active layer (not shown) of pure amorphous silicon and an n + layer (not shown) of amorphous silicon doped with an n-type impurity, Lt; / RTI > layer.

p+층(110)은 게이트 절연막과 액티브층 사이에서 정공에 대한 버퍼층 역할을 한다. 즉, p형 불순물이 도핑된 p+층(110)의 표면에 정공이 쌓이게 되고, 이에 따라 게이트 전극(104)에 전압이 인가되면 전자를 당기는 힘이 증가된다. 따라서, 유도되는 전자의 양이 증가하며 박막트랜지스터(Tr)의 온-전류가 증가한다.The p + layer 110 serves as a buffer layer for holes between the gate insulating film and the active layer. That is, holes are accumulated on the surface of the p + -type layer 110 doped with the p-type impurity, and when a voltage is applied to the gate electrode 104, the pulling force of electrons is increased. Therefore, the amount of electrons to be induced increases and the on-current of the thin film transistor Tr increases.

소스 전극(132)과 드레인 전극(134)은 반도체층(120) 상에서 서로 이격되어 위치한다. n+층은 소스 및 드레인 전극(132, 134) 각각과 액티브층 사이에 위치하여 이들이 오믹 콘택되도록 한다.The source electrode 132 and the drain electrode 134 are spaced apart from each other on the semiconductor layer 120. The n + layer is positioned between each of the source and drain electrodes 132 and 134 and the active layer so that they are in ohmic contact.

반사전극(140)은 화소영역(P)에 위치하며 드레인 콘택홀(138)을 통해 드레인 전극(134)에 연결되고, 데이터 배선(130)을 통해 공급되는 신호가 반사전극(140)에 인가된다.The reflective electrode 140 is located in the pixel region P and is connected to the drain electrode 134 through the drain contact hole 138 and a signal supplied through the data line 130 is applied to the reflective electrode 140 .

전압 구동 방식의 표시장치, 예를 들어 액정표시장치와 달리 전기변색층과 전해질층을 포함하는 반사형 표시장치는 전류 구동 방식이다. 즉, 전류 구동에 의해 전기변색층이 온/오프된다. 전기변색층의 전기변색입자는 전류가 흐르게 되면 특정 시간 동안 그 상태가 유지되는 쌍안정(bi-stable) 특성을 갖기 때문에, 박막트랜지스터의 오프-전류(off-current) 특성은 전기변색층을 포함하는 반사형 표시장치에서 중요한 요소가 아니며 박막트랜지스터의 온-전류 특성이 중요한 요소이다.Unlike a voltage-driven display device, for example, a liquid crystal display device, a reflection-type display device including an electrochromic layer and an electrolyte layer is a current-driven type. That is, the electrochromic layer is turned on / off by current driving. Since the electrochromic particles of the electrochromic layer have a bi-stable property that the current is maintained for a specific time when the current flows, the off-current characteristic of the thin-film transistor includes the electrochromic layer The on-current characteristic of the thin film transistor is an important factor.

즉, 박막트랜지스터의 온-전류를 높여 전류가 전기변색입자에 효율적으로 인가되어야 전기변색입자의 투과 특성이 순조롭게 조절되어 반사형 표시장치의 응답 속도가 증가한다.That is, when the on-current of the thin-film transistor is increased and a current is efficiently applied to the electrochromic particles, the transmission characteristics of the electrochromic particles are smoothly controlled to increase the response speed of the reflective display device.

본 발명에서는, 게이트 절연막과 반도체층 사이에 p형 불순물이 도핑된 p+층(110)이 구성되며 이에 따라 박막트랜지스터의 온-전류가 증가하며 이에 따라 반사형 표시장치의 응답속도가 향상된다.In the present invention, the p + layer 110 doped with a p-type impurity is formed between the gate insulating film and the semiconductor layer, thereby increasing the on-current of the thin film transistor and thus improving the response speed of the reflective display device.

도 3은 도 2의 절단선 III-III에 대한 개략적인 단면도이다.3 is a schematic cross-sectional view of the cutting line III-III of Fig.

도 3에 도시된 바와 같이, 제 1 기판(101) 상에 박막트랜지스터(Tr)가 위치한다. As shown in FIG. 3, the thin film transistor Tr is disposed on the first substrate 101.

구체적으로, 제 1 기판(101) 상에 게이트 전극(104)이 형성된다. 게이트 전극(104)은 게이트 배선(도 2의 102)에 연결된다. 예를 들어, 게이트 배선(102)과 게이트 전극(104)은 알루미늄, 구리와 같은 저저항 금속물질로 이루어질 수 있다.Specifically, the gate electrode 104 is formed on the first substrate 101. The gate electrode 104 is connected to the gate wiring (102 in Fig. 2). For example, the gate wiring 102 and the gate electrode 104 may be made of a low-resistance metal material such as aluminum or copper.

게이트 배선(102)과 게이트 전극(104)을 덮으며 제 1 기판(101) 전면(全面)에 게이트 절연막(106)이 형성된다. 예를 들어, 게이트 절연막(106)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다.A gate insulating film 106 is formed on the entire surface of the first substrate 101 so as to cover the gate wiring 102 and the gate electrode 104. For example, the gate insulating film 106 may be formed of an inorganic insulating material such as silicon oxide or silicon nitride.

게이트 절연막(106) 상에는 게이트 전극(104)에 대응되는 p+층(110)이 형성된다. 즉, p+층(110)은 게이트 전극(104)과 중첩한다.A p + layer 110 corresponding to the gate electrode 104 is formed on the gate insulating layer 106. That is, the p + layer 110 overlaps the gate electrode 104.

p+층(110)은 비정질 실리콘에 p형 불순물이 도핑되어 형성된다. 예를 들어, n형 불순물은 붕소, 알루미늄, 갈륨 중 적어도 어느 하나일 수 있다.The p + layer 110 is formed by doping p-type impurity into the amorphous silicon. For example, the n-type impurity may be at least one of boron, aluminum, and gallium.

p+층(110)은 그 표면에 정공이 축적되도록 충분한 두께를 갖는 것이 바람직하며, 예를 들어 반도체층(120)을 이루는 n+층(120b)보다 큰 두께를 가질 수 있다. 그러나, p+층(110)의 두께가 너무 크면 p+층(110)이 전자 이동에 대한 배리어 역할을 하게 되어 박막트랜지스터(Tr)의 온-전류가 감소하게 된다. 예를 들어, p+층(110)은 400Å보다 작은 두께를 갖고, 바람직하게는 100Å~300Å의 두께를 가질 수 있다.The p + layer 110 may have a thickness sufficient to accumulate holes on the surface of the p + layer 110. For example, the p + layer 110 may have a thickness greater than that of the n + layer 120b of the semiconductor layer 120. However, if the thickness of the p + layer 110 is too large, the p + layer 110 serves as a barrier against electron movement, and the on-current of the thin film transistor Tr decreases. For example, the p < + > layer 110 may have a thickness of less than 400 ANGSTROM and preferably a thickness of 100 ANGSTROM to 300 ANGSTROM.

반도체층(120)은 p+층(110) 상에 위치하며 게이트 전극(104)에 대응된다. 반도체층(120)은 순수 비정질 실리콘(intrinsic amorphous silicon)으로 이루어지는 액티브층(120a)과 n형 불순물이 도핑된 n+층(120b)을 포함할 수 있다. 이때, 액티브층(120a)은 p+층(110)과 n+층(120b) 사이에 위치한다.The semiconductor layer 120 is located on the p + layer 110 and corresponds to the gate electrode 104. The semiconductor layer 120 may include an active layer 120a made of intrinsic amorphous silicon and an n + layer 120b doped with an n-type impurity. At this time, the active layer 120a is located between the p + layer 110 and the n + layer 120b.

전술한 바와 같이, p+층(110)은 반도체층(120)보다 작은 면적을 가지며 이와 완전히 중첩될 수 있다. 만약, p+층(110)이 반도체층(120)과 동일하거나 이보다 큰 면적을 갖는 경우, p+층(110)에 의해 반도체층(120)의 단차가 증가하고 반도체층(120) 상에 형성되는 소스 전극(132)과 드레인 전극(134)의 단선 문제가 발생할 수 있다.As described above, the p + layer 110 has a smaller area than the semiconductor layer 120 and can be completely overlapped with the semiconductor layer 120. When the p + layer 110 has an area equal to or larger than that of the semiconductor layer 120, the step of the semiconductor layer 120 is increased by the p + layer 110, The problem of disconnection between the electrode 132 and the drain electrode 134 may occur.

소스 전극(132)은 데이터 배선(도 2의 130)에 연결되며 반도체층(120) 상에 위치한다. 드레인 전극(134)은 소스 전극(132)과 이격하며 반도체층(120) 상에 위치한다. 예를 들어, 데이터 배선(130), 소스 전극(132), 드레인 전극(134)은 알루미늄, 구리와 같은 저저항 금속물질로 이루어질 수 있다.The source electrode 132 is connected to the data line (130 in FIG. 2) and is located on the semiconductor layer 120. The drain electrode 134 is spaced apart from the source electrode 132 and is located on the semiconductor layer 120. For example, the data line 130, the source electrode 132, and the drain electrode 134 may be made of a low-resistance metal material such as aluminum or copper.

게이트 전극(104), 반도체층(120), 소스 전극(132), 드레인 전극(134)은 박막트랜지스터(Tr)를 구성한다.The gate electrode 104, the semiconductor layer 120, the source electrode 132, and the drain electrode 134 constitute a thin film transistor Tr.

전술한 바와 같이, p+층(110)은 게이트 절연막(106)과 액티브층(120a) 사이에서 정공에 대한 버퍼층 역할을 한다. 즉, p형 불순물이 도핑된 p+층(110)의 표면에 정공이 쌓이게 되고, 이에 따라 게이트 전극(104)에 전압이 인가되면 전자를 당기는 힘이 증가된다. 따라서, 유도되는 전자의 양이 증가하며 박막트랜지스터(Tr)의 온-전류가 증가한다.As described above, the p + layer 110 serves as a buffer layer for holes between the gate insulating film 106 and the active layer 120a. That is, holes are accumulated on the surface of the p + -type layer 110 doped with the p-type impurity, and when a voltage is applied to the gate electrode 104, the pulling force of electrons is increased. Therefore, the amount of electrons to be induced increases and the on-current of the thin film transistor Tr increases.

즉, 종래 박막트랜지스터와 본 발명의 박막트랜지스터에서 전류 분포의 시뮬레이션 결과인 도 4a 및 도 4b를 참조하면, 액티브층과 게이트 절연막(GI) 사이에 p+층이 형성됨으로써 전류 양이 크게 증가하였다.That is, referring to FIGS. 4A and 4B, which are simulation results of the current distribution in the conventional thin film transistor and the thin film transistor of the present invention, the amount of current is greatly increased by forming the p + layer between the active layer and the gate insulating film GI.

U형상의 소스 전극과 막대 형상의 드레인 전극 구조의 박막트랜지스터에서, p+층이 없는 종래 박막트랜지스터(Ref)와, 본 발명에서와 같이 p+층을 포함하는 박막트랜지스터(Ex1, Ex2, Ex3)의 구동 특성을 측정하여 도 5a 및 도 5b에 도시하였고 충전(charging) 특성을 아래 표1에 기재하였다. ("Vp"는 반사전극의 전압, Vkb는 박막트랜지스터의 킥백(kickback) 전압이다.)The conventional thin film transistor Ref having no p + layer and the thin film transistor Ex1, Ex2, Ex3 including the p + layer as in the present invention are driven in the U-shaped source electrode and the rod- The properties are shown in Figures 5A and 5B and the charging characteristics are listed in Table 1 below. ("Vp" is the voltage of the reflective electrode, and Vkb is the kickback voltage of the thin film transistor).

[표1][Table 1]

Figure pat00001
Figure pat00001

도 5a, 도 5b, 표1에서 보여지는 바와 같이, 본 발명의 박막트랜지스터(도 3의 Tr)는 게이트 절연막(106)과 반도체층(120) 사이에 위치하는 p+층(도 3의 110)을 포함함으로써, 충전비(charging ratio)가 증가한다. 즉, 박막트랜지스터의 온-전류 특성이 향상된다.3) of the p + layer (110 in FIG. 3) located between the gate insulating film 106 and the semiconductor layer 120 is formed as a thin film transistor (Tr in FIG. 3) of the present invention as shown in FIGS. 5A, 5B, , The charging ratio is increased. That is, the on-current characteristic of the thin film transistor is improved.

더욱이, p+층(110)의 두께가 증가하면 박막트랜지스터(Tr)의 온-전류가 증가하지만, 그 두께가 너무 크면 전류 흐름의 배리어 역할을 하게 되어 온-전류 특성이 감소하게 된다. 예를 들어, p+층은 400Å보다 작은 두께를 가질 수 있으며, 바람직하게는 100Å~300Å의 두께를 가질 수 있다.Further, if the thickness of the p + layer 110 increases, the on-current of the thin film transistor Tr increases. If the thickness of the p + layer 110 is too large, the barrier layer serves as a barrier for current flow. For example, the p + layer may have a thickness of less than 400 angstroms, and preferably a thickness of 100 angstroms to 300 angstroms.

다시 도 3을 참조하면, 박막트랜지스터(Tr)를 덮고 드레인 전극(134)을 노출하는 드레인 콘택홀(138)을 갖는 보호층(136)이 형성된다. Referring again to FIG. 3, a protective layer 136 covering the thin film transistor Tr and having a drain contact hole 138 exposing the drain electrode 134 is formed.

예를 들어, 보호층(136)은 포토아크릴과 같은 유기절연물질로 이루어질 수 있다. 또한, 보호층(136)과 소스 및 드레인 전극(132, 134) 사이에는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어지는 절연층(미도시)이 더 형성될 수도 있다.For example, the protective layer 136 may comprise an organic insulating material such as photoacryl. An insulating layer (not shown) made of an inorganic insulating material such as silicon oxide or silicon nitride may be further formed between the protective layer 136 and the source and drain electrodes 132 and 134.

반사전극(140)은 드레인 콘택홀(138)을 통해 드레인 전극(134)에 연결되며 보호층(136) 상에 형성된다. 예를 들어, 반사전극(140)은 알루미늄과 같이 반사율이 높은 도전성 물질로 이루어질 수 있다.The reflective electrode 140 is connected to the drain electrode 134 through the drain contact hole 138 and is formed on the protective layer 136. For example, the reflective electrode 140 may be formed of a conductive material having a high reflectance such as aluminum.

이와 달리, 반사전극(140)은 투명 도전성 물질층과 반사층을 포함하는 다중층 구조를 가질 수도 있다. 예를 들어, 반사전극(140)은 인듐-틴-옥사이드(indium-tin-oxide, ITO)층, 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금층, ITO층의 삼중층 구조를 가질 수 있다.Alternatively, the reflective electrode 140 may have a multi-layer structure including a transparent conductive material layer and a reflective layer. For example, the reflective electrode 140 may be formed of an indium-tin-oxide (ITO) layer, an aluminum-palladium-copper (APC) Lt; / RTI >

반사전극(140) 상에 컬러필터층(150)이 형성된다. 도시하지 않았으나, 컬러필터층(150)은 각 화소영역에 대응하여 적색, 녹색 및 청색 컬러필터패턴을 포함한다. A color filter layer 150 is formed on the reflective electrode 140. Although not shown, the color filter layer 150 includes red, green, and blue color filter patterns corresponding to respective pixel regions.

컬러필터층(150) 상에는 전기변색입자(162, electrochromic particle)를 포함하는 전기변색층(160)이 형성된다. 예를 들어, 전기변색입자(162)는 코어(미도시)와 코어를 덮고 전기변색물질로 이루어지는 쉘(미도시)의 구조를 갖는다.An electrochromic layer 160 including electrochromic particles 162 is formed on the color filter layer 150. For example, the electrochromic particles 162 cover the core (not shown) and the core and have a structure of a shell (not shown) made of an electrochromic material.

예를 들어, 코어는 In2O3, SnO2, ZnO, ITO, ATO, IZO, TiO2 중에서 선택되는 투명 도전성 산화물로 이루어질 수 있다. 또한, 쉘은 전압에 따라 광 흡수 정도를 달리하여, 전기변색입자(162)가 투명 또는 차광 특성을 갖게 한다. 예를 들어, 쉘은 피리딘(pyridine) 유도체로 형성될 수 있다, 그러나, 코어와 쉘의 물질은 이에 한정되지 않는다.For example, the core may be made of a transparent conductive oxide selected from In 2 O 3 , SnO 2 , ZnO, ITO, ATO, IZO, and TiO 2 . In addition, the shell varies the degree of light absorption depending on the voltage, so that the electrochromic particles 162 have a transparent or shielding property. For example, the shell may be formed of a pyridine derivative, but the material of the core and shell is not limited thereto.

전기변색층(160) 상에는 전해질층(170)이 위치한다. 예를 들어, 전해질층(170)은 이온 전도체인 이온성 염과, 가소제와, 고분자 바인더를 포함하는 고체 전해질일 수 있다. 이온성 염은 리튬(Li) 염일 수 있다.An electrolyte layer 170 is disposed on the electrochromic layer 160. For example, the electrolyte layer 170 may be a solid electrolyte including an ionic salt which is an ion conductor, a plasticizer, and a polymeric binder. The ionic salt may be a lithium (Li) salt.

전기변색층(160) 상에는 투명 전극(182)과 카운터 전극(184)이 형성된 제 2 기판(180)이 위치한다. 제 2 기판(180)은 대향 기판으로 지칭될 수 있다.A second substrate 180 having a transparent electrode 182 and a counter electrode 184 is disposed on the electrochromic layer 160. The second substrate 180 may be referred to as an opposing substrate.

투명 전극(182)은 ITO 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. The transparent electrode 182 may be made of a transparent conductive material such as ITO or indium-zinc-oxide (IZO).

카운터 전극(184)은 투명 전극(182)과 전해질층(170) 사이에 위치한다. 카운터 전극(184)은 전기변색입자(162)에서의 산화-환원 반응이 원활하게 일어나도록 하기 위해 형성된다. 예를 들어, 카운터 전극(184)은 PEDOT, 페로센 화합물(예를 들어 Polyvinyl ferocene), 트리페닐 아민, 다이페닐 아민, 페녹사진계 고분자와 같은 도전성 고분자 중 어느 하나로 이루어질 수 있다.The counter electrode 184 is positioned between the transparent electrode 182 and the electrolyte layer 170. The counter electrode 184 is formed in order to cause the oxidation-reduction reaction in the electrochromic particles 162 to occur smoothly. For example, the counter electrode 184 may be made of any one of conductive polymers such as PEDOT, a ferrocene compound (for example, polyvinyl ferrocene), triphenylamine, diphenylamine, and phenoxazine-based polymer.

이와 같은 구조의 반사형 표시장치(100)에서는, 전압 인가에 따른 전기변색입자(162)의 광흡수 정도(또는 투과도) 변화와 반사전극(140)에서의 반사에 의해 영상을 구현하게 된다.In the reflective display device 100 having such a structure, the image is realized by the change in the degree of light absorption (or transmittance) of the electrochromic particles 162 according to the voltage application and reflection at the reflective electrode 140.

예를 들어, 반사전극(140)과 투명전극(182)에 전압이 인가되지 않은 상태에서 전기변색 입자(162)는 투명한 상태를 갖고, 외부의 빛이 반사전극(140)에 의해 반사되어 컬러필터층(142)을 통과하면서 컬러영상을 표시하게 된다. 한편, 반사전극(140)과 투명전극(182)에 전압이 인가된 상태에서 전기변색 입자(162)는 불투명한 상태를 가져 외부 빛을 흡수함으로써, 반사형 표시장치(100)는 블랙 상태가 된다.For example, when no voltage is applied to the reflective electrode 140 and the transparent electrode 182, the electrochromic particles 162 are in a transparent state, and the external light is reflected by the reflective electrode 140, The color image is displayed while passing through the color filter 142. The electrochromic particles 162 are opaque in a state where a voltage is applied to the reflective electrode 140 and the transparent electrode 182 so that the reflective display device 100 is in a black state by absorbing external light .

전술한 바와 같이, 본 발명의 제 1 실시예에 따른 반사형 표시장치(100)에서는 게이트 절연막(106)과 반도체층(120) 사이에 위치하는 p+층(110)에 의해 박막트랜지스터(Tr)의 온-전류가 증가하여 전기변색층(160)으로의 전류 공급이 원활해진다. 따라서, 반사형 표시장치(100)의 응답속도가 높아지고 표시품질이 향상된다.As described above, in the reflective display device 100 according to the first embodiment of the present invention, the p + layer 110 located between the gate insulating layer 106 and the semiconductor layer 120 is used to form a thin film transistor Tr The on-current is increased and the current supply to the electrochromic layer 160 is smooth. Accordingly, the response speed of the reflective display device 100 is increased and the display quality is improved.

도 6은 본 발명의 제 6 실시예에 따른 반사형 표시장치의 개략적인 평면도이고, 도 7은 도 6의 절단선 VII-VII에 대한 개략적인 단면도이며, 도 8은 도 6의 절단선 VIII-VIII에 대한 개략적인 단면도이다. 도 7 및 도 8에는 박막트랜지스터의 일부 구성만이 도시되었다.6 is a schematic plan view of a reflective display device according to a sixth embodiment of the present invention, FIG. 7 is a schematic cross-sectional view taken along line VII-VII in FIG. 6, and FIG. 8 is a cross- VIII. ≪ / RTI > 7 and 8, only a part of the configuration of the thin film transistor is shown.

도 6 내지 도 8을 참조하면, 본 발명의 제 2 실시예에 따른 반사형 표시장치(200)는 제 1 기판(201)과, 제 1 방향으로 연장되는 게이트 배선(212)과, 제 2 방향으로 연장되어 게이트 배선(212)과 교차함으로써 화소영역(P)을 정의하는 데이터 배선(230)과, 게이트 배선(212) 및 데이터 배선(230)에 연결된 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결된 반사전극(240)이 구비된 어레이 기판과, 제 2 기판(201)과 마주하고 투명 전극(282)과 카운터 전극(284)이 형성된 제 2 기판(280)과, 반사전극(140)과 카운터 전극(284) 사이에 배치되는 컬러필터층(250), 전기변색층(160) 및 전해질층(170)을 포함한다.6 to 8, a reflective display device 200 according to a second embodiment of the present invention includes a first substrate 201, a gate wiring 212 extending in a first direction, A thin film transistor Tr connected to the gate wiring 212 and the data wiring 230 and a thin film transistor Tr connected to the gate wiring 212 and the data wiring 230. The data wiring 230 extends to the gate wiring 212 and defines the pixel region P, A second substrate 280 facing the second substrate 201 and having a transparent electrode 282 and a counter electrode 284 formed thereon and a reflective electrode 240 facing the reflective electrode 240, A color filter layer 250, a electrochromic layer 160, and an electrolyte layer 170 disposed between the counter electrode 284 and the counter electrode 284.

박막트랜지스터(Tr)는 게이트 전극(204)과, 게이트 절연막(206)과, p+층(210)과, 반도체층(220)과, 소스 전극(232)과, 드레인 전극(234)을 포함한다. 이때, 게이트 전극(204)은 게이트 배선(202)에 연결되고, 소스 전극(232)은 데이터 배선(230)에 연결된다. 예를 들어, 게이트 전극(204)은 게이트 배선(202)에서 연장되고, 소스 전극(232)은 데이터 배선(230)에서 연장될 수 있다.The thin film transistor Tr includes a gate electrode 204, a gate insulating film 206, a p + layer 210, a semiconductor layer 220, a source electrode 232, and a drain electrode 234. At this time, the gate electrode 204 is connected to the gate wiring 202, and the source electrode 232 is connected to the data wiring 230. For example, the gate electrode 204 may extend in the gate wiring 202, and the source electrode 232 may extend in the data wiring 230.

게이트 절연막(206)은 게이트 전극(204)을 덮고, p+층(210)은 게이트 절연막 상에 위치하며 게이트 전극(204)에 대응된다. 또한, 반도체층(220)은 p+층(210) 상에 위치하며 게이트 전극(204) 및 p+층(210)에 대응된다. 즉, p+층(210)은 게이트 절연막과 반도체층(220) 사이에 위치한다. p+층(210)은 소스 전극(232)와 드레인 전극(234) 간 사이 영역보다 큰 면적을 가질 수 있고, 반도체층(220)보다 작은 면적을 가지며 이와 완전히 중첩할 수 있다.The gate insulating film 206 covers the gate electrode 204 and the p + layer 210 is located on the gate insulating film and corresponds to the gate electrode 204. [ In addition, the semiconductor layer 220 is located on the p + layer 210 and corresponds to the gate electrode 204 and the p + layer 210. That is, the p + layer 210 is located between the gate insulating film and the semiconductor layer 220. The p + layer 210 may have an area larger than an area between the source electrode 232 and the drain electrode 234, have an area smaller than that of the semiconductor layer 220, and completely overlap with the area.

이때, p+층(210)에는 홈(212)이 형성된다. 즉, p+층(210)은 평탄하지 않은 상부면을 갖는다. 홈(212)은 일 방향으로 연장될 수 있다. 도 8에서 p+층(210)은 물결 형상의 상부면을 갖는 것이 보여지고 있으나, 그 형상은 한정되지 않는다. 예를 들어, p+층(210)의 상부면은 프리즘 형상을 가질 수도 있다.At this time, a groove 212 is formed in the p + layer 210. That is, the p + layer 210 has a non-planar top surface. The grooves 212 may extend in one direction. In FIG. 8, the p + layer 210 is shown to have a wavy top surface, but the shape is not limited. For example, the upper surface of the p + layer 210 may have a prism shape.

p+층(210)은 비정질 실리콘에 p형 불순물이 도핑되어 형성된다. 예를 들어, n형 불순물은 붕소, 알루미늄, 갈륨 중 적어도 어느 하나일 수 있다.The p + layer 210 is formed by doping p-type impurity into the amorphous silicon. For example, the n-type impurity may be at least one of boron, aluminum, and gallium.

p+층(210)은 그 표면에 정공이 축적되도록 충분한 두께를 갖는 것이 바람직하며, 예를 들어 반도체층(220)을 이루는 n+층(220b)보다 큰 두께를 가질 수 있다. 그러나, p+층(210)의 두께가 너무 크면 p+층(210)이 전자 이동에 대한 배리어 역할을 하게 되어 박막트랜지스터(Tr)의 온-전류가 감소하게 된다. 예를 들어, p+층(210)의 두께(홈(212)이 형성되지 않은 부분)는 400Å보다 작을 수 있고, 바람직하게는 100Å~300Å의 범위일 수 있다.The p + layer 210 preferably has a thickness sufficient to accumulate holes on the surface of the p + layer 210, and may have a thickness larger than that of the n + layer 220b of the semiconductor layer 220, for example. However, if the thickness of the p + layer 210 is too large, the p + layer 210 acts as a barrier against electron movement, and the on-current of the thin film transistor Tr is reduced. For example, the thickness of the p + layer 210 (the portion where the trench 212 is not formed) may be less than 400 angstroms, and preferably 100 angstroms to 300 angstroms.

반도체층(220)은 순수 비정질 실리콘(intrinsic amorphous silicon)으로 이루어지는 액티브층(220a)과 n형 불순물이 도핑된 n+층(220b)을 포함할 수 있다. 이때, 액티브층(220a)은 p+층(210)과 n+층(220b) 사이에 위치한다.The semiconductor layer 220 may include an active layer 220a made of intrinsic amorphous silicon and an n + layer 220b doped with an n-type impurity. At this time, the active layer 220a is located between the p + layer 210 and the n + layer 220b.

반도체층(220)은 p+층(210)의 홈(212)을 덮으며 형성되기 때문에, 반도체층(220), 즉 액티브층(220a)의 하부면에는 홈(212)과 평행하게 연장된 홈(212) 또는 돌출부가 형성된다.The semiconductor layer 220 is formed to cover the groove 212 of the p + layer 210. The semiconductor layer 220 is formed on the lower surface of the active layer 220a, 212 or protrusions are formed.

전술한 바와 같이, p+층(210)은 반도체층(220)보다 작은 면적을 가지며 이와 완전히 중첩될 수 있다. 만약, p+층(210)이 반도체층(220)과 동일하거나 이보다 큰 면적을 갖는 경우, p+층(210)에 의해 반도체층(220)의 단차가 증가하고 반도체층(220) 상에 형성되는 소스 전극(232)과 드레인 전극(234)의 단선 문제가 발생할 수 있다.As described above, the p + layer 210 has a smaller area than the semiconductor layer 220 and can be completely overlapped with the semiconductor layer 220. When the p + layer 210 has the same or larger area than the semiconductor layer 220, the step of the semiconductor layer 220 increases due to the p + layer 210, A problem of disconnection between the electrode 232 and the drain electrode 234 may occur.

소스 전극(232)은 데이터 배선(230)에 연결되며 반도체층(220) 상에 위치한다. 드레인 전극(234)은 소스 전극(232)과 이격하며 반도체층(220) 상에 위치한다. 예를 들어, 데이터 배선(230), 소스 전극(232), 드레인 전극(234)은 알루미늄, 구리와 같은 저저항 금속물질로 이루어질 수 있다.The source electrode 232 is connected to the data line 230 and is located on the semiconductor layer 220. The drain electrode 234 is spaced apart from the source electrode 232 and is located on the semiconductor layer 220. For example, the data line 230, the source electrode 232, and the drain electrode 234 may be made of a low-resistance metal material such as aluminum or copper.

p+층(210)에 형성되는 홈(212)은 소스 전극(232)과 데이터 배선(230)을 연결하는 방향을 따라 연장된다. 이에 따라, 홈(212)은 전류 흐름의 가이드 역할을 할 수 있으며, 박막트랜지스터(Tr)의 온-전류 특성이 더욱 향상된다. 만약, 홈(212)이 소스 전극(232)과 데이터 배선(230)을 연결하는 방향에 수직하게 연장되는 경우 홈(212)에 의한 요철은 전류 흐름을 방해하게 될 수 있고, 홈(212)에 의해 박막트랜지스터(Tr)의 온-전류 특성이 감소할 수 있다.The groove 212 formed in the p + layer 210 extends along the direction connecting the source electrode 232 and the data line 230. Accordingly, the groove 212 can serve as a guide for current flow, and the on-current characteristic of the thin film transistor Tr is further improved. If the groove 212 extends perpendicularly to the direction in which the source electrode 232 and the data line 230 are connected to each other, the irregularities due to the grooves 212 may interfere with current flow, The on-current characteristic of the thin film transistor Tr can be reduced.

홈(212)은 소스 전극(232)과 드레인 전극(234) 하부에 형성될 수 있다. 즉, 홈(212)의 길이는 소스 전극(232)과 드레인 전극(234) 사이 거리보다 클 수 있다. 이와 달리, 홈(212)에 의한 단차를 없애기 위해, 홈(212)의 길이는 소스 전극(232)과 드레인 전극(234) 사이 거리와 실질적으로 동일하여 소스 전극(232)과 드레인 전극(234) 사이에만 형성될 수도 있다.The groove 212 may be formed under the source electrode 232 and the drain electrode 234. [ That is, the length of the groove 212 may be greater than the distance between the source electrode 232 and the drain electrode 234. [ The length of the trench 212 is substantially the same as the distance between the source electrode 232 and the drain electrode 234 to eliminate the step difference due to the trench 212. The distance between the source electrode 232 and the drain electrode 234, As shown in FIG.

게이트 전극(204), 반도체층(220), 소스 전극(232), 드레인 전극(234)은 박막트랜지스터(Tr)를 구성한다.The gate electrode 204, the semiconductor layer 220, the source electrode 232, and the drain electrode 234 constitute a thin film transistor Tr.

박막트랜지스터(Tr)를 덮고 드레인 전극(234)을 노출하는 드레인 콘택홀(238)을 갖는 보호층(236)이 형성된다. A protective layer 236 having a drain contact hole 238 covering the thin film transistor Tr and exposing the drain electrode 234 is formed.

예를 들어, 보호층(236)은 포토아크릴과 같은 유기절연물질로 이루어질 수 있다. 또한, 보호층(236)과 소스 및 드레인 전극(232, 234) 사이에는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어지는 절연층(미도시)이 더 형성될 수도 있다.For example, the protective layer 236 may be made of an organic insulating material such as photoacryl. Further, an insulating layer (not shown) made of an inorganic insulating material such as silicon oxide or silicon nitride may be further formed between the protective layer 236 and the source and drain electrodes 232 and 234.

반사전극(240)은 드레인 콘택홀(238)을 통해 드레인 전극(234)에 연결되며 보호층(236) 상에 형성된다. 예를 들어, 반사전극(240)은 알루미늄과 같이 반사율이 높은 도전성 물질로 이루어질 수 있다.The reflective electrode 240 is connected to the drain electrode 234 through the drain contact hole 238 and is formed on the protective layer 236. For example, the reflective electrode 240 may be formed of a conductive material having a high reflectance such as aluminum.

이와 달리, 반사전극(240)은 투명 도전성 물질층과 반사층을 포함하는 다중층 구조를 가질 수도 있다. 예를 들어, 반사전극(240)은 인듐-틴-옥사이드(indium-tin-oxide, ITO)층, 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금층, ITO층의 삼중층 구조를 가질 수 있다.Alternatively, the reflective electrode 240 may have a multilayer structure including a transparent conductive material layer and a reflective layer. For example, the reflective electrode 240 may be formed of a layer of indium-tin-oxide (ITO), an aluminum-palladium-copper (APC) Lt; / RTI >

반사전극(240) 상에 컬러필터층(250)이 형성된다. 도시하지 않았으나, 컬러필터층(250)은 각 화소영역에 대응하여 적색, 녹색 및 청색 컬러필터패턴을 포함한다. A color filter layer 250 is formed on the reflective electrode 240. Although not shown, the color filter layer 250 includes red, green, and blue color filter patterns corresponding to each pixel region.

컬러필터층(250) 상에는 전기변색입자(262, electrochromic particle)를 포함하는 전기변색층(260)이 형성된다. 예를 들어, 전기변색입자(262)는 코어(미도시)와 코어를 덮고 전기변색물질로 이루어지는 쉘(미도시)의 구조를 갖는다.An electrochromic layer 260 including electrochromic particles 262 is formed on the color filter layer 250. For example, the electrochromic particles 262 cover the core (not shown) and the core and have a structure of a shell (not shown) made of an electrochromic material.

예를 들어, 코어는 In2O3, SnO2, ZnO, ITO, ATO, IZO, TiO2 중에서 선택되는 투명 도전성 산화물로 이루어질 수 있다. 또한, 쉘은 전압에 따라 광 흡수 정도를 달리하여, 전기변색입자(262)가 투명 또는 차광 특성을 갖게 한다. 예를 들어, 쉘은 피리딘(pyridine) 유도체로 형성될 수 있다, 그러나, 코어와 쉘의 물질은 이에 한정되지 않는다.For example, the core may be made of a transparent conductive oxide selected from In 2 O 3 , SnO 2 , ZnO, ITO, ATO, IZO, and TiO 2 . In addition, the shell varies the degree of light absorption depending on the voltage, so that the electrochromic particles 262 have a transparent or shielding property. For example, the shell may be formed of a pyridine derivative, but the material of the core and shell is not limited thereto.

전기변색층(260) 상에는 전해질층(270)이 위치한다. 예를 들어, 전해질층(270)은 이온 전도체인 이온성 염과, 가소제와, 고분자 바인더를 포함하는 고체 전해질일 수 있다. 이온성 염은 리튬(Li) 염일 수 있다.An electrolyte layer 270 is disposed on the electrochromic layer 260. For example, the electrolyte layer 270 may be a solid electrolyte including an ionic salt, which is an ion conductor, a plasticizer, and a polymeric binder. The ionic salt may be a lithium (Li) salt.

전기변색층(260) 상에는 투명 전극(282)과 카운터 전극(284)이 형성된 제 2 기판(280)이 위치한다. 제 2 기판(280)은 대향 기판으로 지칭될 수 있다.A second substrate 280 having a transparent electrode 282 and a counter electrode 284 is disposed on the electrochromic layer 260. The second substrate 280 may be referred to as an opposing substrate.

투명 전극(282)은 ITO 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. The transparent electrode 282 may be made of a transparent conductive material such as ITO or indium-zinc-oxide (IZO).

카운터 전극(284)은 투명 전극(282)과 전해질층(270) 사이에 위치한다. 카운터 전극(284)은 전기변색입자(262)에서의 산화-환원 반응이 원활하게 일어나도록 하기 위해 형성된다. 예를 들어, 카운터 전극(284)은 PEDOT, 페로센 화합물(예를 들어 Polyvinyl ferocene), 트리페닐 아민, 다이페닐 아민, 페녹사진계 고분자와 같은 도전성 고분자 중 어느 하나로 이루어질 수 있다.The counter electrode 284 is positioned between the transparent electrode 282 and the electrolyte layer 270. The counter electrode 284 is formed in order to cause the oxidation-reduction reaction in the electrochromic particles 262 to occur smoothly. For example, the counter electrode 284 may be formed of any one of conductive polymers such as PEDOT, a ferrocene compound (for example, polyvinyl ferrocene), triphenylamine, diphenylamine, and phenoxazine-based polymer.

이와 같은 구조의 반사형 표시장치(200)에서는, 전압 인가에 따른 전기변색입자(262)의 광흡수 정도(또는 투과도) 변화와 반사전극(240)에서의 반사에 의해 영상을 구현하게 된다.In the reflective display device 200 having such a structure, the image is realized by the change in light absorption degree (or transmittance) of the electrochromic particles 262 according to the voltage application and reflection at the reflective electrode 240.

예를 들어, 반사전극(240)과 투명전극(282)에 전압이 인가되지 않은 상태에서 전기변색 입자(262)는 투명한 상태를 갖고, 외부의 빛이 반사전극(240)에 의해 반사되어 컬러필터층(242)을 통과하면서 컬러영상을 표시하게 된다. 한편, 반사전극(240)과 투명전극(282)에 전압이 인가된 상태에서 전기변색 입자(262)는 불투명한 상태를 가져 외부 빛을 흡수함으로써, 반사형 표시장치(200)는 블랙 상태가 된다.For example, when the voltage is not applied to the reflective electrode 240 and the transparent electrode 282, the electrochromic particles 262 are in a transparent state, and the external light is reflected by the reflective electrode 240, The color image is displayed while passing through the color filter 242. The electrochromic particles 262 are in an opaque state in a state where a voltage is applied to the reflective electrode 240 and the transparent electrode 282 so that the reflective display device 200 is in a black state by absorbing external light .

전술한 바와 같이, 본 발명의 제 2 실시예에 따른 반사형 표시장치(200)에서는 게이트 절연막(206)과 반도체층(220) 사이에 위치하는 p+층(210)에 의해 박막트랜지스터(Tr)의 온-전류가 증가하여 전기변색층(260)으로의 전류 공급이 원활해진다. As described above, in the reflective display device 200 according to the second embodiment of the present invention, the p + layer 210 located between the gate insulating layer 206 and the semiconductor layer 220 is used to form the p- The on-current is increased and the current supply to the electrochromic layer 260 is smooth.

또한, p+층(210)이 소스 전극(232)과 드레인 전극(234)을 연결하는 방향을 따라 연장된 홈(212)을 포함함으로써, 박막트랜지스터(Tr)의 온-전류가 더욱 증가한다.The on-current of the thin film transistor Tr further increases because the p + layer 210 includes the groove 212 extending along the direction connecting the source electrode 232 and the drain electrode 234.

따라서, 반사형 표시장치(200)의 응답속도가 높아지고 표시품질이 향상된다.Therefore, the response speed of the reflective display device 200 is increased and the display quality is improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that

100, 200: 반사형 표시장치 101, 201: 제 1 기판
102, 202: 게이트 배선 104, 204: 게이트 전극
106, 206: 게이트 절연막 110, 210: p+층
120, 220: 반도체층 120a, 220a: 액티브층
120b, 220b: n+층 132, 232: 소스 전극
134, 234: 드레인 전극 140, 240: 반사전극
150, 250: 컬러필터층 160, 260: 전기변색층
162, 262: 전기변색입자 170, 270: 전해질층
180, 280: 제 2 기판 182, 282: 투명전극
184: 카운터전극 212: 홈100, 200: reflective display device 101, 201: first substrate
102, 202: gate wiring 104, 204: gate electrode
106, 206: gate insulating film 110, 210: p + layer
120, 220: semiconductor layer 120a, 220a: active layer
120b, 220b: n + layer 132, 232: source electrode
134, 234: drain electrode 140, 240: reflective electrode
150, 250: color filter layer 160, 260: electrochromic layer
162, 262: electrochromic particles 170, 270: electrolyte layer
180, 280: second substrate 182, 282: transparent electrode
184: counter electrode 212: groove

Claims (10)

게이트 전극과;
상기 게이트 전극을 덮는 게이트 절연막과;
상기 게이트 절연막 상에서 상기 게이트 전극에 대응되는 p+층과;
상기 p+층을 덮는 반도체층과;
상기 반도체층 상에서 서로 이격하는 소스 전극 및 드레인 전극
을 포함하는 박막트랜지스터.
A gate electrode;
A gate insulating film covering the gate electrode;
A p + layer corresponding to the gate electrode on the gate insulating film;
A semiconductor layer covering the p + layer;
A source electrode and a drain electrode spaced from each other on the semiconductor layer,
Lt; / RTI >
제 1 항에 있어서,
상기 반도체층은 순수 비정질 실리콘의 액티브층과 n+층을 포함하며, 상기 액티브층은 상기 p+층과 상기 n+층 사이에 위치하는 박막트랜지스터.
The method according to claim 1,
Wherein the semiconductor layer includes an active layer and an n + layer of pure amorphous silicon, and the active layer is positioned between the p + layer and the n + layer.
제 1 항에 있어서,
상기 p+층은 400Å보다 작은 두께를 갖는 박막트랜지스터.
The method according to claim 1,
And the p + layer has a thickness of less than 400 ANGSTROM.
제 3 항에 있어서,
상기 p+층은 100Å~300Å의 두께를 갖는 박막트랜지스터.
The method of claim 3,
And the p + layer has a thickness of 100 ANGSTROM to 300 ANGSTROM.
제 1 항에 있어서,
상기 p+층은 상기 반도체층보다 작은 면적을 갖는 박막트랜지스터.
The method according to claim 1,
And the p + layer has a smaller area than the semiconductor layer.
제 1 항에 있어서,
상기 p+층은 상기 소스 전극과 상기 드레인 전극을 연결하는 방향을 따라 연장되는 홈을 갖는 박막트랜지스터.
The method according to claim 1,
And the p + layer has a groove extending in a direction connecting the source electrode and the drain electrode.
제 6 항에 있어서,
상기 홈의 길이는 상기 소스 전극과 상기 드레인 전극 간 거리와 같거나 이보다 큰 박막트랜지스터.
The method according to claim 6,
Wherein a length of the groove is equal to or greater than a distance between the source electrode and the drain electrode.
제 1 기판과;
상기 제 1 기판 상에 위치하는 게이트 배선과;
상기 게이트 배선과 교차하는 데이터 배선과;
상기 게이트 배선 및 상기 데이터 배선에 연결되는 제 1 항 내지 제 7 항 중 어느 하나의 박막트랜지스터와;
상기 드레인 전극에 연결되는 반사전극을 포함하는 어레이 기판.
A first substrate;
A gate wiring disposed on the first substrate;
A data line crossing the gate line;
A thin film transistor connected to the gate line and the data line;
And a reflective electrode connected to the drain electrode.
제 8 항에 있어서,
상기 반사전극 상에 위치하는 컬러필터층과;
상기 컬러필터층 상에 위치하는 전기변색층을 더 포함하는 어레이 기판.
9. The method of claim 8,
A color filter layer disposed on the reflective electrode;
And an electrochromic layer disposed on the color filter layer.
제 9 항의 어레이 기판과;
상기 제 1 기판과 마주하는 제 2 기판과;
상기 전기변색층과 상기 제 2 기판 사이에 위치하는 전해질층과;
상기 전해질층과 상기 제 2 기판 사이에 위치하는 투명 전극과;
상기 투명 전극과 상기 제 2 기판 사이에 위치하는 카운터 전극
을 포함하는 반사형 표시장치.An array substrate of claim 9;
A second substrate facing the first substrate;
An electrolyte layer positioned between the electrochromic layer and the second substrate;
A transparent electrode positioned between the electrolyte layer and the second substrate;
A counter electrode disposed between the transparent electrode and the second substrate,
And a reflection type display device.
KR1020170097113A 2017-07-31 2017-07-31 Thin film transistor, Array substrate and Reflective display device including the same KR102349592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170097113A KR102349592B1 (en) 2017-07-31 2017-07-31 Thin film transistor, Array substrate and Reflective display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170097113A KR102349592B1 (en) 2017-07-31 2017-07-31 Thin film transistor, Array substrate and Reflective display device including the same

Publications (2)

Publication Number Publication Date
KR20190013094A true KR20190013094A (en) 2019-02-11
KR102349592B1 KR102349592B1 (en) 2022-01-10

Family

ID=65369951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097113A KR102349592B1 (en) 2017-07-31 2017-07-31 Thin film transistor, Array substrate and Reflective display device including the same

Country Status (1)

Country Link
KR (1) KR102349592B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315998B2 (en) 2019-06-12 2022-04-26 Samsung Display Co., Ltd. Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261981A (en) * 2007-04-11 2008-10-30 Seiko Epson Corp Display device
KR20090003129A (en) * 2007-06-29 2009-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
JP2009231823A (en) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd Thin-film transistor and display device
KR20160055352A (en) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 Electric color changable film and transparent display comprising the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261981A (en) * 2007-04-11 2008-10-30 Seiko Epson Corp Display device
KR20090003129A (en) * 2007-06-29 2009-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
JP2009231823A (en) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd Thin-film transistor and display device
KR20160055352A (en) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 Electric color changable film and transparent display comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315998B2 (en) 2019-06-12 2022-04-26 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR102349592B1 (en) 2022-01-10

Similar Documents

Publication Publication Date Title
KR102141557B1 (en) Array substrate
CN106328689B (en) Thin film transistor substrate and display device including the same
CN111244320B (en) Display device
US9293603B2 (en) Thin film transistor with oxide semiconductor having a portion with increased reflectance
US20070057932A1 (en) Flat panel display and organic light emitting display
KR101882018B1 (en) Electrowetting device
CN103299431B (en) Semiconductor device
CN102456846B (en) Organic light-emitting display device
GB2567551A (en) Organic light emitting display device
KR102182482B1 (en) OXIDE SEMlCONDUCTOR THIN FILM TRANSISTOR AND ARRAY SUBSTRATE FOR DISPLAY DEVICE HAVING THE SAME
WO2016104185A1 (en) Display device
US20230335075A1 (en) Display device and electronic device
KR20120053295A (en) Thin film transistor array panel and display device including the same, and manufacturing method thereof
JP2024045230A (en) Display device
KR102174962B1 (en) Array substrate and methode of fabricating the same
KR102349592B1 (en) Thin film transistor, Array substrate and Reflective display device including the same
CN100559607C (en) Active matrix type organic electroluminescent apparatus and the method that is used to make this equipment
KR102507759B1 (en) Light-transmittance variable panel and Display device including the same
US11822198B2 (en) Display device and electronic device
US20230352489A1 (en) Display panel and display device
KR102459043B1 (en) Transparent display device
US11435637B2 (en) Display apparatus and electronic device
CN110993696B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
KR20180051937A (en) Array substrate and Reflective display device including the same
CN111710697A (en) OLED device, preparation method thereof and double-sided display panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant