KR20190013082A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR20190013082A KR20190013082A KR1020170097077A KR20170097077A KR20190013082A KR 20190013082 A KR20190013082 A KR 20190013082A KR 1020170097077 A KR1020170097077 A KR 1020170097077A KR 20170097077 A KR20170097077 A KR 20170097077A KR 20190013082 A KR20190013082 A KR 20190013082A
- Authority
- KR
- South Korea
- Prior art keywords
- section
- layer
- wiring
- pixel circuit
- display area
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H01L27/3246—
-
- H01L27/3262—
-
- H01L27/3267—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 명세서는 표시장치에 관한 것이다.This specification relates to a display device.
다양한 정보를 화면으로 구현해 주는 영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 유기발광 소자의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device for displaying an image by controlling the amount of light emitted from the organic light emitting device has attracted attention.
유기발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 일반적인 유기발광 표시장치는 기판에 화소구동 회로와 유기발광 소자가 형성된 구조를 갖고, 유기발광 소자에서 방출된 빛이 기판 또는 배리어층을 통과하면서 화상을 표시하게 된다.The organic light emitting device is advantageous in that it can be made thin as a self-luminous device using a thin light emitting layer between electrodes. A general organic light emitting display has a structure in which a pixel driving circuit and an organic light emitting element are formed on a substrate, and light emitted from the organic light emitting element passes through a substrate or a barrier layer to display an image.
유기발광 표시장치를 비롯한 여러 표시장치들은, 투습이 발생하면 장기 신뢰성 등의 성능이 저하될 수 있으므로, 다양한 방식으로 수분의 침투 및/또는 전파를 차단한다. 특히 외곽부의 배선을 따라 침투하는 수분을 막기 위한 다양한 구조가 연구/적용되고 있다.Various display devices including an organic light emitting display device can prevent penetration and / or propagation of moisture in various ways because the performance such as long-term reliability may be deteriorated when moisture permeation occurs. In particular, various structures for preventing water penetration along the wiring of the outer part are studied / applied.
본 명세서는 표시장치의 투습 방지 구조를 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The present specification aims to propose a moisture-proof structure of a display device. The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.
본 명세서의 일 실시예에 따라 표시장치가 제공된다. 상기 표시장치는, 하나 이상의 화소와 연관된 화소 회로가 있는 표시 영역; 및 상기 화소 회로에 연결된 전원 배선이 있는 비표시 영역을 포함하고, 상기 비표시 영역은, 상기 전원 배선을 덮는 유기물 층이 있는 제1 구간과 제2 구간, 및 상기 제1 구간과 상기 제2 구간 사이에 있으며, 상기 전원 배선을 덮는 유기물 층이 없는 제3 구간을 포함할 수 있다. A display device is provided according to an embodiment of the present disclosure. The display device includes: a display region having pixel circuits associated with one or more pixels; And a non-display area having a power supply line connected to the pixel circuit, wherein the non-display area includes a first section and a second section in which an organic layer covering the power supply wiring is present, and a second section in which the first section and the second section And may include a third section without an organic layer covering the power supply line.
본 명세서의 다른 실시예에 따라 유기발광 표시장치가 제공된다. 상기 유기발광 표시장치는, 화소 회로; 및 상기 화소 회로와 연결된 배선을 포함하고, 상기 배선은, 제1 층상에 형성된 제1 부분, 상기 제1 층상과 다른 제2 층상에 형성되며 상기 제1 부분과 연결되는 제2 부분을 포함하며, 상기 제1 부분의 적어도 일부는 평탄화 층으로 덮이고, 상기 제2 부분의 상부에는 반사 층이 위치할 수 있다.According to another embodiment of the present invention, an organic light emitting display is provided. The organic light emitting display includes: a pixel circuit; And a wiring connected to the pixel circuit, wherein the wiring includes a first portion formed on the first layer, a second portion formed on the second layer different from the first layer and connected to the first portion, At least a portion of the first portion may be covered with a planarizing layer, and a reflective layer may be located above the second portion.
타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.
본 명세서의 실시예들은, 수분 침투로 인한 신뢰성 저하 문제가 개선된 표시장치를 제공할 수 있다. 더불어, 본 명세서의 실시예들은, 표시장치 외곽의 배선부를 통한 투습 경로를 방지하는 구조를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Embodiments of the present invention can provide a display device with improved reliability degradation due to moisture penetration. In addition, the embodiments of the present invention can provide a structure for preventing the moisture permeation path through the wiring portion outside the display device. The effects according to the embodiments of the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.
도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.
도 2a 및 2b는 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.
도 3은 표시장치의 배선 배치를 설명하는 일 예시도이다.
도 4a 내지 4d는 표시장치의 배선 배치를 설명하는 또 다른 예시도이다.
도 5a 내지 5d는 본 명세서의 실시예에 따른 표시장치를 나타낸 도면이다.Figure 1 illustrates an exemplary display device that may be included in an electronic device.
2A and 2B are cross-sectional views schematically showing a display region and a non-display region of a display device according to an embodiment of the present invention.
3 is an example for explaining the wiring arrangement of the display device.
Figs. 4A to 4D show another example of the wiring arrangement of the display device. Fig.
5A to 5D are views showing a display device according to an embodiment of the present invention.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Brief Description of the Drawings The advantages and features of the present disclosure, and how to accomplish them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise. In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions. An element or layer is referred to as being another element or layer "on ", including both intervening layers or other elements directly on or in between. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown. Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.Figure 1 illustrates an exemplary display device that may be included in an electronic device.
도 1을 참조하면, 상기 표시장치(100)는 적어도 하나의 표시 영역(active area)을 포함하고, 상기 표시 영역에는 화소(pixel)들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(inactive area)이 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다. 도 1에서, 상기 비표시 영역은 사각형 형태의 표시 영역을 둘러싸고 있다. 그러나, 표시 영역의 형태 및 표시 영역에 인접한 비표시 영역의 형태/배치는 도 1에 도시된 예에 한정되지 않는다. 상기 표시 영역 및 상기 비표시 영역은, 상기 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 표시 영역의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.Referring to FIG. 1, the
상기 표시 영역 내의 각 화소는 화소 회로와 연관될 수 있다. 상기 화소 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 화소 회로는, 상기 비표시 영역에 위치한 게이트 드라이버 및 데이터 드라이버와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인 및 데이터 라인과 전기적으로 연결될 수 있다.Each pixel in the display area can be associated with a pixel circuit. The pixel circuit may include at least one switching transistor and at least one driving transistor on a backplane. Each pixel circuit may be electrically connected to a gate line and a data line to communicate with one or more driving circuits such as a gate driver and a data driver located in the non-display area.
상기 구동 회로는, 도 1에 도시된 것처럼, 상기 비표시 영역에 TFT(thin film transistor)로 구현될 수 있다. 이러한 구동 회로는 GIP(gate-in-panel)로 지칭될 수 있다. 또한, 데이터 드라이버 IC와 같은 몇몇 부품들은, 분리된 인쇄 회로 기판에 탑재되고, FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 이용하여 상기 비표시 영역에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 상기 비표시 영역은 상기 연결 인터페이스와 함께 구부러져서, 상기 인쇄 회로(COF, PCB 등)는 상기 표시장치(100)의 뒤편에 위치될 수 있다.The driving circuit may be implemented with a thin film transistor (TFT) in the non-display region, as shown in FIG. This driving circuit may be referred to as a gate-in-panel (GIP). In addition, some components, such as a data driver IC, are mounted on a separate printed circuit board, and circuit films such as flexible printed circuit boards (FPCB), chip-on-film (COF), tape- (Pad / bump, pin, etc.) disposed in the non-display area. The non-display area may be bent together with the connection interface so that the printed circuit (COF, PCB, etc.) may be positioned behind the
상기 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 화소를 구동하기 위한, 다양한 부가 요소들 포함할 수 있다. 상기 화소를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 표시장치(100)는 화소 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The
도 2a 및 2b는 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다. 2A and 2B are cross-sectional views schematically showing a display region and a non-display region of a display device according to an embodiment of the present invention.
도시된 표시 영역 및 비표시 영역은, 도 1에서 서술된 표시 영역(A/A) 및 비표시 영역(A/A-2)의 적어도 일부에 적용될 수 있다. 이하에서는 유기발광 표시장치(Organic Light Emitting Display)를 일 예로 하여 상기 표시장치를 설명한다.The illustrated display area and non-display area can be applied to at least a part of the display area A / A and the non-display area A / A-2 described in Fig. Hereinafter, the display device will be described by taking an organic light emitting display as an example.
유기발광 표시장치의 경우, 상기 표시 영역에는 베이스 층(111) 상에 박막트랜지스터(112, 114, 116, 118), 유기발광소자(122, 124, 126) 및 각종 기능 층(layer)이 위치한다. 한편, 상기 비표시 영역에는 베이스 층(111) 상에 각종 구동 회로, 전극, 배선, 기능성 구조물 등이 위치할 수 있다. In the organic light emitting display,
베이스 층(111)은 유기발광 표시장치(100)의 다양한 구성요소들을 지지한다. 베이스 층(111)은 투명한 절연 물질, 예를 들어 유리, 플라스틱 등과 같은 절연 물질로 형성될 수 있다. 기판(어레이 기판)은, 그 위에 형성된 소자 및 기능 층, 예를 들어 스위칭 TFT, 구동 TFT, 유기발광소자, 보호막 등을 포함하는 개념으로 지칭되기도 한다.The
버퍼 층(buffer layer)이 베이스 층(111) 상에 위치할 수 있다. 상기 버퍼 층은 베이스 층(111) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터(Thin Film Transistor: TFT)를 보호하기 위한 기능 층이다. 상기 버퍼 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어질 수 있다. A buffer layer may be located on the
상기 베이스 층(111) 또는 버퍼 층 위에 박막트랜지스터가 놓인다. 박막트랜지스터는 반도체 층(112), 게이트 절연막(113), 게이트 전극(114), 층간 절연막(115), 소스 및 드레인 전극(116, 118)이 순차적으로 배치된 형태일 수 있다. 반도체 층(112)은 상기 베이스 층(111) 또는 버퍼 층 상에 위치한다. 반도체 층(112)은 폴리 실리콘(p-Si)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(112)은 아몰포스 실리콘(a-Si)으로 만들어질 수도 있고, 펜타센 등과 같은 다양한 유기 반도체 물질로 만들어질 수도 있다. 나아가 반도체 층(112)은 산화물(oxide)로 만들어질 수도 있다. 게이트 절연막(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 게이트 전극(114)은 다양한 도전성 물질, 예컨대, 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 금(Au) 또는 이들의 합금 등으로 형성될 수 있다.A thin film transistor is placed on the
층간 절연막(115)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 층간 절연막(115)과 게이트 절연막(113)의 선택적 제거로 소스 및 드레인 영역이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.The interlayer insulating
소스 및 드레인 전극(116, 118)은 층간 절연막(115) 상에 전극용 물질로 단일층 또는 다층의 형상으로 형성된다.The source and drain
평탄화 층(117)이 박막트랜지스터 상에 위치할 수 있다. 평탄화 층(117)은 박막트랜지스터를 보호하고 그 상부를 평탄화한다. 평탄화 층(117)은 다양한 형태로 구성될 수 있는데, BCB(Benzocyclobutene) 또는 아크릴(Acryl) 등과 같은 유기 절연막, 또는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연막으로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The
유기발광소자는 제1 전극(122), 유기발광 층(124), 제2 전극(126)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화 층(117) 상에 형성된 제1 전극(122), 제1 전극(122) 상에 위치한 유기발광 층(124) 및 유기발광 층(124) 상에 위치한 제2 전극(126)으로 구성될 수 있다.The organic light emitting device may have a structure in which the
제1 전극(122)은 컨택 홀을 통해 구동 박막트랜지스터의 드레인 전극(118)과 전기적으로 연결된다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 이러한 제1 전극(122)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(122)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금 등으로 형성될 수 있다.The
뱅크(120)는 발광 영역을 제외한 나머지 영역에 형성된다. 이에 따라, 뱅크(120)는 발광 영역과 대응되는 제1 전극(122)을 노출시키는 뱅크 홀을 가진다. 뱅크(120)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The
유기발광 층(124)이 뱅크(120)에 의해 노출된 제1 전극(122) 상에 위치한다. 유기발광 층(124)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다. 상기 유기발광 층은, 하나의 빛을 발광하는 단일 발광층 구조로 구성될 수도 있고, 복수 개의 발광층으로 구성되어 백색 광을 발광하는 구조로 구성될 수도 있다. The organic
제2 전극(126)이 유기발광층(124) 상에 위치한다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제2 전극(126)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(124)에서 생성된 광을 제2 전극(126) 상부로 방출시킨다.And the
보호 층(128)과 봉지 층(130)이 제2 전극(126) 상에 위치한다. 상기 보호 층(128)과 봉지 층(130)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 보호 층(passivation layer) 및/또는 상기 봉지 층(encapsulation layer)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하는 이유는, 단일 층에 비해 수분이나 산소의 이동 경로를 길고 복잡하게 하여, 유기발광소자까지 수분/산소의 침투를 어렵게 만들려는 것이다.The
상기 유기발광 표시장치(100)은 봉지 층(130) 상에 터치 층, 편광 층(160), 커버 층(170) 등을 더 포함할 수 있다. 터치 패널/터치 감지 전극이 유기발광소자의 상면(예: 봉지 층 상면)에 사용자의 터치 입력을 감지하기 위한 마련될 수 있다. 필요하다면, 터치 감지 전극 및/또는 터치 입력 감지와 연관된 다른 부품이 구비된 독립된 층이 상기 표시장치(100) 내부에 마련될 수 있다. 상기 터치 감지 전극(예: 터치 구동/감지 전극)은 인듐 주석 산화물, 그래핀(graphene)과 같은 탄소 기반 물질, 탄소 나노튜브, 전도성 고분자, 다양한 전도성/비전도성 물질의 혼합물로 만들어진 하이브리드 물질 등의 투명 전도성 물질로 형성될 수 있다. 또한, 금속 메쉬(metal mesh), 예컨대, 알루미늄 메쉬, 은 메쉬 등이 상기 터치 감지 전극으로 사용될 수 있다.The
상기 표시장치(100)는 표시 특성(예: 외부 광 반사, 색 정확도, 휘도 등)을 제어하기 위해 편광층(160)을 포함할 수 있다. 상기 커버층(170)은 상기 표시장치(100)를 보호하기 위해 사용될 수 있으며 일 예로 커버 글래스(cover glass)일 수 있다.The
상기 표시장치(100)의 특정 부분에서의 강도 및/또는 견고성을 증가시키기 위해, 하나 이상의 지지 층(180)이 상기 베이스 층(111)의 하부에 제공될 수 있다. 상기 지지 층(180)은, 상기 베이스 층(111)의 양면 중 유기발광소자가 있는 면(제1 면)의 반대편 면(제2 면)에 부착된다. 상기 지지 층(180)은 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate; PEN), 폴리에틸렌 테레프탈레이트(Ployethylene Terephthalate; PET), 폴리에틸렌 에테르프탈레이트 (polyethylene ether phthalate), 폴리카보네이트(polycarbonate), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 폴리아크릴레이트(polyacrylate), 기타 적합한 폴리머의 조합으로 구성된 박형 플라스틱 필름으로 만들어질 수 있다. 상기 지지 층(180)의 형성에 사용될 수 있는 다른 적합한 물질은 박형 유리, 유전체로 차폐된 금속 호일(metal foil), 다층 폴리머, 나노 파티클 또는 마이크로 파티클과 조합된 고분자 물질이 포함된 고분자 필름 등일 수 있다.At least one
상기 표시장치(100)의 더 용이한 굴곡 및 신뢰성 향상을 위해, 굴곡 부분(102)에서 구성 요소들의 구성은 상기 평평한 중앙 부분(101)에서와 다를 수 있다. 상기 중앙 부분(101)에 존재하는 몇몇 구성 요소들은 상기 굴곡 부분(102)에는 배치되지 않거나, 다른 두께로 제공된다. 예를 들어, 상기 지지층(180), 상기 편광층(160), 상기 터치센서층, 컬러필터층 및/또는 표시장치(100)의 굴곡을 방해하는 다른 구성 요소들은 상기 굴곡 부분(102)에 없을 수 있다. 또한 상기 굴곡 부분(102)의 시야각 특성을 고려하여 유기발광소자들이 평평한 부분(101)과는 다른 형태로 마련될 수도 있다. In order to improve the bending and reliability of the
비표시 영역(I/A)에는 화소 회로가 배치되지 않지만 베이스 층(111)과 유기/무기 기능 층들(113, 115, 117 128, 130 등)은 존재할 수 있다. 또한 상기 비표시 영역(I/A)에는 표시 영역(A/A)의 구성에 사용된 물질들이 다른 용도로 배치될 수 있다. 예를 들어, 도 2b와 같이, 표시 영역 TFT의 게이트 전극으로 사용된 금속(114'), 또는 소스/드레인 전극으로 사용된 금속(118')이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수 있다. 더 나아가, 유기발광 다이오드의 일 전극(예: 애노드)로 사용되었던 금속(122')이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수도 있다.The
도 3은 표시장치의 배선 배치를 설명하는 일 예시도이다. 3 is an example for explaining the wiring arrangement of the display device.
도 3은, 도 1의 B 부분을 확대한 도면이다. 설명의 편의를 위해, 도 3에는 표시장치의 패드 영역(P), 배선(118') 만이 단순하게 도시되었고, 배선(118') 상부의 기능 층(예: 절연 층, 봉지 층 등)은 생략되었다. 상기 배선(118')은 표시 영역 TFT의 소스 또는 드레인 전극과 동일한 층상에 동일한 금속으로 형성된 것일 수 있다.3 is an enlarged view of a portion B in Fig. For convenience of explanation, only the pad region P and the wiring 118 'of the display device are shown in Fig. 3, and the functional layer (e.g., insulating layer, sealing layer, etc.) on the wiring 118' . The wiring 118 'may be formed of the same metal on the same layer as the source or drain electrode of the display area TFT.
비표시 영역의 최외곽에 가까이 있는 배선(전원 배선, 신호 배선 등)은 봉지 층과 같은 무기물 층으로 덮여있는 경우가 일반적이다. 그런데, 배선이 있는 영역과 배선이 없는 영역은 서로 높이가 다르기 때문에, 무기물 층도 배선이 있는 영역과 배선이 없는 영역 사이에 높이 차이가 생긴다. Wirings (power supply wiring, signal wiring, etc.) near the outermost portion of the non-display region are generally covered with an inorganic layer such as an encapsulating layer. However, since the heights of the wirings are different from the heights of the wirings, the heights of the inorganic layers are different between the wirings and the wirings.
이러한 높이 차(단차)에 기인하여 무기물 층에 크랙(crack) 등의 결함이 발생할 수 있다. 또한, 발생된 결함은 투습 지점이 되어 화살표(W')와 같이 수분이 침투하는 경우가 나타나게 된다. 수분 침투는 표시장치의 신뢰성에 악영향을 미치게 된다.Such a height difference (step difference) may cause a defect such as a crack in the inorganic material layer. In addition, the generated defect becomes a moisture permeation point, and a case where moisture penetrates like an arrow (W ') appears. Moisture penetration adversely affects the reliability of the display device.
도 4a 내지 4d는 표시장치의 배선 배치를 설명하는 또 다른 예시도이다.Figs. 4A to 4D show another example of the wiring arrangement of the display device. Fig.
도 4a는 도 1의 B 부분을 확대한 도면이다. 설명의 편의를 위해, 도 4a에는 표시장치의 패드 영역(P), 배선 층(118', 114'), 평탄화 층(117) 만이 단순하게 도시되었고, 평탄화 층(117)과 배선 중 일부(114') 상의 기능 층(예: 봉지 층)은 생략되었다. 도 4a 내지 4d는 평탄화 층(117)을 배선 층(118') 위에 도시하였지만, 이는 일 구현 예일뿐이고, 기타 다른 절연 층이 배선 층(118') 위에 놓일 수도 있다. 배선 층(118')과 평탄화 층(117)은 도 2b에 도시한 위치 관계를 갖는다.4A is an enlarged view of a portion B in Fig. Only the pad region P of the display device, the wiring layers 118 'and 114' and the
도 4a의 배선부 설계에는, 도 3에서 설명한 문제점을 줄이기 위하여, 배선 유무에 따른 단차를 없애는 평탄화 층(117)이 적용되었다. 즉, S1 구간 및 S2 구간에서 평탄화 층(117)이 배선 층(118') 상부를 덮음으로써, 배선 층 유무에 따른 단차가 사라진다. 따라서 이와 같은 구조 상부에 봉지 층과 같은 무기물 층으로 덮였을 떼 단차에 기인한 크랙이 예방될 수 있다.In order to reduce the problem described with reference to FIG. 3, the
한편, S3 구간에는 평탄화 층(117)이 없는데, 이는 평탄화 층(117)을 이루는 유기물 층을 따라 수분이 전파될 수 있기에, 평탄화 층(117)을 끊어서 수분 전달을 막으려는 것이다. 이에 S3 구간에서는 상기 배선 층(118')도 없고, 다른 금속 층(114')이 배선 층으로 기능하게 된다. In S3, there is no
상기 S3 구간의 배선 층(114')은 S1/S2 구간의 배선 층(118')과 다른 층상에 마련된다. 그리고, S3 구간의 배선 층(114')은 S1/S2 구간의 배선 층(118')과 컨택 홀(contact hole)을 통한 연결, 또는 직접 연결 방식으로 이어진다. 결국, S3 구간은 일종의 도선(배선) 점핑(jumping) 구간이다. 따라서, 구동 전압. 전기적 신호 등은 패드 영역(P)의 연결 인터페이스(패드 등)로 인가되어, S1/S3 구간에서는 배선 층(118')을 따라 전달되고, S2 구간에서는 다른 배선 층(114')을 따라 전달된다.The wiring layer 114 'in the S3 section is provided on a layer different from the wiring layer 118' in the S1 / S2 section. The wiring layer 114 'in the S3 section is connected to the wiring layer 118' in the S1 / S2 section through a contact hole or directly connected thereto. As a result, the S3 section is a kind of wire jumping section. Therefore, the driving voltage. An electrical signal or the like is applied to the connection interface (pad or the like) of the pad region P and is transmitted along the wiring layer 118 'in the S1 / S3 section and along the other wiring layer 114' in the S2 section .
그런데, 상술한 배선부 단차 보완 및 배선 점핑 구조에서도 취약점이 발견되었다. 이하에서는 도 4b 내지 4d를 참조하여 상기 취약점을 설명한다. 발명자들은 상기 S3 구간 (평탄화 층(117) 단절 구간, 배선 점핑 구간)에, 제거되었어야 하나 그렇지 못하고 남아 있는 유기물(120')을 발견하였다. 이러한 유기물(120')을 유기 잔막이라 부르기도 한다.However, a weak point has also been found in the above-described wiring part step difference compensation and wiring jumping structure. Hereinafter, the vulnerability will be described with reference to FIGS. 4B to 4D. The inventors found an
발명자들은 상기 유기 잔막(120')이 포토 리소그래피(photolithography) 과정을 통한 평탄화 층 패터닝(단절 구간(S3) 형성) 및/또는 뱅크(120) 패터닝 공정에서 발생될 수 있음을 알아냈다. 예를 들어, 도4b와 같이 포토 리소그래피 공정으로 뱅크(120)를 패터닝하는 경우에 있어서, 전 영역에 도포된 뱅크 형성 물질(120)은 표시영역 쪽(1 방향)의 필요 지역에만 남겨져야 하고, 그 반대 쪽(1' 방향)에는 모두 제거되어야 한다. 그러나, 평탄화 층(117)의 높이는 다른 층들에 비해 상대적으로 높기 때문에, 단절 구간(S3)에 노광 및/또는 현상이 충분치 않은 경우가 생길 수 있다. 이 경우에 도 4c와 같이 잔막(120')이 남을 수 있다. 상술한 잔막(120')은 유기물이기 때문에, 마찬가지로 유기물인 평탄화 층(117)과 이어져 수분의 침투 경로가 될 수 있다. 위와 같이 형성된 투습 경로는 도 4d와 같이 표현될 수 있다.The inventors have found that the
도 4a는 도 3과 같은 구조의 취약점을 개선하는 배선부 구조이지만, 도 4a의 구조에도 여전히 배선부를 통한 투습 가능성이 있기 때문에, 본 발명의 발명자들은 더 나은 배선부 투습 방지 구조를 발명하였다. Fig. 4A is a wiring structure for improving the vulnerability of the structure shown in Fig. 3, but since the structure of Fig. 4A still has a possibility of moisture permeation through the wiring portion, the inventors of the present invention invented a better wiring portion moisture permeation prevention structure.
도 5a 내지 5d는 본 명세서의 실시예에 따른 표시장치를 나타낸 도면이다.5A to 5D are views showing a display device according to an embodiment of the present invention.
도 5a는 도 1의 B 부분을 확대한 도면으로서, 배선부 투습 방지 구조가 적용된 실시예를 나타낸다. 설명의 편의를 위해, 도 5a에에는 표시장치의 패드 영역(P), 배선(118', 114'), 평탄화 층(117), 반사 층(123) 만이 단순하게 도시되었고, 평탄화 층(117)과 반사 층(123) 상부의 기능 층(예: 봉지 층)은 생략되었다. 또, 도 5a 내지 5d는 평탄화 층(117)을 배선(118') 위에 도시하였지만, 이는 일 구현 예일뿐이고, 기타 다른 절연 층이 배선(118') 위에 놓일 수도 있다. 배선(114', 118')과 평탄화 층(117)은 도 2b에 도시한 위치 관계를 갖는다. 여기서 상기 배선은 전원 또는 각종 신호가 전달되는 경로로서, 금속 등의 도전성 물질로 이루어진다. 이하에서 상기 배선(118', 114')은 전원 배선인 실시예가 설명되나. 본 발명의 사상이 이에 제한되는 것은 아니다. 상기 배선(118', 114')이 전원 배선인 경우, 도 5a에 도시된 배선은 좌측부터 VSS, VREF, VDD 배선일 수 있다.Fig. 5A is an enlarged view of a portion B in Fig. 1, and shows an embodiment in which a wiring portion moisture permeation prevention structure is applied. Only the pad region P of the display device, the wirings 118 'and 114', the
도 5a의 표시장치는, 하나 이상의 화소(pixel)와 연관된 화소 회로(pixel circuit)가 있는 표시 영역(active area) 및 상기 화소 회로에 연결된 전원 배선(118', 114')이 있는 비표시 영역(inactive area)을 포함할 수 있다. 상기 비표시 영역은, 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다.5A includes a display area having a pixel circuit associated with one or more pixels and a non-display area having power lines 118 'and 114' connected to the pixel circuits inactive area). The non-display area may be disposed around the display area. That is, the non-display area may be adjacent to one or more sides of the display area.
상기 비표시 영역은, 제1 구간(S1), 제2 구간(S2), 및 제3 구간(S3)을 포함할 수 있다. 이때 상기 제1 구간(S1)과 제2 구간(S2)은 상기 전원 배선을 덮는 유기물 층(117)이 있는 구간이고, 상기 제3 구간(S3)은, 상기 제1 구간(S1)과 상기 제2 구간(S2) 사이에 있으며, 상기 전원 배선(118', 114')을 덮는 유기물 층(117)이 없는 구간이다. 상기 제1 구간(S1) 및/또는 상기 제2 구간(S2)에서 상기 유기물 층(117)이 배선의 상면 전체를 덮을 수도 있고, 배선의 가장자리(edge) 부분만 덮을 수도 있다.The non-display area may include a first section S1, a second section S2, and a third section S3. The first section S1 and the second section S2 are sections in which the
제1 구간(S1) 내지 제3 구간(S3)을 공간적으로 설명하면, 상기 제1 구간(S1)은 상기 표시 영역으로부터 상기 제3 구간(S3)으로 향하는 방향으로 연장하여 위치하고, 상기 제2 구간(S2)은 상기 제3 구간(S3)으로부터 상기 비표시 영역의 최외곽으로 향하는 방향으로 연장하여 위치한다. 상기 표시장치는 표시 영역과 비표시 영역의 상부를 덮어 수분, 산소 등의 침투를 막는 봉지 층(encapsulation layer)을 더 포함할 수 있다. 이에 상기 전원 배선(118', 114')과 평탄화 층(117)의 상부에는 봉지 층(130)이 위치할 수 있다. 상기 봉지 층(130)은 표시장치의 바깥쪽 끝까지 완전히 덮지 않을 수도 있는데, 이러한 경우에 상기 봉지 층(130)은 상기 제1 구간(S1)과 상기 제3 구간(S3)의 전부, 그리고 상기 제2 구간(S2)의 적어도 일부를 덮을 수 있다.Spatially explaining the first section S1 to the third section S3 is that the first section S1 extends from the display area in the direction toward the third section S3, (S2) extends in the direction from the third section (S3) toward the outermost of the non-display area. The display device may further include an encapsulation layer covering the upper portion of the display area and the non-display area to prevent penetration of moisture, oxygen, and the like. Accordingly, the
상기 배선(118', 114')은 패드 영역(P)의 연결 인터페이스(패드 등)로부터 제1 구간(S1), 제2 구간(S2), 제3 구간(S3)을 거쳐 표시영역 방향으로 연장된다. 이때 상기 제1 구간(S1) 및 상기 제2 구간(S2)의 전원 배선(118')은 동일 층상에 형성된 금속 층일 수 있다. 더 나아가, 상기 제1 구간(S1) 및 상기 제2 구간(S2)의 전원 배선(118')은 동일한 물질, 예컨대 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질(소스/드레인 금속)일 수 있다. 한편, 상기 제3 구간(S3)의 전원 배선(114')은, 상기 제1 구간(S1) 및 상기 제2 구간(S2)의 전원 배선(118')과 다른 층상에 형성된 금속 층일 수 있다. 예컨대, 상기 제3 구간(S3)의 전원 배선(114')은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 게이트 전극과 동일한 물질(게이트 금속)일 수 있다. The wirings 118 'and 114' extend from the connection interface (pad or the like) of the pad region P through the first section S1, the second section S2 and the third section S3 in the direction of the display region do. Here, the power supply line 118 'of the first section S1 and the second section S2 may be a metal layer formed on the same layer. Further, the power source wiring 118 'of the first section S1 and the second section S2 may be formed of the same material as the source electrode or the drain electrode of the thin film transistor (TFT) included in the pixel circuit Source / drain metal). Meanwhile, the power supply wiring 114 'of the third section S3 may be a metal layer formed on a layer different from the power supply wiring 118' of the first section S1 and the second section S2. For example, the power supply wiring 114 'of the third section S3 may be the same material (gate metal) as the gate electrode of the thin film transistor (TFT) included in the pixel circuit.
상기 제3 구간(S3)에는 반사 층(123)이 위치할 수 있다. 이때 상기 반사 층(123)은 제3 구간(S3)의 적어도 일부를 점유하도록 배치될 수 있다. 상기 반사 층(123)은 상기 제3 구간(S3)의 배선(114') 상부에 위치한다. 상기 반사 층(123)과 타 층의 위치 관계는 도 5b 내지 5d에 도시되었다. 상기 반사 층(123)은 도 4에서 설명된 투습 취약점을 개선하고자 마련된 구조물이다. 즉, 상기 반사 층(123)은, 상기 제1 구간(S1)의 전원 배선(118')을 덮는 유기물 층(예: 평탄화 층(117))과 상기 제2 구간(S2)의 전원 배선(118')을 덮는 유기물 층 사이에 남은 잔막을 감소시키도록 구비된 층이다. 상기 반사 층(123)은 반사율이 높은 금속 층(예: 애노드 전극 물질)으로 이루어질 수 있다. 애노드 전극은 복수 개의 금속 층으로 구성되기도 한다. 예를 들어, 반사율이 높은 은(Ag) 등의 금속이 애노드로 사용될 때, 부식 방지/저항 저감를 위해 ITO(Indium Tin Oxide) 등의 투명 금속이 그 상하에 적층되어 다층(multi-layer) 구조의 애노드 전극이 형성되기도 한다.The
상기 반사 층(123)이 있으면, 포토 리소그래피 공정에서 상기 반사 층(123)으로 인해 반사 층(123) 상부에 집중되는 광량이 많아지므로, 노광과 현상이 충분히 이루어질 수 있다. 따라서 평탄화 층 절단 구간(S2 구간)의 유기물(뱅크 물질 등)이 최대한 제거될 수 있다. 이로써 유기 잔막이 최소화되어, 유기 잔막을 통해 전파되는 수분이 억제될 수 있다.When the
도 5b는 도 5a의 1-1'에 따른 단면도이다. 도 5b는 배선이 없는 영역의 단면을 나타낸다. 도시된 것처럼 상기 반사 층(123)은 평탄화 층이 끊어진 구간(S3)에 놓일 수 있다. 이때 상기 반사 층(123)은 평탄화 층이 끊어진 구간(S3) 전체를 덮지는 않는다. 하지만, 다른 실시예에서, 상기 반사 층(123)이 평탄화 층(117)의 측면을 타고 올라가 평탄화 층(117) 측부(edge)의 적어도 일부를 덮을 수도 있다. 이 경우에 상기 반사 층(123)은 평탄화 층이 끊어진 구간(S3) 전체를 덮게 된다.5B is a cross-sectional view taken along line 1-1 'of FIG. 5A. Fig. 5B shows a cross section of the area without wiring. As shown, the
봉지 층(130)은 표시장치의 바깥쪽에 있는 평탄화 층의 일부는 완전히 덮지 않을 수도 있다. 하지만 상기 봉지 층(130)은 반사 층이 배치되는 구간은 전부 덮는다.The
도 5c는 도 5a의 2-2'에 따른 단면도이다. 도 5c를 참조해서 화소 회로와 연결된 배선(118', 114')을 보면, 상기 배선은 제1 층상에 형성된 제1 부분(L1); 및 상기 제1 층상과 다른 제2 층상에 형성되며 상기 제1 부분(L1)과 연결되는 제2 부분(L2)을 포함한다. 이때 상기 제2 부분(L2)은 상기 제1 부분(L1)보다 낮은 층상에 있는 금속 층일 수 있다. 예를 들어, 상기 제1 부분(L1)은 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질이고, 상기 제2 부분(L2)은 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 게이트 전극과 동일한 물질일 수 있다. 5C is a cross-sectional view taken along line 2-2 'of FIG. 5A. Referring to FIG. 5C, the wirings 118 'and 114' connected to the pixel circuit include a first portion L1 formed on the first layer; And a second portion L2 formed on the second layer different from the first layer and connected to the first portion L1. The second portion L2 may be a metal layer lower in layer than the first portion L1. For example, the first portion L1 may be the same material as the source electrode or the drain electrode of the thin film transistor (TFT) included in the pixel circuit, and the second portion L2 may be a thin film transistor May be the same material as the gate electrode of the thin film transistor (TFT).
상기 제2 부분(L2)은 상기 제1 부분(L1)의 중간에 있을 수 있다. 이로 인하여 상기 제1 부분(L1)은 상기 제2 부분(L2)을 사이에 둔 2개의 소부분으로 나뉘어질 수 있다. 즉, 상기 제1 부분(L1)과 상기 제2 부분(L2)은 배선 점핑 구조로 배열될 수 있다. 이에 상기 제1 부분(L1)과 상기 제2 부분(L2)은 컨택 홀(contact hole)을 통해 전기적으로 연결될 수 있다. 다르게는, 상기 제1 부분(L1)과 상기 제2 부분(L2)이 두 부분 사이의 절연 층(115)의 일부 제거로써 서로 직접 연결될 수도 있다. The second portion L2 may be in the middle of the first portion L1. Accordingly, the first portion L1 can be divided into two small portions sandwiching the second portion L2. That is, the first portion L1 and the second portion L2 may be arranged in a wiring jumping structure. The first portion L1 and the second portion L2 may be electrically connected through a contact hole. Alternatively, the first portion L1 and the second portion L2 may be directly connected to each other by removing a portion of the insulating
상기 제1 부분(L1)의 적어도 일부는 평탄화 층(117)으로 덮이고, 상기 제2 부분(L2)의 상부에는 반사 층(123)이 위치할 수 있다. 상기 반사 층(123)은 상기 화소 회로에 포함된 유기발광 다이오드의 애노드 전극과 동일한 물질일 수 있다. 특정 실시예에서, 상기 반사 층(123)이 평탄화 층(117)의 측면을 타고 올라가 평탄화 층(117) 측부(edge)의 적어도 일부를 덮는 경우에, 상기 반사 층(123)은 상기 제1 부분(l1) 중 적어도 일부의 상부에도 위치할 수 있다. At least a portion of the first portion L1 may be covered with a
도 5d는 도 5a의 3-3'에 따른 단면도이다. 도 5d는 평탄화 층 절단 구간(S3)에서 배선(114')이 있는 영역과 없는 영역을 나타낸다. 이 영역에서 배선의 제1 부분(L1, 118')은 보이지 않고 배선의 제2 부분(L2, 114') 만 보인다. 5D is a sectional view taken along line 3-3 'of FIG. 5A. 5D shows a region where the wiring 114 'is present and a region where the wiring 114' is not present in the planarization layer cutout period S3. In this region, the first portions L1 and 118 'of the wiring are not seen and only the second portions L2 and 114' of the wiring are shown.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.While the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to these embodiments, and various modifications may be made without departing from the scope of the present invention. Therefore, the embodiments disclosed herein are for the purpose of describing rather than limiting the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, and may be technically variously interlocked and driven by one of ordinary skill in the art and that each embodiment may be implemented independently of one another, . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
Claims (16)
상기 화소 회로에 연결된 전원 배선이 있는 비표시 영역을 포함하고,
상기 비표시 영역은,
상기 전원 배선을 덮는 유기물 층이 있는 제1 구간과 제2 구간, 및
상기 제1 구간과 상기 제2 구간 사이에 있으며, 상기 전원 배선을 덮는 유기물 층이 없는 제3 구간을 포함하는 표시장치.A display region having pixel circuits associated with one or more pixels; And
And a non-display area having a power supply wiring connected to the pixel circuit,
The non-
A first section and a second section in which an organic layer covering the power supply wiring is present,
And a third section between the first section and the second section, wherein the third section has no organic layer covering the power supply wiring.
상기 제1 구간은 상기 표시 영역으로부터 상기 제3 구간으로 향하는 방향으로 연장하는 구간이고,
상기 제2 구간은 상기 제3 구간으로부터 상기 비표시 영역의 최외곽으로 향하는 방향으로 연장하는 구간인 표시장치.The method according to claim 1,
Wherein the first section extends in a direction from the display area toward the third section,
And the second section is a section extending in a direction from the third section to the outermost part of the non-display area.
상기 제1 구간 및 상기 제2 구간의 전원 배선은 동일 층상에 형성된 금속 층인 표시장치.The method according to claim 1,
Wherein the power wiring of the first section and the power section of the second section are metal layers formed on the same layer.
상기 제1 구간 및 상기 제2 구간의 전원 배선은 동일한 물질인 표시장치.The method of claim 3,
Wherein the power wiring of the first section and the power section of the second section are the same material.
상기 제1 구간 및 상기 제2 구간의 전원 배선은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질인 표시장치.The method of claim 3,
Wherein the power wiring of the first section and the second section is the same material as the source electrode or the drain electrode of the thin film transistor (TFT) included in the pixel circuit.
제3 구간의 전원 배선은, 상기 제1 구간 및 상기 제2 구간의 전원 배선과 다른 층상에 형성된 금속 층인 표시장치.The method of claim 3,
And the power wiring of the third section is a metal layer formed on a layer different from the power wiring of the first section and the second section.
상기 제3 구간의 전원 배선은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 게이트 전극과 동일한 물질인 표시장치.The method of claim 3,
And the power supply wiring in the third section is the same material as the gate electrode of the thin film transistor (TFT) included in the pixel circuit.
상기 제3 구간의 적어도 일부에 배치된 반사 층을 포함하는 표시장치.The method according to claim 1,
And a reflective layer disposed on at least a part of the third section.
상기 반사 층은, 상기 제1 구간의 전원 배선을 덮는 유기물 층과 상기 제2 구간의 전원 배선을 덮는 유기물 층 사이에 남은 잔막을 감소시키도록 구비된 금속 층인 표시장치.9. The method of claim 8,
Wherein the reflective layer is a metal layer provided to reduce a residual film remaining between an organic layer covering the power wiring of the first section and an organic layer covering the power wiring of the second section.
상기 제1 구간과 상기 제3 구간의 전부, 및 상기 제2 구간의 적어도 일부를 덮는 봉지 층을 더 포함하는 표시장치.The method according to claim 1,
Further comprising an encapsulation layer covering all of the first section and the third section and at least a part of the second section.
상기 화소 회로와 연결된 배선을 포함하고,
상기 배선은,
제1 층상에 형성된 제1 부분, 상기 제1 층상과 다른 제2 층상에 형성되며 상기 제1 부분과 연결되는 제2 부분을 포함하며,
상기 제1 부분의 적어도 일부는 평탄화 층으로 덮이고, 상기 제2 부분의 상부에는 반사 층이 있는 유기발광 표시장치 A pixel circuit; And
And a wiring connected to the pixel circuit,
The above-
A first portion formed on the first layer, a second portion formed on the second layer different from the first layer and connected to the first portion,
Wherein at least a portion of the first portion is covered with a planarization layer and an upper portion of the second portion is provided with a reflective layer,
상기 제1 부분은, 상기 제2 부분을 사이에 둔 2개의 소부분으로 분리되는 유기발광 표시장치.12. The method of claim 11,
Wherein the first portion is divided into two small portions sandwiching the second portion.
상기 제1 부분과 상기 제2 부분은 컨택 홀(contact hole)을 통해 전기적으로 연결된 유기발광 표시장치.12. The method of claim 11,
And the first portion and the second portion are electrically connected through a contact hole.
상기 제2 부분은 상기 제1 부분보다 낮은 층상에 있는 유기발광 표시장치.12. The method of claim 11,
And the second portion is on a lower layer than the first portion.
상기 반사 층은 상기 제1 부분 중 적어도 일부의 상부에도 위치한 유기발광 표시장치.12. The method of claim 11,
Wherein the reflective layer is also disposed on at least a portion of at least a portion of the first portion.
상기 제1 부분은 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질이고,
상기 제2 부분은 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 게이트 전극과 동일한 물질이고,
상기 반사 층은 상기 화소 회로에 포함된 유기발광 다이오드의 애노드 전극과 동일한 물질인 유기발광 표시장치.
12. The method of claim 11,
The first portion is the same material as the source electrode or the drain electrode of the thin film transistor (TFT) included in the pixel circuit,
The second portion is the same material as the gate electrode of the thin film transistor (TFT) included in the pixel circuit,
Wherein the reflective layer is the same material as the anode electrode of the organic light emitting diode included in the pixel circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170097077A KR20190013082A (en) | 2017-07-31 | 2017-07-31 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170097077A KR20190013082A (en) | 2017-07-31 | 2017-07-31 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190013082A true KR20190013082A (en) | 2019-02-11 |
Family
ID=65369944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170097077A KR20190013082A (en) | 2017-07-31 | 2017-07-31 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20190013082A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11545532B2 (en) | 2019-05-20 | 2023-01-03 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
-
2017
- 2017-07-31 KR KR1020170097077A patent/KR20190013082A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11545532B2 (en) | 2019-05-20 | 2023-01-03 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10734471B2 (en) | Organic light emitting display device with second metal layer contacting first metal layer at power supply line | |
WO2019073678A1 (en) | Display device | |
KR102664769B1 (en) | Display device | |
KR102569727B1 (en) | Display device | |
KR20220143624A (en) | Display device | |
KR20180121256A (en) | Foldable display device | |
KR102585982B1 (en) | Organic light emitting display device and method for manufacturing the same | |
KR102533228B1 (en) | Organic light emitting display device | |
KR102650513B1 (en) | Organic light emitting display device | |
KR20210074549A (en) | Organic light emitting display device | |
KR20180025104A (en) | Organic light emitting display device | |
KR20190013082A (en) | Display device | |
KR20220041803A (en) | Flexible display device | |
KR102561547B1 (en) | Electroluminescence display device | |
KR102538361B1 (en) | Organic light emitting display device | |
KR20210080811A (en) | Organic light emitting display device | |
KR102637116B1 (en) | Organic light emitting display device | |
KR102610485B1 (en) | Electroluminescent display device | |
KR102632250B1 (en) | Organic light emitting display device | |
KR20210069310A (en) | Display device | |
KR20220043560A (en) | Flexible display device | |
KR20240146633A (en) | Organic light emitting display device | |
KR20210068708A (en) | Flexible display device | |
KR20220043572A (en) | Flexible display device | |
KR20210064937A (en) | Organic light emitting display device |