KR20190007980A - High heat radiating fan-out package and manufacturing method thereof - Google Patents

High heat radiating fan-out package and manufacturing method thereof Download PDF

Info

Publication number
KR20190007980A
KR20190007980A KR1020170089745A KR20170089745A KR20190007980A KR 20190007980 A KR20190007980 A KR 20190007980A KR 1020170089745 A KR1020170089745 A KR 1020170089745A KR 20170089745 A KR20170089745 A KR 20170089745A KR 20190007980 A KR20190007980 A KR 20190007980A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
sheet member
layer
heat
forming
Prior art date
Application number
KR1020170089745A
Other languages
Korean (ko)
Other versions
KR102038602B1 (en
Inventor
육종민
김준철
김동수
박세훈
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020170089745A priority Critical patent/KR102038602B1/en
Publication of KR20190007980A publication Critical patent/KR20190007980A/en
Application granted granted Critical
Publication of KR102038602B1 publication Critical patent/KR102038602B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

One embodiment of the present invention provides a high heat radiating fan-out package with the improved heat radiating characteristics. The high heat radiating fan-out package comprises: a sheet member formed of a metal material and having at least one receiving unit; a semiconductor chip mounted in the receiving unit; a heat conductive layer connecting the semiconductor chip and the sheet member to transmit heat of the semiconductor chip to the sheet member; a molding layer formed to protect the semiconductor chip, sheet member, and heat conductive layer; and a rewiring layer including a signal transmission path for connecting an electrode pad of the semiconductor chip to the outside and a heat transfer path for discharging the heat of the sheet member to the outside.

Description

고방열 팬아웃 패키지 및 그 제조방법{High heat radiating fan-out package and manufacturing method thereof}TECHNICAL FIELD [0001] The present invention relates to a high heat radiating fan-out package and a manufacturing method thereof,

본 발명은 고방열 팬아웃 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a high heat dissipation fan-out package and a method of manufacturing the same.

반도체 배선의 나노스케일 구조, 반도체 칩의 소형화 및 고성능화가 진행되면서, 반도체의 성능을 유지하고 높은 신뢰성을 갖는 반도체 패키지 기술도 함께 발전하고 있다. 최근 이동통신의 발달로 인하여 고주파수 대역의 신호처리가 가능한 반도체 칩에 대한 수요가 발생하고 있으며, 고주파수 대역에서 발생하는 각종 문제들을 해결할 수 있는 반도체 패키징 기술이 요구되고 있는 실정이다.As the nanoscale structure of the semiconductor wirings and the miniaturization and high performance of the semiconductor chips are progressing, the semiconductor package technology maintaining the performance of the semiconductor and having high reliability is also developing. Recently, there is a demand for a semiconductor chip capable of signal processing in a high frequency band due to the development of mobile communication, and a semiconductor packaging technology capable of solving various problems occurring in a high frequency band is required.

KR 10-2016-0060379 AKR 10-2016-0060379 A

본 발명의 일실시예에 따른 목적은, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 연결하는 열전도층을 포함하는 고방열 팬아웃 패키지를 제공하기 위한 것이다.An object of an embodiment of the present invention is to provide a high heat dissipation fan-out package including a heat conduction layer for connecting a semiconductor chip and a sheet member made of a metal that accommodates a semiconductor chip.

또한, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 포함하는 재배선층을 갖는 고방열 팬아웃 패키지를 제공하기 위한 것이다.It is another object of the present invention to provide a highly heat-dissipating fan-out package having a rewiring layer including an electrode pattern connected to a sheet member made of metal, and a heat transfer path for transferring heat to an external circuit board through a solder ball.

또한, 반도체 칩을 시트부재의 수용부에 삽입하는 단계 후에, 반도체 칩과 시트부재의 사이를 열적으로 연결하는 금속 재질의 고방열층을 형성하는 단계를 포함하는 고방열 팬아웃 패키지 제조방법을 제공하기 위한 것이다.Also, there is provided a method of manufacturing a high heat dissipation fan-out package including a step of inserting a semiconductor chip into a receiving portion of a sheet member, followed by forming a high heat dissipation layer of a metal material for thermally connecting the semiconductor chip and the sheet member .

본 발명의 일실시예에 따른 고방열 팬아웃 패키지는, 금속 재질로 형성되고, 적어도 하나 이상의 수용부가 형성된 시트부재, 상기 수용부에 실장된 반도체 칩, 상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층, 상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 형성되는 몰딩층, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 포함한다. According to an aspect of the present invention, there is provided a high heat dissipating fan-out package including: a sheet member formed of a metal material and having at least one receiving portion; a semiconductor chip mounted on the receiving portion; A molding layer formed to protect the semiconductor chip, the sheet member, and the heat conduction layer; a signal transmission path for connecting the electrode pad of the semiconductor chip to an external circuit; And a re-distribution layer including a heat transfer path for discharging the heat of the member to the outside.

또한, 상기 열전도층은 상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성된다. In addition, the thermally conductive layer is formed in a layer shape so as to cover the semiconductor chip and the sheet member.

또한, 상기 열전도층은 상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되되, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성된다. The heat conduction layer is formed in a layer shape so as to cover the semiconductor chip and the sheet member, and is formed to fill a space between the semiconductor chip and the sheet member.

또한, 상기 열전도층은 상기 반도체 칩을 커버하고, 상기 반도체 칩과 상기 시트부재 사이의 이격공간에 충진되되, 상기 시트부재의 수용부로부터 바깥쪽으로 일부 영역까지만 형성된다. The heat conduction layer covers the semiconductor chip and is filled in a space separated between the semiconductor chip and the sheet member, and is formed only outward from the receiving portion of the sheet member to a partial region.

또한, 상기 신호전달경로는 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴 및 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴을 포함한다. The signal transmission path includes a first electrode pattern connecting an electrode pad of the semiconductor chip to an external circuit, and a third electrode pattern connecting the grounding electrode pad of the semiconductor chip to the sheet member.

또한, 상기 열전달경로는 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 포함한다. In addition, the heat transfer path includes a second electrode pattern connecting the sheet member to an external circuit board.

본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 캐리어 시트 상에 적어도 하나 이상의 수용부가 형성된 금속 재질의 시트부재를 준비하는 단계, 상기 시트부재의 수용부에 반도체 칩을 삽입하는 단계, 상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층을 형성하는 단계, 상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 몰딩층을 형성하는 단계, 상기 캐리어 시트를 제거하고, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 형성하는 단계를 포함한다. A method of manufacturing a high heat dissipation fan-out package according to an embodiment of the present invention includes the steps of preparing a sheet member made of a metal and having at least one receiving portion formed on a carrier sheet, Forming a thermally conductive layer connecting the semiconductor chip and the sheet member to transfer the heat of the semiconductor chip to the sheet member; forming a molding layer to protect the semiconductor chip, the sheet member, and the heat conduction layer; And forming a rewiring layer including a signal transmission path for removing the carrier sheet and connecting the electrode pad of the semiconductor chip to an external circuit and a heat transfer path for discharging the heat of the sheet member to the outside.

또한, 상기 열전도층을 형성하는 단계는 상기 반도체 칩과 상기 시트부재 상에 금속을 코팅함으로써, 상기 열전도층을 레이어 형상으로 형성한다. The step of forming the thermally conductive layer may include forming a layer of the thermally conductive layer by coating a metal on the semiconductor chip and the sheet member.

또한, 상기 재배선층을 형성하는 단계는 상기 반도체 칩 및 시트부재 상에 절연층을 형성하는 단계, 상기 절연층 상에 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴, 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴 및 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 형성하는 단계, 상기 전극패턴들 상에 언더범프금속층 및 솔더볼을 형성하는 단계를 포함하여, 상기 열전달경로와 신호전달경로를 동시에 형성한다. The step of forming the re-wiring layer may include forming an insulating layer on the semiconductor chip and the sheet member, a first electrode pattern connecting the electrode pad of the semiconductor chip with an external circuit on the insulating layer, Forming a third electrode pattern connecting the electrode pad for grounding of the sheet member with the sheet member and a second electrode pattern connecting the sheet member to the external circuit board, forming an under bump metal layer and a solder ball on the electrode patterns And simultaneously forming the heat transfer path and the signal transfer path.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 일실시예에 따르면, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 열적으로 연결하는 열전도층을 포함하므로, 반도체 칩에서 발생하는 열이 열전도층을 따라 시트부재로 전달되어, 팬아웃 패키지 구조에서 몰딩층에 의해 반도체 칩의 후면이 덮이더라도 반도체 칩의 방열이 원활한 이점이 있다.According to an embodiment of the present invention, since the semiconductor chip includes the heat conduction layer for thermally connecting the sheet member of the metallic material accommodating the semiconductor chip, heat generated in the semiconductor chip is transferred to the sheet member along the heat conduction layer, Even if the rear surface of the semiconductor chip is covered with the molding layer in the fan-out package structure, the heat dissipation of the semiconductor chip is smooth.

또한, 재배선층에 반도체 칩의 전기신호를 외부 회로 기판으로 전달하는 신호전달경로 뿐만 아니라, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 더 포함하여, 팬아웃 패키지의 재배선층을 이용해 외부 회로 기판으로 열을 배출하므로, 반도체 패키지의 방열특성이 향상되고 두께가 감소하는 효과가 있다.The re-wiring layer may further include a heat transfer path for transferring heat to an external circuit board through an electrode pattern connected to a sheet member made of a metal and a solder ball as well as a signal transfer path for transferring an electric signal of the semiconductor chip to the external circuit board And the heat is discharged to the external circuit board by using the re-wiring layer of the fan-out package, so that the heat radiation characteristic of the semiconductor package is improved and the thickness is reduced.

또한, 반도체 칩을 시트부재의 수용부에 삽입하는 단계 후에, 반도체 칩과 시트부재의 사이를 열적으로 연결하는 금속 재질의 열전도층을 형성하는 단계를 수행하므로, 기존의 반도체 제조공정을 그대로 이용할 수 있는 이점이 있다.In addition, after the step of inserting the semiconductor chip into the receiving portion of the sheet member, the step of forming the heat conductive layer of the metallic material for thermally connecting the semiconductor chip and the sheet member is performed, There is an advantage.

도 1은 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 단면도이다.
도 2는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 3은 또 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 4 내지 도 9는 본 발명의 일실시예에 따른 고방열 팬아웃 패키지 제조방법을 도시한 공정단면도이다.
도 10 내지 12는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 13 내지 15는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.1 is a cross-sectional view of a high heat dissipation fan-out package according to an embodiment of the present invention.
2 is a cross-sectional view of a high heat dissipation fanout package having another type of thermally conductive layer.
3 is a cross-sectional view of a high heat dissipation fan-out package having another type of thermally conductive layer.
4 to 9 are cross-sectional views illustrating a method of manufacturing a high heat dissipation fan-out package according to an embodiment of the present invention.
10 to 12 are process sectional views showing a part of a method of manufacturing a high heat dissipation fan-out package having another type of heat conduction layer.
13 to 15 are process sectional views showing a part of a method of manufacturing a high heat dissipation fan-out package having another type of heat conduction layer.

본 발명의 일실시예의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면", "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명의 일실시예를 설명함에 있어서, 본 발명의 일실시예의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다. BRIEF DESCRIPTION OF THE DRAWINGS The objects, particular advantages and novel features of one embodiment of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings and the preferred embodiments thereof. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. Also, the terms "one side," " first, "" first," " second, "and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, a detailed description of known arts which may unnecessarily obscure the gist of an embodiment of the present invention will be omitted.

이하, 첨부된 도면을 참조하여, 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 단면도이다.1 is a cross-sectional view of a high heat dissipation fan-out package according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지는, 금속 재질로 형성되고, 적어도 하나 이상의 수용부(111)가 형성된 시트부재(110), 수용부(111)에 실장된 반도체 칩(120), 상기 반도체 칩(120)의 열을 시트부재(110)로 전달하도록, 반도체 칩(120)과 시트부재(110)를 연결하는 열전도층(130), 상기 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 형성되는 몰딩층(140) 및 반도체 칩(120)의 전극패드(121)를 외부로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 포함한다. 1, a high heat dissipating fan-out package according to an embodiment of the present invention includes a sheet member 110 formed of a metal material and having at least one receiving portion 111, a receiving portion 111, A thermal conductive layer 130 connecting the semiconductor chip 120 and the sheet member 110 to transfer the heat of the semiconductor chip 120 to the sheet member 110, A molding layer 140 formed to protect the sheet member 120 and the sheet member 110 and the heat conductive layer 130 and a signal transmission path for connecting the electrode pads 121 of the semiconductor chip 120 to the outside, And a heat transfer path for discharging the heat of the heat transfer layer 150 to the outside.

시트부재(110)는 반도체 칩(120)을 수용할 수 있는 수용부(111)가 적어도 하나 이상 형성되며, 수용부(111)는 반도체 칩(120)의 형상에 대응하는 홀(hole) 형상으로 형성될 수 있다. 시트부재(110)는 전기전도성을 갖는 구리(Cu), 알루미늄(Al) 등의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 시트부재(110)의 수용부(111)에는 반도체 칩(120)이 실장된다. 반도체 칩(120)은 전극패드(121)(I/O 단자)가 형성된 활성면(active-face)과 시트부재(110)의 일면(110a)이 동일평면상에 위치하도록 수용부(111)에 삽입될 수 있다.The sheet member 110 has at least one receiving portion 111 for receiving the semiconductor chip 120. The receiving portion 111 is formed in a hole shape corresponding to the shape of the semiconductor chip 120 . The sheet member 110 may be formed of a metal such as copper (Cu), aluminum (Al) having an electrical conductivity, or an alloy containing them. The semiconductor chip 120 is mounted on the receiving portion 111 of the sheet member 110. The semiconductor chip 120 is mounted on the receiving portion 111 such that the active surface on which the electrode pad 121 (I / O terminal) is formed and the one surface 110a of the sheet member 110 are positioned on the same plane Can be inserted.

반도체 칩(120)은 일면에 전극패드(121)가 형성되어 활성면(active-face)를 이루고, 타면에는 전극패드(121)가 없거나, 타면에 접지 전극패드가 형성되는 구조일 수 있다. 하나의 고방열 팬아웃 패키지에 동종 또는 이종의 반도체 칩(120)이 복수개 포함될 수 있다. 반도체 칩(120)은 약 3GHz의 고주파수 대역 신호를 이용하거나, 약 30GHz의 밀리미터파 대역의 고주파수 신호를 이용할 수도 있다. 특히, 밀리미터파 대역에서 작동하면서 고전류를 이용하는 전력반도체 등에서 반도체 칩(120)의 방열이 특히 문제된다.The semiconductor chip 120 may have a structure in which an electrode pad 121 is formed on one surface to form an active face and the electrode pad 121 is not formed on the other surface or a ground electrode pad is formed on the other surface. A plurality of the same or different types of semiconductor chips 120 may be included in one high heat dissipation fan-out package. The semiconductor chip 120 may use a high frequency band signal of about 3 GHz or a high frequency signal of a millimeter wave band of about 30 GHz. Particularly, heat dissipation of the semiconductor chip 120 is particularly problematic in a power semiconductor or the like which uses a high current while operating in a millimeter wave band.

열전도층(130)은 반도체 칩(120)과 시트부재(110)를 열적으로 연결하는 요소이다. 열전도층(130)은 열전도도가 높은 물질로 형성되며, 구리(Cu), 알루미늄(Al) 등의 금속 또는 이들을 포함하는 합금으로 형성될 수 있고, 시트부재(110)의 재질과 동일한 재질로 형성될 수도 있다. 반도체 칩(120)에서 발생한 열은 열전도층(130)을 통하여 시트부재(110)로 전달된다.The heat conduction layer 130 is an element for thermally connecting the semiconductor chip 120 and the sheet member 110. The heat conduction layer 130 may be formed of a material having a high thermal conductivity and may be formed of a metal such as copper (Cu) or aluminum (Al) or an alloy including the same, and may be formed of the same material as the material of the sheet member 110 . Heat generated in the semiconductor chip 120 is transferred to the sheet member 110 through the heat conduction layer 130.

도 1에 도시된 바와 같이, 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성된다. 구체적으로, 열전도층(130)은 반도체 칩(120)의 후면(즉, 활성면과 대향하는 면), 측면, 시트부재(110)의 타면(110a), 수용부(111) 내측면 상에 하나의 레이어(layer) 형상으로 형성된다. 열전도층(130)은 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에도 레이어 형상으로 형성되어 반도체 칩(120)과 시트부재(110)를 열적으로 연결한다. 열전도층(130)의 두께는 반도체 칩(120)과 시트부재(110) 상에서 일정하게 형성될 수 있다. 금속 재질의 열전도층(130)은 스퍼터링(sputtering), 전기도금, 화학기상증착(CVD) 등의 알려진 공정을 이용하여 형성될 수 있다.As shown in FIG. 1, the heat conduction layer 130 is formed in a layer shape so as to cover the semiconductor chip 120 and the sheet member 110. Specifically, the heat conduction layer 130 is formed on the rear surface (that is, the surface facing the active surface) of the semiconductor chip 120, the side surface, the other surface 110a of the sheet member 110, As shown in FIG. The heat conduction layer 130 is also formed in a layered shape in the spacing space A between the semiconductor chip 120 and the sheet member 110 to thermally connect the semiconductor chip 120 and the sheet member 110. The thickness of the heat conduction layer 130 may be uniformly formed on the semiconductor chip 120 and the sheet member 110. The heat conductive layer 130 made of a metal may be formed using a known process such as sputtering, electroplating, or chemical vapor deposition (CVD).

몰딩층(140)은 반도체 칩(120), 시트부재(110), 열전도층(130)을 보호하기 위하여, 반도체 칩(120), 시트부재(110) 및 열전도층(130) 상에 형성된다. 몰딩층(140)은 EMC(Electrical Molding Compound) 등의 알려진 재료로 형성될 수 있으며, 몰딩 공정 또는 organic lamination 공정을 이용하여 형성될 수 있다.The molding layer 140 is formed on the semiconductor chip 120, the sheet member 110, and the heat conduction layer 130 to protect the semiconductor chip 120, the sheet member 110, and the heat conduction layer 130. The molding layer 140 may be formed of a known material such as an EMC (Electrical Molding Compound), or may be formed using a molding process or an organic lamination process.

재배선층(150)은 적어도 하나 이상의 신호전달경로와 열전달경로를 포함한다. 재배선층(150)의 신호전달경로는 외부 회로의 단자와 반도체 칩(120)의 전극패드(121)를 연결하기 위한 제1 전극패턴(151a)과, 제1 전극패턴(151a)에 연결되는 언더범프금속층(153)과 솔더볼(154)을 포함한다. 즉, 반도체 칩(120)의 신호 입출력용 전극패드(121)는 제1 전극패턴(151a), 언더범프금속층(153), 솔더볼(154)을 통하여 외부 회로와 연결된다. The redistribution layer 150 includes at least one signal transmission path and a heat transfer path. The signal transmission path of the redistribution layer 150 includes a first electrode pattern 151a for connecting the terminal of the external circuit and the electrode pad 121 of the semiconductor chip 120, And includes a bump metal layer 153 and a solder ball 154. That is, the signal input / output electrode pad 121 of the semiconductor chip 120 is connected to the external circuit through the first electrode pattern 151a, the under bump metal layer 153, and the solder ball 154. [

재배선층(150)의 열전달경로는 외부 회로 기판과 시트부재(110)를 연결하기 위한 제2 전극패턴(151b)과, 제2 전극패턴(151b)에 연결되는 언더범프금속층(153)과 솔더볼(154)을 포함한다. 즉, 시트부재(110)는 제2 전극패턴(151b), 언더범프금속층(153), 솔더볼(154)을 통하여 외부 회로 기판과 연결된다. 반도체 칩(120)의 후면과 측면에서 열전도층(130)으로 전달된 열은, 시트부재(110)로 전달되고, 시트부재(110)에서 열전달경로를 통하여 외부 회로 기판으로 방열된다.The heat transfer path of the re-distribution layer 150 includes a second electrode pattern 151b for connecting the external circuit board and the sheet member 110, an under bump metal layer 153 connected to the second electrode pattern 151b, 154). That is, the sheet member 110 is connected to the external circuit board through the second electrode pattern 151b, the under bump metal layer 153, and the solder ball 154. [ The heat transferred to the heat conduction layer 130 from the rear surface and the side surface of the semiconductor chip 120 is transferred to the sheet member 110 and dissipated to the external circuit board through the heat transfer path in the sheet member 110.

재배선층(150)은 시트부재(110) 및 반도체 칩(120)과 전극패턴들을 절연하는 제1 절연층(152a), 전극패턴들 상에 형성되어 전극패턴을 보호하는 제2 절연층(152b)을 더 포함한다. 재배선층(150)은 복수의 절연층 및 전극패턴 층을 포함할 수 있으며, 재배선층(150)의 구체적인 배선 설계는 열전달경로를 포함한다면 본 명세서에 한정되지 않는다. The re-distribution layer 150 includes a first insulation layer 152a for insulating the sheet member 110 and the semiconductor chip 120 from the electrode patterns, a second insulation layer 152b formed on the electrode patterns to protect the electrode pattern, . The redistribution layer 150 may include a plurality of insulating layers and an electrode pattern layer, and the specific wiring design of the redistribution layer 150 is not limited to the present invention if it includes a heat transfer path.

재배선층(150)의 열전달경로는 제2 전극패턴(151b)과 시트부재(110)가 접촉하는 면적 및 제2 전극패턴(151b)과 언더범프금속층(153)이 접촉하는 면적 및 솔더볼(154)의 면적을 넓게 설계하여, 시트부재(110)에서 외부 회로 기판으로 열이 전달되는 단면적을 넓혀 방열특성을 향상시키는 구조로 형성할 수도 있다.The heat transfer path of the redistribution layer 150 is formed by the area where the second electrode pattern 151b and the sheet member 110 are in contact with each other and the area where the second electrode pattern 151b and the under bump metal layer 153 are in contact with each other, May be designed to have a large area to increase the cross-sectional area through which heat is transferred from the sheet member 110 to the external circuit board, thereby improving the heat radiation characteristics.

종래의 팬아웃 패키지는 시트부재(110)가 없거나, 시트부재(110)의 재질이 금속이 아니라 합성수지 등의 열전도도가 낮은 물질을 사용하고, 시트부재(110)의 재질이 금속이더라도 시트부재(110)의 수용부(111)와 반도체 칩(120) 사이의 이격공간(A)에 EMC 등의 몰딩재료가 충진되므로, 반도체 칩(120)에서 발생하는 열이 열전도도가 낮고 반도체 칩(120)을 덮고있는 EMC 등의 재료를 통과하여야 하므로 방열효율이 낮은 문제가 있다.The conventional fan-out package uses a material having low thermal conductivity such as synthetic resin or the like, without the sheet member 110, or the material of the sheet member 110 is made of synthetic resin or the like, and even if the material of the sheet member 110 is metal, The heat generated from the semiconductor chip 120 has a low thermal conductivity and the heat generated by the semiconductor chip 120 is absorbed by the molding material such as EMC in the space A between the receiving portion 111 of the semiconductor chip 120 and the semiconductor chip 120, It is necessary to pass through a material such as EMC which covers the insulating layer.

그러나, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지는 반도체 칩(120)과 시트부재(110)를 열적으로 연결하는 열전도층(130)을 구비하고, 시트부재(110)와 외부 회로 기판을 열적으로 연결하는 열전달경로를 재배선층(150)에 구비함에 따라, 반도체 칩(120)에서 생성된 열이 열전도층(130), 시트부재(110), 열전달경로를 통해 외부 회로 기판으로 방열되어, 팬아웃 패키지의 방열특성이 향상되는 이점이 있다.However, the high heat dissipation fan-out package according to an embodiment of the present invention includes a heat conduction layer 130 for thermally connecting the semiconductor chip 120 and the sheet member 110, and includes a sheet member 110, The heat generated in the semiconductor chip 120 is dissipated to the external circuit board through the heat conduction layer 130, the sheet member 110, and the heat transfer path by providing the heat transfer path for thermally connecting the semiconductor chip 120 to the re- , And the heat dissipation property of the fan-out package is improved.

또한, 팬아웃 패키지의 전면에 열전달경로를 형성함으로써, 신호전달을 위한 I/O 경로 및 외부 회로 기판의 연결구조를 기존의 팬아웃 패키지 방식과 동일한 방식으로 사용할 수 있는 이점이 있다. 그리고 팬아웃 패키지의 방열을 위하여 팬아웃 패키지와 외부 회로 기판 사이에 별도의 구성을 더 포함하지 않고, 팬아웃 패키지의 후면에 히트싱크 등의 별도 구성을 더 포함하지 않으므로, 박형화 가능한 팬아웃 패키지 구조를 제공하는 이점이 있다. Also, by forming a heat transfer path on the front surface of the fan-out package, the I / O path for signal transmission and the connection structure of the external circuit board can be used in the same manner as the conventional fan-out package method. In addition, the fan-out package does not include a separate structure between the fan-out package and the external circuit board for heat dissipation of the fan-out package, and further includes no separate structure such as a heat sink on the rear surface of the fan- There is an advantage to provide.

한편, 재배선층(150)의 열전달경로는 외부 회로 기판의 접지와 연결되어, 팬아웃 패키지의 시트부재(110)를 그라운드(GND)로 이용할 수 있다. 즉, 시트부재(110)는 팬아웃 패키지 내부에 실장된 내장접지면(EGP: Embedded Ground Plane)으로 사용될 수 있다. On the other hand, the heat transfer path of the re-distribution layer 150 is connected to the ground of the external circuit board, so that the sheet member 110 of the fan-out package can be used as a ground (GND). That is, the sheet member 110 can be used as an embedded ground plane (EGP) mounted inside the fan-out package.

종래의 팬아웃 패키지는 약 5GHz 이상의 고주파 대역, 특히 약 30GHz 이상의 밀리미터파 대역에서 기생성분이 발생하여 주파수 특성이 나빠지는 문제가 있었다. 그러나 본 발명의 일실시예에 따라 시트부재(110)를 그라운드로 사용하면 재배선층(150)의 제1 전극패턴(151a)(전송선로)과 시트부재(110)(그라운드) 사이의 거리(H)가 축소되어, 밀리미터파 대역에서도 전송선로의 임피던스 매칭이 용이하며, 전송선로의 폭(W)을 줄일 수 있고, 기생성분의 영향을 감소시킬 수 있는 재배선층(150) 설계가 가능하다.The conventional fan-out package has a problem that parasitic components are generated in a high frequency band of about 5 GHz or more, particularly, a millimeter wave band of about 30 GHz or more, and the frequency characteristics are deteriorated. However, when the sheet member 110 is used as the ground according to an embodiment of the present invention, the distance H between the first electrode pattern 151a (transmission line) of the re-distribution layer 150 and the sheet member 110 (ground) ) Can be reduced, impedance matching of the transmission line can be easily performed even in the millimeter wave band, the width W of the transmission line can be reduced, and the rewiring layer 150 can be designed to reduce the influence of parasitic components.

특히, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지를 이용하여 고전력 반도체 칩(120)을 패키징하는 경우, 밀리미터파 등의 고주파 영역에서도 기생성분의 영향이 작고, 임피던스 매칭이 용이하며, 전송선로의 배선밀도가 높고, 방열특성이 좋은 팬아웃 패키지를 제조할 수 있다.Particularly, when the high-power semiconductor chip 120 is packaged using the high heat dissipation fan-out package according to an embodiment of the present invention, the influence of parasitic components is small even in a high frequency region such as a millimeter wave, It is possible to manufacture a fan-out package having a high wiring density and good heat radiation characteristics.

시트부재(110)를 그라운드로 사용하는 경우, 재배선층(150)은 반도체 칩(120)의 접지용 전극패턴과 시트부재(110)를 연결하는 적어도 하나 이상의 제3 전극패턴(151c)을 더 포함한다. 고주파수 영역에서 동작하는 반도체 칩(120)은 복수의 접지용 전극패턴이 형성될 수 있으며, 반도체 칩(120)의 접지용 전극패턴을 외부 회로의 접지와 연결하지 않고, 제3 전극패턴(151c)를 이용하여 시트부재(110)에 연결하는 구조를 제공한다. 또는, 제3 전극패턴(151c) 상에 언더범프금속층(153) 및 솔더볼(154)이 형성되어, 반도체 칩(120)의 접지 전극패턴과 시트부재(110)가 외부 회로 기판의 접지와 연결되는 구조로 형성될 수도 있다.The rewiring layer 150 may further include at least one third electrode pattern 151c connecting the grounding electrode pattern of the semiconductor chip 120 and the sheet member 110 when the sheet member 110 is used as a ground do. A plurality of grounding electrode patterns may be formed on the semiconductor chip 120 operating in the high frequency region and the grounding electrode pattern of the semiconductor chip 120 may be connected to the third electrode pattern 151c, To the sheet member (110) by using the sheet member (110). An under bump metal layer 153 and a solder ball 154 are formed on the third electrode pattern 151c so that the ground electrode pattern of the semiconductor chip 120 and the sheet member 110 are connected to the ground of the external circuit board Structure.

도 2는 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지의 단면도이며, 도 3은 또 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지의 단면도이다.2 is a cross-sectional view of a high heat dissipation fanout package having another type of heat conduction layer 130 and FIG. 3 is a cross-sectional view of a high heat dissipation fanout package having another type of heat conduction layer 130. FIG.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃패키지의 다른 형태의 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성되되, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)을 채우도록 형성된다. 2, another type of thermally conductive layer 130 of the high heat dissipation fan-out package according to the embodiment of the present invention is formed in a layer shape so as to cover the semiconductor chip 120 and the sheet member 110 , And the space (A) between the semiconductor chip (120) and the sheet member (110).

반도체 칩(120)과 시트부재(110) 사이에는 이격공간(A)이 존재하며, 이격공간(A)에 EMC나 에폭시 등의 몰딩재료가 채워지면 열전도도가 낮은 몰딩재료를 통해 반도체 칩(120)의 열이 시트부재(110)로 전달되기 어려워 방열효율이 낮아진다. 그러나 도 2에 도시된 바와 같이, 높은 열전도도를 갖는 재료를 반도체 칩(120)과 시트부재(110) 사이에 채운 형태의 열전도층(130)을 형성하면, 반도체 칩(120)에서 생성된 열이 반도체 칩(120)과 시트부재(110) 사이에 채워진 열전도층(130)을 통해 시트부재(110)로 곧바로 전달된다. 따라서 도 1에 도시된 레이어 형태의 열전도층(130)보다 열전달면적이 증가되므로 방열효율이 더욱 향상된다.A space A is present between the semiconductor chip 120 and the sheet member 110. When the space A is filled with a molding material such as EMC or epoxy, Is less likely to be transmitted to the sheet member 110, so that the heat radiation efficiency is lowered. 2, when the heat conduction layer 130 is formed by filling a material having a high thermal conductivity between the semiconductor chip 120 and the sheet member 110, heat generated from the semiconductor chip 120 Is directly transferred to the sheet member 110 through the heat conductive layer 130 filled between the semiconductor chip 120 and the sheet member 110. Accordingly, since the heat transfer area is increased compared with the layer-type heat conduction layer 130 shown in FIG. 1, the heat radiation efficiency is further improved.

도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃패키지의 또 다른 형태의 열전도층(130)은, 반도체 칩(120)을 커버하고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 채워지도록 형성되되, 시트부재(110)의 수용부(111)로부터 바깥쪽으로 일부 영역(B)까지만 형성된다. 열전도층(130)이 시트부재(110) 상에 형성되는 영역인 상기의 일부 영역(B)은 반도체 칩(120)의 발열량, 반도체 칩(120) 후면의 넓이 등의 반도체 칩(120)의 특성 및 팬아웃 패키지의 설계요구사항에 따라 변경될 수 있는 값이다. 3, the heat conduction layer 130 of another embodiment of the high heat dissipation fan-out package according to the embodiment of the present invention covers the semiconductor chip 120, (A) of the sheet member 110 and only a part of the area B from the receiving part 111 of the sheet member 110 is formed. The area B in which the heat conduction layer 130 is formed on the sheet member 110 is determined by the amount of heat generated by the semiconductor chip 120 and the width of the back surface of the semiconductor chip 120, And the design requirements of the fan-out package.

반도체 칩(120)을 패키징하는 과정에서 패키지를 구성하는 다양한 소재들의 열팽창계수나 소재들의 접착력 등의 다양한 특성들의 차이 또는 패키징 공정상의 다양한 요인들로 인하여, 패키지 자체에 휨이나 뒤틀림이 발생할 수 있다. 도 1 또는 도 2에 도시된 열전도층(130)의 경우는, 반도체 칩(120)과 시트부재(110)를 전부 커버하는 레이어 형태로 열전도층(130)을 형성되므로, 열전도층(130)이 팬아웃 패키지 전체에 형성되는 과정에서 팬아웃 패키지에 휨이나 뒤틀림이 발생할 수 있다. The package itself may be warped or warped due to various factors such as the thermal expansion coefficient of various materials constituting the package during the packaging of the semiconductor chip 120 and the various characteristics such as adhesive strength of the materials or various factors in the packaging process. The thermal conductive layer 130 is formed in the form of a layer covering the entire semiconductor chip 120 and the sheet member 110. Therefore, The fan-out package may be bent or twisted in the process of being formed in the entire fan-out package.

그러나 도 3에 도시된 바와 같이, 열전도층(130)이 반도체 칩(120)의 후면을 덮고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 채워지며, 수용부(111)로부터 팬아웃 패키지의 외곽 방향, 즉 바깥쪽으로 일부 영역(B)에만 형성되는 구조인 경우에는, 제조공정이나 사용시에 팬아웃 패키지가 받는 스트레스 영역이 감소하므로 휨 또는 뒤틀림이 발생할 가능성을 낮출 수 있다. 3, the heat conduction layer 130 covers the rear surface of the semiconductor chip 120 and is filled in the spacing space A between the semiconductor chip 120 and the sheet member 110, 111 is formed only in the outer region of the fan-out package, that is, only in the outer region of the fan-out package, the stress area to which the fan-out package is subjected during the manufacturing process or use is reduced, thereby reducing the possibility of bending or distortion have.

또한, 도 3에 도시된 열전도층(130) 구조는, 도 2에 도시된 열전도층(130)과 동일하게 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 열전도층(130)이 채워진 구조이므로, 반도체 칩(120)의 측면에서 시트부재(110)로 열전도층(130)을 통해 곧바로 열이 전달되므로 방열특성이 향상된다.The structure of the thermal conductive layer 130 shown in FIG. 3 is similar to that of the thermal conductive layer 130 shown in FIG. 2 except that the heat conductive layer 130 is formed in the space A between the semiconductor chip 120 and the sheet member 110 Since heat is directly transferred from the side surface of the semiconductor chip 120 to the sheet member 110 through the heat conduction layer 130, heat dissipation characteristics are improved.

상술하 바와 같이, 본 발명의 일실시예에 따른 팬아웃 패키지는, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 열적으로 연결하는 열전도층을 포함하므로, 반도체 칩에서 발생하는 열이 열전도층을 따라 시트부재로 전달되어, 팬아웃 패키지 구조에서 몰딩층에 의해 반도체 칩의 후면이 덮이더라도 반도체 칩의 방열이 원활한 이점이 있다.As described above, since the fan-out package according to an embodiment of the present invention includes the heat conduction layer for thermally connecting the semiconductor chip and the sheet member made of metal that houses the semiconductor chip, So that the heat dissipation of the semiconductor chip is smooth even if the rear surface of the semiconductor chip is covered with the molding layer in the fan-out package structure.

또한, 재배선층에 반도체 칩의 전기신호를 외부 회로 기판으로 전달하는 신호전달경로 뿐만 아니라, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 더 포함하여, 팬아웃 패키지의 재배선층을 이용해 외부 회로 기판으로 열을 배출하므로, 반도체 패키지의 방열특성이 향상되고 두께가 감소하는 효과가 있다.The re-wiring layer may further include a heat transfer path for transferring heat to an external circuit board through an electrode pattern connected to a sheet member made of a metal and a solder ball as well as a signal transfer path for transferring an electric signal of the semiconductor chip to the external circuit board And the heat is discharged to the external circuit board by using the re-wiring layer of the fan-out package, so that the heat radiation characteristic of the semiconductor package is improved and the thickness is reduced.

이하에서, 도면을 참조하여 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법을 설명한다.Hereinafter, a method of manufacturing a high heat dissipation fan-out package according to an embodiment of the present invention will be described with reference to the drawings.

도 4 내지 도 9는 본 발명의 일실시예에 따른 고방열 팬아웃 패키지 제조방법을 도시한 공정단면도이다.4 to 9 are cross-sectional views illustrating a method of manufacturing a high heat dissipation fan-out package according to an embodiment of the present invention.

본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 캐리어 시트(160) 상에 적어도 하나 이상의 수용부(111)가 형성된 금속 재질의 시트부재(110)를 준비하는 단계, 상기 시트부재(110)의 수용부(111)에 반도체 칩(120)을 삽입하는 단계, 상기 반도체 칩(120)의 열을 상기 시트부재(110)로 전달하도록, 상기 반도체 칩(120)과 상기 시트부재(110)를 연결하는 열전도층(130)을 형성하는 단계, 상기 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하는 단계 및 상기 캐리어 시트(160)를 제거하고, 상기 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 상기 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성하는 단계를 포함한다. A method of manufacturing a high heat dissipating fan-out package according to an embodiment of the present invention includes the steps of preparing a sheet member 110 made of a metal and having at least one receiving portion 111 formed on a carrier sheet 160, A step of inserting the semiconductor chip 120 into the receiving part 111 of the member 110 and a step of inserting the semiconductor chip 120 and the sheet member 120 so as to transfer the heat of the semiconductor chip 120 to the sheet member 110. [ Forming a thermal conductive layer 130 connecting the semiconductor chip 120 and the heat conductive layer 130 to the semiconductor chip 120, forming a molding layer 140 to protect the semiconductor chip 120, the sheet member 110 and the heat conduction layer 130, A re-wiring layer (not shown) including a signal transmission path for disconnecting the electrode pads 160 of the semiconductor chip 120 and connecting the electrode pads 121 of the semiconductor chip 120 to external circuits, and a heat transfer path for discharging the heat of the sheet member 110 to the outside 150).

먼저, 도 4에 도시된 바와 같이, 캐리어 시트(160) 상에 적어도 하나 이상의 수용부(111)가 형성된 금속 재질의 시트부재(110)를 준비한다. 금속 재질의 시트부재(110)에 식각, 드릴링, 레이저 커팅 등의 방법으로 반도체 칩(120)의 형상에 대응하는 수용부(111)를 적어도 하나 이상 형성하고, 시트부재(110)에 홀(hole)형태의 수용부(111)가 형성된 다음 캐리어 시트(160) 상에 시트부재(110)를 결합한다.First, as shown in FIG. 4, a sheet member 110 made of a metal material is prepared, in which at least one receiving portion 111 is formed on a carrier sheet 160. At least one receiving portion 111 corresponding to the shape of the semiconductor chip 120 is formed on the sheet member 110 made of metal by a method such as etching, drilling or laser cutting, Shaped receiving portion 111 is formed, and then the sheet member 110 is joined onto the carrier sheet 160.

다음으로, 도 5에 도시된 바와 같이, 시트부재(110)의 수용부(111)에 반도체 칩(120)을 실장한다. 반도체 칩(120)의 전극패턴이 형성되어 있는 활성면이 캐리어 시트(160)와 마주보는 방향으로 반도체 칩(120)을 수용부(111)에 삽입한다. 이때, 반도체 칩(120)의 활성면과 캐리어 시트(160)가 결합된 시트부재(110) 면이 동일선상에 위치시키도록 할 수 있다.Next, as shown in Fig. 5, the semiconductor chip 120 is mounted on the receiving portion 111 of the sheet member 110. Next, as shown in Fig. The active surface on which the electrode pattern of the semiconductor chip 120 is formed inserts the semiconductor chip 120 into the accommodating portion 111 in a direction facing the carrier sheet 160. At this time, the active surface of the semiconductor chip 120 and the surface of the sheet member 110 to which the carrier sheet 160 is coupled can be positioned on the same line.

다음으로, 도 6에 도시된 바와 같이, 반도체 칩(120)의 열을 시트부재(110)로 전달하기 위한, 반도체 칩(120)과 시트부재(110)를 연결하는 열전도층(130)을 형성한다. 열전도층(130)은 금속 재질로 형성될 수 있으며, 전기도금, 스퍼터링(sputtering), 화학기상증착(CVD) 등의 알려진 방법으로 형성될 수 있다. 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하는 레이어 형상으로 형성되며, 열전도층(130)을 형성하는 시간을 조절하여 열전도층(130)의 두께를 조절할 수 있다.6, a thermally conductive layer 130 for connecting the semiconductor chip 120 and the sheet member 110 for transferring the heat of the semiconductor chip 120 to the sheet member 110 is formed do. The heat conduction layer 130 may be formed of a metal material and may be formed by a known method such as electroplating, sputtering, chemical vapor deposition (CVD), or the like. The heat conduction layer 130 is formed in a layer shape covering the semiconductor chip 120 and the sheet member 110. The thickness of the heat conduction layer 130 can be adjusted by adjusting the time for forming the heat conduction layer 130. [

다음으로, 도 7에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성한다. 몰딩층(140)은 EMC 또는 에폭시 수지 등의 비전도성 물질로 형성될 수 있으며, 몰딩 공정 또는 lamination 공정을 이용하여 형성된다.Next, as shown in FIG. 7, a molding layer 140 is formed to protect the semiconductor chip 120, the sheet member 110, and the heat conduction layer 130. The molding layer 140 may be formed of a nonconductive material such as EMC or an epoxy resin, and is formed using a molding process or a lamination process.

다음으로, 도 8 및 도 9에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다. 8 and 9, the signal transmission path for removing the carrier sheet 160 and connecting the electrode pads 121 of the semiconductor chip 120 to an external circuit, A re-distribution layer 150 including a heat transfer path for discharging heat to the outside is formed.

재배선층(150)을 형성하는 단계는 도 8에 도시된 바와 같이, 반도체 칩(120) 및 시트부재(110) 상에 제1 절연층(152a)을 형성하고, 비아홀(C)을 형성하는 단계, 도 9에 도시된 바와 같이, 상기 절연층 상에 상기 반도체 칩(120)의 전극패드(121)를 외부 회로와 연결시키는 제1 전극패턴(151a), 상기 반도체 칩(120)의 접지용 전극패드(121)를 상기 시트부재(110)와 연결시키는 제3 전극패턴(151c) 및 상기 시트부재(110)를 외부 회로 기판에 연결시키는 제2 전극패턴(151b)을 형성하는 단계, 상기 전극패턴들을 보호하는 제2 절연층(152b)을 형성하는 단계, 상기 전극패턴들 상에 언더범프금속층(153) 및 솔더볼(154)을 형성하는 단계를 포함한다. 상기 열전달경로와 신호전달경로는 재배선층(150)을 형성하는 단계에서 동시에 형성된다.The step of forming the redistribution layer 150 may include forming a first insulation layer 152a on the semiconductor chip 120 and the sheet member 110 and forming a via hole C A first electrode pattern 151a connecting the electrode pad 121 of the semiconductor chip 120 to an external circuit on the insulating layer, Forming a third electrode pattern 151c connecting the pad 121 to the sheet member 110 and a second electrode pattern 151b connecting the sheet member 110 to an external circuit board; And forming an under bump metal layer 153 and a solder ball 154 on the electrode patterns. The second insulating layer 152b may be formed on the second insulating layer 152b. The heat transfer path and the signal transfer path are simultaneously formed in the step of forming the re-wiring layer 150.

제1 절연층(152a)에는 반도체 칩(120)의 전극단자 또는 시트부재(110)와 통하는 비아홀(C)이 형성되고, 금속 코팅 및 식각공정 또는 선택적 도금 공정 등을 이용하여 제1 전극패턴(151a), 제2 전극패턴(151b), 제3 전극패턴(151c)이 형성된다. 재배선층(150)은 복수의 절연층(152) 및 복수의 전극패턴(151) 층을 포함할 수 있으며, 재배선층(150)의 설계에 따라 재배선층(150)을 제조하는 구체적인 과정은 변경될 수 있다.A via hole C communicating with the electrode terminal of the semiconductor chip 120 or the sheet member 110 is formed in the first insulating layer 152a and the first electrode pattern 152a is formed by using a metal coating, 151a, a second electrode pattern 151b, and a third electrode pattern 151c. The rewiring layer 150 may include a plurality of insulating layers 152 and a plurality of electrode patterns 151 and the specific process of manufacturing the rewiring layer 150 according to the design of the rewiring layer 150 may be changed .

상술한 고방열 팬아웃 패키지의 제조방법은, 팬아웃 패키지 제조과정에서 재배선층(150)의 설계구조 또는 제조과정를 복잡하게 구성하지 않고, 전기도금 또는 스퍼터링 등의 방법으로 금속 재질의 열전도층(130)을 형성하는 간단한 단계를 추가함으로써, 팬아웃 패키지의 방열효율을 향상시키는 구조를 얻을 수 있는 이점이 있다.The method of manufacturing the high heat dissipation fan out package may be such that the heat dissipation of the heat conduction layer 130 of metallic material is performed by a method such as electroplating or sputtering without complicating the design structure or manufacturing process of the re- ) Is added to the fan-out package, there is an advantage that a structure for improving the heat radiation efficiency of the fan-out package can be obtained.

도 10 내지 12는 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.10 to 12 are process cross-sectional views showing a part of a method of manufacturing a high heat dissipation fan-out package having another type of heat conduction layer 130. [

도 10은 다른 형태의 열전도층(130)을 형성하는 공정을 도시한 도면으로, 상기 도 5에 도시된 반도체 칩(120)을 삽입하는 단계 이후에 이어지는 공정을 나타낸다. 도 10에 도시된 바와 같이, 다른 형태의 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성되되, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)을 채우도록 형성된다.10 is a view showing a process of forming another type of thermally conductive layer 130, and shows a process subsequent to the step of inserting the semiconductor chip 120 shown in FIG. 10, the other type of thermally conductive layer 130 is formed in a layer shape so as to cover the semiconductor chip 120 and the sheet member 110, and is formed between the semiconductor chip 120 and the sheet member 110 Is formed to fill the spacing space (A).

열전도층(130)의 두께는 열전도층(130)을 형성하는 시간을 조절함으로써 조절될 수 있으므로, 열전도층(130) 형성시간을 연장하여 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)이 금속으로 채워지도록 형성할 수 있다. 또는 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에만 금속이 채워지도록 패턴도금을 한 다음, 시트부재(110)와 반도체 칩(120) 전체에 열전도층(130)을 형성하는 공정을 수행할 수도 있다.The thickness of the thermally conductive layer 130 can be adjusted by adjusting the time for forming the thermally conductive layer 130 so that the time for forming the thermally conductive layer 130 is extended to reduce the gap between the semiconductor chip 120 and the sheet member 110 (A) may be filled with the metal. Or patterned so that only the spacing space A between the semiconductor chip 120 and the sheet member 110 is filled with metal and then the heat conductive layer 130 is formed on the entire surface of the sheet member 110 and the semiconductor chip 120 . ≪ / RTI >

다음으로, 도 11에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하고, 도 12에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다. 11, a molding layer 140 is formed to protect the semiconductor chip 120, the sheet member 110 and the heat conduction layer 130, and as shown in FIG. 12, A redistribution layer 150 including a signal transmission path for removing the conductive layer 160 and connecting the electrode pad 121 of the semiconductor chip 120 to an external circuit and a heat transfer path for discharging the heat of the sheet member 110 to the outside, .

도 13 내지 15는 또 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.13 to 15 are process sectional views showing a part of a method for manufacturing a high heat dissipation fan-out package having another type of heat conduction layer 130. [

도 13은 또 다른 형태의 열전도층(130)을 형성하는 공정을 도시한 도면으로, 상기 도 5에 도시된 반도체 칩(120)을 삽입하는 단계 이후에 이어지는 공정을 나타낸다. 도 13에 도시된 바와 같이, 또 다른 형태의 열전도층(130)은 반도체 칩(120)을 커버하고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 충진되되, 시트부재(110)의 수용부(111)로부터 바깥쪽으로 일부 영역(B)까지만 형성된다.FIG. 13 is a view showing a process of forming another type of thermally conductive layer 130, and shows a process subsequent to the step of inserting the semiconductor chip 120 shown in FIG. 13, another type of thermally conductive layer 130 covers the semiconductor chip 120 and is filled in the spacing space A between the semiconductor chip 120 and the sheet member 110, And only a part of the region B is formed outwardly from the receiving portion 111 of the member 110.

포토리소그래피 등의 패턴형성 공정을 이용하여 시트부재(110)의 수용부(111)로부터 일부 영역(B)만을 노출시키고 나머지 시트부재(110) 영역에 마스크를 형성한 다음, 노출된 반도체 칩(120)과 수용부(111)의 일부 영역(B)에 금속 재질 또는 열전도성 에폭시 재질의 열전도층(130)을 형성할 수 있다. 반도체 칩(120)과 시트부재(110)의 수용부(111)로부터 일부 영역(B)에만 열전도층(130)을 형성할 수 있는 다른 방법을 사용하여 열전도층(130)을 형성할 수도 있다. Only a part of the region B is exposed from the receiving portion 111 of the sheet member 110 using a pattern forming process such as photolithography and a mask is formed in the remaining region of the sheet member 110, And a thermally conductive layer 130 made of a metal material or a thermally conductive epoxy material may be formed in a part of the area B of the accommodating part 111. [ The heat conduction layer 130 may be formed using another method capable of forming the heat conduction layer 130 only in the partial region B from the receiving portion 111 of the semiconductor chip 120 and the sheet member 110. [

다음으로, 도 14에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하고, 도 15에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다. 14, a molding layer 140 is formed to protect the semiconductor chip 120, the sheet member 110 and the heat conduction layer 130, and as shown in FIG. 15, A redistribution layer 150 including a signal transmission path for removing the conductive layer 160 and connecting the electrode pad 121 of the semiconductor chip 120 to an external circuit and a heat transfer path for discharging the heat of the sheet member 110 to the outside, .

상술한 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 반도체 칩(120)을 시트부재(110)의 수용부(111)에 삽입하는 단계 후에, 반도체 칩(120)과 시트부재(110)의 사이를 열적으로 연결하는 금속 재질의 열전도층(130)을 형성하는 단계를 수행하므로, 기존의 반도체 제조공정을 그대로 이용할 수 있는 이점이 있으며, 팬아웃 패키지 제조공정에 간단한 공정단계를 하나 추가함으로써 방열 특성이 향상된 팬아웃 패키지 제조방법을 제공하는 이점이 있다.The method of manufacturing a high heat dissipating fan-out package according to an embodiment of the present invention includes the steps of inserting the semiconductor chip 120 into the receiving portion 111 of the sheet member 110, Since the step of forming the heat conduction layer 130 made of the metal for thermally connecting the members 110 is performed, there is an advantage that the existing semiconductor manufacturing process can be used as it is, It is an advantage to provide a fan-out package manufacturing method with improved heat dissipation characteristics.

이상 본 발명 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not to be limited to the disclosed embodiments, but, on the contrary, It is clear that it can be improved or improved.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

110: 시트부재
110a: 시트부재의 일면
110b: 시트부재의 타면
111: 수용부
120: 반도체 칩
121: 전극패드
130: 열전도층
140: 몰딩층
150: 재배선층
160: 캐리어 시트110: sheet member
110a: one side of the sheet member
110b: rim of the sheet member
111:
120: semiconductor chip
121: Electrode pad
130: heat conduction layer
140: Molding layer
150: rewiring layer
160: Carrier sheet

Claims (9)

금속 재질로 형성되고, 적어도 하나 이상의 수용부가 형성된 시트부재;
상기 수용부에 실장된 반도체 칩;
상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층;
상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 형성되는 몰딩층;
상기 반도체 칩의 전극패드를 외부로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 포함하는 고방열 팬아웃 패키지.A sheet member formed of a metal material and having at least one receiving portion;
A semiconductor chip mounted on the receiving portion;
A heat conductive layer for connecting the semiconductor chip and the sheet member to transmit heat of the semiconductor chip to the sheet member;
A molding layer formed to protect the semiconductor chip, the sheet member, and the heat conduction layer;
And a re-distribution layer including a signal transmission path for connecting the electrode pads of the semiconductor chip to the outside and a heat transfer path for discharging the heat of the sheet member to the outside. 청구항 1에 있어서,
상기 열전도층은
상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되는 고방열 팬아웃 패키지.The method according to claim 1,
The heat-
And the heat dissipation fan-out package is formed in a layer shape so as to cover the semiconductor chip and the sheet member. 청구항 2에 있어서,
상기 열전도층은
상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되되, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성되는 고방열 팬아웃 패키지.The method of claim 2,
The heat-
Wherein the heat dissipation fan-out package is formed in a layer shape so as to cover the semiconductor chip and the sheet member, and is formed to fill a space between the semiconductor chip and the sheet member. 청구항 1에 있어서,
상기 열전도층은
상기 반도체 칩을 커버하고, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성되되, 상기 시트부재의 수용부로부터 바깥쪽으로 일부 영역까지만 형성되는 고방열 팬아웃 패키지.The method according to claim 1,
The heat-
Wherein the semiconductor chip is formed to cover the semiconductor chip and to fill the space between the semiconductor chip and the sheet member, and is formed only from the receiving portion of the sheet member to a region to the outside. 청구항 1에 있어서,
상기 신호전달경로는
상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴; 및
상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴을 포함하는 고방열 팬아웃 패키지The method according to claim 1,
The signal-
A first electrode pattern connecting an electrode pad of the semiconductor chip to an external circuit; And
And a third electrode pattern connecting the ground electrode pad of the semiconductor chip to the sheet member. 청구항 1에 있어서,
상기 열전달경로는
상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 포함하는 고방열 팬아웃 패키지.The method according to claim 1,
The heat transfer path
And a second electrode pattern connecting the sheet member to an external circuit board. 캐리어 시트 상에 적어도 하나 이상의 수용부가 형성된 금속 재질의 시트부재를 준비하는 단계;
상기 시트부재의 수용부에 반도체 칩을 삽입하는 단계;
상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층을 형성하는 단계;
상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 몰딩층을 형성하는 단계;
상기 캐리어 시트를 제거하고, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 형성하는 단계를 포함하는 고방열 팬아웃 패키지의 제조방법.Preparing a sheet member of a metal material on which at least one receiving portion is formed on the carrier sheet;
Inserting a semiconductor chip into a receiving portion of the sheet member;
Forming a thermally conductive layer connecting the semiconductor chip and the sheet member to transmit the heat of the semiconductor chip to the sheet member;
Forming a molding layer to protect the semiconductor chip, the sheet member, and the heat conduction layer;
Forming a re-wiring layer including a signal transmission path for removing the carrier sheet and connecting the electrode pad of the semiconductor chip to an external circuit and a heat transfer path for discharging the heat of the sheet member to the outside, Out package. 청구항 7에 있어서,
상기 열전도층을 형성하는 단계는
상기 반도체 칩과 상기 시트부재 상에 금속을 코팅함으로써, 상기 열전도층을 레이어 형상으로 형성하는 것인 고방열 팬아웃 패키지의 제조방법.The method of claim 7,
The step of forming the thermally conductive layer
Wherein the thermally conductive layer is formed in a layer shape by coating a metal on the semiconductor chip and the sheet member. 청구항 7에 있어서,
상기 재배선층을 형성하는 단계는
상기 반도체 칩 및 시트부재 상에 절연층을 형성하는 단계;
상기 절연층 상에 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴, 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴 및 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 형성하는 단계;
상기 전극패턴들 상에 언더범프금속층 및 솔더볼을 형성하는 단계를 포함하여, 상기 열전달경로와 신호전달경로를 동시에 형성하는 것인 고방열 팬아웃 패키지의 제조방법.The method of claim 7,
The step of forming the redistribution layer
Forming an insulating layer on the semiconductor chip and the sheet member;
A first electrode pattern for connecting the electrode pad of the semiconductor chip to an external circuit on the insulating layer, a third electrode pattern for connecting the ground electrode pad of the semiconductor chip to the sheet member, Forming a second electrode pattern connecting the first electrode pattern and the second electrode pattern;
And forming an under bump metal layer and a solder ball on the electrode patterns, thereby simultaneously forming the heat transfer path and the signal transfer path.
KR1020170089745A 2017-07-14 2017-07-14 High heat radiating fan-out package and manufacturing method thereof KR102038602B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170089745A KR102038602B1 (en) 2017-07-14 2017-07-14 High heat radiating fan-out package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170089745A KR102038602B1 (en) 2017-07-14 2017-07-14 High heat radiating fan-out package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20190007980A true KR20190007980A (en) 2019-01-23
KR102038602B1 KR102038602B1 (en) 2019-10-31

Family

ID=65324010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089745A KR102038602B1 (en) 2017-07-14 2017-07-14 High heat radiating fan-out package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102038602B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648924A (en) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 Large-board fan-out type chip packaging structure and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609629B1 (en) 2021-07-22 2023-12-04 한국전자기술연구원 Semiconductor package for high frequency power amplifier, mounting structure thereof, and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009150A (en) * 2005-07-15 2007-01-18 삼성전기주식회사 Chip package having heat spreading property
JP2011159701A (en) * 2010-01-29 2011-08-18 Denso Corp Semiconductor device and method for manufacturing the same
KR20160060379A (en) 2014-11-20 2016-05-30 하나 마이크론(주) Semiconductor package structure
KR20160134435A (en) * 2015-05-15 2016-11-23 삼성전기주식회사 Electronic component package and package on package structure
KR20170051968A (en) * 2015-11-03 2017-05-12 삼성전기주식회사 Electronic component package and manufacturing method for the same
KR20170138605A (en) * 2016-06-07 2017-12-18 주식회사 네패스 Semiconductor package, method of manufacturing the same and system in package
KR20180002913A (en) * 2016-05-27 2018-01-09 주식회사 네패스 Semiconductor package and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009150A (en) * 2005-07-15 2007-01-18 삼성전기주식회사 Chip package having heat spreading property
JP2011159701A (en) * 2010-01-29 2011-08-18 Denso Corp Semiconductor device and method for manufacturing the same
KR20160060379A (en) 2014-11-20 2016-05-30 하나 마이크론(주) Semiconductor package structure
KR20160134435A (en) * 2015-05-15 2016-11-23 삼성전기주식회사 Electronic component package and package on package structure
KR20170051968A (en) * 2015-11-03 2017-05-12 삼성전기주식회사 Electronic component package and manufacturing method for the same
KR20180002913A (en) * 2016-05-27 2018-01-09 주식회사 네패스 Semiconductor package and method of manufacturing the same
KR20170138605A (en) * 2016-06-07 2017-12-18 주식회사 네패스 Semiconductor package, method of manufacturing the same and system in package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648924A (en) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 Large-board fan-out type chip packaging structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR102038602B1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN109411423B (en) Semiconductor package and electronic device including the same
US10566320B2 (en) Method for fabricating electronic package
US9984950B2 (en) Semiconductor package and method for manufacturing the same
US8866292B2 (en) Semiconductor packages with integrated antenna and methods of forming thereof
US8729680B2 (en) Semiconductor device
JP6058144B2 (en) High frequency module
WO2016080333A1 (en) Module
US10439264B2 (en) Wireless device
US20130058067A1 (en) System with a high power chip and a low power chip having low interconnect parasitics
US10483618B2 (en) Semiconductor package and manufacturing method thereof
KR20150121244A (en) Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
US10347571B1 (en) Intra-package interference isolation
US20190131712A1 (en) Wireless device
US10833394B2 (en) Electronic package and method for fabricating the same
TW202135245A (en) Chip package structure and manufacturing method thereof
KR102038602B1 (en) High heat radiating fan-out package and manufacturing method thereof
US10741465B2 (en) Circuit module and method of manufacturing the same
CN114220778A (en) Chip packaging structure and method
KR102102389B1 (en) Semiconductor package for high power and high frequency applications and manufacturing method thereof
KR102407211B1 (en) Method for manufacturing semiconductor package
US20240282724A1 (en) Antenna-integrated high-frequency semiconductor package and method of manufacturing same
US20220336942A1 (en) Antenna system, and method of forming the same
KR102374074B1 (en) Semiconductor package for application of high frequency and method for manufacturing the same
KR20150140977A (en) Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof
KR101141703B1 (en) Semiconductor package having metal layer in both sides

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right