KR20150140977A - Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof - Google Patents

Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof Download PDF

Info

Publication number
KR20150140977A
KR20150140977A KR1020140069285A KR20140069285A KR20150140977A KR 20150140977 A KR20150140977 A KR 20150140977A KR 1020140069285 A KR1020140069285 A KR 1020140069285A KR 20140069285 A KR20140069285 A KR 20140069285A KR 20150140977 A KR20150140977 A KR 20150140977A
Authority
KR
South Korea
Prior art keywords
heat dissipation
film
substrate
semiconductor
semiconductor chip
Prior art date
Application number
KR1020140069285A
Other languages
Korean (ko)
Inventor
김준철
김동수
육종민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020140069285A priority Critical patent/KR20150140977A/en
Publication of KR20150140977A publication Critical patent/KR20150140977A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

The present invention relates to a semiconductor package apparatus having improved heat radiation characteristics and to a manufacturing method thereof. The semiconductor package apparatus having improved heat radiation characteristics according to the present invention comprises: a substrate having a through via, which has been filled with a conductor, formed therein; multiple semiconductor chips attached to a solder bump electrically connected to the conductor; an under filling layer formed to envelop the solder bump and composed of an insulating material for fixing the semiconductor chips; a seed layer formed on the lower surface and the side surface of the semiconductor chips and the surface of the under filling layer; and a heat radiation layer formed on top of the seed layer to envelop the semiconductor chips and providing a heat radiation path through the lower surface and the side surface of the semiconductor chips. According to the present invention, heat radiation characteristics can be improved by providing a heat radiation path through not only the lower surface but also the side surface of different kinds or the same kind of multiple high-power semiconductor chips.

Description

방열 특성이 향상된 반도체 패키지 장치 및 그 제조방법{SEMICONDUCTOR PACKAGE APPARATUS HAVING IMPROVED HEAT RADIATION CHARACTERISTIC AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package device having improved heat dissipation characteristics,

본 발명은 방열 특성이 향상된 반도체 패키지 장치 및 그 제조방법에 관한 것이다. 보다 구체적으로, 본 발명은 이종 또는 동종의 복수개의 고전력 반도체 칩의 하면 뿐만 아니라 측면을 통해서도 방열 경로를 제공함으로써, 방열 특성을 크게 향상시킬 수 있는 고전력 반도체 패키지 장치, 반도체 어셈블리 장치 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package device with improved heat dissipation characteristics and a manufacturing method thereof. More particularly, the present invention relates to a high-power semiconductor package device, a semiconductor assembly device, and a method of manufacturing the same, which can significantly improve heat dissipation characteristics by providing a heat dissipation path not only on the lower surface but also on the side surface of a plurality of high- .

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구와 실장신뢰성을 만족시키기 위해 지속적으로 발전되고 있다.Packaging technology for integrated circuits in the semiconductor industry is continuously evolving to meet the demand for miniaturization and the reliability of mounting.

예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속시키고 있고, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적 및 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.For example, the demand for miniaturization has accelerated the development of technology for packages close to chip size, and the demand for mounting reliability has highlighted the importance of packaging technology to improve the efficiency of mounting operations and mechanical and electrical reliability after mounting I have to.

특히, 하나의 패키지 내에 메모리 칩과 로직 칩을 적층함으로써 구동시 높은 소비전력으로 인해 발생하는 열은 패키지의 동작 신뢰성을 저하시킬 수 있다는 문제점이 있다.Particularly, since the memory chip and the logic chip are stacked in one package, there is a problem that the heat generated due to the high power consumption during operation may lower the operational reliability of the package.

이러한 문제점을 해결하기 위하여, 종래의 고출력 IC 패키지의 경우 제작된 IC를 방열 기판 또는 회로 보드(circuit board)에 전도성 에폭시 또는 금(Au)을 이용한 유테틱 본딩(eutectic bonding) 등을 이용해 부착하는 방식으로 제작되었다. In order to solve such a problem, in the case of a conventional high-output IC package, a method of attaching a manufactured IC to a heat dissipation board or a circuit board by using eutectic bonding using conductive epoxy or gold (Au) Respectively.

그러나 이러한 종래의 방식에 따르면, IC에서 발생되는 열이 방열판을 통과해 외부로 방출되는 과정에서 접착 계면의 낮은 열전도율로 인해 방열 특성이 저하되는 문제점이 있었다.However, according to this conventional method, there is a problem that the heat radiation characteristic is deteriorated due to the low thermal conductivity of the adhesive interface in the process of heat generated in the IC through the heat sink and being discharged to the outside.

또한 IC와 방열판의 접촉 면적이 기판의 하부면으로 제한되기 때문에 IC의 측면에서의 방열은 전혀 이루어지지 않는다는 문제점이 있었다.Further, since the contact area between the IC and the heat sink is limited to the lower surface of the substrate, there is a problem that heat dissipation at the IC side is not achieved at all.

한국 공개특허공보 제10-2007-0010915호(공개일자: 2007년 01월 24일, 명칭: 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지)Korean Unexamined Patent Application Publication No. 10-2007-0010915 (published on Jan. 24, 2007, entitled: Wiring Substrate Having Heat Dissipation Layer and Semiconductor Package Using Same)

본 발명은 이종 또는 동종의 복수개의 고전력 반도체 칩의 하면 뿐만 아니라 측면을 통해서도 방열 경로를 제공함으로써, 방열 특성을 크게 향상시킬 수 있는 고전력 반도체 패키지 장치, 반도체 어셈블리 장치 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention provides a high-power semiconductor package device, a semiconductor assembly device, and a method of manufacturing the same, which can significantly improve heat dissipation characteristics by providing a heat dissipation path not only on a lower surface but also on a side surface of a plurality of high- We will do it.

이러한 기술적 과제를 해결하기 위한 본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치는 도전체로 채워진 관통 비아(through via)가 형성되어 있는 기판과, 상기 도전체에 전기적으로 연결된 솔더 범프에 부착되어 있는 복수개의 반도체 칩과, 상기 솔더 범프를 감싸도록 형성되어 상기 반도체 칩을 고정시키는 절연체로 이루어진 언더 필링막(under filling layer)과, 상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 형성된 씨드층(seed layer) 및 상기 반도체 칩을 덮도록 상기 씨드층 상에 형성되어 있으며 상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 포함하여 구성된다.According to an aspect of the present invention, there is provided a semiconductor package device having improved heat dissipation characteristics, including: a substrate having through vias filled with a conductive material; a plurality of solder bumps electrically connected to the conductive material; An under filling layer formed of a semiconductor chip, an insulator formed to surround the solder bump and fixing the semiconductor chip, and a seed layer formed on a surface of the semiconductor chip, and a heat dissipation layer formed on the seed layer to cover the semiconductor chip and providing a heat dissipation path through a lower surface and a side surface of the semiconductor chip.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 방열막은 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성되어 있는 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, the heat dissipation film is formed so as to completely fill a region between the plurality of semiconductor chips.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 반도체 칩의 하면에 형성된 방열막은 제1 두께를 갖고, 상기 반도체 칩의 측면에 형성된 방열막은 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께를 갖는 것을 특징으로 한다.The heat dissipation film formed on the lower surface of the semiconductor chip has a first thickness and the heat dissipation film formed on the side surface of the semiconductor chip is formed by combining the first thickness and the thickness of the semiconductor chip And has a second thickness greater than the thickness.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 방열막은 전기 도금 방식으로 형성된 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, the heat dissipation film is formed by an electroplating method.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, the substrate is a circuit board or an interposer substrate on which electric wiring is formed.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, passive elements are integrated on at least one surface of the substrate.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 언더 필링막은 상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성되어 있거나, 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성되어 있는 것을 특징으로 한다.The underfilling film may be formed between the lower surface of the substrate and the upper surface of the plurality of semiconductor chips so as to surround the solder bumps in a state where the underfilling film is locally separated for each of the plurality of semiconductor chips, And the solder bump is formed on the entire lower surface of the substrate so as to surround the solder bump.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 방열막의 하면은 불규칙적인 표면 거칠기를 갖는 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, the lower surface of the heat dissipation film has an irregular surface roughness.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 방열막의 하면에는 방열 특성을 높이기 위한 요철 패턴이 형성되어 있는 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, a concavo-convex pattern is formed on a lower surface of the heat dissipation film to improve heat dissipation characteristics.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치에 있어서, 상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고, 도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 한다.In the semiconductor package device with improved heat dissipation characteristics according to the present invention, an insulating material protective film is formed on the upper surface of the substrate, and a conductive grounding shielding film is formed between the substrate and the protective film or on the protective film .

본 발명의 일 측면에 따른 반도체 어셈블리 장치는 본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치와, 상기 반도체 패키지 장치에 포함된 방열막에 부착된 인쇄회로기판 및 상기 반도체 패키지 장치와 상기 인쇄회로기판을 전기적으로 연결하는 본딩 와이어를 포함하여 구성된다.A semiconductor device according to one aspect of the present invention includes a semiconductor package device having improved heat dissipation characteristics according to the present invention, a printed circuit board attached to a heat dissipation film included in the semiconductor package device, And a bonding wire for electrically connecting.

본 발명의 다른 측면에 따른 반도체 어셈블리 장치는 본 발명에 따른 방열 특성이 향상된 반도체 패키지 장치와, 상기 반도체 패키지 장치에 포함된 방열막에 부착된 히트 싱크 및 상기 반도체 패키지 장치에 포함된 기판에 플립칩 본딩되어 있는 인쇄회로기판을 포함하여 구성된다.According to another aspect of the present invention, there is provided a semiconductor assembly apparatus comprising: a semiconductor package device having improved heat dissipation characteristics according to the present invention; a heat sink attached to a heat dissipation film included in the semiconductor package device; And a printed circuit board bonded thereto.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법은 도전체로 채워진 관통 비아(through via)와 상기 도전체에 전기적으로 연결된 솔더 범프가 형성되어 있는 기판에 상기 솔더 범프를 이용하여 복수개의 반도체 칩을 부착하는 반도체 칩 부착단계와, 상기 솔더 범프를 감싸도록 절연체로 이루어진 언더 필링막(under filling layer)을 형성하는 언더 필링막 형성단계와, 상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 씨드층(seed layer)을 형성하는 씨드층 형성단계 및 상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 상기 반도체 칩을 덮도록 상기 씨드층 상에 전기 도금 방식으로 형성하는 방열막 형성단계를 포함하여 구성된다.A method of manufacturing a semiconductor package having improved heat dissipation characteristics according to the present invention includes the steps of: mounting a plurality of semiconductor chips on a substrate having through vias filled with a conductor and solder bumps electrically connected to the conductors using the solder bumps; Forming an underfilling film comprising an insulator to surround the solder bumps; forming an underfilling film on the bottom and side surfaces of the semiconductor chip and on the surface of the underfilling film; a seed layer forming step of forming a seed layer on the seed layer and a heat dissipation film forming step of forming a heat dissipation film on the seed layer by electroplating to cover the semiconductor chip, .

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 방열막 형성단계에서, 상기 방열막을 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, the heat dissipation film is formed so as to completely fill a region between the plurality of semiconductor chips in the heat dissipation film formation step.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 방열막 형성단계에서, 상기 반도체 칩의 하면의 방열막을 제1 두께로 형성하고, 상기 반도체 칩의 측면의 방열막을 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께로 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, in the step of forming the heat dissipation film, the heat dissipation film on the lower surface of the semiconductor chip is formed to have a first thickness, And the second thickness is equal to or greater than the sum of the thicknesses of the semiconductor chips.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, the substrate is a circuit board or an interposer substrate on which electric wiring is formed.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, passive elements are integrated on at least one surface of the substrate.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 언더 필링막 형성단계에서, 상기 언더 필링막을 상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성하거나, 상기 언더 필링막을 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package having improved heat dissipation characteristics according to the present invention, in the underfilling film formation step, the underfilling film is formed on the lower surface of the substrate so as to surround the solder bumps in a state of being locally separated for each of the plurality of semiconductor chips The solder bumps are formed between the upper surfaces of the plurality of semiconductor chips or the underfilling film is formed over the entire lower surface of the substrate so as to surround the solder bumps.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 방열막 형성단계는 상기 방열막을 형성하기 위한 물질을 전기 도금하는 전기 도금 단계 및 상기 전기 도금된 물질의 표면을 연마하는 연마 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, the step of forming the heat dissipation film includes an electroplating step of electroplating a material for forming the heat dissipation film and a polishing step of polishing the surface of the electroplated material .

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 방열막 형성단계에서, 상기 방열막의 하면이 불규칙적인 표면 거칠기를 갖도록 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, the lower surface of the heat dissipation film is formed to have irregular surface roughness in the heat dissipation film formation step.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 방열막 형성단계에서, 상기 방열막의 하면에 방열 특성을 높이기 위한 요철 패턴을 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor package having improved heat dissipation characteristics according to the present invention, a concavo-convex pattern is formed on the lower surface of the heat dissipation film to increase the heat dissipation property in the heat dissipation film formation step.

본 발명에 따른 방열 특성이 향상된 반도체 패키지 제조방법에 있어서, 상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고, 도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 한다.In the method of manufacturing a semiconductor package with improved heat dissipation characteristics according to the present invention, a protective film of an insulating material is formed on the upper surface of the substrate, and a conductive ground shielding film is formed between the substrate and the protective film or on the protective film .

본 발명에 따르면, 이종 또는 동종의 복수개의 고전력 반도체 칩의 하면 뿐만 아니라 측면을 통해서도 방열 경로를 제공함으로써, 방열 특성을 크게 향상시킬 수 있는 고전력 반도체 패키지 장치, 반도체 어셈블리 장치 및 그 제조방법이 제공되는 효과가 있다.According to the present invention, there is provided a high-power semiconductor package device, a semiconductor assembly device, and a method of manufacturing the same, which can significantly improve heat dissipation characteristics by providing a heat radiation path not only on the bottom surface but also on the side surface of a plurality of high- It is effective.

또한, 발열로 인한 동작 성능 저하의 우려없이, 이종 또는 동종의 서로 다른 고출력 IC를 하나의 기판에 집적할 수 있는 효과가 있다.In addition, there is an effect that different high-output ICs of different kinds or the same kind can be integrated on one substrate without fear of deterioration of operation performance due to heat generation.

또한, 수동회로를 상부의 회로 기판에 집적하고, 하부에 IC를 실장함으로서 고집적 구조의 패키지 구현이 가능하다는 효과가 있다.In addition, the passive circuit is integrated on the upper circuit board, and the IC is mounted on the lower side, so that it is possible to realize a highly integrated package.

또한, 회로 보드(Circuit board)의 상부에 금속층(Metal Shield)을 형성할 경우 양면 차폐 구조의 패키지 구현이 가능하다는 효과가 있다.In addition, when a metal shield is formed on a circuit board, it is possible to implement a package having a double-sided shielding structure.

도 1은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치를 나타낸 도면이다.
도 2 내지 도 4는 본 발명의 일 실시 예의 변형된 실시 예들을 나타낸 도면이다.
도 5는 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치가 인쇄회로기판에 실장된 반도체 어셈블리 장치의 하나의 예를 나타낸 도면이다.
도 6은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치가 인쇄회로기판에 실장된 반도체 어셈블리 장치의 다른 예를 나타낸 도면이다.
도 7 내지 도 11은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 제조방법을 나타낸 도면이다.
도 12 내지 도 16은 본 발명의 일 실시 예의 변형된 실시 예에 따른 제조방법을 나타낸 도면이다.1 is a view illustrating a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention.
2 to 4 are views showing modified embodiments of an embodiment of the present invention.
5 is a view showing an example of a semiconductor assembly apparatus in which a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention is mounted on a printed circuit board.
6 is a view showing another example of a semiconductor assembly apparatus in which a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention is mounted on a printed circuit board.
7 to 11 are views illustrating a method of manufacturing a semiconductor package with improved heat dissipation characteristics according to an embodiment of the present invention.
12 to 16 are views showing a manufacturing method according to a modified embodiment of the embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치를 나타낸 도면이다.1 is a view illustrating a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치는 기판(10), 복수개의 반도체 칩(20, 30), 언더 필링막(under filling layer, 42, 44), 씨드층(50) 및 방열막(70)을 포함하여 구성된다.Referring to FIG. 1, a semiconductor package device having improved heat dissipation characteristics according to an exemplary embodiment of the present invention includes a substrate 10, a plurality of semiconductor chips 20 and 30, an under filling layer 42 and 44, A seed layer 50 and a heat dissipation film 70.

기판(10)에는 도전체로 채워진 관통 비아(through via, 102)가 형성되어 있다. 이 관통 비아(102)에 채워진 도전체는 기판(10) 양면에 형성되어 있는 신호 패드(104)에 전기적으로 연결되어 있다.A through via 102 filled with a conductor is formed in the substrate 10. The conductor filled in the through vias 102 is electrically connected to the signal pads 104 formed on both surfaces of the substrate 10.

이러한 기판(10)은 박막 소자가 집적된 기판이거나 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판일 수 있다.The substrate 10 may be a substrate on which thin film elements are integrated or a circuit board or an interposer substrate on which electric wiring is formed.

예를 들어, 기판(10)에는 복수개의 반도체 칩(20, 30)을 전기적으로 연결하기 위한 배선 회로가 기본적으로 형성되어 있으며, 반도체 칩(20, 30)을 구성하는 IC 회로의 구동을 위해 필요한 수동 소자들(108)이 추가적으로 집적될 수도 있다. 수동 소자들(108)은 기판(10)의 양면 또는 하면 또는 상면에 집적될 수 있다.For example, a wiring circuit for electrically connecting a plurality of semiconductor chips 20 and 30 is basically formed on the substrate 10, and necessary for driving IC circuits constituting the semiconductor chips 20 and 30 Passive elements 108 may be additionally integrated. The passive elements 108 may be integrated on either or both sides or top surface of the substrate 10.

기판(10)의 상면 상에는 절연 재질의 보호막(110)이 형성되어 있다.On the upper surface of the substrate 10, a protective film 110 made of an insulating material is formed.

예를 들어, 도 2에 개시된 바와 같이, 추가적으로 도전성의 그라운드 차폐막(111)이 기판(10)과 보호막(110)의 사이 또는 보호막(110) 상에 형성되도록 구성할 수 있다. 이에 따르면, 그라운드 차폐막(111)은 후술하는 방열막(70)과 함께 양면 차폐 구조를 제공한다.For example, as shown in FIG. 2, an additional conductive ground shielding film 111 may be formed between the substrate 10 and the protective film 110 or on the protective film 110. According to this, the ground shielding film 111 provides a double-sided shielding structure together with the heat dissipation film 70 described later.

복수개의 반도체 칩(20, 30)은 관통 비아(102)에 채워진 도전체에 전기적으로 연결된 솔더 범프(114)를 통해 기판(10)에 부착되어 있다. 예를 들어, 이 반도체 칩(20, 30)들은 동종 또는 이종의 칩들로서, 고출력 IC들일 수 있다. 이 경우, 소모 전력의 크기에 비례하여 발열량이 증가하기 때문에, 이에 대한 대책이 필요하다. 하지만 종래 기술에 따르면, 반도체 칩(20, 30)의 하면을 통해서만 방열이 가능하였기 때문에, 특히, 고출력 소자의 방열 수단으로는 부적합하다는 문제점이 있었다. 이러한 문제점을 해결하기 위한 본 실시 예는 후술하는 바와 같이, 반도체 칩(20, 30)의 하면 뿐만 아니라 측면을 통한 방열 경로를 제공하도록 방열막(70)을 형성함으로써, 고출력 소자들로부터 생성되는 열을 외부로 효율적으로 방출할 수 있으며, 이에 따라 고출력 소자의 동작을 안정화시킬 수 있다.A plurality of semiconductor chips 20 and 30 are attached to the substrate 10 through solder bumps 114 electrically connected to the conductors filled in the through vias 102. For example, the semiconductor chips 20 and 30 may be homogeneous or heterogeneous chips, and may be high power ICs. In this case, since the amount of heat generated increases in proportion to the magnitude of the consumed power, a countermeasure is required. However, according to the related art, since heat can be radiated only through the lower surface of the semiconductor chips 20 and 30, there is a problem in that it is unsuitable as a heat dissipating means of a high output device. The present embodiment for solving such a problem is characterized in that the heat dissipation film 70 is formed so as to provide a heat dissipation path not only on the bottom surface but also on the side surfaces of the semiconductor chips 20 and 30, Can be efficiently discharged to the outside, thereby making it possible to stabilize the operation of the high output device.

언더 필링막(42, 44)은 솔더 범프(114)를 감싸도록 형성되어 반도체 칩(20, 30)을 고정시키는 동시에 솔더 범프(114)를 포함하여 주변 회로 영역을 전기적으로 절연시키는 절연체로 이루어져 있다. 예를 들어, 언더 필링막(42, 44)을 구성하는 물질로는 에폭시 수지가 채택될 수 있다.The underfilling films 42 and 44 are formed to surround the solder bumps 114 to fix the semiconductor chips 20 and 30 and to include the solder bumps 114 to insulate the peripheral circuit area electrically . For example, an epoxy resin may be adopted as a material constituting the underfilling films 42 and 44.

하나의 예로, 도 1에 개시된 바와 같이, 언더 필링막(42, 44)은 복수개의 반도체 칩(20, 30) 마다 국부적으로 분리된 상태로 솔더 범프(114)를 감싸도록 기판(10)의 하면과 복수개의 반도체 칩(20, 30)의 상면 사이에 형성될 수 있다. 즉, 서로 분리된 언더 필링막들(42, 44)이 반도체 칩들(20, 30)마다 구비되는 경우이다.1, the underfilling films 42 and 44 are formed on the bottom surface of the substrate 10 so as to surround the solder bumps 114 in a state where the semiconductor chips 20 and 30 are locally separated from each other. And the upper surfaces of the plurality of semiconductor chips 20 and 30. That is, the underfilling films 42 and 44 separated from each other are provided for each of the semiconductor chips 20 and 30.

다른 예로, 도 3에 개시된 바와 같이, 언더 필링막(40)은 솔더 범프(114)를 감싸도록 기판(10)의 하면 전체에 걸쳐 형성될 수 있다.3, the underfilling film 40 may be formed over the entire lower surface of the substrate 10 so as to surround the solder bump 114. As shown in FIG.

씨드층(seed layer, 50)은 이상 설명한 구조물의 전면 즉, 반도체 칩(20, 30)의 하면과 측면 및 언더 필링막(42, 44)의 표면을 포함하는 영역에 형성되어 있으며, 방열막(70)을 전기 도금하기 위한 일종의 씨앗 금속층이다.The seed layer 50 is formed on the entire surface of the above-described structure, that is, on the lower surface of the semiconductor chips 20 and 30 and the surface of the underfilling films 42 and 44, 70 is a kind of seed metal layer for electroplating.

방열막(70)은 반도체 칩(20, 30)을 덮도록 씨드층(50) 상에 형성되어 있으며, 반도체 칩(20, 30)의 하면과 측면을 통한 방열 경로를 제공하도록 충분한 두께로 형성된다. 예를 들어, 방열막(70)을 구성하는 물질로는 구리(Cu) 또는 니켈(Ni)이 채택될 수 있다.The heat dissipation film 70 is formed on the seed layer 50 so as to cover the semiconductor chips 20 and 30 and is formed to a sufficient thickness to provide a heat radiation path through the lower surface and the side surface of the semiconductor chips 20 and 30 . For example, copper (Cu) or nickel (Ni) may be adopted as the material constituting the heat dissipation film 70.

방열막(70)의 측면을 통한 방열 경로를 효과적으로 제공하기 위하여, 방열막(70)은 복수개의 반도체 칩(20, 30) 사이의 영역을 완전히 채우도록 형성되는 것이 바람직한다. 물론, 방열막(70)의 하면을 통한 방열을 위해 반도체 칩(20, 30)의 하면에 형성된 방열막(70)의 두께도 일정치 이상으로 확보되어야 한다.It is preferable that the heat dissipation film 70 is formed so as to completely fill an area between the plurality of semiconductor chips 20 and 30 in order to effectively provide a heat dissipation path through the side surface of the heat dissipation film 70. [ Of course, the thickness of the heat dissipation film 70 formed on the lower surface of the semiconductor chips 20 and 30 must be maintained at a predetermined value or more for heat dissipation through the lower surface of the heat dissipation film 70.

예를 들어, 반도체 칩(20, 30)의 하면에 형성된 방열막(70)은 제1 두께를 가질 경우, 반도체 칩(20, 30)의 측면에 형성된 방열막(70)은 제1 두께와 반도체 칩(20, 30)의 두께를 합한 두께 이상의 제2 두께를 갖도록 구성될 수 있다.For example, when the heat dissipation film 70 formed on the lower surface of the semiconductor chips 20 and 30 has a first thickness, the heat dissipation film 70 formed on the side surfaces of the semiconductor chips 20 and 30 has a first thickness, May be configured to have a second thickness greater than the sum of the thicknesses of the chips (20, 30).

방열막(70)의 하면 즉, 반도체 칩(20, 30)과의 계면의 반대면은 연마 과정을 통해 평탄화되거나, 연마 공정을 생략하여 일정 수준 이상의 표면 거칠기를 갖도록 구성될 수 있다. 일반적으로 반도체 칩(20, 30)의 두께가 100um 이상이기 때문에 방열막(70)이 반도체 칩(20, 30) 전체를 덮을 수 있도록 도금하기 위해서는 매우 많은 시간이 요구될 수 있다. 따라서 경우에 따라서는 수십 마이크로 미터 두께로 도금하고 평탄화 공정 없이 적당한 평탄도만 유지한 구조의 패키지 제작도 가능한 것이다.The surface of the heat dissipation film 70 opposite to the interface with the semiconductor chips 20 and 30 may be planarized through a polishing process or may be configured to have a surface roughness of a certain level or higher by omitting the polishing process. In general, since the thickness of the semiconductor chips 20 and 30 is 100um or more, a very long time may be required to coat the heat dissipation film 70 so as to cover the entire semiconductor chips 20 and 30. Accordingly, it is possible to manufacture a package having a structure in which plating is carried out to a thickness of several tens of micrometers and a proper flatness is maintained without a planarization process.

한편, 도 4 및 도 5에 개시된 바와 같이, 방열 특성을 보다 높이기 위해, 방열막(72, 82)의 하면에 요철 패턴이 추가적으로 형성될 수도 있다.
On the other hand, as shown in FIGS. 4 and 5, a concave-convex pattern may be additionally formed on the lower surfaces of the heat dissipation films 72 and 82 to further enhance the heat dissipation property.

도 6은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치가 인쇄회로기판에 실장된 반도체 어셈블리 장치의 하나의 예를 나타낸 도면이다.6 is a view showing an example of a semiconductor assembly device in which a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention is mounted on a printed circuit board.

도 6을 참조하면, 반도체 어셈블리 장치는 반도체 패키지 장치, 인쇄회로기판(200) 및 본딩 와이어(210)를 포함하여 구성된다.Referring to FIG. 6, the semiconductor assembly device includes a semiconductor package device, a printed circuit board 200, and a bonding wire 210.

반도체 패키지 장치는 도 1에 개시된 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치는 물론이고, 도 2 내지 도 5에 개시된 변형된 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치일 수 있으나, 설명의 편의상 본 발명의 일 실시 예에 따른 반도체 패키지 장치를 기준으로 설명한다.The semiconductor package device may be a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention as shown in FIG. 1, as well as a semiconductor package device with improved heat dissipation characteristics according to a modified embodiment shown in FIGS. 2 to 5 The semiconductor package device according to an embodiment of the present invention will be described with reference to the drawings for convenience of explanation.

인쇄회로기판(200)은 반도체 패키지 장치에 포함된 방열막(70)에 부착되어 있다.The printed circuit board 200 is attached to the heat radiation film 70 included in the semiconductor package device.

본딩 와이어(210)는 반도체 패키지 장치에 구비된 신호 패드(104)와 인쇄회로기판(200)에 구비된 신호 패드에 접속되어, 반도체 패키지 장치와 인쇄회로기판(200)을 전기적으로 연결하는 수단이다. The bonding wires 210 are connected to signal pads 104 provided on the semiconductor package device and signal pads provided on the printed circuit board 200 to electrically connect the semiconductor package device and the printed circuit board 200 .

도 7은 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 장치가 인쇄회로기판에 실장된 반도체 어셈블리 장치의 다른 예를 나타낸 도면이다.7 is a view showing another example of a semiconductor assembly device in which a semiconductor package device with improved heat dissipation characteristics according to an embodiment of the present invention is mounted on a printed circuit board.

도 7을 참조하면, 반도체 어셈블리 장치는 반도체 패키지 장치, 히트 싱크(400) 및 인쇄회로기판(300)을 포함하여 구성된다.Referring to FIG. 7, the semiconductor assembly apparatus includes a semiconductor package device, a heat sink 400, and a printed circuit board 300.

반도체 패키지 장치로는 도 1 내지 도 3에 개시된 장치가 적용될 수 있다.As the semiconductor package device, the device disclosed in Figs. 1 to 3 may be applied.

히트 싱크(400)는 반도체 패키지 장치에 포함된 방열막(70)에 부착되어 방열막(70)으로부터 전달받은 열을 외부로 방출하는 기능을 수행한다.The heat sink 400 is attached to the heat dissipating film 70 included in the semiconductor package device and discharges the heat transferred from the heat dissipating film 70 to the outside.

인쇄회로기판(300)은 반도체 패키지 장치에 포함된 기판(10)에 플립칩 본딩 방식으로 연결되어 있다.
The printed circuit board 300 is connected to the substrate 10 included in the semiconductor package device by a flip chip bonding method.

도 8 내지 도 12는 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 제조방법을 나타낸 도면이다.8 to 12 are views showing a method of manufacturing a semiconductor package with improved heat dissipation characteristics according to an embodiment of the present invention.

도 8 내지 도 12를 참조하면, 본 발명의 일 실시 예에 따른 방열 특성이 향상된 반도체 패키지 제조방법은 반도체 칩 부착단계, 언더 필링막 형성단계, 씨드층 형성단계 및 방열막 형성단계를 포함하여 구성된다.8 to 12, a method of manufacturing a semiconductor package having improved heat dissipation characteristics according to an embodiment of the present invention includes steps of attaching a semiconductor chip, forming an underfilling film, forming a seed layer, do.

먼저 도 8 및 도 9를 참조하면, 반도체 칩 부착단계에서는, 솔더 범프(114)를 이용하여 복수개의 반도체 칩(20, 30)을 기판(10)에 부착하는 과정이 수행된다. 기판(10)에는 도전체로 채워진 관통 비아(through via, 102)가 형성되어 있으며, 이 도전체의 하단에는 금속 컨택과 솔더 범프(114)가 형성되어 있다. 또한 복수개의 반도체 칩(20, 30)에도 부착 및 전기적 연결을 위한 금속 컨택이 형성되어 있다. 이 상태에서 솔더 범프(114)를 반도체 칩(20, 30)에 형성되어 있는 금속 컨택에 부착하여, 기판(10)과 복수개의 반도체 칩(20, 30)이 전기적으로 연결되면서 상호 부착된다.8 and 9, in the step of attaching a semiconductor chip, a process of attaching a plurality of semiconductor chips 20 and 30 to a substrate 10 using a solder bump 114 is performed. A through via 102 filled with a conductive material is formed on the substrate 10, and a metal contact and a solder bump 114 are formed on the lower end of the conductive material. A plurality of semiconductor chips 20 and 30 are also formed with metal contacts for attachment and electrical connection. In this state, the solder bumps 114 are attached to the metal contacts formed on the semiconductor chips 20 and 30 so that the substrate 10 and the plurality of semiconductor chips 20 and 30 are electrically connected and attached to each other.

이러한 기판(10)은 박막 소자가 집적된 기판이거나 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판일 수 있다.The substrate 10 may be a substrate on which thin film elements are integrated or a circuit board or an interposer substrate on which electric wiring is formed.

예를 들어, 기판(10)에는 복수개의 반도체 칩(20, 30)을 전기적으로 연결하기 위한 배선 회로가 기본적으로 형성되어 있으며, 반도체 칩(20, 30)을 구성하는 IC 회로의 구동을 위해 필요한 수동 소자들(108)이 추가적으로 집적될 수도 있다. 수동 소자들(108)은 기판(10)의 양면 또는 하면 또는 상면에 집적될 수 있다.For example, a wiring circuit for electrically connecting a plurality of semiconductor chips 20 and 30 is basically formed on the substrate 10, and necessary for driving IC circuits constituting the semiconductor chips 20 and 30 Passive elements 108 may be additionally integrated. The passive elements 108 may be integrated on either or both sides or top surface of the substrate 10.

기판(10)의 상면 상에는 절연 재질의 보호막(110)이 형성되어 있다.On the upper surface of the substrate 10, a protective film 110 made of an insulating material is formed.

예를 들어, 추가적으로 도전성의 그라운드 차폐막이 기판(10)과 보호막(110)의 사이 또는 보호막(110) 상에 형성되도록 구성할 수 있다. 이에 따르면, 그라운드 차폐막은 후술하는 방열막(70)과 함께 양면 차폐 구조를 제공한다.For example, an additional conductive ground shielding film may be formed between the substrate 10 and the protective film 110 or on the protective film 110. According to this, the ground shielding film provides a double-sided shielding structure together with the heat dissipation film 70 described later.

복수개의 반도체 칩(20, 30)은 관통 비아(102)에 채워진 도전체에 전기적으로 연결된 솔더 범프(114)를 통해 기판(10)에 부착되어 있다. 예를 들어, 이 반도체 칩들(20, 30)은 동종 또는 이종의 칩들로서, 고출력 IC들일 수 있다. 이 경우, 소모 전력의 크기에 비례하여 발열량이 증가하기 때문에, 이에 대한 대책이 필요하다. 하지만 종래 기술에 따르면, 반도체 칩(20, 30)의 하면을 통해서만 방열이 가능하였기 때문에, 특히, 고출력 소자의 방열 수단으로는 부적합하다는 문제점이 있었다. 이러한 문제점을 해결하기 위한 본 실시 예는 후술하는 바와 같이, 반도체 칩(20, 30)의 하면 뿐만 아니라 측면을 통한 방열 경로를 제공하도록 방열막(70)을 형성함으로써, 고출력 소자들로부터 생성되는 열을 외부로 효율적으로 방출할 수 있으며, 이에 따라 고출력 소자의 동작을 안정화시킬 수 있다.A plurality of semiconductor chips 20 and 30 are attached to the substrate 10 through solder bumps 114 electrically connected to the conductors filled in the through vias 102. For example, the semiconductor chips 20 and 30 may be homogeneous or heterogeneous chips, and may be high power ICs. In this case, since the amount of heat generated increases in proportion to the magnitude of the consumed power, a countermeasure is required. However, according to the related art, since heat can be radiated only through the lower surface of the semiconductor chips 20 and 30, there is a problem in that it is unsuitable as a heat dissipating means of a high output device. The present embodiment for solving such a problem is characterized in that the heat dissipation film 70 is formed so as to provide a heat dissipation path not only on the bottom surface but also on the side surfaces of the semiconductor chips 20 and 30, Can be efficiently discharged to the outside, thereby making it possible to stabilize the operation of the high output device.

다음으로 도 9를 참조하면, 언더 필링막 형성단계에서는, 솔더 범프(114)를 감싸도록 절연체로 이루어진 언더 필링막(under filling layer, 42, 44)을 형성하는 과정이 수행된다. 언더 필링막(42, 44)은 솔더 범프(114)를 감싸도록 형성되어 반도체 칩(20, 30)을 고정시키는 동시에 솔더 범프(114)를 포함하여 주변 회로 영역을 전기적으로 절연시키는 절연체로 이루어져 있다. 예를 들어, 언더 필링막(42, 44)을 구성하는 물질로는 에폭시 수지가 채택될 수 있다.Next, referring to FIG. 9, a process of forming under filling layers 42 and 44 made of an insulator to cover the solder bumps 114 is performed in the underfilling film forming step. The underfilling films 42 and 44 are formed to surround the solder bumps 114 to fix the semiconductor chips 20 and 30 and to include the solder bumps 114 to insulate the peripheral circuit area electrically . For example, an epoxy resin may be adopted as a material constituting the underfilling films 42 and 44.

하나의 예로 도 9 내지 도 12에 개시된 바와 같이, 언더 필링막 형성단계에서, 언더 필링막(42, 44)을 복수개의 반도체 칩(20, 30) 마다 국부적으로 분리된 상태로 솔더 범프(114)를 감싸도록 기판(10)의 하면과 복수개의 반도체 칩(20, 30)의 상면 사이에 형성할 수 있다. 즉, 서로 분리된 언더 필링막들(42, 44)이 반도체 칩들(20, 30)마다 구비되는 경우이다.9 to 12, in the underfilling film formation step, the underfilling films 42 and 44 are soldered to the solder bumps 114 in a state of being locally separated for each of the plurality of semiconductor chips 20 and 30, And the upper surface of the plurality of semiconductor chips 20 and 30 so as to surround the semiconductor chip 20 and 30. That is, the underfilling films 42 and 44 separated from each other are provided for each of the semiconductor chips 20 and 30.

다른 예로, 도 14 내지 도 17에 개시된 바왁 같이, 언더 필링막 형성단계에서, 언더 필링막(40)을 솔더 범프(114)를 감싸도록 기판(10)의 하면 전체에 걸쳐 형성할 수도 있다.As another example, the underfilling film 40 may be formed over the entire lower surface of the substrate 10 so as to surround the solder bumps 114, in the underfilling film forming step, such as the baffle disclosed in Figs. 14-17.

다음으로 도 10을 참조하면, 씨드층 형성단계에서는, 형성된 구조물의 전면 즉, 반도체 칩(20, 30)의 하면과 측면 및 언더 필링막(42, 44)의 표면을 포함하는 영역에 씨드층(seed layer, 50)을 형성하는 과정이 수행된다. 씨드층(50)은 방열막(70)을 전기 도금하기 위한 일종의 씨앗 금속층이며, 예를 들어, 씨앗 금속 물질을 스퍼터링(sputtering) 방식을 이용해 증착될 수 있다.10, in the seed layer forming step, a seed layer (not shown) is formed on the entire surface of the formed structure, that is, the area including the lower surface and the side surface of the semiconductor chip 20, 30 and the surface of the underfilling film 42, 44 a seed layer 50 is formed. The seed layer 50 is a kind of seed metal layer for electroplating the heat dissipation film 70, for example, a seed metal material may be deposited using a sputtering method.

다음으로 도 11 및 도 12를 참조하면, 방열막 형성단계에서는, 전기 도금 방식을 이용하여 씨드층(50) 상에 방열막(70)을 형성하는 과정이 수행된다. 방열막(70)은 반도체 칩(20, 30)의 하면과 측면을 통한 방열 경로를 제공하도록 충분한 두께로 형성된다. 예를 들어, 방열막(70)을 구성하는 물질로는 구리(Cu) 또는 니켈(Ni)이 채택될 수 있다.Next, referring to FIGS. 11 and 12, a process of forming the heat dissipation film 70 on the seed layer 50 using the electroplating method is performed in the heat dissipation film formation step. The heat dissipation film 70 is formed to have a sufficient thickness to provide a heat dissipation path through the lower surface and the side surface of the semiconductor chips 20 and 30. For example, copper (Cu) or nickel (Ni) may be adopted as the material constituting the heat dissipation film 70.

방열막(70)의 측면을 통한 방열 경로를 효과적으로 제공하기 위하여, 방열막(70)은 복수개의 반도체 칩(20, 30) 사이의 영역을 완전히 채우도록 형성되는 것이 바람직한다. 물론, 방열막(70)의 하면을 통한 방열을 위해 반도체 칩(20, 30)의 하면에 형성된 방열막(70)의 두께도 일정치 이상으로 확보되어야 한다.It is preferable that the heat dissipation film 70 is formed so as to completely fill an area between the plurality of semiconductor chips 20 and 30 in order to effectively provide a heat dissipation path through the side surface of the heat dissipation film 70. [ Of course, the thickness of the heat dissipation film 70 formed on the lower surface of the semiconductor chips 20 and 30 must be maintained at a predetermined value or more for heat dissipation through the lower surface of the heat dissipation film 70.

예를 들어, 반도체 칩(20, 30)의 하면에 형성된 방열막(70)은 제1 두께를 가질 경우, 반도체 칩(20, 30)의 측면에 형성된 방열막(70)은 제1 두께와 반도체 칩(20, 30)의 두께를 합한 두께 이상의 제2 두께를 갖도록 구성될 수 있다.For example, when the heat dissipation film 70 formed on the lower surface of the semiconductor chips 20 and 30 has a first thickness, the heat dissipation film 70 formed on the side surfaces of the semiconductor chips 20 and 30 has a first thickness, May be configured to have a second thickness greater than the sum of the thicknesses of the chips (20, 30).

예를 들어, 방열막 형성단계는 전기 도금 단계 및 연마 단계를 포함하여 구성될 수 있다.For example, the heat shielding film forming step may include an electroplating step and a polishing step.

도 11을 참조하면, 전기 도금 단계에서는, 방열막을 형성하기 위한 물질(60)을 씨드층(50) 상에 전기 도금하는 과정이 수행된다.Referring to FIG. 11, in the electroplating step, a process of electroplating the seed layer 50 onto the material 60 for forming the heat dissipation film is performed.

도 12를 참조하면, 연마 단계에서는, 전기 도금된 물질의 표면을 연마하여 표면거칠기를 줄이는 과정이 수행된다.Referring to FIG. 12, in the polishing step, a process of polishing the surface of the electroplated material to reduce surface roughness is performed.

다른 예로, 방열막 형성단계는 전기 도금 단계만으로 구성될 수도 있다. 즉, 연마 공정을 생략하여 방열막의 하면이 일정 수준 이상의 표면 거칠기를 갖도록 하는 방식이다. 일반적으로 반도체 칩(20, 30)의 두께가 100um 이상이기 때문에 방열막(70)이 반도체 칩(20, 30) 전체를 덮을 수 있도록 도금하기 위해서는 매우 많은 시간이 요구될 수 있다. 따라서 경우에 따라서는 수십 마이크로 미터 두께로 도금하고 평탄화 공정 없이 적당한 평탄도만 유지한 구조의 패키지 제작도 가능한 것이다.As another example, the heat releasing film forming step may be constituted by only the electroplating step. That is, the polishing process is omitted so that the lower surface of the heat radiation film has a surface roughness of a certain level or higher. In general, since the thickness of the semiconductor chips 20 and 30 is 100um or more, a very long time may be required to coat the heat dissipation film 70 so as to cover the entire semiconductor chips 20 and 30. Accordingly, it is possible to manufacture a package having a structure in which plating is carried out to a thickness of several tens of micrometers and a proper flatness is maintained without a planarization process.

한편, 장치에 대한 실시 예를 나타내는 도 4 및 도 5에 개시된 바와 같이, 방열 특성을 보다 높이기 위해, 방열막(72, 82)의 하면에 요철 패턴을 추가적으로 형성할 수도 있다.
On the other hand, as shown in Figs. 4 and 5 showing an embodiment of the apparatus, it is also possible to additionally form a concavo-convex pattern on the lower surface of the heat dissipation films 72 and 82 in order to further enhance the heat dissipation property.

이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 이종 또는 동종의 복수개의 고전력 반도체 칩의 하면 뿐만 아니라 측면을 통해서도 방열 경로를 제공함으로써, 방열 특성을 크게 향상시킬 수 있는 고전력 반도체 패키지 장치, 반도체 어셈블리 장치 및 그 제조방법이 제공되는 효과가 있다.As described above, according to the present invention, it is possible to provide a high-power semiconductor package device, a semiconductor assembly device, and a method of manufacturing the same, which can significantly improve the heat dissipation characteristic by providing a heat dissipation path through not only a bottom surface but also a side surface of a plurality of high- There is an effect that the manufacturing method is provided.

또한, 발열로 인한 동작 성능 저하의 우려없이, 이종 또는 동종의 서로 다른 고출력 IC를 하나의 기판에 집적할 수 있는 효과가 있다.In addition, there is an effect that different high-output ICs of different kinds or the same kind can be integrated on one substrate without fear of deterioration of operation performance due to heat generation.

또한, 수동회로를 상부의 회로 기판에 집적하고, 하부에 IC를 실장함으로서 고집적 구조의 패키지 구현이 가능하다는 효과가 있다.In addition, the passive circuit is integrated on the upper circuit board, and the IC is mounted on the lower side, so that it is possible to realize a highly integrated package.

또한, 회로 보드(Circuit board)의 상부에 금속층(Metal Shield)을 형성할 경우 양면 차폐 구조의 패키지 구현이 가능하다는 효과가 있다.
In addition, when a metal shield is formed on a circuit board, it is possible to implement a package having a double-sided shielding structure.

이상에서 본 발명에 대한 기술사상을 첨부된 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.While the present invention has been described in connection with what is presently considered to be preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. In addition, it is a matter of course that various modifications and variations are possible without departing from the scope of the technical idea of the present invention by anyone having ordinary skill in the art.

1, 2, 3, 4, 5: 반도체 패키지 장치
10: 기판
20, 30: 반도체 칩
40, 42, 44: 언더 필링막
50: 씨드층
70, 72, 80, 82: 방열막
102: 관통 비아
104: 신호 패드
106: 신호 금속 패턴
108: 수동 소자
110: 보호막
111: 그라운드 차폐막
112: 절연막
114, 310: 솔더 범프
200, 300: 인쇄회로기판
210: 본딩 와이어
400: 히트 싱크1, 2, 3, 4, 5: semiconductor package device
10: substrate
20, 30: Semiconductor chip
40, 42, 44: underfilling film
50: Seed layer
70, 72, 80, 82:
102: Through vias
104: signal pad
106: Signal metal pattern
108: Passive element
110: Shield
111: Ground shielding film
112: insulating film
114, 310: solder bump
200, 300: printed circuit board
210: Bonding wire
400: Heatsink

Claims (22)

방열 특성이 향상된 반도체 패키지 장치에 있어서,
도전체로 채워진 관통 비아(through via)가 형성되어 있는 기판;
상기 도전체에 전기적으로 연결된 솔더 범프에 부착되어 있는 복수개의 반도체 칩;
상기 솔더 범프를 감싸도록 형성되어 상기 반도체 칩을 고정시키는 절연체로 이루어진 언더 필링막(under filling layer);
상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 형성된 씨드층(seed layer); 및
상기 반도체 칩을 덮도록 상기 씨드층 상에 형성되어 있으며 상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 포함하는, 방열 특성이 향상된 반도체 패키지 장치.In a semiconductor package device with improved heat dissipation characteristics,
A substrate on which a through via filled with a conductor is formed;
A plurality of semiconductor chips attached to solder bumps electrically connected to the conductors;
An under filling layer formed to surround the solder bumps and made of an insulator for fixing the semiconductor chip;
A seed layer formed on a bottom surface and a side surface of the semiconductor chip and on a surface of the underfilling film; And
And a heat dissipation layer formed on the seed layer to cover the semiconductor chip and providing a heat dissipation path through a lower surface and a side surface of the semiconductor chip. 제1항에 있어서,
상기 방열막은 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
Wherein the heat dissipation film is formed so as to completely fill a region between the plurality of semiconductor chips. 제1항에 있어서,
상기 반도체 칩의 하면에 형성된 방열막은 제1 두께를 갖고,
상기 반도체 칩의 측면에 형성된 방열막은 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께를 갖는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
The heat dissipation film formed on the lower surface of the semiconductor chip has a first thickness,
Wherein a heat dissipation film formed on a side surface of the semiconductor chip has a second thickness that is equal to or greater than a sum of the first thickness and the thickness of the semiconductor chip. 제1항에 있어서,
상기 방열막은 전기 도금 방식으로 형성된 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
Wherein the heat dissipation film is formed by an electroplating method. 제1항에 있어서,
상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
Wherein the substrate is a circuit board or an interposer substrate on which electric wiring is formed. 제1항에 있어서,
상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
Wherein passive elements are integrated on at least one surface of the substrate. 제1항에 있어서,
상기 언더 필링막은
상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성되어 있거나, 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
The underfilling membrane
And a solder bump formed on the lower surface of the substrate so as to surround the solder bumps in a state that the solder bumps are locally separated from the plurality of semiconductor chips, And the heat dissipation characteristics are improved. 제1항에 있어서,
상기 방열막의 하면은 불규칙적인 표면 거칠기를 갖는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
Wherein the lower surface of the heat dissipation film has an irregular surface roughness. 제1항에 있어서,
상기 방열막의 하면에는 방열 특성을 높이기 위한 요철 패턴이 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
And a concavo-convex pattern is formed on a lower surface of the heat dissipation film to improve a heat dissipation property. 제1항에 있어서,
상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고,
도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치.The method according to claim 1,
A protective film of an insulating material is formed on an upper surface of the substrate,
Wherein a conductive ground shielding film is formed between the substrate and the protection film or on the protection film. 제1항 내지 제10항 중 어느 한 항에 기재된 방열 특성이 향상된 반도체 패키지 장치;
상기 반도체 패키지 장치에 포함된 방열막에 부착된 인쇄회로기판; 및
상기 반도체 패키지 장치와 상기 인쇄회로기판을 전기적으로 연결하는 본딩 와이어를 포함하는, 반도체 어셈블리 장치.A semiconductor package device having improved heat dissipation characteristics according to any one of claims 1 to 10;
A printed circuit board attached to the heat dissipation film included in the semiconductor package device; And
And a bonding wire for electrically connecting the semiconductor package device and the printed circuit board. 제1항 내지 제10항 중 어느 한 항에 기재된 방열 특성이 향상된 반도체 패키지 장치;
상기 반도체 패키지 장치에 포함된 방열막에 부착된 히트 싱크; 및
상기 반도체 패키지 장치에 포함된 기판에 플립칩 본딩되어 있는 인쇄회로기판을 포함하는, 반도체 어셈블리 장치.A semiconductor package device having improved heat dissipation characteristics according to any one of claims 1 to 10;
A heat sink attached to the heat dissipation film included in the semiconductor package device; And
And a printed circuit board flip-chip bonded to a substrate included in the semiconductor package device. 방열 특성이 향상된 반도체 패키지 제조방법에 있어서,
도전체로 채워진 관통 비아(through via)와 상기 도전체에 전기적으로 연결된 솔더 범프가 형성되어 있는 기판에 상기 솔더 범프를 이용하여 복수개의 반도체 칩을 부착하는 반도체 칩 부착단계;
상기 솔더 범프를 감싸도록 절연체로 이루어진 언더 필링막(under filling layer)을 형성하는 언더 필링막 형성단계;
상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 씨드층(seed layer)을 형성하는 씨드층 형성단계; 및
상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 상기 반도체 칩을 덮도록 상기 씨드층 상에 전기 도금 방식으로 형성하는 방열막 형성단계를 포함하는, 방열 특성이 향상된 반도체 패키지 제조방법.A method of manufacturing a semiconductor package having improved heat dissipation characteristics,
A semiconductor chip attaching step of attaching a plurality of semiconductor chips using the solder bumps to a substrate having a through via filled with a conductor and a solder bump electrically connected to the conductor;
An underfilling film forming step of forming an under filling layer composed of an insulator to surround the solder bumps;
A seed layer forming step of forming a seed layer on a lower surface and a side surface of the semiconductor chip and a surface of the underfilling film; And
And forming a heat dissipation film on the seed layer by electroplating to cover the semiconductor chip, the heat dissipation film providing a heat dissipation path through the lower surface and the side surface of the semiconductor chip. 제13항에 있어서,
상기 방열막 형성단계에서,
상기 방열막을 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
In the heat radiation film forming step,
Wherein the heat dissipation film is formed so as to completely fill an area between the plurality of semiconductor chips. 제13항에 있어서,
상기 방열막 형성단계에서,
상기 반도체 칩의 하면의 방열막을 제1 두께로 형성하고,
상기 반도체 칩의 측면의 방열막을 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께로 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
In the heat radiation film forming step,
The heat radiating film on the lower surface of the semiconductor chip is formed to have a first thickness,
Wherein a heat dissipation film on a side surface of the semiconductor chip is formed to have a second thickness equal to or greater than a sum of the first thickness and the thickness of the semiconductor chip. 제13항에 있어서,
상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
Wherein the substrate is a circuit board or an interposer substrate on which electric wiring is formed. 제13항에 있어서,
상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
Wherein passive elements are integrated on at least one side of the substrate. 제13항에 있어서,
상기 언더 필링막 형성단계에서,
상기 언더 필링막을 상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성하거나,
상기 언더 필링막을 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
In the underfilling film forming step,
The underfilling film is formed between the lower surface of the substrate and the upper surface of the plurality of semiconductor chips so as to surround the solder bumps in a state of being locally separated from each of the plurality of semiconductor chips,
Wherein the underfilling film is formed over the entire lower surface of the substrate so as to surround the solder bumps. 제13항에 있어서,
상기 방열막 형성단계는
상기 방열막을 형성하기 위한 물질을 전기 도금하는 전기 도금 단계; 및
상기 전기 도금된 물질의 표면을 연마하는 연마 단계를 포함하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
The heat dissipation film forming step
An electroplating step of electroplating a material for forming the heat dissipation film; And
And polishing the surface of the electroplated material to polish the surface of the electroplated material. 제13항에 있어서,
상기 방열막 형성단계에서,
상기 방열막의 하면이 불규칙적인 표면 거칠기를 갖도록 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
In the heat radiation film forming step,
Characterized in that the lower surface of the heat dissipation film is formed to have irregular surface roughness. 제13항에 있어서,
상기 방열막 형성단계에서,
상기 방열막의 하면에 방열 특성을 높이기 위한 요철 패턴을 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.14. The method of claim 13,
In the heat radiation film forming step,
And forming a concavo-convex pattern on the lower surface of the heat dissipation film to improve heat dissipation characteristics. 제13항에 있어서,
상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고,
도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법.
14. The method of claim 13,
A protective film of an insulating material is formed on an upper surface of the substrate,
Wherein a conductive ground shielding film is formed between the substrate and the protective film or on the protective film.
KR1020140069285A 2014-06-09 2014-06-09 Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof KR20150140977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140069285A KR20150140977A (en) 2014-06-09 2014-06-09 Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140069285A KR20150140977A (en) 2014-06-09 2014-06-09 Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20150140977A true KR20150140977A (en) 2015-12-17

Family

ID=55080922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140069285A KR20150140977A (en) 2014-06-09 2014-06-09 Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20150140977A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062924A (en) * 2016-11-30 2018-06-11 한국전자통신연구원 method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062924A (en) * 2016-11-30 2018-06-11 한국전자통신연구원 method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
TWI467726B (en) Package on package structure
US10424525B2 (en) Method of manufacturing semiconductor devices
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
JP2007067407A (en) Backside-ground-type flip chip semiconductor package
KR20080031119A (en) Semiconductor device
KR20140057979A (en) Semiconductor package and method of manufacturing the semiconductor package
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
KR20150054551A (en) Semiconductor chip and semiconductor package comprising the same
KR20070010915A (en) Substrate having heat spreading layer and semiconductor package using the same
KR100475079B1 (en) High power Ball Grid Array Package, Heat spreader used in the BGA package and method for manufacturing the same
KR20220134721A (en) Semiconductor package
WO2014074933A2 (en) Microelectronic assembly with thermally and electrically conductive underfill
US9362200B2 (en) Heat sink in the aperture of substrate
JP2006228897A (en) Semiconductor device
KR20170138604A (en) Semiconductor package and method of manufacturing the same
KR20070076448A (en) Integrated circuit having second substrate to facilitate core power and ground distribution
US6861762B1 (en) Flip chip with novel power and ground arrangement
CN111447739A (en) Semiconductor module
KR20150140977A (en) Semiconductor package apparatus having improved heat radiation characteristic and manufacturing method thereof
TWI576976B (en) Coreless package structure
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
KR100836642B1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application