KR20190005110A - 플렉시블 메모리 디바이스들을 통합한 변조 방지 씰 - Google Patents

플렉시블 메모리 디바이스들을 통합한 변조 방지 씰 Download PDF

Info

Publication number
KR20190005110A
KR20190005110A KR1020180069972A KR20180069972A KR20190005110A KR 20190005110 A KR20190005110 A KR 20190005110A KR 1020180069972 A KR1020180069972 A KR 1020180069972A KR 20180069972 A KR20180069972 A KR 20180069972A KR 20190005110 A KR20190005110 A KR 20190005110A
Authority
KR
South Korea
Prior art keywords
lines
tamper
contact pads
flexible substrate
line
Prior art date
Application number
KR1020180069972A
Other languages
English (en)
Inventor
엠. 스투키 아론
엠. 파울러 제프리
트리베디 아밋
이. 컬즈 칼
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20190005110A publication Critical patent/KR20190005110A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D55/00—Accessories for container closures not otherwise provided for
    • B65D55/02—Locking devices; Means for discouraging or indicating unauthorised opening or removal of closure
    • B65D55/06—Deformable or tearable wires, strings, or strips; Use of seals, e.g. destructible locking pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61J—CONTAINERS SPECIALLY ADAPTED FOR MEDICAL OR PHARMACEUTICAL PURPOSES; DEVICES OR METHODS SPECIALLY ADAPTED FOR BRINGING PHARMACEUTICAL PRODUCTS INTO PARTICULAR PHYSICAL OR ADMINISTERING FORMS; DEVICES FOR ADMINISTERING FOOD OR MEDICINES ORALLY; BABY COMFORTERS; DEVICES FOR RECEIVING SPITTLE
    • A61J1/00—Containers specially adapted for medical or pharmaceutical purposes
    • A61J1/03—Containers specially adapted for medical or pharmaceutical purposes for pills or tablets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Bag Frames (AREA)
  • Semiconductor Memories (AREA)
  • Storage Device Security (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

플렉시블 기판, 복수의 접촉 패드들, 복수의 라인들 및 플렉시블 기판의 제 1 부분적으로 약해진 부분을 포함하는 플렉시블 메모리 디바이스. 복수의 접촉 패드들은 플렉시블 기판상에 배치된다. 복수의 접촉 패드들 중 적어도 하나의 접촉 패드는 적어도 하나의 제 1 변조 방지 패드를 형성한다. 복수의 라인들은 플렉시블 기판상에 배치되며, 복수의 라인들의 각각의 라인은 복수의 접촉 패드들 중 하나의 접촉 패드에 연결된다. 복수의 라인들 중 적어도 하나의 라인은 적어도 하나의 제 1 변조 방지 라인을 형성하며 적어도 하나의 제 1 변조 방지 접촉 패드에 연결된다. 플렉시블 기판의 제 1 부분적으로 약해진 부분은 적어도 하나의 변조 방지 라인에 걸쳐 배열된다.

Description

플렉시블 메모리 디바이스들을 통합한 변조 방지 씰{TAMPER EVIDENT SEAL INCORPORATING FLEXIBLE MEMORY DEVICES}
본 개시된 실시예들은 플렉시블 메모리 디바이스를 제공하는 것에 관한 것이고, 보다 상세하게는 플렉시블 메모리 디바이스를 포함한 제품 씰, 태그 및/또는 추적 수단들, 및 훨씬 더 특히 메모리 디바이스에 저장된 데이터의 일 부분을 유지하면서, 변조 또는 수정, 예로서 의도적 및/또는 선택적 리드 파괴를 입증하는 플렉시블 메모리 디바이스를 포함한 제품 씰, 태그 및/또는 추적 수단들에 관한 것이다.
플렉시블 메모리 디바이스들, 예로서 인쇄 메모리(PM) 라벨들 및 디바이스들은, 각각이 전기적 접촉들 또는 접촉 패드들의 다양한 배열들을 갖는, 이에 제한되지 않지만, 20비트(20-비트), 25비트(25-비트) 및 36비트(36-비트)를 포함한, 다양한 크기들로 제조된다. 알려진 20-비트 인쇄 메모리 디바이스의 예는 도 1에서 묘사된다. 이 기술분야에 알려져 있는 바와 같이, 인쇄 메모리 디바이스들은 통상적으로 7개의 층들을 포함한다: 베이스 기판 층; 최하부 전극 층; 페라이트 층; 최상부 전극 층; 접촉 패드들; 소프트 보호 층; 및, 하드 보호 층. 페라이트 층은 최하부 및 최상부 전극 층들 사이에 배열된다. 메모리는 별개의 셀, 즉, 페라이트 층의 특정한 부분에 저장되며, 적절한 전압 패턴은 페라이트 층의 특정한 부분과 연관된 최하부 및 최상부 전극 층들에 연결된 접촉 패드들에 걸쳐 인가되어야 한다.
제품들 및 제품 패키징은 변조 또는 위조를 겪을 수 있다. 예를 들면, 인기있는 술들 및 담배들과 같은 제품들은 때로는, 다른 사람들이 절도 및 사기로부터 이익을 얻도록 불순물이 섞이거나 또는 모조품들로 대체된다. 따라서, 제품을 밀봉하며 제품이 그것이 의도하는 것을 보장하는 것 양쪽 모두를 할 수 있는 디바이스에 대한 요구가 있다.
본 개시는 제품이 본래 제조업자를 떠난 후 임의의 변조가 검출 가능하도록 전체적으로 또는 부분적으로 디스에이블(disable)될 수 있는 플렉시블 메모리 디바이스를 포함한 씰 또는 태그를 제시한다. 그것은 씰 또는 태그가 제조 후 부서졌는지를 추적하는 것을 가능하게 한다. 게다가, 메모리에 보유된 제품 또는 제품의 상태에 대한 정보는, 씰 또는 태그, 또는 씰 또는 태그의 일 부분이 부서지기 전 및 후, 앞서 말한 이슈들을 추가로 최소화할 수 있다. 제품을 조작하는 것 및 씰 또는 태그를 부수는 것은 플렉시블 메모리 디바이스에 저장된 정보의 부분 또는 모두를 판독하기 위한 능력을 디스에이블시킬 수 있다.
본 발명은 천공된 면적을 통해 접촉 패드들에 메모리 셀들을 연결하도록 플렉시블 메모리 디바이스에서 하나 이상의 리드들을 재-라우팅하는 것을 제안한다. 천공이 찢어질 때, 메모리 셀들 및 접촉 패드 사이에서의 연결은 깨진다.
광범위하게, 본 개시는 플렉시블 기판, 복수의 접촉 패드들, 복수의 라인들 및 상기 플렉시블 기판의 제 1 부분적으로 약해진 부분을 포함한 플렉시블 메모리 디바이스의 실시예들을 제시한다. 상기 복수의 접촉 패드들은 상기 플렉시블 기판상에 배치된다. 상기 복수의 접촉 패드들 중 적어도 하나의 접촉 패드는 적어도 하나의 변조 방지 접촉 패드를 형성한다. 상기 복수의 라인들은 상기 플렉시블 기판상에 배치되며, 상기 복수의 라인들의 각각의 라인은 상기 복수의 접촉 패드들 중 하나의 접촉 패드에 연결된다. 상기 복수의 라인들 중 적어도 하나의 라인은 적어도 하나의 제 1 변조 방지 라인을 형성하며 상기 적어도 하나의 제 1 변조 방지 접촉 패드에 연결된다. 상기 플렉시블 기판의 상기 제 1 부분적으로 약해진 부분은 상기 적어도 하나의 변조 방지 라인에 걸쳐 배열된다.
하나 이상의 실시예들의 다른 오브젝트들, 특징들 및 이점들은 다음의 상세한 설명으로부터 및 수반되는 도면들 및 청구항들로부터 쉽게 이해 가능할 것이다.
다양한 실시예들은, 단지 예로서, 대응하는 참조 심볼들이 대응하는 부분들을 나타내는 수반되는 도면들을 참조하여 개시된다:
도 1은 알려진 20-비트 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 2는 20-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 3은 20-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 4는 20-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 5는 알려진 25-비트 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 6은 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 7은 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 8은 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예에 대한 다양한 구성들을 묘사한 테이블이며, 여기에서 5 내지 25비트들은 1 내지 8 리드들을 차단함으로써 디스에이블되거나 또는 가려질 수 있다;
도 9는 알려진 36-비트 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 10은 36-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 11은 36-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 12는 36-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 13은 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 상부 평면도이다;
도 14는 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예의 측면도이다;
도 15는 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예를 포함한 패키징 백의 실시예의 배면도이다; 및
도 16은 25-비트 변조 방지 플렉시블 메모리 디바이스의 실시예를 포함한 컨테이너의 실시예의 측면도이다.
처음에, 상이한 도면들 상에서 유사한 도면 번호들은 여기에 제시된 실시예들의 동일한, 또는 기능적으로 유사한, 구조적 요소들을 식별한다는 것이 이해되어야 한다. 더욱이, 이들 실시예들은 설명된 특정한 방법론들, 재료들 및 수정들에 제한되지 않으며 이와 같이, 물론 달라질 수 있다는 것이 이해된다. 여기에서 사용된 전문 용어는 단지 특정한 양상들을 설명할 목적을 위한 것이며, 단지 첨부된 청구항들에 의해서만 제한되는, 개시된 실시예들의 범위를 제한하도록 의도되지 않는다는 것이 또한 이해된다.
달리 정의되지 않는다면, 여기에서 사용된 모든 기술적 및 과학적 용어들은 이들 실시예들이 속하는 기술분야에서 통상의 기술을 가진 자에게 흔히 이해되는 바와 동일한 의미를 갖는다. 여기에서 사용된 바와 같이, "약해진 부분", 예를 들면, 플렉시블 기판의 약해진 부분은 약해진 부분을 잘라내기 위해 요구된 힘이 원래 구조를 위해 요구된 잘라내는 힘보다 작도록 하는 방식으로 수정되고, 변경되거나 또는 형성된 원래 구조의 일 부분을 의미하도록 의도된다. "약해진 부분들"의 예들은 이에 제한되지 않지만, 천공들, 노치들, 부분적 절단들, 감소된 재료 두께 등을 포함한다.
본 출원에서 "또는"의 사용은 달리 서술되지 않는다면, "비-배타적" 배열에 대한 것임이 이해되어야 한다. 예를 들면, "아이템(x)은 A 또는 B이다"라고 말할 때, 이것은 다음: (1) 아이템(x)은 A 및 B 중 단지 하나 또는 다른 하나이다; (2) 아이템(x)은 A 및 B 양쪽 모두이다, 중 하나를 의미할 수 있다는 것이 이해된다. 번갈아 명시하면, 단어("또는")는 "배타적 또는" 배열을 정의하기 위해 사용되지 않는다. 예를 들면, 문장("아이템(x)은 A 또는 B이다")에 대한 "배타적 또는" 배열은 x가 A 및 B 중 단지 하나일 수 있다는 것을 요구할 것이다. 더욱이, 여기에서 사용된 바와 같이, "및/또는"은 나열된 요소들 또는 조건들 중 하나 이상이 포함되거나 또는 발생할 수 있음을 나타내기 위해 사용된 문법적 접속사를 의미하도록 의도된다. 예를 들면, 제 1 요소, 제 2 요소 및/또는 제 3 요소를 포함한 디바이스는 다음의 구조적 배열들 중 임의의 하나로서 해석되도록 의도된다: 제 1 요소를 포함한 디바이스; 제 2 요소를 포함한 디바이스; 제 3 요소를 포함한 디바이스; 제 1 요소 및 제 2 요소를 포함한 디바이스; 제 1 요소 및 제 3 요소를 포함한 디바이스; 제 1 요소, 제 2 요소 및 제 3 요소를 포함한 디바이스; 또는 제 2 요소 및 제 3 요소를 포함한 디바이스.
게다가, 여기에서 설명된 것들과 유사하거나 또는 같은 임의의 방법들, 디바이스들 또는 재료들이 이들 실시예들의 실시 또는 검사 시 사용될 수 있지만, 방법들, 디바이스들, 및 재료들의 몇몇 실시예들이 이제 설명된다.
본 개시는 변조를 입증하도록 배열되고 및/또는 동작, 예로서 물품의 검사의 발생을 분명히 나타내도록 배열된, 플렉시블 메모리 디바이스들, 예로서 플렉시블 인쇄 메모리 디바이스들의 다양한 실시예들을 제시한다.
도 1은 알려진 20-비트 플렉시블 메모리 디바이스, 즉 인쇄 메모리 디바이스(50)의 실시예를 묘사한다. 디바이스(50)는 그것 상에 배치된 접촉 패드들(54) 및 라인들(56)을 갖는 플렉시블 기판(52)을 포함한다. 접촉 패드들(59)에 연결된 공통 라인(58)은 상기 설명된 바와 같이 페라이트 층에 의해 라인들(56)로부터 분리되며, 라인들(56)은 접촉 패드들(54)에 연결된다. 단일 비트의 메모리는 공통 라인(58) 및 라인들(56)의 묘사된 교차점들에 위치된 페라이트 층의 각각의 부분에 의해 형성된다.
도 2는 본 설명된 20-비트 변조 방지 플렉시블 메모리 디바이스(60)의 실시예를 묘사한다. 디바이스(60)는 그것 상에 배치된 접촉 패드들(64) 및 상호 연결 라인들(66)을 갖는 플렉시블 기판(62)을 포함한다. 게다가, 디바이스(60)는 제 1 천공에 걸쳐 라우팅된 복수의 리드들 또는 라인들, 및 제 2 천공에 걸쳐 라우팅된 복수의 리드들 또는 라인들을 포함한다. 다시 말해서, 변조 방지 라인들(68)은 약해진 부분(70)에 걸쳐 라우팅되는 반면, 변조 방지 라인들(72)은 약해진 부분(74)에 걸쳐 라우팅된다. 공통 라인(76)은 접촉 패드들(77)에 연결되며 상기 설명된 바와 같이 페라이트 층에 의해 라인들(66)로부터 분리된다.
예시적인 실시예에서, 기록 동작은 변조 방지 라인들(68)에 연결된 변조 방지 접촉 패드들(78)에 0 값을 기록할 것이다. 천공(70)이 찢어지거나 또는 잘릴 때, 판독 동작은, 원래 기록된 0 값에 관계없이, 이들 비트들에 대해 1의 값을 산출할 것이다. 이러한 예시적인 실시예에서, 메모리의 비트들은 천공(70)이 찢어졌는지 또는 잘렸는지, 즉 플렉시블 메모리 디바이스(60)가 변조 또는 그것의 연관된 패키징 개방을 겪었는지를 검출하도록 동작한다. 게다가, 변조의 제 2 표시가 요구되면, 디바이스(60)는 또한 천공(74)이 천공(70)과 동시에 또는 그것과 상이한 시간에 잘려질 수 있도록 배열될 수 있으며, 그에 의해 변조 방지 접촉 패드들(79)에 대한 비트 저장의 유사한 인스턴스를 허용한다.
변조 방지 접촉 패드들 및 변조 방지 라인들의 앞서 말한 배열은 디바이스(60)의 특정한 측면 상에서의 모든 라인들이 동시에 잘려지는 실시예들에 제한되지 않는다는 것이 이해되어야 한다. 예를 들면, 도 3은 20-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(80)를 묘사한다. 디바이스(80)는 그것 상에 접촉 패드들(84) 및 라인들(86)을 가진 플렉시블 기판(82)을 포함하며, 그것을 통해서 약해진 부분(88)을 추가로 포함한다. 이 실시예에서, 변조 방지 라인(90)은 약해진 부분(88)을 가로지르는 유일한 라인이다. 따라서, 잘린 약해진 부분(88)은 변조 방지 라인(90)을 잘라내고 그에 의해 변조 방지 접촉 패드(92)로부터 판독 가능한 비트 값을 변경하는 반면, 남아있는 라인들(86) 및 공통 라인(93)은 잘리지 않는다. 접촉 패드들(94)은 공통 라인(93)에 연결되는 반면, 접촉 패드들(84)은 라인들(86)에 연결된다는 것이 이해되어야 한다. 게다가, 도 4는 그것 상에 접촉 패드들(98) 및 라인들(100)을 가진 플렉시블 기판(96)을 포함한 20-비트 변조 방지 플렉시블 메모리 디바이스(95)를 묘사하며, 그것을 통해 약해진 부분들(102 및 104)을 추가로 포함한다. 이 실시예에서, 변화의 두 개의 레벨들 또는 인스턴스들, 즉 약해진 부분(102)의 절단(제 1 인스턴스) 및 약해진 부분(104)의 절단(제 2 인스턴스)이 검출될 수 있다. 도 3에 묘사된 실시예와 유사하게, 양쪽 인스턴스들 모두는 온전한 채로 있는 라인들(100)의 적어도 일 부분 및 공통 라인(105)을 야기한다.
도 5는 알려진 25-비트 플렉시블 메모리 디바이스, 즉 인쇄 메모리 디바이스(106)의 실시예를 묘사한다. 디바이스(106)는 그것 상에 배치된 접촉 패드들(110), 접촉 패드들(111) 및 라인들(112)을 가진 플렉시블 기판(108)을 포함한다. 라인들(112)은 접촉 패드들(110)에 연결된 제 1 부분, 즉 라인들(113) 및 접촉 패드들(111)에 연결된 제 2 부분, 즉 라인들(114)을 포함한다. 라인들(113)은 다른 실시예들에 대하여 상기 설명된 바와 같이, 그 사이에 배치된 페라이트 층을 갖고 라인들(114)을 통과하도록 배열된다는 것이 이해되어야 한다. 단일 비트의 메모리는 라인들(113) 및 라인들(114)의 묘사된 교차점들에 위치된 페라이트 층의 각각의 부분에 의해 형성된다.
도 6은 25-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(116)의 실시예를 묘사한다. 디바이스(116)는 그것 상에 배치된 접촉 패드들(120), 접촉 패드들(121) 및 라인들(122)을 가진 플렉시블 기판(118)을 포함한다. 라인들(122)은 접촉 패드들(120)에 연결된 제 1 부분, 즉 라인들(123) 및 접촉 패드들(121)에 연결된 제 2 부분, 즉 라인들(124)을 포함한다. 라인들(123)은, 다른 실시예들에 대하여 상기 설명된 바와 같이, 그 사이에 배치된 페라이트 층을 갖고 라인들(124)을 통과하도록 배열된다는 것이 이해되어야 한다. 단일 비트의 메모리는 라인들(123) 및 라인들(124)의 묘사된 교차점들에 위치된 페라이트 층의 각각의 부분에 의해 형성된다. 이 실시예에서, 라인들(123)의 일 부분 및 라인들(124)의 일 부분은 변조 방지 라인들(126)인 반면 남아있는 라인들(123 및 124)은 변조 방지 라인들(128)이다. 변조 방지 라인들(126)의 각각은 제 1 단부에서 변조 방지 접촉 패드(130)에 연결되는 반면, 변조 방지 라인들(128)의 각각은 제 1 단부에서 변조 방지 접촉 패드(132)에 연결된다. 변조 방지 라인들(126)은 각각 약해진 부분(134)을 가로지르며, 변조 방지 라인들(128)은 각각 약해진 부분(136)을 가로지른다. 약해진 부분들(134 또는 136) 중 하나를 잘라냄으로써, 디바이스(116)는 도 8에서의 묘사 및 이하에 관련된 논의에 따라 약간의 데이터 비트들을 보유하는 반면, 약해진 부분들(134 및 136) 중 양쪽 모두를 잘라내는 동안, 디바이스(116)는 저장된 데이터 비트들 모두를 가린다.
도 7은 25-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(138)의 실시예를 묘사한다. 디바이스(138)는 두 개의 상이한 천공들 또는 약해진 부분들에 걸쳐 라우팅된 두 개의 리드들 또는 라인들을 포함한다. 다시 말해서, 변조 방지 라인(140)은 약해진 부분(142)에 걸쳐 라우팅되는 반면, 변조 방지 라인(144)은 약해진 부분(146)에 걸쳐 라우팅된다. 이러한 예시적인 실시예에서, 접촉 패드들(148 및 149)은 로우들에 형성되며, 어느 하나의 천공을 찢음으로써 디스에이블되는 하나의 변조 방지 라인이 있다. 4개의 부가적인 비트들은 천공 또는 약해진 부분(142)을 찢음으로써 디스에이블되며, 추가의 4개의 부가적인 비트들은 천공 또는 약해진 부분(146)을 찢음으로써 디스에이블된다. 앞서 말한 배열은 디바이스(138)에 대한 다양한 사용들을 가능하게 한다. 예를 들면, 디바이스(138)는 제품 패키징에 고정되며 프로세스의 두 개의 스테이지들을 통해 제품의 통로의 기록을 가능하게 할 수 있는 반면, 프로세스에서 이전에 사용된 데이터 중 일부를 가린다. 다시 말해서, 데이터 비트들은 시작 시 디바이스(138)로 기록될 수 있다. 그 뒤에, 디바이스(138)는 제품 또는 제품 패키징에 부착된다. 제품이 그것의 프로세스를 통해 이동함에 따라, 다른 데이터 비트들을 유지하면서, 약해진 부분(142)은 디바이스(138) 상에 저장된 데이터 비트들의 일 부분을 가리기 위해 잘라 내어진다. 그 후, 프로세스에서 나중에, 약해진 부분(146)은 잘리며 그에 의해 데이터의 부가적인 비트들을 가린다.
도 8은 그에 의해 5 내지 25비트들이 1 내지 8 리드들을 차단함으로써 디스에이블되거나 또는 가려질 수 있는, 25-비트 플렉시블 메모리 디바이스에 대해 이용 가능한 다양한 구성들을 묘사한다. 도 8은 라인들을 잘라내는 모든 가능한 배열들을 묘사하지는 않으며, 비-제한적인 예들의 세트를 묘사한다는 것이 이해되어야 한다. 도 8에서의 테이블은 동일한 수의 라인들을 제거하는 것이 어떻게 상이한 수들의 제거된 비트들을 야기할 수 있는지, 예로서 4개의 라인들을 제거하는 것이 16, 17 또는 20 비트들을 제거하는 것을 야기할 수 있다는 것을 보여준다.
도 9는 알려진 36-비트 플렉시블 메모리 디바이스, 즉 디바이스(150)를 묘사한다. 디바이스(150)는 그것 상에 배치된 접촉 패드들(154), 접촉 패드들(155) 및 라인들(156)을 가진 플렉시블 기판(152)을 포함한다. 라인들(156)은 접촉 패드들(154)에 연결된 제 1 부분, 즉 라인들(157) 및 접촉 패드들(155)에 연결된, 제 2 부분, 즉 라인들(158)을 포함한다. 라인들(157)은, 다른 실시예들에 대하여 상기 설명된 바와 같이, 그 사이에 배치된 페라이트 층을 갖고 라인들(158)을 통과하도록 배열된다는 것이 이해되어야 한다. 단일 비트의 메모리는 라인들(157) 및 라인들(158)의 묘사된 교차점들에 위치된 페라이트 층의 각각의 부분에 의해 형성된다.
도 10은 36-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(160)의 실시예를 묘사한다. 디바이스(160)는 그것 상에 배치된 접촉 패드들(164), 접촉 패드들(165) 및 라인들(166)을 가진 플렉시블 기판(162)을 포함한다. 라인들(166)은 접촉 패드들(164)에 연결된 제 1 부분, 즉 라인들(167) 및 접촉 패드들(165)에 연결된 제 2 부분, 즉 라인들(168)을 포함한다. 라인들(167)은, 다른 실시예들에 대하여 상기 설명된 바와 같이, 그 사이에 배치된 페라이트 층을 갖고 라인들(168)을 통과하도록 배열된다는 것이 이해되어야 한다. 단일 비트의 메모리는 라인들(167) 및 라인들(168)의 묘사된 교차점들에 위치된 페라이트 층의 각각의 부분에 의해 형성된다. 이 실시예에서, 라인들(167)의 일 부분 및 라인들(168)의 일 부분은 변조 방지 라인들(170)인 반면 남아있는 라인들(167 및 168)은 변조 방지 라인들(172)이다. 변조 방지 라인들(170)의 각각은 제 1 단부에서 변조 방지 접촉 패드(174)에 연결되는 반면, 변조 방지 라인들(172)의 각각은 변조 방지 접촉 패드(176)에 연결된다. 변조 방지 라인들(170)은 각각 약해진 부분(178)을 가로지르며, 변조 방지 라인들(172)은 각각 약해진 부분(180)을 가로지른다. 약해진 부분들(178 또는 180) 중 하나를 잘라냄으로써, 디바이스(160)는 도 8에서의 묘사 및 상기 그것에 관련된 논의에 따라 약간의 데이터 비트들을 보유하는 반면, 약해진 부분들(178 및 180) 양쪽 모두를 잘라내는 동안, 디바이스(160)는 저장된 데이터 비트들 모두를 가린다.
도 11은 36-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(182)의 실시예를 묘사한다. 디바이스(182)는 두 개의 상이한 천공들 또는 약해진 부분들에 걸쳐 라우팅된 두 개의 리드들 또는 라인들을 포함한다. 다시 말해서, 변조 방지 라인(184)은 약해진 부분(186)에 걸쳐 라우팅되는 반면, 변조 방지 라인(188)은 약해진 부분(190)에 걸쳐 라우팅된다. 이러한 예시적인 실시예에서, 접촉 패드들(192 및 193)은 로우들에 형성된다. 앞서 말한 배열은 디바이스(182)에 대한 다양한 사용들을 가능하게 하며, 예를 들면, 도 7에 대하여 상기 설명된 바와 같이 사용한다.
도 12는 36-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(194)의 실시예를 묘사한다. 도 12에 묘사된 디바이스(194)는 도 11에 묘사된 디바이스(182)와 대체로 동일하게 구성되지만; 디바이스(194)는 그 안에 배열된, 각각 약해진 부분들(200 및 202)을 가진 좁아진 영역들(196 및 198)을 포함한다. 디바이스(194)의 형태는 그것을 병 또는 단지(jar)의 최상부 위에 위치시키는데 적절하게 하며, 따라서 적어도 하나의 천공 또는 약해진 부분(200 및/또는 202)은 컨테이너가 개방될 때 찢어진다. 다시 말해서, 중심 부분(204)은, 예를 들면, 병의 최상부에 고정되는 반면, 원위 부분들(206 및 208)은 최상부에 인접한 병의 몸체에 고정된다. 병이 개방될 때, 약해진 부분들(200 및/또는 202) 중 하나 또는 양쪽 모두가 잘리며 그에 의해 변조 방지 리드들(210 및/또는 212), 및 좁아진 영역들(196 및/또는 198)을 잘라낸다.
도 13은 25-비트 변조 방지 플렉시블 메모리 디바이스, 즉 디바이스(214)의 실시예를 묘사한다. 디바이스(214)는 4개의 상이한 천공들 또는 약해진 부분들에 걸쳐 라우팅된 4개의 리드들 또는 라인들을 포함한다. 다시 말해서, 변조 방지 라인(216)은 약해진 부분(218)에 걸쳐 라우팅되고, 변조 방지 라인(220)은 약해진 부분(222)에 걸쳐 라우팅되고, 변조 방지 라인(224)은 약해진 부분(226)에 걸쳐 라우팅되며, 변조 방지 라인(228)은 약해진 부분(230)에 걸쳐 라우팅된다. 앞서 말한 배열은 디바이스(214)에 대한 다양한 사용들을 가능하게 한다. 예를 들면, 디바이스(214)는 제품 패키징에 고정될 수 있으며 프로세스에서 이전에 사용된 데이터 중 일부를 가리면서, 프로세스의 4개의 스테이지들을 통해 제품의 통로의 기록을 가능하게 한다. 다시 말해서, 데이터 비트들은 시작 시 디바이스(214)로 기록될 수 있다. 그 뒤에, 디바이스(214)는 제품 또는 제품 패키징에 부착된다. 제품이 그것의 프로세스를 통해 이동함에 따라, 약해진 부분(218)은 디바이스(214) 상에 저장된 데이터 비트들의 일 부분을 가리기 위해 잘리는 반면, 다른 데이터 비트들을 보유한다. 그 후, 프로세스에서 나중에, 약해진 부분들(222, 226 및 230)은 잘리며 그에 의해 데이터의 부가적인 비트들을 가린다.
다음은 수반되는 도면들을 고려하여 가장 잘 이해되며, 도면들은 상기에서 보다 상세하게 개별적으로 설명된다. 본 개시는 변조를 입증하도록 배열되고 및/또는 동작, 예로서 물품의 검사의 발생을 분명히 나타내도록 배열된 플렉시블 메모리 디바이스들, 예로서 플렉시블 인쇄 메모리 디바이스들의 다양한 실시예들을 제시한다. 이하에서 설명된 실시예들은 단일 도면 내에 포함된 요소들을 논의할 수 있지만, 실시예들은 단일 구성에 제한되지 않으며, 몇몇 실시예들의 다양한 양상들은 다른 실시예들의 다양한 양상들과 조합될 수 있다.
몇몇 실시예들에서, 플렉시블 메모리 디바이스(80)는 플렉시블 기판(82), 복수의 접촉 패드들(84), 복수의 라인들(86) 및 플렉시블 기판(82)의 부분적으로 약해진 부분(88)을 포함한다. 복수의 접촉 패드들(84)은 플렉시블 기판(82) 상에 배치된다. 복수의 접촉 패드들(84) 중 적어도 하나의 접촉 패드는 적어도 하나의 변조 방지 패드, 예로서 변조 방지 패드(92)를 형성한다. 복수의 라인들(86)은 플렉시블 기판(82) 상에 배치되며 각각의 라인(86)은 상기 설명된 바와 같이, 즉, 그 사이에 페라이트 층을 갖고, 공통 라인(93)을 가로지른다. 복수의 라인들(86) 중 적어도 하나의 라인은 적어도 하나의 제 1 변조 방지 라인, 예로서 변조 방지 라인(90)을 형성한다. 플렉시블 기판(82)의 부분적으로 약해진 부분(88)은 적어도 하나의 변조 방지 라인(90)에 걸쳐 배열된다.
몇몇 실시예들에서, 복수의 접촉 패드들(84) 및 복수의 라인들(86)은 복수의 비트들의 데이터를 저장하도록 배열된다. 인쇄 메모리 디바이스들과 같은 플렉시블 메모리 디바이스들의 제조 및 인코딩이 일반적으로 알려져 있으며, 그러므로, 이들 양상들에 대한 상세한 설명은 불필요하다는 것이 이해되어야 한다.
몇몇 실시예들에서, 부분적으로 약해진 부분(88)은 플렉시블 기판(82)을 제 1 파트(232) 및 제 2 파트(234)로 분리하고 그에 의해 적어도 하나의 변조 방지 패드(92)가 아닌 복수의 접촉 패드들(84) 및 적어도 하나의 변조 방지 라인(90)이 아닌 복수의 라인들(86)로부터 적어도 하나의 변조 방지 라인(90) 및 적어도 하나의 변조 방지 패드(92)를 잘라내도록 배열된다. 몇몇 실시예들에서, 적어도 하나의 변조 방지 패드(92)가 아닌 복수의 접촉 패드들(84) 및 적어도 하나의 변조 방지 라인(90)이 아닌 복수의 라인들(86)은 적어도 하나의 변조 방지 라인(90)을 잘라낸 후 적어도 일 비트의 데이터를 저장한다.
몇몇 실시예들에서, 복수의 라인들(86)의 각각은, 상기 설명된 바와 같이, 즉, 그 사이에 페라이트 층을 갖고, 공통 라인(236)을 통과한다. 몇몇 실시예들에서, 부분적으로 약해진 부분(88)은 공통 라인(236)(예로서, 도 3 참조)을 잘라내지 않고 플렉시블 기판(82)을 제 1 파트(232) 및 제 2 파트(234)로 분리하도록 배열된다.
몇몇 실시예들에서, 복수의 라인들(238)은 제 2 부분, 즉 라인들(240)을 통과하는, 제 1 부분, 즉 라인들(239)을 포함한다. 몇몇 실시예들에서, 부분적으로 약해진 부분(142)은 라인들(239 및 240)(예로서, 도 7 참조)에 공통적인, 면적, 즉 면적(247)을 잘라내지 않고, 플렉시블 기판(242)을 제 1 파트(244) 및 제 2 파트(246)로 분리하도록 배열된다.
몇몇 실시예들에서, 복수의 접촉 패드들(64 및 77)은 총괄하여 파선(250)에 의해 묶인 면적, 예로서 면적(248)을 형성하며, 부분적으로 약해진 부분(70)은 면적(248)에 걸쳐 배열된다(예로서, 도 2 참조).
몇몇 실시예들에서, 부분적으로 약해진 부분(70)은 플렉시블 기판(62)을 제 1 파트(252) 및 제 2 파트(254)로 분리하도록 배열되고, 제 1 그룹의 복수의 접촉 패드들(64)은 제 1 파트(252), 예로서 접촉 패드들(78) 상에 배치되며, 제 2 그룹의 복수의 접촉 패드들(64)은 제 2 파트(254), 예로서, 접촉 패드들(79) 상에 배치된다(예로서, 도 2 참조).
몇몇 실시예들에서, 복수의 접촉 패드들(84)은 총괄하여, 파선(258)에 의해 묶인 면적, 예로서 면적(256)을 형성하며, 부분적으로 약해진 부분(88)은 면적(256) 밖에 배열된다(예로서, 도 3 참조).
몇몇 실시예들에서, 부분적으로 약해진 부분(88)은 플렉시블 기판(82)을 제 1 파트(232) 및 제 2 파트(234)로 분리하도록 배열되며 복수의 접촉 패드들(84)은 제 1 파트(232) 상에 배치된다(예로서, 도 3 참조).
몇몇 실시예들에서, 본 설명된 플렉시블 메모리 디바이스(260)는, 플렉시블 기판(82)의 제 1 표면(264)의 적어도 일 부분 상에 배치된, 부착 층(262), 예로서, 압력 민감 접착제를 포함한다. 인쇄 메모리 디바이스(260)는 7개의 층들을 포함한다: 베이스 기판 층(82); 최하부 전극 층(266); 페라이트 층(268); 최상부 전극 층(270); 접촉 패드들(84 및 94); 소프트 보호 층(272); 및 하드 보호 층(274). 페라이트 층(268)은 각각 최하부 및 최상부 전극 층들(266 및 270) 사이에 배열된다. 몇몇 실시예들에서, 부분적으로 약해진 부분(88)은 플렉시블 기판(82)을 제 1 파트(232) 및 제 2 파트(234)로 분리하도록 배열되며, 접착제(260)는 제 1 파트(232) 상에 배치된다. 몇몇 실시예들에서, 부분적으로 약해진 부분(88)은 플렉시블 기판(82)을 제 1 파트(232) 및 제 2 파트(234)로 분리하도록 배열되며, 접착제(260)는 제 1 파트(232)의 일 부분, 예로서 면적(256)을 포함한 부분 상에 배치된다.
몇몇 실시예들에서, 플렉시블 기판(276)은 제 1 파트(206), 제 2 파트(208) 및 제 3 파트(204)를 포함한다. 제 3 파트(204)는 각각 제 1 및 제 2 파트들(206 및 208) 사이에 배열된다. 부분적으로 약해진 부분(200)은 제 3 파트(204) 및 제 1 파트(206) 사이에 배열되고 및/또는 부분적으로 약해진 부분(202)은 제 3 파트(204) 및 제 2 파트(208) 사이에 배열되며 접착제(260)는 제 1 파트(206)의 적어도 일 부분, 제 2 파트(208)의 적어도 일 부분 및/또는 제 3 파트(204)의 적어도 일 부분 상에 배치된다.
몇몇 실시예들에서, 본 설명된 플렉시블 메모리 디바이스는 복수의 접촉 패드들, 예로서 변조 방지 접촉 패드(278)로부터 선택된 적어도 하나의 제 1 변조 방지 접촉 패드, 복수의 라인들, 예로서 변조 방지 라인(184)으로부터 선택되며, 적어도 하나의 제 1 변조 방지 접촉 패드들(278)에 연결된 적어도 하나의 제 1 변조 방지 라인을 포함하며, 적어도 하나의 제 1 변조 방지 라인, 예로서 변조 방지 라인(184)에 걸쳐 배열된 플렉시블 기판(280)의, 제 1 부분적으로 약해진 부분, 예로서 약해진 부분(186)을 추가로 포함한다. 부가적으로, 앞서 말한 플렉시블 메모리 디바이스는 복수의 접촉 패드들, 예로서 변조 방지 접촉 패드(282)로부터 선택된 적어도 하나의 제 2 변조 방지 접촉 패드, 복수의 라인들, 예로서 변조 방지 라인들(188)로부터 선택되며 적어도 하나의 제 2 변조 방지 접촉 패드(282)에 연결된 적어도 하나의 제 2 변조 방지 라인을 포함하며, 적어도 하나의 제 2 변조 방지 라인, 예로서 변조 방지 라인(188)에 걸쳐 배열된 플렉시블 기판(280)의, 제 2 부분적으로 약해진 부분, 예로서 약해진 부분(190)을 추가로 포함한다.
여기에서 설명된 플렉시블 메모리 디바이스들은 다양한 애플리케이션들에서 사용될 수 있다는 것이 이해되어야 한다. 다음은 본 플렉시블 메모리 디바이스들이 어떻게 및 어디에서 사용될 수 있는지에 대한 몇몇 비-제한적인 예들을 제공한다.
도 15는 25-비트 변조 방지 플렉시블 메모리 디바이스, 즉 플렉시블 메모리 디바이스(302)의 실시예를 포함한, 패키징 백, 즉 백(300)의 실시예를 묘사한다. 백(300)은 에지(304)를 따라 밀봉될 수 있으며 그에 의해 백(300)의 내용물들로의 접근을 방지한다. 플렉시블 메모리 디바이스(302)의 약해진 부분(306)은 내용물들에 접근하기 위해 잘려져야 한다. 따라서, 백(300) 및 잠재적으로 그 안에서의 내용물들을 변조시키는 것은 플렉시블 메모리 디바이스(300)에 저장된 메모리를 판독할 때 쉽게 명백하다. 상기 설명된 바와 같이, 플렉시블 메모리 디바이스(300)에 저장된 메모리는 약해진 부분(306)이 잘리고 그에 의해 변조 방지 라인(308)을 잘라낼 때 변경된다.
도 16은 25-비트 변조 방지 플렉시블 메모리 디바이스, 즉 플렉시블 메모리 디바이스(352)의 실시예를 포함한, 컨테이너, 예로서 약병(350)의 실시예를 묘사한다. 약병(350)은 캡(354) 및 병(356) 사이에서의 계면을 따라 밀봉될 수 있으며 그에 의해 약병(350)의 내용물들로의 접근을 방지한다. 플렉시블 메모리 디바이스(352)의 약해진 부분(358)은 내용물들에 접근하기 위해 잘려져야 한다. 따라서, 약병(350) 및 잠재적으로 그 안에서의 내용물들을 변조시키는 것은 플렉시블 메모리 디바이스(352)에 저장된 메모리를 판독할 때 쉽게 명백하다. 상기 설명된 바와 같이, 플렉시블 메모리 디바이스(352)에 저장된 메모리는 약해진 부분(358)이 잘리고 그에 의해 변조 방지 라인(360)을 잘라낼 때 변경된다.
앞서 말한 예들은 비-제한적이며 본 플렉시블 메모리 디바이스의 다른 구성들 및 사용들이 또한 가능하다는 것이 이해되어야 한다. 예를 들면, 하나 이상의 약해진 부분은 컨테이너의 내용물들을 변조시키는 것을 방지하는데 이용될 수 있다. 부가적으로, 백 또는 약병과 상이한 다른 구조들 또는 엔클로저들, 예로서 컴팩트 디스크 케이스, 선박 패키지들, 카톤(carton), 박스, 크레이트(crate), 캔, 병, 봉투 등은 본 플렉시블 메모리 디바이스 또는 디바이스들과 조합하여 사용될 수 있다.
도면들에 묘사되고 여기에서 논의된 다양한 실시예들은 20-비트, 25-비트 및 36-비트 플렉시블 메모리 디바이스들을 포함하지만, 본 설명된 플렉시블 메모리 디바이스들은 다른 실시예들, 예로서 16-비트와, 또는 이에 제한되지 않지만, 바꿔쓰기가 안되는(write-once) 인쇄 메모리를 포함한, 다른 메모리 기술들과 함께 사용될 수 있다. 구성에 의존하여, 천공 또는 약해진 부분을 찢거나 또는 분리하는 것은 20-비트 메모리 중 0 내지 20비트들, 25-비트 메모리 중 5 내지 25비트들, 또는 36-비트 메모리 중 6 내지 36비트들을 디스에이블시킬 수 있다. 몇몇 애플리케이션들에서, 본 설명된 플렉시블 메모리 디바이스는, 디바이스 상에서의 데이터 비트들 또는 저장된 메모리의 일 부분의 기능을 유지하면서, 찢기 또는 잘라내기 동작, 또는 대안적으로 하나 이상의 찢기 또는 잘라내기 동작들의 검출을 허용한다. 몇몇 애플리케이션들에서, 본 설명된 플렉시블 메모리 디바이스는 플렉시블 메모리 디바이스 상에서의 데이터 비트들 또는 저장된 메모리의 일부 또는 모두를 가린다. 게다가, 중간 사용 경우들이 또한 지원된다. 예를 들면, 25-비트 플렉시블 메모리 디바이스는 천공, 즉 약해진 부분을 찢거나 또는 잘라내는 것이 14비트들을 기능적이게 하면서 11비트들의 데이터를 가리도록 구성될 수 있다. 다시 말해서, 14비트들의 데이터는 플렉시블 메모리 디바이스로부터 뒤이은 검색을 위해 이용 가능한 채로 있을 것이다.
앞서 말한 것을 고려하여, 본 개시는 플렉시블 메모리 디바이스를 사용하여 찍을 수 있거나 또는 잘라낼 수 있는 밀봉 및/또는 라벨을 제시한다는 것이 이해되어야 한다. 몇몇 메모리 디바이스들, 예로서 인쇄 메모리 디바이스들은 플렉시블 기판상에 인쇄되는 접촉 패드들을 만지는 메모리 판독기에 의해 접근된다. 이러한 디바이스들에서, 접촉 패드들 및 메모리 디바이스 사이에서의 인쇄된 전도성 트레이스들은 메모리 디바이스에서의 전략 비트들이, 일단 플렉시블 기판이 약해진 부분을 따라 찢어지거나 또는 잘린다면 메모리 판독자에 의해 접근 가능하지 않게 하거나 또는 그로부터 가려질 수 있도록 기판에서 천공들 또는 약해진 부분들에 걸쳐 인쇄된다. 이러한 방식으로, 몇몇 메모리 위치들은 기능적인 채로 있는 반면, 다른 것들은 기판의 일 부분의 잘림 또는 제거로 인해 비-기능적이게 된다. 따라서, 본 설명된 플렉시블 메모리 디바이스는 플렉시블 기판의 일 부분을 찢고/잘라내고/제거함으로써 디바이스의 특정한 메모리 위치들을 선택적으로 디스에이블시키기 위한 능력을 제공한다.
다양한 상기 개시된 및 다른 특징들 및 기능들, 또는 그것의 대안들은 바람직하게는 많은 다른 상이한 시스템들 또는 애플리케이션들로 조합될 수 있다는 것이 이해될 것이다. 다양한 현재 예측되지 않거나 또는 예상되지 않은 대안들, 수정들, 변형들 또는 개선들은 그 뒤에 또한 다음의 청구항들에 의해 포함되도록 의도되는 기술분야에서의 숙련자들에 의해 이루어질 수 있다.

Claims (16)

  1. 플렉시블 메모리 디바이스(flexible memory device)에 있어서,
    플렉시블 기판;
    상기 플렉시블 기판상에 배치된 복수의 접촉 패드들로서, 상기 복수의 접촉 패드들 중 적어도 하나의 접촉 패드는 적어도 하나의 제 1 변조 방지 접촉 패드(tamper evident contact pad)를 형성하는, 상기 복수의 접촉 패드들;
    상기 플렉시블 기판상에 배치된 복수의 라인들로서, 상기 복수의 라인들의 각각의 라인은 상기 복수의 접촉 패드들 중 하나의 접촉 패드에 연결되고, 상기 복수의 라인들 중 적어도 하나의 라인은 적어도 하나의 제 1 변조 방지 라인을 형성하며 상기 적어도 하나의 변조 방지 접촉 패드에 연결되는, 상기 복수의 라인들;
    상기 적어도 하나의 변조 방지 라인에 걸쳐 배열된 상기 플렉시블 기판의 제 1 부분적으로 약해진 부분(weakened portion)을 포함하는, 플렉시블 메모리 디바이스.
  2. 청구항 1에 있어서,
    상기 복수의 접촉 패드들 및 상기 복수의 라인들은 복수의 비트들의 데이터를 저장하도록 배열되는, 플렉시블 메모리 디바이스.
  3. 청구항 1에 있어서,
    상기 제 1 부분적으로 약해진 부분은 상기 플렉시블 기판을 제 1 파트 및 제 2 파트로 분리하며 그에 의해 상기 적어도 하나의 변조 방지 라인 외에 상기 복수의 라인들을 온전한(intact) 채로 두면서 상기 적어도 하나의 변조 방지 라인을 잘라내도록 배열되는, 플렉시블 메모리 디바이스.
  4. 청구항 3에 있어서,
    상기 적어도 하나의 제 1 변조 방지 접촉 패드 외에 상기 복수의 접촉 패드들 및 상기 적어도 하나의 변조 방지 라인 외에 상기 복수의 라인들은 상기 적어도 하나의 변조 방지 라인을 잘라낸 후 적어도 일 비트의 데이터를 저장하는, 플렉시블 메모리 디바이스.
  5. 청구항 1에 있어서,
    적어도 하나의 공통 접촉 패드;
    상기 플렉시블 기판상에 배치되며 상기 적어도 하나의 공통 접촉 패드에 연결된 공통 라인(common line)을 더 포함하며,
    상기 복수의 라인들의 각각은 상기 공통 라인을 통과하는(pass over), 플렉시블 메모리 디바이스.
  6. 청구항 5에 있어서,
    상기 제 1 부분적으로 약해진 부분은 상기 공통 라인을 잘라내지 않고 상기 플렉시블 기판을 제 1 파트 및 제 2 파트로 분리하도록 배열되는, 플렉시블 메모리 디바이스.
  7. 청구항 1에 있어서,
    상기 복수의 라인들의 제 1 부분은 상기 복수의 라인들의 제 2 부분을 통과하며, 상기 제 1 부분의 각각의 라인은 상기 제 2 부분의 각각의 라인을 통과하는, 플렉시블 메모리 디바이스.
  8. 청구항 7에 있어서,
    상기 제 1 부분적으로 약해진 부분은 상기 복수의 라인들의 제 2 부분을 통과하는 상기 복수의 라인들의 제 1 부분에 공통인 면적을 잘라내지 않고 상기 플렉시블 기판을 제 1 파트 및 제 2 파트로 분리하도록 배열되는, 플렉시블 메모리 디바이스.
  9. 청구항 1에 있어서,
    상기 복수의 접촉 패드들은 총괄하여 면적을 형성하며, 상기 제 1 부분적으로 약해진 부분은 상기 면적에 걸쳐 배열되는, 플렉시블 메모리 디바이스.
  10. 청구항 1에 있어서,
    상기 제 1 부분적으로 약해진 부분은 상기 플렉시블 기판을 제 1 파트 및 제 2 파트로 분리하도록 배열되며, 상기 복수의 접촉 패드들의 제 1 그룹은 상기 제 1 파트 상에 배치되고 상기 복수의 접촉 패드들의 제 2 그룹은 상기 제 2 파트 상에 배치되는, 플렉시블 메모리 디바이스.
  11. 청구항 1에 있어서,
    상기 복수의 접촉 패드들은 총괄하여 면적을 형성하며, 상기 제 1 부분적으로 약해진 부분은 상기 면적 밖에 배열되는, 플렉시블 메모리 디바이스.
  12. 청구항 1에 있어서,
    상기 제 1 부분적으로 약해진 부분은 상기 플렉시블 기판을 제 1 파트 및 제 2 파트로 분리하도록 배열되며 상기 복수의 접촉 패드들은 상기 제 1 파트 상에 배치되는, 플렉시블 메모리 디바이스.
  13. 청구항 1에 있어서,
    상기 복수의 접촉 패드들로부터 선택된 적어도 하나의 제 2 변조 방지 접촉 패드;
    상기 복수의 라인들로부터 선택되며 상기 적어도 하나의 제 2 변조 방지 접촉 패드에 연결된 적어도 하나의 제 2 변조 방지 라인; 및
    상기 적어도 하나의 제 2 변조 방지 라인에 걸쳐 배열된 상기 플렉시블 기판의 제 2 부분적으로 약해진 부분을 더 포함하는, 플렉시블 메모리 디바이스.
  14. 청구항 1의 플렉시블 메모리 디바이스를 포함한 컨테이너.
  15. 청구항 14에 있어서,
    밀봉된 부분을 포함한 엔클로저(enclosure)를 더 포함하며,
    상기 밀봉된 부분은 상기 플렉시블 메모리 디바이스에 의해 적어도 부분적으로 형성되는, 컨테이너.
  16. 청구항 15에 있어서,
    상기 엔클로저는 백(bag); 카톤(carton); 박스; 크레이트(crate); 캔; 병; 및 봉투로부터 선택되는, 컨테이너.
KR1020180069972A 2017-07-05 2018-06-19 플렉시블 메모리 디바이스들을 통합한 변조 방지 씰 KR20190005110A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/641,694 2017-07-05
US15/641,694 US20190009957A1 (en) 2017-07-05 2017-07-05 Tamper evident seal incorporating flexible memory devices

Publications (1)

Publication Number Publication Date
KR20190005110A true KR20190005110A (ko) 2019-01-15

Family

ID=62904252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069972A KR20190005110A (ko) 2017-07-05 2018-06-19 플렉시블 메모리 디바이스들을 통합한 변조 방지 씰

Country Status (6)

Country Link
US (1) US20190009957A1 (ko)
EP (1) EP3425569B1 (ko)
JP (1) JP2019016785A (ko)
KR (1) KR20190005110A (ko)
CN (1) CN109216287A (ko)
RU (1) RU2018121434A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230286702A1 (en) * 2020-08-14 2023-09-14 Logistics and Supply Chain MultiTech R&D Centre Limited An anti-tampering container
US20220238044A1 (en) * 2021-01-22 2022-07-28 Custom Security Industries Inc. Theft deterrent label and packaging incorporating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782212B2 (en) * 2007-12-14 2010-08-24 Avery Dennison Corporation Radio frequency sealing apparatus for a container
US8365979B2 (en) * 2008-11-10 2013-02-05 Novavision, Inc. Tamper evident label
US9058554B2 (en) * 2011-11-25 2015-06-16 Smartrac Ip B.V. Transponder with tamper protection
US10114984B2 (en) * 2015-09-04 2018-10-30 Xerox Corporation Symmetric bit coding for printed memory devices

Also Published As

Publication number Publication date
JP2019016785A (ja) 2019-01-31
CN109216287A (zh) 2019-01-15
RU2018121434A3 (ko) 2021-09-29
EP3425569B1 (en) 2020-05-20
RU2018121434A (ru) 2019-12-12
EP3425569A1 (en) 2019-01-09
US20190009957A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
US7301460B2 (en) Packaging that can be checked for tampering
EP0586678B1 (en) Non-visible, electronic markers for security bags, method of tagging and method of detection
US6888509B2 (en) Tamper indicating radio frequency identification label
US8854213B2 (en) Beverage container authenticity and provenance devices and methods
US20070069895A1 (en) Rfid seal tag
US7843315B2 (en) IC tag whose function can be changed upon separation
US11537836B2 (en) Merchandise attachment with RFID transponder
US10210448B2 (en) Chipless radio frequency identification (RFIT) for tamper evidence
US20170084207A1 (en) Labels and methods of producing the same
KR20190005110A (ko) 플렉시블 메모리 디바이스들을 통합한 변조 방지 씰
WO2001071848A1 (en) A tamper indicating radio frequency identification label
JP2017190138A (ja) Ｒｆｉｄ機能を備えたタンパーエビデントキャップおよびｒｆｉｄタグ
JP2017078984A (ja) 開封検知機能とｒｆｉｄ機能を有するラベル
JP2005216054A (ja) 貼り換え防止用ｉｃラベル
JP5169385B2 (ja) ラベル式情報媒体
JP2005309935A (ja) 貼り換え防止用ｉｃラベル
CN103797523A (zh) 安全包装
JP7010938B2 (ja) 高性能被膜
AU2020410913B2 (en) Anti-counterfeiting tag for a container
JP4549765B2 (ja) 破断検出機能付き非接触型のデータキャリア
JP6334036B1 (ja) インレットアンテナ、インレットアンテナ装置、及びそれらの製造方法
EP1442897B1 (en) Envelope, particularly for containing sheets and the like, with tamper-evident seal
JP2009217175A (ja) 脆弱ラベル及び脆弱ラベルの使用方法
US20230419865A1 (en) Multifunctional label, system and method for manufacturing a multifunctional label
CN106980887B (zh) 一种基于rfid的保护内容完整性的箱子

Legal Events

Date Code Title Description
A201 Request for examination