KR20180138054A - 칩형 보호 소자 - Google Patents

Abstract

전압 환경에서 사용할 수 있는 낮은 두께의 정전기 보호 소자를 설계하는데 있어서 유용한 칩형 보호 소자가 개시된다. 상기 보호 소자는, 반도체 세라믹; 상기 반도체 세라믹의 대향하는 외측에 형성되는 외부전극; 및 상기 반도체 세라믹의 내부에 매립되고 상기 외부전극에 각각 전기적으로 연결되는 서로 일정 간격 이격된 한 쌍의 내부전극을 포함하며, 상기 내부전극 각각은, 두께방향으로 일정 간격 이격되어 수평으로 연장하는 한 쌍의 구성 전극; 및 상기 구성 전극을 서로 전기적으로 연결하는 방전 전극으로 구성되고, 하나의 외부전극을 통하여 유입되는 과전압이 상기 방전 전극 사이의 상기 반도체 세라믹 부분을 흐르면서 일정 수준의 전압으로 제한되어 다른 외부전극으로 방출된다.

Description

칩형 보호 소자{CHIP TYPE PROTECTION DEVICE}

본 발명은 칩형 보호 소자에 관한 것으로, 특히 높은 전압 환경에서 사용할 수 있는 낮은 두께의 정전기 보호 소자를 설계하는데 있어서 유용한 기술에 관련한다.

최근 금속 소재의 케이스를 사용하는 휴대용 전자 장치가 점차 증가하는 추세이다.

금속 케이스는 안테나 등의 회로 유용성 및 내구성 등과 같은 다양한 장점을 구비하고 있으나, 휴대용 전자 장치의 케이스는 인체와 직접 접촉하는 면이 많기 때문에 다음과 같은 두 가지 문제점이 존재할 수 있다.

하나는, 전자기기의 배터리를 충전하는 과정에서, 충전기 회로의 전기적 쇼트 발생이 되는 경우, 이 원인에 의한 누설 전류가 회로를 통해 금속 케이스로 유입되고, 이어 금속 케이스에 접촉된 인체에 전기적인 충격 등을 발생시킬 수 있다.

다른 하나는, 주변 환경에 따라서 인체로부터 발생되는 정전기 방전 등이 전자기기의 금속 케이스를 통해 내부 회로로 유입되어 반도체 IC 회로 부품을 손상하는 문제이다.

이 두 가지 문제점을 해결하기 위하여, 금속 케이스와 전자 기기의 내부 회로는 높은 절연 내력을 가지는 수동 소자를 직렬로 연결하여 사용하고 있다. 이러한 용도의 수동 소자는 일종의 과전압 보호 기능을 수행하는 것으로 생각할 수 있으며, 부가적으로, 무선 통신을 사용하는 전자기기에서 금속 케이스는 안테나 기능을 하기 때문에, 일정 주파수 범위 이상 또는 이하의 신호에 대해서는 필터링 역할이 필요하다.

상기와 같은 수동소자는 일체화된 제품으로서, 감전 방지를 위한 보호 소자로서 상품화되고 있다. 구조적 측면에서 볼 때, 감전방지 보호 소자는 적층 세라믹 커패시터 내부에 에어 갭이 존재하고, 에어 갭 내에 맞대응하는 전극이 있어서, 과전압에 대해서 전극 간 아크 방전을 통해 과전압 보호 기능으로 구성된다.

이와 같은 방식의 과전압 보호는 일반적으로 에어 갭 또는 스파크 갭 타입의 용어를 사용하고 있으며, 보호소자의 에어 갭 내에 스파크 방전을 위한 맞대응 전극이 존재함을 의미한다.

보호 소자의 외부단자로부터 과전압이 유입되는 경우, 에어 갭 내의 이격된 맞대응 전극을 통해 아크 방전하게 되며, 이 과정을 통해 빛으로 에너지가 소모되는 원리이다.

일반적인 스파크 갭 스위치 또는 써지 어레스터라고 불리우는 소자는 다음과 같이 구성된다. 밀도가 높은 튜브형 세라믹 케이스는 방전 전극에 의해 진공 수준으로 밀봉되어 있으며, 밀봉된 세라믹 튜브 내에는 헬륨, 네온, 아르곤 등의 불활성 기체로 충진되어 있다. 또한, 방전 전극 표면에는 티타늄 등의 전극 보호재가 배치되어 있어, 반복적인 아크 방전에서도 전극 손상 또는 밀봉된 공간이 오염되지 않아 높은 신뢰성을 가지도록 구성된다.

그러나 상기와 같은 일반적인 세라믹 칩 제조 공정에 의해 제조되는 감전 보호 소자는, 실질적으로 스파크 갭 스위치에서와 같은 전극 및 밀봉된 공간 오염 보호를 위한 추가적인 기술을 구현하기에는 어려움이 있다. 따라서, 상기 감전 보호소자는 반복적인 과전압 유입에 대해서 보호 능력의 한계라는 수명 문제가 지적되고 있다.

산화 아연계 배리스터(이하, 배리스터라 함)는 프로세오디뮴 산화물 또는 비스무스 산화물 등의 첨가물을 일정량 포함하고 있으며, 정전기 방전 등의 과전압에 대한 보호 기능이 매우 우수한 소자이다.

상기 배리스터는 전압에 대해 저항이 변화되는 일종의 가변저항인 반도체 세라믹으로서, 과전압이 유입되는 경우 소자의 저항이 순간적으로 낮아지면서, 내부에서 에너지를 흡수하게 된다. 이 과정을 통해, 유입된 과전압은 회로에서 허용할 수 있는 수준의 제한된 전압으로 감쇄하게 된다.

상기와 같은 배리스터는, 전압에 대해 저항이 변화하는 특성이 있어서, 과전압에 대한 훌륭한 보호 능력에도 불구하고, 상술한 높은 회로 전압 환경에서 적용하는데 있어서 매우 제약되어 왔다. 특히, 기기의 슬림화에 따라 보호소자의 소형화가 동반되는데, 소형화된 배리스터에 있어서는 고전압 환경에서 절연성 확보와 과전압 보호 능력 등의 요구 조건을 만족시키는데 어려움이 있어, 이에 대해서 배리스터의 조성, 체적, 전극 배열 등의 설계적 검토가 필요하다.

일반적인 산화 아연계의 배리스터의 V1㎃는 약 1.2 ~ 1.8 V/㎛의 범위를 가지게 된다.

예를 들어, 보호 소자의 두께가 0.20㎜이며, 사용하는 회로 전압이 220V인 제한된 조건의 경우에 있어서 전극을 설계하는 방식은 다음과 같다.

첫 번째로, 통상적인 전극 오버랩 방식으로서 상기 소자에서 구현 가능할 수 있으며, 배리스터 전압(V1㎃)은 최대 272V이다. 이러한 설계에 의한 소자가, 회로 전압 220V에서 사용되는 경우, 소자를 통한 지속적인 높은 누설 전류의 흐름이 존재하게 되어 소자는 열화 과정을 통해 절연파괴될 가능성이 매우 높다.

두 번째로서, 일정 두께의 전극을 수평으로 맞대응되도록 배열하는 구조이다. 맞대응되는 전극의 이격 거리는 조정할 수 있으므로, 배리스터 전압은 회로 전압을 고려하여 다양한 설계 조정이 가능하다. 하지만, 이러한 경우, 정전기 유입에 따른 소자 내부 방전을 위한 체적, 즉, 전극의 대응 면적은 전극 두께에 의해 결정되며, 일반적인 경우의 전극 두께는 약 10㎛ ~ 15㎛ 범위를 가진다. 이러한 구성에 의한 보호소자의 정전기 방전 보호 수준은 접촉 방전을 기준으로 8kV 이하일 수 있으며, 반복적인 보호 기능의 수명에서도 문제가 될 수 있다.

따라서, 본 발명의 목적은 고전압 환경에서 반복적인 과전압 유입에서도 안정된 기능을 구현할 수 있는 보호 소자를 제공하는 것이다.

본 발명의 다른 목적은 과전압 유입에 대해 안정된 방전 경로를 가지는 보호 소자를 제공하는 것이다.

본 발명의 다른 목적은 상기한 보호 소자를 포함하여, 일체화된 구조로 구성되는 복합 기능 소자를 제공하는 것이다.

본 발명의 일 측면에 의하면, 반도체 세라믹; 상기 반도체 세라믹의 대향하는 외측에 형성되는 외부전극; 및 상기 반도체 세라믹의 내부에 매립되고 상기 외부전극에 각각 전기적으로 연결되는 서로 일정 간격 이격된 한 쌍의 내부전극을 포함하며, 상기 내부전극 각각은, 두께방향으로 일정 간격 이격되어 수평으로 연장하는 한 쌍의 구성 전극; 및 상기 구성 전극을 서로 전기적으로 연결하는 방전 전극으로 구성되고, 하나의 외부전극을 통하여 유입되는 과전압이 상기 방전 전극 사이의 상기 반도체 세라믹 부분을 흐르면서 일정 수준의 전압으로 제한되어 다른 외부전극으로 방출되는 것을 특징으로 하는 칩형 보호 소자가 제공된다.

바람직하게, 상기 구성 전극 사이에 다른 구성 전극이 추가됨으로써 상기 두께방향으로의 간격이 조정될 수 있다.

바람직하게, 상기 각 내부전극에서 상기 두께방향으로의 간격이 상이함으로써, 상기 각 내부전극의 방전 전극의 길이가 상이하도록 하여 상기 외부전극으로 유입되는 과전압이 방향성을 갖도록 할 수 있다.

본 발명의 다른 측면에 의하면, 반도체 세라믹; 상기 반도체 세라믹의 대향하는 외측에 형성되는 외부전극; 상기 반도체 세라믹의 내부에 매립되고 상기 외부전극에 각각 전기적으로 연결되는 서로 일정 간격 이격된 한 쌍의 내부전극; 및 상기 내부전극 각각의 단부에서 전기적으로 연결되고, 두께 방향으로 일정 길이만큼 연장되어 맞대응하고 있는 한 쌍의 방전 전극을 포함하며, 하나의 외부전극을 통하여 유입되는 과전압이 상기 방전 전극 사이의 상기 반도체 세라믹 부분을 흐르면서 일정 수준의 전압으로 제한되어 다른 외부전극으로 방출되는 것을 특징으로 하는 칩형 보호 소자가 제공된다.

바람직하게, 상기 반도체 세라믹은 배리스터 또는 써미스터로 구성될 수 있다.

바람직하게, 상기 내부전극 간의 간격은 상기 반도체 세라믹의 전체 길이의 1/3 이내일 수 있다.

바람직하게, 상기 방전 전극은 레이저 또는 기계적 방법에 의해 상기 구성 전극과 상기 반도체 세라믹을 관통하는 비어 홀을 구성하고, 상기 비어 홀에 내부전극 자재를 충진하여 구성할 수 있다.

본 발명의 다른 측면에 의하면, 상기 칩형 보호 소자로 구성되고 하나의 전기적 특성을 갖는 제1기능소자; 및 상기 제1기능소자와 적층되고, 상기 제1기능소자와 다른 전기적 특성을 갖는 제2기능소자를 구비하고, 상기 제1 및 제2기능소자는 공통의 외부전극에 의해 전기적으로 연결되는 것을 특징으로 하는 복합 기능소자가 제공된다.

상기와 같은 구조에 의하면, 내부전극의 각 구성 전극을 전기적으로 연결하는 방전 전극은 과전압에 대한 방전 전극으로 사용되며, 각 구성 전극을 연결함으로써, 대향 면적이 확대되고 있어 과전압 에너지를 보다 효율적으로 흡수할 수 있는 반도체 세라믹의 체적 증가를 유도할 수 있다.

또한, 상기와 같은 구조는, 높은 전압 환경에서 사용할 수 있는 낮은 두께의 정전기 보호 소자인 배리스터를 설계하는데 있어서 매우 유용하다.

또한, 방전 전극 사이의 간격을 조정함으로써, 전극의 오버랩 면적을 증가시킬 수 있으며, 이를 통한 체적 증가가 동반되어, 정전용량 및 정전기 방전 특성이 향상되는 효과를 가진다.

또한, 반복적인 과전압 유입에서도 안정된 정전기 방전 보호 기능을 구현할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 보호 소자를 나타내는 사시도이다.
도 2는 도 1의 A-A를 따라 절단한 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.
도 5는 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.

본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세하게 설명한다.

도 1은 본 발명의 일 실시 예에 따른 보호 소자를 나타내는 사시도이고, 도 2는 도 1의 A-A를 따라 절단한 단면도이다.

이 실시 예에서는 이해를 쉽게 하기 위해, 보호 소자는 산화 아연계 배리스터를 예로 들어 설명한다.

도 2를 참조하면, 일 실시 예에 따른 보호 소자(100)는, 산화 아연계 배리스터 특성을 가지는 반도체 세라믹(110), 반도체 세라믹(110)의 대향하는 외측에 형성되는 외부전극(300, 310), 반도체 세라믹(110)의 내부에 매립되고 외부전극(300, 310)에 각각 전기적으로 연결되는 서로 이격된 한 쌍의 내부전극(210, 220)으로 이루어진다.

이 실시 예에서, 제1내부전극(210)은 두께방향으로 이격되어 수평으로 연장하는 한 쌍의 구성 전극(211, 212)과 이 구성 전극(211, 212)을 서로 전기적으로 연결하는 방전 전극(213)으로 구성되고, 제2내부전극(220)은 두께방향으로 이격되어 수평으로 연장하는 한 쌍의 구성 전극(221, 222)과 이 구성 전극(221, 222)을 서로 전기적으로 연결하는 방전 전극(223)으로 구성된다.

각 방전 전극(213, 223)은 보호소자(100) 내부에서 각 구성 전극(211, 212)(221, 222)과 반도체 세라믹(110)을 관통해서 각 구성 전극(211, 212)(221, 222)을 전기적으로 연결한다. 방전 전극(213, 223)의 연결 구조는 보호소자(100)의 전기적인 특성을 고려하여 다양하게 구성될 수 있으므로, 그 연결 형상 또는 연결 방법에 대해서는 크게 제한되지 않는다. 일반적인 적층 칩 제조 공정에서 레이저 또는 기계적 방법에 의해 구성 전극(211, 212)(221, 222)과 반도체 세라믹(110)을 관통하는 비어 홀을 구성하고, 비어 홀에 내부전극 자재를 충진하는 방식으로 구성할 수 있다.

각 내부전극(210, 220)의 구성 전극(211, 212)과 (221, 222)은 일정한 간격 T1과 T2로 이격되고, 방전 전극(213, 223)은 일정한 간격 L로 이격되는 구성을 구비한다.

각 간격 T1, T2 및 L은 요구되는 보호소자(100)의 전기적 특성에 적합하도록 다양하게 조정되어 설계될 수 있다.

예를 들어, 하나의 외부전극(300)으로부터 유입되는 과전압이 구성 전극(211, 212)을 통해 이동되어 방전 전극(213)에 집중되며, 간격 L 내에 존재하는 많은 수의 반도체 세라믹의 입경, 입계를 통한 에너지 흡수 과정을 통해, 에너지의 크기가 낮아지면서 과도 전압은 일정 수준의 전압으로 제한(Clamping Voltage)되어 다른 방전 전극(223)으로 전달되며, 이어 구성 전극(221, 222)을 통해 외부전극(310)으로 배출되는 과정을 거치게 된다.

따라서, 간격 L은 보호소자(100)의 정격 전압 및 배리스터 전압, 그리고 과전압 유입에 관련하여 제한 전압을 결정하는 요소가 된다.

통상적으로, 프로세오디뮴(praseodymium) 산화물 첨가제를 포함하는 산화 아연계 배리스터는 1㎃ 전류를 인가하는 경우 1.2 ~ 1.8V/㎛의 전압 (배리스터 전압, 이하 V1㎃)를 나타낸다. 예를 들어, 간격 L이 300㎛인 경우, V1㎃는 360 ~ 540V의 높은 전압을 보유하게 되며, 일반적인 상용전압 AC 110V ~ 220V 환경에서도 사용 가능한 수준의 정격 전압으로 설계될 수 있다.

다만, 간격 L은 과전압을 배출하는 경로이기 때문에, 간격 L의 증가는 과전압을 배출하는 시간의 증가와 직접 연결된다. 과전압을 배출하는 시간은, 다시 말하자면, 과전압이 가지고 있는 에너지가 간격 L에 존재하는 배리스터 세라믹 체적 내에서 머무르는 시간일 수 있으며, 일정 시간 이내에 에너지가 배출되지 않는다고 하면, 간격 L에 존재하는 결함 부위에서 절연 파괴가 발생하거나 보호소자의 표면을 따라서 과전압 방전이 발생할 수 있다.

배리스터의 에너지 흡수는 대향되는 전극 내에 존재하는 수많은 P-N접합 계면을 통해 이루어지게 되는데, 간격 L이 커지면 더 많은 단계를 거쳐야 한다는 것을 의미한다.

바람직하게, 간격 L은 반도체 세라믹(110)의 전체 길이의 1/3 이내로 구성할 수 있다.

과전압 보호소자를 높은 전압 환경에서 사용하고자 하는 경우, 높은 V1㎃A가 필요한 데, 앞서 설명한 바와 같이 간격 L의 조정과 함께, 각 구성 전극(211, 212)과 (221, 222) 간의 간격 T1과 T2를 크게 하여 에너지 흡수에 필요한 배리스터의 체적을 증가시킬 수 있다.

그 결과, 각 간격 T1과 T2에 대응하는 방전 전극(213, 223)의 면적을 증가시키는 효과를 가지게 되며, 간격 T1과 T2의 조정을 통해 배리스터의 체적뿐만 아니라 정전용량의 다양한 설계 변경도 기대할 수 있다.

도 3은 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.

이 실시 예와 같이, 구성 전극(211, 212)(221, 222) 간의 간격 T1과 T2가 커지게 되는 경우, 각 구성 전극(211, 212)(221, 222) 사이에 다른 구성 전극(214, 224)을 추가함으로써 방전 전극(213, 223)의 전기적 연결의 신뢰성을 향상시킬 수 있다.

도 4는 본 발명의 다른 실시 예에 따른 보호 소자를 나타내는 단면도이다.

이 실시 예와 같이, 구성 전극(211, 212)(221, 222) 간의 간격 T1과 T2가 서로 다르게 설계될 수 있으며, 이러한 경우의 보호 소자(300)는 과전압 유입에 대하여 일종의 방향성을 나타낼 수 있다.

예를 들어, T1 >> T2의 경우, 외부전극(300)에 전기적으로 연결된 방전 전극(213)은 외부전극(310)에 전기적으로 연결된 방전 전극(223)과 비교하여 크게 된다. 따라서, 외부전극(300)으로 과전압이 유입되는 경우, 넓은 면적의 방전 전극(213)을 통해 작은 면적의 방전 전극(223)으로 과전압 배출이 일어나는 과정에서는 많은 에너지가 방전 전극(223)에 집중될 수 있어, 외부전극(310)을 통한 과전압의 배출이 용이하지 않을 수 있다. 반면, 상기와는 반대로, 외부전극(310)을 통하여 과전압이 유입되는 경우, 작은 면적의 방전 전극(223)으로부터 넓은 면적의 방전 전극(213)을 향한 과전압 배출은 상대적으로 용이할 수 있다.

도 5(a)와 5(b)는 각각 본 발명의 다른 실시 예로서, 방전 전극과 구성 전극의 형태가 변형된 구조를 나타낸다.

도 5(a)를 참조하면, 방전 전극(213, 223)은 하나의 구성 전극(211, 221)과 연결되는데, 구성 전극(211, 221)의 단부에서 상하 양방향으로 연장되는 형태를 가진다.

도 5(b)를 참조하면, 방전 전극(213, 223)은 구성 전극(211, 221)에 연결되며, 구성 전극(211, 221)을 기준으로 상방 또는 하방으로 연장되는 형태를 가진다. 이 실시 예에서는 하방으로 연장된다.

상기한 도 5(a)와 5(b)는 도 2 내지 4에서 도시한 다수 개의 구성 전극이 존재하는 설계와 대비하여 간단한 구조를 가지고 있어, 보호 소자를 제조하는 데 있어 전극 비용을 절감할 수 있는 이점이 있다. 다만, 구성 전극을 다수 개로 구성하는 때보다는 과전압 배출을 하는데 소요되는 시간 등에 있어 상대적으로 불리할 수 있으나, 여러 실험적 결정을 통해 소자에 대한 사양 범위를 선정한다면 도 5의 실시 예도 충분한 장점을 제공할 수 있다.

도 6은 본 발명에 의한 보호소자를 이용하여 구성한 복합 기능 소자를 나타낸다.

도 6을 참조하면, 상기한 복합 기능 소자는 상호 다른 전기적 특성 또는 기능을 갖는 2개의 소자가 병렬 구조로 연결되어 있다. 제1기능소자(510) 위에 제2기능소자(520)가 적층되어 있으며, 적층된 2개의 소자(510, 520)는 공통의 외부전극(530)에 의해 전기적으로 연결되어 있다.

복합 기능 소자의 한 예로서, 제1기능소자(510)는 배리스터, 제2기능소자(520)는 적층 칩 커패시터를 선택하여 구성할 수 있으며, 이러한 구성에서는 커패시터의 다양한 정전용량 설계를 통한 주파수 필터링 기능과 배리스터의 정전기 보호 기능을 동시에 구현되는 장점을 가진다.

또 다른 예는, 온도 센서 기능의 써미스터를 제1기능소자(510), 칩 고정 저항을 제2기능소자(520)로 조합하는 구성이다. 상기 써미스터는 주변 온도 변화에 대해 소자 자체의 저항이 변화되는 반도체 세라믹 소자이며, 본 발명에 의한 보호 소자 내의 전극 구성을 적용함으로써, 저항 조정 및 돌입 전류 등과 같은 과전류에 대한 보호기능을 기대할 수 있다. 이와 같이 설계된 써미스터를 제1기능소자로 하며, 고정 저항과의 복합 소자 구성은 배터리 과충전 방지 회로에서 소형화된 크기로 적용 가능하다.

이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경을 가할 수 있음은 물론이다. 따라서, 본 발명의 권리범위는 상기한 실시 예에 한정되어 해석될 수 없으며, 이하에 기재되는 특허청구범위에 의해 해석되어야 한다.

100: 보호 소자
110: 반도체 세라믹
211, 212, 221, 222: 구성 전극
213, 223: 방전 전극
300, 310: 외부전극

Claims (8)

1. 반도체 세라믹;
   상기 반도체 세라믹의 대향하는 외측에 형성되는 외부전극; 및
   상기 반도체 세라믹의 내부에 매립되고 상기 외부전극에 각각 전기적으로 연결되는 서로 일정 간격 이격된 한 쌍의 내부전극을 포함하며,
   상기 내부전극 각각은,
   두께방향으로 일정 간격 이격되어 수평으로 연장하는 한 쌍의 구성 전극; 및
   상기 구성 전극을 서로 전기적으로 연결하는 방전 전극으로 구성되고,
   하나의 외부전극을 통하여 유입되는 과전압이 상기 방전 전극 사이의 상기 반도체 세라믹 부분을 흐르면서 일정 수준의 전압으로 제한되어 다른 외부전극으로 방출되는 것을 특징으로 하는 칩형 보호 소자.
2. 청구항 1에서,
   상기 구성 전극 사이에 다른 구성 전극이 추가됨으로써 상기 두께방향으로의 간격이 조정되는 것을 특징으로 하는 칩형 보호 소자.
3. 청구항 1에서,
   상기 각 내부전극에서 상기 두께방향으로의 간격이 상이함으로써, 상기 각 내부전극의 방전 전극의 길이가 상이하도록 하여 상기 외부전극으로 유입되는 과전압이 방향성을 갖도록 한 것을 특징으로 하는 칩형 보호 소자.
4. 반도체 세라믹;
   상기 반도체 세라믹의 대향하는 외측에 형성되는 외부전극;
   상기 반도체 세라믹의 내부에 매립되고 상기 외부전극에 각각 전기적으로 연결되는 서로 일정 간격 이격된 한 쌍의 내부전극; 및
   상기 내부전극 각각의 단부에서 전기적으로 연결되고, 두께 방향으로 일정 길이만큼 연장되어 맞대응하고 있는 한 쌍의 방전 전극을 포함하며,
   하나의 외부전극을 통하여 유입되는 과전압이 상기 방전 전극 사이의 상기 반도체 세라믹 부분을 흐르면서 일정 수준의 전압으로 제한되어 다른 외부전극으로 방출되는 것을 특징으로 하는 칩형 보호 소자.
5. 청구항 1 또는 4에서,
   상기 반도체 세라믹은 배리스터 또는 써미스터로 구성된 것을 특징으로 하는 칩형 보호 소자.
6. 청구항 1 또는 4에서,
   상기 내부전극 간의 간격은 상기 반도체 세라믹의 전체 길이의 1/3 이내인 것을 특징으로 하는 칩형 보호 소자.
7. 청구항 1 또는 4에서,
   상기 방전 전극은 레이저 또는 기계적 방법에 의해 상기 구성 전극과 상기 반도체 세라믹을 관통하는 비어 홀을 구성하고, 상기 비어 홀에 내부전극 자재를 충진하여 구성하는 것을 특징으로 하는 칩형 보호 소자.
8. 청구항 1 또는 4의 칩형 보호 소자로 구성되고 하나의 전기적 특성을 갖는 제1기능소자; 및
   상기 제1기능소자와 적층되고, 상기 제1기능소자와 다른 전기적 특성을 갖는 제2기능소자를 구비하고,
   상기 제1 및 제2기능소자는 공통의 외부전극에 의해 전기적으로 연결되는 것을 특징으로 하는 복합 기능소자.
   
   

Images