KR20180137167A - 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법 - Google Patents

화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180137167A
KR20180137167A KR1020170076462A KR20170076462A KR20180137167A KR 20180137167 A KR20180137167 A KR 20180137167A KR 1020170076462 A KR1020170076462 A KR 1020170076462A KR 20170076462 A KR20170076462 A KR 20170076462A KR 20180137167 A KR20180137167 A KR 20180137167A
Authority
KR
South Korea
Prior art keywords
acid
chemical mechanical
mechanical polishing
slurry composition
weight
Prior art date
Application number
KR1020170076462A
Other languages
English (en)
Inventor
박승호
권창길
이성표
황준하
김상균
박혜성
신수영
이우인
이양희
박종혁
윤일영
Original Assignee
삼성전자주식회사
주식회사 케이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 주식회사 케이씨 filed Critical 삼성전자주식회사
Priority to KR1020170076462A priority Critical patent/KR20180137167A/ko
Priority to US15/822,117 priority patent/US20180362806A1/en
Priority to CN201810615141.2A priority patent/CN109135579A/zh
Publication of KR20180137167A publication Critical patent/KR20180137167A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법이 제공된다. 화학적 기계적 연마용 슬러리 조성물은, 연마 입자, 아미노산, 폴리알킬렌글리콜, 글루코사민류 화합물이 결합된 고분자 다당체, 아민기를 포함하는 고분자로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 제1 양이온성 화합물, 유기산을 포함하는 제2 양이온성 화합물, 및 폴리에테르아민(polyetheramine)을 포함하는 비이온성 화합물을 포함한다.

Description

화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법{SLURRY COMPOSITION FOR POLISHING A METAL LAYER AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법에 관한 것이다. 구체적으로, 본 발명은 연마 조절제를 포함하는 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법에 관한 것이다.
막의 평탄화 공정으로, 예를 들어, 에치백(etch back) 공정, 리플로우(reflow) 공정 및 화학적 기계적 연마(CMP; Chemical Mechanical Polishing) 공정 등이 이용될 수 있다. 광역 평탄화 및 고집적 회로에 이용되는 평탄화 공정으로, 화학적 기계적 연마 공정이 널리 이용되고 있다. 화학적 기계적 연마 공정은 광역 평탄화에 유리하고, 평탄도가 우수하기 때문이다.
화학적 기계적 연마 공정에서는, 연마 공정을 수행할 연마 대상을 연마 장치에 장착시키고, 연마 대상과 연마 패드 사이에 연마 입자를 포함하는 슬러리 조성물을 제공할 수 있다. 동시에, 연마 대상을 연마 패드와 접촉시킨 상태에서 회전시켜, 연마 대상의 표면을 평탄화(planarization)할 수 있다. 즉, 화학적 기계적 연마 공정은, 슬러리 조성물에 포함된 연마 입자 및 연마 패드의 표면 돌기를 연마 대상의 표면과 기계적으로 마찰시켜 연마 대상의 표면을 기계적으로 연마하는 동시에, 슬러리 조성물에 포함된 화학적 성분과 연마 대상의 표면을 화학적으로 반응시켜 연마 대상의 표면을 화학적으로 제거하는 공정이다.
한편, 높은 선택비 및 높은 연마율을 갖는 화학적 기계적 연마용 슬러리는 단차가 적은 영역에서 평탄도를 조절하기 어렵고, 디싱(dishing) 및 스크래치를 발생시키는 문제점이 있다. 이러한 문제는 화학적 기계적 연마 공정을 이용하여 제조되는 반도체 장치에 다양한 불량을 야기할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 높은 산화막 대 반도체막 연마 선택비 및 높은 연마율을 가지며, 디싱(dicing) 및 스크래치를 개선하는 화학적 기계적 연마용 슬러리 조성물을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 신뢰성 및 수율이 개선된 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 연마 입자, 아미노산, 폴리알킬렌글리콜, 글루코사민류 화합물이 결합된 고분자 다당체, 아민기를 포함하는 고분자로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 제1 양이온성 화합물, 유기산을 포함하는 제2 양이온성 화합물, 및 폴리에테르아민(polyetheramine)을 포함하는 비이온성 화합물을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 화학적 기계적 연마용 슬러리 조성물 100 중량%에 있어서, 연마 입자 0.1 내지 10 중량%, 양이온성 화합물 0.001 내지 6 중량%, 폴리에테르아민을 포함하는 비이온성 화합물 0.001 내지 1 중량%를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법은, 트렌치를 포함하는 반도체 패턴을 제공하고, 반도체 패턴 상에, 트렌치를 채우도록 산화막을 형성하고, 화학적 기계적 연마용 슬러리 조성물을 이용하여, 반도체막의 상면이 노출될 때까지 산화막을 연마하는 것을 포함하고, 화학적 기계적 연마용 슬러리 조성물은, 화학적 기계적 연마용 슬러리 조성물 100 중량%에 있어서, 연마 입자 0.1 내지 10 중량%, 양이온성 화합물 0.01 내지 10 중량%, 폴리에테르아민을 포함하는 비이온성 화합물 0.001 내지 1 중량%를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1 내지 도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
이하에서, 실시예 및 도면을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물을 설명한다. 그러나, 본 발명의 기술적 사상이 이러한 실시예 및 도면에 제한되는 것은 아니다.
몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 연마 입자, 양이온성 화합물, 비이온성 화합물 및 용매를 포함할 수 있다.
상기 연마 입자는 슬러리 조성물의 연마제로 기능할 수 있다. 상기 연마 입자는 금속 산화물을 포함한다. 예를 들어, 상기 연마 입자는, 금속 산화물, 유기물 또는 무기물로 코팅된 금속 산화물, 및 콜로이달 상태의 상기 금속 산화물로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
또한, 상기 연마 입자는 예를 들어, 실리카, 세리아, 지르코니아, 알루미나, 티타니아, 바륨티타니아, 게르마니아, 망가니아 및 마그네시아로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 연마 입자의 형상은, 구형, 각형, 침상(針狀) 형상 또는 판상(板狀) 형상일 수 있다. 바람직하게는, 상기 연마 입자의 형상은 구형일 수 있다.
상기 연마 입자의 크기는 10 nm 내지 300 nm일 수 있다. 상기 연마 입자의 크기가 10 nm 미만인 경우에, 화학적 기계적 연마 공정에서 충분한 연마율이 확보되지 못할 수 있다. 상기 연마 입자의 크기가 300 nm를 초과하는 경우에, 화학적 기계적 연마 공정에 의한 디싱 및 스크래치가 유발될 수 있다. 또한, 이러한 경우에, 연마율 및 연마 선택비의 조절이 어려울 수 있다.
상기 연마 입자는 단일 크기의 입자를 포함할 수 있으나, 2종 이상 혼합된 크기의 입자를 포함할 수도 있다. 예를 들어, 상기 연마 입자는 제조 과정에서 크기가 조절되어, 2종의 입자가 혼합된 바이모달(bimodal) 형태의 입도 분포를 가질 수 있다. 또는, 상기 연마 입자는 3종의 입자가 혼합되어 3가지 피크를 보이는 입도 분포를 가질 수도 있다. 상대적으로 큰 크기의 연마 입자와 상대적으로 작은 크기의 연마 입자가 혼재함으로써, 보다 우수한 분산성을 가질 수 있다. 또한, 이러한 연마 입자는 연마 대상의 스크래치를 감소시킬 수 있고, 디싱을 개선할 수 있으며, 연마 후 세정성을 개선할 수 있다.
몇몇 실시예에서, 상기 연마 입자는 표면에 양전하를 가질 수 있다. 상기 연마 입자의 표면이 양전하를 띠는 경우에, 산화막에 대한 연마율이 보다 향상될 수 있다.
상기 양이온성 화합물은 제1 양이온성 화합물 및 제2 양이온성 화합물을 포함할 수 있다.
상기 제1 양이온성 화합물은 아미노산, 폴리알킬렌글리콜, 글루코사민류 화합물이 결합된 고분자 다당체, 및 아민기를 포함하는 고분자로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 아미노산은 예를 들어, 아르기닌을 포함할 수 있다.
상기 글루코사민류 화합물이 결합된 고분자 다당체는 예를 들어, 키틴, 키토산, 키토올리고당, 뮤코다당, 프로테오글리칸, 헤파린, 알긴산, 셀룰로오즈, 하이아루론산, 카라기난, ?-글루칸 및 콘드로이친 설페이트(chondroitin sulfate)로 이루어진 군으로부터 선택되는 적어도 어느 하나의 글루코사민 화합물이 결합된 고분자 다당체를 포함할 수 있다.
상기 아민기를 포함하는 고분자는 예를 들어, 1차 아민, 2차 아민, 3차 아민, 및 4차 암모늄 화합물로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 제2 양이온성 화합물은 유기산을 포함할 수 있다.
상기 유기산은 예를 들어, 젖산, 아세트산, 시트르산, 말산, 말레산, 말론산, 니트릴로트리아세트산, 피콜리닉산, 니코틴산, 이소니코틴산, 퓨자릭산, 디니코틴산, 디피코니릭산, 루티디닉산, 퀴노릭산, 글루탐산, 알라닌, 글리신, 시스틴, 히스티딘, 아스파라긴, 구아니딘, 히드라진, 포름산, 아세트산, 벤조산, 옥살산, 숙신산, 트리카발산, 타르타르산, 아스파트산, 글루타르산, 아디프산, 수베르산, 푸마르산, 프탈산, 및 피리딘카르복실산으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 비이온성 화합물은 폴리에테르아민(polyetheramine)을 포함할 수 있다.
몇몇 실시예에서, 상기 폴리에테르아민은, 단량체로 에틸렌 옥사이드(ethylene oxide) 또는 프로필렌 옥사이드(propylene oxide) 중 적어도 하나를 포함하는 폴리에테르아민일 수 있다. 즉, 상기 폴리에테르아민은, 에틸렌 옥사이드 또는 프로필렌 옥사이드가 중합되어 형성되는 화합물일 수 있다.
몇몇 실시예에서, 상기 폴리에테르아민은, 1개 내지 3개의 아민기를 포함할 수 있다.
예를 들어, 상기 폴리에테르아민은 하기 화학식 1 내지 화학식 3으로 표시되는 화합물들로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
[화학식 1]
Figure pat00001
상기 화학식 1에서, x는 2 내지 10의 자연수일 수 있다.
[화학식 2]
Figure pat00002
상기 화학식 2에서, x, y 및 z는 각각 자연수이고, x와 z의 합은 3 내지 20이고, y는 5 내지 40일 수 있다.
[화학식 3]
Figure pat00003
상기 화학식 3에서, x, y 및 z는 각각 2 내지 10의 자연수일 수 있다.
상기 용매는 탈이온수(deionized water)를 포함할 수 있다. 상기 용매는 분산매의 역할을 수행할 수도 있다. 예를 들어, 상기 용매는 제1 연마 조절제와 같이 용매 내에서 용이하게 용해되는 물질과의 관계에서는 용매일 수 있지만, 연마 입자와 같은 미세 입자와의 관계에서는 분산매의 역할을 수행할 수 있다. 즉, 상기 용매는 용매인 동시에 분산매의 역할을 수행할 수 있지만, 본 명세서에서는 편의 상 용매로 지칭한다.
상기 용매는 상기 화학적 기계적 연마용 슬러리 조성물의 잔부에 포함될 수 있다.
몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 음이온성 화합물을 더 포함할 수 있다.
상기 음이온성 화합물은 예를 들어, 공명구조 작용기 형태의 공중합체, 카르복실기 함유 폴리머, 카르복실기 함유 유기산으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 음이온성 화합물의 일부는 상기 연마 입자의 표면을 둘러쌀 수 있다. 예를 들어, 상기 연마 입자의 표면이 양전하를 띠는 경우에, 상기 음이온성 화합물의 일부는 정전기적 결합에 의해 상기 연마 입자의 표면을 둘러쌀 수 있다. 또한, 상기 양이온성 화합물의 일부는 상기 연마 입자의 표면을 둘러싸는 상기 음이온성 화합물을 둘러쌀 수 있다. 이에 따라, 표면에 양전하를 갖는 연마 입자 복합체가 형성될 수 있다. 이러한 연마 입자 복합체는, 산화막에 대한 연마율을 보다 개선할 수 있다.
산화막을 연마하기 위한 반도체 장치의 제조 공정에서, 산화막에 대해 높은 선택비를 가지며 높은 연마율을 갖는 화학적 기계적 연마용 슬러리가 사용될 수 있다. 그러나, 이러한 화학적 기계적 연마용 슬러리는, 단차가 적은 영역에서 평탄도를 조절하기 어렵고, 연마 후 산화막에 디싱(dishing) 및 스크래치를 발생시키는 문제점이 있다. 이러한 문제는 화학적 기계적 연마 공정을 이용하여 제조되는 반도체 장치에 쇼트(short)와 같은 다양한 불량을 야기할 수 있다.
그러나, 본 발명의 기술적 사상의 몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 높은 산화막 대 반도체막 연마 선택비 및 높은 연마율을 가지며, 디싱 및 스크래치를 현저히 개선할 수 있다.
구체적으로, 상기 양이온성 화합물의 일부는 음전하를 띠는 산화막의 표면에 흡착되어, 상기 연마 입자에 의한 과도한 연마로부터 산화막의 표면을 보호할 수 있다. 예를 들어, SiO2를 포함하는 산화막의 표면은 전기음성도가 큰 산소 원자(O)에 의해 음전하를 띨 수 있다. 상기 양이온성 화합물의 일부는 이러한 산화막의 표면에 정전기적으로 흡착되어 산화막의 표면을 보호할 수 있고, 이에 따라 디싱 및 스크래치의 발생을 최소화할 수 있다.
또한, 상기 비이온성 화합물은 반도체막에 흡착되어 상기 연마 입자로부터 반도체막을 보호할 수 있다. 예를 들어, 폴리에테르아민은 SiGe를 포함하는 반도체막과 소수성 상호작용(hydrophobic interation)에 의해 흡착되어, 상기 연마 입자로부터 반도체막을 보호할 수 있다. 이에 따라, 상기 연마 입자에 의한 반도체막의 연마가 효과적으로 억제될 수 있고, 산화막 대 반도체막 연마 선택비가 향상될 수 있다.
몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 있어서, 상기 연마 입자 0.1 내지 10 중량%, 상기 양이온성 화합물 0.001 내지 6 중량%, 상기 비이온성 화합물 0.001 내지 1 중량%를 포함할 수 있다.
상기 연마 입자의 함량이 0.1 중량% 미만인 경우에, 화학적 기계적 연마 공정에서 충분한 연마율이 확보되지 못할 수 있다. 상기 연마 입자의 함량이 10 중량%를 초과하는 경우에, 화학적 기계적 연마 공정에 의한 디싱 및 스크래치가 과도하게 유발될 수 있다.
상기 양이온성 화합물의 함량이 0.001 중량% 미만인 경우에, 연마 대상인 산화막의 디싱 및 스크래치가 충분히 개선되지 못할 수 있다. 상기 연마 입자의 함량이 6 중량%를 초과하는 경우에, 상기 화학적 기계적 연마용 슬러리 조성물의 분산 안정성이 저하될 수 있다.
바람직하게는, 상기 제1 양이온성 화합물의 함량은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 대하여, 0.01 중량% 내지 5 중량%일 수 있다. 또한, 상기 제2 양이온성 화합물의 함량은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 대하여, 0.001 중량% 내지 1 중량%일 수 있다.
상기 비이온성 화합물의 함량이 0.001 중량% 미만인 경우에, 산화막 대 반도체막 연마 선택비가 충분히 높지 않을 수 있다. 상기 비이온성 화합물의 함량이 1 중량%를 초과하는 경우에, 충분한 연마율이 확보되지 못할 수 있고, 디싱 및 스크래치가 과도하게 유발될 수 있다.
이하에서, 하기 실시예 및 비교예를 참조하여, 본 발명의 기술적 사상을 구체적으로 설명한다. 하기 실시예들은 본 발명의 기술적 사상을 설명하기 위한 것일 뿐이고, 본 발명의 기술적 사상이 이들에 제한되는 것은 아니다.
[실시예 1]
연마 입자로서 입자 크기가 100 nm인 세리아 5 중량%, 제1 양이온성 화합물로서 아르기닌 0.1 중량%, 제2 양이온성 화합물로서 아세트산 0.07 중량%, 비이온성 화합물로서 4, 7, 10-trioxamidecane-1, 13-diamine (TTD) 0.01 중량%를 혼합하여, 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
[비교예 1]
실시예 1에서, 비이온성 화합물을 사용하지 않은 것을 제외하고는, 실시예 1과 동일하게 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
[비교예 2]
실시예 1에서, 제1 양이온성 화합물 및 제2 양이온성 화합물을 사용하지 않은 것을 제외하고는, 실시예 1과 동일하게 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
실시예 1, 비교예 1 및 비교예 2의 제1 양이온성 화합물의 함량, 제2 양이온성 화합물의 함량, 비이온성 화합물의 함량, 연마율(removal rate), 산화막 대 반도체막 연마 선택비, 및 디싱(dishing) 발생량 값을 하기 표 1에 나타내었다.
중량% 연마율
(Å/min)		 연마 선택비 디싱
(Å)
제1 양이온성 화합물 제2 양이온성 화합물 비이온성 화합물
실시예1 0.1 0.07 0.01 4632 24:1 145
비교예1 0.1 0.07 0 4510 15:1 168
비교예2 0 0 0.01 4310 7:1 650
[연마 조건]
1. 연마기: AP-300 (CTS 社)
2. 패드: K7 (Rohm&Hass 社)
3. 연마 시간: 60 s
4. 플레이튼 RPM (platen RPM): 87 rpm
5. 헤드 RPM (head RPM): 93 rpm
6. 유량 (flow rate): 300 ml/min
7. 연마 대상: NPW (Non-Patterned Wafer; SiGe 3000 Å, TEOS 20000 Å), 패턴 웨이퍼 (SiGe 3000 Å, SiO2 6,500 Å 내지 6,700 Å)
상기 연마 조건에 기초하여, 연마율, 산화막 대 반도체막 연마 선택비, 및 디싱 발생량을 측정하였다.
상기 표 1에 나타나는 바와 같이, 실시예 1 및 비교예 1을 비교하면, 비이온성 화합물을 사용하는 실시예 1에서 산화막 대 반도체막 연마 선택비가 현저히 상승함을 알 수 있다.
또한, 실시예 1 및 비교예 2를 비교하면, 양이온성 화합물을 사용하는 실시예 1에서 디싱 발생량이 현저히 감소함을 알 수 있다.
이하에서, 하기 실시예 및 비교예를 참조하여, 본 발명의 기술적 사상을 더 구체적으로 설명한다. 하기 실시예들은 본 발명의 기술적 사상을 설명하기 위한 것일 뿐이고, 본 발명의 기술적 사상이 이들에 제한되는 것은 아니다.
[실시예 2]
실시예 1에서, 비이온성 화합물의 함량을 0.03 중량%로 변경한 것을 제외하고는, 실시예 1과 동일하게 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
[비교예 3]
실시예 1에서, 비이온성 화합물의 함량을 0.0005 중량%로 변경한 것을 제외하고는, 실시예 1과 동일하게 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
[비교예 4]
실시예 1에서, 비이온성 화합물의 함량을 1.2 중량%로 변경한 것을 제외하고는, 실시예 1과 동일하게 화학적 기계적 연마용 슬러리 조성물을 제조하였다.
실시예 1, 실시예 2, 비교예 3 및 비교예 4의 비이온성 화합물의 함량, 연마율, 산화막 대 반도체막 연마 선택비, 및 디싱 발생량 값을 하기 표 2에 나타내었다.
비이온성 화합물(중량%) 연마율(Å/min) 연마 선택비 디싱(Å)
실시예1 0.01 4632 24:1 145
실시예2 0.03 4703 25:1 142
비교예3 0.0005 4570 15:1 164
비교예4 1.2 2850 10:1 680
상기 표 2에 나타나는 바와 같이, 실시예 1 및 실시예 2는 4000 Å/min 이상의 높은 연마율 및 20:1 이상의 높은 산화막 대 반도체막 연마 선택비를 가짐과 동시에, 200 Å 이하의 낮은 디싱 발생량을 가짐을 알 수 있다.
구체적으로, 실시예 1, 실시예 2 및 비교예 3을 비교하면, 비이온성 화합물의 함량이 0.001 중량% 이상인 경우에, 산화막 대 반도체막 연마 선택비가 현저히 상승함을 알 수 있다.
또한, 실시예 1, 실시예 2 및 비교예 4를 비교하면, 비이온성 화합물의 함량이 1 중량% 이하인 경우에, 연마율이 현저히 상승하고, 디싱 발생량이 현저히 감소함을 알 수 있다.
이하에서, 도 1 내지 도 7을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법에 대해 설명한다.
도 1 내지 도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 1를 참조하면, 반도체 패턴(110)을 제공한다. 예를 들어, 기판(100) 상에 복수의 트렌치(T1)를 포함하는 반도체 패턴(110)을 제공할 수 있다.
기판(100)은 제1 영역(I) 및 제2 영역(II)을 포함할 수 있다. 제1 영역(I)은 예를 들어, 비휘발성 메모리가 형성되는 메모리 셀 영역일 수 있다. 또한, 제2 영역(II)은 예를 들어, 메모리 셀 영역의 동작에 필요한 회로 소자들이 배치되는 주변 회로 영역일 수 있다.
반도체 패턴(110)은 기판(100)의 제1 영역(I) 상에 형성될 수 있다. 반도체 패턴(110)은 트랜지스터 또는 도전성 배선 등을 포함하는 다층의 구조물일 수 있다. 반도체 패턴(110)은 반도체 물질 또는 도전성 물질을 전기적으로 절연하거나, 반도체 물질 또는 도전성 물질을 덮는 절연 물질 라이너를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 반도체 패턴(110)은 요구되는 반도체 장치에 따라 다양한 구조를 가질 수 있다.
반도체 패턴(110)은 반도체막을 포함할 수 있다. 예를 들어, 반도체 패턴(110)은 실리콘 게르마늄막을 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 반도체 패턴(110)은 실리콘막, 갈륨 비소막 등의 다른 반도체막을 포함할 수도 있다. 반도체 패턴(110)은 예를 들어, 실리콘나이트라이드(SiN)을 포함할 수도 있다.
도 1 및 도 2를 참조하면, 반도체 패턴(110) 상에 제1 층간 절연막(120)을 형성한다. 제1 층간 절연막(120)은 반도체 패턴(110) 내의 트렌치(T1)를 채우도록 형성될 수 있다. 이에 따라, 반도체 패턴(110)은 제1 층간 절연막(120)에 의해 분리될 수 있다.
제1 층간 절연막(120)은 예를 들어, 화학 기상 증착(CVD; Chemical Vapor Deoosition) 공정에 의해 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(120)은 산화막을 포함할 수 있다. 제1 층간 절연막(120)은 예를 들어, SiO2(Silicon oxide)막, HDP(High Density Plasma)막, USG(Undoped Silicate Glass)막, SiOF(Silicon Oxide Fluoride)막, SOG(Spin on Glass)막, SROX(Silicon Rich Oxide)막, TEOS(Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho silicate)막, PSG(Phosphorus Silicate Glass)막, BPSG(Boro Phosphorus Silicate Glass)막 또는 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 3을 참조하면, 제1 화학적 기계적 연마 공정(P1)을 이용하여, 반도체 패턴(110)의 상면이 노출될 때까지 제1 층간 절연막(120)의 상면을 평탄화한다. 이에 따라, 제1 층간 절연막 패턴(120')이 형성될 수 있다.
제1 화학적 기계적 연마 공정(P1)에 의해, 제1 층간 절연막 패턴(120')의 상면은 디싱을 포함할 수 있다. 이러한 디싱은 반도체 패턴(110) 간의 간격이 이격될수록 심화될 수 있다. 예를 들어, 도시된 것처럼, 제2 영역(II) 상에 형성된 제1 층간 절연막 패턴(120')에 제1 디싱(D1)이 형성될 수 있다.
제1 화학적 기계적 연마 공정(P1)은, 본 발명의 기술적 사상의 몇몇 실시예에 따른 화학적 기계적 연마용 슬러리 조성물을 이용한다. 예를 들어, 제1 화학적 기계적 연마 공정(P1)은, 아미노산, 폴리알킬렌글리콜, 글루코사민류 화합물이 결합된 고분자 다당체, 아민기를 포함하는 고분자로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 제1 양이온성 화합물, 유기산을 포함하는 제2 양이온성 화합물, 및 폴리에테르아민을 포함하는 비이온성 화합물하는 화학적 기계적 연마용 슬러리 조성물을 이용할 수 있다.
이에 따라, 제1 화학적 기계적 연마 공정(P1)은 높은 연마율을 확보할 수 있으므로, 반도체 장치 제조 공정의 생산성을 향상시킬 수 있다. 또한, 제1 화학적 기계적 연마 공정(P1)은 높은 산화막 대 반도체막 연마 선택비 및 낮은 디싱 발생량을 나타내므로, 제1 층간 절연막 패턴(120')의 평탄도를 개선할 수 있다. 즉, 제1 화학적 기계적 연마 공정(P1)은 제1 디싱(D1)의 발생을 최소화할 수 있다.
도 4를 참조하면, 반도체 패턴(110) 및 제1 층간 절연막 패턴(120') 상에 제2 층간 절연막(200)을 형성한다.
제2 층간 절연막(200)은 제2 디싱(D2)을 포함할 수 있다. 제2 층간 절연막(200)은 제1 층간 절연막 패턴(120') 상에 형성되므로, 제1 디싱(D1) 상에 제2 디싱(D2)이 형성될 수 있다. 그러나, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법은, 제1 화학적 기계적 연마 공정(P1)을 이용하므로, 제1 디싱(D1)의 발생을 최소화하여 제2 디싱(D2)의 발생을 최소화할 수 있다. 몇몇 실시예에서, 제2 디싱(D2)은 발생하지 않을 수도 있다.
제2 층간 절연막(200)은 예를 들어, 화학 기상 증착(CVD) 공정 등에 의해 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 층간 절연막(200)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
도 5를 참조하면, 제2 층간 절연막(200) 내에 복수의 컨택홀(T2)을 형성한다.
각각의 컨택홀(T2)을 형성하는 것은 예를 들어, 건식 식각 공정을 이용할 수 있다. 구체적으로, 제2 층간 절연막(200) 상에 마스크 패턴을 형성할 수 있다. 마스크 패턴은 각각의 컨택홀(T2)이 형성될 영역을 노출할 수 있다. 이어서, 마스크 패턴에 의해 노출된 부분을 식각하여, 제2 층간 절연막(200) 내에 복수의 컨택홀(T2)을 형성할 수 있다.
각각의 컨택홀(T2)은 후술하는 도전막 패턴(도 7의 210')이 형성될 공간을 제공하기 위한 것이다. 이에 따라, 각각의 컨택홀(T2)은 요구되는 도전막 패턴(210')에 따라 다양한 형상을 가질 수 있다. 예를 들어, 각각의 컨택홀(T2)은 라인형 형상 또는 홀형 형상을 가질 수 있다. 즉, 복수의 컨택홀(T2)은 제2 층간 절연막(200)을 관통하여 반도체 패턴(110)의 적어도 일부를 노출하도록 형성될 수 있다.
도 6을 참조하면, 반도체 패턴(110) 및 제2 층간 절연막(200) 상에 도전막(210)을 형성한다.
도전막(210)을 형성하는 것은 예를 들어, 화학 기상 증착(CVD; Chemical Vapor Deposition) 공정, 도금 공정 또는 물리적 기상 증착(PVD; Physical Vapor Deposition) 공정에 의해 형성될 수 있지만, 이에 제한되는 것은 아니다. 도전막(210)은 복수의 컨택홀(T2)을 채우도록 형성될 수 있다. 이에 따라, 도전막(210)은 반도체 패턴(110)과 접촉할 수 있다.
도전막(210)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타미늄(Ti), 코발트(Co) 또는 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 6 및 도 7을 참조하면, 제2 화학적 기계적 연마 공정(P2)을 이용하여, 제2 층간 절연막(200)의 상면이 노출될 때까지 도전막(210)의 상면을 평탄화한다. 이에 따라, 제2 층간 절연막(200)에 의해 분리되는 도전막 패턴(210')이 형성될 수 있다.
이 때, 제2 디싱(D2) 상에 도전성 잔류물(210a)이 남을 수 있다. 도전성 잔류물(210a)은, 제2 디싱(D2)에 의해 제2 화학적 기계적 연마 공정(P2)에서 미처 연마되지 못한 도전막(210)의 일부일 수 있다.
만일 제1 화학적 기계적 연마 공정(P1)이 수행되지 않으면, 제1 디싱(D1)이 과도하게 발생될 수 있고, 이에 따라 과도한 도전성 잔류물(210a)이 형성될 수 있다. 이러한 도전성 잔류물(210a)에 의해, 도전막 패턴(210')은 제2 층간 절연막(200)에 의해 완전히 분리되지 못할 수 있다. 결과적으로, 제조된 반도체 장치에 쇼트(short)와 같은 불량이 유발되어 반도체 장치의 신뢰성 및 수율이 저하될 수 있다.
그러나, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법은, 제1 화학적 기계적 연마 공정(P1)을 이용하므로, 제1 디싱(D1)의 발생을 최소화하여 도전성 잔류물(210a)의 형성을 최소화할 수 있다. 몇몇 실시예에서, 도전성 잔류물(210a)은 전혀 형성되지 않을 수도 있다. 이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치의 제조 방법은 반도체 장치의 신뢰성 및 수율을 개선할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 반도체 패턴
120: 제1 층간 절연막 120': 층간 절연막 패턴
200: 제2 층간 절연막 210: 도전막
210': 도전막 패턴 210a: 도전성 잔류물
T1: 트렌치 D1, D2: 디싱
T2: 컨택홀

Claims (10)

  1. 연마 입자;
    아미노산, 폴리알킬렌글리콜, 글루코사민류 화합물이 결합된 고분자 다당체, 아민기를 포함하는 고분자로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 제1 양이온성 화합물;
    유기산을 포함하는 제2 양이온성 화합물; 및
    폴리에테르아민(polyetheramine)을 포함하는 비이온성 화합물을 포함하는 화학적 기계적 연마용 슬러리 조성물.
  2. 제 1항에 있어서,
    상기 연마 입자는 표면에 양전하를 갖는 화학적 기계적 연마용 슬러리 조성물.
  3. 제 1항에 있어서,
    상기 제1 양이온성 화합물의 함량은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 대하여, 0.01 중량% 내지 5 중량%인 화학적 기계적 연마용 슬러리 조성물.
  4. 제 1항에 있어서,
    상기 유기산은, 젖산, 아세트산, 시트르산, 말산, 말레산, 말론산, 니트릴로트리아세트산, 피콜리닉산, 니코틴산, 이소니코틴산, 퓨자릭산, 디니코틴산, 디피코니릭산, 루티디닉산, 퀴노릭산, 글루탐산, 알라닌, 글리신, 시스틴, 히스티딘, 아스파라긴, 구아니딘, 히드라진, 포름산, 아세트산, 벤조산, 옥살산, 숙신산, 트리카발산, 타르타르산, 아스파트산, 글루타르산, 아디프산, 수베르산, 푸마르산, 프탈산, 피리딘카르복실산으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 화학적 기계적 연마용 슬러리 조성물.
  5. 제 1항에 있어서,
    상기 제2 양이온성 화합물의 함량은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 대하여, 0.001 중량% 내지 1 중량%인 화학적 기계적 연마용 슬러리 조성물.
  6. 제 1항에 있어서,
    상기 비이온성 화합물의 함량은, 상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 대하여, 0.001 중량% 내지 1 중량%인 화학적 기계적 연마용 슬러리 조성물.
  7. 제 1항에 있어서,
    상기 폴리에테르아민은, 단량체로 에틸렌 옥사이드 또는 프로필렌 옥사이드 중 적어도 어느 하나를 포함하는 화학적 기계적 연마용 슬러리 조성물.
  8. 제 1항에 있어서,
    상기 폴리에테르아민은, 하기 화학식 1 내지 화학식 3으로 표시되는 화합물들로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 화학적 기계적 연마용 슬러리 조성물.
    [화학식 1]
    Figure pat00004

    [화학식 2]
    Figure pat00005

    [화학식 3]
    Figure pat00006
  9. 화학적 기계적 연마용 슬러리 조성물 100 중량%에 있어서,
    연마 입자 0.1 내지 10 중량%;
    양이온성 화합물 0.001 내지 6 중량%;
    폴리에테르아민을 포함하는 비이온성 화합물 0.001 내지 1 중량%를 포함하는 화학적 기계적 연마용 슬러리 조성물.
  10. 트렌치를 포함하는 반도체 패턴을 제공하고,
    상기 반도체 패턴 상에, 상기 트렌치를 채우도록 층간 절연막을 형성하고,
    화학적 기계적 연마용 슬러리 조성물을 이용하여, 상기 반도체 패턴의 상면이 노출될 때까지 상기 층간 절연막을 연마하는 것을 포함하고,
    상기 화학적 기계적 연마용 슬러리 조성물은,
    상기 화학적 기계적 연마용 슬러리 조성물 100 중량%에 있어서,
    연마 입자 0.1 내지 10 중량%,
    양이온성 화합물 0.01 내지 10 중량%,
    폴리에테르아민을 포함하는 비이온성 화합물 0.001 내지 1 중량%를 포함하는 반도체 장치의 제조 방법.
KR1020170076462A 2017-06-16 2017-06-16 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법 KR20180137167A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170076462A KR20180137167A (ko) 2017-06-16 2017-06-16 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
US15/822,117 US20180362806A1 (en) 2017-06-16 2017-11-25 Chemical mechanical polishing slurry composition and method of fabricating semiconductor device using the same
CN201810615141.2A CN109135579A (zh) 2017-06-16 2018-06-14 化学机械抛光浆料组合物及使用其制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170076462A KR20180137167A (ko) 2017-06-16 2017-06-16 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180137167A true KR20180137167A (ko) 2018-12-27

Family

ID=64656771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170076462A KR20180137167A (ko) 2017-06-16 2017-06-16 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20180362806A1 (ko)
KR (1) KR20180137167A (ko)
CN (1) CN109135579A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634300B1 (ko) * 2017-11-30 2024-02-07 솔브레인 주식회사 연마용 슬러리 조성물 및 고단차 반도체 박막의 연마 방법
US10676647B1 (en) * 2018-12-31 2020-06-09 Cabot Microelectronics Corporation Composition for tungsten CMP

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444239B1 (ko) * 1999-11-22 2004-08-11 제이에스알 가부시끼가이샤 복합화 입자의 제조 방법, 이 방법에 의해 제조되는복합화 입자 및 이 복합화 입자를 함유하는 화학 기계연마용 수계 분산체, 및 화학 기계 연마용 수계 분산체의제조 방법
JP2005268665A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
US7585340B2 (en) * 2006-04-27 2009-09-08 Cabot Microelectronics Corporation Polishing composition containing polyether amine

Also Published As

Publication number Publication date
CN109135579A (zh) 2019-01-04
US20180362806A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
KR100655356B1 (ko) 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법
EP1724317B1 (en) Chemical mechanical polishing aqueous dispersion, chemical mechanical polishing method, and kit for preparing chemical mechanical polishing aqueous dispersion
US7560384B2 (en) Chemical mechanical polishing method
US8492276B2 (en) Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
US20090176372A1 (en) Chemical mechanical polishing slurry and semiconductor device manufacturing method
US20130186850A1 (en) Slurry for cobalt applications
US7700489B2 (en) Method of manufacturing a semiconductor device
TW201030831A (en) Chemical mechanical polishing composition and methods relating thereto
US20090078908A1 (en) Polishing liquid
US8431490B2 (en) Method of chemical mechanical polishing a substrate with polishing composition adapted to enhance silicon oxide removal
US7825028B2 (en) Method of manufacturing semiconductor device
TWI636129B (zh) 低缺陷化學機械硏磨組成物
JP2009267367A (ja) 半導体装置の製造方法
US10138395B2 (en) Abrasive particle-dispersion layer composite and polishing slurry composition including the same
KR101037526B1 (ko) 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20180137167A (ko) 화학적 기계적 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
US20040203252A1 (en) CMP slurry for nitride and CMP method using the same
KR102343437B1 (ko) 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
JP2006352096A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
KR20190063988A (ko) 연마용 슬러리 조성물
KR101197163B1 (ko) Ｃｍｐ슬러리
KR100560012B1 (ko) 반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법
KR101935965B1 (ko) Ild 연마 공정용 슬러리 조성물
KR101732421B1 (ko) 연마입자 및 그를 포함하는 연마 슬러리 조성물