KR20180130620A - Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same - Google Patents

Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same Download PDF

Info

Publication number
KR20180130620A
KR20180130620A KR1020170066025A KR20170066025A KR20180130620A KR 20180130620 A KR20180130620 A KR 20180130620A KR 1020170066025 A KR1020170066025 A KR 1020170066025A KR 20170066025 A KR20170066025 A KR 20170066025A KR 20180130620 A KR20180130620 A KR 20180130620A
Authority
KR
South Korea
Prior art keywords
semiconductor die
stress
flexible electronic
electronic device
flexible
Prior art date
Application number
KR1020170066025A
Other languages
Korean (ko)
Inventor
이원준
서승호
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Priority to KR1020170066025A priority Critical patent/KR20180130620A/en
Publication of KR20180130620A publication Critical patent/KR20180130620A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention relates to a flexible electronic device with reduced stress using a change in a shape of a semiconductor die and a fabrication method thereof. The flexible electronic device comprises: a flexible substrate; and a semiconductor die stacked on the flexible substrate. At least one edge unit of the semiconductor die is formed with a curved surface to reduce the stress. According to the present invention, the stress of the flexible electronic device may be effectively reduced by changing a shape of the semiconductor die in which the stress is most concentrated when the stress generates at the flexible electronic device by external force, wherein the shape is a form, a thickness, and a size.

Description

반도체 다이의 형상 변화를 이용하여 응력을 감소시킨 유연전자소자 및 그 제조방법{FLEXIBLE ELECTRONIC DEVICES WITH REDUCED STRESS USING SEMICONDUCTOR DIE SHAPE CHANGE AND FABRICATION METHOD THE SAME}TECHNICAL FIELD [0001] The present invention relates to a flexible electronic device having reduced stress using a change in shape of a semiconductor die, and a manufacturing method thereof. [0002]

본 발명은 유연전자소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 반도체 다이의 형상을 변화시켜 응력을 감소시킨 유연전자소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible electronic device and a manufacturing method thereof, and more particularly, to a flexible electronic device in which a shape of a semiconductor die is changed to reduce a stress and a manufacturing method thereof.

유연전자소자(Flexible Electronic Device)는 외부의 힘이 가해질 경우 파괴되지 않고 변형이 발생할 수 있는 전자소자를 말하는 것으로, 몸에 착용하거나 부착하여 사용하는 웨어러블 디바이스(Wearable device), 플렉서블 디스플레이(Flexible Display) 등의 발전과 함께 더욱 주목받고 있다. 유연전자소자는 변형이 형성된 상태로 사용되기도 하고, 때때로 변형이 반복되는 환경에서 사용될 수 있다. 여기서 변형은 굽힘(bending), 뒤틀림(twisting), 늘임(stretching) 등 다양한 형태의 변형일 수 있다.A flexible electronic device refers to an electronic device that can be deformed without being broken when an external force is applied. The flexible electronic device may be a wearable device, a flexible display, And has attracted much attention with the development of such. Flexible electronic devices can be used in a state where deformation is formed, and sometimes in an environment where deformation is repeated. The deformation may be various types of deformation such as bending, twisting, stretching, and the like.

유연전자소자에는 외부의 힘에 의해 쉽게 변형이 발생할 수 있도록 하기 위해 유연 패키징 기술이 적용되며, 통상 유연기판 위에 반도체 다이(Die)가 실장되고 그 위에 반도체 다이를 감싸는 몰드(Mold)가 형성된 구조를 가진다. 그런데, 유연전자소자가 외부의 힘에 의해 변형될 경우 유연전자소자의 내부에는 기계적 응력(stress)이 발생되며, 이러한 기계적 응력은 유연전자소자의 변형 및 파괴 또는 회로 동작오류 등의 문제를 야기할 수 있으므로, 유연전자소자를 설계함에 있어서는 응력에 대한 고려가 반드시 이루어져야 한다.In flexible electronic devices, flexible packaging technology is applied to easily deform by external force. In general, a semiconductor die is mounted on a flexible substrate, and a mold having a semiconductor die is formed thereon. I have. However, when the flexible electronic device is deformed by an external force, mechanical stress is generated inside the flexible electronic device, and such mechanical stress causes problems such as deformation and breakage of the flexible electronic device or circuit operation error Therefore, consideration of stress must be taken into consideration when designing a flexible electronic device.

유연전자소자에서 발생하는 응력은 굽힘, 뒤틀림, 늘임 등의 외력이 한가지 또는 복수개의 조합으로 인가되어 발생할 수 있다. 이러한 외력에 의해 유연전자소자에 변형이 발생하면 유연기판과 반도체 다이의 탄성계수 차이에 의해서 유연기판보다는 반도체 다이에 훨씬 큰 응력이 발생한다. 또한, 반도체 다이의 형상은 일반적으로 사각형의 형태이므로 변형 응력의 형태에 따라서는 다이의 에지(edge) 부분, 특히 모서리부에 응력이 집중 될 수 있다. 응력이 분산되지 않고 일부분에 집중되면 예상되는 파괴 수준보다 매우 쉽게 반도체 다이가 파손된다. 대한민국 등록특허 제10-1510625호 및 제10-1415489호에는 유연기판에 접착제, 접착필름 또는 보강판 등의 더미(dummy)를 추가하여 응력을 감소시키는 방법이 공지되어 있지만, 유연기판보다 응력이 더 집중되는 반도체 다이 자체의 응력을 감소시키기는 효과에는 한계가 있다는 문제가 있다.The stress generated in the flexible electronic device can be generated by applying one or a plurality of external forces such as bending, twisting, and stretching. When the flexible electronic device is deformed by such an external force, a large stress is generated in the semiconductor die rather than the flexible substrate due to the difference in elastic modulus between the flexible substrate and the semiconductor die. Further, since the shape of the semiconductor die is generally in the shape of a quadrangle, depending on the type of deformation stress, the stress can be concentrated on the edge portion, particularly, the corner portion of the die. If the stress is not dispersed and concentrated on a part, the semiconductor die breaks much more easily than the expected breakdown level. Korean Patent Nos. 10-1510625 and 10-1415489 disclose a method of reducing stress by adding a dummy such as an adhesive, an adhesive film, or a reinforcing plate to a flexible substrate. However, There is a problem that the effect of reducing the stress of the concentrated semiconductor die itself is limited.

KR 10-1510625.KR 10-1510625. KR 10-1415489.KR 10-1415489.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 외력에 의해 유연전자소자에 응력이 발생할 때 그 응력이 가장 집중되는 반도체 다이의 형상, 즉, 모양, 두께 및 크기를 변화시켜 응력을 효과적으로 감소시키는 유연전자소자 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art as described above, and it is an object of the present invention to provide a semiconductor die, in which stress is applied to a flexible electronic device by an external force, And an object thereof is to provide a flexible electronic device capable of effectively reducing stress and a method of manufacturing the same.

상기 기술적 과제를 달성하기 위한, 본 발명의 일 실시예에 따르면, 유연기판; 및 상기 유연기판에 적층되는 반도체 다이를 포함하는 유연전자소자로서, 상기 반도체 다이는 응력을 감소시키기 위해 상기 반도체 다이의 적어도 하나의 모서리부가 곡면으로 형성되는 것을 특징으로 하는 유연전자소자가 제공된다.According to an aspect of the present invention, Flexible substrate; And a semiconductor die stacked on the flexible substrate, wherein the semiconductor die is formed with a curved surface with at least one corner of the semiconductor die to reduce stress.

상기 기술적 과제를 달성하기 위한, 본 발명의 다른 일 실시예에 따르면, 유연기판; 및 상기 유연기판에 적층되는 반도체 다이; 를 포함하는 유연전자소자로서, 상기 반도체 다이는 항복응력 보다 낮은 응력을 가지도록 상기 반도체 다이의 두께를 조절하여 형성되는 것을 특징으로 하는 유연전자소자기 제공된다.According to another aspect of the present invention, there is provided a flexible substrate comprising: a flexible substrate; And a semiconductor die stacked on the flexible substrate; Wherein the semiconductor die is formed by adjusting a thickness of the semiconductor die so as to have a stress lower than a yield stress.

상기 기술적 과제를 달성하기 위한, 본 발명의 또 다른 일 실시예에 따르면, 유연기판에 적층되는 반도체 다이로서, 응력을 감소시키기 위해 상기 반도체 다이의 적어도 하나의 모서리부가 곡면으로 형성되는 것을 특징으로 하는 반도체 다이가 제공된다.According to another aspect of the present invention, there is provided a semiconductor die stacked on a flexible substrate, wherein at least one corner of the semiconductor die is formed into a curved surface to reduce stress. A semiconductor die is provided.

상기 기술적 과제를 달성하기 위한, 본 발명의 또 다른 일 실시예에 따르면, 유연전자소자 제조방법으로서, 반도체 다이의 적어도 하나의 모서리부를 곡면으로 형성시키는 단계; 상기 반도체 다이를 유연기판의 상부에 위치시키는 단계; 및 몰딩 공정을 통해 상기 반도체 다이를 감싸도록 몰드를 형성하는 단계를 포함하는 유연전자소자 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible electronic device, comprising: forming at least one corner of a semiconductor die into a curved surface; Positioning the semiconductor die on top of the flexible substrate; And forming a mold to surround the semiconductor die through a molding process.

이상과 같이, 본 발명에 따르면, 유연기판에 적층되는 반도체 다이의 모서리부를 곡면으로 형성시킴으로써 유연전자소자에 발생하는 응력을 감소시키는 효과가 있다.As described above, according to the present invention, the corner portion of the semiconductor die stacked on the flexible substrate is formed as a curved surface, thereby reducing the stress generated in the flexible electronic device.

또한, 반도체 다이의 두께나 크기를 조절함으로써 유연전자소자에 발생하는 응력을 감소시키는 효과가 있다.In addition, the thickness and size of the semiconductor die are controlled to reduce the stress generated in the flexible electronic device.

도 1은 유연전자소자의 구성을 나타내는 도면이다.
도 2는 유연전자소자에 뒤틀림 외력이 가해질 때 발생하는 응력의 분포를 나타내는 도면이다.
도 3은 반도체 다이의 굽힘에 따른 응력의 분포를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 다이의 형상을 나타내는 평면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 다이의 응력의 분포를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 다이의 응력의 분포를 나타내는 도면이다.1 is a view showing a configuration of a flexible electronic device.
Fig. 2 is a view showing a distribution of stress generated when a twisting external force is applied to a flexible electronic device. Fig.
3 is a view showing the distribution of stress due to the bending of the semiconductor die.
4 is a plan view showing the shape of a semiconductor die according to an embodiment of the present invention.
5 is a diagram showing the distribution of stresses in a semiconductor die according to an embodiment of the present invention.
6 is a diagram showing the distribution of stresses in a semiconductor die according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 하기의 설명에서는 본 발명의 실시예에 따른 동작을 이해하는데 필요한 부분만이 도시되고 설명되며 그 이외 부분의 도시와 설명은 본 발명의 요지를 흐리지 않도록 생략하였다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. In the following description, only parts necessary for understanding the operation according to the embodiment of the present invention are shown and described, and the other parts of the drawings and descriptions are omitted so as not to obscure the gist of the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

또한, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.In addition, terms and words used in the following description and claims should not be construed to be limited to ordinary or dictionary meanings, but are to be construed in a manner consistent with the technical idea of the present invention As well as the concept.

본 발명의 다양한 실시예들을 설명함에 있어, 대응되는 구성요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하여 설명하도록 한다. 본 발명의 실시예를 설명하기 위하여 참조하는 도면에서 구성요소의 크기나 선의 두께 등은 이해의 편의상 과장되게 표현되어 있을 수 있다. 또한, 본 발명에서 '상부', '하부'라는 표현은 상대적인 위치를 나타내는 표현일 뿐 중간에 다른 구성의 존재를 배제하는 것은 아니다.In describing the various embodiments of the present invention, corresponding elements are denoted by the same names and the same reference numerals. In order to explain the embodiments of the present invention, the size of components, the thickness of lines, and the like in the drawings referred to may be exaggerated for the sake of understanding. Also, in the present invention, the terms 'upper' and 'lower' are expressions indicating relative positions, and the present invention does not exclude the presence of other components in the middle.

도 1은 통상의 유연전자소자(1)의 구성을 개략적으로 나타내는 도면이다.Fig. 1 is a view schematically showing the configuration of a conventional flexible electronic device 1. As shown in Fig.

도 1(a)을 참조하면, 유연전자소자(1)는 유연기판(20) 및 반도체 다이(10)를 포함하여 구성될 수 있다. 유연전자소자(1)에는 외부의 힘에 의해 쉽게 변형이 발생할 수 있도록 하기 위해 유연 패키징 기술이 적용되며, 통상 유연기판(20) 위에 반도체 다이(10)가 적층(또는 실장)되고 그 위에 반도체 다이(10)를 감싸는 몰드(Mold, 30)가 형성된 구조를 가진다.1 (a), the flexible electronic device 1 can be configured to include a flexible substrate 20 and a semiconductor die 10. [ A flexible packaging technique is applied to the flexible electronic device 1 in order to easily cause deformation by an external force, and a semiconductor die 10 is usually laminated (or mounted) on a flexible substrate 20, And a mold 30 surrounding the substrate 10 is formed.

도 1(b)는 페이스-업(Face-up) 구조의 유연전자소자(1), 도 2(c)는 페이스-다운(Face-down) 구조의 유연전자소자의 개략적인 단면도이다. 도 2(b)의 페이스-업 구조의 유연전자소자(1)는, 상면에 유연기판측 전극이 형성된 유연기판(20), 상면에 소자형성층이 형성된 반도체 다이(10), 반도체 다이(10)를 감싸 보호하는 몰드(30)를 포함하여 이루어진다. 반도체 다이(30) 상면에 형성된 반도체 다이측 전극은 와이어를 통해 유연기판측 전극과 전기적으로 연결된다.Fig. 1 (b) is a schematic sectional view of a flexible electronic device 1 of a face-up structure and Fig. 2 (c) is a schematic cross-sectional view of a flexible electronic device of a face-down structure. The flexible electronic device 1 of the face-up structure of Fig. 2 (b) is composed of a flexible substrate 20 having a flexible substrate side electrode formed on its upper surface, a semiconductor die 10 having an element- And a mold 30 for covering and protecting the mold 30. The semiconductor die side electrode formed on the upper surface of the semiconductor die 30 is electrically connected to the flexible substrate side electrode via a wire.

도1(c)의 페이스-다운 구조의 유연전자소자(1)는, 반도체 다이(10)의 소자형성층이 반도체 다이(10)의 하면, 즉 유연기판(20)과 대향하는 면에 형성되어, 구리 등의 금속물질로 이루어지는 범프(40)를 통해 유연기판(20)과 전기적으로 연결되도록 구성된다.The flexible electronic device 1 of the face-down structure of Fig. 1 (c) is formed by forming the element-formed layer of the semiconductor die 10 on the lower surface of the semiconductor die 10, And is electrically connected to the flexible substrate 20 through a bump 40 made of a metal material such as copper.

도 1은 각 구조를 개념적으로 도시한 도면으로, 도시되지 않은 다른 기능층들이 더 포함될 수 있다. 예를 들어, 도 2(b)의 페이스-업 구조의 유연전자소자(1)는, 유연기판(20)과 반도체 다이(10) 사이에 접착층(미도시)을 더 포함할 수 있고, 도 2(c)의 페이스-다운 구조의 유연전자소자(1)는 복수의 범프들(40) 사이 및 반도체 다이(10)와 유연기판(20) 사이 공간이 언더필(미도시) 물질로 충진되어 있을 수 있다.FIG. 1 is a view conceptually showing each structure, and it is possible to further include other functional layers not shown. For example, the flexible electronic device 1 of the face-up structure of Fig. 2 (b) may further include an adhesive layer (not shown) between the flexible substrate 20 and the semiconductor die 10, the flexible electronic device 1 of the face-down structure of FIG. 4C may have a space between the plurality of bumps 40 and a space between the semiconductor die 10 and the flexible substrate 20 filled with underfill (not shown) have.

또한, 도 1의 반도체 다이(10)는 유연기판(20)에 적어도 일부분이 내장되는 임베디드(Embedded) 형태로 구현될 수도 있다. 예를 들어, 도 1(b)의 페이스-업 구조의 유연전자소자(1)는 반도체 다이(10)의 적어도 일부분이 유연기판(20)에 내장된 형태일 수 있으며, 반도체 다이(30)의 소자형성층만 노출된 상태로 유연기판(20)에 내장될 수 있다. 이 경우, 도 2(b)에 도시된 와이어는 반도체 다이(10)와 유연기판(20)을 전기적으로 연결하는 배선으로 대체될 수 있으며, 몰드(30)는 유연기판(20)과 동일한 소재로 형성될 수 있다.In addition, the semiconductor die 10 of FIG. 1 may be embodied such that at least a portion of the semiconductor die 10 is embedded in the flexible substrate 20. For example, the flexible electronic device 1 of the face-up structure of FIG. 1 (b) can be in the form of at least a portion of the semiconductor die 10 embedded in the flexible substrate 20, Only the element forming layer can be embedded in the flexible substrate 20 in an exposed state. In this case, the wire shown in FIG. 2 (b) can be replaced with a wiring for electrically connecting the semiconductor die 10 and the flexible substrate 20, and the mold 30 is made of the same material as the flexible substrate 20 .

도 2(a)는 유연전자소자(1)에 외력이 가해지는 경우를 나타내는 개념도이고, 도 2(b)는 뒤틀림이 가해질 때 유연전자소자(1)에서 발생하는 응력의 분포를 나타내는 시뮬레이션 결과 그래프이다.Fig. 2 (a) is a conceptual diagram showing a case where an external force is applied to the flexible electronic element 1. Fig. 2 (b) is a graph showing a simulation result graph showing a distribution of stresses occurring in the flexible electronic element 1 when a twist is applied. to be.

일반적으로 유연전자소자(1)에 적용된 반도체 다이(10)는 두께를 얇게 가공하여 유연성을 증가시켰지만 다이(10)의 두께, 크기 및 형상에 따라 외력에 의한 파괴 여부가 변화한다. 굽힘 변형의 경우는 굽힘 반경의 크기에 따라 다이(10)에 인가되는 응력이 변화하고 뒤틀림 변형의 경우 뒤틀림 각도의 크기에 따라 다이(10)에 인가되는 응력이 변화한다. 그리고 굽힘 및 뒤틀림 변형이 혼합되면 다이(10)에 인가되는 응력도 변화한다.Generally, the semiconductor die 10 applied to the flexible electronic device 1 has a reduced thickness to increase the flexibility, but depending on the thickness, size and shape of the die 10, whether or not the semiconductor die 10 is damaged by an external force changes. In the case of the bending deformation, the stress applied to the die 10 varies according to the size of the bending radius, and in the case of the twist deformation, the stress applied to the die 10 varies according to the degree of the twist angle. And the stress applied to the die 10 also changes when the bending and warping strains are mixed.

도 2(a)를 참조하면, 유연전자소자(1)에 다양한 외력 중의 하나로서 뒤틀림이 가해지는 경우를 예시로 나타내는 개념도로서, 도시된 화살표의 방향으로 외력이 가해지는 경우이다. 4개의 화살표 방향으로 외력이 가해지면 유연전자소자(1)는 뒤틀어지게 되는데, 이 때 발생하는 외력의 분포를 시뮬레이션하여 나타낸 결과 그래프가 도 2(b)에 도시되어 있다.Referring to Fig. 2 (a), this is a conceptual diagram showing an example in which the flexible electronic element 1 is warped as one of various external forces, and an external force is applied in the direction of the arrow shown. When an external force is applied in the direction of the four arrows, the flexible electronic device 1 is distorted. A graph showing the result of simulating the distribution of the external force generated at this time is shown in FIG. 2 (b).

도 2(b)를 참조하면, 뒤틀림 변형을 하는 유연전자소자(1)에서의 응력은, 유연기판(20) 보다는 사각형 형태의 반도체 다이(10)에서 훨씬 크게 발생하고, 반도체 다이(10) 내에서도 모서리부에 집중되어 발생함을 확인할 수 있다. 이렇게 집중된 응력으로 인하여 다이(10)는 쉽게 파손될 뿐만 아니라, 다이(10)의 모서리부와 접합되어 있는 몰드의 모서리부, 언더필의 모서리 부분 그리고 응력이 집중된 모서리부 아래에 위치한 범프에 영향을 주어 파손될 수 있다. 따라서 반도체 다이(10)의 모서리에 집중된 응력을 감소시켜서 다이(10) 및 주변 부속품의 기계적/전기적 신뢰성을 확보 할 수 있는 설계기술이 필요하다. 종래의 기술은 주로 유연기판(20)에 더미를 추가하는 기술을 사용하여 응력을 감소시키지만, 보다 근본적으로는 도 2(b)의 응력 분포에서 확인할 수 있듯이 반도체 다이(10)에 집중되는 응력을 감소시키는 방법이 필요하다.Referring to FIG. 2 (b), the stress in the flexible electronic device 1 which is subjected to the twist deformation occurs much more in the rectangular semiconductor die 10 than in the flexible substrate 20, And it can be confirmed that it occurs at the corner portion. This concentrated stress not only breaks the die 10 easily, but also damages the bumps that are located below the edges of the mold, the edge portions of the underfill, and the stressed edges, which are bonded to the edge portions of the die 10 . Therefore, there is a need for a design technique that can reduce the stress concentrated at the edges of the semiconductor die 10 to ensure mechanical / electrical reliability of the die 10 and peripheral accessories. The prior art technique reduces the stress mainly by adding a dummy to the flexible substrate 20, but more fundamentally reduces the stress concentrated on the semiconductor die 10, as can be seen from the stress distribution in Fig. 2 (b) There is a need for a method to reduce.

도 3은 반도체 다이(10)의 굽힘에 따른 응력의 분포를 나타내는 도면이다.3 is a view showing the distribution of the stress due to the bending of the semiconductor die 10. Fig.

도 3(a)를 참조하면, 유연전자소자(1)에 다양한 외력 중의 하나로서 굽힘이 가해지는 경우를 예시로 나타내는 개념도로서, 도시된 화살표의 방향으로 외력이 가해지는 경우이다. 2개의 화살표 방향으로 외력이 가해지며 반도체 다이(10)는 굽힘이 발생하는데, 이 때 발생하는 외력의 분포를 시뮬레이션하여 나타낸 결과 그래프가 도 3(b)에 도시되어 있다.3 (a) is a conceptual diagram showing an example in which bending is applied as one of various external forces to the flexible electronic element 1, in which an external force is applied in the direction of the arrow shown. An external force is applied in the direction of two arrows, and the semiconductor die 10 is bent, and the resultant graph showing the distribution of the external force generated at this time is shown in FIG. 3 (b).

도 3(b)를 참조하면, 굽힘 변형을 하는 반도체 다이(10)에서의 응력은, 사각형의 형상 특성 때문에 휘어진 중심부에서 응력(591 MPa)이 크게 발생하고, 휘어진 에지부에서 응력(697 MPa)이 가장 크게 발생함을 확인할 수 있다.Referring to Fig. 3 (b), stress in the semiconductor die 10 undergoing bending deformation has a large stress (591 MPa) at the bent central portion due to the rectangular shape characteristic, Is the largest.

도 4는 본 발명의 일 실시예에 따른 반도체 다이(10)의 형상을 나타내는 평면도이고, 도 5 및 도 6은 도 4의 형상에 따른 응력 분포를 나타내는 시뮬레이션 결과 그래프이다.FIG. 4 is a plan view showing the shape of the semiconductor die 10 according to an embodiment of the present invention, and FIGS. 5 and 6 are graphs of simulation results showing a stress distribution according to the shape of FIG.

상술한 바와 같이, 유연전자소자(1)에 외력이 가해지면, 반도체 다이(10)에 응력이 집중되고, 반도체 다이(10) 내에서도 에지부, 특히 모서리부에 응력이 집중됨을 확인하였다. 따라서, 이 결과에 기초하여 반도체 다이(10) 내에서 최대 응력을 감소시키거나 응력을 분산 시키기 것이 바람직하다.As described above, it has been confirmed that when an external force is applied to the flexible electronic element 1, stress is concentrated on the semiconductor die 10, and the stress is concentrated on the edge portion, particularly, the corner portion even in the semiconductor die 10. It is therefore desirable to reduce the maximum stress or disperse the stresses in the semiconductor die 10 based on this result.

도 4(a)를 참조하면, 통상의 반도체 다이의 형상으로서 사각형의 형상이고 모서리부(A)가 뾰죽하게 각진 모양을 띄고 있다.Referring to Fig. 4 (a), the shape of a typical semiconductor die is a quadrangular shape, and the corner portion A has a sharp and angular shape.

이에 비하여, 도 4(b)는 본 발명에 따른 반도체 다이(10)의 형상으로서, 반도체 다이(10)의 모서리부(B)가 뾰죽하거나 각진 형상이 아니고, 부드러운 곡면의 모양을 띄고 있다.On the other hand, FIG. 4 (b) shows the shape of the semiconductor die 10 according to the present invention, in which the edge portion B of the semiconductor die 10 is not a sharp or angular shape, but a smooth curved surface.

반도체 다이(10)의 모서리부는 웨이퍼에서 절단 또는 쏘잉을 하여 형성될 수 있는데, 유연전자소자(10)에 사용되는 반도체 다이(10)는 유연성을 증가시키기 위해 두께가 얇은 박막의 웨이퍼를 사용하기 때문에 레이저 등을 사용하여 정교하게 절단을 할 수 있으므로 모서리부를 곡면 형상(B)으로 쉽게 형성시킬 수 있다.The edge of the semiconductor die 10 may be formed by cutting or sawing at the wafer, since the semiconductor die 10 used in the flexible electronic device 10 uses a thin-film wafer to increase flexibility The edge can be easily formed into the curved shape B since it is possible to precisely cut using a laser or the like.

도 5를 참조하면, 도 4에 도시된 두 개의 반도체 다이(10)를 각각 포함하는 유연전자소자(1) 각각에 뒤틀림 외력을 가했을 때의 응력의 분포를 나타내는 시뮬레이션 그래프이다. 페이스-다운 구조의 유연전자소자(1)에 적용하였고 반도체 다이(10)의 크기는 2x2 mm이고, 두께는 50 um이고, 굽힘 반경은 10 mm이다.Referring to FIG. 5, there is shown a simulation graph showing the distribution of stress when a twisting external force is applied to each of the flexible electronic elements 1 each including the two semiconductor dies 10 shown in FIG. The structure of the semiconductor die 10 is 2x2 mm, the thickness is 50 μm, and the bending radius is 10 mm.

뒤틀림 변형에 의해 최대응력의 발생위치는 도 4(a)에 도시된 일반적인 사각형 반도체 다이에서는 다이의 모서리부이고(도 5(a) 참조) 그 크키는 604 MPa 이다(도 6 참조).The position of occurrence of the maximum stress due to the twist deformation is the corner portion of the die in the general square semiconductor die shown in Fig. 4A (see Fig. 5A), and the increase is 604 MPa (see Fig. 6).

도 4(b)에 도시된 것처럼 반도체 다이(10)의 모서리부가 곡면 형상인 경우에는, 최대응력의 발생 위치가 반대 끝단으로 이동하였고, 최대응력의 크기는 371 MPa로서 약 61.4% 감소하였다(도 6 참조). 이러한 대폭적인 감소에도 불구하고 실리콘 다이(10) 중심에서 발생한 응력의 크기는 두 가지 형상 모두에서 323 MPa로 동일하였다.When the edge of the semiconductor die 10 was curved as shown in FIG. 4 (b), the position of occurrence of the maximum stress was shifted to the opposite end, and the maximum stress was 371 MPa, which was about 61.4% 6). Despite this significant reduction, the magnitude of the stress generated at the center of the silicon die 10 was the same at 323 MPa in both shapes.

따라서, 본 실시예에 따르면, 반도체 다이(10)의 모서리부를 뾰죽하지 않게 곡면 형상으로 변화시키면, 응력이 분산되고 최대응력 발생 위치도 바뀌고, 최대 응력의 크기도 상당이 감소함을 확인할 수 있었다.Therefore, according to the present embodiment, it was confirmed that when the corner portion of the semiconductor die 10 is changed into a curved shape without spoiling, the stress is dispersed, the maximum stress generating position is changed, and the magnitude of the maximum stress is significantly reduced.

또한, 반도체 다이(10)의 두께를 조절하여 응력을 감소시킬 수 있다. 반도체 다이(10)는 굽힘 반경이 작을수록 굽힘 응력이 증가하는데, 실리콘의 항복응력(예를 들면, 700 MPa)을 초과하면 파괴된다. 따라서, 이러한 항복응력을 넘지 않도록 반도체 다이(10)의 두께를 조절함으로써 효과적으로 응력을 감소시킬 수 있다. 예를 들면, 유연전자소자(1)가 굽힘 반경이 작은 제품에 사용될 경우에는, 항복응력을 초과하지 않도록 다이(10)의 두께를 크게 함으로써 응력을 감소시킬 수 있다.In addition, the thickness of the semiconductor die 10 can be adjusted to reduce the stress. The smaller the bending radius, the greater the bending stress of the semiconductor die 10, which is destroyed when it exceeds the yield stress of silicon (e.g., 700 MPa). Therefore, it is possible to effectively reduce the stress by adjusting the thickness of the semiconductor die 10 so as not to exceed the yield stress. For example, when the flexible electronic element 1 is used for a product having a small bending radius, the stress can be reduced by increasing the thickness of the die 10 so as not to exceed the yield stress.

또한, 반도체 다이(10)의 크기를 조절하여 응력을 감소시킬 수 있다. 일반적으로 반도체 다이(10)에 발생하는 응력은 반도체 다이(10)의 크기가 작을수록 응력이 집중된다. 따라서, 유연전자소자(10) 내에서 허용이 되는 한 반도체 다이(10)의 크기를 크게 형성시킴으로써 응력을 감소시킬 수 있다.In addition, the size of the semiconductor die 10 can be adjusted to reduce the stress. Generally, the stress generated in the semiconductor die 10 is concentrated as the size of the semiconductor die 10 is smaller. Therefore, by increasing the size of the semiconductor die 10 as long as it is allowed in the flexible electronic device 10, the stress can be reduced.

이상과 같이, 본 실시예들에 의하면, 유연기판에 적층되는 반도체 다이의 모서리부를 곡면으로 형성시킴으로써 유연전자소자에 발생하는 응력을 감소시킬 수 있다.As described above, according to the embodiments, by forming the corner portion of the semiconductor die stacked on the flexible substrate with a curved surface, the stress generated in the flexible electronic device can be reduced.

또한, 반도체 다이의 두께나 크기를 조절함으로써 유연전자소자에 발생하는 응력을 감소시킬 수 있다.Also, by controlling the thickness and size of the semiconductor die, the stress generated in the flexible electronic device can be reduced.

이상에서와 같이, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, . Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

1: 유연전자소자
10: 반도체 다이
20: 유연기판
30: 몰드
40: 범프1: flexible electronic device
10: semiconductor die
20: flexible substrate
30: Mold
40: Bump

Claims (4)

유연기판; 및
상기 유연기판에 적층되는 반도체 다이;
를 포함하는 유연전자소자로서,
상기 반도체 다이는 응력을 감소시키기 위해 상기 반도체 다이의 적어도 하나의 모서리부가 곡면으로 형성되는 것을 특징으로 하는 유연전자소자.
Flexible substrate; And
A semiconductor die stacked on the flexible substrate;
A flexible electronic device comprising:
Wherein the semiconductor die is formed with a curved surface at least one corner of the semiconductor die to reduce stress.
유연기판; 및
상기 유연기판에 적층되는 반도체 다이;
를 포함하는 유연전자소자로서,
상기 반도체 다이는 항복응력 보다 낮은 응력을 가지도록 상기 반도체 다이의 두께를 조절하여 형성되는 것을 특징으로 하는 유연전자소자.
Flexible substrate; And
A semiconductor die stacked on the flexible substrate;
A flexible electronic device comprising:
Wherein the semiconductor die is formed by adjusting a thickness of the semiconductor die to have a stress lower than a yield stress.
유연기판에 적층되는 반도체 다이로서,
응력을 감소시키기 위해 상기 반도체 다이의 적어도 하나의 모서리부가 곡면으로 형성되는 것을 특징으로 하는 반도체 다이.
A semiconductor die stacked on a flexible substrate,
Wherein at least one corner of the semiconductor die is curved to reduce stress.
유연전자소자 제조방법으로서,
반도체 다이의 적어도 하나의 모서리부를 곡면으로 형성시키는 단계;
상기 반도체 다이를 유연기판의 상부에 위치시키는 단계; 및
몰딩 공정을 통해 상기 반도체 다이를 감싸도록 몰드를 형성하는 단계;
를 포함하는 유연전자소자 제조방법.
A method of manufacturing a flexible electronic device,
Forming at least one corner of the semiconductor die into a curved surface;
Positioning the semiconductor die on top of the flexible substrate; And
Forming a mold to surround the semiconductor die through a molding process;
Wherein the flexible electronic device is fabricated.
KR1020170066025A 2017-05-29 2017-05-29 Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same KR20180130620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170066025A KR20180130620A (en) 2017-05-29 2017-05-29 Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170066025A KR20180130620A (en) 2017-05-29 2017-05-29 Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same

Publications (1)

Publication Number Publication Date
KR20180130620A true KR20180130620A (en) 2018-12-10

Family

ID=64670308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170066025A KR20180130620A (en) 2017-05-29 2017-05-29 Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same

Country Status (1)

Country Link
KR (1) KR20180130620A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020091428A1 (en) 2018-10-30 2020-05-07 주식회사 엘지화학 Lithium secondary battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020091428A1 (en) 2018-10-30 2020-05-07 주식회사 엘지화학 Lithium secondary battery

Similar Documents

Publication Publication Date Title
US7329597B2 (en) Semiconductor chip and tab package having the same
TWI567892B (en) Chip on film package structure and package module
US20070034402A1 (en) Tape substrate, tape package and flat panel display using same
JP2011233854A (en) Wafer level semiconductor package and fabrication method thereof
TWI566356B (en) Package structure and manufacturing method thereof
JP2021048195A (en) Semiconductor device and method for manufacturing the same
JP2010177388A (en) Semiconductor device, and method of manufacturing the same
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JP4615282B2 (en) Manufacturing method of semiconductor package
JP2009064848A (en) Semiconductor apparatus
TW202025415A (en) Package stiffener for protecting semiconductor die
KR20170060372A (en) Flexible package using warped chip
KR20180130620A (en) Flexible electronic devices with reduced stress using semiconductor die shape change and fabrication method the same
JP6669104B2 (en) Semiconductor device
KR101846853B1 (en) Flexible circuit board having rigid dummy
JP2014013836A (en) Semiconductor device
KR101044008B1 (en) Flexible semiconductor package and method of manufacturing the same
JP4994757B2 (en) Semiconductor device manufacturing method, semiconductor wafer, and semiconductor device
US20140240949A1 (en) Substrate strip
JP4154306B2 (en) Manufacturing method of semiconductor device using rigid substrate
CN107492527B (en) Stacked semiconductor packages with compliant corners
JP2004140169A (en) Packaged semiconductor device
KR101716882B1 (en) Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof
KR101765461B1 (en) Bi-directionally flexible semiconductor package of strip type
JP2015056540A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application