KR20180118234A - 모듈러 스테이지들을 갖는 전력 컨버터 - Google Patents

Abstract

제 1 전압을 제 2 전압으로 변환하도록 협력하는 인덕턴스 및 스위치드-커패시터 네트워크를 포함하는 전력 컨버터를 제어하기 위한 장치는 컨트롤러, 스위치드-커패시터 네트워크에 연결하기 위한 스위치드-커패시터 단자 및 스위치를 특징으로 한다. 이들 중 적어도 하나는 스위치드-커패시터 단자에 연결된다.

Description

모듈러 스테이지들을 갖는 전력 컨버터

본 출원은, 미국 가출원 제 62/310,235 호의 우선권 주장 일자인 2016 년 3 월 18 일에 대한 이익을 주장한다. 또한, 본 출원은, 2011 년 5 월 5 일자로 출원된 미국 가출원 제 61/482,838 호; 2011 년 10 월 18 일자로 출원된 미국 가출원 제 61/548,360 호; 및 2011 년 12월 19일자로 출원된 미국 가출원 제 61/577,271 호의 우선권 주장 일자의 이익을 주장하는 2012 년 5 월 4 일자로 출원된 국제 출원 제 PCT/US2012/036455 호의 계속 출원인 현재 미국 특허 제 8,860,396 호인, 2013 년 2 월 20 일자로 출원된 미국 출원 제 13/771,904 호의 계속 출원인 2014 년 10 월 14 일자로 출원된 미국 출원 제 14/513,747 호에 대한 우선권을 주장하는 2016 년 4 월 26 일자로 출원된 제 15/138,692 호의 35 USC 120 조항 하의 일부-계속 출원이다. 이러한 출원들의 내용은 그에 의해 그 전체가 인용에 의해 포함된다.

본 발명은 전력 공급원들, 특히 전력 컨버터들에 관한 것이다.

많은 전력 컨버터들은, 예를 들어, 휴대용 전자 장치 및 소비자 전자 기기에 전력을 공급하기 위해 사용되는, 스위치들 및 하나 이상의 커패시터들을 포함한다. 스위치-모드 전력 컨버터들은 에너지 저장 소자들(energy storage elements)(즉, 인덕터들 및 커패시터들)을 스위치 네트워크를 사용하여 다른 전기적 구성으로 스위칭함으로써 출력 전압 또는 전류를 레귤레이팅한다.

스위치드-커패시터 컨버터들(Switched-capacitor converters)은 에너지를 전달하기 위해 주로 커패시터들을 사용하는 스위치 모드 전력 컨버터들이다. 이들 컨버터들은 다른 토폴로지의 상태를 통해 커패시터의 네트워크를 순환시키기 위해 스위치들을 사용하여 입력으로부터 출력으로 에너지를 전달한다. "차지 펌프(charge pump)"로 알려진, 이 유형의 공통 컨버터는 플래시 메모리들 및 다른 재프로그래밍 가능한 메모리들에 고전압들을 생성시키는데 일반적으로 사용된다. 또한, 차지 펌프들은 한 소자를 다른 소자로 변환시키는 핵의 강력한 힘(nuclear strong force)을 극복하는 데 사용되어 왔다.

스위치드-커패시터 컨버터에서, 커패시터들 및 스위치들의 수는 변환 비가 증가함에 따라 증가한다. 스위치 네트워크 내의 스위치들은 일반적으로 트랜지스터들로 구현되는 액티브 소자들이다. 스위치 네트워크는 단일 또는 다중 모놀리식 반도체 기판들 상에 집적될 수 있거나 개별 소자를 사용하여 형성될 수 있다. 더욱이, 전력 컨버터의 각 스위치는 통상 고전류를 전달하기 때문에, 병렬로 연결된 다수의 더 작은 스위치들로 구성될 수 있다.

통상적인 DC-DC 컨버터는 전압 변환 및 출력 레귤레이션을 수행한다. 이것은 통상적으로 벅 컨버터와 같은 단일 스테이지 컨버터에서 행해진다. 그러나, 이들 2개의 기능을 2개의 특수화된 스테이지, 즉 스위칭 네트워크와 같은, 변환 스테이지와, 레귤레이팅 회로와 같은, 별도의 레귤레이션 스테이지로 분리하는 것이 가능하다. 변환 스테이지는 하나의 전압을 다른 전압으로 변환하는 반면, 레귤레이션 스테이지는 변환 스테이지의 전압 및/또는 전류 출력이 원하는 특성을 유지하도록 보장한다.

일 양상에서, 본 발명은 제 1 전압을 제 2 전압으로 변환하도록 연결된 인덕턴스 및 스위치드-커패시터 네트워크를 갖는 전력 컨버터를 제어하는 장치를 특징으로 한다. 이러한 장치는 스위치드-커패시터 네트워크에 연결하기 위한 스위치드-커패시터 단자를 포함하고, 스위치 중 적어도 하나는 스위치드-커패시터 단자에 연결된다. 장치는 또한 레귤레이팅 회로 및 스위치들 모두에 연결된 컨트롤러를 포함한다. 컨트롤러의 구조는 인덕턴스 및 스위치드-커패시터 네트워크가 협력하여 제 1 전압을 제 2 전압으로 변환시키도록 한다. 일부는 아니지만 모든 실시 예에서, 인덕턴스는 레귤레이팅 회로의 구성 요소(constituent)이다.

일부 실시 예들에서, 전력 컨버터는, 제 1 노드에서 만나는 제 3 다이오드의 캐소드 및 제 2 노드의 애노드, 제 2 노드에서 만나는 제 1 및 제 2 다이오드들의 캐소드들, 제 3 노드에서 만나는 제 1 다이오드의 애노드 및 제 4 다이오드의 캐소드, 및 제 4 노드에서 만나는 제 3 및 제 4 다이오드들의 애노드들을 갖는, 제 1, 제 2, 제 3, 및 제 4 다이오드를 포함한다. 이러한 실시 예에서, 제 1 및 제 3 노드는 AC 소스에 연결되도록 구성되고, 제 2 및 제 4 노드는 전력 컨버터에 연결된다.

일부 실시 예들에서, 컨트롤러는 제 1 제어 회로 및 제 2 제어 회로를 포함하고, 제 1 및 제 2 제어 회로들은 서로 격리되어 있다. 일부 실시 예들에서, 제어 회로는 서로에 대해 갈바닉 격리 상태에 있다. 또한, 제 1 및 제 2 제어 회로들이 서로 자기적으로 격리되는 것, 서로 전기적으로 격리되는 것, 서로 유도적으로 격리되는 것 등이 실시 예 중 하나이다.

또한, 실시 예들은 또한 컨트롤러가 제 1 제어 회로 및 제 2 제어 회로를 갖는 것들을 포함하고, 제 1 및 제 2 제어 회로들은 서로 격리되어 있지만, 전자기파를 통해, 광학적으로, 음파를 통해, 기계적으로, 정적 및 준 정적 전기 및/또는 자기 장을 통해, 통신할 수 있게 하는 부가적인 구조를 갖는다.

다른 실시 예들은 적어도 하나의 집적 회로를 포함한다. 이들 실시 예는 제어가 동일한 집적 회로의 일부인 제 1 제어 회로 및 제 2 제어 회로를 갖는 것들을 포함한다. 2 이상의 집적 회로를 갖는 실시 예들에서, 컨트롤러의 제 1 및 제 2 제어 회로들이 집적 회로 중 다른 집적 회로에 있는 실시 예가 존재한다.

컨트롤러가 제 1 및 제 2 제어 회로들을 갖는 실시 예들 중, 2개의 제어 회로는, 제 1 전압과 제 1 전압보다 낮은 제 2 전압 사이의 전압 차인 제 1 제어 신호와, 제 3 전압과 제 3 전압보다 낮고 제 2 전압과 다른 제 4 전압 사이의 전압 차인 제 2 제어 신호를 갖는, 대응하는 제 1 및 제 2 제어 신호를 출력한다.

컨트롤러가 제 1 및 제 2 회로를 갖는 실시 예들 중 제 1 및 제 2 제어 회로들은 공통 접지가 없는 대응하는 제 1 및 제 2 제어 신호를 출력한다.

다른 실시 예들에서, 전력 컨버터는, 스위치드-커패시터 네트워크 내에서 커패시터 간 전하 전송을 제한하기 위해, 스위치드-커패시터 네트워크에 연결된 인덕턴스를 더 포함한다.

실시 예들 중에는 전력 컨버터가 스위치드-커패시터 네트워크 내에서 커패시터 간 전하를 제한하기 위해 스위치드-커패시터 네트워크에 연결된 비 용량성 소자를 더 포함하는 것이 있다.

일부 실시 예에서, 컨트롤러는 스위치드-커패시터 네트워크가 적어도 3개의 스위칭 어레인지먼트(arrangement)들 중 임의의 2개 사이에서 전이하도록 스위칭 네트워크를 동작시키도록 구성된다.

다른 실시 예에서, 컨트롤러는 그 동작 동안 스위치드-커패시터 네트워크를 재구성하도록 구성된다.

일부 실시 예에서, 전력 컨버터는 AC 소스에 연결되도록 구성된 브리지 정류기를 포함한다. 또 다른 실시 예에서, 컨트롤러는 스위치드-커패시터 네트워크가 3 가지 상태들 사이에서 전이하도록 스위칭 네트워크를 동작시키도록 구성되고, 제 1 상태에서, 전력은 스위치드-커패시터 네트워크 내의 제 1 커패시터 세트에 의해 공급되고, 제 2 상태에서, 전력은 스위치드-커패시터 네트워크 내의 제 2 커패시터 세트에 의해 공급되고, 제 1 및 제 2 상태들 사이의 제 3 상태에서, 어떠한 전력도 스위치드-커패시터 네트워크로부터 공급되지 않는다.

또한, 실시 예들 중 컨트롤러가 구성되는 것은 다상 모드에서 스위칭 네트워크를 동작시키는 것이다.

일부 실시 예는 제 1, 제 2, 제 3 및 제 4 다이오드를 포함하는 다이오드 회로를 더 포함하고, 상기 제 3 다이오드의 캐소드와 제 2 다이오드의 애노드는 제 1 노드에서 만나고, 상기 제 1 및 제 2 다이오드들의 캐소드는 제 2 노드에서 만나고, 상기 제 1 다이오드의 애노드와 상기 제 4 다이오드의 캐소드는 제 3 노드에서 만나고, 상기 제 3 및 제 4 다이오드의 애노드는 제 4 노드에서 만나고, 상기 제 1 및 제 3 노드는 AC 소스에 연결되고, 상기 제 2 및 제 4 노드는 전력 변환기에 연결된다.

추가의 실시 예들은 제 1 위상 각만큼 분리된 입력 AC 전압 및 입력 AC 전류를 수신하고, 동 위상인 전압 및 전류를 갖는 출력 AC 전압 및 출력 AC 전류를 출력하는, 회로를 포함한다.

다른 실시 예에서, 컨트롤러는 변압기의 다른 측면에 연결하는 제 1 및 제 2 제어 회로들을 포함한다.

다른 실시 예들은 다이오드 회로 및 필터 회로를 특징으로 한다. 이들 실시 예에서, 다이오드 회로는 제 1, 제 2, 제 3 및 제 4 다이오드를 포함하고, 상기 제 3 다이오드의 캐소드와 상기 제 2 다이오드의 애노드는 제 1 노드에서 만나고, 상기 제 1 및 제 2 다이오드의 캐소드는 제 2 노드에서 만나고, 상기 제 1 다이오드의 애노드와 상기 제 4 다이오드의 캐소드는 제 3 노드에서 만나고, 상기 제 3 및 제 4 다이오드의 애노드는 제 4 노드에서 만나고, 상기 제 1 및 제 3 노드는 AC 소스에 연결된다. 한편, 필터 회로는 AC 소스의 고차 고조파를 필터링함으로써, 방사선을 억제하도록 구성된다.

또 다른 실시 예는 AC 소스와 전력 컨버터 사이에 연결된 AC 브리지 회로를 특징으로 한다.

또 다른 실시 예는 전력 컨버터에 연결된 역률 보정 회로를 포함한다.

실시 예들 중에는 전력 컨버터에 EMI 필터를 포함하는 것들이 있다.

본 발명의 이들 및 다른 특징은 다음의 상세한 설명 및 첨부된 도면으로부터 명백해질 것이다.

도 1은 분리 가능한 변환 스테이지 및 레귤레이션 스테이지를 갖는 전력 컨버터를 도시하고;
도 2는 격리된 변환 스테이지를 갖는 도 1에 도시된 것과 유사한 전력 컨버터를 도시하고;
도 3 내지 도 10은 변환 및 레귤레이션 스테이지를 연결하는 다른 방식들을 도시하고;
도 11은 별도의 레귤레이팅 회로 및 스위칭 네트워크를 갖는 DC-DC 컨버터를 도시하고;
도 12는 도 11에 도시된 컨버터와 관련된 제어 회로를 명시적으로 도시하고;
도 13은 도 12에 도시된 제어 회로의 상세를 도시하고;
도 14는 도 13의 제어 회로의 동작 동안 존재하는 신호를 도시하고;
도 15는 데드 타임 간격을 도시하는 도 14로부터의 4 개의 신호들의 클로즈업이고;
도 16은 도 1에 도시된 컨버터와 유사한 컨버터의 스위치 레이아웃의 상세를 도시하고;
도 17 및 도 18은 도 12에 도시된 제어 회로의 두 가지 실시 예들에서 출력 부하 전류의 함수로서 스위칭 주기 및 피크-대-피크 리플의 상관성을 도시하고;
도 19는 도 12에 도시된 것과 유사한 다상 컨버터를 도시하고;
도 20 및 도 21은 도 19의 제어 회로의 동작 동안 존재하는 신호를 도시하고;
도 22는 도 11의 양방향 버전을 도시하고;
도 23 내지 도 24는 레귤레이팅 회로들 및 스위칭 네트워크들의 교번적인 구성들을 갖는 DC-DC 컨버터를 도시하고;
도 25는 컨트롤러를 갖는 도 24에 도시된 것과 같은 DC-DC 컨버터를 도시하고;
도 26은 DC-DC 컨버터의 다른 구성을 나타내고;
도 27은 도 26에 예시된 전력 컨버터의 특정 구현을 도시하고;
도 28은 다수의 레귤레이팅 회로들을 갖는 실시 예를 도시하고;
도 29는 RC 회로를 도시하고;
도 30은 스위치드-커패시터 DC-DC 컨버터의 모델을 도시하고;
도 31은 도 30의 격리된 변형(variant)을 도시하고;
도 32는 스위칭 주파수의 함수로서 스위치드-커패시터 네트워크의 출력 저항을 도시하고;
도 33 내지 도 34는 각각 차지 위상 및 방전 위상에서 동작하는 직렬-병렬 SC 컨버터를 도시하고;
도 35는 다이오드들을 갖는 직렬 펌핑된 대칭 캐스케이드 곱셈기를 도시하고;
도 36은 다이오드들을 갖는 병렬 펌핑된 대칭 캐스케이드 곱셈기를 도시하고;
도 37은 차지 펌프 신호들을 도시하고;
도 38은 스위치들을 갖는 2 위상 대칭 직렬 펌핑된 캐스케이드 곱셈기를 도시하고;
도 39는 스위치들을 갖는 2 위상 대칭 병렬 펌핑된 캐스케이드 곱셈기를 도시하고;
도 40은 4 개의 다른 캐스케이드 곱셈기들과 이에 대응하는 반 파장 버전을 도시하고;
도 41은 커패시터의 충전과 관련된 손실을 줄이기 위해 사용되는 보조 컨버터를 갖는 도 29의 회로를 도시하고;
도 42는 도 41의 회로의 구현을 도시하고;
도 43은 클럭된 전류원들을 갖는 캐스케이드 곱셈기를 도시하고;
도 44는 주파수의 함수로서 스위치드-커패시터 컨버터의 출력 임피던스를 도시하고;
도 45, 도 46 및 도 47은 클럭된 전류 소스를 도시하고;
도 48은 도 46의 클럭된 전류 소스를 갖는 캐스케이드 곱셈기를 도시하고;
도 49는 전파(full-wave) 단열적 충전 스위칭 네트워크를 갖는 도 22에 예시된 DC-DC 컨버터의 특정 구현을 도시하고;
도 50은 위상 A 동안 도 48에 예시된 DC-DC 컨버터를 도시하고;
도 51은 위상 B 동안 도 48에 도시된 DC-DC 컨버터를 도시하고;
도 52는 4:1 단열적 충전된 컨버터와 관련된 다양한 파형들을 도시하고;
도 53은 직렬로 연결된 스테이지들의 단열적 충전을 도시하고;
도 54는 도 53에 예시된 전력 컨버터의 특정 구현을 도시하고;
도 55는 AC-DC 전력 컨버터 구조를 도시하고;
도 56은 재구성된 스위치드-커패시터 스테이지를 사용하여 정류된 AC 전압을 도시하고;
도 57은 AC 스위칭 네트워크를 포함하는, 도 55의 AC-DC 전력 컨버터 아키텍처의 실시 예를 도시하고;
도 58은 도 57에 예시된 AC-DC 컨버터의 특정 구현을 도시하고;
도 59는 AC 사이클의 양의 부분 동안 도 58에 도시된 AC-DC 컨버터를 도시하고;
도 60은 AC 사이클의 음의 부분 동안 도 58에 도시된 AC-DC 컨버터를 도시하고;
도 61은 역률 보정을 갖는 AC-DC 전력 컨버터 아키텍처를 도시하고;
도 62는 격리된 컨트롤러를 갖는 컨버터를 도시하고;
도 63은 스위칭 네트워크가 LC 필터에 의해 로딩되는 도 62의 컨버터의 대안적인 아키텍처를 도시하고;
도 64는 레귤레이팅 회로에 대한 제어 신호가 스위칭 네트워크에 대한 제어 신호로부터 격리되는 컨버터를 도시하고;
도 65는 도 64에 도시된 것과 같은 격리된 컨트롤러를 구비한 도 23의 구성을 도시하고;
도 66은 도 64에 도시된 것과 같은 격리된 컨트롤러를 구비한 도 26의 구성을 도시하고;
도 67은 도 55에 도시된 정류기의 구현을 도시하고;
도 68은 도 55에 도시된 정류기의 대안적인 구현을 도시하고;
도 69는 도 67 및 도 68에 도시된 정류기들로부터의 EMI 필터의 구현을 도시하고;
도 70은 도 67 및 도 68에 도시된 정류기들로부터의 EMI 필터의 대안적인 구현을 도시하고;
도 71은 도 67 및 도 68에 도시된 실시 예들에서 사용하기 위한 AC 브리지의 구현을 도시하고;
도 72는 2개의 병렬 레귤레이션 스테이지들을 구동하는 하나의 변환 스테이지를 도시하고;
도 73 및 도 74는 도 22에 예시된 DC-DC 컨버터의 특정 구현을 도시하고;
도 75 및 도 76은 도 24에 예시된 DC-DC 컨버터의 특정 구현을 도시하고;
도 77 및 도 78은 도 23에 예시된 DC-DC 컨버터의 특정 구현을 도시하고;
도 79 및 도 80은 도 26에 예시된 DC-DC 컨버터의 특정 구현을 도시하고;
도 81은 레이어들의 스택으로서 구현된 스위칭 네트워크를 도시하고;
도 82 내지 도 85는 다른 순서의 패시브 및 액티브 레이어들을 갖는 도 81의 스택의 단면도이고;
도 86 내지 도 89는 도 82에 도시된 2 레이어 스택에 대한 액티브 및 패시브 소자 면의 다른 위치들을 도시하고;
도 90 내지 도 93은 도 83에 도시된 2 레이어 스택에 대한 액티브 및 패시브 소자 면들의 다른 위치들을 도시하고;
도 94는 패시브 소자 레이어가 평면 커패시터를 갖는 도 82의 실시 예를 도시하고;
도 95는 패시브 소자 레이어가 트렌치 커패시터를 갖는 도 82의 실시 예를 도시하고;
도 96은 다이-대-다이 본딩 대신에 웨이퍼-대-웨이퍼 본딩을 갖는 도 94의 구현을 도시하고;
도 97은 도 96의 구현을 도시하지만, 액티브 레이어의 소자 면은 그 하부면 대신에 그 상부면이고;
도 98은 스위칭 네트워크의 3개의 분할된 전류 경로들을 도시하고;
도 99는 8 개의 스위치들이 그 아래의 패시브 레이어 상의 8 개의 커패시터들 상에 중첩된 액티브 레이어를 도시하고;
도 100은 9 개의 파티션들로 분할된 도 99의 스위치 중 하나를 도시하고;
도 101은 나눠진 스위칭이지만 분할되지 않은 스위치 및 커패시터를 도시하고;
도 102는 분할된 스위치 및 커패시터를 도시하고;
도 103은 2 차원으로 분할된 커패시터를 도시하고; 그리고
도 104는 전력 컨버터를 갖는 트래블 어댑터(travel adapter)를 도시한다.

일부 전력 컨버터들은 이러한 기능들을 단일 스테이지에 결합시킴으로써 제한된 수의 회로 성분들로 레귤레이션 및 변환을 수행한다. 결과적으로, 특정 성분들은 레귤레이션 및 변환 모두에 사용된다. 때로는 레귤레이션 스테이지를 레귤레이팅 회로라고 하고, 변환 스테이지를 스위칭 네트워크라고 한다. 본원에서 사용된 바와 같이, 이들은 동등하다.

도 1은 컨버터의 변환 및 레귤레이션 기능들을 분리하는 모듈러 멀티-스테이지 전력 컨버터를 도시한다. 이들 기능들은 더 이상 단일 스테이지 컨버터 디자인에 있을 때 함께 달성되지 않는다. 결과적으로, 멀티-스테이지 전력 컨버터에서, 도 1에 도시된 바와 같이, 특정 기능들을 위한 변환 스테이지 및 레귤레이션 스테이지를 최적화하는 것이 가능하다. 변환 스테이지 및 레귤레이션 스테이지는 독립적인 개체들 또는 결합된 개체들로 취급될 수 있다.

도 1의 전력 컨버터에서, 변환 스테이지는 그 2개의 입력 단자들에 걸쳐 입력 전압(V _IN )을 수신하고 중간 전압(V _X )을 2개의 출력 단자들에 걸쳐 고정된 전압 변환 비로 출력한다. 따라서, 중간 전압(V _X )은 입력 전압(V _IN )의 변화에 따라 변화한다. 따라서, 변환 스테이지는 전압 변환 비가 가변될 수 있다면 "가변"으로 간주된다. 그러나, 변환 스테이지가 "가변"일 필요는 없다.

도 1에 도시된 특정 실시 예에서, 변환 스테이지의 음의 입력 단자와 음의 출력 단자 사이에는 전기적 연결이 존재한다. 이 구성에서, 변환 스테이지는 "비 격리(non-isolated)"라고 한다. 대조적으로, 도 2에 도시된 실시 예는 변환 스테이지의 음의 입력과 음의 출력 사이에 그러한 연결이 존재하지 않는다. 이러한 변환 스테이지의 예가 도 31에 N₁:N₂의 전압 전환 비로 도시되어 있다.

일반적으로 회로 또는 시스템의 2개의 기능적 요소들은 이들 2개의 구성 요소 간에 직접적인 전도 경로가 존재하지 않는다면 갈바닉 의미로 격리되어 있다고 말하지만, 여전히 이들 구성 요소들 간에 에너지 및 정보가 전달될 수 있다. 이러한 에너지 및 정보의 통신은 실제 전류 흐름을 필요로 하지 않는 다양한 방식으로 수행될 수 있다. 예들은 전자기, 기계, 또는 음파와 같은 전파들을 통한 통신을 포함한다. 이 컨텍스트에서 전자기파들은 가시 범위의 파들뿐만 아니라 가시 범위 밖의 파들을 포함한다. 이러한 통신은 또한 정적 또는 준-정적 전기적 또는 자기적 필드들, 용량성, 유도성 또는 기계적 수단들을 통해 구현될 수 있다.

갈바닉 격리는 두 기능적 요소들이 다른 전위들에 있는 근거를 갖는 경우에 특히 유용하다. 구성 요소들의 갈바닉 분리를 통해, 그라운드 루프들의 발생을 본질적으로 배제할 수 있다. 또한, 전류가 사람의 몸과 같은 의도하지 않은 경로를 통해 지면에 도달할 가능성을 감소시키는 것도 가능하다.

변환 스테이지는 입력 전압(V _IN )과는 다른 중간 전압(V _X )을 효율적으로 제공하고, 입력 전압(V _IN )보다 훨씬 작은 범위에서 변화한다. 실제로, 중간 전압(V _X )은 변환 스테이지의 입력 또는 출력에서 변화가 있으면 동작 중에 변화한다. 이러한 변화들은 원하는 출력 전압(V _O )을 달성하기 위해 보정을 필요로 한다. 이러한 이유로 레귤레이션 스테이지가 필요하다. 도 1 및 도 22에 도시된 바와 같이, 레귤레이션 스테이지는 그 입력 단자들에 걸쳐 중간 전압(V _X )을 수신하고 그 출력 단자들에 걸쳐 레귤레이팅된 전압(V _O )을 제공한다.

도 1에 도시된 아키텍처는 다른 요건을 갖는 디자인들을 허용할 만큼 충분히 유연하다. 예를 들어, 자기적 격리가 요구되는 경우, 자기적 격리된 플라이 백 컨버터가 사용될 수 있다. 다수의 조정된 출력 전압들을 필요로 하는 디자인들은 2개의 별도의 레귤레이션 스테이지들과 1 개의 변환 스테이지를 사용함으로써 달성될 수 있다.

도 1에 도시된 아키텍처들은 실질적으로 특정 목표들을 달성하기 위해 기본적인 빌딩 블록들이 다양한 방식으로 혼합되고 매칭될 수 있는 전력 컨버터를 위한 모듈러 아키텍처를 생성한다.

도 3 내지 도 10은 소스 또는 부하에 대해 변환 스테이지 및 레귤레이션 스테이지를 배열하는 다른 방식들을 도시하는 블록도이다. 이들이 블록 다이어그램으로 표현될 수 있다는 사실은 아키텍처의 모듈성에 기인한다. 이러한 모듈화는 종래의 단일 스테이지 컨버터에 존재하지 않는다. 이러한 컨버터에서, 레귤레이션 및 변환의 기능은 매우 밀접하게 결합되어 2개의 개별적인 회로들을 추출할 수 없으며, 하나는 레귤레이션을 수행하고 다른 하나는 변환을 수행할 수 있다. 그 대신에, 종래의 컨버터에서, 하나가 2개의 회로들(하나는 레귤레이터이고 다른 하나는 전압 변압기 임)을 추출하려고 시도하면, 통상적인 결과는 작동하지 않는 2개의 회로이다.

도 3은 한 쌍의 변환 스테이지들이 레귤레이션 스테이지를 샌드위치하는 일반적인 아키텍처를 도시한다. 각각의 변환 스테이지는 하나 이상의 스위치드-커패시터 네트워크들을 포함한다. 유사하게, 각각의 레귤레이션 스테이지는 하나 이상의 레귤레이팅 회로를 포함한다. 하나 이상의 소스 및 하나 이상의 부하를 가질 수도 있다. 도 3 및 다른 도면에서 이중 화살표는 양방향 전력 흐름을 나타낸다.

도 4는 전원이 소스로부터 변환 스테이지로 흐르는 소스 레귤레이팅 구성을 도시한다. 그 다음, 변환 스테이지는 레귤레이션 스테이지에 전력을 제공하고, 레귤레이션 스테이지는 이를 부하에 전달한다. 따라서, 이 구성에서, 부하는 궁극적으로 레귤레이션 스테이지로부터 전력을 수신한다.

대조적으로, 도 5는 부하 레귤레이팅 구성을 도시한다. 부하-레귤레이팅 구성에서, 전력은 소스로부터 레귤레이션 스테이지로 흐르고, 레귤레이션 스테이지는 전력을 조절하여 변환 스테이지로 보낸다. 이 실시 예에서, 부하는 레귤레이션 스테이지로부터 직접적이 아니라 변환 스테이지로부터 직접적으로 전력을 수용한다.

도 6은 도 4에 도시된 것과 유사한 역 소스 레귤레이팅 구성을 도시하지만, 반대 방향으로 전력이 흐른다.

도 7은 도 5에 도시된 것과 유사한 역 부하 레귤레이팅 구성을 도시하지만, 다른 방향으로 전력이 흐른다.

도 8 및 도 9에 도시된 실시 예에서, 2개의 변환 스테이지들은 레귤레이션 스테이지를 둘러싼다. 이들은 전류 흐름의 방향에 의해 구별된다. 도 8은 제 1 변환 스테이지, 레귤레이션 스테이지 및 제 2 변환 스테이지를 통해 소스로부터 부하로 전력이 흐르는 소스/부하 레귤레이팅 구성을 도시하고, 도 9는 제 1 변환 스테이지, 레귤레이션 스테이지, 및 제 2 변환 스테이지를 통해 부하로부터 소스로 흐르는 역 소스/부하 레귤레이팅 구성을 도시한다.

도 10에 도시된, 또 다른 실시 예에서, 몇몇 레귤레이팅 회로들은 동일한 스위치드-커패시터 컨버터에 의존한다. 3개의 전력 경로 중 제 1 및 제 2 전력 경로는 부하 조절 구성에 있고, 제 3 전력 경로는 소스/부하 레귤레이팅 구성에 있다. 몇몇 레귤레이팅 회로를 갖는 실시 예는 다른 출력 전압들이 다른 부하들에 제공될 수 있게 하기 때문에 특히 유용하다.

도 11은 도 1에 의해 제안된 원리들을 사용하여 2개의 모듈들을 결합함으로써 조립된 모듈러 DC-DC 컨버터(10)를 도시한다. 예시된 모듈러 DC-DC 컨버터(10)는 그 입력 단에서 전압원(14)에 연결되는 스위칭 네트워크(12A)를 포함한다. 레귤레이팅 회로(16A)의 입력은 스위칭 네트워크(12A)의 출력에 연결된다. 부하(18A)는 레귤레이팅 회로(16A)의 출력에 연결된다. 전력은 전압원(14)과 부하(18A) 사이에서 화살표로 지시된 방향으로 흐른다. 표현을 단순화하기 위해, 양의 라인과 음의 라인으로의 연결의 분리가 생략되었다.

전술한 다양한 구성은 특정 시간에 개폐될 필요가 있는 스위치들을 갖는다. 따라서, 이들은 모두 이들 스위치들을 열고 닫는 제어 신호들을 제공하는 컨트롤러를 암묵적으로 요구한다. 이러한 컨트롤러(20A)의 구조 및 동작은 도 12 내지 도 21과 관련하여 설명된다.

도 12는 도 11의 모듈러 DC-DC 컨버터(10)를 도시하지만, 컨트롤러(20A)가 명백하게 도시되어 있다. 컨트롤러(20A)는 중간 전압(V _X )에 대한 중간 전압 입력, 출력 전압(V _O )에 대한 출력 전압 입력, 및 입력 전압(V _IN )에 대한 선택적인 입력 전압 입력의 3개의 센서 입력들을 특징으로 한다. 컨트롤러(20A)는 2개의 다른 입력들, 즉 클럭 신호(CLK)를 수신하는 클럭 입력 및 기준 전압(V _REF )을 수신하기 위한 기준 입력을 갖는다. 위의 다양한 신호들의 예들뿐만 아니라 후술될 다른 신호의 예는 도 14에서 볼 수 있다.

전술한 입력들에 기초하여, 컨트롤러(20A)는 스위치드-커패시터 소자(12A) 내의 스위치들을 제어하기 위한 제 1 제어 신호(

) 및 레귤레이팅 회로(16A)의 스위칭을 제어하는 제 2 제어 신호 PWM을 제공한다. 제 1 제어 신호는 제 1 및 제 2 상보 위상(

)을 갖는 2 차원 벡터이다. 일부 실시 예들에서, 제 1 제어 신호는 더 높은 차원성을 갖는 벡터이다. 예시된 실시 예에서, 제 2 제어 신호(PWM)는 스칼라이다. 그러나, 후술되는 다중 위상 실시 예들에서, 제 2 제어 신호(PWM)는 또한 벡터이다.

컨트롤러(20A)는 클럭 신호(CLK) 및 중간 전압(V _X )에 의존하여 레귤레이팅 회로(16A)를 제어하기 위해 제 2 제어 신호(PWM)의 주기를 설정한다. 기준 전압(V _REF )과 출력 전압(V _O ) 사이의 비교는 출력 전압(V _O )을 제어하기 위한 기초를 제공한다.

컨트롤러(20A)는 스위칭 네트워크(12A) 및 레귤레이팅 회로(16A)의 동작을 동기화시킨다. 이는 중간 전압(V _X ) 상의 리플을 제 2 제어 신호(PWM)와 동기화함으로써 그렇게 한다. 이러한 동기화는 효과적인 피드-포워드 제어를 달성하기 위한 시도에서 스위칭 네트워크(12A)보다 상당히 높은 주파수에서 레귤레이팅 회로(16A)를 구동하는 요구를 완화시킨다.

본원에 기술된 제어 방법은 또한 스위칭 네트워크(12A)의 스위칭 주파수를 변경하는데 고유한 글리치를 회피한다. 이는 불연속 입력 전류를 인출하는 레귤레이팅 회로(16A)를 이용함으로써 그렇게 한다. 이러한 레귤레이팅 회로(16A)의 예는 벅 컨버터를 사용하는 회로이다.

이제 도 13을 참조하면, 컨트롤러(20A)는 스위치드-커패시터 섹션(301) 및 레귤레이터 섹션(302)을 갖는다.

스위치드-커패시터 섹션(301)은 제 1 제어 신호(

)를 출력한다. 제 1 제어 신호를 구성하는 상보적인 제 1 및 제 2 위상(

)은 도 14의 마지막 두 개의 트레이스(trace)로서 도시된다.

스위치드-커패시터 섹션(301)은 입력 전압(V _IN ) 및 중간 전압(V _X )을 수신하는 언더슈트 리미터(undershoot limiter)(36)를 갖는다. 이들에 기초하여, 언더슈트 리미터(36)는 트리거 레벨(V _{X _L} )을 결정한다. 트리거 레벨(V _{X _L} )은 도 14의 여섯 번째 트레이스에 겹쳐지는 점선으로 표시되어 있다. 스위치드-커패시터 섹션(301)은 최종적으로 이 트리거 레벨(V _{X_L} )을 사용하여 제 1 제어 신호(

)를 생성할 시간을 결정한다. 이것이 어떻게 수행되는지에 대한 세부 사항은 아래에 설명되어 있다.

입력 전압(V _IN ) 및 중간 전압(V _X )에 기초하여 트리거 레벨(V _{X _L} )을 생성한 후, 언더슈트 리미터(36)는 이를 제 1 비교기(35)에 제공한다. 제 1 비교기(35)는 트리거 레벨(V _{X _L} )과 중간 신호(V _X )를 비교한다. 비교에 기초하여, 제 1 비교기(35)는, 제 1 제어 신호(

)를 최종적으로 출력하는, 제 1 제어 신호 생성기(34)에 제 1 트리거 신호를 제공한다.

따라서, 스위치드-커패시터 섹션(301)은 중간 전압(V _X )과 입력 전압(V _IN )의 조합에 기초하여 중간 전압(V _X )을 제어하기 위해 제 1 제어 신호(

)를 조작하는 제 1 피드백 루프를 형성한다.

제 1 제어 신호 생성기(34)는 즉시 제 1 제어 신호(

)를 생성하지 않는다. 대신, 제 1 제어 신호 생성기(34)는 그렇게 하는 적절한 순간을 기다린다. 이러한 적절한 순간의 발생은 레귤레이터 섹션(302)이하는 일에 의존한다.

스위치드 커패시터 섹션(301)이 제 1 트리거 신호를 제 1 제어 신호 생성기(34)에 공급하여 사용 중인 동안, 레귤레이터 섹션(302)은 또한 제 2 제어 신호(PWM)를 생성하는 중이다. 레귤레이터 섹션(302)은 전압 출력(V _O ) 및 기준 전압(V _REF )을 수신하는 전압 보상기(31)로 이 프로세스를 시작한다. 이들로부터, 전압 보상기(31)는 오차 전압(V _ERR )을 생성한다.

전압 보상기(31)의 일부 구현은 선형 전압 모드 제어 및 피크 전류 모드 제어를 포함한다. 그러나 다른 모드들도 가능하다. 레귤레이션 회로(16A)에 대한 선형 전압 모드 제어를 가정하면, 전압 보상기(31)는 전력 컨버터(10)의 출력 전압(V _O )을 기준 전압(V _REF )과 비교하고 오차 신호(V _ERR )를 제 2 비교기(32)에 제공한다. 이 오차 신호(V _ERR )는 도 14에 도시되어 있고, 도 14에 도시된 제 2 트레이스 상의 톱니 형상 파형(V _SAW )에 중첩되어 있다.

따라서, 레귤레이터 섹션(302)은 기준 신호(V _REF )와 출력 전압(V _O )의 조합에 기초하여 출력 전압(V _O )을 제어하기 위해 제 2 제어 신호(PWM)를 조작하는 제 2 피드백 루프를 형성한다. 그러나, 이하에서 보다 상세하게 설명되는 이유에 대해, 스위치드-커패시터 섹션(301) 및 레귤레이터 섹션(302)은 독립적으로 동작하지 않는다. 대신에, 컨트롤러(20A)는 그들의 동작을 동기화시킨다.

이러한 동기화를 위한 기초를 제공하기 위해, 레귤레이터 섹션(302)은 톱니파 생성기(30)를 포함한다. 톱니파 생성기(30)는 클럭 신호(CLK) 및 중간 전압(V _X )에 기초하여 톱니 형상 파형(V _SAW )을 생성한다. 이 톱니 형상 파형(V _SAW )은 궁극적으로 제 1 제어 신호(

)와 제 2 제어 신호(PWM)를 동기화시키는 방식을 제공한다.

제 2 비교기(32)는 오차 전압(V _ERR )과 톱니 형상 파형(V _SAW )을 비교하고, 이 비교에 기초하여 제 2 트리거 신호를 출력한다. 도 14에 도시된 바와 같이, 제 2 제어 신호(PWM)는 오차 전압(V _ERR )과 톱니 형상 파형(V _SAW ) 사이의 차이의 부호의 변화에 응답하여 상태를 변경한다. 톱니 형상 파형(V _SAW )이 궁극적으로 중간 전압(V _X )에 기초하기 때문에, 이것은 스위치드-커패시터 섹션(301) 및 레귤레이터 섹션(302)의 동작을 동기시키기 위한 기초를 제공한다.

제 2 제어 신호 생성기(33)는 제 2 비교기(32)로부터 제 2 트리거 신호를 수신하고 제 2 제어 신호(PWM)를 생성하기 위한 기초로 사용한다.

이러한 제 2 제어 신호(PWM)는 궁극적으로 레귤레이팅 회로(16A)에서 메인 스위치(52)를 구현하는 트랜지스터의 게이트를 실제로 구동하기 위한 게이트 구동으로서 기능하며, 그 세부 사항은 도 16에 도시된다. 이러한 메인 스위치(52)는 도 14의 제 4 및 제 5 트레이스에 의해 도시된 바와 같이, 궁극적으로 레귤레이팅 회로(16A) 내의 인덕터(54)를 거쳐 인덕터 전압(V _L ) 및 인덕터 전류(I _L )를 제어한다.

도시된 특정 구성은 톱니파 생성기(30)에서 구현된 레귤레이팅 회로(16A)의 피드 포워드(feed-forward) 제어를 예시한다. 그러나, 이러한 제어는 또한 전압 보상기(31)에서 구현될 수 있다.

스위치드-커패시터 섹션(301)은 히스테리시스 제어 시스템을 구현하며, 여기서 제어된 변수, 즉 중간 전압(V _X )은 히스테리시스 대역에 기초한 2개의 상태 사이에서 급격하게 스위칭한다. 중간 전압(V _X )은 톱니 형상 파형의 조각 별 선형 근사이다.

레귤레이터 섹션(302)과 스위치드-커패시터 섹션(301) 사이의 동기화는, 어떠한 전류도 레귤레이팅 회로(16A)에 의해 인출되지 않을 때, 스위칭 네트워크(12A)의 데드 타임 간격이 발생할 수 있게 하는 데 중요하다.

실제 스위칭 네트워크(12A)에서, 제 1 제어 신호(

)는 실제로 2개뿐만 아니라, 3개의 상태를 통해 순환할 것이다. 제 1 상태에서, 제 1 제어 신호(

)는 제 1 스위치 세트를 열고 제 2 스위치 세트를 폐쇄한다. 제 2 상태에서, 제 1 제어 신호(

)는 제 1 스위치 세트를 폐쇄하고 제 2 스위치 세트를 개방한다.

실제로 발생하는 어려움은 스위치들이 즉시 개방 및 폐쇄할 수 없다는 것이다. 그들은 동시에 동작할 수도 없다. 따라서, 제 1 제어 신호(

)는 제 3 상태를 통해 순환하고, 이는 데드-타임 간격(DT) 동안 지속된다. 이러한 제 3 상태 동안, 모든 스위치가 개방된다. 이것은 제 1 세트의 스위치가 폐쇄될 때까지 제 2 세트의 스위치가 개방되지 않을 가능성을 최소화한다.

한편, 벅 컨버터들 등과 같은, 소정의 레귤레이팅 회로(16A)는 불연속적으로 입력 전류를 인출한다. 특히, 이러한 레귤레이팅 회로(16A)는 그들이 제로 전류를 인출하는 동안의 짧은 간격을 갖는다.

컨트롤러(20A)는, 레귤레이션 회로(16A)가 데드 타임 간격(DT) 중에 제로 전류를 인출하도록, 스위칭 네트워크(12A)와 레귤레이터 회로(16A)의 동작을 동기화시켜 글리치들(glitshes)을 회피한다.

이러한 동기화의 또 다른 이점은, 스위칭 네트워크(12A)를 통해 전류가 흐르지 않을 때, 스위칭 네트워크(12A) 내의 스위치가 상태를 변경하게 하는 능력이다. 이것은 정류(commutation) 손실을 감소시킨다. 레귤레이팅 회로(16A)가 전류를 인출하지 않을 때 데드 타임 간격(DT)이 발생하도록 하고, 데드 타임 간격(DT)의 시작과 끝에서만 스위칭 네트워크(12A)의 스위치가 상태를 변경하도록 함으로써, 도 15에 도시된 바와 같이, 제로 전류 스위칭이 보장된다.

동작 시, 레귤레이터 섹션(302)과 스위치드-커패시터 섹션(301)은 제 1 제어 신호(

)의 1 사이클의 길이가 제 2 제어 신호 PWM의 정수의 사이클 수와 동일하게 되도록 협력한다. 도 14에서는, 제 1 제어 신호(

)의 1 사이클이 제 2 제어 신호 PWM의 정수의 사이클 와 동일하기 때문에, 이 제약이 충족된다.

제 1 제어 신호 생성기(34)는 중간 전압(V _X )이 트리거 레벨(V _{X _L} ) 아래로 떨어진 것을 나타내는 제 1 트리거 신호를 제 1 비교기(35)로부터 수신한다. 그러나, 위에서 언급한 바와 같이, 제 1 제어 신호 생성기(34)는 즉시 동작하지 않는다. 그 대신, 상태 변경을 위한 적절한 시간이 있을 때까지 기다린다. 한편, 제 1 제어 신호 생성기(34)가 대기함에 따라, 중간 전압(V _X )은 도 14에 도시된 바와 같이 계속해서 떨어진다.

도 14에 도시된 바와 같이, 제 1 제어 신호 생성기(34)가 동작할 때까지, 중간 전압은 이미 트리거 레벨(V _{X _L} ) 아래의 언더슈트(

)로 떨어질 것이다. 대부분의 경우, 언더슈트(

)는 작고, 레귤레이터 섹션(302)과 스위치드-커패시터 섹션(301)의 스위칭 주파수가 동일할 때만 발생하는,

의 언더슈트 캡에 의해 제한된다. 이 언더슈트 캡은 부하 전류 및 입력 전압(V _IN )에 의존한다.

언더슈트(

)에서의 큰 변화는 레귤레이팅 회로(18A)에 스트레스를 주기 때문에 바람직하지 않다. 언더슈트 리미터(36)는 언더슈트 캡(

)을 간접적으로 제어함으로써 이 언더슈트(

)를 제한하는 적절한 트리거 레벨(V _{X _L} )을 선택한다. 언더슈트 리미터(36)는 중간 전압(V _X )과 입력 전압(V _IN )을 사용하여 트리거 레벨(V _{X _L} )의 적절한 값을 선택한다.

도 15는 제 1 제어 신호(

)를 구성하는 2개의 위상(

,

) 사이에 데드 타임 시간 간격(DT)을 나타내기에 충분히 큰 스케일로 도 14의 선택된 파형의 클로즈업을 도시한다. 논의를 돕기 위해, 앞서 제 2 제어 신호(PWM)의 기능에 대한 설명에서 도입된 도 16에 도시된 회로를 고려하는 것이 유용하다.

도 16은 제 1 위상(

)에 의해 제어되는 스위치들(41, 43, 46, 48)의 제 1 세트와 제 2 위상(

에 의해 제어되는 제 2 스위치들의 세트(42, 44, 45, 47)를 도시한다. 도 16은 또한 레귤레이팅 회로(16A)와 스위칭 네트워크(12A)를 연결하는 메인 스위치(52)를 도시한다. 메인 스위치(52)는 이미 상술한 바와 같다.

이 데드 타임 간격(DT) 동안, 위상들(

)은 모든 스위치(41, 43, 46, 48, 42, 44, 45, 47)를 개방한다. 이 데드 타임 간격(DT)은 메인 스위치(52)가 오픈되는 동안 발생해야 한다. 이 요구 사항은 제 1 제어 신호(

)의 스위칭 천이 동안 레귤레이팅 회로(16A)에 대한 가능한 최대 듀티 사이클(Dmax)을 다음과 같이 설정한다:

상기 관계로부터 명백한 바와 같이, 데드 타임(DT)은 가능한 최대 듀티 사이클(D _max )에 제한을 둔다. 그러므로, 레귤레이팅 회로(16A)에 대한 가능한 변환 비율의 범위를 증가시키기 위해 가능한 한 데드 타임(DT)을 감소시키는 것이 바람직하다.

많은 실제 전력 컨버터에 있어서, 전자기 호환성에 대한 요구는 레귤레이팅 회로(16A)가 일정한 스위칭 주파수로 동작해야 한다고 지시한다. 이러한 경우에, 최대 가능 듀티 사이클(D _max )에 대한 상기 제약은, 특히 레귤레이팅 회로(16A)에 대한 피드백 컨트롤러가 그렇지 않으면 최대 듀티 사이클 요구를 가질 경우, 과도하게 부담이 되지 않는다.

위에 기술되고 도 13의 컨트롤러(20A)에 의해 구현되는 제어 전략은 많은 가능한 구현 중 하나이다. 일반적으로, 스위칭 네트워크(12A) 내의 스위치(41, 43, 46, 48, 42, 44, 45, 47)에 대한 스위칭 주파수는 전력 컨버터(10)의 부하 전류가 변화함에 따라 이산적인 단계로 변할 것이다.

도 17은 스위칭 네트워크(12A)의 스위치(41, 43, 46, 48, 42, 44, 45, 47)가 상태를 변화시키는 기간과 대응하는(

) 리플에 출력 전류가 어떻게 영향을 미치는지 보여준다.

이러한 특정 제어 전략에 있어서, 리플 크기(

)는 부하 전류의 함수로서 변화한다. 특히, 리플 크기(

)는 부하 전류에 따라 감소하는 피크-대-피크 진폭을 갖는 톱니파 파형을 정의한다. 부하 전류가 제로에 가까워짐에 따라, 피크-대-피크 진폭은 최대 피크-대-피크 진폭의 절반에 접근한다. 컨트롤러에 대한 약간의 변경으로, 도 18에 도시된 바와 같이, 부하 전류가 제로에 가까워짐에 따라

리플이 최대 피크-대-피크 진폭에 접근할 수 있다.

도 17 및 도 18 모두로부터 명백한 바와 같이, 부하 전류가 증가함에 따라, 스위치들(41, 43, 46, 48, 42, 44, 45, 47)에 대한 스위칭 주기는 일정 범위의 출력 전류에 대해 동일하게 유지된다. 이 출력 전류의 범위 내에서, 컨버터는 스위칭 네트워크(12A)가 필요한 모든 전압을 제공하는 전압 간의 차이를 보충하기 위해 레귤레이팅 회로(16A)에 의존한다. 어떤 점에서, 레귤레이팅 회로(16A)는 더 이상 필요한 보정을 할 수 없다. 이 시점에서, 기간은 한 스텝 감소한다.

도 12에 도시된 컨트롤러(20A)는 단상 컨버터이다. 이와 같이, 제 1 제어 신호(

)는 2 차원 벡터이고, 제 2 제어 신호(PWM)는 스칼라이다. N 위상 컨버터의 경우, 제 1 제어 신호(

)는 2N 차원 벡터이고, 제 2 제어 신호(PWM)는 서로 상대적으로 위상 시프트되는 성분(PWM1, PWM2, ... PWMn)을 갖는 N 차원 벡터이다. 일반적으로, 이들 성분들 간의 위상 시프트는 360/N 도이다.

도 19는 복수의 레귤레이션 회로들(16A, 16B)을 갖는 N 상 컨버터의 예를 도시한다. 각각의 레귤레이팅 회로(16A, 16B)는 상응하는 스위칭 네트워크(12A, 12B)를 갖는다. 각각의 레귤레이팅 회로(16A, 16B)는 또한 그 자신의 제어 신호에 의해 구동되며, 따라서 N 차원의 제 2 제어 신호(PWM)가 필요하다. 각각의 스위칭 네트워크(12A, 12B)는 한 쌍의 위상에 의해 구동되며, 따라서 2N 차원의 제 1 제어 신호가 필요하다.

N 상 컨트롤러(20A)는 N 상 컨버터를 제어한다. N 상 컨트롤러(20A)는 도 12의 단상 컨트롤러와 유사하지만 N 개의 중간 전압(V _X1 , V _X2 , … V _XN )에 대한 추가 입력을 갖는다.

도 20은 도 14에 도시된 것과 유사한 파형을 도시하지만, 도 12에 도시된 컨트롤러의 3 상 버전에 대한 파형을 도시한다.

도 20에 도시된 바와 같이, 제 2 제어 신호(PWM)는 그들 사이의 120° 위상 시프트에 대응하는 지연 시간만큼 서로 분리된 제 2 제어 신호 요소들(PWM₁, PWM₂, PWM₃)로 구성된다. 3개의 중간 전압(V _X1 , V _X2 , V _X3 )은 이 지연 시간의 정수 배만큼 서로 시프트된다. 도 20에서, 정수는 1(unity)이다. 그러나, 도 21에 도시된 바와 같이, 다른 정수들이 가능하다.

중간 전압(V _X1 , V _X2 , V _X3 )의 주기는 제 2 제어 신호 요소들(PWM₁, PWM₂, PWM₃)의 주기보다 길기 때문에, 지연 시간만큼 이들을 시프트시키는 것은 이들이 서로 120° 위상이 어긋나도록 하지 않는다. 실제로, 그들의 주기가 그다지 길기 때문에, 이 지연 시간만큼의 시프트는 단지 중간 전압(V _X1 , V _X2 , V _X3 )에서 매우 작은 위상 시프트를 야기한다.

도 21은 중간 전압(V _X1 , V _X2 , V _X3 )이 지연 시간의 더 큰 배수만큼 시프팅된, 도 20에 도시된 것과 유사한 동작의 다른 방법을 도시한다. 이것은 중간 전압들(V _X1 , V _X2 , V _X3 ) 사이에서 보다 중요한 위상 시프트를 발생시키고, 그 결과 출력 전압(V _O .)의 감소된 리플이 발생한다.

도 19에 도시된 N 상 컨버터를 제어하기 위한 다상 컨트롤러(20A)는, 병렬로 동작하지만 이들 사이에는 특정 위상 관계가 있는 도 13에 도시된 바와 같이, N 개의 단일 위상 컨트롤러들(20A)로 간주될 수 있다. 따라서, 다상 컨트롤러(20A)는 도 13의 것과 매우 유사하지만, 추가적인 입력 및 출력 신호를 갖는다. 일반적으로, 중간 전압(V _X1 , V _X2 , 및 V _XN ) 및 출력 전압(V _O )은 컨트롤러(20A)의 적절한 동작을 위해 요구된다.

도 12에서, 비용량성 레귤레이팅 회로(16A)는 스위칭 네트워크(12A)를 부하한다. 이 레귤레이팅 회로(16A)는 고주파에서 스위칭된다. 레귤레이팅 회로(16A)의 고주파 스위칭으로부터의 성분들은 도 14의 여섯 번째 트레이스에 도시된 바와 같이, 중간 전압(V _X )의 저주파 톱니 형상 파형에 궁극적으로 중첩된다. 톱니 근사 파형의 듀티 사이클은 스위칭 네트워크(12A)의 토폴로지에 의존한다. 일반적으로, 상보적 스위칭 네트워크 제어 신호의 주파수는 중간 신호의 기울기의 변화에 대한 응답의 변화에 따라 변한다. 이러한 변화는, 차례로, 전력 컨버터의 동작 점의 변화의 결과로서 발생한다.

스위칭 네트워크(12A) 및 레귤레이팅 회로(16A)는 본질적으로 모듈러이며, 다양한 다른 방식으로 혼합되고 정합될 수 있다. 이와 같이, 도 11에 도시된 구성은 전력 컨버터의 멀티-스테이지 DC-DC 컨버터(10)를 형성하기 위해 적어도 하나의 레귤레이팅 회로(16A)를 갖는 적어도 하나의 스위칭 네트워크(12A)를 구성하는 다수의 방법 중 하나만을 나타낸다.

예를 들어, 도 22는 화살표들로 라벨링된 바와 같이 전력이 전압원(14)으로부터 부하(18A)로 또는 부하(18A)로부터 전압원(14)으로 흐를 수 있는 도 11의 양방향 버전을 도시한다.

다음의 실시 예들과 관련하여 설명되는 두 개의 기본적인 요소들이 있다: 스위칭 네트워크(12A) 및 레귤레이팅 회로(16A). 동일한 유형의 직렬 연결 소자들이 결합된다고 가정하면, 총 네 개의 기본 구성 블록이 존재한다. 이들은 도 22, 도 23, 도 24 및 도 26에 도시되어 있다. 본원에 개시된 전력 컨버터들은 4 개의 기본 구성 블록들 중 적어도 하나를 포함한다. 보다 복잡한 컨버터는 기본 구성 블록을 조합함으로써 실현될 수 있다.

도 22에 도시된, 제 1 빌딩 블록은 스위칭 네트워크(12A)를 특징으로 하며, 그 출력은 레귤레이팅 회로(16A)의 입력에 연결된다. 도 23에 도시된, 제 2 빌딩 블록은 제 1 스위칭 네트워크(12A)를 구비하며, 그 출력은 레귤레이팅 회로(16A)에 연결되고, 그 출력은 제 2 스위칭 네트워크(12B)의 입력에 연결된다. 도 24에 도시된 제 3 빌딩 블록에서, 레귤레이팅 회로(16A)의 출력은 스위칭 네트워크(12A)의 입력에 연결된다. 도 27에 도시된 제 4 빌딩 블록은 제 1 스위칭 네트워크(200)의 입력에 연결되는 출력을 갖는 제 1 레귤레이팅 회로(300A)를 특징으로 하며, 그 출력은 제 2 레귤레이팅 회로(300B)의 입력에 연결된다.

추가의 실시 예는 이들의 입력 및 출력이 다양한 특성을 갖는 전력 변환기의 모듈 조립을 용이하게 하는 방식으로 계속 일치하는 한, 스위칭 네트워크(12A) 및 조정 회로(16A)가 다양한 다른 방식으로 "인스턴스화"될 수 있게 함으로써 전력 변환기의 설계에 객체 지향 프로그래밍 개념의 응용을 추가로 고려한다.

많은 실시 예들에서 스위칭 네트워크(12A)는 스위치드-커패시터 네트워크로서 예시된다. 보다 유용한 스위치드-커패시터 토폴로지로는 사다리(Ladder), 딕슨(Dickson), 직렬-병렬(Series-Parallel), 피보나치(Fibonacci) 및 더블러(Doubler) 등이 있으며 이들은 모두 단열적(adiabatically) 충전 및 다상 네트워크로 구성될 수 있다. 특히 유용한 스위칭 커패시터 네트워크는 전파 캐스케이드 곱셈기(multiplier)의 단열적 충전된 버전이다. 그러나, 단열적으로 충전된 버전이 또한 사용될 수 있다.

본원에서 사용된 바와 같이, 커패시터 상의 전하를 "단열적으로" 변화시키는 것은 비용량성 소자를 통해 전하를 통과시킴으로써 커패시터에 저장된 전하의 양을 변화시키는 것을 의미한다. 커패시터의 전하에 대한 양의 단열적 변화는 단열적 충전으로 간주되는 반면, 커패시터의 전하의 음의 단열적 변화는 단열적 방전으로 간주된다. 비-용량성 소자들의 예는 인덕터들, 자기 소자들, 저항들 및 이들의 조합을 포함한다.

일부 경우에, 커패시터는 시간의 일부 동안 단열적으로 충전될 수 있고 나머지 시간 동안은 비단열적으로(diabatically) 충전될 수 있다. 이러한 커패시터는 단열적으로 충전된 것으로 간주된다. 유사하게, 어떤 경우에는, 커패시터가 시간의 일부 동안 단열적으로 그리고 나머지 시간 동안 비단열적으로 방전될 수 있다. 이러한 커패시터는 단열적으로 방전되는 것으로 생각된다.

비단열적 충전은 단열성이 아닌 모든 충전을 포함하고, 비단열적 방전은 단열성이 아닌 모든 방전을 포함한다.

본원에 사용된 바와 같이, "단열적 충전 스위칭 네트워크"는 단열적으로 충전되고 단열적으로 방전되는 적어도 하나의 커패시터를 갖는 스위칭 네트워크이다. "비단열적으로 충전된 스위칭 네트워크"는 단열적으로 충전된 스위칭 네트워크가 아닌 스위칭 네트워크이다.

레귤레이팅 회로(16A)는 출력 전압을 조절할 수 있는 임의의 컨버터로서 예시될 수 있다. 예를 들어, 벅 컨버터는 그 높은 효율 및 속도로 인하여 매력적인 후보이다. 다른 적절한 레귤레이팅 회로(16A)는 부스트 컨버터, 벅/부스트 컨버터, 플라이 백 컨버터, 포워드 컨버터, 하프 브리지 컨버터, 풀 브리지 컨버터, Cuk 컨버터, 공진 컨버터 및 선형 레귤레이터를 포함한다. 플라이-백 컨버터는 보다 구체적으로는 준-공진(quasi-resonant) 플라이 백 컨버터, 액티브 클램프 플라이 백 컨버터 또는 인터리빙된 플라이 백 컨버터 또는 2-스위치 플라이 백 컨버터일 수 있다. 마찬가지로, 포워드 컨버터는 보다 구체적으로 멀티-공진(multi-resonant) 포워드 컨버터, 액티브 클램프 포워드 컨버터, 또는 인터리빙된 포워드 컨버터 또는 2-스위치 포워드 컨버터일 수 있다. 또한, 하프-브리지 컨버터는 보다 구체적으로는 비대칭 하프-브리지 컨버터, 또는 다중-공진 하프-브리지 컨버터 또는 LLC 공진 하프-브리지일 수 있다.

도 22에 도시된 실시 예에서, 소스 전압(14)은 스위칭 커패시터 네트워크로서 예시되는 제 1 스위칭 네트워크(12A)에 입력을 제공한다. 제 1 스위칭 네트워크(12A)의 출력은 레귤레이팅 회로(예를 들어, 벅, 부스트 또는 벅/부스트 컨버터)(16A)에 제공되는 입력 전압보다 낮은 전압이다. 이 레귤레이팅 회로(16A)는 레귤레이팅된 입력 전압을, 다른 스위칭 커패시터 네트워크와 같은, 제 2 스위칭 네트워크(12B)에 제공한다. 이러한 제 2 스위칭 네트워크(12B)의 고전압 출력은 부하(18A)에 인가된다.

도 22에 도시된 것과 같은 실시 예는 부하(18A)를 레귤레이팅하거나 에너지 흐름의 방향에 따라 전압 소스(14)를 레귤레이팅하도록 구성될 수 있다.

도 24에 도시된 또 다른 실시 예에서, 저전압 소스(14)는 레귤레이팅 회로(16A)의 입력에 연결되고, 그 출력은 스위칭 네트워크(12A)의 입력에 제공되어 보다 높은 DC 값으로 승압된다. 스위칭 네트워크의 출력은 부하(18A)에 제공된다.

도 24에 도시된 것과 같은 실시 예는 에너지 흐름의 방향에 따라 전압 소스(14) 또는 부하(18A)를 레귤레이팅하는데 사용될 수 있다.

도 25는 도 24의 모듈러 DC-DC 컨버터(10C)를 도시하지만, 컨트롤러(20A)가 명백하게 도시되어 있다. 컨트롤러(20A)는 도 13과 관련하여 기술된 것과 유사하다.

도 13과 관련하여 논의된 바와 같이, 컨트롤러(20A)는 중간 전압(V _X )에 대한 것, 출력 전압(V _O )에 대한 것, 및 입력 전압(V _IN )에 대한 선택적인 것의 3개의 센서 입력을 특징으로 한다. 컨트롤러(20A)는 또한 센서 입력이 아닌 2개의 입력을 갖는다. 하나의 비 센서 입력은 클럭 신호(CLK)를 수신하고 다른 하나는 기준 전압(V _REF )을 수신한다. 클럭 신호(CLK)는 제 2 제어 신호(PWM)의 주기를 설정하는데 사용되고 기준 전압(V _REF )은 원하는 출력 전압을 설정하는데 사용된다. 이들 입력에 기초하여, 컨트롤러(20A)는 2 상을 갖는 제 1 제어 신호를 스위치드-커패시터 소자(12A)에 출력하고, 제 2 제어 신호(PWM)를 출력하여 레귤레이팅 회로(16A)의 스위칭을 제어한다. 이 제 2 제어 신호(PWM)는 펄스 폭 변조 신호이다.

이제 도 26을 참조하면, 컨버터(100)의 다른 실시 예는 컨버터 입력(102)에 연결된 제 1 레귤레이팅 회로(300A) 및 컨버터 출력(104)에 연결된 제 2 레귤레이팅 회로(300B)를 포함한다. 제 1 및 제 2 레귤레이팅 회로(300A, 300B) 사이에는 스위칭 네트워크 입력(202) 및 스위칭 네트워크 출력(204)을 갖는 스위칭 네트워크(200)가 있다. 스위칭 네트워크(200)는 스위치들(212)에 의해 상호 연결된 전하 저장 소자들(210)을 포함한다. 이들 전하 저장 소자들(210)은 제 1 및 제 2 그룹(206, 208)으로 분할된다.

일부 실시 예들에서, 스위칭 네트워크(200)는 도 27에 도시된 것과 같은 양방향 스위칭 커패시터 네트워크이다.

도 27의 스위칭 커패시터 네트워크는 병렬로 제 1 커패시터(20) 및 제 2 커패시터(22)를 특징으로 한다. 제 1 스위치(24)는 제 1 및 제 2 커패시터(20, 22) 중 하나를 제 1 레귤레이팅 회로(300A)에 선택적으로 연결하고, 제 2 스위치(26)는 제 1 및 제 2 커패시터(20, 22) 중 하나를 제 2 레귤레이팅 회로(300B)에 선택적으로 연결한다. 제 1 및 제 2 스위치(24, 26) 모두는 고주파에서 동작할 수 있으므로, 제 1 및 제 2 커패시터(20, 22)의 단열적 충전 및 방전을 용이하게 한다.

도 27에 도시된 특정 실시 예는 2 상 스위칭 네트워크(200)를 갖는다. 그러나, 다른 유형의 스위칭 네트워크가 대신 사용될 수 있다.

도 28에 도시된 또 다른 실시 예에서, 다중 레귤레이팅 회로(16A, 16B, 16C)는 다수의 부하(18A-18C)를 구동하기 위한 제 1 스위칭 네트워크(12A)의 출력에 제공된다. 부하들(18C) 중 하나에 대해, 제 2 스위칭 네트워크(12B)가 부하(18C)와 대응 레귤레이팅 회로(16C) 사이에 제공되어, 도 24에 도시된 것과 유사한 경로를 생성한다. 도 28은 레귤레이팅 회로 및 스위칭 네트워크의 모듈러 구조가 DC-DC 컨버터 구성에서 유연성을 제공하기 위해 성분들을 혼합하고 정합시키는 능력을 용이하게 하는 방법의 예를 제공한다.

스위치드-커패시터 전력 컨버터는 스위치 및 커패시터의 네트워크를 포함한다. 이들 스위치를 사용하여 다른 토폴로지 상태를 통해 네트워크를 순환시킴으로써, 스위치드-커패시터 네트워크의 입력으로부터 출력으로 에너지를 전달할 수 있다. "차지 펌프(charge pump)"로 알려진, 일부 컨버터는 플래시 및 다른 재프로그래밍 가능한 메모리에서 고전압을 생성하는 데 사용될 수 있다.

스위치드-커패시터 컨버터에서의 손실 메커니즘을 이해하는 것을 돕기 위해, 도 29에 도시된 바와 같이, 고전적인 커패시터 충전 문제를 먼저 분석하는 것이 유익하다.

도 29는 초기에 소정 값 VC(0)로 충전된 커패시터(C)를 도시한다. t=0에서, 스위치(S)가 폐쇄된다. 그 순간에, 커패시터(C)가 V _IN 의 최종 값으로 충전됨에 따라 짧은 순간의 전류의 서지(surge)가 흐른다. 충전 속도는 전압이 최종 값의 1/e 이내로 상승하거나 감소하는 데 걸리는 시간을 나타내는 시간 상수 τ=RC로 기술될 수 있다. 커패시터에 걸친 전압 v _c (t) 및 커패시터를 통한 전류 i _c (t)의 순간 값은 다음의 방정식에 의해 주어진다:

, 및

.

커패시터를 충전하는 동안 발생하는 에너지 손실은 저항(R)에 의해 소산되는 에너지를 계산함으로써 발견될 수 있다. 저항(R)은 다음과 같다.

방정식은 위 식에 i _c (t) 에 대한 식을 대입함으로써 더 단순화될 수 있다. 적분을 평가하면 수율은 다음과 같다.

따라서, 저항을 포함하는 유일한 용어는 붕괴 지수 함수(exponential)이다. 따라서, 과도 현상이 안정화되면(즉, t→∞), 커패시터를 충전할 때 발생하는 총 에너지 손실은 그 저항 R과 무관하다. 이 경우, 에너지 손실량은　아래와 동일하다.

스위칭 커패시터 컨버터는, 도 30에 도시된 바와 같이, 에너지 전달 커패시터의 충전 또는 방전 시에 야기되는 전력 손실을 설명하는 유한 출력 저항(R _o )을 갖는, 도 30에 도시된 바와 같이, 이상적인 변압기로서 모델링 될 수 있다. 도 30에 도시된 실시 예는 변압기 양측의 음극 단자들이 연결되어 있기 때문에 비 격리된다. 그러나 이것은 반드시 필요한 것은 아니다. 일례로서, 도 31은 동일한 단자가 연결되지 않은 실시 예를 도시하며, 이 경우 컨버터는 격리되어 있다.

도시된 변압기는 단지 모델링 목적을 위한 것임에 유의해야 한다. 이러한 유형의 컨버터는 일반적으로 철심 주위에 권선된 권선을 갖지 않을 것이다. 충전 및 방전과 관련된 전력 손실은 일반적으로 MOSFET의 온 저항 및 커패시터의 등가 직렬 저항에서 소산된다.

스위치드-커패시터 컨버터의 출력 전압은 다음 식으로 주어진다.

스위치드-커패시터 컨버터의 동작이 단순화될 수 있고 R _o 가 쉽게 발견되는 두 가지 제한적인 경우가 있다. 이들을 "저속 스위칭 한계" 및 "고속 스위칭 한계"라고 한다.

고속 스위칭 한계(τ>>T _sw )에서, 충전 및 방전 전류는 대략 일정하며, 그 결과 커패시터에 삼각형의 AC 리플이 발생한다. 따라서, R _o 는 MOSFET 및 커패시터의 직렬 저항에 민감하지만, 동작 주파수의 함수는 아니다. 이 경우, 고속 스위칭 한계에서 동작하는 컨버터의 R _o 는 기생 저항의 함수이고 R _o 는 다음과 같이 주어진다:

R _o 를 과소 평가하는 경향이 있지만, R _o 의 유용한 근사는 다음과 같이 주어지는 설계 프로세스의 양호한 출발점으로 작용한다.

저속 스위칭 한계에서, 스위칭 기간(T _sw )은 에너지 전달 커패시터의 RC 시정 수(τ)보다 훨씬 길다. 이 조건 하에서,

에 의해 주어진 전신 에너지 손실은 커패시터 및 스위치의 저항에 관계없이 발생한다. 이 전계 에너지 손실은 충전 및 방전 전류의 제곱 평균 제곱근(RMS)이 RC 시정 수의 함수이기 때문에 부분적으로 발생한다. 이 상황 하에서, R _o 는 다음과 같이 주어진다.

주파수의 함수로서의 출력 저항의 거동(behavior)은 주파수가 증가함에 따라 출력 저항이 1/f _sw 항과 일치하는 방식으로 떨어지고, 더 높은 주파수에서 출력 저항은 안정된 값으로 감소하는 것을 보여주는, 도 32의 검사에 의해 알 수 있다.

위에 주어진 R _SSL 및 R _FSL 에 대한 계산은 전하 곱셈기 벡터 개념을 기반으로 한다. 벡터 a ¹ 부터 a ⁿ 은 임의의 표준에 대해 잘 위치된 n-상 컨버터를 검사하여 얻을 수 있다. 전하 곱셈기 벡터는 각 토폴로지 상태에서 키르호프(Kirchoff)의 전류 법칙에 의해 부과된 제약 조건을 사용하여 계산되며 n 개의 전하 곱셈기 수량이 각 커패시터에서 0으로 합쳐져야 한다는 정상 상태 제약 조건과 함께 사용된다.

R _o 가 알려지면, 전도 손실 P _cond 는 다음과 같이 계산할 수 있다.

또한 스위칭 손실, 드라이버 손실 및 제어 손실과 같은 다른 손실도 계산할 수 있다. 바람직하게는, 스위칭 손실은 전도 손실과 유사하다. 트랜지스터 노드의 충전 및 방전에 기인한 이러한 손실은　다음과 같이 주어진다.

여기서 W _g 는 게이트 커패시턴스 손실, W _on 은 오버랩 또는 정류 손실, W _ds 는 출력 커패시턴스 손실이다. 따라서 총 컨버터 손실은 다음을 사용하여 계산될 수 있다.

R _o 와 추가적인 손실 메커니즘이 결정되면, 컨버터의 전체 효율은 다음과 같이 주어진다.

스위치드-커패시터 컨버터의 효율을 최적화하려면, 최적의 스위칭 주파수, 커패시턴스 및 소자 크기를 선택해야 한다. 스위칭 주파수가 너무 낮으면, 전도 손실 P _cond 가 우위를 차지한다. 반면에, 스위칭 주파수가 너무 높으면, P _sw 가 우위를 차지한다. 이렇게 하면 출력 리플이 감소하는 경향이 있지만, 스위치드-커패시터 컨버터는 느린 스위칭 한계와 빠른 스위칭 한계 사이의 과도기 영역보다 멀리 동작한다. 결국, 이 영역 이상으로 동작하는 것은 스위칭 손실을 증가시키는 것을 보완하기 위해 출력 저항을 낮추지 않고 스위칭 손실을 증가시키는 경향이 있다. 따라서, 그 영역 이상으로 동작함으로써 얻는 것이 거의 없다.

예를 들어 RC 시상수를 줄임으로써, 충전 경로의 유효 저항(R _eff )이 감소하면, RMS 전류가 증가하고 총 충전 에너지 손실

은 R _eff 와 독립적으로 발생한다. 이러한 에너지 손실을 최소화하는 한 가지 솔루션은 스위치드-커패시터 네트워크 내의 펌프 커패시터의 크기를 증가시키는 것이다.

많은 스위치드-커패시터 네트워크가 특정 전압 변환을 제공할 수 있지만, 대부분은 여러 가지 이유로 비실용적이다. 실용적인 스위치드-커패시터 네트워크는 일반적으로 큰 변환 비, 낮은 스위치 스트레스, 낮은 DC 커패시터 전압, 및 낮은 출력 저항을 갖는다. 여기에 설명된 컨버터에 적합한 토폴로지에는 래더(Ladder), 딕슨(Dickson), 직렬-병렬(Series-Parallel), 피보나치(Fibonacci) 및 더블러(Doubler) 토폴로지가 있다.

하나의 유용한 컨버터는 직렬-병렬 스위치드-커패시터 컨버터이다. 도 33 내지 도 34는 충전 단계 및 방전 단계에서 각각 동작하는 2:1 직렬 병렬 스위치드-커패시터 컨버터를 도시한다. 충전 단계 동안, 커패시터는 직렬로 연결된다. 방전 단계에서, 커패시터는 병렬로 연결된다. 그 충전 단계에서 커패시터 전압 v _{C 1} 및 v _C2 는 V ₁ 까지 가산되고, 방전 단계에서는 v _{C 1} 및 v _C2 는 V ₂와 동일하다. 이것은 V ₂ = V ₁/2를 의미하다.

스위치드-커패시터 토폴로지의 또 다른 유용한 제품군은 그라이나헤르(Greinacher)가 처음 발견하고 코크로프트(Cockcroft), 윌턴(Walton) 및 딕슨(Dickson)이 대중화한 것이다. 그러한 토폴로지의 예는 도 35 및 도 36에 도시된 토폴로지이다. 두 차지 펌프 모두에서, 소스는 V ₁에 위치하고 부하는 V ₂에 위치하다. 이러한 유형의 차지 펌프에서, 커플링 커패시터들이 연속적으로 충전 및 방전됨에 따라 다이오드 체인을 따라 충전 패킷들이 펌핑된다. 도 37에 도시된 바와 같이, 진폭 v _pump 를 갖는 클럭 신호

및

는 180 °위상차가 있다. 커플링 커패시터는 직렬 또는 병렬로 펌핑될 수 있다.

초기 충전이 출력에 도달하려면 n 클럭 사이클이 걸린다. 최종 펌프 커패시터의 충전량은 초기 펌프 커패시터의 충전량보다 n 배 더 크다. 따라서, 도 36의 컨버터에 대한 V ₂ 는 양쪽 펌핑 구성에서

이다.

전술한 토폴로지들은 전압을 상승시키는 데 적합하지만, 소스 및 부하의 위치를 스위칭하여 전압을 낮추는 데에도 사용할 수 있다. 이 경우, 다이오드들은 MOSFET 및 BJT와 같은 제어된 스위치들로 대체될 수 있다.

도 35 및 도 36은 클럭 신호의 단지 하나의 위상 동안 전하를 전송하는 토폴로지를 도시한다. 이러한 토폴로지는 전하 전송이 클럭 사이클의 반 동안만 발생하기 때문에 "반파(half-wave)" 토폴로지라고 한다. 반파 토폴로지의 단점은 불연속 입력 전류이다.

도 35 및 도 36에 도시된 토폴로지들을 클럭 신호의 양 위상 동안 전하를 전달할 수 있도록 변환할 수 있다. 이것은 2개의 토폴로지를 병렬로 연결하고 이들을 180도 위상차로 구동함으로써 수행될 수 있다. 이러한 토폴로지는 전하 전송이 클럭 사이클의 양측에서 발생하기 때문에 본원에서 "전파(full-wave)" 토폴로지라 한다.

도 38은 도 35에 도시된 토폴로지로부터 유도된 토폴로지를 도시하지만, 전하 전송이 클럭 신호의 양 위상에서 발생하도록 수정된다. 도 39는 도 36에 도시된 것에서 유도된 토폴로지를 도시하지만, 전하 전송이 클럭 신호의 양 위상에서 발생하도록 수정된다. 다이오드 대신에, 도 35 및 도 36의 토폴로지에 도시된 바와 같이, 도 38 및 도 39에 도시된 토폴로지는 스위치들을 사용한다. 본질적으로 단방향인, 다이오드와 달리, 도 38 및 도 39에 도시된 스위치는 양방향이다. 결과적으로, 도 38 및 도 39에 도시된 토폴로지에서, V ₁ 단자로부터 V ₂ 단자로 또는 그 반대로 전원이 흐를 수 있다. 이와 같이, 이들 토폴로지는 전압을 승압(step-up) 또는 강압(step-down)하는 데 사용될 수 있다.

지금까지 도시된 토폴로지에는, 각각 펌핑되는 2개의 스위치 체인이 있다. 그러나, 2개의 스위치 체인들 중 하나만 펌핑하는 것도 가능하다. 이러한 토폴로지는 "비대칭(asymmetric)"으로 지칭된다.

비대칭 토폴로지에서, 커패시터의 절반은 DC 전압을 지원하고 에너지를 전달하지 않도록 사용된다. 그러나, 이들 실시 예들은 각각의 스위치가 그러한 높은 피크 전압을 견딜 필요는 없다. 특히, 단지 하나의 스위치 체인이 펌핑되는 경우에서의 피크 전압은, 두 개의 스위치 체인이 실제로 펌핑되는 경우의 절반에 불과하다. 이러한 비대칭 토폴로지들에서, 에너지를 전송하는데 사용되는 스위치 체인은 도 38과 관련하여 설명된 원리를 사용하여 클럭 신호의 양 위상 동안 전하를 전달하도록 수정될 수 있다.

도 40은 도 35 내지 도 39와 관련하여 설명된 원리를 사용하는 8 개의 예시적인 토폴로지를 도시한다. 제 1 및 제 2 열은 비대칭 및 대칭 구성 모두에서 반 파장 토폴로지를 나타내지만, 제 3 및 제 4 열은 비대칭 및 대칭 구성 모두에서 전파 웨이브 토폴로지를 도시한다. 도 40에 도시된 토폴로지는 N 개의 위상을 병렬로 결합하고 위상을 180도/N만큼 위상을 달리하도록 더 수정될 수 있다. 그렇게 하면 출력 전압 리플이 감소되고 출력 전력 처리 능력이 향상된다.

도 22, 도 23, 도 24 및 도 26에 도시된 모듈러 아키텍처의 기본 구성 블록은 독립 엔티티 또는 커플링된 엔티티들로서 연결될 수 있다. 스위칭 네트워크 및 레귤레이팅 회로가 단단히 커플링되는 상황에서, 단열적 충전을 통한 스위칭 네트워크의 시스템 에너지 손실 메커니즘을 방지 및/또는 감소시키는 것이 가능하다. 이것은 일반적으로 스위칭 네트워크 내의 커패시터의 충전 및 방전을 제어하기 위해 레귤레이팅 회로를 사용하는 것을 포함한다. 또한, 레귤레이팅 회로의 출력 전압 및 이에 따른 전체 컨버터는 외부 자극에 응답하여 레귤레이팅될 수 있다. 출력 전압을 레귤레이팅하는 하나의 접근법은 자기 저장 소자의 평균 DC 전류를 제어하는 것이다.

일반적으로, 레귤레이팅 회로가 스위칭 네트워크 내의 커패시터를 통해 제곱 평균 제곱근(RMS, root mean square) 전류를 제한하는 방식으로 동작하는 것이 바람직하다. 레귤레이팅 회로는 저항성 소자들 또는 자기 저장 소자들을 사용하여 그렇게 할 수 있다. 저항성 소자는 전력을 소모하기 때문에, 자기 저장 소자가 일반적으로 이러한 목적에 바람직하다. 따라서, 본원에 설명된 실시 예들은 스위칭 네트워크 내의 RMS 전류를 제한하기 위해 레귤레이팅 회로 내의 스위치 및 자기 저장 소자의 조합에 의존한다.

RMS 전류를 제한하기 위해, 레귤레이팅 회로는 평균 DC 전류를 갖는 레귤레이팅 회로에서 자기 저장 소자를 통해 커패시터 전류를 강제한다. 그 다음, 레귤레이팅 회로의 스위치는 자기 저장 소자를 통해 평균 DC 전류를 유지하도록 동작한다.

레귤레이팅 회로는 스위칭 네트워크 내의 적어도 하나의 커패시터의 RMS 충전 전류 및 RMS 방전 전류 모두를 제한할 수 있다. 단일 레귤레이팅 회로는 전류를 싱킹(sinking) 및/또는 소싱(sourcing)함으로써 스위칭 네트워크 내로 또는 밖으로 전류를 제한할 수 있다. 그러므로, 도 22, 도 23, 도 24 및 도 26에 도시된 네 가지 기본 구성이 있다.

전력이 소스에서 부하로 흐른다고 가정하면, 도 22에서, 레귤레이팅 회로(16A)는 스위칭 네트워크(12A)의 충전 및 방전 전류 모두를 싱크(sink)할 수 있다.

도 23에서, 레귤레이팅 회로(16A)는 스위칭 네트워크(12A)의 충전 및 방전 전류 모두를 싱킹(sinking)하면서 스위칭 네트워크(12B)의 충전 및 방전 전류 모두를 공급할 수 있다. 또한, 스위칭 네트워크 및 레귤레이팅 회로 모두가 양방향으로 전력을 허용하는 경우, 양방향 전력 흐름이 가능하다.

도 24에서, 레귤레이팅 회로(16A)는 스위칭 네트워크(12A)의 충전 및 방전 전류 모두를 공급할 수 있다.

도 26에서, 레귤레이팅 회로(300A)는 스위칭 네트워크(200)의 충전 전류를 공급할 수 있고, 레귤레이팅 회로(300B)는 동일한 스위칭 네트워크(200)의 방전 전류를 싱크(sink)할 수 있다.

스위치드-커패시터 네트워크를 괴롭히는 근본적인 어려움은 커패시터를 충전하는 단순한 동작이 에너지 손실을 초래한다는 것이다. 이 에너지 손실은 충전 이벤트의 결과로서 커패시터에 걸친 전압이 얼마나 많이 변하는지에 크게 의존한다. 정전 용량 C를 제로에서 V로 충전하기 위해 전압 V에서 고정 전압원을 사용하는 것과 관련된 에너지 손실 E _L 은

이다. 이 손실은 기생 직렬 저항(R)에 의존하지 않는다. 이 손실은 전압이 변할 때마다 발생하기 때문에, 동작 동안의 모든 충전 구간은

와 동일한 손실을 낳고, 여기서

는 커패시터 전압의 초기 값과 최종 값 사이의 차이에 대응한다.

고정된 충전-업(charge-up) 손실은 보다 낮은 온-상태 저항을 갖는 스위치들을 채용함으로써 감소될 수 없다. 그것을 감소시키는 공지된 방법은 동작 중에 전압이 매우 많이 변하는 것을 단순히 피하는 것이다. 이것이 왜 그러한 컨버터가 특정 전환 비율에서만 가장 효율적으로 동작하는지에 대한 이유이다.

충전 사이클 내로 또는 밖으로 전달되는 전하량은 전압 차와 정전 용량의 곱이므로, 작은 전압 차로 많은 전하를 전달하는 한 가지 방법은 커패시턴스를 매우 크게 만드는 것이다. 그러나, 큰 커패시터는 단점이 없다. 한가지, 큰 커패시턴스는 많은 물리적 영역을 소모(consume)한다. 또한, 큰 커패시턴스를 갖는 스위치드-커패시터 네트워크는 효율적인 동작을 하기에 적합하지 않다.

본원에 설명된 컨버터는 커패시터의 보다 효율적인 사용을 제공함으로써 전술한 단점을 극복한다. 이것은 커패시터가 더 작게 될 수 있고 및/또는 시스템 효율의 전반적인 향상이 있을 수 있음을 의미한다. 본원에 설명된 컨버터는 재구성 가능한 스위치드-커패시터 회로를 필요로 하지 않지만, 그럼에도 불구하고 전술한 바와 같은 컨버터를 이용할 수 있다.

도 41은 스위치(S)가 폐쇄된 후에도 도 29에 도시된 커패시터(C)의 충전-업 효율을 향상시키는 방법을 도시한다. 레귤레이팅 회로(16A)는 커패시터(C)를 단열적으로 충전한다. 일부 실시 예들에서, 레귤레이팅 회로(16A)는 출력을 공급하는 스위치 모드 컨버터다. 적절한 레귤레이팅 회로는 저전압 자기 기반 컨버터다.

도 41에 도시된 시스템에서, 커패시터(C)가 충전되는 동안, 입력 전압(V _IN )과 커패시터 스택 전압(V _C ) 사이의 차이의 대부분은 레귤레이팅 회로(16A)의 입력에 걸쳐 나타난다. 기생 저항(R)에서 열로서 소산되는 대신에, 커패시터 스택을 충전하는 것과 관련된 에너지가 대신에 레귤레이팅 회로(16A)의 출력으로 전달된다. 그러므로, 레귤레이팅 회로(16A)의 겉보기 입력 저항(apparent input resistance)을 기생 저항(R)보다 높게 함으로써 커패시터-충전 에너지의 대부분이 복구될 수 있다(즉, 부하로 재지향 된다).

따라서, 도 41에 도시된 실시 예는 도 29에 도시된 것보다 커패시터의 보다 효율적인 사용을 가능하게 한다. 이는 스위치드-커패시터 컨버터로 확장될 때 요구되는 커패시터 크기의 감소 및/또는 시스템 효율의 향상을 가능하게 한다.

도 42는 스위칭 네트워크(12A)가, 스위칭 네트워크(12A) 내의 커패시터를 단열적으로 충전/방전시키는 수단 및 출력 전압(V _O )을 레귤레이팅하는 수단으로서의 역할을 하는, 레귤레이팅 회로(16A)에 연결되는 전술한 실시 예의 일 구현 예를 도시한다. 레귤레이팅 회로(16A)는 단열적 동작을 촉진시키기 위해 스위칭 네트워크보다 더 높은 주파수 일 필요는 없다는 점에 유의한다; 그것은 심지어 더 낮은 빈도일 수 있다. 도시된 특정 실시 예에서, 레귤레이팅 회로(16A)는 동기식 벅 컨버터이고 스위칭 네트워크(12A)는 단상 직렬-병렬 컨버터이다. 스위칭 네트워크(12A)는 함께 개폐하는 제 1 스위치들(1), 함께 개폐되는 제 2 스위치들(2), 제 1 펌프 커패시터(C₁) 및 제 2 펌프 커패시터(C₂)를 특징으로 한다.

레귤레이팅 회로(16A)는 레귤레이팅 회로(16A)에 대한 필터 및 바이패스로서만 기능하는 필터 커패시터(C_X)를 포함한다. 결과적으로, 필터 커패시터(C_X)의 커패시턴스는 스위칭 네트워크(12A)의 제 1 및 제 2 펌프 커패시터들(C₁, C₂)의 커패시턴스보다 훨씬 작아야 한다.

스위칭 네트워크(12A)는 충전 상태와 방전 상태 사이에서 번갈아 나타난다. 충전 상태 동안, 제 1 및 제 2 펌프 커패시터(C₁, C₂)를 충전한다. 그리고, 방전 상태에서, 제 1 및 제 2 펌프 커패시터(C₁, C₂)를 병렬로 방전한다.

충전 상태에서, 제 1 스위치(1)는 닫히고 제 2 스위치(2)는 개방된다. 입력 전압(V _IN )과, 제 1 및 제 2 펌프 커패시터(C₁, C₂)에 걸친 전압의 합 간의 차이는 레귤레이팅 회로(16A)의 입력 단자에 걸쳐 나타난다. 결과적으로, 제 1 및 제 2 펌프 커패시터(C₁, C₂)는 저손실로, 시스템 출력을 제어하기 위해 레귤레이팅 회로(16A)로부터 인출된 전력에 의해 결정되는 속도로 충전된다.

마찬가지로, 방전 상태에서는 제 2 스위치(2)가 닫히고 제 1 스위치(1)가 개방된다. 스위칭 네트워크(12A)는 출력을 레귤레이팅하는데 필요한 전력에 기초한 비율로 병렬로 방전한다.

또 다른 실시 예는 전파 캐스케이드 곱셈기를 적어도 부분적으로 단열적으로 충전하는 것에 의존한다. 캐스케이드 곱셈기는 우수한 빠른 스위칭 한계 임피던스, 전압의 용이한 스케일업, 그들의 2 상 동작 및 낮은 스위치 스트레스 때문에 선호되는 스위칭 네트워크이다.

캐스케이드 곱셈기에서, 커플링 커패시터는 일반적으로 클럭 전압 소스 (

)로 펌핑된다. 그러나, 대신에 도 43에 도시된 바와 같이, 커플링 커패시터가 클럭된 전류 소스(

)로 펌핑되면, 커플링 커패시터의 RMS 충전 및 방전 전류가 제한될 수 있다. 이 경우, 커패시터는 적어도 부분적으로 단열 충전되므로, 저속 스위칭 한계에서 동작할 때 스위치드 커패시터 컨버터와 관련된

손실을, 제거하지 못하면, 낮춘다. 이것은 출력 임피던스를 고속 스위칭 한계 임피던스로 낮추는 효과를 갖는다. 완전 단열적 충전 하에서의 단열 동작을 도시하는 도 44의 검은 점선으로 도시된 바와 같이, 출력 임피던스는 더 이상 스위칭 주파수의 함수가 아니게 된다.

다른 모든 것들이 동일하다면, 단열적으로 충전된 스위치드-커패시터 컨버터는 기존의 충전된 스위치드-커패시터 컨버터보다 훨씬 낮은 스위칭 주파수에서 작동할 수 있지만, 더 높은 효율로 동작할 수 있다. 반대로, 단열적으로 충전된 스위치드-커패시터 컨버터는 종래의 충전된 스위치드-커패시터 컨버터와 동일한 주파수 및 동일한 효율로 동작할 수 있지만, 예를 들어 4 배 내지 10 배 작은 크기의 커플링 커패시터들을 사용할 수 있다.

본원에 설명된 실시 예는 도 45에 도시된 바와 같이, 180°위상차로 동작하는 2개의 클럭된 전류 소스(

)로 동작할 수 있다. 도 46에 도시된, 일 구현 예는 하나의 전류 소스(72), 제 1 스위치 쌍(1) 및 제 2 스위치 쌍(2)을 사용한다. 제 1 및 제 2 스위치 쌍(1, 2)은 스위치 체인과 가장 잘 동기화된다. 도 46의 전류원의 적절한 구현 예는 인덕터(L)에 의해도 도 47에 나타낸 인덕턴스이다.

도 48은 도 43의 캐스케이드 곱셈기와 도 46의 클럭된 전류 소스를 도시한다. 전류 소스(72)를 구현하는 다양한 방법이 있다. 여기에는 벅 컨버터, 부스트 컨버터, 플라이 백 컨버터, 공진 형 컨버터, 및 선형 레귤레이터가 포함된다. 일부 실시 예들에서, 일정한 입력 전류를 갖는 전력 컨버터는 상기 정전류 소스를 구현한다. 다른 실시 예에서, 스위칭 주파수의 역수에 의해 정의된 구간의 일부분에 대해 일정한 입력 전류를 갖는 전력 컨버터는 정전류 원을 구현한다. 또 다른 실시 예에서, 선형 레귤레이터는 정전류 소스를 구현한다.

도 49는 도 22에 도시된 아키텍처와 일치하는 강압 컨버터를 도시한다. 그러나, 이 실시 예에서, 스위칭 네트워크(12A)는 레귤레이팅 회로(16A)를 사용하여 단열적으로 충전된다. 클럭된 전류원(

)은 4 개의 스위치 및 레귤레이팅 회로(16A)에 의해 에뮬레이팅 된다. V _X 가 스윙할 수 있도록 출력 커패시터(CO)도 제거되었다. 이 예에서, 레귤레이팅 회로(16A)는 작은 AC 리플을 갖는 일정한 소스로서 동작하는 부스트 컨버터이다. 동작 빈도에서 비 용량성 입력 임피던스를 갖는 임의의 전력 컨버터는 단열 작동을 허용할 것이다. 스위치 모드 전력 컨버터는 고효율 때문에 매력적인 후보이지만, 선형 레귤레이터도 실용적이다.

동작 시, "1"로 라벨링된 폐쇄 스위치는 커패시터(C₁, C₂ 및 C₃)를 방전하는 동안 커패시터(C₄, C₅ 및 C₆)를 충전한다. 유사하게, 스위치 "2"를 닫는 것은 보완적인 효과를 갖는다. 제 1 토폴로지 상태(위상 A)는 도 49에 도시되며, 여기서 "1”로 라벨링된 모든 스위치는 폐쇄되고 "2”로 라벨링된 모든 스위치가 개방된다. 유사하게, 제 2 토폴로지 상태(위상 B)는 도 50에 도시되고, 여기서 "2”로 라벨링된 모든 스위치는 폐쇄되고 "1”로 라벨링된 모든 스위치가 개방된다.

이 실시 예에서, 레귤레이팅 회로(16A)는 각 커패시터의 RMS 충전 및 방전 전류를 제한한다. 예를 들어, 커패시터(C₃)는 위상 A 동안 레귤레이팅 회로(16A)의 필터 인덕터를 통해 방전되고, 커패시터(C₃)는 위상 B 동안 레귤레이팅 회로(16A)의 필터 인덕터를 통해 충전되어, 단열적 개념을 명확히 나타낸다. 또한, 모든 액티브 성분들은 스위치로 구현되어 컨버터가 양방향으로 전력을 처리할 수 있다.

몇 가지 대표적인 노드 전압 및 전류가 도 52에 도시되어 있다. 예시된 2개의 전류(I _{P 1} 및 I _{P 2})의 상승 및 하강 에지에는 약간의 왜곡이 있으나, 대부분의 경우, 전류는 위상이 180도 차이 나는 두 개의 클럭과 유사하다. 일반적으로, V _X 노드가 레귤레이팅 회로(16A)에 의해 로딩되는, 본 실시 예에서와 같이, 스위치 스택의 적어도 하나의 말단이 큰 커패시턴스로 로딩되지 않으면, 캐스케이드 곱셈기에서 단열적 충전이 발생한다.

동작 시, 다른 양의 전류가 다른 스위치들을 통해 흐를 것이다. 따라서, 스위치를 통해 흐르는 전류에 적절한 방식으로 스위치의 크기를 정하는 것이 유용하다. 예를 들어, V _{P 1} 및 V _{P 2} 에 연결된 스위치는 도 49에서 다른 스위치보다 많은 전류를 전달한다. 이들 스위치를 다른 스위치보다 크게 함으로써, 불필요하게 큰 스위치를 가질 필요가 없으므로 회로 풋프린트(footprint)가 더 작아진다. 이것은 또한 스위치의 크기에 비례하는, 불필요한 부가적인 용량성 손실을 회피한다.

도 49에 도시된 스위치들은 어떤 스위칭 주파수에서 상태들 사이에서 천이할 것이다. 손실을 줄이기 위해, 스위칭 네트워크(12A)는 스위치를 통과하는 RMS 전류가 그 스위칭 주파수에서 제한되도록 동작하는 것이 바람직하다. 이러한 경우를 보장하는 한 가지 방법은, 커패시터들 사이의 전하 전송의 RC 시간 상수가 스위칭 주파수보다 크지 않은 경우 유사하도록, 스위치들의 저항을 선택하는 것이다. 도 44에서 볼 수 있는 바와 같이, 스위치의 폭 "W" 및 그에 따른 저항 및 그 크기를 제어함으로써, 스위칭 네트워크(12A)는 고속 스위칭 제한 영역으로 강제될 수 있다.

불행히도, RMS 전류를 제한하기 위해 스위치의 저항을 사용함으로써, 전도성 전력 손실이 증가하고 전체 효율이 감소한다. 그러나, 레귤레이팅 회로(16A)는 스위치의 저항을 감소시키고 단열적으로 동작하게 한다. 따라서, 스위치는 레귤레이팅 회로(16A)(또는 선택적으로 자기 필터)에 의해 처리되기 때문에 RMS 전류를 제한하는 것에 대한 걱정 없이 최고 효율을 위해 최적으로 크기를 정할 수 있다. 각각의 스위치에 대한 최적의 크기는 주어진 스위칭 주파수 및 주어진 전류에서 각 스위치의 저항성 및 용량성 손실을 밸런싱함으로써 선택된다.

도 11, 도 23, 도 24 및 도 26에 도시된 기본 구성 블록을 갖는 모듈러 아키텍처는 고전압 DC, AC-DC, AC-AC, 벅 부스트 및 다중 출력 전압과 같이, 더 넓은 범위의 애플리케이션을 커버하도록 확장될 수 있다. 각각의 이들 애플리케이션은 변환 및 레귤레이션 기능을 분리하는 것을 포함한다. 아키텍처의 확장은 또한 단열적으로 충전된 스위치드-커패시터 컨버터를 포함할 수 있다.

많은 스위치드-커패시터 컨버터에서, 커패시터들 및 스위치들의 수는 변환 비율에 따라 선형적으로 증가한다. 따라서, 변환 비율이 크면, 많은 커패시터 및 스위치가 필요하다. 대안적으로, 도 53에 도시된 바와 같이 다수의 저 이득 스테이지들을 직렬로 연결함으로써 큰 변환 비가 달성될 수 있다. 총 스위치 커패시터 스택의 변환 비(V _IN /V _X )는 다음과 같다:

(2.1)

직렬 스택된 구성의 메인 단점은 전방 스테이지 상의 전압 스트레스가 후방 스테이지의 전압 스트레스보다 훨씬 높다는 것이다. 이것은 일반적으로 다른 전압 정격(ratings) 및 크기를 갖는 스테이지를 필요로 할 것이다. 그러나, 1 스테이지 또는 2 스테이지를 바이패스함으로써 변환 비율을 쉽게 변경할 수 있다.

선행 직렬 연결된 스위칭 네트워크의 단열적 충전은 다음 스위칭 네트워크가 선행 스테이지의 충전 및 방전 전류를 제어하는 경우에만 발생한다. 따라서, 전방 스테이지들에서 전파 스위치드-커패시터 컨버터를 사용하거나 자기 기반 필터를 갖는 단상 직렬-병렬 스위치드-커패시터 컨버터와 같은 스위치드-커패시터 스테이지를 사용하는 것이 바람직하다.

도 54는 도 53에 도시된 아키텍처와 일치하는 2개의 직렬 연결된 스위칭 네트워크를 갖는 컨버터를 도시한다. 스위칭 네트워크(12A, 12D) 모두는 2 상 캐스케이드 곱셈기이다. 동작 시, "1" 및 "2”로 라벨링된 스위치는 항상 상보적인 상태에 있고 "7" 및 "8”로 라벨링된 스위치는 항상 상보적인 상태에 있다. 따라서, 제 1 스위칭된 상태에서, "1"로 라벨링된 모든 스위치는 개방되고 "2"로 라벨링된 모든 스위치는 폐쇄된다. 제 2 스위칭된 상태에서, "1"로 라벨링된 모든 스위치는 폐쇄되고 "2"로 라벨링된 모든 스위치가 개방된다. 이 실시 예에서, 스위치(1)를 폐쇄하는 것은 커패시터(C₄, C₅, C₆)를 방전하는 동안 커패시터(C₁, C₂, C₃)를 충전하고, 스위치(2)를 폐쇄하는 것은 상보적인 효과를 갖는다. 또한, 스위치(7)를 폐쇄하는 것은 커패시터(C₁₀, C₁₁, C₁₂)를 방전하는 동안 커패시터(C₇, C₈, C₉)를 충전하고 스위치(8)를 폐쇄하는 것은 상보적인 효과를 갖는다.

전력 컨버터는 레귤레이팅 회로(16A)가 2:1의 공칭 강압 비를 갖는 벅 컨버터인 것으로 가정하여, 32:1의 총 강압을 제공한다. 또한, 입력 전압이 32V이고 출력 전압이 1V인 경우, 제 1 스위칭 네트워크(12A)의 스위치는 8V를 차단할 필요가 있는 반면, 제 2 스위칭 네트워크(12D)의 스위치는 2V를 차단할 필요가 있다.

도 11, 도 23, 도 24 및 도 26에 도시된 기본 구성 블록을 갖는 모듈러 아키텍처는 도 55에 도시된 바와 같이 AC 입력 전압을 처리하도록 구성될 수 있다. AC 정류 스테이지(19A)는 AC 소스(14B)로부터 AC 파형을 수신하고 평균 DC 전압을 모듈러 DC-DC 컨버터(10)에 제공하며, 그 출력은 부하(18A)에 연결된다. 이 실시 예에서, 모듈러 DC-DC 컨버터(10)는 격리될 수 있거나 그렇지 않을 수 있다.

스위치드-커패시터 컨버터의 주된 특성 중 하나는 스위치드-커패시터 네트워크를 재구성함으로써 큰 입력 범위에서 효율을 동작시키는 능력이다. AC 벽 전압(wall voltage)(즉, 60 Hz 및 120 V_RMS)이 느린 이동 DC 전압으로 생각될 수 있다면, 프런트 엔드 AC 스위칭 네트워크(13A)는 시간-가변 입력 전압을 비교적 안정한 DC 전압으로 전개(unfold)할 수 있어야 한다.

도 56은 전개된 DC 전압으로 중첩된 단일 60Hz 사이클에 걸친 120 VRMS AC 파형의 도면을 도시한다. 도 57은 도 55의 AC 정류 스테이지(19A)를 포함할 수 있는 종류의 AC 스위칭 네트워크(13A)를 도시한다. AC 스위칭 네트워크(13A)는 선택적 반전 스테이지(즉, 스테이지를 정류하는 것)와 결합하여 프론트-엔드 스위치드-커패시터 스테이지(즉, 스위칭 네트워크)이다. 프론트-엔드 스위치드-커패시터 스테이지는 그 처분 시에 다른 구성(1/3, 1/2, 1/1)을 갖는다. 도시된 특정 실시 예에서, AC 스위칭 네트워크(13A)는 DC 전압을 60V 미만으로 유지한다. 일부 실시 예에서, AC 스위칭 네트워크(13A)는 특수 목적의 단열적 스위치드-커패시터 네트워크이다.

AC 스위칭 네트워크(13A)가 AC 전압을 전개하면, 도 57에 도시된 레귤레이팅 회로(16A)는 최종 출력 전압을 생성한다. 일부 실시 예에서, AC 스위칭 네트워크(13A)와 레귤레이팅 회로(16A) 사이의 다른 스위칭 네트워크(16A)는 전압을 추가로 조절한다. 이것이 그 경우라면, AC 스위칭 네트워크(13A)가 특수 목적 스위칭 네트워크(12A)이기 때문에, 직렬 연결 스테이지에 대한 경고들(caveats)은 사실이다. 자기 또는 전기 격리의 일부 형태는 안전상의 이유로 AC-DC 컨버터에서도 일반적이다. 따라서, 도 57에서, 전압들: V_AC, V_DC, 및 V_O 는 공통 접지에 대해 불가지론으로 의도적으로 정의된다.

도 58은 도 57에 도시된 아키텍처에 대응하는 AC-DC 컨버터를 도시한다. 이 실시 예에서, 레귤레이팅 회로(16A)는 동기식 벅 컨버터인 반면, AC 스위칭 네트워크(13A)는 3 가지의 변환 비들(1/3, 1/2, 1/1)을 갖는 재구성 가능한 2 상 강압 캐스케이드 곱셈기가 뒤따르는 동기식 AC 브리지 정류기이다. 동작 시, 7 및 8로 라벨링된 스위치들은 항상 상보적인 상태에 있다. AC 사이클의 양의 부분(0 내지 π라디안) 동안, "7”로 라벨링된 모든 스위치는 폐쇄되며, "8”로 라벨링된 모든 스위치는 도 59에 도시된 바와 같이 개방된다. 유사하게, AC 사이클의 음의 부분(π 내지 2π라디안) 동안, “8”로 라벨링된 모든 스위치는 폐쇄되며, "7”로 라벨링된 모든 스위치는 도 60에 도시된 바와 같이 개방된다.

스위치들(7 및 8)에 의해 제공되는 반전 기능에 추가하여, 스위치들(1A 내지 1E) 및 스위치들(2A 내지 2E)은 1/3, 1/2 및 1의 세 가지 고유한 변환 비율을 제공하기 위해, [표 1]에 도시된 바와 같이 선택적으로 개폐될 수 있다.

[표 1]

AC 스위칭 네트워크(13A)에는 디지털 클럭 신호(CLK)가 제공된다. CLK의 보수(즉, CLK가 로우(low)일 때 하이(high)이고 CLK가 하이일 때 로우임)이거나, 비 중첩(non-overlapping) 보완으로서 생성될 수 있는 제 2 신호(CLKB)가 생성된다. AC 스위칭 네트워크(13A)는 표 1의 제 1 행에 따라 설정된 스위칭 패턴으로 1/3의 강압비를 제공한다. AC 스위칭 네트워크(13A)는 표 1의 제 2 행에 따라 설정된 스위칭 패턴으로 1/2의 강압비를 제공한다. AC 스위칭 네트워크(13A)는 표 1의 제 3 행에 따라 설정된 스위칭 패턴으로 1의 강압비를 제공한다.

벽에 부착된 대부분의 전원 공급 장치는 일부 역률 사양을 충족시킨다. 역률(power factor)은 실제 전력이 피상 전력으로 흐르는 비율을 정의하는 0과 1 사이의 차원이 없는 수이다. 고조파 전류를 제어하고 따라서 역률을 부스팅하는 일반적인 방법은 액티브 역률 보정기(active power factor corrector)를 이용하는 것이다. 도 61은 고조파 전류를 제어하고 역률을 1로 올리는 AC-DC 컨버터(8)를 도시한다. 도시된 AC-DC 컨버터(8)는 AC 소스(14B)로부터 AC 전압을 수신하고 그것을 정류하는 AC 스위칭 네트워크(13A)를 특징으로 한다. AC 스위칭 네트워크(13A)의 출력은 액티브 역률 정정 회로(17A)의 입력에 연결된다. AC 스위칭 네트워크(13A)는 스위치드-커패시터 회로를 통한 전압 변환을 제공할 수도 있다. AC 소스(14B)에 의해 제공된 전압 파형과 가능한 동 위상이, 가능한 한 최대로, 유지되도록, 역률 보정 회로(21A)는 그 입력 전류를 제어한다. 이것은 무효 전력을 제로로 향하게 한다. 역률 보정 회로(17A)의 출력은 도 57에 도시된 것과 동일한 방식으로 동작하는 레귤레이팅 회로(16A)에 제공된다.

도 62는 제 1 및 제 2 회로들(51, 52) 사이에 연결된 도 55의 모듈러 DC-DC 컨버터(10)의 특정 실시 예를 도시한다. 제 1 및 제 2 회로들(51, 52)은 소스, 부하, 또는 전력 컨버터, PFC 회로, 또는 EMI 필터와 같은 다른 회로일 수 있다.

예시된 모듈러 DC-DC 컨버터(10)는 레귤레이팅 회로(16A), 스위칭 네트워크(12A) 및 격리된 컨트롤러(60)를 포함한다. 본원에서 사용된 바와 같이, 입력 및 출력을 갖는 회로는, 입력 전압 및 출력 전압이 공통 접지를 공유하지 않으면, 격리된 것으로 간주된다. 이러한 격리는 입력 전압을 변압기(transformer)의 입력 전압에 대응시키고, 출력 전압을 변압기의 출력 전압에 대응시킴으로써 수행될 수 있다. 일부 실시 예에서, 레귤레이팅 회로(16A)는 격리되어 있다. 다른 실시 예에서, 격리된 스위칭 네트워크(12A)가 있다. 모듈러 DC-DC 컨버터(10) 전체를 격리된 것으로 간주하기 위해 상기 중 하나만이 필요하지만, 스위칭 네트워크(12A) 및 레귤레이팅 회로(16A) 모두가 격리되는 실시 예도 있다.

일부 실시 예들에서, 스위칭 네트워크(12A)는 고정된 전압-변환 비를 갖는 레귤레이팅되지 않은(unregulated) 스위치드-커패시터 컨버터이다. 이들 실시 예들은 일반적으로 스위칭 네트워크(12A)의 출력을 레귤레이팅하기 위한 레귤레이팅 회로(16A)를 포함한다. 적절한 레귤레이팅 회로(16A)의 예는 부스트 컨버터, 벅 컨버터, 플라이-백 컨버터 및 선형 레귤레이터를 포함한다.

도 63은 스위칭 네트워크(12A)와 제 2 회로(52) 사이에 LC 필터(21A)가 부가된 도 62에 도시된 컨버터의 변형(variation) 예를 도시한다. LC 필터의 목적은 도 47에 도시된 방법을 통해 스위칭 네트워크(12A)의 단열적 충전을 촉진하는 것이다.

도 64는 도 63에 도시된 모듈러 DC-DC 컨버터(10)의 특정 실시 예를 도시한다. 레귤레이팅 회로(16A)는 스위치(S₁), 다이오드(D₁), 커패시터(C₁), 및 변압기(T₁)를 갖는 플라이-백 컨버터로서 구현된다. 연속적 전도 모드로 동작할 때, 레귤레이팅 회로(16A)는 제 1 및 제 2 상태 사이에서 천이한다. 제 1 상태에서, 스위치(S₁)는 닫히고, 다이오드(D₁)는 도통하지 않는다. 이제 1 상태 동안, 커패시터(C₁)는 레귤레이터(16A)의 출력에 전력을 공급하는 전하 저장기로서의 역할을 한다. 제 2 상태에서는, 스위치(S₁)가 개방되고 다이오드(D₁)가 도통된다.

도 64에 도시된 바와 같이, 격리된 컨트롤러(60)는 스위칭 네트워크(12A)를 제어하는 제 1 제어 신호(CTR1), 레귤레이팅 회로(16A)를 제어하는 제 2 제어 신호(CTR2), 및 이들 사이의 격리 배리어(61)를 포함한다. 그 결과, 제 1 및 제 2 제어 신호(CRT1, CTR2)는 서로 다른 접지를 가지며, 변압기(T₁)의 다른 면에 연결된다. 격리 배리어(61)는 음향 격리, 광학 격리, 용량성 격리, 유도성 격리, 및 기계적 격리 중 임의의 하나 이상을 포함할 수 있다.

도 23에 도시된 실시 예는 제 1 및 제 2 회로들(51, 52) 사이에 연결된 모듈러 DC-DC 컨버터(10)를 도시하는, 도 65에 도시된 바와 같이, AC 소스(14B)로 동작하도록 수정될 수 있다. 모듈러 DC-DC 컨버터(10)는 제 1 및 제 2 스위칭 네트워크(12A, 12B) 및 레귤레이팅 회로(16A)를 포함한다. 제 1 스위칭 네트워크(12A)는, 그 입력에서, 제 1 회로(51)로부터 전압을 수신한다. 제 2 스위칭 네트워크(12B)는 그 출력을 제 2 회로(52)에 제공한다. 레귤레이팅 회로(16A)는 제 1 스위칭 네트워크(12A)로부터의 출력을 수신하고 그 자신의 출력을 제 2 스위칭 네트워크(12B)의 입력에 제공한다. 격리된 컨트롤러(60)는 제 1 스위칭 네트워크(12A)에 제 1 제어 신호를, 제 2 스위칭 네트워크(12B)에 제 2 제어 신호를, 레귤레이팅 회로(16A)에 제 3 제어 신호를 제공한다.

유사하게, 도 26에 도시된 실시 예는 제 1 및 제 2 레귤레이팅 회로(16A, 16B) 및 스위칭 네트워크(12A)를 도시하는, 도 66에 도시된 바와 같이, AC 소스(14B)로 동작하도록 수정될 수 있다. 제 1 레귤레이팅 회로(16A)는, 그 입력에서, 제 1 회로(51)로부터의 전압을 수신한다. 제 2 레귤레이팅 회로(16B)는 그 출력을 제 2 회로(52)에 제공한다. 스위칭 네트워크(12A)는 제 1 레귤레이팅 회로(16A)로부터의 출력을 수신하고 그 자신의 출력을 제 2 레귤레이팅 회로(126)의 입력에 제공한다. 격리된 컨트롤러(60)는 제 1 레귤레이팅 회로(16A)에 제 1 제어 신호를, 레귤레이팅 회로(16B)에 제 2 제어 신호를, 스위칭 네트워크(12A)에 제 3 제어 신호를 제공한다. 일부 실시 예들에서, 도 63에 도시된 바와 같이, 제 2 레귤레이팅 회로(16B)는 LC 필터(21A)로서 구현될 수 있다. 도 55에 도시된 AC 정류 스테이지(19A)는 다양한 방식으로 구현될 수 있다. 도 67에 도시된, 일 실시 예에서, 정류기(19A)는 퓨즈(71), 커패시터(C1), AC 브리지(80), 및 AC 브리지(80)와 AC 소스(14B) 사이의 제 1 전자기 간섭 필터(70A)를 특징으로 한다. 도 68에 도시된 또 다른 실시 예에서, 제 2 EMI 필터(70B) 및 역률 보정 회로(90)는 커패시터(C1)를 대체한다.

구현 예가 도 69 및 도 70에 도시된, 제 1 전자기 간섭 필터(70A)는 AC-DC 컨버터(8)에 의해 생성된 공통 모드 및 차동 모드 노이즈를 원하는 양만큼 감소시킨다. 이러한 잡음이 감소되는 정도는, 일반적으로 FCC와 같은, 정부 기관에 의해 설정된다.

AC 브리지(80)는 AC 전압을 받고 평균 DC 전압을 출력한다. AC 브리지(80)의 특정 구현이 도 71에 도시되어 있다. 브리지는 제 1, 제 2, 제 3, 및 제 4 다이오드(D₁, D₂, D₃, D₄)를 포함한다. 동작 시, AC 브리지(80)는 제 1 상태와 제 2 상태 사이에서 천이한다. 제 1 상태에서, 제 1 및 제 3 다이오드(D₁, D₃)는 역 바이어스되고, 제 2 및 제 4 다이오드는 순방향 바이어스된다. 제 2 상태에서, 제 2 및 제 4 다이오드(D₂, D₄)는 순방향 바이어스되고, 제 1 및 제 3 다이오드(D₁, D₃)는 역 바이어스된다.

많은 현대의 디바이스들은 휴대폰의 전력 관리 집적 회로(PMICs, power management integrated circuits)와 같은 다른 구성 요소를 동작시키기 위해 다른 전압을 필요로 한다. 예를 들어, 프로세서를 동작시키기 위해 하나의 전압이 요구될 수 있는 반면, 디스플레이를 동작시키기 위해 또 다른 전압이 필요할 수 있다. 원칙적으로, 각각의 요구되는 출력 전압에 대응하는 개별 변환 스테이지 및 레귤레이션 스테이지를 가질 수 있다. 그러나, 이 솔루션은 물리적 공간과 핀 수 모두를 낭비한다. 이 어려움에 대한 솔루션은 하나의 변환 스테이지가 2개 이상의 레귤레이션 스테이지를 병렬로 구동하는 도 72에 도시된 것이다. 따라서, 각각의 레귤레이션 스테이지는 별도의 출력 전압을 제공한다. 레귤레이터 스테이지는 선형 레귤레이터를 포함하여, 이미 설명된 임의의 것일 수 있다.

변환 스테이지에서 스위치드-커패시터 네트워크의 단열적 충전을 보장하기 위해, 다양한 레귤레이션 스테이지에 의해 소비되는 전력의 대부분이 일정한 전류에 의해 공급되는 것이 바람직하다. 이것은, 예를 들어, 레귤레이션 스테이지들이 가능한 일정하게 유지하도록 레귤레이션 스테이지들을 동기화하여, 변환 스테이지의 스위치드 커패시터 네트워크에서 더 큰 저항 손실을 회피함으로써, 달성될 수 있다.

도 73 내지 도 80은 도 22, 도 23, 도 24 및 도 26에 도시된 아키텍처의 도면을 따르는 모듈러 전력 컨버터의 특정 구현 예를 도시한다. 각각의 구현에서, 레귤레이팅 회로 또는 다중 레귤레이팅 회로는 각각의 스위칭 네트워크 내의 적어도 하나의 커패시터의 RMS 충전 전류 및 RMS 방전 전류 모두를 제한하여, 이들 스위칭 네트워크 모두가 단열 충전된 스위칭 네트워크가 되도록 할 수 있다. 그러나, 디커플링 커패시터들(9A 또는 9B)이 존재하는 경우, RMS 충전 및 방전 전류를 제한하는 레귤레이팅 회로의 능력은 감소될 수 있다. 커패시터(9A 및 9B)는 선택적이며, 출력 전압을 상당히 일정하게 유지하기 위해 커패시터(C_O)가 사용된다. 모든 스테이지들은 공통 접지를 공유하지만, 반드시 그럴 필요는 없다. 예를 들어, 레귤레이팅 회로가 접지가 쉽게 분리될 수 있는 플라이 백 컨버터로 구현되면, 스위칭 네트워크조차도 용량성 격리를 통해 별도의 접지를 가질 수 있다. 또한, 간략화를 위해, 각 구현 예에서 스위칭 네트워크는 단일 변환 비율을 갖는다. 그러나, 다수의 별개의 변환 비율로 전력 변환을 제공하는 재구성 가능한 스위칭 네트워크가 대신 사용될 수 있다.

동작시, "1" 및 "2”로 라벨링된 스위치는 항상 상보적인 상태이다. 따라서, 제 1 스위치-상태에서, "1"로 라벨링된 모든 스위치는 개방되고 "2"로 라벨링된 모든 스위치는 폐쇄된다. 제 2 스위치-상태에서, "1"로 라벨링된 모든 스위치는 폐쇄되고 "2"로 라벨링된 모든 스위치가 개방된다. 유사하게, "3" 및 "4"로 라벨링된 스위치는 상보적인 상태이고, "5” 및 "6"으로 라벨링된 스위치는 상보적인 상태에 있고, "7” 및 "8"로 라벨링된 스위치는 상보적인 상태에 있다. 통상적으로, 레귤레이팅 회로들은 스위칭 네트워크보다 높은 스위칭 주파수로 동작한다. 그러나, 스위칭 네트워크들과 레귤레이팅 회로들 사이의 스위칭 주파수에 대한 요구 조건은 없다.

도 73은 도 11에 도시된 아키텍처에 대응하는 승압(step-up) 컨버터를 도시한다. 이 실시 예에서, 스위칭 네트워크(12A)는 1:3의 변환 비를 갖는 2 상 승압 캐스케이드 곱셈기이고 레귤레이팅 회로(16A)는 2 상 승압 컨버터이다. 동작 시에, 1로 라벨링된 스위치를 폐쇄하는 것과 스위치(2)를 개방하는 것은 커패시터(C₁ 및 C₂)를 방전하는 동안 커패시터(C₃ 및 C₄)를 충전한다. 역으로, 스위치(1)를 개방하는 것과 스위치(2)를 폐쇄하는 것은 커패시터(C₃ 및 C₄)를 방전하는 동안 커패시터(C₁ 및 C₂)를 충전한다.

도 74는 도 22에 도시된 아키텍처에 대응하는 양방향 강압 컨버터를 도시한다. 이 실시 예에서, 레귤레이팅 회로(16A)는 동기식 벅 컨버터인 반면, 스위칭 네트워크(12A)는 4:1의 변환 비를 갖는 2 위상 강압 캐스케이드 곱셈기이다. 동작 시, 스위치(1)를 폐쇄하는 것과 스위치(2)를 개방하는 것은 커패시터(C₄, C₅ 및 C₆)를 방전하는 동안 커패시터(C₁, C₂ 및 C₃)를 충전한다. 반대로, 스위치(1)를 개방하는 것과 스위치(2)를 폐쇄하는 것은 커패시터(C₁, C₂ 및 C₃)를 방전하는 동안 커패시터(C₄, C₅ 및 C₆)를 충전한다. 모든 액티브 성분은 컨버터가 양 방향으로 전력을 처리할 수 있도록 스위치로 구현된다.

도 75는 도 24에 도시된 아키텍처와 일치하는 승압 컨버터를 도시한다. 이 실시 예에서, 레귤레이팅 회로(16A)는 부스트 컨버터이고, 스위칭 네트워크(12A)는 1:2의 변환 비를 갖는 2 상 승압 직렬-병렬 스위치드-커패시터 컨버터이다. 동작 중에, 스위치(1)를 폐쇄하는 것은 커패시터(C₁)를 방전하는 동안 커패시터(C₂)를 충전시킨다. 스위치(2)를 폐쇄하는 것은 상보적인 효과를 갖는다.

도 76은 도 24에 도시된 아키텍처와 일치하는 양방향 업다운 컨버터를 도시한다. 이 실시 예에서, 레귤레이팅 회로(16A)는 동기식 4 개의 스위치 벅-부스트 컨버터이지만, 스위칭 네트워크(12A)는 1:4의 변환비를 갖는 2 상 승압 캐스케이드 곱셈기이다. 동작시, 스위치(1)를 폐쇄하는 것은 커패시터(C₁, C₂ 및 C₃)를 방전하는 동안 커패시터(C₄, C₅ 및 C₆)를 충전한다. 스위치(2)를 폐쇄하는 것은 상보적인 효과를 갖는다. 모든 액티브 성분은 컨버터가 양 방향으로 전력을 처리할 수 있도록 스위치로 구현된다.

도 77은 도 2에 도시된 아키텍처와 일치하는 반전 업-다운 컨버터를 도시한다. 이 실시 예에서, 제 1 스위칭 네트워크(12A)는 2:1의 변환 비를 갖는 강압 직렬-병렬 스위치드-커패시터 컨버터이고, 제 1 레귤레이팅 회로(16A)는 벅/부스트 컨버터이고; 제 2 스위칭 네트워크(12B)는 1:2의 변환 비를 갖는 승압 직렬 병렬 스위치드-커패시터 컨버터이다. 동작 시, 스위치(1)를 폐쇄하는 것은 커패시터(C₁)를 충전하고, 스위치(2)를 폐쇄하는 것은 커패시터(C₁)를 방전시킨다. 유사하게, 스위치(7)를 폐쇄하는 것은 커패시터(C₂)를 방전시키고 스위치(8)를 폐쇄하는 것은 커패시터(C₂)를 충전시킨다.

도 78은 도 23에 도시된 아키텍처와 일치하는 양방향 반전 업-다운 컨버터를 도시한다. 이 실시 예에서, 제 1 스위칭 네트워크(12A)는 2:1의 변환 비를 갖는 2 상 강압 직렬-병렬 스위치드-커패시터 컨버터이고, 레귤레이팅 회로(16A)는 동기식 벅/부스트 컨버터이고, 제 2 스위칭 네트워크(12B)는 1:2의 변환 비를 갖는 2 상 승압 직렬-병렬 스위치드-커패시터 컨버터이다. 동작 시, 스위치(1)를 폐쇄하는 것은 커패시터(C₂)를 방전하는 동안 커패시터(C₁)를 충전한다. 스위치(2)를 폐쇄하는 것은 상보 효과를 갖는다. 유사하게, 스위치(7)를 폐쇄하는 것은 커패시터(C₃)를 방전하는 동안 커패시터(C₄)를 충전한다. 스위치(2)를 폐쇄하는 것은 상보적인 효과를 갖는다. 모든 액티브 성분은 컨버터가 양 방향으로 전력을 처리할 수 있도록 스위치로 구현된다.

도 79는 도 26에 도시된 블록도와 일치하는 강압 컨버터를 도시한다. 이 실시 예에서, 제 1 레귤레이팅 회로(300A)는 승압 컨버터이고, 스위칭 네트워크(200)는 1:2의 변환 비를 갖는 2 상 승압 직렬-병렬 스위치드-커패시터 컨버터이고, 제 2 레귤레이팅 회로 300B는 부스트 컨버터이다. 동작 시, 스위치(1)를 폐쇄하는 것은 커패시터(C₁ 및 C₂)를 충전하는 동시에 커패시터(C₃ 및 C₄)를 방전한다. 스위치(2)를 폐쇄하는 것은 상보 효과를 갖는다.

도 80은 도 26에 도시된 블록 도와 일치하는 양방향 업다운 컨버터를 도시한다. 이 실시 예에서, 제 1 레귤레이팅 회로(300A)는 동기식 부스트 컨버터이고, 스위칭 네트워크(200)는 3:2의 변환 비를 갖는 2 상 분수식 직렬-병렬 스위치드-커패시터 컨버터이고, 제 2 레귤레이팅 회로(300B)는 동기식 벅 컨버터이다. 동작 시, 스위치(1)를 폐쇄하는 것은 커패시터(C₃ 및 C₄)를 충전하는 동시에 커패시터(C₁ 및 C₂)를 방전한다. 스위치(2)를 폐쇄하는 것은 상보 효과를 갖는다. 모든 액티브 성분은 컨버터가 양방향으로 전력을 처리할 수 있도록 스위치로 구현된다.

레귤레이팅 회로의 토폴로지는, 동기식 벅, 3-레벨 동기식 벅, 세픽(SEPIC, Single Ended Primary Inductor Converter), 소프트 스위치 또는 비동기 벅 컨버터를 포함하지만, 이에 제한되지 않는, 출력 전압을 레귤레이팅할 수 있는 임의의 유형의 전력 컨버터일 수 있음을 알아야 한다. 유사하게, 스위칭 네트워크는 원하는 전압 변환 및 허용된 스위치 전압에 따라, 다양한 스위치드-커패시터 토폴로지로 구현될 수 있다.

전술한 스위칭 네트워크(12A)의 물리적인 구현은 패시브 소자 레이어들, 액티브 소자 레이어들, 상호 연결 구조 및 쓰루-비아의 네 가지 주요 성분들을 포함한다. 패시브 소자 레이어는, 커패시터와 같은, 패시브 소자들을 갖는다. 액티브 소자 레이어는, 스위치와 같은, 액티브 소자들을 갖는다.

액티브 소자들이 CMOS 프로세싱에 의해 만들어지기 때문에 다른 레이어에서의 액티브 및 패시브 소자들의 분리가 발생한다. 따라서, 동일한 레이어 상에 패시브 소자들을 갖는다면, 이들은 액티브 소자들을 파괴하는 것을 피하기 위해 CMOS 호환 처리 단계들에 의해 만들어져야 한다. 이러한 제약으로 인해, 칩의 작은 영역에서 높은 커패시턴스를 제공하는 커패시터들을 제조하는 것이 어렵다. 또한, 높은 Q의 인덕터를 제조하는 것을 어렵게 만든다. 이러한 어려움을 피하기 위해, 그러한 패시브 소자를 생산하기 위해 최적화된 프로세스 흐름을 이용하여 그들 자신의 웨이퍼 상에 집적된 패시브 소자를 제조하는 것이 바람직하다.

일부 실시 예에서, 소자들은 단일 모놀리식 기판으로 통합된다. 다른 실시 예에서, 소자들은 다중 모놀리식 기판으로 통합된다. 모놀리식 기판들은 전형적으로, 실리콘과 같은, 반도체 재료로 만들어진다.

바람직한 실시 예에서, 통합 패시브 소자 공정을 사용하여 패시브 소자 레이어 상에 패시브 소자를 만들고, CMOS 공정을 사용하여 액티브 소자 레이어 상에 액티브 소자를 제조한다. 이들 소자 레이어들은 소자 레이어을 가로 질러 전기적 연결을 허용하도록 쓰루-비아를 포함하는 미세 상호연결 구조를 통해 함께 전기적으로 연결된다.

도 81은 에너지를 전달하기 위해 스위치드-커패시터 회로에서 커패시터를 사용하는 모듈러 컨버터의 회로 블록도를 도시한다. 블록도는 스위치들 및 커패시터들 모두를 위한 층을 포함하는 층의 스택을 도시한다. 층들의 스택 내의 스위치들은 제 1 및 제 2 스위치들(S₁, S₂)을 포함한다. 층들의 스택 내의 커패시터들은 제 1 및 제 2 커패시터들(C₁, C₂)을 포함한다. 개별 인덕터(L₁)는 층 스택 외부에 장착된다.

도 81의 층들의 스택 내의 층들은 다른 방식으로 적층될 수 있다. 도 82-84는 층들을 적층하는 다른 방식의 측면도, 및 이러한 각각의 층 구성에 대응하는 상호 연결 구조 및 비아의 배치를 도시한다. 액티브 소자 레이어는 스위치들을 포함하고, 패시브 소자 레이어는 커패시터들을 포함한다.

도 82에서, 액티브 소자 레이어는 C4 범프 세트를 통해 인쇄 회로 기판에 연결하고 패시브 소자 레이어는 액티브 소자 레이어 위에 적층된다. 쓰루-비아(TV)는 인쇄 회로 기판과 2개의 층 사이의 상호 연결 구조 사이의 연결을 제공한다.

도 83에서는, 이 배향이 반전되어, 패시브 레이어가 C4 범프들 및 패시브 레이어 위의 액티브 레이어에 의해 인쇄 회로 기판에 연결된다. 다시 한번, 쓰루 비아(TV)는 인쇄 회로 기판과 2개의 층 사이의 상호 연결 구조 사이의 연결을 제공한다.

도 84는 복수의 패시브 또는 액티브 레이어를 적층할 수 있는 가능성을 도시한다. 도시된 특정 실시 예에서, n 개의 패시브 소자 레이어들 및 하나의 액티브 소자 레이어가 있다. 쓰루 비아(TV)는 인접한 층들 사이의 상호 연결 구조에 인쇄 회로 기판을 연결하기 위한 경로를 제공한다.

도 85는 적어도 2개의 소자 레이어를 가지며, 그 중 하나는 스위치를 갖고 다른 하나는 커패시터를 갖는 실시 예를 도시한다.

C4 범프들은 인쇄 회로 기판을 따라 제 1 피치로 배치된다. 상호 연결 구조는 제 1 피치보다 작은 제 2 피치로 배치된 C5 범프를 포함한다. 이러한 C5 범프들의 예는 도 95에서 볼 수 있다.

각각의 패시브 레이어는 칩 상의 특정 풋 프린트를 차지하는 커패시터를 갖는다. 커패시터는 각각이 패시브 레이어의 위 또는 아래인 액티브 레이어 상의 스위치의 풋프린트 내에 있도록 위치된다. 이러한 어레인지먼트(arrangement)는 상호 연결 구조들에서 에너지 손실 및 다른 기생 손실들을 감소시키는 것을 돕는다.

추가적인 순열들(permutations)은 공지된 반도체 제조 공정의 성질의 결과로서, 웨이퍼의 한 면만을 처리하는 것이 일반적이기 때문에 발생한다. 웨이퍼의 이러한 면은 그 안에 통합된 장치를 갖는다. 이 때문에, 이것을 “소자 면(device face)”이라고 부른다.

각각의 스택 구성에 대해, 소자 면이 상부 면인지 하부 면인지에 관한 추가적인 순열이 존재한다. 주어진 층에 대해, 도 82 내지 도 84에 도시된 z 축에 대하여, 그 층의 "상부 면"은 +z 방향을 향하고, "하부 면"은 -z 방향을 향한다.

본원에서 사용된 바와 같이, 그 층에 의해 정의된 평면에 수직이고 그 층으로부터 멀어지는 방향으로 향하는 벡터가 +z 방향으로 향하게 되면, 그 층은 +z 방향과 "마주(face)"한다. 층이 +z 방향을 향하지 않는다면 층은 -z 방향으로 향하게 된다.

단지 2개의 소자 레이어가 있는 경우에, 도 86 내지 도 88은 도 82에 도시된 바와 같이, 상부 층이 패시브 레이어인 경우의 소자 면들의 4 가지 가능한 구성을 도시한다. 도 90 내지 도 93은 도 83에 도시된 바와 같이, 상부 층이 액티브 레이어일 때 소자 면의 4 가지 가능한 구성을 도시한다.

도 86에서, 액티브 레이어의 소자 면은 그 상부 면이고, 패시브 레이어의 소자 면은 그 하부 면이다. 단지 2개의 레이어들이 존재한다는 것을 감안할 때, 이는 서로 마주보게 된다는 것을 의미한다. 도 88은 패시브 레이어의 소자 면이 그 상부 면이고, 액티브 레이어의 소자 면이 그 하부 면인 반대로의 경우를 도시한다. 도 87에서는, 액티브 및 패시브 레이어들 모두의 소자 면이 상부 면들에 있고, 도 89에서는 양면이 하부 면에 있다.

도 90 내지 도 93은 액티브 레이어가 지금 상부 층인 경우에서의 도 86 내지 도 89의 정반대를 도시한다. 도 90에서, 액티브 소자는 하부 면에 있고, 패시브 소자는 상부 면에 있다. 단지 2개의 층이 있기 때문에, 액티브 및 패시브 소자는 도 86에서와 같이 서로 마주보게 된다. 도 91에서, 액티브 소자 및 패시브 소자는 각각의 층의 상부 면에 있고, 도 93에서는 이들은 각각의 층의 하부 면에 있다. 도 92에서, 액티브 소자는 상부 면에 있고, 패시브 소자는 하부 면에 있다.

당연히, 특정 구성이 다른 구성보다 바람직하다. 선택은 다수의 요인들에 의존할 것이며, 그 대부분은 쓰루 비아 기술 및 층들을 외부 회로에 연결하는데 이용 가능한 핀들의 수와 관련된다.

패시브 소자 레이어 및 액티브 소자 레이어는 부착될 때 임의의 형태일 수 있다. 두 가지 공통적인 선택은 다이 또는 웨이퍼 형태일 수 있다.

도 94 내지 도 95는 상호 연결 구조가 액티브 다이 내의 스위치들을 패시브 다이 상의 커패시터에 연결시키는 두 개의 다이-대-다이 어레인지먼트의 단면을 도시한다. 도 94에서, 스위치는 평면 커패시터에 연결하고, 도 95에서는 스위치가 트렌치 커패시터에 연결된다. 다이 스택으로부터 인쇄 회로 기판으로의 전기 연결을 제공하는 제 1 범프(C4) 및 쓰루 비아 TV는 도 94 내지 95에서는 생략되었지만 도 96 내지 도 97에서 볼 수 있다.

임의의 종류의 커패시터가 사용될 수 있지만, 트렌치 커패시터는 평면 커패시터들(planar capacitors) 보다 다이 면적 단위당 더 큰 커패시턴스를 제공하기 때문에, 때로는 크기의 1 또는 2 차수만큼 트렌치 커패시터가 평면 커패시터보다 바람직하다. 또한, 트렌치 커패시터는 평면 커패시터 보다 낮은 등가 직렬 저항을 제공한다. 이들 커패시터 속성 모두는 전력 컨버터의 효율에 영향을 미치기 때문에 용량성 에너지 전달을 이용하는 전력 컨버터에 사용하는 것이 바람직하다.

도 94-95에 도시된 바와 같이, 상호 연결 구조는 액티브 다이 상의 스위치를 패시브 다이 상의 커패시터에 연결한다. 이 상호 연결 구조는 다양한 방법으로 구현될 수 있다. 도 94-95의 경우에, 상호 연결 구조는 패시브 다이 상의 다층 상호 연결 구조, 제 2 범프(C5)의 단일 층 및 액티브 다이 상의 다층 상호 연결 구조의 합이다. 유일한 요구 사항은, 상호 연결 구조가 하나의 소자 레이어 상의 스위치들을 다른 소자 레이어들의 커패시터에 연결하는 것, 2개의 소자 레이어가 서로의 상부에 하나씩 적층되는 것, 및 제 2 범프(C5)가 제 1 범프(C4) 보다 미세한 피치를 갖는 것이다. 일부 실시 예들에서, 제 2 범프(C5)의 피치는 제 1 범프의 피치 보다 4 배 더 크다. 본원에 사용된 바와 같이, "피치"는 단위 길이 당 범프들의 개수를 의미한다.

도 96 내지 도 97은 웨이퍼-대-웨이퍼 스태킹(wafer-to-wafer stacking)에 의해 구현된 다른 실시 예를 도시한다. 본 실시 예에서는, 제 2 범프(C5)가 불필요하다. 대신에, 액티브 및 패시브 웨이퍼들은 본딩 프로세스를 사용하여 서로 전기적으로 연결된다. 도 96에서, 액티브 레이어의 소자 면은 하부 면이고, 도 97에서는 액티브 레이어의 소자 면이 상부 면이다. 적합한 결합 공정들(bonding processes)의 예는 구리-구리 및 산화물-산화물 결합이다. 또한, 도 96 및 도 97은 도 94 및 도 95에서는 생략된, 쓰루 비아와 제 1 범프(C4)의 일부를 도시하고 있다.

본원에서 논의된 유형의 스위치드-커패시터 전력 컨버터는 스위치드-커패시터 전력 컨버터에서 매우 많은 스위치 및 커패시터를 갖는다. 이들 모두는 전력 컨버터가 동작하도록 정확하게 상호 연결되어야 한다. 이들 구성 요소들을 상호 연결하는 도전 경로들을 물리적으로 배치하는 많은 방법이 있다. 그러나, 이들 방식 모두가 똑같이 효율적이라는 것은 아니다. 그들의 기하학적 구조에 따라, 이들 전도 경로 중 일부는 현저한 기생 저항 및/또는 인덕턴스를 도입할 수 있다. 매우 많은 상호 연결이 있기 때문에, 전체적으로 전력 컨버터에 대해 허용 가능한 기생 저항 및 인덕턴스를 제공하는 상호 연결 세트를 선택하는 것은 어려운 일일 수 있다. 이들 기생 양을 제어하는데 사용될 수 있는 한 방법은 스위치와 커패시터를 분할하는 것이다.

그러한 기생적인 양을 줄이는 한 가지 방법은 액티브 레이어 상의 스위치들의 형상 및 위치를 선택하여 패시브 레이어 상의 커패시터 아래에 맞출 수 있게 하는 것이다.

이것은 전류가 스위치와 커패시터 사이를 이동함에 따라 층의 면을 따라 긴 이동(journey)을 강요하는 것을 방지한다. 이 기술의 일례는 도 99에 도시되고, 8 개의 스위치(S1-S8) 및 컨트롤러(20A)가 2개의 커패시터를 갖는 패시브 레이어 아래에 위치하는 액티브 레이어 상에 배치된다. 스위치들이 패시브 레이어를 통해 완전히 보일 수는 없지만, 그 위치는 도 99에서 점선으로 표시되어 있다. 도면은 스위치(S₁, S₂, S₅, S₆) 및 스위치(S₃, S₄, S₇, S₈) 상부의 제 2 커패시터(C₂)의 상부에 있는 제 1 커패시터(C₁)를 도시한다.

이러한 기생 양을 줄이는 또 다른 방법은 스위칭 네트워크(12A) 내의 스위치가 통상적으로 트랜지스터들로 구현되는 액티브 소자임을 인식함으로써 발생한다. 스위칭 네트워크(12A)는 단일 모놀리식 반도체 기판 상에 또는 다수의 모놀리식 반도체 기판 상에 집적될 수 있거나, 개별 소자들을 사용하여 형성될 수 있다. 또한, 디바이스가 전력 컨버터이기 때문에, 각 스위치는 다량의 전류를 전달할 것으로 예상될 수 있다. 많은 전류를 전달하는 스위치는 종종 공통 단자에 병렬로 연결된 다수의 전류 경로에 의해 구현된다.

전술한 바와 같은 스위치에서, 스위치를 구성하는 전류 경로는 물리적으로 나란히 배치되어 비-제로 폭(non-zero width)을 갖는 공간을 점유한다. 이들 전류 경로는 모두 도전 경로에 자체 연결된 단자에 연결된다. 이 구성의 예를 도 98 및 도 101에 나타낸다. 특히, 도 101은 제 1 층의 트랜지스터와 하층의 커패시터를 나타내고 있다. 트랜지스터는, 제 1 및 제 3 사이에 있는 제 2 전류 경로를 갖는, 제 1, 제 2, 및 제 3 전류 경로들을 갖는다. 3개의 전류 경로들은 트랜지스터의 하나의 소스 단자와 하나의 드레인 단자 사이에서 연장한다.

도 101에 도시된 소스 단자로 들어가는 일부 전류는 제 2 전류 경로로 직진한다. 그러나 일부는 제 1 및 제 3 전류 경로를 따라 진행하기 위해 다시 회전하기 전에 좌우로 회전한다. 트랜지스터 채널의 다른 말단에서, 제 1 및 제 3 전류 경로들을 가로 지르는 전류는 드레인 단자에 다시 도달해야 한다. 이들 전류는 "측방향(lateral)" 전류라 불린다.

유사하게, 도 101의 하부 레이어는 제 1 및 제 2 커패시터 단자들에 연결된 3개의 분리된 전류 경로를 갖는 커패시터를 도시한다. 충전 및 방전되고 있는 과정에서, 상부 층의 트랜지스터와 관련하여 논의된 이유로 일부 측방향 전류가 불가피하다.

이 측방향 전류를 감소시키는 한가지 방법은, 도 98 및 도 102에 도시된 바와 같이, 스위치 및 커패시터를 다수의 구획으로 분할하는 것이다. 이 분할은 본질적으로 n-단자 소자를 (n+m) 단자 소자로 변환하는 것을 포함하는데, 여기서 m은 파티션들의 수에 의존한다. 따라서, 분할된 이후, 도 101의 2 단자 커패시터는 도 102의 6 단자 커패시터로 변환된다. 마찬가지로, 도 101에서 트랜지스터의 소스 단자 및 드레인 단자는 도 102의 트랜지스터에서 3개의 소스 단자와 3개의 드레인 단자로 변환된다.

도 101과 도 102의 차이점은 도 102의 각 전류 경로가 그 자신의 단자를 갖는다는 것이다. 반대로, 도 101에서는, 모든 전류 경로가 동일한 단자를 공유한다. 따라서, 도 101은 병렬로 연결된 3개의 전류 경로를 도시하는 반면, 도 102는 서로 분할되어 분리된 3개의 전류 경로를 도시한다.

도시된 3개의 전류 경로는 집합적으로 전하 캐리어를 제공하기 위해 실리콘 조각을 따라 다양한 도핑 프로파일에 의해 형성된 액티브 레이어 상의 스위치를 나타내고, 이러한 세 라인들을 한 쌍의 외부 단자들에 연결하거나 각 라인을 그 자신의 외부 단자 쌍에 연결한다.

도 101의 하층으로 나타내는 커패시터는 종래의 커패시터와 마찬가지로 2 단자 커패시터이다. 종래 기술의 컨버터들은 이러한 유형의 커패시터를 사용한다. 그러나, 2-단자 커패시터들을 사용하는, 종래의 컨버터와는 달리, 본원에 개시된 컨버터는 도 102에 도시된 바와 같은 6-단자 커패시터를 사용한다. 이러한 커패시터는, 모두 제조되고 적절히 정렬되어야 하는 더 많은 단자들을 갖기 때문에, 더 복잡하지만, 측방향 전류에 의한 기생 효과를 감소시킨다.

마찬가지로, 도 101의 상위층으로 나타낸 트랜지스터 스위치는 하나의 소스 단자와 하나의 드레인 단자를 갖는다. 이것은 종래의 전력 컨버터에 사용되는 일종의 트랜지스터이다. 반대로, 도 102의 상부 층으로 나타낸 트랜지스터는 3개의 소스 단자와 3개의 드레인 단자를 갖는다. 이러한 커패시터는, 모두 제조되고 적절히 정렬되어야 하는 더 많은 단자들을 갖기 때문에, 더 복잡하지만, 측방향 전류에 의한 기생 효과를 감소시킨다.

분할 작동은 기하학-독립적(geometry-independent)인 것이 명백해야 한다. 그 본질은 기생 효과를 줄이기 위해 n-단자 소자를 (n+m) 단자 소자로 바꾸는 것이다. 소자가 임의의 특정 방식으로 지향될 필요는 없다. 특히, 분할이 도 102에 도시된 바와 같이 단지 하나의 차원에서 수행될 필요는 없다. 예를 들어, 도 100의 9 분할 스위치 및 도 103에 도시된 6 분할 커패시터에 나타낸 바와 같이, x 방향 및 y 방향을 따라 성분들을 분할하는 것이 가능하다.

도 102 및 도 103에 도시된 기술들 모두는 액티브 및 패시브 소자들 사이의 수직 및 측 방향 거리를 감소시키는 한편 각각의 개별 스위치 및/또는 스위치드-커패시터 셀에 균일한 전류 분배를 제공한다. 이것은 스위치들과 커패시터들 사이의 연결부의 기생 저항 및 인덕턴스를 감소시키는 경향이 있다. 이것은 상당한 이점을 제공한다. 기생 저항이 전력 변환 프로세스의 효율을 제한하는 반면, 기생 인덕턴스는 스위칭 속도를 제한한다.

다른 이점들 중에서도, 상술한 어레인지먼트는 성분 및 핀 수의 불이익을 회피하고, 기생 상호 연결 구조에서의 에너지 손실을 감소시키며, 에너지를 전달하기 위해 커패시터를 사용하는 전력 컨버터의 총 풋프린트(footprint)를 감소시킨다.

전술한 라인을 따르는 스위칭 네트워크는, 도 104에 도시된 바와 같이, 트래블 어댑터(13)의 전력 컨버터를 제어하는데 사용될 수 있다. 이러한 트래블 어댑터(13)는 USB 포트(15)에서 DC 전압을 출력한다.

일부 구현 예에서, 컴퓨터 액세스 가능한 저장 매체는 컨버터의 하나 이상의 성분들을 나타내는 데이터베이스를 포함한다. 예를 들어, 데이터베이스는 차지 펌프의 저손실 동작을 촉진하도록 최적화된 스위칭 네트워크를 나타내는 데이터를 포함할 수 있다.

일반적으로 말하면, 컴퓨터 액세스 가능한 저장 매체는 명령 및/또는 데이터를 컴퓨터에 제공하기 위해 사용하는 중에 컴퓨터에 의해 액세스 가능한 임의의 비 일시적인 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 액세스 가능한 저장 매체는 자기 또는 광학 디스크와 같은 저장 매체 및 반도체 메모리를 포함할 수 있다.

일반적으로, 시스템을 나타내는 데이터베이스는, 프로그램에 의해 판독될 수 있고 시스템을 포함하는 하드웨어를 제조하기 위해, 직접 또는 간접적으로, 사용되는 데이터베이스 또는 다른 데이터 구조일 수 있다. 예를 들어, 데이터베이스는 베릴로그(Verilog) 또는 VHDL(VHSIC Hardware Description Language)과 같은 하이 레벨 설계 언어(HDL)의 하드웨어 기능의 동작 레벨 설명 또는 레지스터 전송 레벨(RTL) 설명일 수 있다. 디스크립션(description)은 합성 라이브러리로부터 게이트들의 리스트를 포함하는 넷리스트(netlist)를 생성하기 위해 디스크립션을 합성할 수 있는 합성 툴에 의해 판독될 수 있다. 넷리스트는 또한 시스템을 포함하는 하드웨어의 기능을 나타내는 게이트들의 세트를 포함한다. 그 다음, 넷리스트는 마스크에 적용될 기하학적 형상을 기술하는 데이터 세트를 생성하도록 배치되고 라우팅될 수 있다. 마스크들은 다양한 반도체 제조 단계에서 사용되어 시스템에 대응하는 반도체 회로 또는 회로를 생성할 수 있다. 다른 예들에서, 대안적으로, 데이터베이스는 그 자체가(합성 라이브러리가 있거나 없음) 넷리스트 또는 데이터 세트일 수 있다.

하나 이상의 바람직한 실시 예를 설명하였지만, 통상의 기술자는 이들 회로들, 기술들 및 개념들을 통합하는 다른 실시 예가 사용될 수 있음을 알 것이다. 따라서, 특허의 범위는 설명된 실시 예들에 한정되어서는 안되고, 오히려 첨부된 특허 청구 범위의 사상 및 범위에 의해서만 제한되어야 한다.

Claims (41)

1. 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치로서,
   상기 전력 컨버터는 인덕턴스 및 커패시터 네트워크를 포함하고,
   상기 장치는 상기 커패시터 네트워크에 연결하기 위한 스위치드-커패시터 단자(switched-capacitor terminal)와, 제 1 및 제 2 스위치 세트들 - 상기 제 1 및 제 2 스위치 세트들 각각은 복수의 스위치들을 포함함 - 을 포함하고,
   상기 스위치들의 적어도 하나는 상기 스위치드-커패시터 단자에 연결되고,
   상기 스위치 세트들은, 상기 커패시터 네트워크에 연결될 때, 스위치들에 의해 상호 연결된 커패시터들을 포함하는 스위치드-커패시터 네트워크(switched-capacitor network)를 정의하고,
   상기 제 1 스위치 세트 내의 스위치들을 폐쇄하는 것 및 상기 제 2 스위치 세트 내의 스위치들을 개방하는 것은 상기 스위치드-커패시터 네트워크의 커패시터를 제 1 상태로 배열하고, 상기 제 2 세트 내의 상기 스위치들을 폐쇄하는 것 및 상기 제 1 세트 내의 상기 스위치들을 개방하는 것은 상기 커패시터들을 제 2 상태로 배열하고,
   상기 장치는, 동작 중에, 상기 스위치드- 커패시터 네트워크로 하여금, 특정 주파수에서 상기 제 1 상태와 상기 제 2 상태 사이에서 트랜지션하게 하여 상기 커패시터들과 상기 스위치드-커패시터 네트워크의 단자들 사이에서 전하를 전송하고, 상기 인덕턴스로 하여금, 상기 스위치드-커패시터 네트워크와 협력하게 하여 상기 제 1 전압을 상기 제 2 전압으로 변환하는 컨트롤러를 더 포함하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
2. 제 1 항에 있어서,
   상기 전력 컨버터는 제 1 다이오드, 제 2 다이오드, 제 3 다이오드, 및 제 4 다이오드들을 포함하는 다이오드 회로를 포함하고, 상기 제 3 다이오드의 캐소드와 상기 제 2 다이오드의 애노드는 제 1 노드에서 만나고, 상기 제 1 및 제 2 다이오드들의 캐소드들은 제 2 노드에서 만나고, 상기 제 1 다이오드의 애노드와 상기 제 4 다이오드의 캐소드는 제 3 노드에서 만나고, 상기 제 3 및 제 4 다이오드들의 애노드들은 제 4 노드에서 만나고, 상기 제 1 및 제 3 노드들은 AC 소스에 연결되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 컨트롤러는 제 1 제어 회로 및 제 2 제어 회로를 포함하고, 상기 제 1 및 제 2 제어 회로들은 서로 격리되는(isolated), 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
4. 제 3 항에 있어서,
   상기 제 1 및 제 2 제어 회로들은 서로 자기적으로(magnetically) 격리되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
5. 제 3 항에 있어서,
   상기 제 1 및 제 2 제어 회로들은 서로 전기적으로(electrically) 격리되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
6. 제 3 항에 있어서,
   상기 제 1 및 제 2 제어 회로들은 서로 유도적으로(inductively) 격리되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
7. 제 3 항에 있어서,
   상기 제 1 및 제 2 제어 회로들은 서로 용량성으로(capacitively) 격리되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
8. 제 3 항에 있어서,
   상기 제 1 및 제 2 제어 회로들은 광학적으로 서로 통신하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
9. 제 3 항에 있어서,
   집적 회로를 더 포함하고, 상기 제 1 및 제 2 제어 회로들은 상기 집적 회로의 일부인, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
10. 제 3 항에 있어서,
    제 1 집적 회로 및 제 2 집적 회로를 더 포함하고, 상기 제 1 제어 회로는 상기 제 1 집적 회로에 있고, 상기 제 2 제어 회로는 상기 제 2 집적 회로에 있는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
11. 제 3 항에 있어서,
    상기 제 1 제어 회로는 제 1 제어 신호를 출력하고, 상기 제 2 제어 회로는 제 2 제어 신호를 출력하고, 상기 제 1 제어 신호는 제 1 전압과, 상기 제 1 전압보다 낮은 제 2 전압 사이의 전압 차이고, 상기 제 2 제어 신호는 제 3 전압과, 상기 제 3 전압보다 낮은 제 4 전압 사이의 전압 차이고, 상기 제 4 전압과 상기 제 2 전압은 상이한, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
12. 제 1 항 또는 제 2 항에 있어서,
    상기 인덕턴스는 상기 스위치드-커패시터 네트워크 내의 커패시터 간 전하 전송(charge transfer)을 제한하기 위해 상기 스위치드-커패시터 네트워크에 연결되도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
13. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는, 상기 스위치드-커패시터 네트워크로 하여금, 적어도 3개의 스위칭 어레인지먼트(arrangement)들 중 임의의 2개 사이에서 트랜지션(transition)하게 상기 스위치들을 동작시키도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
14. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는, 상기 스위치드-커패시터 네트워크로 하여금, 3개의 상태들 사이에서 트랜지션하게 하도록 상기 스위치들을 동작시키도록 구성되고, 제 1 상태에서, 전력은 상기 스위치드-커패시터 네트워크 내의 제 1 커패시터 세트에 의해 공급되고, 제 2 상태에서, 전력은 상기 스위치드-커패시터 네트워크 내의 제 2 커패시터 세트에 의해 공급되고, 상기 제 1 상태와 상기 제 2 상태 사이의 제 3 상태에서, 전력은 상기 스위치드-커패시터 네트워크로부터 공급되지 않는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
15. 제 1 항에 있어서,
    제 1 위상 각만큼 분리된 입력 AC 전압 및 입력 AC 전류를 수신하고, 동 위상(in phase)인 전압 및 전류를 갖는 출력 AC 전압 및 출력 AC 전류를 출력하는 회로를 더 포함하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
16. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는 제 1 제어 회로 및 제 2 제어 회로를 포함하고, 상기 제 1 및 제 2 제어 회로들은 변압기의 다른 측면들에 연결되는, 장치.
17. 제 2 항에 있어서,
    필터 회로를 더 포함하고,
    상기 필터 회로는 상기 AC 소스의 고차 고조파들(high-order harmonics)을 필터링하여, 방사를 억제하도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
18. 제 3 항에 있어서,
    상기 제 1 및 제 2 제어 회로들은, 공통 접지가 결여된, 대응하는 제 1 및 제 2 제어 신호를 출력하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
19. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는 상기 스위치들을 다상 모드로 동작시키도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
20. 제 1 항 또는 제 2 항에 있어서,
    상기 전력 컨버터는 상기 스위치드-커패시터 네트워크 내에서 커패시터 간 전하 전송을 제한하기 위해 상기 스위치드-커패시터 네트워크에 연결된 비 용량성 소자를 더 포함하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
21. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는 상기 컨트롤러의 동작 동안 상기 스위치드-커패시터 네트워크를 재구성하도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
22. 제 3 항에 있어서,
    상기 제 1 및 제 2 제어 회로들은 서로 갈바닉 격리(galvanic isolation)에 있는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
23. 제 1 항 또는 제 2 항에 있어서,
    상기 인덕턴스는 레귤레이팅 회로(regulating circuit)의 구성 요소인, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
24. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들 및 상기 컨트롤러는 트래블 어댑터(travel adapter)에 통합되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
25. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들은 제 1 스위치 및 제 2 스위치를 포함하며, 상기 제 2 스위치는, 주어진 전류에 대해 상기 제 2 스위치가 상기 제 1 스위치보다 많은 전력을 소비하도록, 상기 제 1 스위치보다 작은 영역을 점유하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
26. 제 1 항 또는 제 2 항에 있어서,
    상기 인덕턴스는 LC 필터의 구성 요소(constituent)인, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
27. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들은 다이(die) 상의 다른 영역들을 소모하며(consume), 상기 영역들은 상기 스위치들의 동작 동안 상기 스위치들을 통과할 것으로 예상되는 전류들에 기반하여 선택되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
28. 제 1 항 또는 제 2 항에 있어서,
    상기 인덕턴스는 상기 스위치들을 통한 RMS 전류를 제한하도록 배치되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
29. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치드-커패시터 네트워크의 상기 단자들은, 제 1 전압 차 - 상기 제 1 전압 차는 제 1 전압과 제 2 전압 사이의 차임 - 로 유지되는 제 1 단자, 및 제 2 전압 차 - 상기 제 2 전압 차는 제 3 전압과 제 4 전압 사이의 차임 - 로 유지되는 제 2 단자를 포함하고, 상기 스위치드-커패시터 네트워크를 동작시키는 과정 중에, 상기 제 4 전압은 상기 제 2 전압과 동일한 것으로 제한되고, 상기 제 1 및 제 2 단자들은 공통 접지를 공유하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
30. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치드-커패시터 네트워크의 상기 단자들은 제 1 전압 차 - 상기 제 1 전압 차는 제 1 전압과 제 2 전압 사이의 차임 - 로 유지되는 제 1 단자, 및 제 2 전압 차 - 상기 제 2 전압 차는 제 3 전압과 제 4 전압 사이의 차임 - 로 유지되는 제 2 단자를 포함하고, 상기 스위치드-커패시터 네트워크를 동작시키는 과정 중에, 상기 제 4 전압 및 상기 제 2 전압은 자유롭게 달라지고(are free to differ), 상기 제 1 및 제 2 단자들은 서로 격리되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
31. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는 상기 레귤레이팅 회로의 단자들, 상기 스위치드-커패시터 네트워크의 단자들, 그리고 상기 레귤레이팅 회로와 상기 스위치드-커패시터 네트워크에 공통인 적어도 하나의 단자로부터 감지된 신호들에 기반하여 서로 연결된 레귤레이팅 회로 및 상기 스위치드-커패시터 네트워크를 제어하도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
32. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치드-커패시터 네트워크는 LC 필터와 레귤레이팅 회로 사이에 있고, 상기 컨트롤러는 상기 레귤레이팅 회로와 상기 스위치드-커패시터 네트워크에 공통인 단자에서의 신호 및 상기 LC 필터와 상기 스위치드-커패시터 네트워크에 공통인 단자에서의 신호에 적어도 부분적으로 기초하여 상기 레귤레이팅 회로 및 상기 스위치드-커패시터 네트워크를 제어하도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
33. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치드-커패시터 네트워크는 LC 필터와 레귤레이팅 회로 사이에 있고, 상기 컨트롤러는 상기 LC 필터의 단자들에서 측정된 신호에 적어도 부분적으로 기초하여 상기 레귤레이팅 회로 및 상기 스위치드-커패시터 네트워크를 제어하도록 구성되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
34. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치드-커패시터 네트워크는 제 1 스위치드-커패시터 네트워크이고, 상기 전력 컨버터는 제 2 스위치드-커패시터 네트워크를 포함하고, 상기 컨트롤러는 상기 제 1 및 제 2 스위치드-커패시터 네트워크들과, 상기 제 1 및 제 2 스위치드-커패시터 네트워크들 둘 모두에 연결된 레귤레이팅 회로를 제어하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
35. 제 2 항에 있어서,
    상기 전력 컨버터는 상기 스위치들의 동작에 기인한 전자기파들의 방사를 억제하도록 구성된 회로를 더 포함하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
36. 제 1 항 또는 제 2 항에 있어서,
    상기 전력 컨버터는 회로 소자를 통과하는 전류가 미리 결정된 값을 초과하는 크기를 가질 때 개방 회로를 발생시키도록 구성된 회로 소자를 더 포함하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
37. 제 2 항에 있어서,
    상기 다이오드 회로는 상기 다이오드 회로의 노드들을 거쳐 커패시터에 연결되는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
38. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들은 제 1 다이(die)의 면 상에 배치되고, 상호 연결 구조는 상기 스위치들을 제 2 다이(die) 상의 상기 커패시터 네트워크에 연결시키는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
39. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들은 제 1 다이(die)의 면 상에 배치되고, 상호 연결 구조는 상기 스위치들을 제 2 다이(die) 상의 상기 커패시터 네트워크에 연결시키고, 상기 제 1 다이(die)는 상기 제 2 다이와 인쇄 회로 기판 사이에 있고, 비아(via)는 상기 상호 연결 구조와 상기 인쇄 회로 기판 사이의 연결을 제공하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
40. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들은 제 1 다이(die)의 면 상에 배치되고, 상호 연결 구조는 상기 스위치들을 제 2 다이(die) 상의 상기 커패시터 네트워크에 연결시키고, 상기 제 2 다이는 상기 제 1 다이(die)와 인쇄 회로 기판 사이에 있는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.
41. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치들 중 적어도 하나는 복수의 단자들을 포함하여, 상기 스위치 내의 측방향 전류들(lateral currents)의 형성을 억제하는, 제 1 전압을 제 2 전압으로 변환하는 전력 컨버터를 제어하기 위한 장치.

Images