KR20180115615A - 디스플레이 패널 및 디스플레이 패널의 구동 방법 - Google Patents
디스플레이 패널 및 디스플레이 패널의 구동 방법 Download PDFInfo
- Publication number
- KR20180115615A KR20180115615A KR1020180031625A KR20180031625A KR20180115615A KR 20180115615 A KR20180115615 A KR 20180115615A KR 1020180031625 A KR1020180031625 A KR 1020180031625A KR 20180031625 A KR20180031625 A KR 20180031625A KR 20180115615 A KR20180115615 A KR 20180115615A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- control circuit
- light emitting
- input terminal
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000011664 signaling Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
복수의 화소 회로를 포함하는 디스플레이 패널이 개시된다. 본 디스플레이 패널의 복수의 화소 회로 각각은, 발광 소자를 포함하는 발광부, 입력단 전압에 기초하여 발광 소자의 발광 시간(duration)을 제어하는 제어 회로, 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자, 제 2 스위칭 소자를 포함하고 입력되는 신호를 제어 회로의 입력단으로 전달하는 신호 입력부를 포함하고, 복수의 화소 회로 각각의 제 1 스위칭 소자들은 동시에 온/오프되고, 제어 회로의 입력단 전압은, 제 1 및 제 2 스위칭 소자가 온된 동안 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 제 1 전압으로 세팅되고, 제 1 전압으로 세팅된 후 제 1 및 제 2 스위칭 소자가 오프되면, 제 1 전압에서 상기 레퍼런스 신호에 기초한 제 2 전압으로 변경되며, 제어 회로는, 제어 회로의 입력단 전압이 제 2 전압으로 변경된 후 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 계조 데이터 신호 및 스위프 신호에 따라 변경되는 입력단 전압에 기초하여 발광 소자의 발광 시간을 제어한다.
Description
본 개시의 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것으로, 보다 상세하게는, 아날로그 PWM(Pulse Width Modulation) 방식으로 구동되는 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것이다.
화소의 계조를 표현하기 위한 LED(Light Emitting Diode) 디스플레이 패널의 구동 방식으로 PWM(Pulse Width Modulation) 방식이 많이 이용된다.
PWM 방식에는 디지털 PWM 방식과 아날로그 PWM 방식이 있다. 디지털 PWM 방식의 경우, 화소의 TFT(Thin Film Transistor)가 선형 영역에서 구동되므로, LED의 순방향 전압(Vf) 편차에 따라 휘도 편차가 크게 발생하고, 또한, 서브 필드 방식으로 계조를 표현하게 되므로, 표현할 수 있는 계조 수에 한계가 있고 의사 윤곽이 발생하는 문제점이 있다.
이에 반해, 아날로그 PWM 방식은, TFT의 포화 영역에서 TFT를 구동할 수 있고, 삼각파 등과 같은 스위프(sweep) 파형을 이용해 발광 소자의 구동 시간을 제어하게 되므로, LED 구동 방식으로서 보다 유용한 방식이 된다.
다만, 아날로그 PWM 방식의 경우, LED 디스플레이 패널의 각 화소의 TFT(Thin Film Transistor) 간의 임계 전압(Vth) 편차나 이동도(μ) 편차로 인해 휘도 균일성(uniformity)에 문제가 있을 수 있다. 따라서, TFT 간 편차 보정이 필요하다.
아날로그 PWM 방식은, 영상 프레임 하나를 표시할 때, 디스플레이 패널을 구성하는 복수의 화소 회로를 라인별로 순차적으로 스캔하여 각 라인에 계조 데이터 전압을 세팅하고, 이후 전체 화소 회로에 스위프 전압을 일괄적으로 인가하여 각 화소 회로의 LED를 동시에 발광시키는 방식으로 구동된다.
이때, 종래 아날로그 PWM 방식은 각 라인을 스캔할 때 TFT 간의 편차 보정을 함께 수행하게 된다. 편차 보정에는 일정한 시간이 필요하며, 편차 보정에 많은 시간을 할애할수록 휘도 균일성(uniformity)이 개선된다. 그러나, 한 프레임을 표시하는 데 이용되는 시간은 일정하므로(예를 들어, 60hz의 경우 1/60초, 120hz의 경우, 1/120초), 편차 보정 효과를 높이기 위해 라인의 스캔 시간을 늘리면 LED 발광 시간이 줄어들어 발광 효율이 낮아지게 되는 문제가 발생한다. 또한, LED 발광 효율을 높이기 위해 발광 시간을 늘리게 되면, TFT 간 편차 보정 효과가 낮아져 휘도 균일성(uniformity)이 악화되는 문제가 발생한다.
이와 같이, 편차 보정 효과 향상에 의한 휘도 균일성 향상과 발광 시간을 증가에 따른 발광 효율 향상은 드레이드 오프(trade off) 관계가 있으므로, 종래 아날로그 PWM 방식에 따를 경우 양쪽을 모두 향상시킬 수 없는 문제점이 있다.
본 개시는 상술한 문제점에 따른 것으로, 본 개시의 목적은, 휘도 균일성(uniformity)과 발광 효율성을 함께 높일 수 있는 디스플레이 패널 및 디스플레이 패널의 구동 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른, 복수의 화소 회로를 포함하는 디스플레이 패널에서 상기 복수의 화소 회로 각각은, 발광 소자를 포함하는 발광부, 입력단 전압에 기초하여 상기 발광 소자의 발광 시간(duration)을 제어하는 제어 회로, 상기 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하고, 입력되는 신호를 상기 제어 회로의 입력단으로 전달하는 신호 입력부를 포함하고, 상기 복수의 화소 회로 각각의 상기 제 1 스위칭 소자들은 동시에 온/오프되고, 상기 제어 회로의 입력단 전압은, 상기 제 1 및 제 2 스위칭 소자가 온된 동안 상기 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 제 1 전압으로 세팅되고, 상기 제 1 전압으로 세팅된 후 상기 제 1 및 제 2 스위칭 소자가 오프되면, 상기 제 1 전압에서 상기 레퍼런스 신호에 기초한 제 2 전압으로 변경되며,상기 제어 회로는, 상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 상기 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 상기 계조 데이터 신호 및 상기 스위프 신호에 따라 변경되는 상기 입력단 전압에 기초하여 상기 발광 소자의 발광 시간을 제어한다.
또한, 상기 신호 입력부는, 일 단이 상기 제어 회로의 입력단에 연결되고, 타 단이 상기 제 2 스위칭 소자의 일 단에 연결된 제 1 커패시터 및 일 단이 상기 제 1 커패시터의 일 단 또는 타 단과 연결되며, 타 단이 상기 스위프 신호를 입력 받는 제 2 커패시터를 포함하고, 상기 제 2 스위칭 소자의 타 단을 통해 입력되는 상기 레퍼런스 신호 및 상기 계조 데이터 신호를 상기 제 2 스위칭 소자가 온된 동안 상기 제 1 커패시터를 통해 상기 제어 회로의 입력단으로 전달할 수 있다.
또한, 상기 제어 회로의 입력단 전압은, 상기 제 2 전압으로 변경된 후 상기 제 2 스위칭 소자가 다시 온된 동안 상기 제 2 스위칭 소자를 통해 입력되는 상기 계조 데이터 신호에 기초하여 제 3 전압으로 세팅되고, 상기 제 3 전압으로 세팅된 후 상기 제 2 커패시터를 통해 입력되는 상기 스위프 신호에 따라 변경되며, 상기 제어 회로는, 상기 스위프 신호에 따라 변경되는 상기 입력단 전압에 기초하여 상기 발광 소자를 온/오프 제어하여 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 레퍼런스 신호 및 상기 계조 데이터 신호의 크기는, 상기 제 2 커패시터의 상기 일 단이 상기 제 1 커패시터의 상기 타 단에 연결된 경우가 상기 제 2 커패시터의 상기 일 단이 상기 제 1 커패시터의 상기 일 단에 연결된 경우보다 작을 수 있다.
또한, 상기 복수의 화소 회로의 제 2 스위칭 소자 각각은, 상기 제 1 스위칭 소자가 온된 동안 함께 온되어 상기 레퍼런스 신호를 상기 복수의 화소 회로 각각의 제어 회로의 입력단으로 전달하고, 상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 순차적으로 온되어 상기 복수의 화소 회로 각각에 대한 계조 데이터 신호를 상기 복수의 화소 회로 각각의 제어 회로 입력단으로 전달할 수 있다.
또한, 상기 제어 회로는, PMOSFET(P-channel Metal Oxide SemiconductorField Effect Transistor), NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor) 또는 CMOSFET(Complementary Metal Oxide Semiconductor Field Effect Transistor) 인버터 중 어느 하나이고, 상기 제 1 및 제 2 스위칭 소자는, PMOSFET 또는 NMOSFET 중 어느 하나일 수 있다.
또한, 상기 제어 회로가 PMOSFET 또는 NMOSFET인 경우, 상기 PMOSFET 또는 NMOSFET의 게이트 단자가 상기 제어 회로의 입력단이 되고, 상기 PMOSFET 또는 NMOSFET의 드레인 단자가 상기 제어 회로의 출력단이 되며, 상기 제어 회로가 CMOSFET 인버터인 경우, 상기 CMOSFET 인버터의 입력단이 상기 제어 회로의 입력단이 되고, 상기 CMOSFET 인버터의 출력단이 상기 제어 회로의 출력단이 될 수 있다.
또한, 상기 제어 회로가 PMOSFET인 경우, 상기 PMOSFET의 드레인 단자는 캐소드 단자가 그라운드 단자에 연결된 상기 발광 소자의 애노드 단자에 연결되고, 상기 PMOSFET의 소스 단자는 구동 전압 단자에 연결되며, 상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 PMOSFET의 게이트 단자 전압에 따라 상기 PMOSFET이 온/오프되어 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 제어 회로가 NMOSFET인 경우, 상기 NMOSFET의 드레인 단자는 애노드 단자가 구동 전압 단자에 연결된 상기 발광 소자의 캐소드 단자에 연결되고, 상기 NMOSFET의 소스 단자는 그라운드 단자에 연결되며, 상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 NMOSFET의 게이트 단자 전압에 따라 상기 NMOSFET이 온/오프되어 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 제어 회로가 CMOSFET 인버터인 경우, 상기 CMOSFET 인버터의 출력단은 캐소드 단자가 그라운드 단자에 연결된 상기 발광 소자의 애노드 단자에 연결되고, 상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 CMOSFET의 인버터의 입력단 전압에 따라 상기 CPMOSFET 인버터가 온/오프되어 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 발광부는,상기 발광 소자로 구동 전류를 공급하는 전류원 및 상기 전류원과 상기 발광 소자 사이에 연결된 제 3 스위칭 소자를 포함하고, 상기 제어 회로는, 상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 입력단 전압에 따라 상기 제 3 스위칭 소자의 온/오프를 제어하여 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 발광부는, 상기 발광 소자로 구동 전류를 공급하는 전류원을 포함하고, 상기 제어 회로는, 상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 입력단 전압에 따라 상기 전류원에 포함된 구동 트랜지스터의 게이트 단자 전압을 제어하여 상기 발광 소자의 발광 시간을 제어할 수 있다.
또한, 상기 발광부는, 구동 트랜지스터를 포함하며, 상기 구동 트랜지스터의 게이트 단자에 인가된 전압의 크기에 따라 다른 진폭의 구동 전류를 상기 발광 소자로 공급하는 전류원을 포함하고, 상기 전류원은, 상기 구동 트랜지스터의 게이트 단자에 서로 다른 크기의 전압을 인가하기 위한 진폭 설정 회로를 포함할 수 있다.
또한, 상기 발광 소자는, LED(Light Emitting Diode) 또는 OLED(Organic Light Emitting Diode)일 수 있다.
한편, 본 개시의 일 실시 예에 따른, 복수의 화소 회로를 포함하는 디스플레이 패널의 구동 방법에서 상기 복수의 화소 회로 각각은, 발광 소자를 포함하는 발광부, 입력단 전압에 기초하여 상기 발광 소자의 발광 시간(duration)을 제어하는 제어 회로, 상기 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하고, 입력되는 신호를 상기 제어 회로의 입력단으로 전달하는 신호 입력부를 포함하고, 상기 구동 방법은, 상기 제 1 및 제 2 스위칭 소자를 온 시켜 상기 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 상기 제어 회로의 입력단 전압을 제 1 전압으로 세팅하는 단계, 상기 제어 회로의 입력단 전압이 상기 제 1 전압으로 세팅된 후 상기 제 1 및 제 2 스위칭 소자를 오프시켜 상기 제어 회로의 입력단 전압을 상기 제 1 전압에서 상기 레퍼런스 신호에 기초한 제 2 전압으로 변경시키는 단계 및 상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 상기 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 상기 계조 데이터 신호 및 상기 스위프 신호에 따라 변경되는 상기 제어 회로의 입력단 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 단계를 포함하고, 상기 복수의 화소 회로 각각의 상기 제 1 스위칭 소자들은 동시에 온/오프된다.
이상 설명한 바와 같이 본 발명의 다양한 실시 예에 따르면, 디스플레이 패널의 휘도 균일성(uniformity)과 발광 효율성을 동시에 향상시킬 수 있다.
도 1a 내지 도 2b는 종래 화소 회로 및 종래 아날로그 PWM 방식을 설명하기 위한 예시도,
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널에 포함된 화소 회로의 블럭도,
도 4a 및 도 4b는 본 개시의 일 실시 예에 따른 화소 회로와 종래 화소 회로의 구성 및 동작의 차이를 설명하기 위한 도면,
도 5a 및 도 5b는 본 개시의 일 실시 예에 따른 화소 회로의 편차 보상 효과를 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 화소 회로의 효과를 설명하기 위한 도면,
도 7은 본 개시의 다양한 실시 예들에 따른 화소 회로의 구현 예를 도시한 도면,
도 8 내지 도 17b는 본 개시의 다양한 실시 예들에 따른 화소 회로의 구체적인 예시도,
도 18은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성도, 및
도 19는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 나타내는 흐름도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널에 포함된 화소 회로의 블럭도,
도 4a 및 도 4b는 본 개시의 일 실시 예에 따른 화소 회로와 종래 화소 회로의 구성 및 동작의 차이를 설명하기 위한 도면,
도 5a 및 도 5b는 본 개시의 일 실시 예에 따른 화소 회로의 편차 보상 효과를 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 화소 회로의 효과를 설명하기 위한 도면,
도 7은 본 개시의 다양한 실시 예들에 따른 화소 회로의 구현 예를 도시한 도면,
도 8 내지 도 17b는 본 개시의 다양한 실시 예들에 따른 화소 회로의 구체적인 예시도,
도 18은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성도, 및
도 19는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 나타내는 흐름도이다.
본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다.
도 1a 내지 도 2b를 통해 종래 아날로그 PWM 방식 및 이로 인해 발생하는 문제점을 간단히 설명하고, 도 3 이하를 통해 본 개시의 다양한 실시 예들을 설명하기로 한다.
아날로그 PWM 방식은 CI(Clumped Inverter) 방식이라고도 불리운다. CI 방식은 디스플레이 패널의 TFT 간 편차 보정을 위해 인버터의 입력단 및 출력단을 단락시켜 인버터의 입력단 전압을 임계 전압으로 세팅하고, 인버터 입력단과 연결된 커패시터에 계조 데이터 전압을 세팅한 후, 시간에 따라 변화하는 스위프 파형을 입력해서 발광 소자의 구동 시간 폭을 제어하는 방식이다.
도 1a는 디스플레이 패널의 화소를 구성하는 종래 화소 회로의 예시도이다. 도 1a의 화소 회로(10)는 스위칭 트랜지스터(13) 및 스위칭 트랜지스터(14)를 화소 회로(10) 내부에 구현하여 회로 내부에서 계조 데이터 신호(Vw)와 스위프 신호(Vsweep) 사이에 전환이 이루어지도록 한 회로 구성을 도시하고 있고, 도 1a의 화소 회로(20)는 스위칭 트랜지스터(13) 및 스위칭 트랜지스터(14)를 화소 회로(20) 외부에 구현하여 화소 회로 외부에서 계조 데이터 신호(Vw)와 스위프 신호(Vsweep) 사이에 전환이 이루어지도록 한 회로 구성을 도시하고 있다.
도 1a의 화소 회로(10, 20)에서, 인버터는 트랜지스터(11)로 구현되고, 인버터의 입력단(1) 및 출력단(2)을 단락시키기 위한 스위칭 소자는 트랜지스터(12)로 구현된다. 한편, 계조 데이터 전압을 세팅하기 위한 커패시터(15)가 인버터의 입력단(1)에 연결되어 있는 것을 볼 수 있다.
도 1b는 도 1a의 화소 회로(10, 20)들을 포함하는 디스플레이 패널이 종래 아날로그 PWM 방식 즉, 종래의 CI 방식으로 구동되는 경우 각종 신호와 인버터의 입력단(1)(A점)의 전압 변화를 도시한 타이밍도이다.
도 1b에 도시된 바와 같이, CI 방식에서 영상 한 프레임을 디스플레이하기 위한 화소 회로 구동 시간은 트랜지스터(11)의 임계 전압 세팅 및 계조 데이터 전압 세팅이 이루어지는 스캔 기간과 스위프 신호를 통해 상기 세팅된 계조 데이터 전압에 대응되는 기간 동안 발광 소자(16)를 발광시키는 발광 기간으로 나누어질 수 있다.
이때, 종래 CI 방식은 스캔 기간 동안 해당 화소의 임계 전압(Vth) 세팅과 계조 데이터 전압(Vw) 세팅이 함께 이루어지는 것을 볼 수 있다. 즉, 각 스캔 라인마다 해당 화소 회로에서 임계 전압(Vth) 세팅 및 계조 데이터 전압(Vw) 세팅이 함께 이루어지므로, 전술한 편차 보정 효과를 높이기 위해 스캔 기간을 늘리는 경우 발광 기간이 줄어들게 되어 발광 효율이 낮아지는 문제가 발생하게 된다.
도 2a 및 2b를 참조하여 이를 보다 자세히 설명한다. 도 2a는 도 1a의 화소 회로(10)이고, 도 2b는 스캔 기간 동안 화소 회로(10)의 동작을 설명하기 위한 타이밍도이다.
먼저, 도 1b에 도시된 바와 같이, 스캔 기간 동안 스위칭 트랜지스터(13)는 온된 상태이므로, 계조 데이터 신호(Vw)가 커패시터(15)를 통해 A점(1)에 전달되어 A점(1)의 전위가 전달된 계조 데이터 전압만큼 떨어진다. 이때, 스캔 신호(SCAN(n))에 따라 트랜지스터(12)가 함께 온되면, 인버터, 즉, 트랜지스터(11)의 입력단(1) 및 출력단(2)이 단락되어 전류 id가 흐르기 시작하고, 이에 따라 A점(1)의 전위가 오르게 된다(①).
이때, 트랜지스터(11)의 게이트-소스(A점-VDD) 간 전압이 트랜지스터(11)의 임계 전압(Vth)에 가까워질수록 전류 id는 줄어들게 되며(②), 시간이 흐를수록 트랜지스터(11)의 게이트-소스(A점-VDD) 간 전압은 점점 트랜지스터(11)의 임계 전압(Vth)에 가까워지게 된다(③).
아날로그 PWM 방식 구동 시 디스플레이 패널의 각 화소 간 편차 보정을 위해서는, 계조 데이터 전압을 세팅하기 전에 트랜지스터(11)의 입력단(1) 전압을 임계 전압(Vth)으로 세팅할 필요가 있는데, 위에서 보는 바와 같이, 트랜지스터(11)의 입력단(1) 전압을 임계 전압(Vth)으로 세팅하기 위해서는 일정한 시간이 필요하다(이론적으로 완벽히 Vth가 되기 위해서는 무한대의 시간이 필요함).
따라서, 편차 보정 효과를 높이기 위해 스캔 기간을 늘리면, 발광 기간이 줄어들게 되어 발광 효율이 나빠지게 되며, 발광 효율만을 생각하여 스캔 기간을 줄이고 발광 기간을 늘리면, 편차 보정 효과가 떨어져 휘도 균일성이 낮아지는 문제가 발생하게 된다.
도 3은 본 개시의 일 실시 예에 따른 화소 회로의 블럭도이다. 일반적으로, 디스플레이 장치는 디스플레이 패널을 포함하며, 디스플레이 패널은 복수의 화소를 포함한다. 이때, 디스플레이 패널에 포함된 복수의 화소 각각은, 그 동작을 위해 발광 소자 및 발광 소자의 구동을 위한 주변 회로로 구현될 수 있다. 도 15를 참조하면, 본 개시의 다양한 실시 예에서 화소 회로는 디스플레이 패널(500)의 복수의 화소 각각을 구성하는 회로를 의미한다.
도 3에 따르면, 화소 회로(100)는 발광부(110), 제어 회로(120), 제 1 스위칭 소자(130) 및 신호 입력부(140)를 포함한다.
발광부(110)는 발광 소자(111)를 포함한다. 발광 소자(111)는 발광 소자(111)로 제공되는 구동 전류의 진폭 및 구동 시간에 따라 다른 계조를 표현할 수 있다. 이때, 발광 소자(111)는 LED(Light Emitting Diode) 또는 OLED(Organic Light Emitting Diode)일 수 있으나, 이에 한정되는 것은 아니다.
제어 회로(120)는 발광 소자(110)의 발광 시간을 제어한다. 특히, 제어 회로(120)는 입력단(101) 전압에 기초하여 발광 소자(110)의 발광 시간을 제어할 수 있다. 예를 들어, 제어 회로(120)는 PMOSFET(P-channel Metal Oxide SemiconductorField Effect Transistor), NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor) 또는 CMOSFET(Complementary Metal Oxide Semiconductor Field Effect Transistor) 인버터 중 어느 하나로 구현될 수 있으나, 이에 한정되는 것은 아니다.
제 1 스위칭 소자(130)는 제어 회로(120)의 입력단(101) 및 출력단(102) 사이에 연결되며, 제어 신호(CMP 신호)에 따라 온/오프된다. 특히, 제 1 스위칭 소자(130)는 온된 경우 제어 회로(120)의 입력단(101) 및 출력단(102)을 단락시킨다.
신호 입력부(140)는 제 2 스위칭 소자(141)를 포함하며, 입력되는 신호를 제어 회로(120)의 입력단(101)로 전달한다. 구체적으로, 신호 입력부(140)는 스캔 신호에 따라 온/오프되는 제 2 스위칭 소자(141)가 온된 경우 데이터 신호 라인을 통해 인가되는 신호를 제어 회로(120)의 입력단(101)으로 전달할 수 있다. 또한, 신호 입력부(140)는 스위프 신호를 입력받아 제어 회로(120)의 입력단(101)으로 전달할 수 있다.
한편, 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(140)는 PMOSFET 또는 NMOSFET 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
위와 같은 화소 회로(100)에서, 본 개시의 일 실시 예에 따르면, 제어 회로(120)의 입력단(101) 전압은 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)가 온된 동안 제 2 스위칭 소자(141)를 통해 입력되는 레퍼런스 신호에 기초하여 제 1 전압으로 세팅되고, 제 1 전압으로 세팅된 후 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)가 오프되면, 제 1 전압에서 레퍼런스 신호에 기초한 제 2 전압으로 변경될 수 있다.
이에 따라, 제어 회로(120)는 제어 회로(120)의 입력단(101) 전압이 제 2 전압으로 변경된 후 신호 입력부(140)를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 계조 데이터 신호 및 스위프 신호에 따라 변경되는 입력단(101) 전압에 기초하여 발광 소자(111)의 발광 시간을 제어할 수 있다.
이때, 디스플레이 패널(500)을 구성하는 복수의 화소 회로 각각의 제 1 스위칭 소자(130)들은 동시에 온/오프된다.
위와 같은 화소 회로(100)의 구성을 통해, 종래 아날로그 PWM 방식과 달리, 디스플레이 패널의 휘도 균일성(uniformity)과 발광 효율성을 동시에 향상시킬 수 있다.
도 4a 및 도 4b를 통해 본 개시의 일 실시 예에 따른 화소 회로와 종래 화소 회로의 구성의 차이 및 동작의 차이를 보다 자세히 설명한다. 도 4a의 위 도면은 도 1a의 종래 화소 회로(10)를 도시하고 있고, 아래 도면은 도 1b의 종래 타이밍도를 도시하고 있다.
도 4b의 위 도면은 본 개시의 일 실시 예에 따른 화소 회로(100-1)를 도시하고 있고, 도 4b의 아래 도면은 화소 회로(100-1)와 같은 구성의 화소 회로들로 구성된 디스플레이 패널을 본 개시의 일 실시 예에 따른 아날로그 PWM 방식으로 구동하는 경우 각종 신호와 인버터의 입력단(101)(A점)의 전압 변화를 도시한 타이밍도이다.
먼저, 도 4b에 도시된 화소 회로(100-1)를 보면, 발광 소자(111), 제어 회로(120) 및 제 1 스위칭 소자(130)의 구성은 종래 화소 회로(10)와 동일한 것을 볼 수 있다. 그러나, 신호 입력부(140)의 구성이 종래 화소 회로(10)와는 상이하고, 각종 제어 신호(CMP, SCAN(n)) 및 스위프(sweep) 신호가 상이하게 종래 화소 회로(10)와는 상이하게 입력되는 것을 볼 수 있다.
구체적으로, 본 개시의 일 실시 예에 따른 화소 회로(100-1)의 신호 입력부(140)는, 일 단(101)이 제어 회로(120)의 입력단(101)에 연결되고, 타 단(103)이 제 2 스위칭 소자(141)의 일 단(103)에 연결된 제 1 커패시터(142) 및 일 단(103)이 제 1 커패시터의 타 단(103)과 연결되며, 타 단이 스위프 신호를 입력받는 제 2 커패시터(143)를 포함할 수 있다.
이에 따라, 신호 입력부(140)는, 제 2 스위칭 소자(141)의 타 단을 통해 입력되는 레퍼런스 신호 및 계조 데이터 신호를 제 2 스위칭 소자(141)가 온된 동안 제 1 커패시터(142)를 통해 제어 회로(120)의 입력단(101)으로 전달할 수 있다.
도 4b의 화소 회로(100-1)는 제어 회로(120), 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)가 모두 PMOSFET으로 구현된 것을 예로 들었으나, 후술할 바와 같이, 이에 한정되는 것이 아님은 물론이다.
한편, 도 4a의 아래 타이밍도에 도시된 바와 같이, 종래 아날로그 PWM 방식의 경우, 디스플레이 패널을 구성하는 복수의 화소 회로가 스캔 기간 동안 라인 별로 순차적으로 스캔되며, 화소 회로들의 편차 보상(즉, 해당 화소의 임계 전압(Vth) 세팅) 및 계조 데이터 전압(Vw) 세팅이 스캔 라인별로 이루어진다.
이에 반해, 본 개시의 일 실시 예에 따른 아날로그 PWM 방식의 경우, 도 4b의 아래 타이밍도에 도시된 바와 같이, 스캔 기간 동안, 먼저, 디스플레이 패널을 구성하는 전체 화소 회로들의 편차 보상(임계 전압(Vth) 세팅)이 동시에 이루어진 후 스캔 라인별로 계조 데이터 전압(Vw) 세팅이 이루어지게 된다.
따라서, 본 개시의 일 실시 예에 따르면, 종래 아날로그 PWM 방식에 비해 화소 회로들의 편차 보상 시간을 줄일 수 있게 되며, 이에 따라 발광 기간을 충분히 확보할 수 있게 되므로, 디스플레이 패널의 휘도 균일성(uniformity)과 발광 효율성을 동시에 향상시킬 수 있게 된다.
이하에서, 도 5a 및 도 5b를 통해 본 개시의 일 실시 예에 따른 화소 회로(100-1)의 편차 보상 효과를 설명한다. 도 5a 및 도 5b는 스캔 기간 및 발광 기간 동안 화소 회로(100-1)의 입력단(101)(A점) 전압 변화를 도시한 타이밍도 및 회로도이다. 도 5a의 ① 내지 ⑤는 도 5b의 ① 내지 ⑤ 회로에 각각 대응된다.
먼저, 도 5a 및 도 5b의 ①에서 보는 바와 같이 A점 전압이 VDD인 상태에서, 스캔 신호(SCAN(n))에 따라 제 2 스위칭 소자(141)가 온되어 도 5b의 ②와 같이 데이터 라인을 통해 레퍼런스 전압(Vref)이 A점에 인가된다.
이때, 도 4b의 아래 타이밍도에서 보는 바와 같이, 본 개시의 일 실시 예에 따르면, 전 화소 보상 기간 동안 스캔 신호(SCAN(n))와 동시에 제어 신호 CMP가 제 1 스위칭 소자(130)로 인가되므로, A점 전압은 레퍼런스 전압(Vref)으로 유지되지 않고, 도 5a 및 도 5b의 ③에서 보는 바와 같이 시간이 지남에 따라 제어 회로(120)의 임계 전압(Vth)으로 수렴하게 된다. 이는 제어 신호 CMP에 따라 제 1 스위칭 소자(130)가 온되어, 제어 회로(120)의 입력단(101) 및 출력단(102)이 단락된 상태가 되기 때문이다.
이후, 스캔 신호(SCAN(n)) 및 제어 신호 CMP에 따라 제 2 스위칭 소자(141) 및 제 1 스위칭 소자(130)가 오프되면, A점 전압은, 도 5a 및 도 5b의 ④에서 보는 바와 같이 임계 전압(Vth)에서 Vth+(VDD-Vref)로 변경된다. 이는 제 2 스위칭 소자(141)가 오프됨에 따라 A점 전압이 (VDD-Vref)만큼 변화할 때, 제 1 스위칭 소자(130) 역시 오프된 상태이므로 더 이상은 제어 회로(120)의 입력단(101)과 출력단(102)이 단락된 상태가 아니게 되기 때문이다.
한편, A점 전압이 Vth+(VDD-Vref)가 된 후 스캔 신호(SCAN(n))에 따라 제 2 스위칭 소자(141)가 다시 온되면, 데이터 라인을 통해 계조 데이터 전압(Vw)이 입력되어 A점 전압은, 도 5a 및 도 5b의 ⑤에서 보는 바와 같이, Vth+(Vw-Vref)로 세팅된다.
이와 같이 A점에 세팅된 Vth+(Vw-Vref) 전압은 남은 스캔 기간 동안 유지되다가, 발광 기간에 커패시터(143)를 통해 스위프 신호(Vsweep)가 입력되면, 세팅된 Vth+(Vw-Vref) 전압을 시작점으로 하여 입력된 스위프 신호에 따라 변화하게 되며, 제어 회로(120)는 스위프 신호에 따라 변화하는 입력단(101)(A점) 전압에 기초하여 발광 소자(111)의 발광 시간을 제어하게 된다.
구체적으로, 제어 회로(120)는 발광 소자(111)를 온/오프 제어하여 발광 시간을 제어하게 된다. 이때, 제어 회로(120)는 PMOSFET으로 구현되므로, PMOSFET(120)의 게이트 단자가 제어 회로(120)의 입력단(101)이 되고, 드레인 단자가 제어 회로(120)의 출력단(102)이 된다. 한편, 화소 회로(100-1)는 PMOSFET(120)의 소스 단자가 구동 전압(VDD) 단자에 연결되고, 드레인 단자가 발광 소자(111)의 애노드 단자에 연결되는 구조를 가지므로, PMOSFET(120)의 게이트 단자와 소스 단자 사이에 PMOSFET(120)의 문턱 전압(Vth) 이하의 전압이 인가되면, 발광 소자(111)가 온되고, 문턱 전압(Vth)을 초과하는 전압이 인가되면, 발광 소자(111)가 오프되게 된다.
이때, 도 5a를 참조하여 발광 소자의 발광 시간을 계산하면 아래의 수학식 1과 같다.
상기 수학식 1에서, Vth는 제어 회로(120)의 임계 전압(Vth) 즉, PMOSFET(120)의 문턱 전압, Vref는 레퍼런스 전압, S는 스위프 전압(Vsweep)의 기울기, Vsweep1은 발광 기간 시작 전에 제어 회로(120)의 입력단(101)에 세팅된 전압, 즉, 발광 기간 시작시 제어 회로(120) 입력단(101)의 최초 전압, Vsweep2는 발광 기간의 중간 시점의 전압, T1은 발광 기간 시작 후 스위프 신호(Vsweep)에 따라 제어 회로(120)의 입력단(101) 전압이 변화하여 최초로 제어 회로(120)의 임계 전압(Vth) 즉, PMOSFET의 문턱 전압이 될 때까지의 시간, T2는 발광 기간의 중간 시간, Te는 발광 소자의 발광 시간을 나타낸다.
상기 수학식 1에서 Te를 보면 발광 소자(111)의 발광 시간은 Vth와 무관하게 결정되는 것을 알 수 있다. 즉, 본 개시의 일 실시 예에 따른 화소 회로(100-1)를 통해 디스플레이 패널을 구성하는 복수의 화소 회로들 간의 편차를 보상할 수 있다.
도 6은 본 개시의 일 실시 예에 따른 화소 회로(100, 100-1)를 통한 효과를 보다 자세히 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따르면, 화소 회로들 간의 편차를 보정하기 위한 임계 전압 설정 기간(전 화소 보상 기간)과 발광 소자의 구동 시간을 결정하는 계조 데이터 전압(Vw)의 설정 기간이 구별되므로, 각각에 대해 최적화가 가능하다.
또한, 화소 회로에 포함된 제어 회로(120)(트랜지스터)의 편차 보상 효과를 높이기 위해 임계 전압 설정 기간을 늘리더라도, 편차 보상이 전 화소에 대해 일괄적으로 이루어지므로 편차 보정 기간이 크게 늘어나지 않는다.
즉, 도 6의 참조부호 610에서 보는 바와 같이, 제 1 스위칭 소자(130)가 온된 상태 즉, 편차 보정 기간(=전 화소 보상 기간)이 길어질수록 A점 전압은 임계 전압(Vth)에 가까워지며, 이동도(mobility) 차이에 의한 전위차도 줄어들게 되므로, 보정 효과는 높아진다.
따라서, 편차 보정 시간을 적절히 늘릴 필요가 있다. 전술한 바와 같이, 종래 기술은 편차 보정 및 계조 데이터 전압 세팅이 스캔 라인별로 이루어지므로, 발광 효율을 고려할 때 편차 보정 기간을 늘리는데 한계가 있는 반면, 본 개시의 일 실시 예에 따르면, 전 화소가 일괄적으로 동시에 보정되므로, 보정 기간을 늘리더라도 크게 문제될 것이 없다.
또한, 계조 데이터 전압을 설정하는 시간은 편차 보정 기간에 비해 비교적 짧기 때문에, 본 개시의 일 실시 예에 따르면, 전체 라인을 스캔하는 시간(스캔 기간)을 단축할 수 있어 발광 소자의 발광 효율을 높일 수 있다.
즉, 도 6의 참조부호 620에서 보는 바와 같이, 계조 데이터 전압을 설정할 때 계조 데이터 전압의 충전 시간은 제 1 커패시터(142)의 커패시턴스 또는 트랜지스터(120)의 기생 커패시턴스 성분에 의해 정해지는데, 본 개시의 일 실시 예에 따르면, 스캔 기간 중 전 화소 편차 보정을 먼저 하게 되므로, 이후에는 계조 데이터 전압 설정만을 하면 되므로, 스캔에 걸리는 시간을 줄여 발광 시간을 늘릴 수 있게 된다.
이상에서는, 화소 회로(100)의 예로, 도 4b의 위 도면과 같은 화소 회로(100-1)를 들었으나, 화소 회로(100)의 구현 예가 이에 한정되는 것은 아니다.
도 7은 본 개시의 다양한 실시 예들에 따른 화소 회로(100)의 구현 예를 도시하고 있다. 구체적으로, 참조부호 710은 신호 입력부(140)의 구현 예를, 참조부호 720은 제 1 스위칭 소자(130) 및 제어 회로(120)의 구현 예를, 그리고, 참조부호 730은 발광부(110)의 구현 예를 도시하고 있다.
참조부호 710을 참조하면, 신호 입력부(140)는 (a) 및 (b) 두 가지 형태로 구현될 수 있다. (a) 및 (b) 회로는 제 2 커패시터(143)가 제 1 커패시터(142)의 어느 단에 연결되는지에 차이가 있다.
참조부호 720을 참조하면, 제 1 스위칭 소자(130) 및 제어 회로(120)는 (a), (b) 및 (c)의 세가지 형태로 구현될 수 있다. (a) 회로의 경우, 제어 회로(120)가 CMOS 인버터로 구현되고, CMOS 인버터의 입력단(101) 및 출력단(102) 사이에 제 1 스위칭 소자(130)가 연결된다.
한편, (b) 회로의 경우, 제어 회로(120)가 NMOSFET으로 구현되며, 이때, NMOSFET의 드레인 단자(102)가 제어 회로(120)의 출력단이 되고, 게이트 단자(101)가 제어 회로(120)의 입력단이 된다.
(c) 회로의 경우에는, 전술한 도 4b의 화소 회로(100-1)와 같이, 제어 회로(120)가 PMOSFET으로 구현되며, 이때, PMOSFET의 드레인 단자(102)가 제어 회로(120)의 출력단이 되고, 게이트 단자(101)가 제어 회로(120)의 입력단이 되는 것을 볼 수 있다.
한편, 참조 부호 730을 참조하면, 발광부(110)는 (a), (b) 및 (c)의 세 가지 형태로 구현될 수 있다. 각 발광부(110)는 발광 소자(111)를 포함하고 있는데, (a)의 경우, 제어 회로(120)가 발광 소자(111)의 온/오프를 직접 제어하는 예를 도시하고 있다.
(b) 및 (c)는 발광부(110)가 전류원(115)을 포함하는 실시 예를 도시하고 있다. (b)의 경우, 발광부(110)는 전류원(111)과 발광 소자(111) 사이에 스위칭 소자(113)를 포함하며, 제어 회로(120)는 스위칭 소자(113)의 온/오프를 제어함으로써 발광 소자(111)의 온/오프를 제어하게 된다. 이때, 제어 회로(120)의 출력단(102)이 스위칭 소자(113)의 게이트 단자에 연결되게 된다.
한편, (c)의 경우, 제어 회로(120)가 전류원(115)에 포함된 구동 트랜지스터(117)의 게이트 단자 전압을 제어하여 발광 소자(111)의 온/오프를 제어하게 되며, 이 경우, 제어 회로(120)의 출력단(102)이 구동 트랜지스터(117)의 게이트 단자에 연결되게 된다.
한편, 화소 회로(100)는, 이상의 참조 부호 710 내지 730에 포함된 회로들의 조합을 통해 다양하게 구성될 수 있다.
이하에서는 도 8 내지 도 14b를 참조하여 본 개시의 다양한 실시 예들을 보다 구체적으로 설명하기로 한다. 이때, 전술한 것과 중복되는 내용은 설명을 생략하기로 한다.
도 8은 스위프 전압(Vsweep)이 입력되는 위치가 도 4b의 화소 회로(100-1)와 상이한 실시 예를 도시하고 있다. 도 8에 따르면 화소 회로(100-2)는, 도 4b의 화소 회로(100-1)를 기준으로 볼 때, 스위프 신호를 입력받는 제 2 커패시터(143)가 제어 회로(120)의 입력단(101)에 직접 연결된다는 점에서 차이가 있다.
이 경우, 제 1 커패시터(142) 및 제 2 커패시터(143) 사이에서 전압 분배가 이루어지므로, 도 4b의 화소 회로(100-1)와 동일한 크기의 전압이 도 8의 화소 회로(100-2)의 제어 회로(120)의 입력단(101)에 인가되려면, 화소 회로(100-2)에는 도 4b의 예에서보다 더 큰 전압을 갖는 레퍼런스 전압(Vref), 계조 데이터 전압(Vw) 및 스위프 전압(Vsweep)이 인가되어야 한다.
예를 들어, 제 1 커패서터(142) 및 제 2 커패시터(143)의 커패시턴스가 동일하다면, 도 8의 화소 회로(100-2)에는 도 4b의 화소 회로(100-1)보다 2배의 크기의 전압이 인가되어야 도 4b의 화소 회로(100-1)와 동일하게 동작하게 될 것이다.
도 9는 제어 회로(120), 제 1 스위칭 소자(130) 및 제 3 스위칭 소자(141)가 모두 NMOSFET으로 구현된 실시 예를 도시하고 있다. 도 9에 따르면, 화소 회로(100-3)는 NMOSFET(120)의 드레인 단자가 발광 소자(111)의 캐소드 단자에 연결되고, 소스 단자가 그라운드 단자(VSS)에 연결되며, 발광 소자(111)의 애노드 단자가 구동 전압(VDD) 단자에 연결된다.
전술한 바와 같이, 제어 회로(120)가 NMOSFET인 경우 NMOSFET의 게이트 단자가 제어 회로(120)의 입력단(101)이 되고, 드레인 단자가 제어 회로(120)의 출력단(102)이 되므로, NMOSFET(130)은, 드레인 단자가 NMOSFET(120)의 게이트 단자(101)에 연결되고, 소스 단자가 NMOSFET(120)의 드레인 단자(102)에 연결되며, 게이트 단자로 입력되는 제어 신호 CMP에 따라 온/오프된다.
NMOSFET(141)은 게이트 단자로 입력되는 스캔 신호(SCAN(n))에 따라 온/오프되며, 드레인 단자로 입력되는 레퍼런스 신호(Vref) 및 계조 데이터 신호(Vw)를 제 1 커패시터(142)를 통해 제어 회로(120)의 입력단(101)으로 전달하게 된다.
한편, 도 9의 화소 회로(100-3)는 트랜지스터(120, 130, 141)가 모두 NMOSFET으로 구현되어 있으므로, 트랜지스터(120, 130, 141)가 모두 PMOSFET으로 구현된 화소 회로(100-1)와는 달리, 모든 신호가 도 4b의 아래 도면, 도 5a, 도 6과는 반전된 형태로 인가되어야 한다. 이는 당업자에게 자명한 내용이므로, 보다 자세한 설명은 생략한다.
도 10은 제어 회로(120)가 CMOSFET 인버터로 구현될 실시 예를 도시하고 있다. 도 10에 따르면, 화소 회로(100-4)는, 도 4b의 화소 회로(100-1)를 기준으로 볼 때, 제어 회로(120)가 CMOSFET 인버터로 구현되어 있고, CMOSFET 인버터(120)의 입력단(101) 및 출력단(102) 사이에 제 1 스위칭 소자(130)가 연결되어 있는 것을 볼 수 있다.
이 경우는, 제어 회로(120)가 NMOSFET 또는 PMOSET과 같이 단일 트랜지스터로 구현된 경우가 아니므로, 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)가 온된 동안 제어 회로(120)의 입력단에 세팅되는 임계 전압은, 특정 트랜지스터의 문턱 전압(Vth)이 아니라, 예를 들어, VDD/2와 같은 크기의 임계 전압이 세팅될 수 있다. 그러나, 이에 한정되는 것은 아니다.
한편, 도 8 내지 도 10은 발광부(110)가 발광 소자(111)만을 포함하고, 제어 회로(120)가 입력단(101) 전압에 따라 온/오프 되어 직접 발광 소자(111)를 온/오프 제어하는 예를 도시하고 있으나, 실시 예가 이에 한정되지 않음은 물론이다.
도 11의 화소 회로(100-5)는 전류원(115)을 포함하고, 전류원(115)과 발광 소자(111) 사이에 스위칭 소자(113)를 포함한다. 한편, 제어 회로(120)는 CMOSFET으로 구현되어 있으며, 제어 회로(120)의 출력단(102)이 스위칭 소자(113)의 게이트 단자와 연결된다. 제어 회로(120)는 계조 데이터 신호 및 스위프 신호에 따라 변화하는 입력단(101) 전압에 따라 스위칭 소자(113)의 온/오프를 제어하여 발광 소자(111)의 발광 시간을 제어하게 된다.
한편, 전류원(115)은 구동 트랜지스터(117)을 포함하며, 구동 전류의 진폭 설정 전압(Va)에 따라 대응하는 진폭의 구동 전류를 발광 소자(111)로 공급하게 된다.
도 12의 화소 회로(100-6)는 제어 회로(120)가 전류원(115)에 포함된 구동 트랜지스터(117)의 게이트 전압을 제어하여 발광 소자(111)의 발광 시간을 제어하는 실시 예를 도시하고 있다. 제어 회로(120)가 NMOSFET으로 구현되므로, 제어 회로(120)의 출력단 즉, NMOSFET(120)의 드레인 단자가 전류원(115)의 구동 트랜지스터(117)의 게이트 단자에 연결된다.
한편, 화소 회로(100-6)의 전류원(115)은 구동 트랜지스터(117)의 게이트 단자에 인가된 전압에 따라 서로 다른 진폭의 구동 전류를 공급할 수 있는데, 이때, 전류원(115)은 구동 트랜지스터(117)의 게이트 단자에 인가될 진폭 설정 전압(Va)을 세팅하기 위한 진폭 설정 회로를 포함할 수 있다. 화소 회로(100-6)에서는 트랜지스터(116) 및 커패시터(114)가 진폭 설정 회로를 구성한다.
도 13a 및 도 13b를 통해 도 12의 화소 회로(100-6)의 동작을 보다 자세히 설명한다. 도 13a의 화소 회로(100-6)는 도 12의 화소 회로(100-6)와 동일한 회로이고, 도 13b는 화소 회로(100-6)들로 이루어진 디스플레이 패널로 입력되는 각종 데이터 신호 및 제어 신호의 타이밍도이다.
도 13b에 따르면, 먼저, PWM 보정 기간에, 제어 신호 CMP, SCAN(n) 및 GATE(n)에 따라 제 1 스위칭 소자(130), 제 2 스위칭 소자(141) 및 제 3 스위칭 소자(116)를 온시키고, 레퍼런스 전압(Vref)을 통해 화소 간 편차 보정을 수행한다.
이후, PWM(Pulse Width Modulation) set 기간에, 발광 소자(111)를 구동하는 구동 전류의 구동 시간(듀티 비(Duty ratio) 또는 펄스 폭)을 설정하기 위해 펄스 폭 설정 전압(Vw)을 세팅하고, PAM(Pulse Amplitude Modulation) set 기간에, 구동 전류의 진폭을 설정하기 위해 진폭 설정 전압(Va)을 세팅한다. 즉, 화소 회로(100-6)의 예에서 화소의 계조를 나타내는 계조 데이터 전압은 진폭 설정 전압(Va)와 펄스 폭 설정 전압(Vw) 두 가지가 된다.
이에 따라, 발광 기간이 시작되면, 구동 전압(VDD)을 인가하여 세팅된 진폭의 구동 전류로 발광 소자(111)를 발광시키기 시작한다. 한편, 발광 소자(111)는 선형 증가하는 스위프 전압(Vsweep)이 트랜지스터(120)의 임계 전압(Vth)에 도달하여 구동 트랜지스터(117)의 게이트 단자 전압이 그라운드 전압(VSS)이 될 때까지 발광하게 된다. 이때, 발광 소자(111)의 발광 시간은 세팅된 펄스 폭 설정 전압(Vw)에 대응된다.
화소 회로(100-6)에서 트랜지스터(190)는 제어 신호 CGC에 따라 온/오프되어 진폭 설정 회로와 계조 데이터 전압(Vw)이 세팅되는 회로를 전기적으로 연결/분리하는 역할을 한다. 또한, 화소 회로(100-6)의 경우, 도 13b에 도시된 바와 같이, 스위프 전압(Vsweep)이 선형 증가하는 전압일 수 있다.
도 14a 및 도 14b는 도 12의 화소 회로(100-6)의 다른 동작 실시 예를 도시하고 있다. 도 14a에서 보는 바와 같이, 화소 회로(100-6)의 구성은 도 12의 화소 회로(100-6)와 동일하나, 진폭 설정 전압(Va)와 펄스 폭 설정 전압(Vw)이 각각 다른 데이터 라인으로 인가된다. 따라서, 도 14a 및 도 14b의 예에서 화소 회로(100-6)는, 프로그램 기간에, 구동 전류의 진폭 설정 전압(Va)과 펄스 폭 설정 전압(Vw)을 동시에 함께 세팅할 수 있다.
한편, 도 12 내지 도 14b에서는 화소 회로(100-6)에 포함된 모든 트랜지스터가 NMOSFET으로 구현된 실시 예를 도시하였으나, 모든 트랜지스터를 PMOSFET으로 하여 화소 회로를 구현할 수도 있음은 물론이며, 이 경우에는 각종 제어 신호나 데이터 신호가 반전되어야 하고, 스위프 신호도 선형 감소하는 형태의 전압으로 인가되어야 할 것이다.
도 15 내지 도 17b는 화소 회로(100-6)에 보상 회로를 적용한 다양한 실시 예를 도시하고 있다.
도 15에 따르면, 화소 회로(100-7)는 화소 회로(100-6)에 전류 검출을 위한 트랜지스터(15)를 더 포함한다. 한편, 보상 회로(1500)는 보정부(1510), D/A 컨버터(1520), 전류 검출부(1530) 및 스위치(1540)을 포함할 수 있다.
트랜지스터(15)는, 보상 회로(1500)의 스위치(1540)와 연결되며, 게이트 단자를 통해 입력되는 제어 신호 SENS(n)에 따라 온되어, 구동 트랜지스터(117)를 통해 흐르는 전류(Id)를 전류 검출부(1030)가 검출할 수 있도록 한다.
보다 구체적으로, 영상 프레임을 디스플레이하기 위해 화소 회로(100-7)가 진폭 설정 및 펄스 폭 설정 동작을 시작하기 전에, 보상 회로(1500)는 먼저 D/A 컨버터(1020)를 통해 특정 전압(Vx)을 구동 트랜지스터(117)의 게이트 단자에 인가하고, 그에 따라 전류 검출부(1530)를 통해 구동 트랜지스터(117)에 흐르는 전류(Id)를 검출하게 된다(이때, 제어 신호 SENS(n)에 따라 트랜지스터(15)는 온됨).
보상 회로(1500)의 보정부(1510)는, 전류 검출부(1530)를 통해 검출된 전류값을 이용하여, 진폭 설정 전압(Va)을 보정한 후 보정된 진폭 설정 전압(Va)을 D/A 컨버터(1520)로 제공하고, D/A 컨버터(1520)는 보정된 진폭 설정 전압(Va)을 데이터 신호 라인(410)에 순서에 맞게 인가하게 된다.
화소 회로(100-7)는 이와 같이 보정된 진폭 설정 전압(Va)에 따라 진폭 설정 동작을 수행하게 된다.
보다 구체적으로, 보정부(1510)는 전류 검출부(1530)가 제공하는 검출 전류값을 이용하여 입력되는 영상 데이터(특히, 진폭 설정 전압(Va))를 보정할 수 있다. 예를 들어, 보정부(1510)는 특정 전압(Vx)에 대응되는 구동 트랜지스터(117)에 흐를 전류값에 관한 데이터와 전류 검출부(1530)가 검출한 전류값을 비교하여 비교 결과에 따라 진폭 설정 전압(Va)를 보정할 수 있을 것이다.
이때, 특정 전압에 대응되는 전류값에 관한 데이터는 보상 회로(1500) 내부 또는 외부의 각종 메모리(미도시)에 룩업 테이블 등의 형태로 저장되어 있을 수 있고, 보정부(1510)는 메모리(미도시)에 저장된 데이터를 획득하여 이용할 수 있을 것이다. 그러나, 보정부(1510)가 검출 전류값을 이용하여 영상 데이터를 보정하는 예가 이에 한정되는 것은 아니다. 이를 위해, 보정부(1510)는 각종 프로세서나 FPGA(Field-Programmable Gate Array), 타이밍 콘트롤러(TCON) 등으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
D/A 컨버터(1520)는 영상 데이터 또는 보정부(1510)에 의해 보정된 영상 데이터에 대응되는 구동 전류(Id)의 진폭 설정 전압(Va)을 데이터 신호 라인(410)에 인가할 수 있다. 또한, D/A 컨버터(1520)는 영상 데이터 보정을 위해, 구동 트랜지스터(117)에 흐르는 전류를 검출하기 위한, 특정 전압(Vx)을 데이터 신호 라인(410)에 인가할 수 있다. 이때, D/A 컨버터(1520)의 동작은 보정부(1510)에 의해 제어될 수 있으나, 이에 한정되는 것은 아니며, 외부의 프로세서에 의해 제어될 수도 있다.
전류 검출부(1530)는 구동 트랜지스터(117)에 흐르는 전류를 검출할 수 있다. 이를 위해, 전류 검출부(1530)는 전류 검출 방식에 따라 다양한 방식으로 구현될 수 있는데, 예를 들어, 저항 양단에 걸리는 전압을 측정하여 전류를 검출하는 경우, 저항을 포함할 수 있고, 커패시터 양단에 걸린 전압의 변화율을 측정하여 전류를 검출하는 경우, OP-AMP(Operational Amplifier) 및 커패시터를 포함하여 구현될 수 있으나, 이에 한정되는 것은 아니다.
스위치(1540)는 전술한 동작 순서에 맞게 D/A 컨버터(1520)와 전류 검출부(1530) 사이를 스위칭한다. 이를 위해, 스위치(1540)는 각종 트랜지스터로 구현될 수 있으나, 이에 한정되지는 않는다.
한편, 상술한 보상 회로(1500)의 각 구성들은 디스플레이 패널을 구동하는 소스 드라이버에 포함될 수 있으나, 이에 한정되는 것은 아니다. 가령, 보정부(1510)의 동작을 외부의 프로세서가 수행하는 경우, D/A 컨버터(1520) 및 전류 검출부(1530)는 소스 드라이버에 포함되고, 보정부(1510)는 외부의 프로세서를 이용하는 형태로 구현될 수도 있을 것이다.
도 16은 화소 회로(100-6)에 보상 회로가 적용된 다른 일 실시 예를 도시한 도면이다. 도 16의 화소 회로(100-7)는 도 15의 화소 회로(100-7)와 동일하다. 다만, 도 16의 보상 회로(1600)는 도 15의 보상 회로(1500)의 전류 검출부(1530) 대신 전류/전압 검출부(1550)를 포함한다.
도 16의 전류/전압 검출부(1550)는, 도 15에서 전술한 바와 같이 화소 회로(100-7)의 동작 전 구동 전류(Id)를 검출하는 것에 더하여, 발광 소자(111)의 발광 중에 구동 트랜지스터(117)의 드레인 단자 전압(Vd)를 검출할 수 있다.
이에 따라, 도 16의 실시 예에 따르면, 화소 회로(100-7)의 동작 전에 검출한 구동 전류(Id)를 이용하여 진폭 설정 전압(Va)을 보정함으로써 전류원에 포함된 구동 트랜지스터(117) 간의 편차를 보정하는 것에 더하여, 발광 소자(111)의 발광 중에 검출한 구동 트랜지스터(117)의 드레인 단자 전압(Vd)을 이용하여 진폭 설정 전압(Va)을 보정함으로써 발광 소자(111)의 순방향 전압(Vf) 편차를 보정할 수 있다.
도 17a는 도 16의 보상 회로(1600)의 구체적인 구성을 도시하고 있다. 도 17a에 따르면, 보정부(1510)는 TCON으로 구현되고, 전류/전압 검출부(1550)는 차분 센싱(Differential Sensing) 구조를 갖는 것을 볼 수 있다. 이때, 차분 센싱은 스위치 1(1551), 스위치 2(1552)의 스위칭(예를 들어, 스위치 1(1551)/스위치 2(1552)가 온/오프 또는 오프/온)에 의해 동작하며, 각각의 입력 데이터는 같을 수도 있고 다를 수도 있다. 이때, 데이터가 존재하지 않는 경우와 데이터가 존재하는 경우에 각각 센싱하는 스캔 라인은 동일한 스캔 라인이거나 다른 스캔 라인일 수 있다.
도 17b는 도 17a의 보상 회로(1600) 및 화소 회로(100-7)의 동작을 나타내는 타이밍도이다. 도 17b에서 보는 바와 같이, 전류 센싱(Isen)은 화소 회로(100-7)의 동작 전(1710)에 이루어지고(1710), 전압 센싱(Vsen)은 발광 소자(111)의 발광 중(1720)에 이루어지는 것을 확인할 수 있다.
도 18은 본 개시의 일 실시 예에 따른 디스플레이 장치(1800)의 구성도이다. 도 18에 따르면, 디스플레이 장치(1800)는 디스플레이 패널(500), 패널 구동부(200), 프로세서(300)를 포함한다.
디스플레이 패널(500)은 복수의 화소 회로(100)를 포함한다. 여기서, 화소 회로(100)는 전술한 모든 종류의 화소 회로(100-1 내지 100-7)가 될 수 있다.
구체적으로, 디스플레이 패널(500)은 스캔 라인들(S1 내지 Sn)과 데이터 라인들(D1 내지 Dm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 화소 회로(100)가 형성될 수 있다. 예를 들어, 복수의 화소 회로(100) 각각은 인접한 R, G, B 서브 화소가 하나의 화소를 이루도록 구성될 수 있으나, 이에 한정되는 것은 아니다.
한편, 도 18에서는 도시의 편의를 위해, 게이트 구동부(230)에서 디스플레이 패널(500)에 포함된 각 화소 회로(100)로 제어 신호를 인가하기 위한 스캔 신호 라인(S1 내지 Sn) 및 데이터 구동부(220)에서 각 화소 회로(100)로 데이터 신호를 인가하기 위한 데이터 신호 라인(D1 내지 Dm)을 하나씩만 도시하였지만, 전술한 다양한 화소 회로의 실시 예에 따라, 다른 데이터 신호 라인이나 제어 신호 라인이 더 포함될 수 있음은 물론이다.
패널 구동부(200)는 프로세서(300)의 제어에 따라 디스플레이 패널(500), 보다 구체적으로는, 복수의 화소 회로(100) 각각을 구동하며, 타이밍 컨트롤러(210), 데이터 구동부(220) 및 게이트 구동부(230)를 포함할 수 있다.
타이밍 컨트롤러(210)는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(500), 데이터 구동부(220), 게이트 구동부(230) 등에 제공할 수 있다.
데이터 구동부(220)(또는 소스 드라이버)는, 데이터 신호를 생성하는 수단으로, 프로세서(300)로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 신호를 생성한다. 또한, 데이터 구동부(220)는 생성된 각종 데이터 신호를 디스플레이 패널(500)에 인가할 수 있다.
특히, 데이터 구동부(220)는, 도 11에는 명확히 도시하지 않았지만, 본 개시의 다양한 실시 예들에 따라, 구동 전류(Id)의 진폭 및 펄스 폭을 설정하기 위한 진폭 설정 전압, 펄스 폭 설정 전압, 선형 변화 전압(Va, Vw, Vsweep) 및 구동 트랜지스터(117)에 흐르는 전류 검출을 위해 구동 트랜지스터(117)의 게이트 단자에 인가되는 특정 전압(Vx)을, 각 화소 회로(100)에 인가할 수 있다.
게이트 구동부(230)(또는 게이트 드라이버)는 스캔 신호(SCAN(n)), 게이트 신호(GATE(n)) 및 검출 신호(SENS(n)) 등 각종 제어 신호를 생성하는 수단으로, 생성된 각종 제어 신호를 디스플레이 패널(500)의 특정한 행에 전달한다. 또한, 게이트 구동부(230)는, 실시 예에 따라 화소 회로(100)의 구동 전압 단자에 구동 전압(VDD)을 인가할 수 있다.
한편, 패널 구동부(200)는 프로세서(300)의 제어를 받아, 구동 전류(Id)의 듀티비가 가변되는 펄스폭 변조(PWM) 및 구동 전류(Id)의 진폭이 가변되는 진폭 변조(PAM) 중 적어도 하나를 이용하여 발광부(110) 즉, LED 소자의 휘도를 제어할 수 있다. 여기서, LED는 OLED를 포함하는 개념으로 설명된다. 또한, 펄스폭 변조 신호(PWM)는 광원들의 점등 및 소등의 비율을 제어하며, 그 듀티비(duty ratio %)는 프로세서(300)로부터 입력되는 디밍값에 따라 결정될 수 있다.
패널 구동부(200)는 복수의 LED 구동 모듈로 구현될 수 있다. 경우에 따라 복수의 LED 구동 모듈 각각은 각 화소 회로(100)의 동작을 제어하기 위한 서브 프로세서 및 서브 프로세서의 제어에 따라 각 디스플레이 모듈을 구동하는 구동 모듈을 포함하도록 구현될 수도 있다. 이 경우, 각 서브 프로세서 및 구동 모듈은, 하드웨어, 소프트웨어, 펌웨어(firmware) 또는 IC(integrated chip) 등으로 구현될 수 있다. 일 실시 예에 따르면, 각 서브 프로세서는 각각 분리된 반도체 IC로 구현될 수 있다.
한편, 복수의 LED 구동 모듈 각각은 LED 소자에 인가되는 전류를 제어하는 적어도 하나의 LED 드라이버를 포함할 수 있다. LED 드라이버는 복수의 LED 소자를 포함하는 복수의 LED 영역 각각에 구비될 수 있다. 여기서, LED 영역은 상술한 LED 모듈보다 작은 영역이 될 수 있다. 예를 들어, 하나의 LED 모듈은 기설정된 개수의 LED 소자를 포함하는 복수의 LED 영역으로 구분되고, 복수의 LED 영역 각각에 LED 드라이버가 구비될 수 있다. 이 경우, 각 영역 별로 전류 제어가 가능하게 된다. 다만, 이에 한정되는 것은 아니며, LED 드라이버는 LED 모듈 단위로 구비되는 것도 가능하다.
일 실시 예에 따라, LED 드라이버는 파워 서플라이(power supply)후단에 배치되어 파워 서플라이로부터 전압을 인가받을 수 있다. 다만, 다른 실시 예에 따르면, 별도의 전원 장치로부터 전압을 인가받을 수도 있다. 또는, SMPS 및 LED 드라이버가 하나로 통합된 모듈 형태로 구현되는 것도 가능하다.
본 개시의 다양한 실시 예에 따른 LED 드라이버는 PAM 및 PWM 방식을 함께 이용할 수 있으며, 이를 통해, 영상의 다양한 계조를 표현할 수 있다.
프로세서(300)는 디스플레이 장치(1800)의 전반적인 동작을 제어하며, 특히, 패널 구동부(200)를 제어하여 디스플레이 패널(500)을 구동함으로써, 전술한 각종 화소 회로(100-1 내지 100-2)의 동작을 수행할 수 있다. 이를 위해, 프로세서(300)는 중앙처리장치(central processing unit(CPU)), micro-controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 이상으로 구현될 수 있다.
구체적으로, 본 개시의 일 실시 예에 따르면, 프로세서(300)는, 펄스 폭 설정 전압(Vw)에 따라 구동 전류(Id)의 펄스 폭을 설정하고, 진폭 설정 전압(Va)에 따라 구동 전류(Id)의 진폭을 설정하도록 패널 구동부(200)를 제어할 수 있다. 이때, 프로세서(300)는 디스플레이 패널(500)이 n 개의 행과 m 개의 열로 구성된 경우, 행 단위로 구동 전류(Id)의 진폭이나 펄스 폭이 설정되도록 패널 구동부(200)를 제어할 수 있다.
이후, 프로세서(300)는 디스플레이 패널(500)에 포함된 복수의 화소 회로(100)의 전류원(120)에 일제히 구동 전압(VDD)을 인가하고, 복수의 화소 회로(100) 각각의 펄스 폭 제어 회로(140)에 선형 변화 전압(Vsweep)이 인가되도록 패널 구동부(300)를 제어함으로써, 영상을 디스플레이할 수 있다.
이때, 프로세서(300)가 패널 구동부(200)를 제어하여 디스플레이 패널(500)에 포함된 각 화소 회로(100)의 동작을 제어하는 구체적인 내용은 도 3 내지 도 17b를 통해 전술한 바와 같으므로, 중복 설명은 생략하기로 한다.
도 19는 본 개시의 일 실시 예에 따른, 복수의 화소 회로를 포함하는 디스플레이 패널의 구동 방법을 나타내는 흐름도이다. 이때, 복수의 화소 회로 각각은 발광 소자를 포함하는 발광부, 입력단 전압에 기초하여 발광 소자의 발광 시간(duration)을 제어하는 제어 회로, 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하고, 입력되는 신호를 제어 회로의 입력단으로 전달하는 신호 입력부를 포함할 수 있다.
구체적으로, 디스플레이 패널(500)은, 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)를 온 시켜 제 2 스위칭 소자(141)를 통해 입력되는 레퍼런스 신호에 기초하여 제어 회로(120)의 입력단(101) 전압을 제 1 전압으로 세팅한다(S1910).
디스플레이 패널(500)은, 제어 회로(120)의 입력단(101) 전압이 제 1 전압으로 세팅된 후 제 1 스위칭 소자(130) 및 제 2 스위칭 소자(141)를 오프시켜 제어 회로(120)의 입력단(101) 전압을 제 1 전압에서 레퍼런스 신호에 기초한 제 2 전압으로 변경시킬 수 있다(S1920).
이에 따라, 제어 회로(120)의 입력단(101) 전압이 제 2 전압으로 변경된 후 신호 입력부(110)를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 디스플레이 패널(500)은 계조 데이터 신호 및 스위프 신호에 따라 변경되는 제어 회로(120)의 입력단(101) 전압에 기초하여 발광 소자(111)의 발광 시간을 제어할 수 있다(S1930).
이때, 복수의 화소 회로 각각의 제 1 스위칭 소자들은 동시에 온/오프될 수 있다.
한편, 화소 회로(100)에 포함된 발광 소자(111)의 종류는 LED 또는 OLED일 수 있으나, 이에 한정되는 것은 아니다. 또한, 화소 회로(100)는 TFT로 구성될 수 있으며, 이때, TFT의 채널 재료는 산화물일 수도 있고, 유기물일 수도 있다.
또한, 본 개시의 일 실시 예에 따르면, 화소 회로(100)를 구성하는 트랜지스터는 NMOSFET으로만 이루어질 수 있고, PMOSFET으로만 이루어질 수도 있다. 그러나, 이에 한정되는 것은 아니며, CMOSFET을 포함하여 화소 회로(100)가 구현될 수도 있다.
또한, 본 개시의 일 실시 예에 따를 때, 데이터 신호 라인(410)이 하나인 경우, 펄스 폭 및 진폭 설정은 다른 시간에 이루어져야 하나, 다른 일 실시 예에 따라 데이터 신호 라인(410-1, 410-2)이 두 개인 경우, 구동 전류의 펄스 폭 설정과 진폭 설정이 동시에 이루어질 수도 있다.
한편, 구동 전류의 진폭 설정은 전압 프로그램 방식으로 이루어질 수 있으나, 실시 예에 따라 전류 프로그램 방식으로 이루어질 수도 있다. 또한, 일 실시 예에 따르면, 화소 회로(100)에 보상 회로(1500, 1600)가 적용되어 디스플레이 패널(500)이 구성된 경우, 디스플레이 장치(1800)는, 보상 회로(1500, 1600)를 통해 보정된 진폭 설정 전압(Va)을 이용하여 구동 전류(Id)의 진폭을 설정함으로써, TFT 간 편차나 발광 소자의 순방향 전압(Vf) 편차 줄여, 휘도 균일성을 높일 수도 있다.
한편, 상술한 다양한 실시 예들에 따른 화소 회로(100)의 동작이나 디스플레이 패널(500)의 구동 방법은 소프트웨어로 생성되어 디스플레이 장치에 탑재될 수 있다.
예를 들어, 제 1 및 제 2 스위칭 소자를 온 시켜 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 제어 회로의 입력단 전압을 제 1 전압으로 세팅하는 단계, 제어 회로의 입력단 전압이 제 1 전압으로 세팅된 후 제 1 및 제 2 스위칭 소자를 오프시켜 제어 회로의 입력단 전압을 제 1 전압에서 레퍼런스 신호에 기초한 제 2 전압으로 변경시키는 단계 및 제어 회로의 입력단 전압이 제 2 전압으로 변경된 후 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 계조 데이터 신호 및 스위프 신호에 따라 변경되는 제어 회로의 입력단 전압에 기초하여 발광 소자의 발광 시간을 제어하는 단계를 포함하는 디스플레이 패널의 구동 방법을 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 설치될 수 있다.
여기서, 비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 미들웨어 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
이상 설명한 바와 같이 본 발명의 다양한 실시 예에 따르면, 디스플레이 패널의 휘도 균일성(uniformity)과 발광 효율성을 동시에 향상시킬 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 화소 회로 110: 발광부
120: 제어 회로 130: 제 1 스위칭 소자
140: 신호 입력부
111: 발광부 141: 제 2 스위칭 소자
120: 제어 회로 130: 제 1 스위칭 소자
140: 신호 입력부
111: 발광부 141: 제 2 스위칭 소자
Claims (15)
- 복수의 화소 회로를 포함하는 디스플레이 패널에 있어서,
상기 복수의 화소 회로 각각은,
발광 소자를 포함하는 발광부;
입력단 전압에 기초하여 상기 발광 소자의 발광 시간(duration)을 제어하는 제어 회로;
상기 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자; 및
제 2 스위칭 소자를 포함하고, 입력되는 신호를 상기 제어 회로의 입력단으로 전달하는 신호 입력부;를 포함하고,
상기 복수의 화소 회로 각각의 상기 제 1 스위칭 소자들은 동시에 온/오프되고,
상기 제어 회로의 입력단 전압은,
상기 제 1 및 제 2 스위칭 소자가 온된 동안 상기 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 제 1 전압으로 세팅되고, 상기 제 1 전압으로 세팅된 후 상기 제 1 및 제 2 스위칭 소자가 오프되면, 상기 제 1 전압에서 상기 레퍼런스 신호에 기초한 제 2 전압으로 변경되며,
상기 제어 회로는,
상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 상기 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 상기 계조 데이터 신호 및 상기 스위프 신호에 따라 변경되는 상기 입력단 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 신호 입력부는,
일 단이 상기 제어 회로의 입력단에 연결되고, 타 단이 상기 제 2 스위칭 소자의 일 단에 연결된 제 1 커패시터; 및
일 단이 상기 제 1 커패시터의 일 단 또는 타 단과 연결되며, 타 단이 상기 스위프 신호를 입력 받는 제 2 커패시터;를 포함하고,
상기 제 2 스위칭 소자의 타 단을 통해 입력되는 상기 레퍼런스 신호 및 상기 계조 데이터 신호를 상기 제 2 스위칭 소자가 온된 동안 상기 제 1 커패시터를 통해 상기 제어 회로의 입력단으로 전달하는 것을 특징으로 하는 디스플레이 패널. - 제 2 항에 있어서,
상기 제어 회로의 입력단 전압은,
상기 제 2 전압으로 변경된 후 상기 제 2 스위칭 소자가 다시 온된 동안 상기 제 2 스위칭 소자를 통해 입력되는 상기 계조 데이터 신호에 기초하여 제 3 전압으로 세팅되고, 상기 제 3 전압으로 세팅된 후 상기 제 2 커패시터를 통해 입력되는 상기 스위프 신호에 따라 변경되며,
상기 제어 회로는,
상기 스위프 신호에 따라 변경되는 상기 입력단 전압에 기초하여 상기 발광 소자를 온/오프 제어하여 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 2 항에 있어서,
상기 레퍼런스 신호 및 상기 계조 데이터 신호의 크기는,
상기 제 2 커패시터의 상기 일 단이 상기 제 1 커패시터의 상기 타 단에 연결된 경우가 상기 제 2 커패시터의 상기 일 단이 상기 제 1 커패시터의 상기 일 단에 연결된 경우보다 작은 것을 특징으로 하는 디스플레이 패널. - 제 2 항에 있어서,
상기 복수의 화소 회로의 제 2 스위칭 소자 각각은,
상기 제 1 스위칭 소자가 온된 동안 함께 온되어 상기 레퍼런스 신호를 상기 복수의 화소 회로 각각의 제어 회로의 입력단으로 전달하고, 상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 순차적으로 온되어 상기 복수의 화소 회로 각각에 대한 계조 데이터 신호를 상기 복수의 화소 회로 각각의 제어 회로 입력단으로 전달하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 제어 회로는,
PMOSFET(P-channel Metal Oxide SemiconductorField Effect Transistor), NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor) 또는 CMOSFET(Complementary Metal Oxide Semiconductor Field Effect Transistor) 인버터 중 어느 하나이고,
상기 제 1 및 제 2 스위칭 소자는, PMOSFET 또는 NMOSFET 중 어느 하나인 것을 특징으로 하는 디스플레이 패널. - 제 6 항에 있어서,
상기 제어 회로가 PMOSFET 또는 NMOSFET인 경우, 상기 PMOSFET 또는 NMOSFET의 게이트 단자가 상기 제어 회로의 입력단이 되고, 상기 PMOSFET 또는 NMOSFET의 드레인 단자가 상기 제어 회로의 출력단이 되며,
상기 제어 회로가 CMOSFET 인버터인 경우, 상기 CMOSFET 인버터의 입력단이 상기 제어 회로의 입력단이 되고, 상기 CMOSFET 인버터의 출력단이 상기 제어 회로의 출력단이 되는 것을 특징으로 하는 디스플레이 패널. - 제 7 항에 있어서,
상기 제어 회로가 PMOSFET인 경우, 상기 PMOSFET의 드레인 단자는 캐소드 단자가 그라운드 단자에 연결된 상기 발광 소자의 애노드 단자에 연결되고, 상기 PMOSFET의 소스 단자는 구동 전압 단자에 연결되며,
상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 PMOSFET의 게이트 단자 전압에 따라 상기 PMOSFET이 온/오프되어 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 7 항에 있어서,
상기 제어 회로가 NMOSFET인 경우, 상기 NMOSFET의 드레인 단자는 애노드 단자가 구동 전압 단자에 연결된 상기 발광 소자의 캐소드 단자에 연결되고, 상기 NMOSFET의 소스 단자는 그라운드 단자에 연결되며,
상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 NMOSFET의 게이트 단자 전압에 따라 상기 NMOSFET이 온/오프되어 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 7 항에 있어서,
상기 제어 회로가 CMOSFET 인버터인 경우, 상기 CMOSFET 인버터의 출력단은 캐소드 단자가 그라운드 단자에 연결된 상기 발광 소자의 애노드 단자에 연결되고,
상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 CMOSFET의 인버터의 입력단 전압에 따라 상기 CPMOSFET 인버터가 온/오프되어 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 발광부는,
상기 발광 소자로 구동 전류를 공급하는 전류원 및 상기 전류원과 상기 발광 소자 사이에 연결된 제 3 스위칭 소자를 포함하고,
상기 제어 회로는,
상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 입력단 전압에 따라 상기 제 3 스위칭 소자의 온/오프를 제어하여 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 발광부는,
상기 발광 소자로 구동 전류를 공급하는 전류원을 포함하고,
상기 제어 회로는,
상기 계조 데이터 신호 및 상기 스위프 신호에 기초하여 변경되는 상기 입력단 전압에 따라 상기 전류원에 포함된 구동 트랜지스터의 게이트 단자 전압을 제어하여 상기 발광 소자의 발광 시간을 제어하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 발광부는,
구동 트랜지스터를 포함하며, 상기 구동 트랜지스터의 게이트 단자에 인가된 전압의 크기에 따라 다른 진폭의 구동 전류를 상기 발광 소자로 공급하는 전류원을 포함하고,
상기 전류원은,
상기 구동 트랜지스터의 게이트 단자에 서로 다른 크기의 전압을 인가하기 위한 진폭 설정 회로를 포함하는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 발광 소자는,
LED(Light Emitting Diode) 또는 OLED(Organic Light Emitting Diode)인 것을 특징으로 하는 디스플레이 패널. - 복수의 화소 회로를 포함하는 디스플레이 패널의 구동 방법에 있어서,
상기 복수의 화소 회로 각각은,
발광 소자를 포함하는 발광부;
입력단 전압에 기초하여 상기 발광 소자의 발광 시간(duration)을 제어하는 제어 회로;
상기 제어 회로의 입력단 및 출력단 사이에 연결된 제 1 스위칭 소자; 및
제 2 스위칭 소자를 포함하고, 입력되는 신호를 상기 제어 회로의 입력단으로 전달하는 신호 입력부;를 포함하고,
상기 구동 방법은,
상기 제 1 및 제 2 스위칭 소자를 온 시켜 상기 제 2 스위칭 소자를 통해 입력되는 레퍼런스 신호에 기초하여 상기 제어 회로의 입력단 전압을 제 1 전압으로 세팅하는 단계;
상기 제어 회로의 입력단 전압이 상기 제 1 전압으로 세팅된 후 상기 제 1 및 제 2 스위칭 소자를 오프시켜 상기 제어 회로의 입력단 전압을 상기 제 1 전압에서 상기 레퍼런스 신호에 기초한 제 2 전압으로 변경시키는 단계; 및
상기 제어 회로의 입력단 전압이 상기 제 2 전압으로 변경된 후 상기 신호 입력부를 통해 계조 데이터 신호 및 스위프 신호가 입력되면, 상기 계조 데이터 신호 및 상기 스위프 신호에 따라 변경되는 상기 제어 회로의 입력단 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 단계;를 포함하고,
상기 복수의 화소 회로 각각의 상기 제 1 스위칭 소자들은 동시에 온/오프되는 것을 특징으로 하는 구동 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18167108.2A EP3389039A1 (en) | 2017-04-13 | 2018-04-12 | Display panel and driving method of display panel |
| PCT/KR2018/004327 WO2018190669A1 (en) | 2017-04-13 | 2018-04-13 | Display panel and driving method of display panel |
| CN201810335851.XA CN108735143A (zh) | 2017-04-13 | 2018-04-13 | 显示面板与显示面板的驱动方法 |
| US15/952,782 US10593251B2 (en) | 2017-04-13 | 2018-04-13 | Display panel and driving method of display panel |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762484971P | 2017-04-13 | 2017-04-13 | |
| US62/484,971 | 2017-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180115615A true KR20180115615A (ko) | 2018-10-23 |
| KR102664219B1 KR102664219B1 (ko) | 2024-05-09 |
Family
ID=64101797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180031625A KR102664219B1 (ko) | 2017-04-13 | 2018-03-19 | 디스플레이 패널 및 디스플레이 패널의 구동 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102664219B1 (ko) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110599961A (zh) * | 2019-09-20 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示面板的灰阶补偿方法、装置及系统 |
| KR20200101605A (ko) * | 2019-02-20 | 2020-08-28 | 삼성전자주식회사 | 디스플레이 패널 및 디스플레이 패널의 구동 방법 |
| KR20200114868A (ko) * | 2019-03-29 | 2020-10-07 | 삼성전자주식회사 | 디스플레이 모듈 및 디스플레이 모듈의 구동 방법 |
| WO2021172781A1 (ko) * | 2020-02-26 | 2021-09-02 | 삼성전자주식회사 | 디스플레이 모듈 및 디스플레이 장치 |
| CN113396452A (zh) * | 2019-03-29 | 2021-09-14 | 三星电子株式会社 | 显示面板和显示面板的驱动方法 |
| CN114120879A (zh) * | 2021-06-18 | 2022-03-01 | 友达光电股份有限公司 | 显示设备 |
| US11398181B2 (en) | 2020-01-03 | 2022-07-26 | Samsung Electronics Co., Ltd. | Display module and driving method thereof |
| US11430390B2 (en) | 2020-08-11 | 2022-08-30 | Samsung Display Co., Ltd. | Display device having two data lines for outputting different data voltages |
| US11551605B2 (en) | 2020-01-03 | 2023-01-10 | Samsung Electronics Co., Ltd. | Display module |
| US11562682B2 (en) | 2019-08-30 | 2023-01-24 | Samsung Display Co., Ltd. | Pixel circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020196213A1 (en) * | 2001-06-21 | 2002-12-26 | Hajime Akimoto | Image display |
| US20050156832A1 (en) * | 2003-12-10 | 2005-07-21 | Kyocera Corporation | Image display device |
| US20070222732A1 (en) * | 2002-05-17 | 2007-09-27 | Hiroshi Kageyama | Image display apparatus |
| US20090167649A1 (en) * | 2005-12-06 | 2009-07-02 | Pioneer Corporation | Active matrix display apparatus and driving method therefor |
-
2018
- 2018-03-19 KR KR1020180031625A patent/KR102664219B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020196213A1 (en) * | 2001-06-21 | 2002-12-26 | Hajime Akimoto | Image display |
| US20070222732A1 (en) * | 2002-05-17 | 2007-09-27 | Hiroshi Kageyama | Image display apparatus |
| US20050156832A1 (en) * | 2003-12-10 | 2005-07-21 | Kyocera Corporation | Image display device |
| US20090167649A1 (en) * | 2005-12-06 | 2009-07-02 | Pioneer Corporation | Active matrix display apparatus and driving method therefor |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200101605A (ko) * | 2019-02-20 | 2020-08-28 | 삼성전자주식회사 | 디스플레이 패널 및 디스플레이 패널의 구동 방법 |
| EP3847636B1 (en) * | 2019-02-20 | 2024-01-10 | Samsung Electronics Co., Ltd. | Display panel and driving method of the display panel |
| KR20200114868A (ko) * | 2019-03-29 | 2020-10-07 | 삼성전자주식회사 | 디스플레이 모듈 및 디스플레이 모듈의 구동 방법 |
| CN113396452A (zh) * | 2019-03-29 | 2021-09-14 | 三星电子株式会社 | 显示面板和显示面板的驱动方法 |
| CN113396452B (zh) * | 2019-03-29 | 2024-04-23 | 三星电子株式会社 | 显示面板和显示面板的驱动方法 |
| US11961461B2 (en) | 2019-08-30 | 2024-04-16 | Samsung Display Co., Ltd. | Pixel circuit |
| US11562682B2 (en) | 2019-08-30 | 2023-01-24 | Samsung Display Co., Ltd. | Pixel circuit |
| CN110599961B (zh) * | 2019-09-20 | 2021-05-07 | 京东方科技集团股份有限公司 | 显示面板的灰阶补偿方法、装置及系统 |
| CN110599961A (zh) * | 2019-09-20 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示面板的灰阶补偿方法、装置及系统 |
| US11398181B2 (en) | 2020-01-03 | 2022-07-26 | Samsung Electronics Co., Ltd. | Display module and driving method thereof |
| US11551605B2 (en) | 2020-01-03 | 2023-01-10 | Samsung Electronics Co., Ltd. | Display module |
| US11790836B2 (en) | 2020-01-03 | 2023-10-17 | Samsung Electronics Co., Ltd. | Display module and driving method thereof |
| US11929015B2 (en) | 2020-01-03 | 2024-03-12 | Samsung Electronics Co., Ltd. | Display module |
| WO2021172781A1 (ko) * | 2020-02-26 | 2021-09-02 | 삼성전자주식회사 | 디스플레이 모듈 및 디스플레이 장치 |
| US11430390B2 (en) | 2020-08-11 | 2022-08-30 | Samsung Display Co., Ltd. | Display device having two data lines for outputting different data voltages |
| CN114120879B (zh) * | 2021-06-18 | 2024-03-08 | 友达光电股份有限公司 | 显示设备 |
| CN114120879A (zh) * | 2021-06-18 | 2022-03-01 | 友达光电股份有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102664219B1 (ko) | 2024-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593251B2 (en) | Display panel and driving method of display panel | |
| KR102664219B1 (ko) | 디스플레이 패널 및 디스플레이 패널의 구동 방법 | |
| CN108694908B (zh) | 显示面板的像素电路和显示设备 | |
| US9685117B2 (en) | Display device, control device for driving the display device, and drive control method thereof | |
| CN109584808B (zh) | 像素驱动电路、显示装置及驱动方法 | |
| JP6654363B2 (ja) | 有機発光表示装置 | |
| US20190012948A1 (en) | Pixel circuit, and display device and driving method therefor | |
| KR102436531B1 (ko) | 디스플레이 패널의 화소 회로 및 디스플레이 장치 | |
| US9449544B2 (en) | AMOLED pixel circuit and driving method | |
| KR102496782B1 (ko) | 전압변환 회로 및 이를 구비한 유기발광 표시장치 | |
| EP3048603B1 (en) | Pixel unit driving circuit and method, pixel unit, and display device | |
| KR20130140426A (ko) | 유기발광 다이오드 표시장치 및 그 구동방법 | |
| KR20170028623A (ko) | 영상표시장치 및 영상표시장치의 구동 방법 | |
| KR20170060219A (ko) | 유기 발광 표시 장치 | |
| KR20140140968A (ko) | 화소, 화소의 구동 방법, 및 화소를 포함하는 표시 장치 | |
| KR102445341B1 (ko) | 표시 장치 및 표시 방법 | |
| US10535305B2 (en) | AMOLED display panel with function of temperature compensation and display device thereof | |
| US20150124005A1 (en) | Organic light emitting display device and method for driving the same | |
| JP2023130434A (ja) | 電界発光表示装置 | |
| JP2009258301A (ja) | 表示装置 | |
| KR101837198B1 (ko) | 유기발광 표시장치 | |
| US20120147064A1 (en) | Display apparatus | |
| US20170270856A1 (en) | Display device and method for driving same | |
| KR101666589B1 (ko) | 유기 발광 다이오드 표시장치와 그의 구동방법 | |
| KR102604730B1 (ko) | 표시장치 및 이의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |