KR20180111660A - Copper foil with release layer, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device - Google Patents

Copper foil with release layer, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device Download PDF

Info

Publication number
KR20180111660A
KR20180111660A KR1020180036819A KR20180036819A KR20180111660A KR 20180111660 A KR20180111660 A KR 20180111660A KR 1020180036819 A KR1020180036819 A KR 1020180036819A KR 20180036819 A KR20180036819 A KR 20180036819A KR 20180111660 A KR20180111660 A KR 20180111660A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
resin
less
group
Prior art date
Application number
KR1020180036819A
Other languages
Korean (ko)
Inventor
도모타 나가우라
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180111660A publication Critical patent/KR20180111660A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/32Alkaline compositions
    • C23F1/34Alkaline compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/06Coating on the layer surface on metal layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/28Multiple coating on one surface
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Abstract

Provided is a copper foil with a release layer which can be used for manufacturing a fine circuit on a circuit-embedded substrate or the like with a simple process. The copper foil with a release layer is sequentially provided with the release layer, a barrier layer, and a copper foil.

Description

이형층 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{COPPER FOIL WITH RELEASE LAYER, LAMINATE, METHOD OF MANUFACTURING PRINTED WIRING BOARD AND METHOD OF MANUFACTURING ELECTRONIC DEVICE}TECHNICAL FIELD [0001] The present invention relates to a copper foil with a release layer, a laminate, a method of manufacturing a printed wiring board, and a manufacturing method of an electronic device. BACKGROUND OF THE INVENTION 1. Field of the Invention [0002]

본 발명은, 이형층 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.The present invention relates to a copper foil with a release layer, a laminate, a method of producing a printed wiring board, and a method of manufacturing electronic equipment.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루었고, 오늘날 거의 모든 전자기기에 사용되기에 이르렀다. 근년의 전자기기의 소형화, 고성능화 요구의 증대에 따라서 탑재 부품의 고밀도 실장화와 신호의 고주파화가 발전하였고, 프린트 배선판에 대해서 도체 패턴의 미세화(파인 피치화)와 고주파 대응 등이 요구되고 있으며, 특히 프린트 배선판 상에 IC 칩을 올려놓는 경우, L(라인)/S(스페이스)=20㎛/20㎛ 이하의 파인 피치화가 요구된다.Printed circuit boards have made great strides over the past half century and have been used in almost all electronic devices today. In recent years, miniaturization and high performance of electronic apparatuses have been demanded, and high-density mounting of mounting parts and signal frequency have been developed. As for printed wiring boards, there has been a demand for miniaturization (fine pitching) When an IC chip is placed on a printed wiring board, fine pitching of L (line) / S (space) = 20 mu m / 20 mu m or less is required.

프린트 배선판은 우선, 동박과 유리 에폭시 기판, BT 수지, 폴리이미드 필름 등을 주로 하는 절연 기판을 맞붙인 동장(銅張) 적층체로 제조된다. 맞붙임은 절연 기판과 동박을 중첩시켜서 가열 가압하여 형성하는 방법(적층법), 또는 절연 기판 재료의 전구체인 니스를 동박의 피복층을 가지는 면에 도포하여 가열·경화하는 방법(캐스팅법)이 이용된다.First, the printed wiring board is manufactured from a copper-clad laminate in which an insulating substrate mainly including a copper foil and a glass epoxy substrate, a BT resin, and a polyimide film is bonded. The interlacing is performed by a method (lamination method) in which an insulating substrate and a copper foil are laminated and heated and pressed, or a method of applying varnish, which is a precursor of an insulating substrate material, to a surface having a coating layer of a copper foil and heating and curing do.

일본 공개특허공보 2005-101137호Japanese Patent Application Laid-Open No. 2005-101137

근년, 프린트 배선판의 제작 방법에 대해서, 각각 목적에 따라 여러 가지 종류가 개발·이용된다. 예를 들면, 동박의 표면에 회로 도금을 형성하고, 이 형성한 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 마련하여 수지층을 적층하며, 수지층의 소정의 위치에 홀 가공하여 회로 도금을 노출시켜서 블라인드 비어를 형성해서 적층체의 복수의 층간에 회로와 배선을 도통시키는, 이른바 매립법에 따라서 프린트 배선판 등 회로 매립 기판(ETS; Embedded Trace Substrate)이 제작된다.In recent years, various kinds of methods for manufacturing printed wiring boards have been developed and used according to purposes. For example, a circuit plating is formed on the surface of a copper foil, a buried resin is provided on the ultra-thin copper layer so as to cover the formed circuit plating (so that the circuit plating is buried), the resin layer is laminated, (Embedded Trace Substrate) such as a printed wiring board is manufactured in accordance with a so-called embedding method in which blind vias are formed by exposing the circuit plating by hole processing at a position where a circuit and wiring are electrically connected between a plurality of layers of the laminate.

상기 회로 매립 기판의 제작 방법의 일례로서는, 우선, 동박의 표면에 회로를 형성하고, 상기 회로를 덮도록 수지를 적층하여 매립 회로를 형성한다. 그 다음, 동박을 에칭으로 제거함으로써, 수지에 매립된 회로를 노출시켜서 상기 매립 회로를 이용하여 프린트 배선판을 제작한다.As an example of a method of manufacturing the circuit-embedded substrate, first, a circuit is formed on the surface of the copper foil, and resin is laminated so as to cover the circuit to form a buried circuit. Then, the copper foil is removed by etching to expose a circuit embedded in the resin, and a printed wiring board is manufactured using the above-mentioned embedding circuit.

그러나 상술한 바와 같이, 회로를 덮도록 수지를 적층하여 매립 회로를 형성한 후에, 동박을 에칭으로 제거하여 매립 회로를 노출시키면, 상기 동박의 에칭에 의해 매립 회로가 침식되어 버리는 문제가 있었다.However, as described above, if the embedded circuit is formed by laminating the resin to cover the circuit, and then the copper foil is removed by etching to expose the embedded circuit, the buried circuit is eroded by the etching of the copper foil.

또한, 상술한 회로 매립 기판 등을 제작하는 경우, 동박의 표면에 도금 레지스트를 마련하여 회로를 형성할 필요가 있기 때문에, 프린트 배선판의 제조 공정이 복잡하게 되는 문제가 있었다.Further, in the case of manufacturing the above-mentioned circuit-embedded substrate and the like, there is a problem that the manufacturing process of the printed wiring board becomes complicated because it is necessary to form a circuit by providing a plating resist on the surface of the copper foil.

본 발명자 등은 예의 검토한 결과, 동박과 이형층 사이에 구리 에천트(etchant)에 대한 소정의 용해성을 갖는 배리어층을 마련함으로써, 회로 매립 기판 등에서의 미세 회로를 간단한 공정으로 제작할 수 있다는 것을 발견하였다.The inventors of the present invention have conducted intensive studies and found that a fine circuit on a circuit-embedded substrate or the like can be fabricated by a simple process by providing a barrier layer having a predetermined solubility to a copper etchant between the copper foil and the release layer Respectively.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 이형층과, 배리어층과, 동박을 이 순서대로 구비한 이형층 부착 동박이다.The present invention completed on the basis of the above findings is, in one aspect, a copper foil with a release layer provided with a release layer, a barrier layer, and a copper foil in this order.

본 발명의 이형층 부착 동박은 일 실시형태에 있어서, 상기 배리어층은 구리 에천트에 대한 용해성이 0.1 이하이다.In one embodiment of the copper foil with a release layer of the present invention, the barrier layer has a solubility in copper etchant of 0.1 or less.

본 발명의 이형층 부착 동박은 다른 일 실시형태에 있어서, 상기 구리 에천트는 이하의 (3-1)~(3-4) 중 어느 1개이다.In a further embodiment of the copper foil with a release layer according to the present invention, the copper etchant is any one of the following (3-1) to (3-4).

(3-1) 염화구리 에천트(3-1) Copper chloride etchant

(조성)(Furtherance)

염화 제2구리:25wt%Cupric chloride: 25 wt%

염산:4.6wt%Hydrochloric acid: 4.6 wt%

잔부:물REST: Water

(3-2) 염화철 에천트(3-2) Iron chloride etchant

(조성)(Furtherance)

염화제이철:37wt%(보메도가 40°B'e)Ferric chloride: 37wt% (Bordeaux 40 ° B'e)

잔부:물REST: Water

(3-3) 알칼리 에천트(3-3) Alkali etchant

(조성)(Furtherance)

CuCl2:295g/LCuCl 2 : 295 g / L

NH3:9.4mol/LNH 3 : 9.4 mol / L

잔부:물REST: Water

(3-4) 황산-과산화수소 수용액(3-4) Sulfuric acid-aqueous solution of hydrogen peroxide

(조성)(Furtherance)

35wt% 과산화수소:80mL/L35 wt% hydrogen peroxide: 80 mL / L

농황산:120mL/LConcentrated sulfuric acid: 120 mL / L

잔부:물REST: Water

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 배리어층이 Ni층, Ti층, Cr층, V층, Zr층, Ta층, Au층, Pt층, Os층, Pd층, Ru층, Rh층, Ir층, W층, Mo층 또는 Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 합금을 포함하는 층 또는, Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 탄화물, 산화물 혹은 질화물을 포함하는 층이다.The copper foil with a release layer according to another embodiment of the present invention is further characterized in that the barrier layer is a Ni layer, a Ti layer, a Cr layer, a V layer, a Zr layer, a Ta layer, an Au layer, a Pt layer, A Ru layer, an Rh layer, an Ir layer, a W layer, a Mo layer, or a group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, A layer containing an alloy including at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si and Cr Oxide, or nitride containing at least one selected from the group consisting of a carbide, an oxide, and a nitride.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 배리어층이, Mo 단체(單體), Cr 단체, Ni 단체, Cr을 20질량% 이상 함유하는 Ni-Mo-Cr 합금, Ni-W 합금, 또는 Ni-Mo 합금으로 형성되어 있다.The copper foil with a release layer according to the present invention is further characterized in that the barrier layer is made of a Mo single crystal, a Cr single crystal, a Ni single crystal, a Ni-Mo-Cr alloy containing 20 mass% or more of Cr, -W alloy, or a Ni-Mo alloy.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 배리어층의 핀 홀 개수가 100개/d㎡ 이하이다.In another embodiment of the copper foil with a release layer of the present invention, the number of pinholes of the barrier layer is 100 / dm 2 or less.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 배리어층의 두께 정밀도(精度)가 20% 이하이다.In another embodiment of the copper foil with a release layer of the present invention, the thickness precision (accuracy) of the barrier layer is 20% or less.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 배리어층의 두께가 0.03㎛ 이상이다.The copper foil with a release layer according to another embodiment of the present invention is further characterized in that the thickness of the barrier layer is 0.03 탆 or more.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 이형층이 다음 식:The release-coated copper foil of the present invention is also, in another embodiment, characterized in that the release layer has the following formula:

[화학식 1][Chemical Formula 1]

Figure pat00001
Figure pat00001

(식 중, R1은 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 또는 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이다.)(Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, and R 3 And R 4 are each independently a halogen atom or an alkoxy group or a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom.

에 나타내는 실란 화합물, 상기 실란 화합물의 가수분해 생성물, 상기 실란 화합물의 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 가진다., The hydrolysis product of the silane compound, and the condensation product of the hydrolysis product of the silane compound, either singly or in combination.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 이형층이 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 가진다.In another embodiment, the release layer-coated copper foil of the present invention has a compound in which the release layer has two or less mercapto groups in the molecule.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 이형층이 다음 식:The release-coated copper foil of the present invention is also, in another embodiment, characterized in that the release layer has the following formula:

[화학식 2](2)

Figure pat00002
Figure pat00002

(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 또는 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이며, M은 Al, Ti 또는 Zr이고, n은 0, 1 또는 2, m은 1 이상 M의 가수 이하의 정수이며, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수 즉 Al의 경우 3, Ti, Zr의 경우 4이다)Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, M is Al, Ti or Zr, n is 0, 1 or 2, m is an integer of 1 or more and equal to or less than 1 , and at least one of R 1 is an alkoxy group. , And 4 for Ti and Zr)

에 나타내는 알루민산염 화합물, 티탄산염 화합물, 지르콘산염 화합물, 상기 알루민산염 화합물의 가수분해 생성물, 상기 티탄산염 화합물의 가수분해 생성물, 상기 지르콘산염 화합물의 가수분해 생성물, 상기 알루민산염 화합물의 가수분해 생성물의 축합체, 상기 티탄산염 화합물의 가수분해 생성물의 축합체, 혹은 상기 지르콘산염 화합물의 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 가진다.A hydrolysis product of the aluminate salt compound, a hydrolysis product of the titanate salt compound, a hydrolysis product of the zirconate compound, a hydrolysis product of the aluminate salt compound, A condensate of a decomposition product of the decomposition product, a condensate of a hydrolysis product of the titanate compound, or a condensate of a hydrolysis product of the zirconate compound, either singly or in combination.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 이형층이 실리콘과, 에폭시계 수지, 멜라민계 수지 및 불소 수지로부터 선택되는 어느 1개또는 복수의 수지로 구성되는 수지 도막을 가진다.The copper foil with a release layer according to another embodiment of the present invention is further characterized in that the release layer has a resin coating film composed of one or a plurality of resins selected from silicon, an epoxy resin, a melamine resin and a fluorine resin .

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 동박과 상기 배리어층의 사이, 또는 상기 배리어층과 상기 이형층의 사이의 어느 한 쪽 또는 양쪽 모두에 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가진다.The copper foil with a release layer according to the present invention may further comprise a heat resistant layer, a rust preventive layer, a passivating layer, and / or a passivation layer between the copper foil and the barrier layer or between the barrier layer and the release layer, And at least one layer selected from the group consisting of a treatment layer and a silane coupling treatment layer.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 동박의 상기 이형층과는 반대측 표면에, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가진다.The copper foil with a release layer according to the present invention is also a copper foil with a release layer formed on the surface of the copper foil opposite to the release layer in a group consisting of a roughening treatment layer, a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer And at least one layer selected from the above.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 처리층이 Cu, Ni, P, W, As, Mo, Cr, Ti, Fe, V, Co 및 Zn로 이루어지는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층이다.The copper foil with a release layer according to another embodiment of the present invention is a copper foil with a release layer in which the roughening treatment layer is made of at least one selected from the group consisting of Cu, Ni, P, W, As, Mo, Cr, Ti, Fe, V, Or a layer made of an alloy containing at least one of them.

본 발명의 이형층 부착 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 처리층, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비한다.The copper foil with a release layer of the present invention is also a copper foil having a resin layer on at least one layer selected from the group consisting of the roughened layer, the heat resistant layer, the anticorrosive layer, the chromate treatment layer and the silane coupling treatment layer Respectively.

본 발명은 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박을 가지는 적층체이다.In another aspect, the present invention is a laminate having the copper foil with a release layer of the present invention.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박과 수지를 포함하는 적층체이고, 상기 이형층 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮여 있는 적층체이다.In another aspect, the present invention is a laminate comprising a copper foil with a release layer of the present invention and a resin, wherein a part or all of the cross section of the release layer-covered copper foil is covered with the resin.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박 2개와 수지를 가지고, 상기 2개의 이형층 부착 동박 중에서 한 쪽의 이형층 부착 동박의 상기 이형층측 표면과 상기 수지의 한 쪽 면이 적층되며, 다른 쪽 이형층 부착 동박의 상기 이형층측 표면과 상기 수지의 다른 쪽 면이 적층된 적층체이다.In another aspect of the present invention, there is provided a copper foil having two release-coated copper foils of the present invention and a resin, wherein one of the two copper foils with a release- And the other side of the release layer side surface of the copper foil with the other release side layer and the other side of the resin are laminated.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박을 이용해서 프린트 배선판을 제조하는 프린트 배선판의 제조 방법이다.In another aspect, the present invention is a method for producing a printed wiring board using the copper foil with a release layer of the present invention.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박의 상기 이형층측의 면에 절연 기판 1을 적층하는 공정, 상기 절연 기판 1을 적층한 이형층 부착 동박의 상기 동박에 서브트랙티브법에 따라 회로를 형성하는 공정, 상기 회로를 절연 기판 2로 덮어서 상기 회로를 매립하는 공정, 상기 절연 기판 2에 매립된 회로와 상기 배리어층의 적층체로부터 상기 절연 기판 1을 상기 이형층에서 박리하여 상기 배리어층을 노출시키는 공정, 및 상기 노출된 배리어층을 제거함으로써 상기 절연 기판 2에 매립된 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a copper foil, comprising the steps of: laminating an insulating substrate 1 on a surface of the release layer side of a copper foil with a release layer of the present invention; A step of covering the circuit with the insulating substrate 2 to embed the circuit; a step of removing the insulating substrate 1 from the laminated body of the circuit embedded in the insulating substrate 2 and the barrier layer, Exposing the barrier layer, and exposing a circuit buried in the insulating substrate 2 by removing the exposed barrier layer.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 이형층 부착 동박의 상기 이형층측 표면과 절연 기판을 적층하는 공정, 상기 절연 기판과 적층한 이형층 부착 동박의 동박 부분에 회로를 형성하고, 그 후 수지로 상기 회로를 매설한 후에, 상기 수지 위에 회로와 수지층의 2층을 적어도 1회 마련하는 공정, 상기 수지층 및 회로의 2층을 형성한 후에, 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정, 및 상기 박리시킨 이형층 부착 동박으로부터 상기 이형층 및 상기 배리어층을 제거하는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a copper foil, comprising the steps of: laminating an insulating substrate and a surface of a release layer side of a copper foil with a release layer of the present invention; A step of forming a circuit and a resin layer on the resin at least once, and a step of forming a resin layer and a circuit on the resin, And a step of removing the release layer and the barrier layer from the peeled copper foil with a release layer adhered thereto.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용하여 전자기기를 제조하는 전자기기의 제조 방법이다.According to another aspect of the present invention, there is provided a method of manufacturing an electronic device using the printed wiring board manufactured by the method of the present invention.

본 발명에 의하면, 회로 매립 기판 등에 있어서의 미세 회로를 간단하고 쉬운 공정으로 제작할 수 있는 이형층 부착 동박을 제공할 수 있다.According to the present invention, it is possible to provide a copper foil with a release layer capable of manufacturing a microcircuit in a circuit-embedded substrate or the like in a simple and easy process.

도 1은 본 발명의 일 실시형태와 관련되는 이형층 부착 동박을 이용한 매립 회로의 형성 방법을 나타내는 모식도이다.1 is a schematic view showing a method of forming an embedding circuit using a copper foil with a release layer according to an embodiment of the present invention.

<이형층 부착 동박><Copper foil with a release layer>

본 발명의 이형층 부착 동박은, 이형층과, 배리어층과, 동박을 이 순서대로 구비한다. 이러한 구성으로 함으로써, 상기 동박에 대해서 서브트랙티브법으로 회로를 형성한 후에 매립 회로로 하는 것이 가능해진다. 그 때문에, 프린트 배선판의 제조 공정이 간편하게 되는 이점이 있다. 배리어층은 구리 에천트에 대한 용해성이 0.1 이하인 것이 바람직하다. 여기서, 구리 에천트에 대한 용해성은 이하의 식으로 정의된다. 또한, 배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)와 구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)는, 같은 조성의 구리 에천트를 이용하여 측정한다.The copper foil with a release layer according to the present invention comprises a release layer, a barrier layer, and a copper foil in this order. With this configuration, it becomes possible to form a circuit by a subtractive method on the copper foil and then to form a buried circuit. Therefore, there is an advantage that the manufacturing process of the printed wiring board is simplified. The barrier layer preferably has a solubility in copper etchant of 0.1 or less. Here, the solubility in the copper etchant is defined by the following equation. The etching rate (탆 / s) when the barrier layer is etched with copper etchant and the etching rate (탆 / s) when copper is etched with copper etchant are measured using a copper etchant having the same composition.

배리어층의 구리 에천트에 대한 용해성(-)=배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)/구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)Solubility of the barrier layer in copper etchant (-) = etching rate (탆 / s) / etching rate (탆 / s) when copper is etched with copper etchant when the barrier layer is etched with copper etchant

즉, 배리어층의 구리 에천트에 대한 용해성의 값이 작은 것은, 배리어층이 구리 에천트에 더욱 녹기 어려워지는 것을 의미한다.That is, the smaller value of the solubility of the barrier layer in the copper etchant means that the barrier layer is less likely to dissolve in the copper etchant.

여기서, 에칭 속도는 이하의 방법에 의해 구할 수 있다.Here, the etching rate can be obtained by the following method.

에칭 속도란, 단위시간당 구리 에천트(구리 에칭액)에 침식되는 두께를 의미한다. 예를 들면 이하와 같이 에칭 속도를 산출할 수 있다.The etching rate refers to the thickness of a copper etchant (copper etchant) eroded per unit time. For example, the etching rate can be calculated as follows.

에칭 전 샘플의 질량 W1(g)를 측정한다. 소정 시간t(s) 에칭한 후의 샘플의 질량 W2(g)를 측정한다. 그리고 이하의 식에 의해서 에칭 속도를 산출한다.The mass W1 (g) of the sample before etching is measured. The mass W2 (g) of the sample after etching for a predetermined time t (s) is measured. The etching rate is calculated by the following equation.

에칭 속도(㎛/s)={에칭 전의 샘플의 질량W1(g)-샘플의 질량W2(g)}/{샘플을 구성하는 원소의 밀도(g/μ㎥)×샘플이 에칭된 면적(μ㎡)×에칭 시간t(s)}(G / m &lt; 3 &gt;) x sample etching area (mu m / s) = {mass W1 (g) of sample before etching - mass W2 M &lt; 2 &gt;) x etching time t (s)

또한, 상술한 에칭되는 속도를 측정할 때, 예를 들면 구리의 에칭액으로서 황산-과산화수소 수용액, 염화구리 에천트(염화제이철 수용액), 염화철 에천트(염화 제이구리 수용액) 또는 알칼리 에천트(알칼리 에칭액)를 이용할 수 있다. 에칭액의 구체적인 조성의 예와 조건은 이하와 같다.When measuring the above-described etching speed, for example, an etching solution of sulfuric acid-hydrogen peroxide, a copper etchant (ferric chloride aqueous solution), a ferric chloride etchant (cupric chloride aqueous solution), or an alkali etchant ) Can be used. Examples and conditions of the specific composition of the etching solution are as follows.

·염화구리 에천트· Copper Chloride

(조성)(Furtherance)

염화 제이구리:25wt%Copper Chloride: 25 wt%

염산:4.6wt%Hydrochloric acid: 4.6 wt%

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

·염화철 에천트· Chloride iron oxide

염화제이철:37wt%(보메도가 40°B'e)Ferric chloride: 37wt% (Bordeaux 40 ° B'e)

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

·알칼리 에천트· Alkaline etchant

CuCl2:295g/LCuCl 2 : 295 g / L

NH3:9.4mol/LNH 3 : 9.4 mol / L

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

·황산-과산화수소 수용액· Sulfuric acid-aqueous solution of hydrogen peroxide

(조성)(Furtherance)

35wt% 과산화수소:80mL/L35 wt% hydrogen peroxide: 80 mL / L

농황산:120mL/LConcentrated sulfuric acid: 120 mL / L

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

동박은 전형적으로는 압연 동박이나 전해 동박 또는 스퍼터링 등의 건식 도금법에 의해 제조된 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼상에 구리를 전해 석출하여 제조된다. 또한, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복해서 제조된다. 동박의 재료로서는 터프 피치동(JIS H3100 합금 번호 C1100)이나 무산소동(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)과 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 동박 두께의 상한은 특히 한정할 필요는 없지만, 전형적으로는, 예를 들면 3000㎛ 이하, 예를 들면 2000㎛ 이하, 예를 들면 1000㎛ 이하, 예를 들면 500㎛ 이하, 예를 들면 300㎛ 이하, 예를 들면 200㎛ 이하, 예를 들면 150㎛ 이하, 예를 들면 100㎛ 이하이다. 동박 두께의 하한은 특히 한정할 필요는 없지만, 전형적으로는, 예를 들면 1㎛ 이상, 예를 들면 2㎛ 이상, 예를 들면 3㎛ 이상, 예를 들면 4㎛ 이상, 예를 들면 5㎛ 이상, 예를 들면 6㎛ 이상, 예를 들면 7㎛ 이상, 예를 들면 8㎛ 이상, 예를 들면 9㎛ 이상, 예를 들면 10㎛ 이상이다.The copper foil is typically provided in the form of a rolled copper foil or a copper foil produced by a dry plating method such as electrolytic copper foil or sputtering. Generally, the electrolytic copper foil is produced by electrolytically depositing copper from a copper sulfate plating bath onto a drum of titanium or stainless steel. The rolled copper foil is produced by repeatedly performing the plastic working and the heat treatment using a rolling roll. Examples of the material of the copper foil include high purity copper such as tough pitch copper (JIS H3100 alloy number C1100) and oxygen free copper (JIS H3100 alloy number C1020 or JIS H3510 alloy number C1011) A copper alloy to which Zr or Mg is added, and a copper alloy such as a Colson type copper alloy to which Ni and Si are added can be used. The upper limit of the thickness of the copper foil is not particularly limited, but is typically 3000 탆 or less, for example, 2000 탆 or less, such as 1000 탆 or less, for example, 500 탆 or less, For example, 200 mu m or less, for example, 150 mu m or less, for example, 100 mu m or less. The lower limit of the thickness of the copper foil is not particularly limited, but is typically at least 1 탆, for example, at least 2 탆, such as at least 3 탆, such as at least 4 탆, For example, 6 mu m or more, for example, 7 mu m or more, for example, 8 mu m or more, for example, 9 mu m or more, for example, 10 mu m or more.

배리어층은 구리 에천트에 대한 용해성이 0.1 이하인 것이 바람직하다. 배리어층은, 구리 에천트에 대한 용해성이 0.1 이하이면, 구리 에천트(구리 에칭액)에 대해서 구리보다 잘 녹지 않거나 또는 에칭되는 속도가 느리다. 구리 에천트에 대한 용해성이 0.1 이하인 배리어층으로는, Ni층, Ti층, Cr층, V층, Zr층, Ta층, Au층, Pt층, Os층, Pd층, Ru층, Rh층, Ir층, W층, Mo층 또는, Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr의 어느 1종 이상을 포함하는 합금을 포함하는 층 또는 Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr의 어느 1종 이상을 포함하는 탄화물 혹은 산화물 혹은 질화물을 포함하는 층 등을 이용하는 것이 바람직하다. 구리 에천트에 대한 용해성이 0.1 이하인 배리어층으로서는, 배리어층이 Mo 단체, Cr 단체, Ni 단체, Cr을 20질량% 이상 함유하는 Ni-Mo-Cr 합금, Ni-Mo 합금, 또는 Ni-W 합금으로 형성되어 있는 것이 바람직하다. 여기서, 배리어층이 Mo 단체란, 배리어층이 Mo 층으로 이루어지는 것을 의미한다. 또한, 배리어층이 Cr 단체란, 배리어층이 Cr 층으로 이루어지는 것을 의미한다. 배리어층이 Ni 단체란, 배리어층이 Ni층으로 이루어지는 것을 의미한다.The barrier layer preferably has a solubility in copper etchant of 0.1 or less. If the solubility of copper in the etchant is not more than 0.1, the barrier layer is less soluble or less etched than copper in the copper etchant (copper etching solution). A Ni layer, a Ti layer, a Cr layer, a V layer, a Zr layer, a Ta layer, an Au layer, a Pt layer, an Os layer, a Pd layer, a Ru layer, a Rh layer, An Ir layer, a W layer, a Mo layer or an alloy containing at least one of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Or a carbide or an oxide or nitride containing at least one of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Or the like is preferably used. As the barrier layer having a solubility in copper etchant of 0.1 or less, it is preferable that the barrier layer is composed of a Mo base, a Cr base, a Ni base, a Ni-Mo-Cr alloy containing 20 mass% or more of Cr, a Ni-Mo alloy, As shown in Fig. Here, the Mo layer means that the barrier layer is made of a Mo layer. The term "Cr group" means that the barrier layer is made of a Cr layer. The Ni layer means that the barrier layer is made of a Ni layer.

배리어층이 구리 에천트로부터 잘 침식되지 않는다는 관점에서는, 배리어층의 구리 에천트에 대한 용해성은 0.09 이하인 것이 바람직하고, 0.08 이하인 것이 바람직하며, 0.07 이하인 것이 바람직하고, 0.06 이하인 것이 바람직하며, 0.05 이하인 것이 바람직하고, 0.04 이하인 것이 바람직하며, 0.03 이하인 것이 바람직하고, 0.02 이하인 것이 바람직하며, 0.01 이하인 것이 보다 바람직하다. 배리어층이 구리 에천트로부터 잘 침식되지 않으면 배리어층이 구리 에천트에 의해 침식되어 구멍이 생길 가능성이 낮아지는 경우가 있다. 그 결과, 수지 기재(코어)와 회로를 매립하는 수지가 접촉, 접합할 가능성이 낮아지는 경우가 있고, 후술하는 코어 해체를 하기 쉬운 경우가 있다. 배리어층의 구리 에천트에 대한 용해성의 하한은 특히 한정할 필요는 없지만, 예를 들면 0, 예를 들면 0보다 큰, 예를 들면 0.000000 이상, 예를 들면 0.000001 이상, 예를 들면 0.00000 이상, 예를 들면 0.00001 이상, 예를 들면 0.0000 이상, 예를 들면 0.0001 이상, 예를 들면 0.0002 이상, 예를 들면 0.0003 이상, 예를 들면 0.0004 이상, 예를 들면 0.0005 이상, 예를 들면 0.0006 이상, 예를 들면 0.0007 이상, 예를 들면 0.0008 이상, 예를 들면 0.0009 이상, 예를 들면 0.0010 이상이다.From the viewpoint that the barrier layer is not eroded well from the copper etchant, the solubility of the barrier layer in the copper etchant is preferably 0.09 or less, more preferably 0.08 or less, preferably 0.07 or less, more preferably 0.06 or less, Preferably 0.04 or less, more preferably 0.03 or less, more preferably 0.02 or less, and still more preferably 0.01 or less. If the barrier layer is not well eroded from the copper etchant, the barrier layer may be eroded by the copper etchant to reduce the likelihood of pitting. As a result, there is a possibility that the resin substrate (core) and the resin for embedding the circuit are likely to come into contact and bond, and there is a case that the core dismounting described later is likely to occur. The lower limit of the solubility in the copper etchant of the barrier layer is not particularly limited, but may be, for example, 0, for example, greater than 0, for example, 0.000000 or more, for example, 0.000001 or more, For example, at least 0.00001, such as at least 0.0000, such as at least 0.0001, such as at least 0.0002, such as at least 0.0003, such as at least 0.0004, such as at least 0.0005, such as at least 0.0006, For example, 0.0007 or more, for example, 0.0008 or more, for example, 0.0009 or more, for example, 0.0010 or more.

배리어층의 두께는 0.01㎛ 이상이면, 수지 기판(코어)이 프린트 배선판으로부터 박리하기 쉬워지는 경우가 있기 때문에 바람직하다. 배리어층의 두께는 0.02㎛ 이상인 것이 바람직하고, 0.03㎛ 이상인 것이 바람직하며, 0.04㎛ 이상인 것이 바람직하고, 0.05㎛ 이상인 것이 바람직하며, 0.06㎛ 이상인 것이 바람직하고, 0.07㎛ 이상인 것이 바람직하며, 0.08㎛ 이상인 것이 바람직하고, 0.09㎛ 이상인 것이 바람직하며, 0.10㎛ 이상인 것이 바람직하고, 0.11㎛ 이상인 것이 바람직하며, 0.12㎛ 이상인 것이 바람직하고, 0.13㎛ 이상인 것이 바람직하며, 0.14㎛ 이상인 것이 바람직하고, 0.15㎛ 이상인 것이 바람직하며, 0.20㎛ 이상인 것이 바람직하고, 0.25㎛ 이상인 것이 바람직하며, 0.30㎛ 이상인 것이 바람직하고, 0.35㎛ 이상인 것이 바람직하며, 0.40㎛ 이상인 것이 바람직하고, 0.45㎛ 이상인 것이 바람직하며, 0.50㎛ 이상인 것이 바람직하고, 0.55㎛ 이상인 것이 바람직하며, 0.60㎛ 이상인 것이 바람직하고, 0.65㎛ 이상인 것이 바람직하며, 0.70㎛ 이상인 것이 바람직하다.When the thickness of the barrier layer is 0.01 탆 or more, the resin substrate (core) may be easily peeled off from the printed wiring board. The thickness of the barrier layer is preferably at least 0.02 탆, more preferably at least 0.03 탆, more preferably at least 0.04 탆, more preferably at least 0.05 탆, preferably at least 0.06 탆, more preferably at least 0.07 탆, Preferably 0.1 m or more, more preferably 0.11 m or more, more preferably 0.12 m or more, further preferably 0.13 m or more, more preferably 0.14 m or more, and more preferably 0.15 m or more Preferably at least 0.20 mu m, more preferably at least 0.25 mu m, more preferably at least 0.30 mu m, at least 0.35 mu m, preferably at least 0.40 mu m, more preferably at least 0.45 mu m, Preferably 0.55 占 퐉 or larger, more preferably 0.60 占 퐉 or larger, and 0.65 占 퐉 Or more, more preferably 0.70 占 퐉 or more.

배리어층 두께의 상한은 특히 한정할 필요는 없지만, 예를 들면 100㎛ 이하, 예를 들면 80㎛ 이하, 예를 들면 60㎛ 이하, 예를 들면 40㎛ 이하, 예를 들면 20㎛ 이하, 예를 들면 10㎛ 이하, 예를 들면 5㎛ 이하, 예를 들면 3㎛ 이하, 예를 들면 2㎛ 이하이다.The upper limit of the thickness of the barrier layer is not particularly limited but may be, for example, 100 占 퐉 or less, for example, 80 占 퐉 or less, for example, 60 占 퐉 or less, for example, 40 占 퐉 or less, For example, 5 mu m or less, for example, 3 mu m or less, for example, 2 mu m or less.

·배리어층이 Cr 단체의 경우· When the barrier layer is Cr group

(도금액)(Plating solution)

무수 크롬산:100~300g/LChromic anhydride: 100 to 300 g / L

황산:0.5~10.0g/LSulfuric acid: 0.5 to 10.0 g / L

액온:40~60℃Solution temperature: 40 to 60 ° C

전류 밀도:0.2~60A/d㎡Current density: 0.2 to 60 A / dm 2

·배리어층이 Ni 단체의 경우· When the barrier layer is Ni group

(도금액)(Plating solution)

황산 니켈·7H2O:100~300g/LNickel sulfate · 7H 2 O: 100 to 300 g / L

구연산 나트륨:5~100g/LSodium citrate: 5-100 g / L

액온:30~60℃Temperature: 30 ~ 60 ℃

pH:2.0~7.0pH: 2.0 to 7.0

전류 밀도:0.2~40A/d㎡Current density: 0.2 to 40 A / dm 2

·배리어층이 Cr를 20질량% 이상 함유하는 Ni-Mo-Cr 합금의 경우In the case of a Ni-Mo-Cr alloy in which the barrier layer contains Cr at 20 mass% or more

(도금액)(Plating solution)

황산 니켈·7H2O:20~100g/LNickel sulfate · 7H 2 O: 20 to 100 g / L

몰리브덴산 나트륨·2H2O:10~80g/LSodium molybdate · 2H 2 O: 10 to 80 g / L

무수 크롬산:50~200g/LChromic anhydride: 50-200 g / L

구연산 나트륨:10~100g/LSodium citrate: 10 to 100 g / L

액온:30~60℃Temperature: 30 ~ 60 ℃

pH:2.0~7.0pH: 2.0 to 7.0

전류 밀도:0.2~20A/d㎡Current density: 0.2 to 20 A / dm 2

·배리어층이 Ni-Mo 합금의 경우· When the barrier layer is a Ni-Mo alloy

(도금액)(Plating solution)

황산 니켈·7H2O:50~300g/LNickel sulfate · 7H 2 O: 50 to 300 g / L

몰리브덴산 나트륨·2H2O:30~150g/LSodium molybdate · 2H 2 O: 30 to 150 g / L

구연산 나트륨:40~200g/LSodium citrate: 40-200 g / L

액온:30~60℃Temperature: 30 ~ 60 ℃

pH:2.0~7.0pH: 2.0 to 7.0

전류 밀도:0.2~20A/d㎡Current density: 0.2 to 20 A / dm 2

·배리어층이 Ni-W 합금의 경우· When the barrier layer is a Ni-W alloy

(도금액)(Plating solution)

황산 니켈·7H2O:50~300g/LNickel sulfate · 7H 2 O: 50 to 300 g / L

텅스텐산 나트륨:30~150g/LSodium tungstate: 30 to 150 g / L

구연산 나트륨:40~200g/LSodium citrate: 40-200 g / L

액온:30~60℃Temperature: 30 ~ 60 ℃

pH:2.0~7.0pH: 2.0 to 7.0

전류 밀도:0.2~20A/d㎡Current density: 0.2 to 20 A / dm 2

종래의 이형층 부착 동박은, 이러한 구리 에천트에 용해 내성이 있는 배리어층을 가지지 않고, 이형층 부착 동박을 매립법에 이용하는 예는 없었다. 이것은, 에칭에 의해서 이형층까지 침식될 우려가 있기 때문이라고 생각된다. 이에 대해서, 본 발명의 이형층 부착 동박은, 구리 에천트에 용해 내성이 있는 배리어층을 동박과 이형층의 사이에 구비하기 때문에, 에칭에 의해서 이형층까지 침식 당할 우려가 없다. 따라서, 매립법에서의 서브트랙티브법에 따르는 회로 형성에서 이형층이 그 기능을 발휘할 수 있다. 그리고 이러한 상황하에서, 이형층 부착 동박을 이용한 매립 회로의 형성에 있어서, 서브트랙티브법으로 동박에 회로를 형성할 때, 동박의 에칭측과는 반대측에 구리 에천트에 용해 내성이 있는 배리어층이 마련되어 있기 때문에, 회로가 잘 끌리지 않게 된다. 즉, 회로 매립 기판 등에서의 미세 회로를 간단하고 쉬운 공정으로 제작할 수 있다.The conventional copper foil with a release layer has no barrier layer having a resistance to dissolution in the copper etchant and no copper foil with a release layer is used for the embedding method. This is considered to be due to the possibility of erosion to the release layer by etching. On the contrary, since the copper foil with a release layer of the present invention has a barrier layer having resistance to copper etchant between the copper foil and the release layer, there is no fear that the release layer is eroded by etching. Therefore, the release layer can exert its function in the circuit formation according to the subtractive method in the embedding method. Under these circumstances, when a circuit is formed on the copper foil by the subtractive method in the formation of the embedding circuit using the copper foil with a release layer, a barrier layer having resistance to copper etchant on the side opposite to the etching side of the copper foil So that the circuit is not easily attracted. That is, a fine circuit on a circuit-embedded substrate or the like can be manufactured by a simple and easy process.

배리어층의 핀 홀 개수가 100개/d㎡ 이하인 것이 바람직하다. 배리어층의 핀 홀 개수가 100개/d㎡ 이하가 됨에 따라서, 에칭할 때에 핀 홀로부터 액의 침식을 잘 억제할 수 있다. 또한, 수지 기재(코어)와, 회로를 매립하기 위한 수지가 배리어층의 핀 홀을 통해서 접촉하고 접합함으로써, 수지 기재(코어)가 이형층 부착 동박으로부터 잘 박리되지 않는 현상이 잘 일어나지 않도록 할 수 있는 경우가 있다. 배리어층의 핀 홀 개수는 20개/d㎡ 이하인 것이 보다 바람직하고, 5개/d㎡ 이하인 것이 더욱 바람직하며, 4개/d㎡ 이하인 것이 더욱 바람직하고, 3개/d㎡ 이하인 것이 더욱 바람직하며, 2개/d㎡ 이하인 것이 더욱 바람직하고, 1개/d㎡ 이하인 것이 더욱 바람직하며, 0.7개/d㎡ 이하인 것이 더욱 바람직하고, 0.4개/d㎡ 이하인 것이 더욱 바람직하며, 0.2개/d㎡ 이하인 것이 더욱 바람직하고, 0개/d㎡인 것이 더욱 바람직하다. 배리어층의 핀 홀 개수의 하한은 특히 한정할 필요가 없지만, 예를 들면 0개/d㎡ 이상, 예를 들면 0.01개/d㎡ 이상, 예를 들면 0.1개/d㎡ 이상, 예를 들면 0.4개/d㎡ 이상, 예를 들면 0.6개/d㎡ 이상, 예를 들면 1개/d㎡ 이상이다.It is preferable that the number of pinholes of the barrier layer is 100 / dm 2 or less. As the number of pinholes in the barrier layer becomes 100 / dm 2 or less, erosion of the liquid from the pinholes can be suppressed well during etching. In addition, by making the resin base (core) and the resin for embedding the circuit come in contact with and through the pinholes of the barrier layer, the phenomenon that the resin base (core) is not easily peeled off from the copper foil with the release layer can be prevented . The number of pinholes in the barrier layer is more preferably 20 pieces / dm 2 or less, more preferably 5 pieces / dm 2 or less, further preferably 4 pieces / dm 2 or less, still more preferably 3 pieces / dm 2 or less More preferably not more than 0.7 number / dm 2, even more preferably not more than 0.4 number / dm 2, more preferably not more than 0.2 number / dm 2, Or less, more preferably 0 number / dm 2. The lower limit of the number of pinholes of the barrier layer is not particularly limited. For example, the lower limit of the number of pinholes of the barrier layer may be 0 / dm 2 or more, for example 0.01 or more dm 2 or more, Dpi / m2 or more, for example, 0.6 dpi / dm2 or more, for example, 1 / dm2 or more.

또한, 핀 홀 개수는, 배리어층을 스퍼터링 등의 건식 도금으로 마련하든지, 또는 습식 도금으로 배리어층을 마련할 때에 전류 밀도를 조금 높게 설정하여 저감 할 수 있다.In addition, the number of pinholes can be reduced by setting the barrier layer by dry plating such as sputtering, or by setting the current density slightly higher when the barrier layer is provided by wet plating.

배리어층의 두께 정밀도가 20% 이하인 것이 바람직하다. 배리어층의 두께 정밀도가 20% 이하임에 따라서, 에칭할 때에 배리어층이 극단적으로 얇은 부분을 저감할 수 있는 경우가 있다. 그에 따라서 배리어층의 핀 홀이나 배리어층의 에칭에 의한 두께 감소에 의해 수지 기재(코어)가 노출되는 것을 줄일 수 있는 경우가 있다. 그에 따라서, 수지 기재(코어)가 노출된 부분에서, 수지 기재(코어)와 회로를 매립하기 위한 수지가 접촉하여 접합함으로써, 수지 기재(코어)가 이형층 부착 동박으로부터 박리하기 어려워지는 경우가 잘 일어나지 않도록 할 수 있는 경우가 있다. 배리어층의 두께 정밀도는 15% 이하인 것이 보다 바람직하고, 13% 이하인 것이 보다 바람직하며, 10% 이하인 것이 더욱 바람직하고, 7% 이하인 것이 더욱 바람직하며, 5% 이하인 것이 더욱 바람직하고, 4% 이하인 것이 더욱 바람직하며, 3% 이하인 것이 더욱 바람직하고, 2% 이하인 것이 더욱 바람직하다. 배리어층의 두께 정밀도의 하한은 특히 한정할 필요는 없지만, 예를 들면 0% 이상, 예를 들면 0.0001% 이상, 예를 들면 0.001% 이상, 예를 들면 0.01% 이상, 예를 들면 0.10% 이상, 예를 들면 0.15% 이상, 예를 들면 0.20% 이상, 예를 들면 0.25% 이상이다.It is preferable that the thickness precision of the barrier layer is 20% or less. When the thickness precision of the barrier layer is 20% or less, it is possible to reduce an extremely thin portion of the barrier layer when etching. Thereby, it is possible to reduce the exposure of the resin base material (core) by reducing the thickness of the barrier layer due to the etching of the pinhole or barrier layer. Accordingly, when the resin base material (core) is brought into contact with and bonded to the resin for embedding the circuit in the exposed portion of the resin base material (core), the resin base material (core) It may be possible to prevent it from happening. The thickness precision of the barrier layer is more preferably 15% or less, more preferably 13% or less, further preferably 10% or less, further preferably 7% or less, further preferably 5% or less, , More preferably not more than 3%, further preferably not more than 2%. The lower limit of the thickness precision of the barrier layer is not particularly limited, but may be, for example, at least 0%, such as at least 0.0001%, such as at least 0.001%, such as at least 0.01%, such as at least 0.10% For example, 0.15% or more, for example, 0.20% or more, for example, 0.25% or more.

또한, 배리어층의 두께 정밀도는 배리어층을 스퍼터링 등의 건식 도금으로 마련하거나, 또는 습식 도금으로 배리어층을 마련할 때에 전류 밀도를 조금 높게 설정함으로써 저감할 수 있다.Further, the thickness precision of the barrier layer can be reduced by providing the barrier layer by dry plating such as sputtering, or by setting the current density slightly higher when the barrier layer is provided by wet plating.

다음으로, 이형층에 대해서 설명한다. 이형층 부착 동박의 이형층은 이형층측으로부터 수지 기재를 압착 등에 의해 맞붙였을 때의 수지 기재를 박리 가능하도록 한다. 이 때, 수지 기재와 동박은 이형층으로 떨어진다.Next, the release layer will be described. The releasing layer of the copper foil with a release layer is such that the resin base material can be peeled off when the resin base material is pressed from the release layer side by pressing or the like. At this time, the resin substrate and the copper foil fall into the release layer.

(1) 실란 화합물(1) Silane compound

이형층은 다음 식에 나타내는 구조를 가지는 실란 화합물, 또는 그 가수분해 생성 물질, 또는 상기 가수분해 생성 물질의 축합체(이하, 단지 실란 화합물이라고 기술한다)를 단독으로 또는 복수 조합해서 형성되어도 좋다.The release layer may be formed of a silane compound having a structure represented by the following formula, a hydrolysis product thereof, or a condensate of the hydrolysis product (hereinafter, simply referred to as a silane compound) singly or in combination.

식:expression:

[화학식 3](3)

Figure pat00003
Figure pat00003

(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이것들 중 어느 하나의 탄화수소기이다.)(Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or any one of these hydrocarbon groups in which at least one hydrogen atom is substituted with a halogen atom , R 3 and R 4 each independently represent a halogen atom, or an alkoxy group, or a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or a hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom to be.)

상기 실란 화합물은 알콕시기를 적어도 1개 가지고 있을 필요가 있다. 알콕시기가 존재하지 않고, 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이것들 중 어느 하나의 탄화수소기만으로 치환기가 구성되는 경우, 배리어층과의 밀착성이 너무 저하하는 경향이 있다. 또한, 상기 실란 화합물은 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이것들 중 어느 하나의 탄화수소기를 적어도 1개 가지고 있을 필요가 있다. 상기 탄화수소기가 존재하지 않는 경우, 배리어층과의 밀착성이 상승하는 경향이 있기 때문이다. 또한, 본원 발명과 관련되는 알콕시기에는 1개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다.The silane compound needs to have at least one alkoxy group. In the case where a substituent is constituted only by a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or a hydrocarbon group in which at least one hydrogen atom has been substituted with a halogen atom, in the absence of an alkoxy group, Tend to deteriorate too much. The silane compound is required to have at least one hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, and at least one hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom. If the hydrocarbon group is not present, the adhesion with the barrier layer tends to increase. In addition, the alkoxy group according to the present invention includes an alkoxy group in which at least one hydrogen atom is substituted with a halogen atom.

상기 실란 화합물은 알콕시기를 3개, 상기 탄화수소기(1개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다)를 1개 가지고 있는 것이 바람직하다. 이것을 위의 식에서 말하면, R3 및 R4의 양쪽 모두가 알콕시기라는 것이 된다.The silane compound preferably has three alkoxy groups, and the hydrocarbon group (one or more hydrogen atoms include a hydrocarbon group substituted with a halogen atom). In the above formula, R 3 and R 4 are both an alkoxy group.

알콕시기로서는, 한정적은 아니지만, 메톡시기, 에톡시기, n- 또는 iso-프로폭시기, n-, iso- 또는 tert-부톡시기, n-, iso- 또는 neo-펜톡시기, n-헥속시기, 시클로헥속시기, n-헵톡시기, 및 n-옥톡시기 등의 직쇄상, 분지상, 또는 환상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알콕시기를 들 수 있다.Examples of the alkoxy group include, but are not limited to, a methoxy group, an ethoxy group, an n- or iso-propoxy group, an n-, iso- or tert-butoxy group, n-, iso- or neo- Branched or cyclic alkoxy groups of 1 to 20 carbon atoms, preferably 1 to 10 carbon atoms, and more preferably 1 to 5 carbon atoms, such as methyl, ethyl, propyl, isopropyl, n-butyl, .

할로겐 원자로는, 불소 원자, 염소 원자, 브롬 원자 및 요오드 원자를 들 수 있다.Examples of the halogen atom include a fluorine atom, a chlorine atom, a bromine atom and an iodine atom.

알킬기로서는, 한정적은 아니지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분지상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.The alkyl group includes, but is not limited to, methyl, ethyl, n- or iso-propyl, n-, iso- or tert-butyl, n-, , n-decyl, and the like, and alkyl groups having 1 to 20 carbon atoms, preferably 1 to 10 carbon atoms, and more preferably 1 to 5 carbon atoms, which are linear or branched.

시클로 알킬기로서는, 한정적은 아니지만, 시클로 프로필기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.The cycloalkyl group includes, but is not limited to, cycloalkyl groups having 3 to 10 carbon atoms, preferably 5 to 7 carbon atoms such as cyclopropyl group, cyclobutyl group, cyclopentyl group, cyclohexyl group, cycloheptyl group and cyclooctyl group. .

아릴기로서는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있다.Examples of the aryl group include an aryl group having 6 to 20 carbon atoms, preferably 6 to 14 carbon atoms such as a phenyl group, a phenyl group substituted with an alkyl group (e.g., a thryl group, a xylyl group), a 1- or 2-naphthyl group, .

이들 탄화수소기는 1개 이상의 수소 원자가 할로겐 원자로 치환되어도 좋고, 예를 들면, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.These hydrocarbon groups may be substituted with at least one hydrogen atom by a halogen atom, for example, a fluorine atom, a chlorine atom, or a bromine atom.

바람직한 실란 화합물의 예로서는, 메틸트리메톡시실란, 에틸트리메톡시실란, n- 또는 iso-프로필트리메톡시실란, n-, iso- 또는 tert-부틸트리메톡시실란, n-, iso- 또는 neo-펜틸트리메톡시실란, 헥실트리메톡시실란, 옥틸트리메톡시실란, 데실트리메톡시실란, 페닐트리메톡시실란;알킬 치환 페닐트리메톡시실란(예를 들면, p-(메틸)페닐트리메톡시실란), 메틸트리에톡시실란, 에틸트리에톡시실란, n- 또는 iso-프로필트리에톡시실란, n-, iso- 또는 tert-부틸트리에톡시실란, 펜틸트리에톡시실란, 헥실트리에톡시실란, 옥틸트리에톡시실란, 데실트리에톡시실란, 페닐트리에톡시실란, 알킬 치환 페닐트리에톡시실란(예를 들면, p-(메틸)페닐트리에톡시실란), (3,3,3-트리플루오로프로필)트리메톡시실란, 및 트리데카플루오로옥틸트리에톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 페닐트리클로로실란, 트리메틸플루오로실란, 디메틸디브로모실란, 디페닐디브로모실란, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이들 중에서, 입수의 용이성의 관점에서, 프로필트리메톡시실란, 메틸트리에톡시실란, 헥실트리메톡시실란, 페닐트리에톡시실란, 데실트리메톡시실란이 바람직하다.Examples of preferred silane compounds are methyltrimethoxysilane, ethyltrimethoxysilane, n- or iso-propyltrimethoxysilane, n-, iso- or tert-butyltrimethoxysilane, n-, iso- or neo Phenyltrimethoxysilane, alkyl-substituted phenyltrimethoxysilane (for example, p- (methyl) phenyltriethoxysilane, hexyltrimethoxysilane, octyltrimethoxysilane, decyltrimethoxysilane, phenyltrimethoxysilane, Methoxysilane), methyltriethoxysilane, ethyltriethoxysilane, n- or iso-propyltriethoxysilane, n-, iso- or tert-butyltriethoxysilane, pentyltriethoxysilane, hexyltri Phenyl triethoxysilane, alkyl substituted phenyltriethoxysilane (e.g., p- (methyl) phenyltriethoxysilane), (3,3 (meth) acryloxypropyltriethoxysilane, , 3-trifluoropropyl) trimethoxysilane, and tridecafluorooctyltriethoxy And the hydrolysis products of these, and the hydrolysis products thereof, and the hydrolysis products of these hydrolysis products, such as methyltrichlorosilane, dimethyldichlorosilane, trimethylchlorosilane, phenyltrichlorosilane, trimethylfluorosilane, dimethyldibromosilane, diphenyldibromosilane, And the like. Of these, propyltrimethoxysilane, methyltriethoxysilane, hexyltrimethoxysilane, phenyltriethoxysilane and decyltrimethoxysilane are preferable from the viewpoint of availability.

(2) 분자 내에 2개 이하의 메르캅토기를 가지는 화합물(2) a compound having two or less mercapto groups in the molecule

이형층은, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 이용하여 구성되어 있어도 좋다.The release layer may be composed of a compound having two or less mercapto groups in the molecule.

이 분자 내에 2개 이하의 메르캅토기를 가지는 화합물로서는, 티올, 디티올, 티오카르본산 또는 그 염, 디티오카르본산 또는 그 염, 티오술폰산 또는 그 염, 및 디티오술폰산 또는 그 염을 들 수 있고, 이들 중에서 선택되는 적어도 1종을 이용할 수 있다.Examples of the compound having two or less mercapto groups in the molecule include thiol, dithiol, thiocarboxylic acid or a salt thereof, dithiocarboxylic acid or a salt thereof, thiosulfonic acid or a salt thereof, and dithiosulfonic acid or a salt thereof And at least one selected from these can be used.

티올은, 분자 내에 하나의 메르캅토기를 가지는 것으로서, 예를 들면 R-SH로 나타난다. 여기서, R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다.Thiol has one mercapto group in the molecule and is represented, for example, as R-SH. Here, R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group.

디티올은, 분자 내에 2개의 메르캅토기를 가지는 것으로서, 예를 들면 R(SH)2로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 2개의 메르캅토기는 각각 같은 탄소에 결합해도 좋고, 서로 다른 탄소 또는 질소에 결합해도 좋다.Dithiol has two mercapto groups in the molecule and is represented by, for example, R (SH) 2 . R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group. The two mercapto groups may be bonded to the same carbon or may be bonded to different carbon or nitrogen, respectively.

티오카르본산은, 유기 카르본산의 수산기가 메르캅토기로 치환된 것으로서, 예를 들면 R-CO-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 티오카르본산은 염의 형태로도 사용할 수 있다. 또한, 티오카르본산기를 2개 가지는 화합물도 사용 가능하다.The thiocarboxylic acid is, for example, R-CO-SH in which the hydroxyl group of the organic carboxylic acid is substituted with a mercapto group. R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group. Thiocarboxylic acid can also be used in the form of a salt. Further, compounds having two thiocarboxylic acid groups can be used.

디티오카르본산은, 유기 카르본산의 카르복시기 중 2개의 산소 원자가 유황 원자로 치환된 것으로서, 예를 들면 R-(CS)-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 디티오카르본산은 염의 형태에서도 사용하는 것이 가능하다. 또한, 디티오카르본 산기를 2개 가지는 화합물도 사용 가능하다.The dithiocarboxylic acid is, for example, R- (CS) -SH in which two oxygen atoms in the carboxy group of the organic carboxylic acid are replaced with sulfur atoms. R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group. In addition, dithiocarboxylic acid can be used in the form of a salt. Also, compounds having two dithiocarboxylic acid groups can be used.

티오 술폰산은, 유기 술폰산의 수산기가 메르캅토기로 치환된 것으로서, 예를 들면 R(SO2)-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 티오 술폰산은 염의 형태로도 사용하는 것이 가능하다.The thiosulfonic acid is a compound in which the hydroxyl group of the organic sulfonic acid is substituted with a mercapto group and is represented by, for example, R (SO 2 ) -SH. R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group. The thiosulfonic acid can also be used in the form of a salt.

디티오술폰산은, 유기 디술폰산의 2개의 수산기가 각각 메르캅토기로 치환된 것으로서, 예를 들면 R-((SO2)-SH)2로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 2개의 티오 술폰산기는 각각 같은 탄소에 결합해도 좋고, 서로 다른 탄소에 결합해도 좋다. 또한, 디티오술폰산은 염의 형태로도 사용하는 것이 가능하다.The dithiosulfonic acid is, for example, R - ((SO 2 ) -SH) 2 in which two hydroxyl groups of the organic disulfonic acid are each substituted with a mercapto group. R represents an aliphatic or aromatic hydrocarbon group or heterocyclic group which may contain a hydroxyl group or an amino group. The two thiosulfonic acid groups may be bonded to the same carbon or may be bonded to different carbons, respectively. It is also possible to use dithiosulfonic acid in the form of a salt.

여기서, R로서 적합한 지방족계 탄화수소기로서는, 알킬기, 시클로 알킬기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한 쪽 또는 양쪽 모두를 포함하고 있어도 좋다.Examples of suitable aliphatic hydrocarbon groups for R include an alkyl group and a cycloalkyl group, and these hydrocarbon groups may contain either or both of a hydroxyl group and an amino group.

또한, 알킬기로는 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분지상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.The alkyl group includes, but is not limited to, methyl, ethyl, n- or iso-propyl, n-, iso- or tert- An octyl group, an n-decyl group, and other straight or branched alkyl groups of 1 to 20 carbon atoms, preferably 1 to 10 carbon atoms, more preferably 1 to 5 carbon atoms.

또한, 시클로 알킬기로서는 한정적은 아니지만, 시클로 프로필기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.The cycloalkyl group includes, but is not limited to, a cycloalkyl group having 3 to 10 carbon atoms, preferably 5 to 7 carbon atoms such as cyclopropyl group, cyclobutyl group, cyclopentyl group, cyclohexyl group, cycloheptyl group, cyclooctyl group, .

또한, R로서 적합한 방향족 탄화수소기로서는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한 쪽 또는 양쪽 모두를 포함하고 있어도 좋다.Examples of the aromatic hydrocarbon group suitable for R include a phenyl group, a phenyl group substituted with an alkyl group (e.g., a thryl group, a xylyl group), a 1- or 2-naphthyl group, and an anthryl group, To 14 carbon atoms, and these hydrocarbon groups may contain either or both of a hydroxyl group and an amino group.

또한, R로서 적합한 복소환기로서는, 이미다졸, 트리아졸, 테트라졸, 벤조이미다졸, 벤조트리아졸, 티아졸, 벤조티아졸을 들 수 있고, 수산기와 아미노기의 어느 한 쪽 또는 양쪽 모두를 포함하고 있어도 좋다.Examples of the heterocyclic group suitable as R include imidazole, triazole, tetrazole, benzimidazole, benzotriazole, thiazole, and benzothiazole. The heterocyclic group includes either or both of a hydroxyl group and an amino group There may be.

분자 내에 2개 이하의 메르캅토기를 가지는 화합물의 바람직한 예로는, 3-메르캅토-1,2 프로판디올, 2-메르캅토 에탄올, 1,2-에탄디티올, 6-메르캅토-1-헥사놀, 1-옥탄티올, 1-도데칸티올, 10-히드록시-1-도데칸티올, 10-카르복시-1-도데칸티올, 10-아미노-1-도데칸티올, 1-도데칸티올 술폰산 나트륨, 티오페놀, 티오 안식향산, 4-아미노-티오 페놀, p-톨루엔 티올, 2,4-디메틸 벤젠 티올, 3-메르캅토-1,2,4 트리아졸, 2-메르캅토벤조티아졸을 들 수 있다. 이들 중에서도 수용성과 폐기물 처리상의 관점에서, 3-메르캅토-1,2 프로판디올이 바람직하다.Preferable examples of the compound having two or less mercapto groups in the molecule include 3-mercapto-1,2-propanediol, 2-mercaptoethanol, 1,2-ethanedithiol, 6-mercapto- 1-dodecanethiol, 10-amino-1-dodecanethiol, 1-dodecanethiol sulfonic acid, Sodium thiophenol, thiobenzoic acid, 4-amino-thiophenol, p-toluenethiol, 2,4-dimethylbenzenethiol, 3-mercapto-1,2,4 triazole, 2- mercaptobenzothiazole, . Of these, 3-mercapto-1,2-propanediol is preferred from the viewpoint of water solubility and waste disposal.

(3) 금속 알콕시드(3) Metal alkoxide

이형층은, 다음 식에 나타내는 구조를 가지는 알루민산염 화합물, 티탄산염 화합물, 지르콘산염 화합물, 또는 그 가수분해 생성 물질, 또는 상기 가수분해 생성 물질의 축합체(이하, 단지 금속 알콕시드라고 기술한다)를 단독으로 또는 복수 조합해서 구성해도 좋다.The release layer may be formed of an aluminate compound, a titanate compound, a zirconate compound, a hydrolysis product thereof, or a condensate of the hydrolysis product (hereinafter, simply referred to as a metal alkoxide) May be used alone or in combination.

[화학식 4][Chemical Formula 4]

Figure pat00004
Figure pat00004

식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이들 중 어느 하나의 탄화수소기이고, M은 Al, Ti, Zr의 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이며, R1의 적어도 1개은 알콕시기이다. 또한, m+n은 M의 가수, 즉 Al의 경우 3, Ti, Zr의 경우 4이다.Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or any hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, M is any one of Al, Ti and Zr; n is 0 or 1 or 2; m is an integer of 1 or more and equal to or less than M; and at least one of R 1 is an alkoxy group. Further, m + n is a mantle of M, that is, 3 for Al and 4 for Ti and Zr.

상기 금속 알콕시드는 알콕시기를 적어도 1개 가지고 있는 것이 필요하다. 알콕시기가 존재하지 않고, 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이들의 어느 하나의 탄화수소기만으로 치환기가 구성되는 경우, 배리어층과의 밀착성이 너무 저하하는 경향이 있다. 또한, 상기 금속 알콕시드는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 이들의 어느 하나의 탄화수소기를 0~2개 가지고 있을 필요가 있다. 상기 탄화수소기를 3개 이상 가지는 경우, 배리어층과의 밀착성이 너무 저하하는 경향이 있기 때문이다. 또한, 본원 발명과 관련되는 알콕시기에는 1개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다. 배리어층과의 박리 강도를 상술한 범위로 조절하는데 있어서는, 상기 금속 알콕시드는 알콕시기를 2개 이상, 상기 탄화수소기(1개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다)를 1개나 2개 가지고 있는 것이 바람직하다.It is necessary that the metal alkoxide has at least one alkoxy group. In the case where a substituent is constituted only by a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or a hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, in the absence of an alkoxy group, Tend to deteriorate too much. The metal alkoxide is required to have 0 to 2 hydrocarbon groups selected from the group consisting of alkyl groups, cycloalkyl groups and aryl groups, and any one of these hydrocarbon groups in which at least one hydrogen atom has been substituted with a halogen atom. When the hydrocarbon group has three or more hydrocarbon groups, the adhesion with the barrier layer tends to be too low. In addition, the alkoxy group according to the present invention includes an alkoxy group in which at least one hydrogen atom is substituted with a halogen atom. In adjusting the peel strength with the barrier layer to the above range, the metal alkoxide preferably has two or more alkoxy groups and one or two hydrocarbon groups (one or more hydrogen atoms include a hydrocarbon group substituted with a halogen atom) .

또한, 알킬기로서는 한정적은 아니지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분지상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.Examples of the alkyl group include, but are not limited to, methyl, ethyl, n- or iso-propyl, n-, iso- or tert-butyl, n-, iso- or neopentyl, n- An alkyl group having 1 to 20 carbon atoms, preferably 1 to 10 carbon atoms, more preferably 1 to 5 carbon atoms, such as methyl, ethyl, n-propyl, isopropyl, n-butyl,

또한, 시클로 알킬기로서는 한정적은 아니지만, 시클로 프로필기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.The cycloalkyl group includes, but is not limited to, a cycloalkyl group having 3 to 10 carbon atoms, preferably 5 to 7 carbon atoms such as cyclopropyl group, cyclobutyl group, cyclopentyl group, cyclohexyl group, cycloheptyl group, cyclooctyl group, .

또한, R2로서 적합한 방향족 탄화수소기로서는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한 쪽 또는 양쪽 모두를 포함하고 있어도 좋다.Examples of the aromatic hydrocarbon group suitable as R 2 include a phenyl group, a phenyl group substituted with an alkyl group (e.g., a thryl group, a xylyl group), a 1- or 2-naphthyl group, and an anthryl group, An aryl group having 6 to 14 carbon atoms, and these hydrocarbon groups may contain either or both of a hydroxyl group and an amino group.

이들 탄화수소기는 1개 이상의 수소 원자가 할로겐 원자로 치환되어도 좋고, 예를 들면, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.These hydrocarbon groups may be substituted with at least one hydrogen atom by a halogen atom, for example, a fluorine atom, a chlorine atom, or a bromine atom.

바람직한 알루민산염 화합물의 예로서는, 트리메톡시 알루미늄, 메틸 디메톡시 알루미늄, 에틸 디메톡시 알루미늄, n- 또는 iso-프로필 디메톡시 알루미늄, n-, iso- 또는 tert-부틸 디메톡시 알루미늄, n-, iso- 또는 neo-펜틸 디메톡시 알루미늄, 헥실 디메톡시 알루미늄, 옥틸 디메톡시 알루미늄, 데실 디메톡시 알루미늄, 페닐 디메톡시 알루미늄; 알킬 치환 페닐 디메톡시 알루미늄(예를 들면, p-(메틸)페닐 디메톡시 알루미늄), 디메틸 메톡시 알루미늄, 트리에톡시 알루미늄, 메틸디에톡시알루미늄, 에틸디에톡시알루미늄, n- 또는 iso-프로필디에톡시알루미늄, n-, iso- 또는 tert-부틸디에톡시알루미늄, 펜틸디에톡시알루미늄, 헥실디에톡시알루미늄, 옥틸디에톡시알루미늄, 데실디에톡시알루미늄, 페닐디에톡시알루미늄, 알킬 치환 페닐디에톡시알루미늄(예를 들면, p-(메틸)페닐디에톡시알루미늄), 디메틸 에톡시 알루미늄, 트리이소프로폭시알루미늄, 메틸디이소프로폭시알루미늄, 에틸디이소프로폭시알루미늄, n- 또는 iso-프로필디에톡시알루미늄, n-, iso- 또는 tert-부틸디이소프로폭시알루미늄, 펜틸디이소프로폭시알루미늄, 헥실디이소프로폭시알루미늄, 옥틸디이소프로폭시알루미늄, 데실디이소프로폭시알루미늄, 페닐디이소프로폭시알루미늄, 알킬 치환 페닐디이소프로폭시알루미늄(예를 들면, p-(메틸)페닐디이소프로폭시알루미늄), 디메틸이소프로폭시알루미늄, (3,3,3-트리플루오로 프로필)디메톡시 알루미늄, 및 트리데카플루오로 옥틸디에톡시알루미늄, 메틸 디클로로 알루미늄, 디메틸 클로로 알루미늄, 디메틸 클로로 알루미늄, 페닐 디클로로 알루미늄, 디메틸 플루오로 알루미늄, 디메틸 브로모 알루미늄, 디페닐 브로모 알루미늄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체등을 들 수 있다. 이들 중에서도, 입수의 용이성의 관점에서, 트리메톡시 알루미늄, 트리에톡시 알루미늄, 트리이소프로폭시알루미늄이 바람직하다.Examples of preferred aluminate compounds are trimethoxy aluminum, methyl dimethoxy aluminum, ethyl dimethoxy aluminum, n- or iso-propyl dimethoxy aluminum, n-, iso- or tert-butyl dimethoxy aluminum, n-, iso - or neopentyl dimethoxy aluminum, hexyl dimethoxy aluminum, octyl dimethoxy aluminum, decyl dimethoxy aluminum, phenyl dimethoxy aluminum; Alkyl substituted phenyl dimethoxy aluminum (e.g., p- (methyl) phenyl dimethoxy aluminum), dimethyl methoxy aluminum, triethoxy aluminum, methyl diethoxy aluminum, ethyl diethoxy aluminum, n- or iso-propyl diethoxy For example, aluminum, n-, iso- or tert-butyldiethoxyaluminum, pentyldiethoxyaluminum, hexyldiethoxyaluminum, octyldiethoxyaluminum, decyldiethoxyaluminum, phenyldiethoxyaluminum, alkyl substituted phenyldiethoxyaluminum , p- (methyl) phenyldiethoxy aluminum), dimethyl ethoxy aluminum, triisopropoxy aluminum, methyl diisopropoxy aluminum, ethyl diisopropoxy aluminum, n- or iso-propyl diethoxy aluminum, diisopropoxy aluminum, iso- or tert-butyl diisopropoxy aluminum, pentyl diisopropoxy aluminum, hexyl diisopropoxy aluminum, octyl diisopropoxy (Phenyl) diisopropoxy aluminum, dimethyl isopropoxyaluminum, (3) phenyldiisopropoxyaluminum, alkyl substituted phenyldiisopropoxyaluminum such as p- (methyl) phenyldiisopropoxyaluminum, , 3,3-trifluoropropyl) dimethoxyaluminum, and tridecafluorooctyldiethoxyaluminum, methyldichloroaluminum, dimethylchloroaluminum, dimethylchloroaluminum, phenyldichloroaluminum, dimethylfluoroaluminum, dimethylbromoaluminum, Diphenyl bromo aluminum, hydrolysis products of these, and condensates of hydrolysis products thereof. Of these, trimethoxyaluminum, triethoxyaluminum and triisopropoxyaluminum are preferable from the viewpoint of availability.

바람직한 티탄산염 화합물의 예로서는, 테트라 메톡시 티탄, 메틸 트리메톡시 티탄, 에틸 트리메톡시 티탄, n- 또는 iso-프로필 트리메톡시 티탄, n-, iso- 또는 tert-부틸 트리메톡시 티탄, n-, iso- 또는 neo-펜틸 트리메톡시 티탄, 헥실 트리메톡시 티탄, 옥틸 트리메톡시 티탄, 데실 트리메톡시 티탄, 페닐 트리메톡시 티탄; 알킬 치환 페닐 트리메톡시 티탄(예를 들면, p-(메틸)페닐 트리메톡시 티탄), 디메틸 디메톡시 티탄, 테트라에톡시 티탄, 메틸 트리에톡시 티탄, 에틸 트리에톡시 티탄, n- 또는 iso-프로필 트리에톡시 티탄, n-, iso- 또는 tert-부틸 트리에톡시 티탄, 펜틸 트리에톡시 티탄, 헥실 트리에톡시 티탄, 옥틸 트리에톡시 티탄, 데실 트리에톡시 티탄, 페닐 트리에톡시 티탄, 알킬 치환 페닐 트리에톡시 티탄(예를 들면, p-(메틸)페닐 트리에톡시 티탄), 디메틸디에톡시티탄, 테트라이소프로폭시티탄, 메틸트리이소프로폭시티탄, 에틸트리이소프로폭시티탄, n- 또는 iso-프로필 트리에톡시 티탄, n-, iso- 또는 tert-부틸트리이소프로폭시티탄, 펜틸트리이소프로폭시티탄, 헥실트리이소프로폭시티탄, 옥틸트리이소프로폭시티탄, 데실트리이소프로폭시티탄, 페닐트리이소프로폭시티탄, 알킬 치환 페닐트리이소프로폭시티탄(예를 들면, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시티탄, (3,3,3-트리플루오로 프로필)트리메톡시 티탄, 및 트리십 플루오로 옥틸 트리에톡시 티탄, 메틸 트리클로로 티탄, 디메틸 디클로로 티탄, 트리메틸 클로로 티탄, 페닐 트리클로로 티탄, 디메틸 디플루오로 티탄, 디메틸디브로모티탄, 디페닐디브로모티탄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수의 용이성의 관점에서, 테트라 메톡시 티탄, 테트라에톡시 티탄, 테트라이소프로폭시티탄이 바람직하다.Examples of preferable titanate compounds include tetramethoxytitanium, methyltrimethoxytitanium, ethyltrimethoxytitanium, n- or isopropyltrimethoxytitanium, n-, iso- or tert-butyltrimethoxytitanium, n -, iso- or neopentyltrimethoxytitanium, hexyltrimethoxytitanium, octyltrimethoxytitanium, decyltrimethoxytitanium, phenyltrimethoxytitanium; Alkyl substituted phenyltrimethoxytitanium (for example, p- (methyl) phenyltrimethoxytitanium), dimethyldimethoxytitanium, tetraethoxytitanium, methyltriethoxytitanium, ethyltriethoxytitanium, n- or iso -Propyltriethoxytitanium, n-, iso- or tert-butyltriethoxytitanium, pentyltriethoxytitanium, hexyltriethoxytitanium, octyltriethoxytitanium, decyltriethoxytitanium, phenyltriethoxytitanium , Alkyl-substituted phenyltriethoxytitanium (for example, p- (methyl) phenyltriethoxytitanium), dimethyldiethoxytitanium, tetraisopropoxytitanium, methyltriisopropoxytitanium, ethyltriisopropoxytitanium, n- or iso-propyltriethoxytitanium, n-, iso- or tert-butyltriisopropoxytitanium, pentyltriisopropoxytitanium, hexyltriisopropoxytitanium, octyltriisopropoxytitanium, decyl Triisopropoxy titanium, Phenyl triisopropoxytitanium, alkyl-substituted phenyl triisopropoxytitanium (for example, p- (methyl) phenyltriisopropoxytitanium), dimethyl diisopropoxytitanium, (3,3,3-trifluoro Propyl) trimethoxytitanium, and tridifluorooctyltriethoxytitanium, methyltrichlorotitanium, dimethyldichlorotitanium, trimethylchlorotitanium, phenyltrichlorotitanium, dimethyldifluorotitanium, dimethyldibromotitanium, diphenyl Dibromotitan, hydrolysis products thereof, and condensates of the hydrolysis products thereof. Of these, tetramethoxytitanium, tetraethoxytitanium and tetraisopropoxytitanium are preferable from the viewpoint of availability.

바람직한 지르콘산염 화합물의 예로서는, 테트라 메톡시 지르코늄, 메틸 트리메톡시 지르코늄, 에틸 트리메톡시 지르코늄, n- 또는 iso-프로필 트리메톡시 지르코늄, n-, iso- 또는 tert-부틸 트리메톡시 지르코늄, n-, iso- 또는 neo-펜틸 트리메톡시 지르코늄, 헥실 트리메톡시 지르코늄, 옥틸 트리메톡시 지르코늄, 데실 트리메톡시 지르코늄, 페닐 트리메톡시 지르코늄; 알킬 치환 페닐 트리메톡시 지르코늄(예를 들면, p-(메틸)페닐 트리메톡시 지르코늄), 디메틸 디메톡시 지르코늄, 테트라에톡시 지르코늄, 메틸 트리에톡시 지르코늄, 에틸 트리에톡시 지르코늄, n- 또는 iso-프로필 트리에톡시 지르코늄, n-, iso- 또는 tert-부틸 트리에톡시 지르코늄, 펜틸 트리에톡시 지르코늄, 헥실 트리에톡시 지르코늄, 옥틸 트리에톡시 지르코늄, 데실 트리에톡시 지르코늄, 페닐 트리에톡시 지르코늄, 알킬 치환 페닐 트리에톡시 지르코늄(예를 들면, p-(메틸)페닐 트리에톡시 지르코늄), 디메틸디에톡시 지르코늄, 테트라이소프로폭시 지르코늄, 메틸트리이소프로폭시 지르코늄, 에틸트리이소프로폭시 지르코늄, n- 또는 iso-프로필 트리에톡시 지르코늄, n-, iso- 또는 tert-부틸트리이소프로폭시 지르코늄, 펜틸트리이소프로폭시 지르코늄, 헥실트리이소프로폭시 지르코늄, 옥틸트리이소프로폭시 지르코늄, 데실트리이소프로폭시 지르코늄, 페닐트리이소프로폭시 지르코늄, 알킬 치환 페닐트리이소프로폭시 지르코늄(예를 들면, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시 지르코늄, (3,3,3-트리플루오로프로필)트리메톡시 지르코늄, 및 트리십 플루오로 옥틸 트리에톡시 지르코늄, 메틸 트리클로로 지르코늄, 디메틸 디클로로 지르코늄, 트리메틸 클로로 지르코늄, 페닐 트리클로로 지르코늄, 디메틸 디플루오로 지르코늄, 디메틸디브로모 지르코늄, 디페닐디브로모 지르코늄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수의 용이성의 관점에서, 테트라 메톡시 지르코늄, 테트라에톡시 지르코늄, 테트라이소프로폭시 지르코늄이 바람직하다.Examples of preferable zirconate compounds include tetramethoxyzirconium, methyltrimethoxyzirconium, ethyltrimethoxyzirconium, n- or iso-propyltrimethoxyzirconium, n-, iso- or tert-butyltrimethoxyzirconium, n -, iso- or neopentyltrimethoxyzirconium, hexyltrimethoxyzirconium, octyltrimethoxyzirconium, decyltrimethoxyzirconium, phenyltrimethoxyzirconium; Alkyl substituted phenyltrimethoxyzirconium (for example, p- (methyl) phenyltrimethoxyzirconium), dimethyldimethoxyzirconium, tetraethoxyzirconium, methyltriethoxyzirconium, ethyltriethoxyzirconium, n- or iso -Propyltriethoxyzirconium, n-, iso- or tert-butyltriethoxyzirconium, pentyltriethoxyzirconium, hexyltriethoxyzirconium, octyltriethoxyzirconium, decyltriethoxyzirconium, phenyltriethoxyzirconium , Alkyl-substituted phenyltriethoxyzirconium (for example, p- (methyl) phenyltriethoxyzirconium), dimethyldiethoxyzirconium, tetraisopropoxyzirconium, methyltriisopropoxyzirconium, ethyltriisopropoxyzirconium, n- or iso-propyltriethoxyzirconium, n-, iso- or tert-butyltriisopropoxyzirconium, pentyltrisisob There may be mentioned, for example, bis (trimethylsilyl) amines such as bis (trimethylsilyl) amide, tetramethylammonium fluoride, tetraisopropoxy zirconium, hexyltriisopropoxyzirconium, octyltriisopropoxyzirconium, decyltriisopropoxyzirconium, phenyltriisopropoxyzirconium, ) Phenyl triisopropoxytitanium), dimethyl diisopropoxy zirconium, (3,3,3-trifluoropropyl) trimethoxy zirconium, and tridifluorooctyl triethoxy zirconium, methyl trichloro zirconium, dimethyl Condensates of hydrolyzed products of these, and condensates of these hydrolyzed products, and the like can be given as examples of the hydrolyzed products of these hydrolyzates, such as dichlorosilane, trimethylchlorosiliconium, phenyltrichlorosilonium, dimethyldifluorozirconium, dimethyldibromozirconium, diphenyldibromo zirconium, have. Of these, tetramethoxy zirconium, tetraethoxy zirconium and tetraisopropoxy zirconium are preferable from the viewpoint of availability.

(4) 수지 도막으로 이루어지는 이형층(4) a release layer made of a resin coating film

실리콘과 에폭시계 수지, 멜라민계 수지 및 불소 수지로부터 선택되는 어느 1개또는 복수의 수지로 구성되는 수지 도막을 사용하여, 배리어층과 지지체로서의 수지 기재를 맞붙임에 따라, 적당히 밀착성이 저하되고, 후술하는 것 같은 박리 강도 범위로 조절할 수 있다.A resin coating film composed of one or a plurality of resins selected from silicone, an epoxy resin, a melamine resin and a fluorine resin is used to adhere the resin layer as a support to the barrier layer, It is possible to adjust the peel strength range as described below.

이러한 밀착성을 실현하기 위한 박리 강도의 조절은, 후술하듯이 실리콘과, 에폭시계 수지, 멜라민계 수지 및 불소 수지로부터 선택되는 어느 1개 또는 복수의 수지로 구성되는 수지 도막을 사용하여 실시한다. 이러한 수지 도막에 후술하는 것과 같은 소정의 조건의 인화 처리를 실시하고, 배리어층과 지지체로서의 수지 기재와의 사이에 이용하여 핫 프레스로 맞붙임에 따라, 적당히 밀착성이 저하되고, 박리 강도를 상술한 범위로 조절할 수 있게 되기 때문이다.The adjustment of the peel strength for realizing such adhesion is carried out by using a resin coating film composed of one or a plurality of resins selected from silicon, an epoxy resin, a melamine resin and a fluorine resin as described later. Such a resin coating film is subjected to a printing treatment under a predetermined condition as described later, and the adhesion between the resin layer and the resin substrate as a support is adjusted by a hot press. As a result, And the like.

에폭시계 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락형 에폭시 수지, 브롬화 에폭시 수지, 아민형 에폭시 수지, 가요성 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 페녹시 수지, 브롬화 페녹시 수지 등을 들 수 있다.Examples of the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolak type epoxy resin, brominated epoxy resin, amine type epoxy resin, flexible epoxy resin, hydrogenated bisphenol A type epoxy resin, Phenoxy resins, and the like.

멜라민계 수지로서는, 메틸 에테르화 멜라민 수지, 부틸화 요소 멜라민 수지, 부틸화 멜라민 수지, 메틸화 멜라민 수지, 부틸 알코올 변성 멜라민 수지 등을 들 수 있다. 또한, 멜라민계 수지는 상기 수지와 부틸화 요소 수지, 부틸화 벤조구아나민 수지 등과의 혼합 수지여도 좋다.Examples of the melamine resin include a methyl etherified melamine resin, a butylated urea melamine resin, a butylated melamine resin, a methylated melamine resin, and a butyl alcohol-modified melamine resin. The melamine resin may be a resin mixed with the above-mentioned resin, a butylated urea resin, a butylated benzoguanamine resin or the like.

또한, 에폭시계 수지의 수평균 분자량은 2000~3000, 멜라민계 수지의 수평균 분자량은 500~1000인 것이 바람직하다. 이러한 수평균 분자량을 가짐으로써, 수지의 도료화가 가능하게 되는 동시에, 수지 도막의 접착 강도를 소정의 범위로 조정하기 쉬워진다.The number average molecular weight of the epoxy resin is preferably 2000 to 3000, and the number average molecular weight of the melamine resin is preferably 500 to 1000. By having such a number average molecular weight, the resin can be made into a coating material, and the adhesion strength of the resin coating film can be easily adjusted to a predetermined range.

또한, 불소 수지로서는, 폴리 테트라 플루오로 에틸렌, 폴리 클로로 트리 플루오로 에틸렌, 폴리 불화 비닐리덴, 폴리 불화 비닐 등을 들 수 있다.Examples of the fluororesin include polytetrafluoroethylene, polychlorotrifluoroethylene, polyvinylidene fluoride, and polyvinyl fluoride.

실리콘으로서는, 메틸 페닐 폴리실록산, 메틸 히드로 폴리실록산, 디메틸 폴리실록산, 변성 디메틸 폴리실록산, 이들의 혼합물 등을 들 수 있다. 여기서, 변성이란, 예를 들면, 에폭시 변성, 알킬 변성, 아미노 변성, 카르복실 변성, 알코올 변성, 불소 변성, 알킬 아랄킬 폴리 에테르 변성, 에폭시 폴리 에테르 변성, 폴리 에테르 변성, 알킬 고급 알코올 에스테르 변성, 폴리에스테르 변성, 아실록시 알킬 변성, 할로겐화 알킬 아실록시 알킬 변성, 할로겐화 알킬 변성, 아미노 글리콜 변성, 메르캅토 변성, 수산기 함유 폴리에스테르 변성 등을 들 수 있다.Examples of silicones include methylphenylpolysiloxane, methylhydrogenpolysiloxane, dimethylpolysiloxane, modified dimethylpolysiloxane, and mixtures thereof. Examples of the denaturation include denaturing such as epoxy modification, alkyl modification, amino modification, carboxyl modification, alcohol modification, fluorine modification, alkylaralkyl polyether modification, epoxy polyether modification, polyether modification, alkyl high alcohol ester modification, Polyester modification, acyloxyalkyl modification, halogenated alkyl acyloxyalkyl modification, halogenated alkyl modification, aminoglycol modification, mercapto modification, hydroxyl group-containing polyester modification and the like.

수지 도막에서, 막 두께가 너무 얇으면, 수지 도막이 너무 박막이어서 형성이 곤란하기 때문에, 생산성이 저하하기 쉽다. 또한, 막 두께가 일정한 크기를 넘어도, 수지 도막의 박리성의 새로운 향상은 볼 수 없고, 수지 도막의 제조 비용이 높아지기 쉽다. 이러한 관점에서, 수지 도막은 그 막 두께가 0.1~10㎛인 것이 바람직하고, 0.5~5㎛인 것이 더욱 바람직하다. 또한, 수지 도막의 막 두께는 후술하는 순서에서, 수지 도료를 소정의 도포량으로 도포함으로써 달성된다.If the film thickness of the resin coating film is too thin, the resin coating film is too thin, which makes it difficult to form and the productivity tends to deteriorate. Further, even if the film thickness exceeds a certain size, a new improvement in the peelability of the resin coating film can not be seen, and the manufacturing cost of the resin coating film tends to increase. From this viewpoint, the resin coating film preferably has a film thickness of 0.1 to 10 mu m, more preferably 0.5 to 5 mu m. The film thickness of the resin coating film is achieved by applying a resin coating material in a predetermined coating amount in the procedure described below.

수지 도막에서, 실리콘은 수지 도막의 박리제로서 기능한다. 여기서, 에폭시계 수지, 멜라민계 수지의 합계량이 실리콘에 비해 너무 많으면, 배리어층과 지지체로서의 수지 기재와의 사이에서 수지 도막이 부여하는 박리 강도가 커지기 때문에, 수지 도막의 박리성이 저하되어, 사람의 힘으로 쉽게 벗길 수 없게 되는 경우가 있다. 한편, 에폭시계 수지, 멜라민계 수지의 합계량이 너무 적으면, 상술한 박리 강도가 작아지기 때문에, 동박의 반송시나 가공시에 박리하는 경우가 있다. 이 관점에서, 실리콘 100질량부에 대해서, 에폭시계 수지, 멜라민계 수지의 합계가 10~1500질량부의 양으로 포함되는 것이 바람직하고, 더욱 바람직하게는 20~800 중량부의 양으로 포함되는 것이 바람직하다.In the resin coating film, silicon functions as a releasing agent for the resin coating film. Here, if the total amount of the epoxy resin and the melamine resin is too large as compared with the silicon, the peel strength imparted by the resin coating film between the barrier layer and the resin substrate as the support becomes large, It may not be easily peeled off by force. On the other hand, if the total amount of the epoxy resin and the melamine resin is too small, the peeling strength described above becomes small, so that the copper foil may peel off during transportation or processing. From this point of view, the total amount of the epoxy resin and the melamine resin is preferably contained in an amount of 10 to 1500 parts by mass, more preferably 20 to 800 parts by mass, relative to 100 parts by mass of silicon .

또한, 불소 수지는, 실리콘과 마찬가지로 박리제로서 기능하여, 수지 도막의 내열성을 향상시키는 효과가 있다. 불소 수지가 실리콘에 비해 너무 많으면, 상술한 박리 강도가 작아지기 )때문에, 적층체의 반송시나 가공시에 박리하는 경우가 있는 외에, 후술하는 인화 공정에 필요한 온도가 올라가기 때문에 경제적이지 않게 된다. 이 관점에서, 불소 수지는 실리콘 100질량부에 대해서 0~50질량부인 것이 바람직하고, 더욱 바람직하게는 0~40질량부인 것이 바람직하다.Further, the fluororesin functions as a releasing agent as well as silicon, and has an effect of improving the heat resistance of the resin coating film. If the amount of the fluororesin is too large as compared with that of silicon, the above-mentioned peeling strength becomes small). Therefore, there is a case where the laminate is peeled off during transportation or processing, and the temperature required for the printing process described later increases. From this viewpoint, the fluororesin is preferably 0 to 50 parts by mass, more preferably 0 to 40 parts by mass with respect to 100 parts by mass of silicon.

수지 도막은, 실리콘 및 에폭시 수지 및/또는 멜라민 수지 및 필요에 따라서 불소 수지에 더하여, SiO2, MgO, Al2O3, BaSO4 및 Mg(OH)2로부터 선택되는 1종 이상의 표면 조화 입자를 더욱 함유하고 있어도 좋다. 수지 도막이 표면 조화 입자를 함유함에 따라서, 수지 도막의 표면이 요철이 된다. 그 요철에 의해서, 수지 도막이 도포된 배리어층상에 마련된 동박의 표면이 올록볼록하게 되고, 광택이 없어진 표면이 된다. 표면 조화 입자의 함유량은, 수지 도막이 요철화 되면 특히 한정되지 않지만, 실리콘 100질량부에 대해서 1~10질량부가 바람직하다.Resin coating film, in addition to the fluoropolymer in accordance with the silicone and epoxy resin and / or melamine resin and, if necessary, SiO 2, MgO, Al 2 O 3, BaSO 4, and Mg (OH) a surface roughening particles at least one compound selected from 2 And may further contain. As the resin coating film contains surface roughening particles, the surface of the resin coating film becomes irregular. By the unevenness, the surface of the copper foil provided on the barrier layer coated with the resin coating film becomes convex and becomes a surface with no gloss. The content of the surface roughening particles is not particularly limited as long as the resin coating film is uneven, but is preferably 1 to 10 parts by mass with respect to 100 parts by mass of silicon.

표면조화 입자의 입자 지름은 15㎚~4㎛인 것이 바람직하다. 여기서, 입자 지름은 주사전자현미경(SEM) 사진 등으로부터 측정한 평균 입자 지름(최대 입자 지름과 최소 입자 지름의 평균값)을 의미한다. 표면 조화 입자의 입자 지름이 상기 범위임에 따라서, 수지 도막 표면의 요철량이 조정하기 쉬워지고, 결과적으로 배리어층과 지지체로서의 수지 기재와의 표면의 요철량을 조정하기 쉬워진다. 구체적으로는, 배리어층과 지지체로서의 수지 기재와의 표면의 요철량은, JIS 규정의 최대 높이 조도(Ry)로 4.0㎛ 정도가 된다.The particle size of the surface roughening particles is preferably 15 nm to 4 탆. Here, the particle diameter means the average particle diameter (average value of the maximum particle diameter and the minimum particle diameter) measured from a scanning electron microscope (SEM) photograph and the like. As the particle diameter of the surface roughening particles is in the above range, the amount of irregularities on the surface of the resin coating film can be easily adjusted, and as a result, the amount of irregularities on the surface of the resin layer as the support layer and the support layer can be easily adjusted. Specifically, the amount of irregularities of the surface of the barrier layer and the resin substrate as the support is about 4.0 占 퐉 at the maximum height roughness Ry in accordance with JIS.

·이형층 부착 동박의 이형층 측에 적층할 수 있는 수지(후술하는 절연 기판 1)- Resin laminated on the release layer side of the copper foil with a release layer (insulating substrate 1 described later)

이형층 부착 동박의 이형층 측에 적층할 수 있는 수지로서는 공지의 수지를 이용할 수 있다. 또한, 판 모양 캐리어로서 이용되고 있는 공지의 수지를 이용할 수 있다. 또한, 상술한 수지에는 후술하는 수지층을 이용할 수 있다. 또한, 이형층 부착 동박의 이형층 측에 적층할 수 있는 수지로서는 특히 제한은 없지만, 페놀 수지, 폴리이미드 수지, 에폭시 수지, 천연 고무, 송지(松脂) 등을 사용할 수 있지만, 열경화성 수지인 것이 바람직하다. 또한, 프리프레그를 사용할 수도 있다. 동박과 맞붙이기 전의 프리프레그는 B 스테이지 상태에 있는 것이 좋다. 프리프레그(C 스테이지)의 선팽창 계수는 12~18(×10-6/℃)과 기판의 구성 재료인 동박의 16.5(×10-6/℃), 또는 SUS 프레스판의 17.3(×10-6/℃)과 거의 같다는 점에서, 프레스 전후의 기판 크기가 설계시의 그것과는 다른 현상(스케일링 변화)에 의한 회로의 위치 차이가 발생하기 어려운 점에서 유리하다. 게다가, 이들 장점의 상승효과로써 다층의 극박 코어리스 기판의 생산도 가능하게 된다. 여기서 사용하는 프리프레그는 회로 기판을 구성하는 프리프레그와 같은 물건이어도 좋고 다른 것이어도 좋다.As the resin that can be laminated on the release layer side of the copper foil with a release layer, a known resin can be used. In addition, a known resin used as a plate-like carrier can be used. Further, a resin layer described later can be used for the above-mentioned resin. The resin that can be laminated on the release layer side of the copper foil with a release layer is not particularly limited, but a phenol resin, a polyimide resin, an epoxy resin, a natural rubber, a pine resin and the like can be used. Do. A prepreg may also be used. It is recommended that the prepress before the copper foil is in the B-stage state. Prepreg (C stage) linear expansion coefficient is 12 ~ 18 (× 10 -6 / ℃) and a constituent material of the copper foil of the substrate of 16.5 (× 10 -6 / ℃), or 17.3 (× 10 -6 of the SUS plate in a press / ° C), it is advantageous in that the position of the circuit due to a phenomenon (scaling change) different from that of the substrate size before and after the pressing is difficult to occur. In addition, with the synergistic effect of these advantages, it becomes possible to produce ultra-thin multilayer coreless substrates. The prepreg used here may be the same as or different from the prepreg constituting the circuit board.

이 프리프레그는, 높은 유리 전이 온도(Tg)를 가지는 것이 가열 후의 박리 강도를 최적의 범위로 유지하는 관점에서 바람직하고, 예를 들면 120~320℃, 바람직하게는 170~240℃의 유리 전이 온도(Tg)이다. 또한, 유리 전이 온도(Tg)는 DSC(시차주사 열량 측정법)에 의해 측정되는 값으로 한다.This prepreg has a high glass transition temperature (Tg) in view of keeping the peel strength after heating in the optimum range, and is preferably in the range of 120 to 320 占 폚, preferably 170 to 240 占 폚, (Tg). The glass transition temperature (Tg) is a value measured by DSC (differential scanning calorimetry).

또한, 수지의 열팽창율이 동박의 열팽창율의 +10%,-30% 이내인 것이 바람직하다. 이에 따라서, 동박과 수지의 열팽창 차이에 기인하는 회로의 위치 차이를 효과적으로 방지할 수 있고, 불량품 발생을 감소시켜서 수율을 향상시킬 수 있다.It is also preferable that the coefficient of thermal expansion of the resin is within + 10% and -30% of the thermal expansion rate of the copper foil. Accordingly, it is possible to effectively prevent the positional difference of the circuit due to the difference in thermal expansion between the copper foil and the resin, to reduce the generation of defective products, and to improve the yield.

수지의 두께는 특히 제한할 필요는 없다. 또한, 수지는 리지드 프린트 배선판용 수지여도 좋고 플렉시블 프린트 배선판용 수지여도 좋다. 또한, 수지가 얇으면 핫 프레스 중의 수지 중의 열분포가 양호해지는 경우가 있다. 또한, 수지가 두꺼우면 잘 휘지 않기 때문에, 프린트 배선판의 제조 공정을 진행하기 쉬운 경우가 있다. 프린트 배선판의 제조 공정을 진행하기 쉬운 관점에서는, 수지의 두께는 5㎛ 이상인 것이 바람직하고, 5㎛ 이상인 것이 바람직하며, 10㎛ 이상인 것이 바람직하고, 20㎛ 이상인 것이 바람직하며, 30㎛ 이상인 것이 바람직하고, 40㎛ 이상인 것이 바람직하며, 50㎛ 이상이 바람직하고, 100㎛ 이상인 것이 보다 바람직하다. 또한, 핫 프레스 중의 수지 중의 열분포를 양호하게 한다는 관점에서는, 수지의 두께는 5000㎛ 이하인 것이 바람직하고, 4000㎛ 이하인 것이 바람직하며, 3000㎛ 이하인 것이 바람직하고, 2000㎛ 이하인 것이 바람직하며, 1500㎛ 이하인 것이 바람직하고, 1300㎛ 이하인 것이 바람직하며, 1000㎛ 이하인 것이 바람직하고, 900㎛ 이하인 것이 바람직하며, 400㎛ 이하가 보다 바람직하다.The thickness of the resin is not particularly limited. The resin may be a resin for a rigid printed wiring board or a resin for a flexible printed wiring board. In addition, when the resin is thin, thermal distribution in the resin during hot press may be good. Further, since the resin does not bend well when the resin is thick, the manufacturing process of the printed wiring board may easily proceed. From the viewpoint of facilitating the production process of the printed wiring board, the thickness of the resin is preferably 5 占 퐉 or more, more preferably 5 占 퐉 or more, more preferably 10 占 퐉 or more, preferably 20 占 퐉 or more, , Preferably 40 m or more, more preferably 50 m or more, and more preferably 100 m or more. The thickness of the resin is preferably 5000 占 퐉 or less, more preferably 4000 占 퐉 or less, more preferably 3000 占 퐉 or less, more preferably 2000 占 퐉 or less, and 1500 占 퐉 or less Preferably not more than 1300 占 퐉, more preferably not more than 1000 占 퐉, more preferably not more than 900 占 퐉, more preferably not more than 400 占 퐉.

<적층체><Laminate>

본 발명의 이형층 부착 동박을 이용해 적층체(동장 적층체 등)를 제작할 수 있다.The laminate (copper-clad laminate or the like) can be produced using the copper foil with a release layer of the present invention.

본 발명의 이형층 부착 동박을 이용한 적층체로서는, 예를 들면, 「이형층/배리어층/동박/수지 또는 프리프레그」의 순서로 적층된 구성이어도 좋다.The laminate using the copper foil with a release layer of the present invention may be laminated in the order of &quot; release layer / barrier layer / copper foil / resin or prepreg &quot;.

<조화 처리 및 그 외의 표면 처리>&Lt; Hardening treatment and other surface treatment &gt;

이형층 부착 동박의 동박 표면(예를 들면, 이형층을 가지는 측과는 반대측의 동박 표면)에는, 예를 들면 절연 기판과의 밀착성을 양호하게 하거나, 또는 수지와의 밀착성을 조정하는 등을 위해서 조화 처리를 하여 조화 처리층을 마련해도 좋다. 조화 처리는, 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성하여 실시할 수 있다. 조화 처리는 미세한 것이어도 좋다. 조화 처리층은 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 티탄, 철, 바나듐, 코발트 및 아연으로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층 등이어도 좋다. 또한, 구리 또는 구리합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2차 입자나 3차 입자를 마련하는 조화 처리를 실시할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연, 주석, 몰리브덴, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 단체 및/또는 합금 및/또는 산화물 및/또는 질화물 및/또는 규화물 등으로 내열층 또는 방청층을 형성해도 좋고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더해도 좋다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연, 주석, 몰리브덴, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 단체 및/또는 합금 및/또는 산화물 및/또는 질화물 및/또는 규화물 등으로 내열층 또는 방청층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더해도 좋다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 형성해도 좋고, 이형층 부착 동박의 동박 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 형성해도 좋다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층에서 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등).On the surface of the copper foil of the copper foil with a release layer (for example, the surface of the copper foil on the side opposite to the side having the release layer), for example, to improve the adhesion with the insulating substrate or to adjust the adhesion with resin It is also possible to provide a harmonized treatment layer. The roughening treatment can be carried out, for example, by forming roughened particles of copper or a copper alloy. The harmony treatment may be fine. The roughening treatment layer may be a layer made of any one or a combination of any one selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, titanium, iron, vanadium, cobalt, good. It is also possible to carry out a coarsening treatment in which secondary particles or tertiary particles are further provided by a single body of nickel, cobalt, copper, zinc or an alloy after the coarse particles are formed of copper or a copper alloy. Thereafter, a single body and / or alloy and / or oxide of nickel, cobalt, copper, zinc, tin, molybdenum, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, A heat-resistant layer or a rust-preventive layer may be formed of a nitride and / or a silicide, and further the surface thereof may be subjected to a treatment such as a chromate treatment or a silane coupling treatment. Or the alloy and / or alloy of nickel, cobalt, copper, zinc, tin, molybdenum, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group element, iron, tantalum And / or an oxide and / or a nitride and / or a silicide may be formed on the surface of the heat-resistant layer or the rust-preventive layer, and further the surface thereof may be subjected to a treatment such as a chromate treatment or a silane coupling treatment. That is, at least one layer selected from the group consisting of a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer may be formed on the surface of the roughened treatment layer, At least one layer selected from the group consisting of a rust-preventive layer, a chromate treatment layer and a silane coupling treatment layer may be formed. The heat-resistant layer, rust-preventive layer, chromate treatment layer and silane coupling treatment layer may be formed of a plurality of layers (for example, two or more layers, three layers or more).

예를 들면, 조화 처리로서의 구리-코발트-니켈 합금 도금은 전해 도금에 의해서 부착량이 15~40mg/d㎡의 구리-100~3000㎍/d㎡의 코발트-100~1500㎍/d㎡의 니켈과 같은 3원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100㎍/d㎡ 미만이면, 내열성이 악화되어 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000㎍/d㎡를 넘으면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기며, 또한 내산성 및 내약품성이 악화하는 경우가 있다. Ni 부착량이 100㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500㎍/d㎡를 넘으면, 에칭 찌꺼기가 많아지는 경우가 있다. 바람직한 Co 부착량은 1000~2500㎍/d㎡이고, 바람직한 니켈 부착량은 500~1200㎍/d㎡이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭한 경우, Co가 용해하지 않고 남아버리는 것을 의미하고, 그리고 에칭 찌꺼기란 염화암모늄으로 알칼리 에칭한 경우, Ni가 용해하지 않고 남아 버리는 것을 의미하는 것이다.For example, the copper-cobalt-nickel alloy plating as the roughening treatment is a copper-cobalt-nickel alloy plating having an adhesion amount of 15 to 40 mg / dm 2 of copper-100 to 3000 μg / dm 2 of cobalt-100 to 1500 μg / So that the same ternary alloy layer can be formed. When the Co deposition amount is less than 100 占 퐂 / dm2, the heat resistance is deteriorated and the etching property is sometimes deteriorated. When the Co deposition amount is more than 3000 占 퐂 / dm2, it is not preferable when the effect of magnetism must be taken into consideration, etching unevenness occurs, and acid resistance and chemical resistance may be deteriorated. When the Ni deposition amount is less than 100 占 퐂 / dm2, the heat resistance may be deteriorated. On the other hand, if the amount of Ni adhered exceeds 1500 占 퐂 / dm2, the etching residue sometimes becomes large. The preferred Co deposition amount is 1000 to 2500 g / dm 2, and the preferable nickel deposition amount is 500 to 1200 g / dm 2. Here, the term "etching unevenness" means that when Co is etched with copper chloride, Co remains unmelted, and the etching residue means that Ni remains unmelted when subjected to alkali etching with ammonium chloride.

이러한 3원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적인 욕 및 도금 조건의 일 예는 다음과 같다:An example of a general bath and plating condition for forming such a ternary copper-cobalt-nickel alloy plating is as follows:

도금욕 조성:Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/LPlating bath composition: 10 to 20 g / L of Cu, 1 to 10 g / L of Co, 1 to 10 g / L of Ni

pH:1~4pH: 1-4

온도:30~50℃Temperature: 30 ~ 50 ℃

전류 밀도(Dk):20~30A/d㎡Current density (D k ): 20 to 30 A / dm 2

도금 시간:1~5초Plating time: 1 to 5 seconds

상기 크로메이트 처리층이란 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리한 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.The chromate treatment layer refers to a layer treated with a liquid containing chromic anhydride, chromic acid, bichromic acid, chromic acid salt or bichromate. The chromate treatment layer contains elements (metals, alloys, oxides, nitrides, sulfides and the like) such as Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As and Ti Maybe. Specific examples of the chromate treatment layer include a chromate treatment layer treated with an aqueous solution of chromic anhydride or potassium dichromate, a chromate treatment layer treated with a treatment liquid containing chromic anhydride or potassium dichromate and zinc, and the like.

상기 실란 커플링 처리층은, 공지의 실란 커플링제를 사용해서 형성해도 좋고, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 좋다. 또한, 이러한 실란 커플링제는 2종 이상 혼합해서 사용해도 좋다. 그 중에서도 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용하여 형성한 것이 바람직하다.The silane coupling treatment layer may be formed using a known silane coupling agent, and may be an epoxy silane, an amino silane, a methacryloxy silane, a mercapto silane, a vinyl silane, an imidazole silane, a triazine A silane coupling agent such as silane, or the like. These silane coupling agents may be used in combination of two or more. Among them, it is preferable to use an amino-based silane coupling agent or an epoxy-based silane coupling agent.

또한, 이형층 부착 동박의 동박 표면, 또는 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제 공개 번호 WO2008/053878, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허공보 제4828427호, 국제 공개 번호 WO2006/134868, 일본 특허공보 제5046927호, 국제 공개 번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013-19056호에 기재의 표면 처리를 실시할 수 있다.Further, the surface of the copper foil of the copper foil with a release layer, or the surface of the roughening treatment layer, the heat resistant layer, the anticorrosive layer, the silane coupling treatment layer or the chromate treatment layer is disclosed in International Publication Nos. WO2008 / 053878, Japanese Patent Publication No. 5024930, International Publication No. WO2006 / 028207, Japanese Patent Publication No. 4828427, International Publication Nos. WO2006 / 134868, Japanese Patent Publication No. 5046927, International Publication Nos. WO2007 / 105635, Japanese Patent Publication No. 5180815, The surface treatment described in JP-A-2013-19056 can be carried out.

또한, 이형층 부착 동박의 동박 표면에 조화 처리층을 구비해도 좋고, 상기 조화 처리층상에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 층을 1개 이상 구비해도 좋다.It is also possible to provide a roughened layer on the surface of the copper foil of the copper foil with a release layer, or it may be provided with one or more layers selected from the group consisting of a heat resistant layer, a rustproof layer, a chromate treatment layer and a silane coupling treatment layer Maybe.

또한, 이형층 부착 동박의 동박 표면에 조화 처리층을 구비해도 좋고, 상기 조화 처리층상에, 내열층, 방청층을 구비해도 좋으며, 상기 내열층, 방청층상에 크로메이트 처리층을 구비해도 좋고, 상기 크로메이트 처리층상에 실란 커플링 처리층을 구비해도 좋다.It is also possible to provide a roughened layer on the surface of the copper foil of the copper foil with a release layer and a heat resistant layer and a rust preventive layer on the roughened layer and a chromate treatment layer on the heat resistant layer and the rust preventive layer, A silane coupling treatment layer may be provided on the chromate treatment layer.

또한, 이형층 부착 동박의 동박 표면, 혹은 상기 조화 처리층상, 혹은 상기 내열층, 혹은 상기 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 위에 수지층을 구비해도 좋다. 상기 수지층은 절연 수지층이어도 좋다.The resin layer may be provided on the surface of the copper foil of the copper foil with a release layer or on the roughened layer or on the heat resistant layer or the rustproof layer, the chromate treatment layer or the silane coupling treatment layer. The resin layer may be an insulating resin layer.

상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락으로 닿아도 점착감이 없고, 상기 절연 수지층을 중첩시켜서 보관할 수 있으며, 추가로 가열 처리되면 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive or may be an insulating resin layer in a semi-cured state for bonding (B stage). The semi-cured state (B-stage state) includes a state in which the insulating resin layer can be stacked and stored without touching even when the surface thereof is touched with a finger, and a curing reaction occurs when further heat-treated.

또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰, 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥사이드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥사이드 수지, 시아네이트 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2-비스(4-시아네이트페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르 시안산염계 수지, 실록산 변성 폴리 아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리 아미드이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐 부티랄, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 바람직한 것으로 들 수 있다.The resin layer may include a thermosetting resin or a thermoplastic resin. The resin layer may include a thermoplastic resin. The kind thereof is not particularly limited, and examples thereof include epoxy resin, polyimide resin, polyfunctional cyanate ester compound, maleimide compound, polyvinyl acetal resin, urethane resin, polyethersulfone, polyether sulfone resin, aromatic poly Amide resins, aromatic polyamide resin polymers, rubber resins, polyamines, aromatic polyamines, polyamideimide resins, rubber modified epoxy resins, phenoxy resins, carboxyl group modified acrylonitrile-butadiene resins, polyphenylene oxides, bismaleimide tri A polyphenylene ether resin, a 2,2-bis (4-cyanuric acid) resin, a polyphenylene ether resin having a crosslinkable functional group, Propane, phosphorus-containing phenol compounds, manganese naphthenate, 2,2-bis (4-glycidylphenyl) propane, polyphenylene ether cyanate resin, siloxane modified polyamideimide resin, cyanoester resin, phosphazene resin, rubber modified polyamideimide resin, isoprene, hydrogenated polybutadiene, A resin containing at least one member selected from the group consisting of polyvinyl butyral, polymer epoxy, aromatic polyamide, fluorine resin, bisphenol, block copolymerized polyimide resin and cyanoester resin is preferable.

또한 상기 에폭시 수지는 분자 내에 2개 이상의 에폭시기를 가지는 것으로서, 전기 ·전자재료 용도로 이용할 수 있는 것이면, 특별히 문제 없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또한, 상기 에폭시 수지는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 트리글리시딜 이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜 아민 화합물, 테트라히드로프탈산 디글리시딜에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스히드록시 페닐메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합해서 이용할 수 있거나, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.The epoxy resin has two or more epoxy groups in the molecule and can be used without particular problems as long as it can be used for electric and electronic materials. The epoxy resin is preferably an epoxy resin epoxidized using a compound having two or more glycidyl groups in the molecule. The epoxy resin may be at least one selected from the group consisting of bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AD type epoxy resin, novolak type epoxy resin, cresol novolak type epoxy resin, alicyclic epoxy resin, Epoxy resin, phenol novolak type epoxy resin, naphthalene type epoxy resin, brominated bisphenol A type epoxy resin, orthocresol novolak type epoxy resin, rubber modified bisphenol A type epoxy resin, glycidyl amine type epoxy resin, triglyceride type epoxy resin, Glycidyl amine compounds such as N, N-diglycidyl aniline, glycidyl ester compounds such as tetrahydrophthalic acid diglycidyl ester, phosphorus-containing epoxy resins, biphenyl-type epoxy resins , Biphenyl novolak type epoxy resin, trishydroxyphenyl methane type epoxy resin, tetraphenyl ethane type epoxy resin group Either alone or in combination of two or more selected from can be used as a mixture, or chena hydrogenation of the epoxy resin can be used a halogenated material.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.An epoxy resin containing phosphorus known as phosphorus-containing epoxy resin can be used. The phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in the molecule desirable.

상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 이용해도 좋다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 예를 들면 국제 공개 번호 WO2008/004399호, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 좋다.The resin layer may be formed using a known resin, a resin curing agent, a compound, a curing accelerator, a dielectric (a dielectric including an inorganic compound and / or an organic compound, a dielectric including a metal oxide, A polymer, a prepreg, and a skeleton material. The resin layer may be formed, for example, in International Publication Nos. WO2008 / 004399, WO2008 / 053878, WO2009 / 084533, JP-A-11-5828, , Japanese Patent Publication No. 3184485, International Publication No. WO97 / 02728, Japanese Patent Publication No. 3676375, Japanese Patent Application Laid-Open No. 2000-43188, Japanese Patent Publication No. 3612594, Japanese Patent Application Laid-Open No. 2002-179772, JP-A-2002-359444, JP-A-2003-304068, JP-A-3992225, JP-A-2003-249739, JP-A-4136509, JP-A- 2004-82687, 4025177, 2004-349654, 4286060, 2005-262506, 4570070, 2005-53218, and 3949676, Japanese Patent Application Laid- , Japanese Patent Publication 4178415, International Publication Nos. WO2004 / 005588, JP-A-2006-257153, JP-A-2007-326923, JP-A-2008-111169, JP-A-5024930, WO2006 / 028207 , Japanese Patent Publication No. 4828427, Japanese Patent Application Laid-Open No. 2009-67029, International Publication Nos. WO2006 / 134868, Japanese Patent Publication No. 5046927, Japanese Patent Application Laid-Open No. 2009-173017, International Publication No. WO2007 / 105635, Japanese Laid-Open Patent Publication No. 5180815, International Publication No. WO2008 / 114858, International Publication No. WO2009 / 008471, Japanese Laid-Open Patent Publication No. 2011-14727, International Publication No. WO2009 / 001850, International Publication No. WO2009 / 145179, International Publication No. WO2011 / 068157, A method of forming a resin layer, a resin curing agent, a compound, a curing accelerator, a dielectric substance, a reaction catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton material, and / or a resin layer described in Patent Publication No. 2013-19056 It may be formed by using.

이들의 수지를 예를 들면 MEK(메틸 에틸 케톤), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 동박 위, 혹은, 이형층 부착 동박 위, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 위에, 예를 들면 롤 코터법 등으로 도포하고, 그 다음 필요에 따라서 가열 건조하여 용제를 제거해서 B 스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃이면 좋다.These resins are dissolved in, for example, a solvent such as MEK (methyl ethyl ketone) or toluene to form a resin solution, which is then spread on the copper foil or on the copper foil with a release layer or on the heat resistant layer, Coating layer or the silane coupling agent layer by, for example, a roll coater method, and then, if necessary, drying by heating to remove the solvent to obtain a B-stage state. For drying, for example, a hot-air drying furnace may be used, and the drying temperature may be 100 to 250 占 폚, preferably 130 to 200 占 폚.

상기 수지층을 구비한 이형층 부착 동박(수지가 부착된 이형층 부착 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열압착하여 상기 수지층을 열경화 하도록 하고, 그 다음에 이형층 부착 동박의 동박에 소정의 배선 패턴을 형성한 후에, 동박을 수지층으로부터 박리하는 모양으로 사용된다.The copper foil with a release layer (the copper foil with a release layer with a resin attached thereto) having the resin layer has a structure in which the resin layer is superimposed on a substrate and then the whole is thermally pressed to thermally cure the resin layer, After a prescribed wiring pattern is formed on the copper foil of the attached copper foil, the copper foil is peeled off from the resin layer.

이 수지 부착 이형층 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재 사용 매수를 줄일 수 있다. 게다가, 기재로서 프리프레그재를 전혀 사용하지 않아도 동장 적층판을 제조할 수 있다. 또한, 이 때, 기재의 표면에 절연 수지를 언더 코팅 해서 표면의 평활성을 더욱 개선할 수도 있다.By using the copper foil with a release layer with a resin, the number of sheets of prepreg material used at the time of manufacturing the multilayer printed wiring board can be reduced. Further, the copper clad laminate can be produced without using any prepreg material as a base material. At this time, an insulating resin may be undercoated on the surface of the substrate to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략해지므로 경제적으로 유리해진다.In addition, when the prepreg material is not used, the material cost of the prepreg material is saved, and the lamination step is simplified, which is economically advantageous.

이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 두꺼우면 수지 기재와 이형층 부착 동박이 프린트 배선판의 제조 공정에서 의도치 않게 박리되는 것을 막을 수 있는 경우가 있다.The thickness of the resin layer is preferably 0.1 to 80 mu m. If the thickness of the resin layer is larger than 0.1 占 퐉, the resin substrate and the copper foil with a release layer may be prevented from being inadvertently peeled off from the manufacturing process of the printed wiring board.

한편, 수지층의 두께를 80㎛보다 얇게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하는 것이 보다 용이해지는 경우가 있고, 여분의 재료비와 공정수가 필요하지 않게 되기 때문에 경제적으로 유리하게 되는 경우가 있다. 또한, 형성된 수지층은 그 가요성이 양호한 경우가 있기 때문에, 핸들링 시에 크랙 등이 잘 발생하지 않는 경우가 있다. 또한, 내층재와의 열압착시에 과잉의 수지 흐름이 일어나지 않게 되는 경우가 있어서, 원활하게 이형층 첨부 동박과 수지 기재를 적층할 수 있는 경우가 있다.On the other hand, if the thickness of the resin layer is made thinner than 80 탆, it is easier to form a resin layer having a desired thickness in one coating step, and extra material cost and process steps are not required, . Further, since the formed resin layer may have good flexibility, there is a case where cracks or the like are hardly generated at the time of handling. Further, excessive resin flow may not occur at the time of thermocompression bonding with the inner layer material, so that the release layer-coated copper foil and the resin substrate may be laminated smoothly.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.In addition, a printed circuit board is completed by mounting electronic parts on a printed wiring board. In the present invention, the &quot; printed wiring board &quot; includes a printed wiring board, a printed circuit board, and a printed board on which the electronic parts are mounted.

또한, 상기 프린트 배선판을 이용해서 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 회로판을 이용해서 전자기기를 제작해도 좋으며, 상기 전자 부품류가 탑재된 프린트 기판을 이용해서 전자기기를 제작해도 좋다. 이하에, 본 발명과 관련되는 이형층 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇 가지 가리킨다.The electronic device may be manufactured using the printed wiring board, the electronic device may be manufactured using the printed circuit board on which the electronic parts are mounted, or an electronic device may be manufactured using the printed board on which the electronic parts are mounted . Hereinafter, some examples of the steps of manufacturing a printed wiring board using the copper foil with a release layer according to the present invention.

본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 서브트랙티브법을 이용하여 매립 회로를 형성해도 좋다. 본 발명에서, 서브트랙티브법이란, 동장 적층판상의 동박의 불필요 부분을 에칭 등에 의해서 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다. 이하에, 본 발명의 이형층 부착 동박을 이용해서 서브트랙티브법으로 매립 회로를 형성하는 공정을 포함하는 프린트 배선판 제조 방법의 예에 대해서 설명한다. 또한, 본 명세서에서 「회로」는 배선을 포함하는 개념으로 한다.In an embodiment of the method for manufacturing a printed wiring board according to the present invention, a buried circuit may be formed using a subtractive method. In the present invention, the subtractive method refers to a method of forming a conductor pattern by selectively removing unnecessary portions of a copper foil on a copper clad laminate by etching or the like. Hereinafter, an example of a printed wiring board manufacturing method including a step of forming a buried circuit by the subtractive method using the copper foil with a release layer of the present invention will be described. In the present specification, the term &quot; circuit &quot; refers to a concept including wiring.

도 1에, 본 발명의 일 실시형태와 관련되는 이형층 부착 동박을 이용한 매립 회로의 형성 방법을 설명하기 위한 모식도를 나타낸다. 본 발명의 일 실시형태와 관련되는 이형층 부착 동박을 이용한 매립 회로의 형성 방법은, 우선 본 발명의 이형층 부착 동박(도 1의 a)의 상기 이형층 측에 수지(절연 기판 1)를 적층한다(도 1의 b). 그 다음, 수지(절연 기판 1)를 적층한 이형층 부착 동박의 동박 측에 드라이 필름(DF)을 적층한다(도 1의 c). 그 다음, 노광/현상에 의해 드라이 필름을 패터닝(도 1의 d) 한 후, 동박을 구리 에천트로 에칭해서 회로를 형성한다(도 1의 e).Fig. 1 is a schematic view for explaining a method of forming an embedding circuit using a copper foil with a release layer according to an embodiment of the present invention. A method of forming an embedding circuit using a copper foil with a release layer according to an embodiment of the present invention is characterized in that a resin (insulating substrate 1) is first laminated on the release layer side of the copper foil with a release layer of the present invention (Fig. 1 (b)). Then, a dry film DF is laminated on the copper foil side of the copper foil with a release layer formed by laminating the resin (insulating substrate 1) (Fig. 1 (c)). Then, after the dry film is patterned by exposure / development (Fig. 1 (d)), the copper foil is etched with copper etchant to form a circuit (Fig.

이 때, 동박 아래의 배리어층은 구리 에천트에 대한 용해성이 0.1 이하이기 때문에, 길게 끌리지 않는 회로의 형성이 가능해진다. 이 결과, 미세 회로의 형성이 가능해진다.At this time, since the barrier layer under the copper foil has a solubility in copper etchant of 0.1 or less, it is possible to form a circuit which is not drawn long. As a result, a fine circuit can be formed.

그 다음, 드라이 필름을 박리해서 회로를 노출시킨다(도 1의 f). 그 다음, 노출한 회로를 수지(절연 기판 2)로 덮어서 회로를 매립한다(도 1의 g). 그 다음, 수지(절연 기판 2)에 매립된 회로와 배리어층의 적층체로부터 수지(절연 기판 1)를 이형층으로 박리하여 배리어층을 노출시킨다(도 1의 h). 그 다음, 노출한 배리어층을 에칭으로 제거함으로써, 수지(절연 기판 2)에 매립된 회로를 노출시킨다(도 1의 i). 이와 같이 하여 매립 회로를 얻을 수 있고, 상기 매립 회로를 이용한 프린트 배선판을 제조할 수 있다. 또한, 배리어층을 제거하기 위한 에칭액으로서는 공지의 에칭액을 이용할 수 있다. 또한, 배리어층을 기계 연마, 및/또는 숏 블라스트, 및/또는 콜로이드 규산 등의 연마제를 이용한 연마 등 공지의 방법으로 제거해도 좋다.Then, the dry film is peeled off to expose the circuit (FIG. 1F). Then, the exposed circuit is covered with a resin (insulating substrate 2) to embed the circuit (Fig. 1 (g)). Then, the resin (insulating substrate 1) is peeled off from the laminated body of the circuit embedded in the resin (insulating substrate 2) and the barrier layer with the release layer to expose the barrier layer (FIG. Then, the exposed barrier layer is removed by etching to expose a circuit embedded in the resin (insulating substrate 2) (i in FIG. 1). Thus, a buried circuit can be obtained, and a printed wiring board using the buried circuit can be manufactured. As the etching solution for removing the barrier layer, a known etching solution can be used. Further, the barrier layer may be removed by a known method such as mechanical polishing and / or polishing using a shot blast and / or an abrasive such as colloidal silicic acid.

상술한 수지(절연 기판 1)의 한쪽 면에, 본 발명의 이형층 부착 동박을 이형층측으로부터 적층한 경우, 동박, 배리어층, 이형층 및 수지를 이 순서대로 가지는 적층체를 얻을 수 있다.When a copper foil with a release layer of the present invention is laminated on one side of the resin (insulating substrate 1) from the release layer side, a laminate having the copper foil, the barrier layer, the release layer and the resin in this order can be obtained.

또한, 상술한 수지(절연 기판 1)의 양면에, 본 발명의 이형층 부착 동박을 이형층측으로부터 적층한 후에, 상술한 수지(절연 기판 1)의 양면에 상술한 바와 같이 매립 회로를 마련해도 좋다. 상술한 수지(절연 기판 1)의 양면에 본 발명의 이형층 부착 동박을 이형층측으로부터 적층하는 경우, 동박, 배리어층, 이형층, 수지, 이형층, 배리어층 및 동박을 이 순서대로 가지는 적층체를 얻을 수 있다. 상술한 수지(절연 기판 1)의 양면에 본 발명의 이형층 부착 동박을 이형층측으로부터 적층하는 경우, 프린트 배선판의 생산성이 향상한다.The embedded circuit may be provided on both sides of the above-described resin (insulating substrate 1) after the above-described copper foil with a release layer of the present invention is laminated from both sides of the above-mentioned resin (insulating substrate 1) . In the case of laminating the copper foil with a release layer of the present invention on both sides of the above-mentioned resin (insulating substrate 1) from the release layer side, the laminate having the copper foil, barrier layer, release layer, resin, release layer, barrier layer, Can be obtained. When the copper foil with a release layer of the present invention is laminated on both sides of the resin (insulating substrate 1) from the release layer side, the productivity of the printed wiring board is improved.

또한, 절연 기판 1 및 2에는 매립 수지(레진)를 이용할 수 있다. 상기 매립 수지에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 절연 기판 1 및 2 및 상기 매립 수지(레진)에는 공지의 수지 또는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.Further, a buried resin (resin) can be used for the insulating substrates 1 and 2. Known resins and prepregs can be used for the above-mentioned embedding resin. For example, glass poison prepreg impregnated with BT (bismaleimide triazine) resin or BT resin, ABF film made by Ajinomoto Fine Techno Co., Ltd. or ABF can be used. In addition, known resins or resin layers and / or resins and / or prepregs described in this specification can be used for the insulating substrates 1 and 2 and the buried resin (resin).

본 발명의 프린트 배선판의 제조 방법은, 본 발명의 이형층 부착 동박의 상기 이형층측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 이형층 부착 동박의 동박 부분에 회로를 형성하고, 그 후 수지로 상기 회로를 매설하는 공정, 및 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 그 후, 박리한 이형층 부착 동박으로부터 이형층, 배리어층을 제거하는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다.The method for manufacturing a printed wiring board according to the present invention is a method for manufacturing a printed wiring board comprising the steps of laminating a resin substrate and a surface of a release layer side of a copper foil with a release layer according to the present invention to form a circuit on a copper foil of a copper foil with a release layer laminated with the resin substrate, A step of burying the circuit with a resin, and a step of peeling off the release-layer-attached copper foil from the resin substrate (coreless method). And then removing the release layer and the barrier layer from the separated copper foil with the release layer adhered thereon (coreless method).

본 발명의 프린트 배선판의 제조 방법은, 본 발명의 이형층 부착 동박의 상기 이형층측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 이형층 부착 동박의 동박 부분에 회로를 형성하고, 그 후 수지로 상기 회로를 매설한 후에, 상기 수지 위에 회로와 수지층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로를 형성한 후에, 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 그 후, 박리한 이형층 부착 동박으로부터 이형층, 배리어층을 제거하는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다.The method for manufacturing a printed wiring board according to the present invention is a method for manufacturing a printed wiring board comprising the steps of laminating a resin substrate and a surface of a release layer side of a copper foil with a release layer according to the present invention to form a circuit on a copper foil of a copper foil with a release layer laminated with the resin substrate, A step of forming a circuit and a resin layer on the resin at least once after the circuit is embedded in the resin after the resin layer and the circuit are formed, and a step of peeling the release-layer-attached copper foil from the resin substrate after the resin layer and the circuit are formed (Coreless method) may be used. And then removing the release layer and the barrier layer from the separated copper foil with the release layer adhered thereon (coreless method).

본 발명의 프린트 배선판의 제조 방법은, 본 발명의 이형층 부착 동박의 상기 이형층측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 이형층 부착 동박의 동박 위에 회로를 형성하고, 그 후 수지로 상기 회로를 매설하는 공정, 및 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 그 후, 박리한 이형층 부착 동박으로부터 이형층, 배리어층 및 동박을 제거하는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다.A method of manufacturing a printed wiring board according to the present invention is a method of manufacturing a printed wiring board comprising the steps of laminating a resin substrate and a surface of a release layer side of a copper foil with a release layer of the present invention, A step of burying the circuit with a resin, and a step of peeling off the release-layer-attached copper foil from the resin substrate (coreless method). And then removing the release layer, the barrier layer and the copper foil from the separated copper foil with the release layer adhered thereon (coreless method).

또한, 본 명세서에서 「적층체의 표면」, 「적층 체표면」은 적층체 표면에 다른 층을 가지는 경우에는, 상기 다른 층의 표면(최표면)을 포함하는 개념으로 한다.In the present specification, the terms "surface of a laminate" and "surface of a laminate" include the surface (top surface) of the other layer when the layer has another layer on the surface thereof.

또한, 상술한 코어리스 기판의 제조 방법에 있어서, 이형층 부착 동박 또는 상술한 적층체(동박/배리어층/이형층/수지를 이 순서대로 가지는 적층체, 또는 동박/배리어층/이형층/수지/이형층/배리어층/동박을 이 순서대로 가지는 적층체)의 단면의 일부 또는 전부를 수지로 덮어서, 빌드업 공법으로 프린트 배선판을 제조할 때, 박리층 또는 적층체를 구성하는 1개의 이형층 부착 동박과 또한 하나의 이형층 부착 동박 사이로 약액이 스며드는 것을 방지할 수 있고, 약액이 스며들면서 이형층 부착 동박과 수지를 분리하거나 이형층 부착 동박이 부식되는 것을 방지할 수 있어 수율을 향상시킬 수 있다. 여기서 이용하는 「이형층 부착 동박의 단면의 일부 또는 전부를 덮 수지」 또는 「적층체 단면의 일부 또는 전부를 덮는 수지」로서는, 수지층에 이용할 수 있는 수지 또는 공지의 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에서, 이형층 부착 동박 또는 적층체에서 평면에서 보았을 때 이형층 부착 동박 또는 적층체의 적층 부분(이형층 부착 동박과 수지의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮여도 좋다. 또한, 상기 이형층 부착 동박을 평면에서 보았을 때 상술한 적층체의 적층 부분(이형층 부착 동박과 수지의 적층 부분)의 외주의 전체 또는 적층 부분의 전면에 걸쳐서 수지 또는 프리프레그로 덮여서 이루어지는 것이어도 좋다. 또한, 평면에서 본 경우에 수지 또는 프리프레그는 이형층 부착 동박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하고, 상기 수지 또는 프리프레그를 이형층 부착 동박 또는 적층체의 양면에 적층하고, 이형층 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(싸여 있다) 되어 있는 구성을 가지는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 이형층 부착 동박 또는 적층체를 평면에서 보았을 때, 이형층 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮이고, 다른 부재가 이 부분의 옆방향, 즉 적층 방향에 대해서 옆방향으로부터 닿는 것을 막을 수 있게 되어, 결과적으로 핸들링 중에 적층체 수지와 이형층 부착 동박이 벗겨지는 것을 줄일 수 있다. 또한, 이형층 부착 동박 또는 적층체의 적층 부분의 바깥 둘레가 노출되지 않도록 수지 또는 프리프레그로 덮어서, 상술한 것 같은 약액 처리 공정에서의 이 적층 부분 계면으로의 약액의 침투를 막을 수 있고, 이형층 부착 동박의 부식이나 침식을 막을 수 있다. 또한, 적층체의 한 쌍의 이형층 부착 동박으로부터 하나의 이형층 부착 동박을 분리할 때, 수지 또는 프리프레그로 덮여 있는 이형층 부착 동박 또는 적층체의 적층 부분(이형층 부착 동박과 수지의 적층 부분)이 수지 또는 프리프레그 등에 의해 견고하게 밀착되어 있는 경우에는, 상기 적층 부분 등을 절단 등으로 제거할 필요가 생기는 경우가 있다.In addition, in the above-described method for producing a coreless substrate, it is preferable that the copper foil with a release layer or the laminate (the laminate having the copper foil / barrier layer / release layer / resin in this order or the copper foil / barrier layer / release layer / resin A release layer, a barrier layer, and a copper foil in this order) is covered with a resin so as to form a release layer or a release layer constituting the laminate, It is possible to prevent the chemical liquid from penetrating between the attached copper foil and the one copper foil with a release layer, and to prevent the copper foil with the release layer from being corroded, have. As the &quot; resin covering part or all of the cross section of the copper foil with a release layer &quot; or &quot; resin covering part or all of the cross section of the laminate, &quot; a resin usable for the resin layer or a known resin can be used. Further, in the above-described method for producing a coreless substrate, at least a part of the outer periphery of the laminated portion of the copper foil or the laminate with the release layer (the laminated portion of the copper foil with the release layer and the resin) May be covered with a resin or a prepreg. The copper foil with a release layer is covered with a resin or prepreg over the entire surface of the outer periphery of the laminated portion (the laminate portion of the copper foil with a release layer and the resin) of the above-described laminate when viewed from the plane It is good. When viewed from a plane, it is preferable that the resin or prepreg is larger than the laminated portion of the copper foil or the laminate or the laminate with a release layer, and the resin or prepreg is laminated on both surfaces of the copper foil or laminate with a release layer, It is preferable to form a laminate having a structure in which a copper foil or a laminate with a release layer is covered with a resin or a prepreg. With such a constitution, when the copper foil with a release layer or the laminate is viewed from the plane, the laminated portion of the copper foil or the laminate with the release layer is covered with the resin or the prepreg and the other member is covered with the resin in the lateral direction It is possible to prevent the laminate resin and the copper foil with a release layer from being peeled off during handling. In addition, it is possible to prevent the penetration of the chemical liquid into the laminated partial interface in the chemical liquid treatment step as described above by covering the copper foil with a release layer or the laminated part of the laminate with the resin or the prepreg so as not to expose the outer periphery, Corrosion and erosion of layered copper foil can be prevented. Further, when separating one foil-laden copper foil with a release layer from a pair of foil-laden foil-laminated foils of the laminate, it is preferable that the copper foil with a release layer covered with a resin or prepreg or a laminate portion of the laminate Part is strongly adhered firmly by a resin or a prepreg, it may be necessary to remove the laminated portion by cutting or the like.

또한, 상술한 적층체에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로를 적어도 1회 형성한 후에, 상기 적층체로부터 이형층 부착 동박을 박리 시키는 공정을 실시함으로써 코어를 갖지 않는 프린트 배선판을 제작할 수 있다. 또한, 상기 적층체의 한 쪽 또는 양쪽 표면에, 수지층과 회로를 마련해도 좋다. 또한, 수지층 및 회로는 수지층, 회로의 순서로 마련해도 좋고, 회로, 수지층의 순서로 마련해도 좋다.The step of forming the resin layer and the circuit on the laminate at least once and the step of peeling the release layer-attached copper foil from the laminate after the resin layer and the circuit are formed at least once are performed, It is possible to manufacture a printed wiring board which does not have such a structure. A resin layer and a circuit may be provided on one or both surfaces of the laminate. The resin layer and the circuit may be provided in the order of the resin layer and the circuit, or may be provided in the order of the circuit and the resin layer.

상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 좋고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재등을 포함해도 좋다.The resin substrate, the resin layer, the resin, and the prepreg used in the above-described laminate may be the resin layer described in this specification, and the resin, the resin curing agent, the compound, the curing accelerator, the dielectric, A catalyst, a cross-linking agent, a polymer, a prepreg, a skeleton or the like.

또한, 상술한 이형층 부착 동박 또는 적층체는 평면에서 보았을 때 수지 또는 프리프레그 또는 수지 기판 또는 수지층보다 작아도 좋다.The above-described copper foil or laminate with a release layer may be smaller than the resin or prepreg, the resin substrate or the resin layer when viewed from the top.

[[ 실시예Example ]]

이하, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to examples of the present invention, but the present invention is not limited to these examples.

(실시예:이형층 부착 동박)(Example: Copper foil with a release layer)

동박에는 JX 금속주식회사제 전해 동박 JTC박(두께 12㎛)을 이용하여 상기 전해 동박의 S면(광택면) 측에 표 1~표 4에 기재한 조성을 가지고, 두께 0.02㎛, 0.1㎛, 0.5㎛ 및 1㎛의 배리어층을 스퍼터링 또는 전해 도금에 의해 형성했다. 상기 전해 도금 조건(도금액 조성, 온도, 전류 밀도)을 이하에 나타낸다. 또한, 전류 밀도에 대해서는, 표 3, 4에 기재한 배리어층을 마련할 때는, 표 3, 4에 기재한 전류 밀도의 설정으로 했다.On the copper foil, the electroconductive copper foil JTC foil (12 占 퐉 thick) made of JX Metal Co., Ltd. was used and the electroconductive copper foil had a composition as shown in Tables 1 to 4 on the S-surface (glossy surface) side of the electrolytic copper foil and had a thickness of 0.02 占 퐉, And a barrier layer of 1 mu m were formed by sputtering or electrolytic plating. The electroplating conditions (plating liquid composition, temperature, current density) are shown below. With respect to the current density, when setting the barrier layers shown in Tables 3 and 4, the current density shown in Tables 3 and 4 was set.

·스퍼터링에 의한 배리어층 형성· Barrier layer formation by sputtering

스퍼터링 타깃으로서 표 1에 기재한 배리어층과 동일한 조성의 스퍼터링 타깃을 이용해서 이하의 조건으로 각 배리어층을 형성했다.Each of the barrier layers was formed under the following conditions using a sputtering target having the same composition as the barrier layer shown in Table 1 as a sputtering target.

장치:주식회사 알박제의 스퍼터 장치Apparatus: Sputtering apparatus of ULVAC CO., LTD.

출력:DC 50WOutput: DC 50W

아르곤 압력:0.2PaArgon pressure: 0.2 Pa

·금속 크롬 단체 도금(표 중의 Cr 도금)· Metal chrome single plating (Cr plating in the table)

무수 크롬산:250g/LChromic anhydride: 250 g / L

황산:1.3-2.5g/LSulfuric acid: 1.3-2.5 g / L

온도:45-55℃Temperature: 45-55 ℃

전류 밀도:40A/d㎡Current density: 40 A / dm 2

·니켈 단체 도금(표 중의 Ni 도금)· Nickel base plating (Ni plating in the table)

황산 니켈·7H2O:250g/LNickel sulfate · 7H 2 O: 250 g / L

구연산 나트륨·2H2O:8g/LSodium citrate · 2H 2 O: 8 g / L

pH:2.5pH: 2.5

온도:50℃Temperature: 50 ° C

전류 밀도:20A/d㎡Current density: 20 A / dm 2

·니켈-텅스텐 합금 도금(표 중의 Ni-W 도금)Nickel-tungsten alloy plating (Ni-W plating in the table)

황산 니켈·7H2O:100g/LNickel sulfate · 7H 2 O: 100 g / L

텅스텐산 나트륨:50g/LSodium tungstate: 50 g / L

구연산 나트륨:50g/LSodium citrate: 50 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:4A/d㎡Current density: 4 A / dm 2

·니켈-코발트 합금 도금(표 중의 Ni-Co 도금)Nickel-cobalt alloy plating (Ni-Co plating in the table)

황산 코발트·7H2O:25-30g/LCobalt sulfate · 7H 2 O: 25-30 g / L

황산 니켈·7H2O:45-50g/LNickel sulfate · 7H 2 O: 45-50 g / L

pH:2.15-2.35pH: 2.15-2.35

온도:50℃Temperature: 50 ° C

전류 밀도:10A/d㎡Current density: 10 A / dm 2

·니켈-몰리브덴 합금 도금(1)(표 중의 Ni-Mo(1) 도금)Nickel-molybdenum alloy plating (1) (Ni-Mo (1) plating in the table)

황산 니켈·7H2O:100g/LNickel sulfate · 7H 2 O: 100 g / L

몰리브덴산 나트륨·2H2O:100g/LSodium molybdate · 2H 2 O: 100 g / L

구연산 나트륨:50g/LSodium citrate: 50 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:1A/d㎡Current density: 1 A / dm 2

·니켈-몰리브덴 합금 도금(2)(표 중의 Ni-Mo(2) 도금)Nickel-molybdenum alloy plating (2) (Ni-Mo (2) plating in the table)

황산 니켈·7H2O:100g/LNickel sulfate · 7H 2 O: 100 g / L

몰리브덴산 나트륨·2H2O:5g/LSodium molybdate · 2H 2 O: 5 g / L

구연산 나트륨:50g/LSodium citrate: 50 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:1A/d㎡Current density: 1 A / dm 2

·니켈-몰리브덴 합금 도금(3)(표 중의 Ni-Mo(3) 도금)Nickel-molybdenum alloy plating (3) (Ni-Mo (3) plating in the table)

황산 니켈·7H2O:100g/LNickel sulfate · 7H 2 O: 100 g / L

몰리브덴산 나트륨·2H2O:15g/LSodium molybdate · 2H 2 O: 15 g / L

구연산 나트륨:50g/LSodium citrate: 50 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:1A/d㎡Current density: 1 A / dm 2

·니켈-몰리브덴 합금 도금(4)(표 중의 Ni-Mo(4) 도금)Nickel-molybdenum alloy plating (4) (Ni-Mo (4) plating in the table)

황산 니켈·7H2O:100g/LNickel sulfate · 7H 2 O: 100 g / L

몰리브덴산 나트륨·2H2O:250g/LSodium molybdate · 2H 2 O: 250 g / L

구연산 나트륨:50g/LSodium citrate: 50 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:1A/d㎡Current density: 1 A / dm 2

·니켈-몰리브덴-크롬 합금 도금(표 중의 Ni-Mo-Cr도금)Nickel-molybdenum-chromium alloy plating (Ni-Mo-Cr plating in the table)

황산 니켈·7H2O:300g/LNickel sulfate · 7H 2 O: 300 g / L

무수 크롬산:100g/LAnhydrous chromic acid: 100 g / L

몰리브덴산 나트륨·2H2O:40g/LSodium molybdate · 2H 2 O: 40 g / L

황산:1g/LSulfuric acid: 1 g / L

온도:50℃Temperature: 50 ° C

전류 밀도:20A/d㎡Current density: 20 A / dm 2

그 후 이하의 조건으로 이형층을 배리어층 위에 형성했다.Thereafter, the release layer was formed on the barrier layer under the following conditions.

·실란 커플링 처리· Silane coupling treatment

처리액:Treatment liquid:

실란 화합물:n-프로필트리메톡시실란Silane compound: n-propyltrimethoxysilane

실란 농도:0.4vol%Silane concentration: 0.4 vol%

사용 전의 처리액 교반시간:12시간Treatment liquid before use: Agitation time: 12 hours

알코올 농도:0vol%Alcohol concentration: 0 vol%

pH:4~7pH: 4 to 7

처리 시간:30초(스프레이 노즐에 의한 도포)Processing time: 30 seconds (application by spray nozzle)

(평가 시험)(Evaluation test)

<코어 해체><Core disassembly>

그 다음, 이형층 부착 동박을 이형층측으로부터 수지 기판(코어)에 적층한 후에, 상기 이형층 부착 동박의 동박에 라인/스페이스=20㎛/20㎛의 회로를 서브트랙티브법에 의해서 형성하고, 상기 회로를 수지로 매립하여 프린트 배선판을 제작했다.Then, a copper foil with a release layer was laminated on the resin substrate (core) from the release layer side, and then a circuit of line / space = 20 占 퐉 / 20 占 퐉 was formed on the copper foil with the release layer- The circuit was embedded with resin to produce a printed wiring board.

또한, 서브트랙티브법에 따른 회로를 형성할 때의 에천트의 조성과 에칭 조건은 이하로 했다.The composition of the etchant and the etching conditions for forming the circuit according to the subtractive method were set as follows.

에천트의 조성과 에칭 조건Composition and etching condition of etchant

·염화구리 에천트· Copper Chloride

(조성)(Furtherance)

염화 제이구리:25wt%Copper Chloride: 25 wt%

염산:4.6wt%Hydrochloric acid: 4.6 wt%

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

·염화철 에천트· Chloride iron oxide

염화제이철:37wt%(보메도가 40°B'e)Ferric chloride: 37wt% (Bordeaux 40 ° B'e)

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

·알칼리 에천트· Alkaline etchant

CuCl2:295g/LCuCl 2 : 295 g / L

NH3:9.4mol/LNH 3 : 9.4 mol / L

잔부:물REST: Water

(조건)(Condition)

액온:50℃Solution temperature: 50 ° C

스프레이압:0.15MPaSpray pressure: 0.15 MPa

또한, 에칭액의 스프레이 노즐에는 풀 콘형을 이용했다.A full cone type spray nozzle was used for the etching solution.

그 후, 코어 해체가 가능한지 검토했다. 상기 코어 해체는 이하의 조건으로 실시했다.After that, it was examined whether core disassembly is possible. The core disassembly was carried out under the following conditions.

코어 해체:상술한 프린트 배선판을 10개 샘플을 제작했다. 그리고 지지체로 했던 수지 기판(코어)을 상술한 프린트 배선판으로부터 박리하여, 프린트 배선판의 파괴나 변형 없이, 수지 기판(코어)을 박리할 수 있는지 여부를 평가했다.Core disassembly: 10 samples of the above-mentioned printed wiring board were produced. The resin substrate (core) used as the support was peeled off from the above-mentioned printed wiring board to evaluate whether or not the resin substrate (core) could be peeled off without destroying or deforming the printed wiring board.

「배리어층이 용해되어 코어 해체 불가」:10회 중 3회 이상 코어인 수지 기판이 프린트 배선판으로부터 박리되지 못한 것을 의미한다.&Quot; Disconnection of the core due to dissolution of the barrier layer &quot; means that the resin substrate, which is the core at least three times in 10 times, can not be peeled off from the printed wiring board.

「○」:수지 기판이 프린트 배선판으로부터 박리되지 못한 회수는 10회 중 2회 이하인 것을 의미한다.&Quot; O: &quot; means that the number of times that the resin substrate was not peeled off from the printed wiring board was less than twice in 10 times.

상기 스퍼터링에 의해 형성한 배리어층의 조성 및 각 두께에 의한 코어 해체의 평가를 표 1에 나타낸다. 또한, 상기 전해 도금으로 형성한 배리어층의 조성 및 각 두께에 의한 코어 해체의 평가를 표 2에 나타낸다. 또한, 전해 도금 시의 도금 속도를 표 2의 「도금 속도(㎚/초)」란에 기재했다.Table 1 shows the composition of the barrier layer formed by the above sputtering and evaluation of core dismersion by each thickness. Table 2 shows the composition of the barrier layer formed by the electrolytic plating and the evaluation of core disintegration by each thickness. The plating rate at the time of electrolytic plating is shown in the "plating rate (nm / sec)" in Table 2.

[표 1][Table 1]

Figure pat00005
Figure pat00005

[표 2][Table 2]

Figure pat00006
Figure pat00006

<구리 에천트에 대한 용해성>&Lt; Solubility in copper etchant &gt;

구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)는 이하와 같이 측정했다. 구리 에천트에 의한 에칭 전 샘플(JTC박)의 질량 W1(g)을 측정한다. 소정 시간 30(s) 에칭 후의 샘플의 질량 W2(g)를 측정한다. 그리고 이하의 식으로 에칭 속도를 산출했다. 또한, 샘플의 에칭되는 부분 이외의 부분은 내산 테이프로 마스킹했다. 5cm각(세로 5cm×가로 5cm)의 크기 부분만 샘플을 노출시켜서 에칭하였다.The etching rate (탆 / s) when copper was etched by copper etchant was measured as follows. And the mass W1 (g) of the sample before etching (JTC foil) by the copper etchant is measured. And the mass W2 (g) of the sample after the etching for 30 (s) for a predetermined time is measured. Then, the etching rate was calculated by the following equation. The portion other than the portion to be etched of the sample was masked with an acid-resistant tape. And the sample was exposed by etching only the size portion of 5 cm square (5 cm in length × 5 cm in width).

구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)={에칭 전의 샘플의 질량W1(g)-샘플의 질량W2(g)}/{구리 밀도 8.94(g/c㎥)×샘플의 에칭된 면적 25(c㎡)×에칭 시간30(s)}×104(㎛/cm)(G / cm 3) of copper (Cu / Cu) was calculated by the following equation (1): Etching rate (탆 / s) when copper was etched by copper etchant = {W1 Etched area 25 (c㎡) 占 Etching time 30 (s)} 占 10 4 (占 퐉 / cm)

또한, 배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)를 이하와 같이 측정했다. 샘플의 에칭되는 부분 이외의 부분은 내산 테이프로 마스킹했다. 샘플의 배리어층을 가지는 측의 5cm×5cm 부분만 샘플을 노출시켜서 30초간, 상술한 구리 에천트를 이용해서 에칭을 실시했다. 그리고, 에칭 후의 구리 에천트액 중의 배리어층을 구성하는 원소의 농도를 ICP-MS(유도 결합 플라스마 질량 분석계)를 이용해서 측정했다. 그리고 이하의 식에 따라서 배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)를 산출했다.The etching rate (占 퐉 / s) when the barrier layer was etched with copper etchant was measured as follows. Parts other than the portion to be etched of the sample were masked with an acid-resistant tape. The sample was exposed only for 5 cm x 5 cm on the side having the barrier layer of the sample, and etching was performed for 30 seconds using the above-described copper etchant. Then, the concentration of the element constituting the barrier layer in the copper etchant after etching was measured by ICP-MS (inductively coupled plasma mass spectrometer). The etching rate (占 퐉 / s) when the barrier layer was etched with copper etchant was calculated according to the following formula.

배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)={구리 에천트액 중의 배리어층을 구성하는 원소의 합계 농도(g/L)×구리 에천트액의 양(L)}/{배리어층을 구성하는 원소의 밀도(g/c㎥)×샘플의 에칭된 면적 25(c㎡)×에칭 시간 30(s)}×104(㎛/cm)(M / s) = {total concentration (g / L) of elements constituting the barrier layer in the copper etchant solution x amount (L) of the copper etchant solution} / {barrier the density of the elements constituting the layer (g / c㎥) × sample etched area 25 (c㎡) × etching time of 30 (s)} × 10 4 ( ㎛ / cm)

구리 에천트액 중의 배리어층을 구성하는 원소의 합계 농도(g/L)는 배리어층을 구성하는 각 원소 농도의 합계값으로 했다. 예를 들면, 배리어층을 구성하는 원소가 A, B, C이고, 에칭 후의 구리 에천트액 중의 원소 A의 농도가 a(g/L), 원소 B의 농도가 b(g/L), 원소 C의 농도가 c(g/L)인 경우, 구리 에천트액 중의 배리어층을 구성하는 원소의 합계 농도(g/L)는 a+b+c로 나타난다.The total concentration (g / L) of the elements constituting the barrier layer in the copper etchant was the sum of the concentration of each element constituting the barrier layer. For example, when the element constituting the barrier layer is A, B and C, the concentration of element A in the copper etchant after etching is a (g / L), the concentration of element B is b (g / L) (G / L), the total concentration (g / L) of the elements constituting the barrier layer in the copper etchant is represented by a + b + c.

또한, 배리어층이 복수의 원소로 구성되는 경우, 배리어층을 구성하는 원소의 밀도는 이하와 같이 산출했다. 배리어층이 복수의 원소로 구성되는 합금이어도, 각 원소의 밀도는 단체(합금이 아닌 경우)와 동일하다고 가정하고, 배리어층을 구성하는 원소의 밀도를 산출했다.When the barrier layer is composed of a plurality of elements, the density of the elements constituting the barrier layer is calculated as follows. Even though the barrier layer is an alloy composed of a plurality of elements, the density of the elements constituting the barrier layer is calculated assuming that the density of each element is the same as that of a single element (when it is not an alloy).

예를 들면, 배리어층을 구성하는 원소가 A, B, C이고, 배리어층 안의 원소 A, B, C의 농도가 각각 Ca(mass%), Cb(mass%), Cc(mass%)이며, 원소 A, B, C의 밀도가 각각ρa(g/c㎥), ρb(g/c㎥), ρc(g/c㎥)인 경우, 이하의 식으로 산출했다.For example, when the elements constituting the barrier layer are A, B and C and the concentrations of the elements A, B and C in the barrier layer are Ca (mass%), Cb (mass%) and Cc (mass% And the density of the elements A, B, and C is ρa (g / cm3), ρb (g / cm3), and ρc (g / cm3), respectively.

배리어층을 구성하는 원소의 밀도(g/c㎥)=100/{Ca/ρa+Cb/ρb+Cc/ρc}(G / cm3) of the elements constituting the barrier layer = 100 / {Ca /? A + Cb /? B + Cc /? C}

그리고 상술한 방법으로 측정한 배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)의 값과, 구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)를 이용하여, 이하의 식으로 배리어층의 구리 에천트에 대한 용해성을 산출했다.Then, using the value of the etching rate (占 퐉 / s) when the barrier layer measured by the above method was etched with copper etchant and the etching rate (占 퐉 / s) when copper was etched with copper etchant, The solubility of copper in the barrier layer to the etchant was calculated.

배리어층의 구리 에천트에 대한 용해성(-)=배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)/구리를 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)Solubility of the barrier layer in copper etchant (-) = etching rate (탆 / s) / etching rate (탆 / s) when copper is etched with copper etchant when the barrier layer is etched with copper etchant

얻어진 배리어층의 구리 에천트에 대한 용해성(-)을 표 1~4에 기재했다. 「○」은 배리어층의 구리 에천트에 대한 용해성(-)이 0.01 이하인 것을 의미한다. 「×」는 배리어층의 구리 에천트에 대한 용해성(-)이 0.01보다 큰 것을 의미한다.The solubility (-) of the obtained barrier layer to the copper etchant is shown in Tables 1 to 4. Means that the solubility (-) of the barrier layer to the copper etchant is 0.01 or less. &Quot; x &quot; means that the solubility (-) of the barrier layer to the copper etchant is greater than 0.01.

<배리어층의 핀 홀의 평가>&Lt; Evaluation of pinhole of barrier layer &gt;

샘플을 10wt%의 황산 수용액으로 산세한 후, 온도 30℃의 0.2질량% 다황화 암모늄 수용액에 3분간 조건으로 침지하고, 샘플을 배리어층측으로부터 관찰했을 때, 샘플이 변색한 개소로서, 그 크기가 직경 0.1㎜의 원을 포함하는 변색 개소를 핀 홀이라고 판단했다. 그리고 단위면적당 핀 홀의 개수(개/d㎡)를 측정하여, 1개/d㎡ 미만일 때 「○」, 1~100개/d㎡일 때 「△」, 100개/d㎡ 초과일 때 「×」라고 평가했다. 또한, 상술한 측정은 3개의 샘플(샘플의 크기:10cm각(세로 10cm×가로 10cm))에 대해서 실시하여, 3개 샘플의 평균값을 단위면적당 핀 홀의 개수(개/d㎡)로 했다. 표 3에, 각 조성의 배리어층에 대해서, 배리어층을 형성할 때의 도금액의 전류 밀도와, 배리어층의 각 두께의 「핀 홀 개수(개/d㎡)/코어 해체성」의 관계를 나타낸다. 상기 코어 해체성은 상술한 <코어 해체>에 의한 평가:「○」, 「×(배리어층이 용해되어 코어 해체 불가)」를 나타낸다. 표 3에서 코어 해체성에 대해서는, 구리 에천트로서 상술한 알칼리 에천트를 이용한 경우의 결과이다.The sample was pickled with a 10 wt% sulfuric acid aqueous solution and then immersed in a 0.2 mass% ammonium persulfate aqueous solution at a temperature of 30 캜 for 3 minutes. When the sample was observed from the side of the barrier layer, A discoloration spot including a circle having a diameter of 0.1 mm was determined to be a pin hole. The number of pin holes per unit area (number / dm 2) was measured. When the number of pin holes was less than 1 / dm 2, " The above-mentioned measurement was carried out on three samples (size of a sample: 10 cm square (10 cm in length × 10 cm in width)), and the average value of three samples was defined as the number of pinholes per unit area (pieces / dm 2). Table 3 shows the relationship between the current density of the plating liquid when forming the barrier layer and the number of "pinholes (number / d m2) / core disassembly" of each thickness of the barrier layer with respect to the barrier layer of each composition . The above-mentioned core disassembly is evaluated by &quot;? &Quot;, &quot; x (the barrier layer is dissolved and the core disassembly is impossible) &quot; The core disassembly in Table 3 is the result when the above-described alkali etchant is used as the copper etchant.

[표 3][Table 3]

Figure pat00007
Figure pat00007

<배리어층의 두께와 두께 정밀도의 평가><Evaluation of Thickness and Thickness Accuracy of Barrier Layer>

상술한 표 1~표 3에 기재한 실험예에 대해서 배리어층의 두께를 이하와 같이 측정했다. 그리고 측정 결과를 표 1~표 3에 기재하였다. 또한, Ni 단체 도금, 또는 Ni-Mo 합금 도금으로 형성된 각 배리어층에 대해서, 배리어층을 형성할 때의 도금액의 전류 밀도와, 배리어층의 각 두께에서의 배리어층의 두께 정밀도의 평가를 이하와 같이 실시했다.The thickness of the barrier layer was measured as follows with respect to the experimental examples described in Tables 1 to 3 above. The measurement results are shown in Tables 1 to 3. The current density of the plating liquid at the time of forming the barrier layer and the precision of the thickness of the barrier layer at each thickness of the barrier layer were evaluated for each barrier layer formed by Ni simple plating or Ni-Mo alloy plating, I conducted together.

배리어층의 두께는 이하와 같이 측정했다. 크기 5cm각(세로 5cm×가로 5cm)의 샘플을 질산 수용액(질산 부피:물 부피=1:2)으로 용해했다. 그 후, 샘플을 용해시킨 후의 질산 수용액 중에서 배리어층을 구성하는 원소의 농도를 ICP-MS(유도 결합 플라스마 질량 분석계)를 이용하여 측정했다. 그리고 이하의 식에 따라서 배리어층의 두께를 산출했다.The thickness of the barrier layer was measured as follows. A sample of 5 cm in size (5 cm in length × 5 cm in width) was dissolved in an aqueous nitric acid solution (nitric acid volume: water volume = 1: 2). Thereafter, in the nitric acid aqueous solution after dissolving the sample, the concentration of the element constituting the barrier layer was measured by ICP-MS (inductively coupled plasma mass spectrometer). The thickness of the barrier layer was calculated according to the following equation.

배리어층의 두께(㎛)={질산 수용액 중의 배리어층을 구성하는 원소의 합계 농도(g/L)×질산 수용액의 양(L)}/{배리어층을 구성하는 원소의 밀도(g/c㎥)×샘플의 면적 25(c㎡)}×104(㎛/cm)(G / L) of the barrier layer in the nitric acid aqueous solution / (amount of the nitric acid aqueous solution) / {the density of the elements constituting the barrier layer (g / cm &lt; ) X area of the sample 25 (c m2)} x104 (占 퐉 / cm)

초산 수용액중의 배리어층을 구성하는 원소의 합계 농도(g/L)는 배리어층을 구성하는 각 원소의 농도의 합계값으로 했다. 예를 들면, 배리어층을 구성하는 원소가 A, B, C이고, 질산 수용액 중의 원소 A의 농도가 a(g/L), 원소 B의 농도가 b(g/L), 원소 C의 농도가 c(g/L)인 경우, 질산 수용액 중의 배리어층을 구성하는 원소의 합계 농도(g/L)는 a+b+c로 나타내진다.The total concentration (g / L) of the elements constituting the barrier layer in the aqueous acetic acid solution was the sum of the concentrations of the elements constituting the barrier layer. For example, assuming that the elements constituting the barrier layer are A, B and C, the concentration of the element A in the aqueous nitric acid solution is a (g / L), the concentration of the element B is b (g / L) c (g / L), the total concentration (g / L) of the elements constituting the barrier layer in the nitric acid aqueous solution is represented by a + b + c.

또한, 배리어층이 복수의 원소로 구성되는 경우, 배리어층을 구성하는 원소의 밀도는 상술한 배리어층을 구리 에천트로 에칭했을 때의 에칭 속도(㎛/s)를 측정할 때와 같은 방법으로 산출했다.When the barrier layer is composed of a plurality of elements, the density of the elements constituting the barrier layer is calculated by the same method as in the case of measuring the etching rate (占 퐉 / s) when the barrier layer is etched with copper etchant did.

또한, 상술한 질산 수용액으로 샘플이 용해되지 않는 경우에는, 질산 수용액 대신 샘플을 용해하는 액을 이용하여 상술한 측정을 실시해도 좋다.When the sample is not dissolved in the above-mentioned nitric acid aqueous solution, the above-described measurement may be performed using a solution for dissolving the sample in place of the nitric acid aqueous solution.

상술한 배리어층의 두께 측정을, 이형층 부착 동박의 폭 방향(TD, 전해 동박 제조 장치에서의 전해 동박의 진행 방향(MD)과는 수직인 방향)에서 등간격으로 5점(N=1~5)의 샘플을 채취해서 실시했다. 그리고 배리어층의 두께 측정값의 평균값 및 표준 편차(σ)를 구했다. 두께 정밀도의 산출식은 다음 식으로 했다.The above-described measurement of the thickness of the barrier layer was performed at five points (N = 1 to N) in the width direction (TD, direction perpendicular to the traveling direction (MD) of the electrolytic copper foil in the electrolytic copper foil production apparatus) 5) was sampled and carried out. Then, an average value and a standard deviation (?) Of thickness measurement values of the barrier layer were obtained. The calculation formula of the thickness accuracy was as follows.

두께 정밀도(%)=3σ×100/평균값Thickness precision (%) = 3? 占 100 / average value

평가 결과를 표 4에 나타낸다. 또한, 표 4에서의 「코어 해체성」은 상술한 <코어 해체>에 의한 평가:「○」, 「×(배리어층이 용해되어 코어 해체 불가)」를 나타낸다. 또한, 표 4에서 코어 해체성에 대해서는, 구리 에천트로서 상술한 알칼리 에천트를 이용한 경우의 결과이다.The evaluation results are shown in Table 4. The "core disassembly" in Table 4 indicates the evaluation by the above-mentioned <core disassembly>: "◯" and "× (the barrier layer is dissolved and the core disassembly is impossible)". The core disassembly in Table 4 is the result when the above-described alkali etchant is used as the copper etchant.

[표 4][Table 4]

Figure pat00008
Figure pat00008

Claims (28)

이형층과, 배리어층과, 동박을 이 순서대로 구비한, 이형층 부착 동박.A release layer, a barrier layer, and a copper foil in this order. 제1항에 있어서,
상기 배리어층은, 구리 에천트에 대한 용해성이 0.1 이하인, 이형층 부착 동박.
The method according to claim 1,
Wherein the barrier layer has a solubility in copper etchant of 0.1 or less.
제2항에 있어서,
상기 구리 에천트는 이하의 (3-1)~(3-4) 중 어느 1개인 이형층 부착 동박.
(3-1) 염화구리 에천트
(조성)
염화 제이구리:25wt%
염산:4.6wt%
잔부:물
(3-2) 염화철 에천트
(조성)
염화제이철:37wt%(보메도가 40°B'e)
잔부:물
(3-3) 알칼리 에천트
(조성)
CuCl2:295g/L
NH3:9.4mol/L
잔부:물
(3-4) 황산-과산화수소 수용액
(조성)
35wt% 과산화수소:80mL/L
농황산:120mL/L
잔부:물
3. The method of claim 2,
Wherein the copper etchant is any one of the following (3-1) to (3-4).
(3-1) Copper chloride etchant
(Furtherance)
Copper Chloride: 25 wt%
Hydrochloric acid: 4.6 wt%
REST: Water
(3-2) Iron chloride etchant
(Furtherance)
Ferric chloride: 37wt% (Bordeaux 40 ° B'e)
REST: Water
(3-3) Alkali etchant
(Furtherance)
CuCl 2 : 295 g / L
NH 3 : 9.4 mol / L
REST: Water
(3-4) Sulfuric acid-aqueous solution of hydrogen peroxide
(Furtherance)
35 wt% hydrogen peroxide: 80 mL / L
Concentrated sulfuric acid: 120 mL / L
REST: Water
제1항에 있어서,
상기 배리어층이, Ni층, Ti층, Cr층, V층, Zr층, Ta층, Au층, Pt층, Os층, Pd층, Ru층, Rh층, Ir층, W층, Mo층 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 합금을 포함하는 층, 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 탄화물, 산화물 혹은 질화물을 포함하는 층인, 이형층 부착 동박.
The method according to claim 1,
Wherein the barrier layer is at least one of Ni layer, Ti layer, Cr layer, V layer, Zr layer, Ta layer, Au layer, Pt layer, Os layer, Pd layer, Ru layer, Rh layer, Ir layer, W layer, ,
A layer containing an alloy containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, or,
An oxide or a nitride containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Which is a layer containing a release layer.
제2항에 있어서,
상기 배리어층이, Ni층, Ti층, Cr층, V층, Zr층, Ta층, Au층, Pt층, Os층, Pd층, Ru층, Rh층, Ir층, W층, Mo층, 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 합금을 포함하는 층, 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 탄화물, 산화물 혹은 질화물을 포함하는 층인, 이형층 부착 동박.
3. The method of claim 2,
Wherein the barrier layer comprises at least one of Ni layer, Ti layer, Cr layer, V layer, Zr layer, Ta layer, Au layer, Pt layer, Os layer, Pd layer, Ru layer, Rh layer, Ir layer, W layer, or,
A layer containing an alloy containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, or,
An oxide or a nitride containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Which is a layer containing a release layer.
제3항에 있어서,
상기 배리어층이, Ni층, Ti층, Cr층, V층, Zr층, Ta층, Au층, Pt층, Os층, Pd층, Ru층, Rh층, Ir층, W층, Mo층, 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 합금을 포함하는 층, 또는,
Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Si 및 Cr로 이루어지는 군으로부터 선택되는 어느 1종 이상을 포함하는 탄화물, 산화물 혹은 질화물을 포함하는 층인, 이형층 부착 동박.
The method of claim 3,
Wherein the barrier layer comprises at least one of Ni layer, Ti layer, Cr layer, V layer, Zr layer, Ta layer, Au layer, Pt layer, Os layer, Pd layer, Ru layer, Rh layer, Ir layer, W layer, or,
A layer containing an alloy containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, or,
An oxide or a nitride containing at least one selected from the group consisting of Ni, Ti, V, Zr, Ta, Au, Pt, Os, Pd, Ru, Rh, Ir, W, Mo, Which is a layer containing a release layer.
제1항에 있어서,
상기 배리어층이, Mo 단체, Cr 단체, Ni 단체, Cr을 20질량% 이상 함유하는 Ni-Mo-Cr 합금, Ni-W 합금, 또는 Ni-Mo 합금으로 형성되어 있는, 이형층 부착 동박.
The method according to claim 1,
Wherein the barrier layer is made of a Mo-based alloy, a Cr-based alloy, a Ni-based alloy, a Ni-Mo-Cr alloy containing 20% by mass or more of Cr, a Ni-W alloy or a Ni-Mo alloy.
제2항에 있어서,
상기 배리어층이, Mo 단체, Cr 단체, Ni 단체, Cr를 20질량% 이상 함유하는 Ni-Mo-Cr 합금, Ni-W 합금, 또는 Ni-Mo 합금으로 형성되어 있는, 이형층 부착 동박.
3. The method of claim 2,
Wherein the barrier layer is made of a Mo-based alloy, a Cr-based alloy, a Ni-based alloy, a Ni-Mo-Cr alloy containing 20% by mass or more of Cr, a Ni-W alloy or a Ni-Mo alloy.
제3항에 있어서,
상기 배리어층이, Mo 단체, Cr 단체, Ni 단체, Cr를 20질량% 이상 함유하는 Ni-Mo-Cr 합금, Ni-W 합금, 또는 Ni-Mo 합금으로 형성되어 있는, 이형층 부착 동박.
The method of claim 3,
Wherein the barrier layer is made of a Mo-based alloy, a Cr-based alloy, a Ni-based alloy, a Ni-Mo-Cr alloy containing 20% by mass or more of Cr, a Ni-W alloy or a Ni-Mo alloy.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 배리어층의 핀 홀 개수가 100개/d㎡ 이하인, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
And the number of pinholes of the barrier layer is not more than 100 pieces / dm2.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 배리어층의 두께 정밀도가 20% 이하인, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
And the thickness precision of the barrier layer is 20% or less.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 배리어층의 두께가 0.03㎛ 이상인, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the barrier layer has a thickness of 0.03 占 퐉 or more.
제1항 내지 제9항 중 어느 한 항에 있어서,
이하의 (13-1)~(13-4) 중 어느 1개 또는 2개 또는 3개 또는 4개를 만족시키는 이형층 부착 동박.
(13-1) 이하의 (13-1-1) 및 (13-1-2) 중 어느 1개 또는 2개를 만족시킨다,
(13-1-1) 상기 배리어층은, 구리 에천트에 대한 용해성이 이하의 어느 1개를 만족시킨다,
·0.09 이하이다,
·0.08 이하이다,
·0.07 이하이다,
·0.06 이하이다,
·0.05 이하이다,
·0.04 이하이다,
·0.03 이하이다,
·0.02 이하이다,
·0.01 이하이다,
(13-1-2) 상기 배리어층은, 구리 에천트에 대한 용해성이 이하의 어느 1개를 만족시킨다,
·0보다 크다
·0.000000 이상이다,
·0.000001 이상이다,
·0.00000 이상이다,
·0.00001 이상이다,
·0.0000 이상이다,
·0.0001 이상이다,
·0.0002 이상이다,
·0.0003 이상이다,
·0.0004 이상이다,
·0.0005 이상이다,
·0.0006 이상이다,
·0.0007 이상이다,
·0.0008 이상이다,
·0.0009 이상이다,
·0.0010 이상이다,
(13-2) 이하의 (13-2-1) 및 (13-2-2) 중 어느 1개 또는 2개를 만족시킨다,
(13-2-1) 상기 배리어층의 핀 홀 개수가 이하의 어느 1개를 만족시킨다,
·20개/d㎡ 이하이다,
·5개/d㎡ 이하이다,
·4개/d㎡ 이하이다,
·3개/d㎡ 이하이다,
·2개/d㎡ 이하이다,
·1개/d㎡ 이하이다,
·0.7개/d㎡ 이하이다,
·0.4개/d㎡ 이하이다,
·0.2개/d㎡ 이하이다,
(13-2-2) 상기 배리어층의 핀 홀 개수가 이하의 어느 1개를 만족시킨다,
·0개/d㎡ 이상이다,
·0.01개/d㎡ 이상이다,
·0.1개/d㎡ 이상이다,
(13-3) 이하의 (13-3-1) 및 (13-3-2) 중 어느 1개 또는 2개를 만족시킨다,
(13-3-1) 상기 배리어층의 두께 정밀도가 이하의 어느 1개를 만족시킨다,
·15% 이하이다,
·13% 이하이다,
·10% 이하이다,
·7% 이하이다,
·5% 이하이다,
·4% 이하이다,
·3% 이하이다,
·2% 이하이다,
(13-3-2) 상기 배리어층의 두께 정밀도가 이하의 어느 1개를 만족시킨다,
·0% 이상이다,
·0.0001% 이상이다,
·0.001% 이상이다,
·0.01% 이상이다,
·0.10% 이상이다,
·0.15% 이상이다,
·0.20% 이상이다,
·0.25% 이상이다,
(13-4) 이하의 (13-4-1) 및 (13-4-2) 중 어느 1개 또는 2개를 만족시킨다,
(13-4-1) 상기 배리어층의 두께가 이하의 어느 1개를 만족시킨다,
·0.04㎛ 이상이다,
·0.05㎛ 이상이다,
·0.06㎛ 이상이다,
·0.07㎛ 이상이다,
·0.08㎛ 이상이다,
·0.09㎛ 이상이다,
·0.10㎛ 이상이다,
·0.11㎛ 이상이다,
·0.12㎛ 이상이다,
·0.13㎛ 이상이다,
·0.14㎛ 이상이다,
·0.15㎛ 이상이다,
·0.20㎛ 이상이다,
·0.25㎛ 이상이다,
·0.30㎛ 이상이다,
·0.35㎛ 이상이다,
·0.40㎛ 이상이다,
·0.45㎛ 이상이다,
·0.50㎛ 이상이다,
·0.55㎛ 이상이다,
·0.60㎛ 이상이다,
·0.65㎛ 이상이다,
·0.70㎛ 이상이다,
(13-4-2) 상기 배리어층의 두께가 이하의 어느 1개를 만족시킨다,
·100㎛ 이하이다,
·80㎛ 이하이다,
·60㎛ 이하이다,
·40㎛ 이하이다,
·20㎛ 이하이다,
·10㎛ 이하이다,
·5㎛ 이하이다,
·3㎛ 이하이다,
·2㎛ 이하이다.
10. The method according to any one of claims 1 to 9,
A copper foil with a release layer satisfying any one or two, or three or four of the following (13-1) to (13-4).
(13-1) any one or two of the following (13-1-1) and (13-1-2) are satisfied,
(13-1-1) The barrier layer satisfies any one of the following solubility in copper etchant:
0.09 or less,
0.08 or less,
0.07 or less,
0.06 or less,
· 0.05 or less,
0.04 or less,
0.03 or less,
0.02 or less,
· 0.01 or less,
(13-1-2) The barrier layer satisfies any one of the following solubility in copper etchant:
· Greater than zero
· More than 0.000000,
· 0.000001 or more,
· More than 0.00000,
· More than 0.00001,
· 0.0000 or more,
0.0001 or more,
0.0002 or more,
0.0003 or more,
0.0004 or more,
0.0005 or more,
0.0006 or more,
0.0007 or more,
0.0008 or more,
0.0009 or more,
· More than 0.0010,
(13-2) Any one or two of the following (13-2-1) and (13-2-2) are satisfied,
(13-2-1) the number of pinholes of the barrier layer satisfies any one of the following:
· 20 pieces / dm2 or less,
· 5 / dm2 or less,
- 4 / dm2 or less,
3 pieces / dm2 or less,
2 pieces / dm2 or less,
揃 1 / dm 2 or less,
- 0.7 pieces / dm2 or less,
· 0.4 pieces / dm2 or less,
0.2 pieces / dm2 or less,
(13-2-2) The number of pinholes of the barrier layer satisfies any one of the following:
0 &gt; / d &lt; 2 &gt;
· 0.01 pieces / dm2 or more,
· 0.1 pieces / dm2 or more,
(13-3) Any one or two of the following (13-3-1) and (13-3-2) are satisfied,
(13-3-1) The thickness precision of the barrier layer satisfies any one of the following:
· Less than 15%
· 13% or less,
· Less than 10%
· Less than 7%
· Less than 5%
· 4% or less,
· Less than 3%
· Less than 2%
(13-3-2) The thickness precision of the barrier layer satisfies any one of the following:
· 0% or more,
· 0.0001% or more,
· 0.001% or more,
· 0.01% or more,
· 0.10% or more,
· 0.15% or more,
· 0.20% or more,
· 0.25% or more,
(13-4) Any one or two of the following (13-4-1) and (13-4-2) are satisfied,
(13-4-1) the thickness of the barrier layer satisfies any one of the following:
0.04 占 퐉 or more,
? 0.05 占 퐉 or more,
0.06 占 퐉 or more,
0.07 占 퐉 or more,
0.08 占 퐉 or more,
0.09 占 퐉 or more,
? 0.10 占 퐉 or more,
? 0.11 占 퐉 or more,
? 0.12 占 퐉 or more,
? 0.13 占 퐉 or more,
? 0.14 占 퐉 or more,
? 0.15 占 퐉 or more,
? 0.20 占 퐉 or more,
? 0.25 占 퐉 or more,
? 0.30 占 퐉 or more,
- 0.35 탆 or more,
- 0.40 탆 or more,
? 0.45 占 퐉 or more,
? 0.50 占 퐉 or more,
? 0.55 占 퐉 or more,
? 0.60 占 퐉 or more,
- 0.65 탆 or more,
? 0.70 占 퐉 or more,
(13-4-2) The thickness of the barrier layer satisfies any one of the following:
? 100 占 퐉 or less,
? 80 占 퐉 or less,
占 60 占 퐉 or less,
· 40 μm or less,
· 20 μm or less,
· 10 μm or less,
? 5 占 퐉 or less,
· 3 μm or less,
· It is 2 μm or less.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이형층이, 다음 식:
[화학식 1]
Figure pat00009

(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 또는 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이다.)
에 나타내는 실란 화합물, 상기 실란 화합물의 가수분해 생성물, 상기 실란 화합물의 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the release layer has the following formula:
[Chemical Formula 1]
Figure pat00009

(Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, and R 3 And R 4 are each independently a halogen atom or an alkoxy group or a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom.
, The hydrolysis product of the silane compound, and the hydrolysis product of the silane compound, either singly or in combination.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이형층이, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the release layer has a compound having two or less mercapto groups in the molecule.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이형층이, 다음 식:
[화학식 2]
Figure pat00010

(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이든지, 또는 1개 이상의 수소 원자가 할로겐 원자로 치환된 상기 탄화수소기이며, M는 Al, Ti 또는 Zr이고, n은 0, 1 또는 2, m은 1 이상 M의 가수 이하의 정수이며, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수 즉 Al의 경우 3, Ti, Zr의 경우 4이다)
에 나타내는 알루민산염 화합물, 티탄산염 화합물, 지르콘산염 화합물, 상기 알루민산염 화합물의 가수분해 생성물, 상기 티탄산염 화합물의 가수분해 생성물, 상기 지르콘산염 화합물의 가수분해 생성물, 상기 알루민산염 화합물의 가수분해 생성물의 축합체, 상기 티탄산염 화합물의 가수분해 생성물의 축합체, 혹은 상기 지르콘산염 화합물의 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the release layer has the following formula:
(2)
Figure pat00010

(Wherein R 1 is an alkoxy group or a halogen atom, R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group, or the hydrocarbon group in which at least one hydrogen atom is substituted with a halogen atom, and M is Al, Ti or Zr, n is 0, 1 or 2, m is an integer of 1 or more and equal to or less than 1 , and at least one of R 1 is an alkoxy group. , And 4 for Ti and Zr)
A hydrolysis product of the aluminate salt compound, a hydrolysis product of the titanate salt compound, a hydrolysis product of the zirconate compound, a hydrolysis product of the aluminate salt compound, A copper foil with a release layer, which comprises a condensate of a decomposition product, a condensate of a hydrolysis product of the titanate compound, or a condensate of a hydrolysis product of the zirconate compound, singly or in combination.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이형층이, 실리콘과 에폭시계 수지, 멜라민계 수지 및 불소 수지로부터 선택되는 어느 1개 또는 복수의 수지로 구성되는 수지 도막을 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the release layer has a resin coating film composed of one or a plurality of resins selected from silicone, an epoxy resin, a melamine resin and a fluorine resin.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 동박과 상기 배리어층과의 사이, 또는 상기 배리어층과 상기 이형층 사이의 어느 한 쪽 또는 양쪽 모두에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
At least one selected from the group consisting of a heat resistant layer, an anticorrosive layer, a chromate treatment layer and a silane coupling treatment layer is provided on either or both of the barrier layer and the release layer or between the copper foil and the barrier layer, Or more, with a release layer.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 동박의 상기 이형층과는 반대측 표면에, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가지는, 이형층 부착 동박.
10. The method according to any one of claims 1 to 9,
Wherein the copper foil has at least one layer selected from the group consisting of a roughening treatment layer, a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer on a surface of the copper foil opposite to the release layer.
제19항에 있어서,
상기 조화 처리층이, Cu, Ni, P, W, As, Mo, Cr, Ti, Fe, V, Co 및 Zn로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층인, 이형층 부착 동박.
20. The method of claim 19,
Wherein the roughening treatment layer is a layer made of any one or a combination of any one selected from the group consisting of Cu, Ni, P, W, As, Mo, Cr, Ti, Fe, V, , Copper foil with release layer.
제19항에 있어서,
상기 조화 처리층, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비하는, 이형층 부착 동박.
20. The method of claim 19,
Wherein the resin layer is provided on at least one layer selected from the group consisting of the roughened treatment layer, the heat resistant layer, the rust preventive layer, the chromate treatment layer and the silane coupling treatment layer.
제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박을 가지는 적층체.A laminate having the copper foil with a release layer according to any one of claims 1 to 9. 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박과 수지를 포함하는 적층체로서, 상기 이형층 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮여 있는 적층체.A laminate comprising the copper foil with a release layer according to any one of claims 1 to 9 and a resin, wherein a part or the whole of a section of the copper foil with a release layer is covered with the resin. 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박 2개와 수지를 가지며, 상기 2개의 이형층 부착 동박 중에서 한쪽의 이형층 부착 동박의 상기 이형층측 표면과 상기 수지의 한쪽 면이 적층되고, 다른 한쪽의 이형층 부착 동박의 상기 이형층측 표면과 상기 수지의 다른 쪽 면이 적층된 적층체.A copper foil with a releasable layer according to any one of claims 1 to 9 and a resin, wherein one of the two releasing layer-attached copper foils, And the other side of the release layer side surface of the other copper foil with a release layer and the other side of the resin are laminated. 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박을 이용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법.A printed wiring board manufacturing method for producing a printed wiring board using the copper foil with a release layer according to any one of claims 1 to 9. 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박의 상기 이형층측의 면에 절연 기판 1을 적층하는 공정,
상기 절연 기판 1을 적층한 이형층 부착 동박의 상기 동박에 서브트랙티브법에 따라서 회로를 형성하는 공정,
상기 회로를 절연 기판 2로 덮어서 상기 회로를 매립하는 공정,
상기 절연 기판 2에 매립된 회로와 상기 배리어층의 적층체로부터 상기 절연 기판 1을 상기 이형층으로 박리하여 상기 배리어층을 노출시키는 공정, 및
상기 노출한 배리어층을 제거함으로써, 상기 절연 기판 2에 매립된 회로를 노출시키는 공정
을 포함하는, 프린트 배선판의 제조 방법.
A process for producing a copper foil with a release layer according to any one of claims 1 to 9, which comprises laminating an insulating substrate (1) on a surface of the release layer side,
A step of forming a circuit on the copper foil of the copper foil with a release layer laminated with the insulating substrate 1 according to the subtractive method,
A step of covering the circuit with the insulating substrate 2 to embed the circuit,
A step of peeling the insulating substrate 1 from the laminated body of the circuit embedded in the insulating substrate 2 and the barrier layer with the release layer to expose the barrier layer;
A step of exposing a circuit buried in the insulating substrate 2 by removing the exposed barrier layer
And a step of forming the printed circuit board.
제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박의 상기 이형층측 표면과 절연 기판을 적층하는 공정,
상기 절연 기판과 적층한 이형층 부착 동박의 동박 부분에 회로를 형성하고, 그 후 수지로 상기 회로를 매설한 후에, 상기 수지 위에 회로와 수지층의 2층을 적어도 1회 마련하는 공정,
상기 수지층 및 회로의 2층을 형성한 후에, 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정, 및
상기 박리시킨 이형층 부착 동박으로부터 상기 이형층 및 상기 배리어층을 제거하는 공정
을 포함하는, 프린트 배선판의 제조 방법.
A process for producing a copper foil with a release layer according to any one of claims 1 to 9,
A step of forming a circuit in a copper foil portion of a copper foil with a release layer laminated on the insulating substrate and then burying the circuit with a resin and then providing two layers of a circuit and a resin layer on the resin at least once,
A step of peeling the release layer-adhering copper foil from the resin substrate after the two layers of the resin layer and the circuit are formed, and
Removing the release layer and the barrier layer from the peeled copper foil with a release layer adhered thereto
And a step of forming the printed circuit board.
이하의 (28-1)~(28-3) 중 어느 1개에 기재된 방법으로 제조된 프린트 배선판을 이용하여 전자기기를 제조하는 전자기기의 제조 방법.
(28-1) 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박을 이용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법,
(28-2) 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박의 상기 이형층측의 면에 절연 기판 1을 적층하는 공정,
상기 절연 기판 1을 적층한 이형층 부착 동박의 상기 동박에 서브트랙티브법에 따라서 회로를 형성하는 공정,
상기 회로를 절연 기판 2로 덮어서 상기 회로를 매립하는 공정,
상기 절연 기판 2에 매립된 회로와 상기 배리어층의 적층체로부터 상기 절연 기판 1을 상기 이형층으로 박리하여 상기 배리어층을 노출시키는 공정, 및
상기 노출한 배리어층을 제거함으로써, 상기 절연 기판 2에 매립된 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법,
(28-3) 제1항 내지 제9항 중 어느 한 항에 기재된 이형층 부착 동박의 상기 이형층측 표면과 절연 기판을 적층하는 공정,
상기 절연 기판과 적층한 이형층 부착 동박의 동박 부분에 회로를 형성하고, 그 후 수지로 상기 회로를 매설한 후에, 상기 수지 위에 회로와 수지층을 적어도 1회 마련하는 공정,
상기 수지층 및 회로의 2층을 형성한 후에, 상기 수지 기판으로부터 상기 이형층 부착 동박을 박리시키는 공정, 및
상기 박리시킨 이형층 부착 동박으로부터 상기 이형층 및 상기 배리어층을 제거하는 공정을 포함하는, 프린트 배선판의 제조 방법.
A method of manufacturing an electronic device using the printed wiring board manufactured by any one of the following methods (28-1) to (28-3).
(28-1) A method for producing a printed wiring board using the copper foil with a release layer according to any one of claims 1 to 9,
(28-2) A step of laminating the insulating substrate 1 on the side of the release layer side of the copper foil with a release layer according to any one of claims 1 to 9,
A step of forming a circuit on the copper foil of the copper foil with a release layer laminated with the insulating substrate 1 according to the subtractive method,
A step of covering the circuit with the insulating substrate 2 to embed the circuit,
A step of peeling the insulating substrate 1 from the laminated body of the circuit embedded in the insulating substrate 2 and the barrier layer with the release layer to expose the barrier layer;
And exposing the circuit buried in the insulating substrate 2 by removing the exposed barrier layer,
(28-3) A process for producing a copper foil with a release layer as set forth in any one of claims 1 to 9,
A step of forming a circuit on a copper foil portion of the copper foil with a release layer adhered to the insulating substrate and then embedding the circuit with a resin and then providing a circuit and a resin layer on the resin at least once,
A step of peeling the release layer-adhering copper foil from the resin substrate after the two layers of the resin layer and the circuit are formed, and
And removing the release layer and the barrier layer from the peeled copper foil with a release layer adhering thereto.
KR1020180036819A 2017-03-31 2018-03-29 Copper foil with release layer, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device KR20180111660A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017073292 2017-03-31
JPJP-P-2017-073292 2017-03-31

Publications (1)

Publication Number Publication Date
KR20180111660A true KR20180111660A (en) 2018-10-11

Family

ID=63844847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036819A KR20180111660A (en) 2017-03-31 2018-03-29 Copper foil with release layer, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device

Country Status (4)

Country Link
JP (1) JP2018171902A (en)
KR (1) KR20180111660A (en)
CN (1) CN108696988A (en)
TW (1) TW201841743A (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905566B1 (en) * 2007-04-30 2009-07-02 삼성전기주식회사 Carrier member for transmitting circuits, coreless printed circuit board using the said carrier member, and methods of manufacturing the same
JP5115726B2 (en) * 2008-06-06 2013-01-09 三菱マテリアル株式会社 Flexible substrate
TWI569953B (en) * 2012-10-04 2017-02-11 Jx Nippon Mining & Metals Corp Attached metal foil
JP5358740B1 (en) * 2012-10-26 2013-12-04 Jx日鉱日石金属株式会社 Copper foil with carrier, copper-clad laminate using the same, printed wiring board, printed circuit board, and printed wiring board manufacturing method
WO2017051897A1 (en) * 2015-09-24 2017-03-30 Jx金属株式会社 Metal foil, metal foil with mold release layer, laminate, printed wiring board, semiconductor package, electronic device and method for producing printed wiring board

Also Published As

Publication number Publication date
CN108696988A (en) 2018-10-23
TW201841743A (en) 2018-12-01
JP2018171902A (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US10356898B2 (en) Carrier-attached copper foil, laminate, method for producing printed wiring board, and method for producing electronic device
JP6393619B2 (en) Multilayer printed wiring board manufacturing method and base substrate
KR101902128B1 (en) Surface-treated copper foil, copper clad laminate, printed wiring board, electronic device, circuit formation substrate for semiconductor package, semicondeuctor package and process of producing printed wiring board
JP6204430B2 (en) Metal foil, metal foil with release layer, laminate, printed wiring board, semiconductor package, electronic device and method for manufacturing printed wiring board
US20170362733A1 (en) Copper foil with release layer, laminated material, method for producing printed wiring board, and method for producing electronic apparatus
WO2015012376A1 (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed circuit board, copper-clad laminate, and method for manufacturing printed circuit board
WO2015030256A1 (en) Copper foil provided with carrier, copper-clad laminated board, printed wiring board, electronic device, and method for manufacturing printed wiring board
KR20180064311A (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP6605271B2 (en) Electrolytic copper foil with release layer, laminate, semiconductor package manufacturing method, electronic device manufacturing method, and printed wiring board manufacturing method
JP2018122590A (en) Metallic foil with release layer, metallic foil, laminate, printed wiring board, semiconductor package, electronic apparatus and method for manufacturing printed wiring board
JP6438370B2 (en) Printed wiring board manufacturing method, surface-treated copper foil, laminate, printed wiring board, semiconductor package, and electronic device
JP2018121085A (en) Method for manufacturing printed wiring board
JP6498091B2 (en) Surface-treated metal foil, laminate, printed wiring board, semiconductor package, electronic equipment
TWI684522B (en) Manufacturing method of copper foil with release layer, laminate, printed wiring board, and manufacturing method of electronic equipment
KR20180111660A (en) Copper foil with release layer, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device
JP6266965B2 (en) Multilayer printed wiring board manufacturing method and base substrate
WO2017051897A1 (en) Metal foil, metal foil with mold release layer, laminate, printed wiring board, semiconductor package, electronic device and method for producing printed wiring board
JP6588290B2 (en) Metal foil with release layer, laminate, printed wiring board, semiconductor package, electronic device, laminate manufacturing method, and printed wiring board manufacturing method
JP2012186211A (en) Copper foil for printed wiring board and laminate sheet using the same
JP5897755B2 (en) Surface-treated copper foil, copper clad laminate, printed wiring board, electronic device, semiconductor package, printed wiring board manufacturing method, electronic device manufacturing method, semiconductor package manufacturing method, resin substrate manufacturing method, copper foil surface Method of transferring profile to resin substrate
WO2017022807A1 (en) Printed wiring board production method, surface-treated copper foil, laminate, printed wiring board, semiconductor package, and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application