KR20180106692A - Semiconductor device package and auto focusing apparatus - Google Patents

Semiconductor device package and auto focusing apparatus Download PDF

Info

Publication number
KR20180106692A
KR20180106692A KR1020170035406A KR20170035406A KR20180106692A KR 20180106692 A KR20180106692 A KR 20180106692A KR 1020170035406 A KR1020170035406 A KR 1020170035406A KR 20170035406 A KR20170035406 A KR 20170035406A KR 20180106692 A KR20180106692 A KR 20180106692A
Authority
KR
South Korea
Prior art keywords
terminal
semiconductor device
region
disposed
electrode pad
Prior art date
Application number
KR1020170035406A
Other languages
Korean (ko)
Other versions
KR102334644B1 (en
Inventor
이건화
김도엽
김명섭
김백준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020170035406A priority Critical patent/KR102334644B1/en
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201880019677.6A priority patent/CN110494995B/en
Priority to EP18770226.1A priority patent/EP3605620B1/en
Priority to CN202410176620.4A priority patent/CN118117025A/en
Priority to CN202410176789.XA priority patent/CN118248811A/en
Priority to CN202410176604.5A priority patent/CN118117024A/en
Priority to PCT/KR2018/003258 priority patent/WO2018174539A1/en
Priority to EP24171162.1A priority patent/EP4379828A2/en
Priority to US16/496,304 priority patent/US11257998B2/en
Publication of KR20180106692A publication Critical patent/KR20180106692A/en
Application granted granted Critical
Publication of KR102334644B1 publication Critical patent/KR102334644B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • G01R31/025—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

The present invention relates to a semiconductor device package, a method for manufacturing a semiconductor device package, and an automatic focusing apparatus including a semiconductor device package. The semiconductor device package according to an embodiment of the present invention comprises: a substrate; a semiconductor device disposed on the substrate; a housing disposed on the substrate and around the semiconductor device; a diffusion unit disposed on the housing and on the semiconductor device; an electrode pad disposed on an upper surface of the diffusion unit; and a circuit board including a first terminal electrically connected with a first region of the electrode pad and a second terminal electrically connected with a second region of the electrode pad. The circuit board according to an embodiment of the present invention is electrically connected to the first terminal and the second terminal and may include a short-circuit detection circuit which detects an electrical short-circuit between the first region and the first terminal or an electrical short-circuit between the second region and the second terminal.

Description

반도체 소자 패키지 및 자동 초점 장치{SEMICONDUCTOR DEVICE PACKAGE AND AUTO FOCUSING APPARATUS}Technical Field [0001] The present invention relates to a semiconductor device package and an autofocus device,

실시 예는 반도체 소자 패키지 및 반도체 소자 패키지를 포함하는 자동 초점 장치에 관한 것이다.Embodiments relate to an autofocus device including a semiconductor device package and a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a Group III-V or Group II-VI compound semiconductor material can be used for a variety of applications such as red, Blue and ultraviolet rays can be realized. In addition, a light emitting device such as a light emitting diode or a laser diode using a Group III-V or Group-VI-VI compound semiconductor material can realize a white light source having high efficiency by using a fluorescent material or combining colors. Such a light emitting device has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environment friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a Group III-V or Group-VI-VI compound semiconducting material, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. Further, such a light receiving element has advantages of fast response speed, safety, environmental friendliness and easy control of element materials, and can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diode (LED) lighting devices, automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.The light emitting device can be provided as a pn junction diode having a characteristic in which electric energy is converted into light energy by using a group III-V element or a group II-VI element in the periodic table, Various wavelengths can be realized by adjusting the composition ratio.

반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 반도체 소자 패키지의 온도가 많이 올라가고 있다. 2. Description of the Related Art Semiconductor devices are required to have high output and high voltage driving as their application fields become diverse. The temperature of the semiconductor device package is increased by the heat generated in the semiconductor device due to the high output and high voltage driving of the semiconductor device.

이에 따라, 반도체 소자 패키지에서 발생되는 열을 효율적으로 방출하기 위한 방안이 요청되고 있다. 또한, 제품의 소형화를 위해 반도체 소자 패키지에 대한 소형화도 강하게 요청되고 있다. 따라서, 소형으로 제공되면서도 반도체 소자에서 발생되는 열을 효율적으로 방출할 수 있는 반도체 소자 패키지에 대한 요청이 증대되고 있다. Accordingly, there is a demand for a method for efficiently discharging heat generated in a semiconductor device package. In addition, miniaturization of a semiconductor device package is strongly required for miniaturization of a product. Therefore, there is an increasing demand for a semiconductor device package that can efficiently emit heat generated in a semiconductor device while being small-sized.

또한, 반도체 소자 패키지는 사람의 움직임 인식 등의 응용 분야에도 적용될 수 있다. 이때, 반도체 소자 패키지로부터 제공되는 강한 빛이 사람에게 직접 입사될 경우 사람이 다칠 수도 있다. 만약, 반도체 소자 패키지로부터 방출되는 강한 빛이 사람의 눈에 직접 입사될 경우에는 사람이 실명할 수도 있는 위험성이 있다. 이에 따라, 사람의 움직임 등의 응용 분야에 적용되면서도, 사람에게 직접적인 강한 빛이 입사되는 것을 방지할 수 있는 반도체 소자 패키지에 대한 연구가 모색되고 있다.In addition, the semiconductor device package can be applied to applications such as human motion recognition. At this time, if a strong light provided from the semiconductor device package is directly incident on a person, a person may be injured. If the strong light emitted from the semiconductor device package is directly incident on the human eye, there is a danger that the person may be blinded. Accordingly, research on a semiconductor device package that can prevent strong direct light directly applied to a person, while being applied to an application field such as human motion, is being sought.

실시 예는 소형으로 제공되며 방열 특성이 우수한 반도체 소자 패키지를 제공할 수 있다.The embodiment can provide a semiconductor device package which is provided in a small size and is excellent in heat radiation characteristics.

실시 예는 기구적인 안정성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지를 제공할 수 있다.The embodiment can provide a semiconductor device package that is excellent in mechanical stability and can safely protect an element disposed therein from an external impact.

실시 예는 고출력의 빛을 제공하고 내부로 습기가 침투되는 것을 방지할 수 있는 반도체 소자 패키지를 제공할 수 있다.Embodiments can provide a semiconductor device package that can provide high output light and prevent moisture from penetrating into the interior.

실시 예는 사람에게 강한 빛이 직접 입사되는 것을 방지할 수 있는 반도체 소자 패키지를 제공할 수 있다.The embodiment can provide a semiconductor device package capable of preventing strong light directly incident on a person.

실시 예는 소형으로 제공되며 방열 특성이 우수하고 고출력의 빛을 제공할 수 있으며, 사람에게 강한 빛이 직접 입사되는 것을 방지할 수 있는 자동 초점 장치를 제공할 수 있다.The embodiment can provide an autofocusing apparatus which can be provided in a small size, has excellent heat dissipation characteristics, can provide high output light, and can prevent direct light from being directly incident on a person.

실시 예에 따른 반도체 소자 패키지는, 기판; 상기 기판 위에 배치된 반도체 소자; 상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징; 상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부; 상기 확산부 위에 배치된 전극패드; 상기 전극패드의 제1 영역과 전기적으로 연결된 제1 단자와 상기 전극패드의 제2 영역과 전기적으로 연결된 제2 단자를 포함하는 회로기판; 을 포함할 수 있다.A semiconductor device package according to an embodiment includes: a substrate; A semiconductor element disposed on the substrate; A housing disposed over the substrate, the housing disposed around the semiconductor element; A diffusion disposed over the housing, the diffusion disposed over the semiconductor element; An electrode pad disposed on the diffusion portion; A circuit board including a first terminal electrically connected to a first region of the electrode pad and a second terminal electrically connected to a second region of the electrode pad; . ≪ / RTI >

실시 예에 의하면, 상기 전극패드는 상기 확산부의 상부 면 위에 배치될 수 있다.According to an embodiment, the electrode pad may be disposed on the upper surface of the diffusion portion.

실시 예에 의하면, 상기 전극패드는 상기 확산부의 측면에 배치될 수 있다.According to an embodiment, the electrode pad may be disposed on a side surface of the diffusion portion.

실시 예에 의하면, 상기 전극패드는 상기 확산부의 상부 면 둘레에 배치되고, 상기 제1 영역과 상기 제2 영역은 전기적으로 연결되고 서로 마주보는 변에 배치될 수 있다.According to an embodiment of the present invention, the electrode pad is disposed around the upper surface of the diffusion portion, and the first region and the second region are electrically connected and disposed on opposite sides.

실시 예에 의하면, 상기 전극패드는 상기 확산부의 상부 면 둘레에 배치되고, 상기 제1 영역과 상기 제2 영역은 전기적으로 연결되고 서로 마주보는 대각선 방향에 배치될 수 있다.According to an embodiment of the present invention, the electrode pad is disposed around the upper surface of the diffusion portion, and the first region and the second region are electrically connected to each other and disposed in a diagonal direction facing each other.

실시 예에 의하면, 상기 전극패드의 상기 제1 영역과 상기 제1 단자는 복수의 연결배선에 의하여 전기적으로 연결되고, 상기 전극패드의 상기 제2 영역과 상기 제2 단자는 복수의 연결배선에 의하여 전기적으로 연결될 수 있다.According to the embodiment, the first region of the electrode pad and the first terminal are electrically connected by a plurality of connection wirings, and the second region and the second terminal of the electrode pad are electrically connected by a plurality of connection wirings And can be electrically connected.

실시 예에 의하면, 상기 전극패드는 100 마이크로 미터 내지 600 마이크로 미터의 폭으로 제공될 수 있다.According to an embodiment, the electrode pad may be provided with a width of 100 micrometers to 600 micrometers.

실시 예에 의하면, 상기 전극패드의 상기 제1 영역과 상기 제1 단자는 도전성 와이어에 의하여 전기적으로 연결되고, 상기 도전성 와이어는 상기 전극패드의 상부 면에 직접 접촉되고 상기 제1 단자의 상부 면에 직접 접촉될 수 있다.According to the embodiment, the first region of the electrode pad and the first terminal are electrically connected by a conductive wire, the conductive wire is in direct contact with the upper surface of the electrode pad, and the upper surface of the first terminal Can be directly contacted.

실시 예에 의하면, 상기 전극패드의 상기 제1 영역과 상기 제1 단자는 도전성 클립에 의하여 전기적으로 연결되고, 상기 전극패드의 상부 면과 상기 도전성 클립의 제1 영역의 하부 면 사이에 제1 본딩층이 배치되고, 상기 제1 단자의 상부 면과 상기 도전성 클립의 제2 영역의 하부 면 사이에 제2 본딩층이 배치될 수 있다.According to an embodiment of the present invention, the first region of the electrode pad and the first terminal are electrically connected by a conductive clip, and a first bonding between the upper surface of the electrode pad and the lower surface of the first region of the conductive clip A second bonding layer may be disposed between the upper surface of the first terminal and the lower surface of the second region of the conductive clip.

실시 예에 의하면, 상기 회로기판은, 상기 제1 단자 및 상기 제2 단자에 전기적으로 연결되며, 상기 제1 영역과 상기 제1 단자 사이의 전기적인 단락 또는 상기 제2 영역과 상기 제2 단자 사이의 전기적인 단락을 검출하는 단락 검출회로를 포함할 수 있다. According to the embodiment, the circuit board is electrically connected to the first terminal and the second terminal, and is electrically connected between the first region and the first terminal or between the second region and the second terminal, And a short detection circuit for detecting an electrical short of the battery.

실시 예에 의하면, 상기 단락 검출회로는, 제1 입력단자, 제2 입력단자, 출력단자를 포함하는 비교부; 상기 제1 입력단자에 연결된 제1 전원 공급부; 상기 제2 입력단자에 연결되며 상기 제1 단자에 연결된 제1 노드; 상기 제1 노드에서 상기 제1 단자와 병렬로 연결된 제1 저항; 상기 제1 저항과 접지전극 사이에 연결된 제2 전원 공급부; 상기 제2 전원 공급부와 상기 접지전극 사이에 연결되며 상기 제2 단자에 연결된 제2 노드; 를 포함할 수 있다.According to the embodiment, the short-circuit detection circuit includes: a comparator including a first input terminal, a second input terminal, and an output terminal; A first power supply connected to the first input terminal; A first node coupled to the second input terminal and coupled to the first terminal; A first resistor coupled in parallel with the first terminal at the first node; A second power supply connected between the first resistor and the ground electrode; A second node connected between the second power supply and the ground electrode and connected to the second terminal; . ≪ / RTI >

실시 예에 따른 반도체 소자 패키지는, 상기 비교부의 출력단자에서 출력되는 신호를 입력 받고 상기 반도체 소자의 구동을 제어하는 제어부를 포함할 수 있다.The semiconductor device package may include a control unit receiving a signal output from the output terminal of the comparison unit and controlling driving of the semiconductor device.

실시 예에 의하면, 상기 비교부는 연산 증폭기를 포함할 수 있다.According to the embodiment, the comparing unit may include an operational amplifier.

실시 예에 따른 반도체 소자 패키지는, 상기 하우징과 상기 확산부 사이에 제공된 접착층을 포함할 수 있다.A semiconductor device package according to an embodiment may include an adhesive layer provided between the housing and the diffusion portion.

실시 예에 의하면, 상기 기판은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.According to an embodiment, the substrate may include an aluminum nitride (AlN) or alumina (Al 2 O 3).

실시 예에 따른 반도체 소자 패키지는, 기판; 상기 기판 위에 배치된 제1 전극; 상기 기판 위에 배치되며 상기 제1 전극과 이격되어 배치된 제2 전극; 상기 제1 전극 위에 배치된 반도체 소자; 상기 제2 전극과 상기 반도체 소자에 전기적으로 연결된 연결 배선; 상기 기판 위에 배치되며 상기 반도체 소자의 둘레에 배치된 하우징; 상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부; 상기 확산부 위에 배치된 전극패드; 상기 기판 아래에 배치되며 상기 기판에 제공된 제1 비아홀을 통해 상기 제1 전극과 전기적으로 연결된 제1 본딩부; 상기 기판 아래에 배치되며, 상기 기판에 제공된 제2 비아홀을 통해 상기 제2 전극과 전기적으로 연결된 제2 본딩부; 를 포함할 수 있다.A semiconductor device package according to an embodiment includes: a substrate; A first electrode disposed on the substrate; A second electrode disposed on the substrate and spaced apart from the first electrode; A semiconductor element disposed on the first electrode; A connection wiring electrically connected to the second electrode and the semiconductor element; A housing disposed on the substrate and disposed around the semiconductor element; A diffusion disposed over the housing, the diffusion disposed over the semiconductor element; An electrode pad disposed on the diffusion portion; A first bonding portion disposed under the substrate and electrically connected to the first electrode through a first via hole provided in the substrate; A second bonding portion disposed under the substrate and electrically connected to the second electrode through a second via hole provided in the substrate; . ≪ / RTI >

실시 예에 따른 반도체 소자 패키지는, 상기 기판 아래에 배치된 회로기판을 더 포함하고, 상기 회로기판은, 상기 전극패드의 제1 영역과 전기적으로 연결된 제1 단자, 상기 전극패드의 제2 영역과 전기적으로 연결된 제2 단자, 상기 제1 본딩부와 전기적으로 연결된 제3 단자, 상기 제2 본딩부와 전기적으로 연결된 제4 단자를 포함할 수 있다.The semiconductor device package according to the embodiment may further include a circuit board disposed under the substrate, the circuit board having a first terminal electrically connected to the first region of the electrode pad, a second region electrically connected to the first region of the electrode pad, A second terminal electrically connected to the first bonding portion, a third terminal electrically connected to the first bonding portion, and a fourth terminal electrically connected to the second bonding portion.

실시 예에 의하면, 상기 회로기판은, 상기 제1 단자 및 상기 제2 단자에 전기적으로 연결되며, 상기 제1 영역과 상기 제1 단자 사이의 전기적인 단락 또는 상기 제2 영역과 상기 제2 단자 사이의 전기적인 단락을 검출하는 단락 검출회로를 포함할 수 있다.According to the embodiment, the circuit board is electrically connected to the first terminal and the second terminal, and is electrically connected between the first region and the first terminal or between the second region and the second terminal, And a short detection circuit for detecting an electrical short of the battery.

실시 예에 의하면, 상기 단락 검출회로는, 제1 입력단자, 제2 입력단자, 출력단자를 포함하는 비교부; 상기 제1 입력단자에 연결된 제1 전압 공급부; 상기 제2 입력단자에 연결되며 상기 제1 단자에 연결된 제1 노드; 상기 제1 노드에서 상기 제1 단자와 병렬로 연결된 제1 저항; 상기 제1 저항과 접지전극 사이에 연결된 제2 전원 공급부; 상기 제2 전원 공급부와 상기 접지전극 사이에 연결되며 상기 제2 단자에 연결된 제2 노드; 를 포함할 수 있다.According to the embodiment, the short-circuit detection circuit includes: a comparator including a first input terminal, a second input terminal, and an output terminal; A first voltage supply connected to the first input terminal; A first node coupled to the second input terminal and coupled to the first terminal; A first resistor coupled in parallel with the first terminal at the first node; A second power supply connected between the first resistor and the ground electrode; A second node connected between the second power supply and the ground electrode and connected to the second terminal; . ≪ / RTI >

실시 예에 따른 자동 초점 장치는, 기판; 상기 기판 위에 배치된 반도체 소자; 상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징; 상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부; 상기 확산부 위에 배치된 전극패드; 상기 전극패드의 제1 영역과 전기적으로 연결된 제1 단자와 상기 전극패드의 제2 영역과 전기적으로 연결된 제2 단자를 포함하는 회로기판; 을 포함하는 반도체 소자 패키지: 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부: 를 포함할 수 있다.An autofocusing apparatus according to an embodiment includes: a substrate; A semiconductor element disposed on the substrate; A housing disposed over the substrate, the housing disposed around the semiconductor element; A diffusion disposed over the housing, the diffusion disposed over the semiconductor element; An electrode pad disposed on the diffusion portion; A circuit board including a first terminal electrically connected to a first region of the electrode pad and a second terminal electrically connected to a second region of the electrode pad; And a light receiving portion for receiving the reflected light of the light emitted from the semiconductor device package.

실시 예에 따른 자동 초점 장치는, 기판; 상기 기판 위에 배치된 제1 전극; 상기 기판 위에 배치되며 상기 제1 전극과 이격되어 배치된 제2 전극; 상기 제1 전극 위에 배치된 반도체 소자; 상기 제2 전극과 상기 반도체 소자에 전기적으로 연결된 연결 배선; 상기 기판 위에 배치되며 상기 반도체 소자의 둘레에 배치된 하우징; 상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부; 상기 확산부 위에 배치된 전극패드; 상기 기판 아래에 배치되며 상기 기판에 제공된 제1 비아홀을 통해 상기 제1 전극과 전기적으로 연결된 제1 본딩부; 상기 기판 아래에 배치되며, 상기 기판에 제공된 제2 비아홀을 통해 상기 제2 전극과 전기적으로 연결된 제2 본딩부; 를 포함하는 반도체 소자 패키지: 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부: 를 포함할 수 있다.An autofocusing apparatus according to an embodiment includes: a substrate; A first electrode disposed on the substrate; A second electrode disposed on the substrate and spaced apart from the first electrode; A semiconductor element disposed on the first electrode; A connection wiring electrically connected to the second electrode and the semiconductor element; A housing disposed on the substrate and disposed around the semiconductor element; A diffusion disposed over the housing, the diffusion disposed over the semiconductor element; An electrode pad disposed on the diffusion portion; A first bonding portion disposed under the substrate and electrically connected to the first electrode through a first via hole provided in the substrate; A second bonding portion disposed under the substrate and electrically connected to the second electrode through a second via hole provided in the substrate; And a light receiving portion for receiving the reflected light of the light emitted from the semiconductor device package.

실시 예에 따른 반도체 소자 패키지에 의하면, 소형으로 제공되면서도 방열 특성이 좋은 장점이 있다.According to the semiconductor device package according to the embodiment, the semiconductor device package is small in size and has good heat dissipation characteristics.

실시 예에 따른 반도체 소자 패키지에 의하면, 기구적인 안정성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 장점이 있다.According to the semiconductor device package according to the embodiment, there is an advantage that the mechanical stability is excellent and the elements disposed inside can be safely protected from external impacts.

실시 예에 따른 반도체 소자 패키지에 의하면, 고출력의 빛을 제공하고 내부로 습기가 침투되는 것을 방지할 수 있는 장점이 있다.According to the semiconductor device package according to the embodiment, there is an advantage that it can provide high output light and prevent moisture from penetrating into the inside.

실시 예에 따른 반도체 소자 패키지에 의하면, 사람에게 강한 빛이 직접 입사되는 것을 방지할 수 있는 장점이 있다.According to the semiconductor device package according to the embodiment, it is possible to prevent strong light directly incident on a person.

실시 예에 따른 자동 초점 장치에 의하면, 소형으로 제공되며 방열 특성이 우수하고 고출력의 빛을 제공할 수 있으며, 사람에게 강한 빛이 직접 입사되는 것을 방지할 수 있는 장점이 있다.According to the automatic focusing apparatus of the embodiment, there is an advantage that it is provided in a compact size, has excellent heat radiation characteristics, can provide high output light, and can prevent direct light from being directly incident on a person.

도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 형상을 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 기판과 반도체 소자의 전기적 연결 관계를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법에 적용된 웨지 본딩을 설명하는 도면이다.
도 5는 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법에 의하여 웨지 본딩된 연결 배선의 형상을 나타낸 사진이다.
도 6은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 단락 검출회로의 예를 나타낸 회로도이다.
도 7은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 다른 형상을 나타낸 도면이다.
도 8은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 또 다른 형상을 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지의 또 다른 예를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 12는 도 11에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.
도 13은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.1 is a view showing a semiconductor device package according to an embodiment of the present invention.
2 is a view showing the shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention.
3 is a view showing an electrical connection relationship between a substrate and a semiconductor device applied to a semiconductor device package according to an embodiment of the present invention.
4 is a view illustrating wedge bonding applied to a method of manufacturing a semiconductor device package according to an embodiment of the present invention.
5 is a photograph showing a shape of a wedge-bonded connection wiring according to a method of manufacturing a semiconductor device package according to an embodiment of the present invention.
6 is a circuit diagram showing an example of a short detection circuit applied to a semiconductor device package according to an embodiment of the present invention.
7 is a view showing another shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention.
8 is a view showing another shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention.
9 is a view showing another example of a semiconductor device package according to an embodiment of the present invention.
10 is a view showing another example of the semiconductor device package according to the embodiment of the present invention.
11 is a plan view of a semiconductor device according to an embodiment of the present invention.
12 is a cross-sectional view taken along the line EE of the semiconductor device shown in Fig.
13 is a perspective view of a mobile terminal to which an automatic focusing device including a semiconductor device package according to an embodiment of the present invention is applied.

이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.Hereinafter, embodiments will be described with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지, 반도체 소자 패키지 제조방법, 반도체 소자 패키지를 포함하는 자동 초점 장치에 대해 상세히 설명하도록 한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an autofocusing apparatus including a semiconductor device package, a method of manufacturing a semiconductor device package, and a semiconductor device package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1 내지 도 3을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이고, 도 2는 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 형상을 나타낸 도면이고, 도 3은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 기판과 반도체 소자의 전기적 연결 관계를 나타낸 도면이다.First, a semiconductor device package according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3. FIG. FIG. 1 is a view showing a semiconductor device package according to an embodiment of the present invention, FIG. 2 is a view showing the shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention, FIG. 3 is a cross- FIG. 3 is a view showing an electrical connection relationship between a substrate and a semiconductor device applied to the semiconductor device package according to FIG.

실시 예에 따른 반도체 소자 패키지(100)는 기판(110)과 상기 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. A semiconductor device package 100 according to an embodiment may include a substrate 110 and a semiconductor device 120 disposed on the substrate 110. [

상기 기판(110)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 기판(110)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 기판(110)은 절연 재질을 포함할 수 있다.The substrate 110 may include a material having a high thermal conductivity. The substrate 110 may be provided with a material having good heat dissipation characteristics so as to efficiently discharge the heat generated from the semiconductor device 120 to the outside. The substrate 110 may include an insulating material.

예컨대, 상기 기판(110)은 세라믹 소재를 포함할 수 있다. 상기 기판(110)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. For example, the substrate 110 may include a ceramic material. The substrate 110 may include a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC).

또한, 상기 기판(110)은 금속 화합물을 포함할 수 있다. 상기 기판(110)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 기판(110)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.In addition, the substrate 110 may include a metal compound. The substrate 110 may include a metal oxide having a thermal conductivity of 140 W / mK or more. For example, the substrate 110 may comprise aluminum nitride (AlN) or alumina (Al 2 O 3).

상기 기판(110)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 기판(110)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. As another example, the substrate 110 may include a resin-based insulating material. The substrate 110 may be provided with a silicone resin, an epoxy resin, a thermosetting resin including a plastic material, or a high heat-resistant material.

한편, 다른 실시 예에 의하면, 상기 기판(110)은 도전성 물질을 포함할 수도 있다. 상기 기판(110)이 도전성 물질, 예컨대 금속으로 제공되는 경우, 상기 기판(110)과 상기 반도체 소자(120) 사이의 전기적인 절연을 위한 절연층이 제공될 수 있다.Meanwhile, according to another embodiment, the substrate 110 may include a conductive material. When the substrate 110 is provided with a conductive material, for example, metal, an insulating layer may be provided for electrical insulation between the substrate 110 and the semiconductor device 120.

실시 예에 따른 상기 반도체 소자(120)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(120)는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.The semiconductor device 120 according to the embodiment may be selected from a light emitting device including a light emitting diode device and a laser diode device. For example, the semiconductor device 120 may be a vertical cavity surface emitting laser (VCSEL) semiconductor device. Vertical cavity surface emitting laser (VCSEL) semiconductor devices can emit beams in a direction perpendicular to the top surface. Vertical Cavity Surface Emitting Laser (VCSEL) semiconductor devices can emit beams upward in a beam angle of, for example, 15 to 25 degrees. Vertical Cavity Surface Emitting Laser (VCSEL) semiconductor devices may include a single light emitting aperture or multiple light emitting apertures that emit a circular beam. An example of a vertical cavity surface emitting laser (VCSEL) semiconductor device will be described later.

실시 예에 따른 반도체 소자 패키지(100)는 하우징(130)을 포함할 수 있다. 상기 하우징(130)은 상기 기판(110) 위에 배치될 수 있다. 상기 하우징(130)은 상기 반도체 소자(120) 둘레에 배치될 수 있다.The semiconductor device package 100 according to an embodiment may include a housing 130. The housing 130 may be disposed on the substrate 110. The housing 130 may be disposed around the semiconductor device 120.

상기 하우징(130)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 하우징(130)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 하우징(130)은 절연 재질을 포함할 수 있다.The housing 130 may include a material having a high thermal conductivity. The housing 130 may be provided with a material having good heat dissipation characteristics so as to efficiently discharge the heat generated from the semiconductor device 120 to the outside. The housing 130 may include an insulating material.

예컨대, 상기 하우징(130)은 세라믹 소재를 포함할 수 있다. 상기 하우징(130)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. For example, the housing 130 may include a ceramic material. The housing 130 may include a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC).

또한, 상기 하우징(130)은 금속 화합물을 포함할 수 있다. 상기 하우징(130)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 하우징(130)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.In addition, the housing 130 may include a metal compound. The housing 130 may include a metal oxide having a thermal conductivity of 140 W / mK or more. For example, the housing 130 may include an aluminum nitride (AlN) or alumina (Al 2 O 3).

상기 하우징(130)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 하우징(130)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다.As another example, the housing 130 may include a resin-based insulating material. The housing 130 may be made of a silicone resin, an epoxy resin, a thermosetting resin including a plastic material, or a high heat-resistant material.

한편, 다른 실시 예에 의하면, 상기 하우징(130)은 도전성 물질을 포함할 수 있다. 상기 하우징(130)은 도전성 물질, 예컨대 금속으로 제공될 수도 있다.Meanwhile, according to another embodiment, the housing 130 may include a conductive material. The housing 130 may be provided with a conductive material, for example, a metal.

예로서, 상기 하우징(130)은 상기 기판(110)과 같은 물질을 포함할 수 있다. 상기 하우징(130)이 상기 기판(110)과 동일 물질로 형성되는 경우, 상기 하우징(130)은 상기 기판(110)과 일체로 형성될 수도 있다.For example, the housing 130 may comprise a material such as the substrate 110. When the housing 130 is formed of the same material as the substrate 110, the housing 130 may be formed integrally with the substrate 110.

또한, 상기 하우징(130)은 상기 기판(110)과 서로 다른 물질로 형성될 수도 있다. In addition, the housing 130 may be formed of a material different from that of the substrate 110.

실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 기판(110)과 상기 하우징(130)이 방열 특성이 우수한 물질로 제공될 수 있다. 이에 따라, 상기 반도체 소자(120)에서 발생되는 열을 외부로 효과적으로 방출할 수 있게 된다.According to the semiconductor device package 100 of the embodiment, the substrate 110 and the housing 130 can be provided with a material having excellent heat dissipation characteristics. Accordingly, heat generated from the semiconductor device 120 can be effectively discharged to the outside.

실시 예에 의하면, 상기 기판(110)과 상기 하우징(130)이 서로 분리된 부품으로 제공되어 결합되는 경우, 상기 기판(110)과 상기 하우징(130) 사이에 접착층이 제공될 수 있다.The adhesive layer may be provided between the substrate 110 and the housing 130 when the substrate 110 and the housing 130 are provided as separated parts.

예로서, 상기 접착층은 유기물을 포함할 수 있다. 상기 접착층은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층은 실리콘계 레진을 포함할 수 있다.By way of example, the adhesive layer may comprise an organic material. The adhesive layer may comprise an epoxy-based resin. Further, the adhesive layer may comprise a silicone-based resin.

상기 기판(110)과 상기 하우징(130)을 포함하는 반도체 소자 패키지는 예로서 웨이퍼 레벨 패키지 공정에 의하여 제조될 수 있다. 즉, 웨이퍼 레벨에서 상기 기판(110) 위에 상기 반도체 소자(120)와 상기 하우징(130)이 부착되고, 다이싱 등에 의한 절단 방법에 의하여 상기 기판(110)에 상기 반도체 소자(120)와 상기 하우징(130)이 결합된 복수의 반도체 소자 패키지가 제공될 수 있다. A semiconductor device package including the substrate 110 and the housing 130 may be manufactured, for example, by a wafer level package process. That is, the semiconductor device 120 and the housing 130 are attached to the substrate 110 at a wafer level, and the semiconductor device 120 and the housing 130 are attached to the substrate 110 by a cutting method by dicing, A plurality of semiconductor device packages may be provided.

이와 같이, 상기 기판(110)과 상기 하우징(130)을 포함하는 반도체 소자 패키지가 웨이퍼 레벨 패키지 공정에 의하여 제조되는 경우, 상기 기판(110)의 외측면과 상기 하우징(130)의 외측면이 동일 평면 상에 배치될 수 있다. 즉, 상기 기판(110)의 외측면과 상기 하우징(130)의 외측면 사이에 단차가 존재하지 않게 된다. When the semiconductor device package including the substrate 110 and the housing 130 is manufactured by the wafer level package process, the outer surface of the substrate 110 and the outer surface of the housing 130 are the same Can be arranged on a plane. That is, there is no step between the outer surface of the substrate 110 and the outer surface of the housing 130.

실시 예에 의하면, 상기 기판(110)의 외측면과 상기 하우징(130)의 외측면 사이에 단차가 없으므로, 종래 반도체 소자 패키지에서 단차 구조에 의한 투습 및 외부 마찰 등에 의하여 손상이 발생되는 불량을 근본적으로 방지할 수 있게 된다. According to the embodiment, since there is no step between the outer surface of the substrate 110 and the outer surface of the housing 130, the defect that the damage caused by the moisture permeation and external friction by the step structure in the conventional semiconductor device package is fundamentally .

또한, 실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 위에 배치된 제1 전극(181)과 제2 전극(182)을 포함할 수 있다. 상기 제1 전극(181)과 상기 제2 전극(182)은 상기 기판(110) 위에 서로 이격되어 배치될 수 있다.In addition, the semiconductor device package 100 according to the embodiment may include a first electrode 181 and a second electrode 182 disposed on the substrate 110. The first electrode 181 and the second electrode 182 may be spaced apart from each other on the substrate 110.

예로서, 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 배치될 수 있다. 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 예컨대 다이 본딩 방식에 의하여 제공될 수 있다. For example, the semiconductor device 120 may be disposed on the first electrode 181. The semiconductor device 120 may be provided on the first electrode 181 by, for example, a die bonding method.

상기 반도체 소자(120)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 예로서, 상기 반도체 소자(120)와 상기 제2 전극(182)은 연결 배선에 의하여 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 복수의 연결 배선에 의하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 제1 와이어(191)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(120)는 제2 와이어(192)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다. The semiconductor device 120 may be electrically connected to the second electrode 182. For example, the semiconductor device 120 and the second electrode 182 may be electrically connected by a connection wiring. The semiconductor device 120 may be electrically connected to the second electrode 182 by a plurality of connection wirings. The semiconductor device 120 may be electrically connected to the second electrode 182 by a first wire 191. In addition, the semiconductor device 120 may be electrically connected to the second electrode 182 by a second wire 192.

상기 반도체 소자(120)와 상기 제2 전극(182)을 연결하는 연결 배선의 수 및 연결 위치는 상기 반도체 소자(120)의 크기 또는 상기 반도체 소자(120)에서 필요한 전류 확산의 정도 등에 의하여 선택될 수 있다.The number and the connection position of the connection wiring connecting the semiconductor element 120 and the second electrode 182 may be selected according to the size of the semiconductor element 120 or the degree of current diffusion required in the semiconductor element 120 .

실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 아래에 배치된 제1 본딩부(183)와 제2 본딩부(184)를 포함할 수 있다. 예로서, 상기 제1 본딩부(183)와 상기 제2 본딩부(184)는 회로기판(160)에 전기적으로 연결될 수 있다.The semiconductor device package 100 according to the embodiment may include a first bonding portion 183 and a second bonding portion 184 disposed under the substrate 110. For example, the first bonding portion 183 and the second bonding portion 184 may be electrically connected to the circuit board 160.

상기 제1 본딩부(183)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(183)는 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 본딩부(183)는 제1 연결배선(185)을 통하여 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 연결배선(185)은 예로서 상기 기판(110)에 제공된 제1 비아홀에 배치될 수 있다.The first bonding portion 183 may be disposed on the lower surface of the substrate 110. The first bonding portion 183 may be electrically connected to the first electrode 181. The first bonding portion 183 may be electrically connected to the first electrode 181 through a first connection wiring 185. The first connection wiring 185 may be disposed, for example, in a first via hole provided in the substrate 110.

상기 제2 본딩부(184)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(184)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 본딩부(184)는 제2 연결배선(186)을 통하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 연결배선(186)은 예로서 상기 기판(110)에 제공된 제2 비아홀에 배치될 수 있다.The second bonding portion 184 may be disposed on the lower surface of the substrate 110. The second bonding portion 184 may be electrically connected to the second electrode 182. The second bonding portion 184 may be electrically connected to the second electrode 182 through a second connection wiring 186. The second connection wiring 186 may be disposed, for example, in a second via hole provided in the substrate 110.

실시 예에 의하면, 상기 회로기판(160)을 통하여 상기 반도체 소자(120)에 구동 전원이 제공될 수 있게 된다. According to the embodiment, driving power can be supplied to the semiconductor device 120 through the circuit board 160.

이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(120)가 상기 제1 전극(181)에 다이 본딩 방식으로 연결되고 상기 제2 전극(182)에 와이어 본딩 방식으로 연결되는 경우를 기준으로 설명되었다. In the semiconductor device package according to the embodiment described above, when the semiconductor device 120 is connected to the first electrode 181 by a die bonding method and is connected to the second electrode 182 by a wire bonding method, .

그러나, 상기 반도체 소자(120)에 구동 전원이 공급되는 방식은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(120)가 플립칩 본딩 방식에 의하여 상기 제1 전극(181)과 상기 제2 전극(182)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(120)가 상기 제1 전극(181)과 상기 제2 전극(182)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.However, the manner in which driving power is supplied to the semiconductor device 120 may be variously modified. For example, the semiconductor device 120 may be electrically connected to the first electrode 181 and the second electrode 182 by a flip chip bonding method. Also, the semiconductor device 120 may be electrically connected to the first electrode 181 and the second electrode 182 by a wire bonding method.

또한, 실시 예에 따른 반도체 소자 패키지(100)는 확산부(140)를 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130)에 의하여 지지될 수 있다. 상기 확산부(140)는 상기 하우징(130)의 측벽에 의하여 지지될 수 있다. 예로서, 상기 확산부(140)의 하부 면이 상기 하우징(130)의 측벽에 의하여 지지될 수 있다.In addition, the semiconductor device package 100 according to the embodiment may include the diffusion portion 140. The diffusion portion 140 may be disposed on the semiconductor device 120. The diffusion unit 140 may be disposed on the housing 130. The diffusion unit 140 may be supported by the housing 130. The diffusion unit 140 may be supported by the side wall of the housing 130. For example, the lower surface of the diffusion portion 140 may be supported by the side wall of the housing 130.

상기 확산부(140)는 상기 반도체 소자(120)로부터 발광된 빛의 빔 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(140)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다. The diffusion unit 140 may include a function of expanding a beam angle of light emitted from the semiconductor device 120. The diffusion portion 140 may include, for example, a microlens, a concavo-convex pattern, or the like.

상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빔의 화각을 설정할 수 있다. 또한, 상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빛의 세기를 설정할 수 있다.The diffusion unit 140 may set the angle of view of the beam emitted according to the application field of the semiconductor device package. Also, the diffusion unit 140 can set the intensity of light emitted according to the application field of the semiconductor device package.

또한, 상기 확산부(140)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예로서, 상기 확산부(140)는 상기 반도체 소자(120)와 대향되는 일면에 배치된 무반사층을 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120)와 마주보는 하부 면에 배치된 무반사층을 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(120)로부터 입사되는 빛이 상기 확산부(140)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.Also, the diffusion unit 140 may include an anti-reflective function. For example, the diffusion section 140 may include an anti-reflection layer disposed on one surface of the semiconductor element 120 facing the semiconductor element 120. The diffusion unit 140 may include an anti-reflection layer disposed on a lower surface facing the semiconductor device 120. The non-reflective layer prevents light incident from the semiconductor device 120 from being reflected from the surface of the diffusion portion 140 and transmits the light, thereby improving light loss due to reflection.

상기 무반사층은 예로서 무반사 코팅 필름으로 형성되어 상기 확산부(140)의 표면에 부착될 수 있다. 또한, 상기 무반사층은 상기 확산부(140)의 표면에 스핀 코팅 또는 스프레이 코팅 등을 통하여 형성될 수도 있다. 예로서, 상기 무반사층은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2를 포함하는 그룹 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다.The non-reflective layer may be formed of, for example, an anti-reflection coating film and attached to the surface of the diffusion portion 140. Further, the non-reflective layer may be formed on the surface of the diffusion portion 140 through spin coating, spray coating, or the like. For example, the anti-reflection layer may be formed as a single layer or a multilayer including at least one of the group including TiO 2 , SiO 2 , Al 2 O 3 , Ta 2 O 3 , ZrO 2 , and MgF 2 .

실시 예에 따른 반도체 소자 패키지는, 상기 확산부(140)와 상기 하우징(130) 사이에 제공된 접착층을 포함할 수 있다. 예로서, 상기 접착층은 유기물을 포함할 수 있다. 상기 접착층은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층은 실리콘계 레진을 포함할 수 있다.The semiconductor device package according to the embodiment may include an adhesive layer provided between the diffusion portion 140 and the housing 130. By way of example, the adhesive layer may comprise an organic material. The adhesive layer may comprise an epoxy-based resin. Further, the adhesive layer may comprise a silicone-based resin.

한편, 이상에서 설명된 바와 같이, 상기 기판(110)과 상기 하우징(130)은 웨이퍼 레벨 패키지 공정에 의하여 제조될 수 있다. 실시 예에 의하면, 상기 확산부(140)도 웨이퍼 레벨 패키지 공정에 의하여 상기 하우징(130) 위에 부착될 수 있다.Meanwhile, as described above, the substrate 110 and the housing 130 can be manufactured by a wafer level package process. According to an embodiment, the diffusion portion 140 may be attached to the housing 130 by a wafer level package process.

즉, 웨이퍼 레벨에서 상기 기판(110) 위에 상기 반도체 소자(120)와 상기 하우징(130)이 부착되고, 상기 하우징(130) 위에 상기 확산부(140)가 부착된 후에, 다이싱 등에 의한 절단 방법에 의하여 상기 기판(110)에 상기 반도체 소자(120), 상기 하우징(130), 상기 확산부(140)가 결합된 복수의 반도체 소자 패키지가 제공될 수 있다. That is, after the semiconductor element 120 and the housing 130 are attached on the substrate 110 at a wafer level and the diffusion portion 140 is attached to the housing 130, A plurality of semiconductor device packages may be provided to which the semiconductor device 120, the housing 130, and the diffusion unit 140 are coupled to the substrate 110 by the substrate 110. [

이와 같이, 상기 기판(110), 상기 하우징(130), 상기 확산부(140)를 포함하는 반도체 소자 패키지가 웨이퍼 레벨 패키지 공정에 의하여 제조되는 경우, 상기 기판(110)의 외측면, 상기 하우징(130)의 외측면, 상기 확산부(140)의 외측면이 동일 평면 상에 배치될 수 있다. 즉, 상기 기판(110)의 외측면, 상기 하우징(130)의 외측면, 상기 확산부(140)의 외측면 사이에 단차가 존재하지 않게 된다. When the semiconductor device package including the substrate 110, the housing 130, and the diffusion part 140 is manufactured by the wafer level package process, the outer surface of the substrate 110, the outer surface of the housing 110, 130 and the outer surface of the diffusion part 140 may be disposed on the same plane. That is, there is no step between the outer surface of the substrate 110, the outer surface of the housing 130, and the outer surface of the diffusion part 140.

실시 예에 의하면, 상기 기판(110)의 외측면, 상기 하우징(130)의 외측면, 상기 확산부(140)의 외측면 사이에 단차가 없으므로, 종래 반도체 소자 패키지에서 단차 구조에 의한 투습 및 외부 마찰 등에 의하여 손상이 발생되는 불량을 근본적으로 방지할 수 있게 된다.According to the embodiment, since there is no step between the outer surface of the substrate 110, the outer surface of the housing 130, and the outer surface of the diffusion portion 140, It is possible to fundamentally prevent defects in which damage is caused by friction or the like.

또한, 다른 실시 예에 의하면, 상기 기판(110)과 상기 하우징(130)이 웨이퍼 레벨 패키지 공정으로 제조되고, 상기 확산부(140)는 별도의 분리된 공정에서 상기 하우징(130) 위에 부착될 수도 있다.According to another embodiment, the substrate 110 and the housing 130 are manufactured in a wafer level package process, and the diffusion unit 140 may be attached to the housing 130 in a separate separate process have.

한편, 상기 확산부(140)와 상기 하우징(130)이 접착층에 의하여 안정적으로 고정될 수 있지만, 반도체 소자 패키지의 장시간 사용 또는 진동 등의 극한 환경에서 상기 확산부(140)가 상기 하우징(130)으로부터 분리될 수 있는 가능성도 제기될 수 있다. 이때, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 경우, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 상기 확산부(140)를 경유하지 않고 외부로 직접 조사될 수 있게 된다.The diffusion part 140 may be fixed to the housing 130 in an extreme environment such as a long time of use or vibration of the semiconductor device package. However, the diffusion part 140 and the housing 130 may be stably fixed by the adhesive layer. Lt; RTI ID = 0.0 > a < / RTI > At this time, when the diffusion unit 140 is detached from the housing 130, strong light emitted from the semiconductor device 120 can be directly irradiated to the outside without passing through the diffusion unit 140.

그런데, 실시 예에 따른 반도체 소자 패키지가 사람의 움직임을 검출하는데 사용되는 경우, 상기 확산부(140)를 경유하지 않은 강한 빛이 사람의 눈에 직접 조사될 수 있다. 예로서, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람의 눈에 직접 조사되는 경우, 사람이 실명될 수 있는 위험성이 있다.However, when the semiconductor device package according to the embodiment is used to detect human motion, strong light without passing through the diffusion portion 140 can be directly irradiated to a human eye. For example, when strong light emitted from the semiconductor device 120 is directly irradiated to human eyes, there is a risk that a person may be blinded.

따라서, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되지 않도록 할 수 있는 확실한 방안에 대한 연구가 진행되고 있다. 또한, 극한 환경에서는, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 경우가 발생될 수 있다는 확률적인 가정 하에, 상기 반도체 소자(120)로부터 방출되는 강한 빛에 의하여 사람이 다치지 않을 수 있는 안정적인 방안의 제공이 요청된다. Therefore, research is being conducted on a reliable method of preventing the diffusion unit 140 from being separated from the housing 130. In the extreme environment, under the probabilistic assumption that the diffusion portion 140 may be separated from the housing 130, a strong light emitted from the semiconductor element 120 may not hurt a person It is required to provide a stable solution that can be

실시 예에 따른 반도체 소자 패키지(100)는 전기적인 신호를 이용하여 상기 확산부(140)와 상기 하우징(130)의 분리 여부를 검출할 수 있는 방안을 제시한다. 실시 예에 의하면, 물리적인 검출 방법이 아닌 전기적인 신호를 이용한 검출 방법을 제시함으로써 상기 확산부(140)의 이탈을 빠르게 검출하고, 그에 따른 후속 조치를 빠르게 처리할 수 있는 장점이 있다. The semiconductor device package 100 according to the embodiment provides a method of detecting whether or not the diffusion unit 140 and the housing 130 are separated using an electrical signal. According to the embodiment, a detection method using an electrical signal instead of a physical detection method is provided, so that the deviation of the diffusion unit 140 can be detected quickly, and subsequent follow-up measures can be quickly processed.

즉, 실시 예에 따른 반도체 소자 패키지에 의하면, 전기적 신호를 이용하여 상기 확산부(140)의 이탈을 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 차단할 수 있다. 이에 따라, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 것을 실시간으로 검출할 수 있으며, 상기 반도체 소자(120)의 제어를 통하여 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람에게 직접 조사되는 것을 원천적으로 방지할 수 있게 된다.That is, according to the semiconductor device package according to the embodiment, the deviation of the diffusion portion 140 can be detected using an electrical signal, and the driving voltage applied to the semiconductor device 120 can be cut off. Accordingly, it is possible to detect in real time that the diffusion unit 140 is detached from the housing 130, and strong light emitted from the semiconductor device 120 through the control of the semiconductor device 120 can be detected It is possible to prevent the direct inspection from occurring.

그러면, 도 1 내지 도 3을 참조하여, 실시 예에 따른 반도체 소자 패키지(100)에서 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 것을 검출하는 방안에 대해 더 살펴 보기로 한다.Hereinafter, a method for detecting that the diffusion unit 140 is separated from the housing 130 in the semiconductor device package 100 according to the embodiment will be described with reference to FIGS. 1 to 3. FIG.

실시 예에 따른 반도체 소자 패키지(100)는 전극패드(150)를 포함할 수 있다.The semiconductor device package 100 according to the embodiment may include an electrode pad 150.

상기 전극패드(150)는 상기 확산부(140)의 상부 면 위에 배치될 수 있다. 예로서, 상기 전극패드(150)는 상기 확산부(140)의 상부 면 둘레에 배치될 수 있다. 상기 전극패드(150)는 상기 확산부(140)의 상부 면 외곽 영역에 배치될 수 있다. The electrode pad 150 may be disposed on the upper surface of the diffusion unit 140. For example, the electrode pad 150 may be disposed around the upper surface of the diffusion portion 140. The electrode pad 150 may be disposed on the outer surface of the upper surface of the diffusion part 140.

상기 전극패드(150)는 서로 이격되어 배치된 제1 영역(151)과 제2 영역(152)을 포함할 수 있다. 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 전기적으로 연결되어 제공될 수 있다.The electrode pad 150 may include a first region 151 and a second region 152 that are spaced apart from each other. The first region 151 and the second region 152 of the electrode pad 150 may be electrically connected to each other.

예로서, 도 2에 도시된 바와 같이, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 상기 확산부(140)의 상부 면에서 서로 마주보는 변에 배치될 수 있다. 상기 전극패드(150)는 상기 확산부(140)의 상부 면을 기준으로, 제1변에 a1의 폭으로 제공되고, 제2변에 a2의 폭으로 제공되고, 제3변에 a3의 폭으로 제공되고, 제4변에 a4의 폭으로 제공될 수 있다. 2, the first region 151 and the second region 152 of the electrode pad 150 may be disposed on opposite sides of the upper surface of the diffusion portion 140, have. The electrode pad 150 is provided with a width of a1 on the first side and a width of a2 on the second side with respect to the upper surface of the diffusion portion 140, And may be provided on the fourth side with a width of a4.

이때, 상기 확산부(140)의 상부 면을 기준으로 제1변과 제3변은 서로 마주보게 배치될 수 있다. 실시 예에 의하면, 상기 전극패드(150)의 제1 영역(151)은 제1변에 배치될 수 있으며, 상기 전극패드(150)의 제2 영역(152)은 제3변에 배치될 수 있다.At this time, the first side and the third side may be disposed to face each other with respect to the upper surface of the diffusion unit 140. The first region 151 of the electrode pad 150 may be disposed on the first side and the second region 152 of the electrode pad 150 may be disposed on the third side .

예로서, 상기 a1, a2, a3, a4의 폭은 서로 동일하게 제공될 수 있다. 또한, 상기 a1, a2, a3, a4 중에서 선택된 적어도 두 개의 폭은 서로 다르게 제공될 수도 있다. 예로서, 상기 a1, a2, a3, a4의 폭은 각각 수백 마이크로 미터로 제공될 수 있다. By way of example, the widths of a1, a2, a3 and a4 may be provided equal to each other. In addition, at least two widths selected from a1, a2, a3 and a4 may be provided differently. By way of example, the widths of a1, a2, a3 and a4 may each be several hundred micrometers.

상기 a1, a2, a3, a4의 폭은 상기 전극패드(150)의 각 영역 간의 연결 저항이 무시될 정도의 값을 갖도록 크게 선택될 수 있다. 또한, 상기 a1, a2, a3, a4의 폭은, 상기 반도체 소자(120)로부터 제공되는 빛이 외부로 제공되는 빔 화각에 영향을 주지 않을 정도의 값을 갖도록 작게 선택될 수 있다. The widths of a1, a2, a3, and a4 may be largely selected so that the connection resistance between the respective regions of the electrode pad 150 is negligible. The widths of a1, a2, a3 and a4 may be selected so as to have a value such that the light provided from the semiconductor device 120 does not affect the angle of view of the beam provided to the outside.

이러한 점을 고려하여, 상기 a1, a2, a3, a4의 폭은 예로서 100 마이크로 미터 이상으로 제공될 수 있다. 또한, 상기 a1, a2, a3, a4의 폭은 예로서 600 마이크로 미터 이하로 제공될 수 있다.In view of this point, the widths of a1, a2, a3, and a4 may be provided as 100 micrometers or more, for example. In addition, the widths of a1, a2, a3 and a4 may be provided to 600 micrometers or less, for example.

또한, 실시 예에 의하면, 상기 a1, a2, a3, a4의 폭은 제1 도전성 와이어(171)와 제2 도전성 와이어(172)가 본딩될 수 있을 정도의 크기로 선택될 수 있다.In addition, according to the embodiment, the widths of a1, a2, a3, and a4 may be selected so that the first conductive wire 171 and the second conductive wire 172 can be bonded.

한편, 도 2를 참조하여 설명된 실시 예에서는, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)이 상기 확산부(140)의 상부 면을 기준으로 서로 마주보는 변에 배치된 경우를 기준으로 설명되었다. 그러나, 다른 실시 예에 의하면, 상기 전극패드(150)에서 연결 배선이 본딩되는 영역은 상기 확산부(140)의 상부 면을 기준으로 4 개의 변 중에서 적어도 2 개의 변에 배치될 수도 있다.2, the first region 151 and the second region 152 of the electrode pad 150 are formed on the side opposite to each other with respect to the upper surface of the diffusion portion 140. In other words, As shown in Fig. However, according to another embodiment, the region where the connection wiring is bonded in the electrode pad 150 may be disposed on at least two of four sides with respect to the upper surface of the diffusion portion 140.

실시 예에 의하면, 상기 전극패드(150)는 단일층으로 제공될 수도 있으며, 복수의 층으로 제공될 수도 있다. 예로서, 상기 전극패드(150)는 Cr, Ni, Au, Ti, Pt를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 또한, 상기 전극패드(150)는 예로서, Cr/Ni/Au, Ti/Pt/Au, Ti/Au로 제공될 수도 있다.According to the embodiment, the electrode pad 150 may be provided as a single layer or as a plurality of layers. For example, the electrode pad 150 may include at least one material selected from the group consisting of Cr, Ni, Au, Ti, and Pt, or an alloy thereof. The electrode pad 150 may be formed of, for example, Cr / Ni / Au, Ti / Pt / Au, or Ti / Au.

실시 예에 따른 상기 전극패드(150)의 기능에 대해서는 뒤에서 회로기판(160)과의 전기적인 연결 관계를 설명하면서 더 살펴 보기로 한다.The function of the electrode pad 150 according to the embodiment will be described in detail while explaining the electrical connection relation with the circuit board 160 later.

한편, 이상의 설명에서는 상기 전극패드(150)가 상기 확산부(140)의 상부 면에 제공된 경우를 기준으로 설명되었다. 그러나, 다른 실시 예에 의하면, 상기 전극패드(150)는 상기 확산부(140)의 측면에 제공될 수도 있다. 또한, 상기 전극패드(150)는 상기 확산부(140)의 상부 면과 측면에 함께 제공될 수도 있다.In the above description, the case where the electrode pad 150 is provided on the upper surface of the diffusion portion 140 has been described. However, according to another embodiment, the electrode pad 150 may be provided on a side surface of the diffusion part 140. The electrode pad 150 may be provided on the upper surface and the side surface of the diffusion part 140.

실시 예에 따른 반도체 소자 패키지(100)는 회로기판(160)을 포함할 수 있다.The semiconductor device package 100 according to the embodiment may include a circuit board 160.

상기 회로기판(160)은 상기 기판(110) 아래에 배치될 수 있다. 상기 기판(110)은 상기 회로기판(160)에 의하여 지지될 수 있다. 상기 회로기판(160)은 상기 반도체 소자(120)에 구동 전원을 제공할 수 있다. 상기 회로기판(160)은 상기 전극패드(150)와 전기적으로 연결될 수 있다.The circuit board 160 may be disposed under the substrate 110. The substrate 110 may be supported by the circuit board 160. The circuit board 160 may provide driving power to the semiconductor device 120. The circuit board 160 may be electrically connected to the electrode pad 150.

상기 회로기판(160)은 제1 단자(161)와 제2 단자(162)를 포함할 수 있다. The circuit board 160 may include a first terminal 161 and a second terminal 162.

상기 제1 단자(161)는 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제1 단자(161)는 상기 전극패드(150)의 제1 영역(151)과 전기적으로 연결될 수 있다. 상기 제1 단자(161)와 상기 전극패드(150)는 제1 영역(151)의 복수 지점(151a, 151b)에서 복수의 연결배선에 의하여 전기적으로 연결될 수 있다.The first terminal 161 may be electrically connected to the electrode pad 150. For example, the first terminal 161 may be electrically connected to the first region 151 of the electrode pad 150. The first terminal 161 and the electrode pad 150 may be electrically connected at a plurality of points 151a and 151b of the first region 151 by a plurality of connection wirings.

상기 제2 단자(162)는 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제2 단자(162)는 상기 전극패드(150)의 제2 영역(152)과 전기적으로 연결될 수 있다. 상기 제2 단자(162)와 상기 전극패드(150)는 제2 영역(152)의 복수 지점(152a, 152b)에서 복수의 연결배선에 의하여 전기적으로 연결될 수 있다.The second terminal 162 may be electrically connected to the electrode pad 150. For example, the second terminal 162 may be electrically connected to the second region 152 of the electrode pad 150. The second terminal 162 and the electrode pad 150 may be electrically connected to each other at a plurality of points 152a and 152b of the second region 152 by a plurality of connection wirings.

상기 제1 단자(161)와 상기 제2 단자(162)는 도전성 와이어에 의하여 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제1 단자(161)와 상기 제2 단자(162)는 웨지 본딩(wedge bonding) 방식에 의하여 상기 전극패드(150)와 전기적으로 연결될 수 있다.The first terminal 161 and the second terminal 162 may be electrically connected to the electrode pad 150 by a conductive wire. For example, the first terminal 161 and the second terminal 162 may be electrically connected to the electrode pad 150 by a wedge bonding method.

한편, 도 4는 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법에 적용된 웨지 본딩을 설명하는 도면이고, 도 5는 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법에 의하여 웨지 본딩된 연결 배선의 형상을 나타낸 사진이다.4 is a view for explaining wedge bonding applied to a method for manufacturing a semiconductor device package according to an embodiment of the present invention, and FIG. 5 is a view for explaining a method for manufacturing a semiconductor device package according to an embodiment of the present invention. It is a photograph showing the shape.

웨지 본딩 방식에 의하면, 도 4에 도시된 바와 같이, 웨지(177)에 와이어(170)가 삽입되어 패드(175)에 압착될 수 있다. 이때, 제어수단(179)에 의하여 상기 와이어(170)에 열과 초음파 진동이 전달될 수 있으며, 상기 와이어(170)가 제1 와이어(170a)와 제2 와이어(170b)로 분리될 수 있다. 이에 따라, 상기 제1 와이어(170a)가 상기 웨지(177)에 의하여 상기 패드(175)에 안정적으로 본딩될 수 있다. According to the wedge bonding method, as shown in Fig. 4, a wire 170 is inserted into the wedge 177 and can be pressed onto the pad 175. At this time, heat and ultrasonic vibration can be transmitted to the wire 170 by the control means 179, and the wire 170 can be separated into the first wire 170a and the second wire 170b. Accordingly, the first wire 170a can be stably bonded to the pad 175 by the wedge 177.

예로서, 도 4 및 도 5에 도시된 바와 같이, 상기 패드(175)에 상기 제1 와이어(170a)가 압착되어 본딩될 수 있다. 상기 제1 와이어(170a)의 상부 면은 상기 웨지(177)에 의하여 눌려진 형상으로 “d”의 웨지 본딩 길이(wedge bonding length)로서 상기 패드(175)에 안정적으로 본딩될 수 있다.For example, as shown in FIGS. 4 and 5, the first wire 170a may be bonded to the pad 175 by bonding. The upper surface of the first wire 170a may be stably bonded to the pad 175 as a wedge bonding length of " d " in a shape depressed by the wedge 177. [

실시 예에 의하면, 상기 와이어(170)는 Al, Au를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 또한, 상기 와이어(170)는 수십 마이크로 미터 내지 수백 마이크로 미터의 직경으로 제공될 수 있다. 예로서, 상기 와이어(170)는 75 마이크로 미터 내지 650 마이크로 미터의 직경으로 제공될 수 있다.According to the embodiment, the wire 170 may include at least one material selected from the group including Al and Au. In addition, the wire 170 may be provided in a diameter of several tens of micrometers to several hundreds of micrometers. By way of example, the wire 170 may be provided with a diameter of 75 micrometers to 650 micrometers.

또한, 실시 예에 의하면, 도 1 및 도 2에 도시된 바와 같이, 상기 전극패드(150)의 상기 제1 영역(151)과 상기 제1 단자(161)는 제1 도전성 와이어(171)에 의하여 전기적으로 연결될 수 있다. 상기 제1 도전성 와이어(171)는 상기 전극패드(150)의 상부 면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 도전성 와이어(171)는 상기 제1 단자(161)의 상부 면에 직접 접촉되어 배치될 수 있다.1 and 2, the first region 151 of the electrode pad 150 and the first terminal 161 are connected to each other by a first conductive wire 171, And can be electrically connected. The first conductive wire 171 may be disposed in direct contact with the upper surface of the electrode pad 150. The first conductive wire 171 may be disposed in direct contact with the upper surface of the first terminal 161.

상기 전극패드(150)의 상기 제2 영역(152)과 상기 제2 단자(162)는 제2 도전성 와이어(172)에 의하여 전기적으로 연결될 수 있다. 상기 제2 도전성 와이어(172)는 상기 전극패드(150)의 상부 면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제2 도전성 와이어(172)는 상기 제2 단자(162)의 상부 면에 직접 접촉되어 배치될 수 있다.The second region 152 of the electrode pad 150 and the second terminal 162 may be electrically connected by a second conductive wire 172. The second conductive wires 172 may be disposed in direct contact with the upper surface of the electrode pad 150. In addition, the second conductive wires 172 may be disposed in direct contact with the upper surface of the second terminal 162.

예로서, 상기 제1 단자(161)와 상기 제2 단자(162)는 Cr, Ni, Au, Ti, Pt를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 또한, 상기 제1 단자(161)와 상기 제2 단자(162)는 예로서, Cr/Ni/Au, Ti/Pt/Au, Ti/Au로 제공될 수도 있다.For example, the first terminal 161 and the second terminal 162 may include at least one material selected from the group consisting of Cr, Ni, Au, Ti, and Pt, or an alloy thereof. The first terminal 161 and the second terminal 162 may be provided as Cr / Ni / Au, Ti / Pt / Au, and Ti / Au, for example.

실시 예에 따른 반도체 소자 패키지에 적용된 상기 하우징(130)은 가로 길이, 세로 길이, 두께가 모두 수 밀리 미터인 작은 체적으로 형성될 수 있다. 예로서, 상기 하우징(130)의 가로 길이 및 세로 길이가 각각 3 밀리미터 내지 4 밀리미터로 형성될 수 있으며, 전체 두께는 1 밀리미터 내지 2 밀리미터로 형성될 수 있다.The housing 130 applied to the semiconductor device package according to the embodiment may be formed in a small volume having a width, a length, and a thickness of several millimeters. For example, the width and length of the housing 130 may be 3 mm to 4 mm, respectively, and the overall thickness may be 1 mm to 2 mm.

이와 같이, 상기 전극패드(150)와 상기 제1 단자(161) 또는 제2 단자(162)와의 거리는 1 밀리미터 이상이 될 수 있다. 따라서, 일반적으로 적용될 수 있는 볼 본딩(ball bonding) 방식에 의하여 연결 배선을 형성하는 경우에는 본딩의 안정성이 떨어질 수 있는 위험성이 있다. As described above, the distance between the electrode pad 150 and the first terminal 161 or the second terminal 162 may be 1 millimeter or more. Accordingly, there is a risk that stability of bonding may be deteriorated when a connection wiring is formed by a generally applicable ball bonding method.

그러나, 실시 예에 의한 반도체 소자 패키지에 의하면, 웨지 본딩 방식을 적용함으로써 진동 및 내구성 등에서 강한 본딩력을 제공할 수 있게 된다. 따라서, 실시 예에 의하면, 상기 전극패드(150)와 상기 제1 단자(161) 사이에 안정적인 본딩력을 갖는 제1 도전성 와이어(171)를 형성할 수 있게 된다. 또한, 상기 전극패드(150)와 상기 제2 단자(162) 사이에 안정적인 본딩력을 갖는 제2 도전성 와이어(172)를 형성할 수 있게 된다.However, according to the semiconductor device package of the embodiment, by applying the wedge bonding method, a strong bonding force can be provided in terms of vibration and durability. Therefore, according to the embodiment, the first conductive wire 171 having a stable bonding force can be formed between the electrode pad 150 and the first terminal 161. In addition, the second conductive wire 172 having a stable bonding force can be formed between the electrode pad 150 and the second terminal 162.

한편, 실시 예에 의하면, 상기 회로기판(160)은 상기 확산부(140) 위에 제공된 상기 전극패드(150)와 전기적으로 연결되고, 상기 확산부(140)의 분리 여부를 검출할 수 있다. 상기 회로기판(160)은 상기 전극패드(150)와 전기적으로 연결될 수 있으며, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 지의 여부를 검출할 수 있다. According to the embodiment, the circuit board 160 is electrically connected to the electrode pad 150 provided on the diffusion unit 140, and can detect whether or not the diffusion unit 140 is detached. The circuit board 160 may be electrically connected to the electrode pad 150 and may detect whether the diffusion unit 140 is detached from the housing 130.

상기 회로기판(160)은 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 지의 여부를 검출할 수 있는 검출회로를 포함할 수 있다. 상기 회로기판(160)은 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 지의 여부를 검출하고 상기 반도체 소자(120)에 제공되는 구동 전원의 공급을 제어할 수 있다. The circuit board 160 may include a detection circuit capable of detecting whether or not the diffusion unit 140 is separated from the housing 130. The circuit board 160 may detect whether the diffusion unit 140 is separated from the housing 130 and control supply of driving power provided to the semiconductor device 120.

실시 예에 의하면, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 것으로 검출되는 경우, 상기 회로기판(160)은 상기 반도체 소자(120)에 공급되는 구동 전원을 차단할 수 있다. 또한, 상기 확산부(140)가 상기 하우징(130) 위에 정상적으로 부착되어 있는 경우, 상기 회로기판(160)은 상기 반도체 소자(120)에 공급되는 구동 전원을 유지할 수 있다.According to the embodiment, when the diffusion unit 140 is detected to be separated from the housing 130, the circuit board 160 may cut off the driving power supplied to the semiconductor device 120. In addition, when the diffusion unit 140 is normally mounted on the housing 130, the circuit board 160 can maintain the driving power supplied to the semiconductor device 120.

실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140) 위에 배치된 상기 전극패드(150)의 제1 영역(151)과 상기 회로기판(160)에 배치된 상기 제1 단자(161)가 상기 제1 도전성 와이어(171)에 의하여 전기적으로 연결되어 있다. 또한, 상기 확산부(140) 위에 배치된 상기 전극패드(150)의 제2 영역(152)과 상기 회로기판(160)에 배치된 상기 제2 단자(162)가 상기 제2 도전성 와이어(172)에 의하여 전기적으로 연결되어 있다.The first region 151 of the electrode pad 150 disposed on the diffusion portion 140 and the first region 151 of the circuit board 160 disposed on the diffusion region 140 161 are electrically connected to each other by the first conductive wire 171. The second region 152 of the electrode pad 150 and the second terminal 162 disposed on the circuit board 160 disposed on the diffusion portion 140 are electrically connected to the second conductive wire 172, As shown in Fig.

이때, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되어 이탈되는 경우, 상기 제1 도전성 와이어(171)와 상기 제2 도전성 와이어(172) 중에서 적어도 하나가 끊어지게 된다. 따라서, 실시 예에 따른 반도체 소자 패키지(100)에서는, 상기 확산부(140)와 상기 하우징(130) 간의 분리 여부를 검출하는 방안으로서, 상기 제1 도전성 와이어(171)와 상기 제2 도전성 와이어(172)의 단락 여부를 검출할 수 있는 단락 검출회로를 적용하는 방안을 제안한다.At this time, at least one of the first conductive wire 171 and the second conductive wire 172 is broken when the diffusion part 140 is separated from and detached from the housing 130. Therefore, in the semiconductor device package 100 according to the embodiment, as a method for detecting whether or not the diffusion portion 140 and the housing 130 are separated, the first conductive wire 171 and the second conductive wire 172 is short-circuited or short-circuited.

이하에서는 도 1, 도 2 및 도 6을 참조하여 실시 예에 따른 반도체 소자 패키지(100)에서 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 지의 여부를 검출하고 상기 반도체 소자(120)에 공급되는 구동 전원을 제어하는 방안의 예에 대해서 살펴 보기로 한다.Hereinafter, the semiconductor device package 100 according to the embodiment will be described with reference to FIGS. 1, 2, and 6 to detect whether the diffusion portion 140 is detached from the housing 130, A description will be given of an example of a method of controlling the driving power source supplied to the power source.

실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 회로기판(160)은 단락 검출회로를 포함할 수 있다. 상기 단락 검출회로는 상기 제1 영역(151)과 상기 제1 단자(161) 사이의 전기적인 단락 또는 상기 제2 영역(152)과 상기 제2 단자(162) 사이의 전기적인 단락을 검출할 수 있다. 상기 단락 검출회로는 상기 제1 단자(161)와 상기 제2 단자(162)에 전기적으로 연결될 수 있다.According to the semiconductor device package 100 according to the embodiment, the circuit board 160 may include a short detection circuit. The short detection circuit can detect an electrical short between the first region 151 and the first terminal 161 or an electrical short between the second region 152 and the second terminal 162 have. The short detection circuit may be electrically connected to the first terminal 161 and the second terminal 162.

실시 예에 따른 단락 검출회로는, 도 6에 도시된 바와 같이, 비교부(300)를 포함할 수 있다. 상기 비교부(300)는 제1 입력단자(301), 제2 입력단자(302), 출력단자(303)을 포함할 수 있다. 예로서, 상기 비교부(300)는 연산 증폭기(OP Amp)를 포함할 수 있다.The short detection circuit according to the embodiment may include the comparison unit 300, as shown in FIG. The comparison unit 300 may include a first input terminal 301, a second input terminal 302, and an output terminal 303. For example, the comparator 300 may include an operational amplifier (OP Amp).

상기 비교부(300)는 상기 제1 입력단자(301)에 입력되는 제1 전압 값과 상기 제2 입력단자(302)에 입력되는 제2 전압 값을 비교하여, 상기 출력단자(303)로 증폭된 신호를 제공할 수 있다.The comparator 300 compares a first voltage value input to the first input terminal 301 with a second voltage value input to the second input terminal 302 and amplifies the amplified voltage to the output terminal 303 Lt; / RTI > signal.

예로서, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 큰 경우에, 상기 비교부(300)는 상기 출력단자(303)에 연결된 검출부(330)에 “정상”을 나타내는 “Low” 신호를 제공할 수 있다. 또한, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 작은 경우에, 상기 비교부(300)는 상기 출력단자(303)에 연결된 상기 검출부(330)에 “이상”을 나타내는 “High” 신호를 제공할 수 있다.For example, when the first voltage value input to the first input terminal 301 is larger than the second voltage value input to the second input terminal 302, the comparator 300 compares the output Quot; Low " signal indicating " normal " to the detection unit 330 connected to the terminal 303. [ When the first voltage value input to the first input terminal 301 is smaller than the second voltage value input to the second input terminal 302, High "signal indicating " abnormal " to the detector 330 connected to the detector 303.

실시 예에 의하면, 도 6에 도시된 바와 같이, 상기 단락 검출회로는 상기 제1 입력단자(301)에 연결된 제1 전원 공급부(310)를 포함할 수 있다. 상기 제1 전원 공급부(310)는 상기 제1 입력단자(301)에 일정 전압을 제공할 수 있다. 예로서, 상기 제1 전원 공급부(310)는 상기 제1 입력단자(301)에 2V의 전원을 공급하도록 설정될 수 있다.According to the embodiment, as shown in FIG. 6, the short detection circuit may include a first power supply 310 connected to the first input terminal 301. The first power supply unit 310 may provide a predetermined voltage to the first input terminal 301. For example, the first power supply unit 310 may be configured to supply a power of 2V to the first input terminal 301.

또한, 도 6에 도시된 바와 같이, 상기 단락 검출회로는 상기 제2 입력단자(302)에 연결되며 상기 제1 단자(161)에 연결된 제1 노드(N1)를 포함할 수 있다. 상기 단락 검출회로는 상기 제1 노드(N1)에서 상기 제1 단자(161)와 병렬로 연결된 제1 저항(R1)을 포함할 수 있다. 6, the short-circuit detection circuit may include a first node N1 connected to the second input terminal 302 and connected to the first terminal 161. In addition, The short detection circuit may include a first resistor R1 connected in parallel with the first terminal 161 at the first node N1.

그리고, 도 6에 도시된 바와 같이, 상기 단락 검출회로는 상기 제1 저항(R1)과 접지전극 사이에 연결된 제2 전원 공급부(320)를 포함할 수 있다. 상기 제2 전원 공급부(320)는 상기 제1 전원 공급부(310)에 비해 더 큰 전압을 제공하도록 선택될 수 있다. 예로서, 상기 제2 전원 공급부(320)는 5V의 전원을 공급하도록 설정될 수 있다.6, the short detection circuit may include a second power supply 320 connected between the first resistor R1 and the ground electrode. The second power supply 320 may be selected to provide a greater voltage than the first power supply 310. [ For example, the second power supply 320 may be set to supply 5V.

또한, 상기 단락 검출회로는 상기 제2 전원 공급부(320)와 상기 접지전극 사이에 연결되며 상기 제2 단자(162)에 연결된 제2 노드(N2)를 포함할 수 있다.The short circuit detection circuit may include a second node N2 connected between the second power supply unit 320 and the ground electrode and connected to the second terminal 162. [

상기 단락 검출회로는, 도 6에 도시된 바와 같이, 상기 제1 단자(161)와 상기 제2 단자(162)가 배치된 영역 P를 포함할 수 있다. 영역 P에 도시된 상기 제1 단자(161)와 상기 제2 단자(162)는 도 1을 참조하여 설명된 상기 회로기판(160)에 배치된 제1 단자(161) 및 제2 단자(162)에 대응될 수 있다. 6, the short detection circuit may include a region P in which the first terminal 161 and the second terminal 162 are disposed. The first terminal 161 and the second terminal 162 shown in the area P are connected to the first terminal 161 and the second terminal 162 disposed on the circuit board 160 described with reference to FIG. Lt; / RTI >

그리고, 영역 P에서 상기 제1 단자(161)와 상기 제2 단자(162) 사이에 배치된 제3 저항(R3)은 도 1을 참조하여 설명된 “제1 단자(161) - 제1 도전성 와이어(171) - 전극패드(150)의 제1 영역(151) - 전극패드(150)의 제2 영역(152) - 제2 도전성 와이어(172) - 제2 단자(162)”에서 검출되는 저항 값에 대응될 수 있다.The third resistor R3 disposed between the first terminal 161 and the second terminal 162 in the region P is connected to the first terminal 161 through the first conductive wire The resistance value detected at the first region 151 of the electrode pad 150 - the second region 152 of the electrode pad 150 - the second conductive wire 172 - the second terminal 162 - Lt; / RTI >

예로서, 상기 확산부(140)가 상기 하우징(130) 위에 정상적으로 고정되어 있는 경우에는, “제1 단자(161) - 제1 도전성 와이어(171) - 전극패드(150)의 제1 영역(151) - 전극패드(150)의 제2 영역(152) - 제2 도전성 와이어(172) - 제2 단자(162)”가 전기적으로 연결되어 있는 상태이므로, 상기 제3 저항(R3)의 저항 값은 0에 가까운 값을 가지게 될 것이다.For example, when the diffusion portion 140 is normally fixed on the housing 130, the first region 161 of the first conductive wire 171 and the electrode pad 150 - the second region 152 of the electrode pad 150 - the second conductive wire 172 - the second terminal 162 'are electrically connected to each other, the resistance value of the third resistor R 3 is It will have a value close to zero.

또한, 상기 확산부(140)가 상기 하우징(130) 위에서 분리되어 이탈되는 경우에는, “제1 단자(161) - 제1 도전성 와이어(171) - 전극패드(150)의 제1 영역(151) - 전극패드(150)의 제2 영역(152) - 제2 도전성 와이어(172) - 제2 단자(162)”가 전기적으로 단락되어 오픈(open)된 상태이므로, 상기 제3 저항(R3)의 값은 큰 저항 값을 가지게 될 것이다. 예로서, 상기 제3 저항(R3)은 무한대 또는 수 메가 옴 내지 수십 메가 옴의 저항 값을 갖는 것으로 측정될 수 있다.The first region 161 of the first conductive wire 171 and the first region 151 of the electrode pad 150 may be separated from the housing 130. [ Since the second region 152 of the electrode pad 150 - the second conductive wire 172 - the second terminal 162 'are electrically short-circuited and open, The value will have a large resistance value. By way of example, the third resistor R3 can be measured to have an infinite or a resistance value of several mega ohms to tens of megaohms.

그러면, 도 6을 참조하여, 상기 확산부(140)가 상기 하우징(130) 위에 정상적으로 고정되어 있는 경우에 대해 먼저 살펴 보기로 한다. Referring to FIG. 6, the case where the diffusion unit 140 is normally fixed on the housing 130 will be described first.

이 경우에는, 상기 확산부(140)가 상기 하우징(130) 위에 정상적으로 부착되어 있는 경우이므로, 상기 제1 도전성 와이어(171)와 상기 제2 도전성 와이어(172)가 모두 정상적으로 연결된 상태에 있게 된다. 이에 따라, “제1 단자(161) - 제1 도전성 와이어(171) - 전극패드(150)의 제1 영역(151) - 전극패드(150)의 제2 영역(152) - 제2 도전성 와이어(172) - 제2 단자(162)”가 전기적으로 연결되어 있으므로, 상기 제3 저항(R3)의 저항 값은 0에 가까운 값을 가지게 될 것이다.In this case, since the diffusion portion 140 is normally attached to the housing 130, the first conductive wire 171 and the second conductive wire 172 are normally connected. Accordingly, the first region 151 of the electrode pad 150, the second region 152 of the electrode pad 150, the second region 152 of the electrode pad 150, 172 - second terminal 162 " are electrically connected, the resistance value of the third resistor R3 will have a value close to zero.

즉, 도 6에 도시된 단락 검출회로에서 제3 저항(R3)의 저항 값이 0의 근사치를 가지게 될 것이므로, 상기 제1 노드(N1)는 0V의 근사치를 가지게 될 것이다. 상기 제2 노드(N1)에 인가되는 전압은 상기 제1 노드(N1)에 연결된 전압 검출기 V1을 통하여 측정될 수 있다. That is, since the resistance value of the third resistor R3 in the short-circuit detection circuit shown in Fig. 6 will have an approximation of 0, the first node N1 will have an approximation of 0V. The voltage applied to the second node N1 may be measured through the voltage detector V1 connected to the first node N1.

예로서, 상기 제2 전원 공급부(320)에 5V의 전압이 인가되고, 상기 제3 저항(R3)이 0.0001 옴을 갖고, 상기 제1 저항(R1)이 5000 옴을 갖는 경우, 상기 제1 노드(N1)에서 0V의 근사치를 갖는 것으로 검출되었다. 그리고, 상기 제1 저항(R1)에 흐르는 전류는 1 mA의 근사치를 갖는 것으로 검출되었다.For example, when a voltage of 5V is applied to the second power supply unit 320, the third resistor R3 has 0.0001 ohms, and the first resistor R1 has 5000 ohms, (N1). ≪ / RTI > The current flowing through the first resistor R1 was detected to have an approximate value of 1 mA.

또한, 상기 제1 전원 공급부(310)에 2V의 전압이 인가되는 경우, 상기 제1 입력단자(301)에 2V가 공급되고 상기 제2 입력단자(302)에 0V가 공급될 수 있게 된다. 이에 따라, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 큰 경우이므로, 상기 출력단자(303)에 연결된 상기 검출부(330)에 “정상”을 나타내는 “Low” 신호가 공급될 수 있다. When a voltage of 2V is applied to the first power supply 310, 2V may be supplied to the first input terminal 301 and 0V may be supplied to the second input terminal 302. Accordingly, since the first voltage value input to the first input terminal 301 is larger than the second voltage value input to the second input terminal 302, A " Low " signal indicating " normal "

한편, 실시 예에 따른 회로기판(160)은 상기 비교부(300)에서 출력되는 신호를 입력 받고 상기 반도체 소자(120)의 구동을 제어하는 제어부를 포함할 수 있다. 예로서, 상기 제어부는 상기 비교부(300)의 상기 출력단자(303)에 연결된 상기 검출부(330)로부터 상기 단락 검출회로의 논리 값을 제공 받을 수 있다. 즉, 상기 제어부는 상기 검출부(330)로부터 “정상”을 나타내는 “Low” 신호를 공급 받을 경우, 상기 반도체 소자(120)에 공급되는 구동 전원을 정상적으로 공급하도록 제어할 수 있다.Meanwhile, the circuit board 160 according to the embodiment may include a control unit for receiving a signal output from the comparison unit 300 and controlling the driving of the semiconductor device 120. For example, the control unit may be provided with the logical value of the short detection circuit from the detection unit 330 connected to the output terminal 303 of the comparison unit 300. That is, when the control unit receives the " Low " signal indicating " normal " from the detection unit 330, the control unit can control to supply the driving power supplied to the semiconductor device 120 normally.

예로서, 상기 회로기판(160)은 상기 제1 본딩부(183)와 전기적으로 연결된 제3 단자와 상기 제2 본딩부(184)와 전기적으로 연결된 제4 단자를 포함할 수 있다. 상기 회로기판(160)은 상기 제어부의 제어에 의하여, 상기 제3 단자 및 상기 제4 단자를 통하여 상기 반도체 소자(120)의 구동 전압을 정상적으로 공급할 수 있다.For example, the circuit board 160 may include a third terminal electrically connected to the first bonding portion 183 and a fourth terminal electrically connected to the second bonding portion 184. The circuit board 160 can normally supply the driving voltage of the semiconductor device 120 through the third terminal and the fourth terminal under the control of the controller.

다음으로, 도 6을 참조하여, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되어 이탈되는 경우에 대해 살펴 보기로 한다.Next, referring to FIG. 6, a case where the diffusion unit 140 is detached from the housing 130 will be described.

이 경우에는, 상기 확산부(140)가 상기 하우징(130)으로부터 떨어진 경우이므로, 상기 제1 도전성 와이어(171)와 상기 제2 도전성 와이어(172) 중에서 적어도 하나가 단락 상태에 있게 된다. 이에 따라, “제1 단자(161) - 제1 도전성 와이어(171) - 전극패드(150)의 제1 영역(151) - 전극패드(150)의 제2 영역(152) - 제2 도전성 와이어(172) - 제2 단자(162)”가 전기적으로 오픈(open)된 상태이므로, 상기 제3 저항(R3)의 저항 값은 무한대에 가까운 큰 값을 가지게 될 것이다.In this case, since the diffusion part 140 is separated from the housing 130, at least one of the first conductive wire 171 and the second conductive wire 172 is short-circuited. Accordingly, the first region 151 of the electrode pad 150, the second region 152 of the electrode pad 150, the second region 152 of the electrode pad 150, 172 - second terminal 162 "are electrically opened, the resistance value of the third resistor R 3 will have a large value close to infinity.

즉, 도 6에 도시된 단락 검출회로에서 제3 저항(R3)의 저항 값이 무한대에 가까운 큰 값을 가지게 될 것이므로, 상기 제1 노드(N1)는 상기 제2 전원 공급부(320)에 인가된 전압에 대응되는 값을 가지게 될 것이다. 상기 제2 노드(N1)에 인가되는 전압은 상기 제1 노드(N1)에 연결된 전압 검출기 V1을 통하여 측정될 수 있다.6, since the resistance value of the third resistor R3 will have a large value close to infinity, the first node N1 may be connected to the second power supply 320, It will have a value corresponding to the voltage. The voltage applied to the second node N1 may be measured through the voltage detector V1 connected to the first node N1.

예로서, 상기 제2 전원 공급부(320)에 5V의 전압이 인가되고, 상기 제3 저항(R3)이 10 메가 옴을 갖고, 상기 제1 저항(R1)이 5000 옴을 갖는 경우, 상기 제1 노드(N1)에서 5V의 근사치를 갖는 것으로 검출되었다. 그리고, 상기 제1 저항(R1)에는 전류가 흐르는 않는 것으로 검출되었다.For example, when a voltage of 5V is applied to the second power supply unit 320, the third resistor R3 has 10 megaohms, and the first resistor R1 has 5000 ohms, It has been detected that the node N1 has an approximate value of 5V. It was detected that no current flowed through the first resistor R1.

또한, 상기 제1 전원 공급부(310)에 2V의 전압이 인가되는 경우, 상기 제1 입력단자(301)에 2V가 공급되고 상기 제2 입력단자(302)에 5V가 공급될 수 있게 된다. 이에 따라, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 작은 경우이므로, 상기 출력단자(303)에 연결된 상기 검출부(330)에 “이상”을 나타내는 “High” 신호가 공급될 수 있다. Also, when a voltage of 2V is applied to the first power supply unit 310, 2V may be supplied to the first input terminal 301 and 5V may be supplied to the second input terminal 302. Accordingly, since the first voltage value input to the first input terminal 301 is smaller than the second voltage value input to the second input terminal 302, A " High " signal indicating " abnormal " may be supplied to the detection unit 330. [

한편, 실시 예에 따른 회로기판(160)은 상기 비교부(300)에서 출력되는 신호를 입력 받고 상기 반도체 소자(120)의 구동을 제어하는 제어부를 포함할 수 있다. 예로서, 상기 제어부는 상기 비교부(300)의 상기 출력단자(303)에 연결된 상기 검출부(330)로부터 상기 단락 검출회로의 논리 값을 제공 받을 수 있다. 즉, 상기 제어부는 상기 검출부(330)로부터 “이상”을 나타내는 “High” 신호를 공급 받을 경우, 상기 반도체 소자(120)에 공급되는 구동 전원을 차단하도록 제어할 수 있다.Meanwhile, the circuit board 160 according to the embodiment may include a control unit for receiving a signal output from the comparison unit 300 and controlling the driving of the semiconductor device 120. For example, the control unit may be provided with the logical value of the short detection circuit from the detection unit 330 connected to the output terminal 303 of the comparison unit 300. That is, when the control unit receives the " High " signal indicating " abnormal " from the detection unit 330, the control unit may control the driving power supplied to the semiconductor device 120 to be cut off.

예로서, 상기 회로기판(160)은 상기 제1 본딩부(183)와 전기적으로 연결된 제3 단자와 상기 제2 본딩부(184)와 전기적으로 연결된 제4 단자를 포함할 수 있다. 상기 회로기판(160)은 상기 제어부의 제어에 의하여, 상기 제3 단자 및 상기 제4 단자를 통하여 상기 반도체 소자(120)에 구동 전압이 공급되지 않도록 차단할 수 있다.For example, the circuit board 160 may include a third terminal electrically connected to the first bonding portion 183 and a fourth terminal electrically connected to the second bonding portion 184. The circuit board 160 may block the drive voltage from being supplied to the semiconductor device 120 through the third terminal and the fourth terminal under the control of the controller.

따라서, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 것을 검출하고 상기 반도체 소자(120)가 구동되지 않게 제어할 수 있다. Therefore, according to the semiconductor device package 100 according to the embodiment, it is possible to detect that the diffusion part 140 is separated from the housing 130 and to control the semiconductor device 120 not to be driven.

이와 같이 실시 예에 의하면, 전기적 신호를 이용하여 상기 확산부(140)의 분리 여부를 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 차단할 수 있다. 이에 따라, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 것을 실시간으로 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 실시간으로 제어할 수 있으므로, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람에게 직접 조사되는 것을 원천적으로 방지할 수 있게 된다.According to the embodiment, it is possible to detect whether or not the diffusion unit 140 is separated by using an electrical signal, and to block the driving voltage applied to the semiconductor device 120. Accordingly, in the semiconductor device package 100 according to the embodiment, it is detected in real time that the diffusion unit 140 is separated from the housing 130, and the driving voltage applied to the semiconductor device 120 is detected in real time The strong light emitted from the semiconductor device 120 can be prevented from being directly irradiated to a person.

한편, 다른 실시 예에 의하면, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 큰 경우에, 상기 비교부(300)는 상기 출력단자(303)에 연결된 상기 검출부(330)에 “정상”을 나타내는 “High” 신호를 제공하도록 설정될 수도 있다. 또한, 상기 제1 입력단자(301)에 입력되는 제1 전압 값이 상기 제2 입력단자(302)에 입력되는 제2 전압 값에 비해 더 작은 경우에, 상기 비교부(300)는 상기 출력단자(303)에 연결된 상기 검출부(330)에 “이상”을 나타내는 “Low” 신호를 제공하도록 설정될 수도 있다.Meanwhile, according to another embodiment, when the first voltage value input to the first input terminal 301 is larger than the second voltage value input to the second input terminal 302, 300 may be set to provide a " High " signal indicating " normal " to the detector 330 connected to the output terminal 303. [ When the first voltage value input to the first input terminal 301 is smaller than the second voltage value input to the second input terminal 302, Low " signal indicating " abnormal " to the detector 330 connected to the detector 303.

또한, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 제1 도전성 와이어(171)와 상기 제2 도전성 와이어(172)가 복수로 배치되도록 할 수 있다. 이에 따라, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되어 이탈되지 않았으나, 다른 외부 환경에 의하여 상기 제1 도전성 와이어(171)의 일부가 단락되거나 또는 상기 제2 도전성 와이어(172)의 일부가 단락되는 경우에도 전류가 정상적으로 흐를 수 있게 된다. According to the semiconductor device package 100 of the embodiment, a plurality of the first conductive wires 171 and the second conductive wires 172 can be arranged. Accordingly, the diffusion portion 140 is separated from the housing 130 and is not separated, but a part of the first conductive wire 171 may be short-circuited due to another external environment or a portion of the second conductive wire 172 may be short- Even if a part is short-circuited, the current can flow normally.

이와 같이, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 외부 환경에 의하여 일부 연결 배선이 단락되는 경우에도 상기 반도체 소자(120)가 정상적으로 구동될 수 있게 된다. 이에 따라, 실시 예에 의하면, 외부 환경에 의하여 일부 연결 배선이 단락되는 경우에 상기 확산부(140)가 상기 하우징(130)으로부터 이탈된 것으로 판단되는 오류 발생을 방지할 수 있게 된다.As described above, according to the semiconductor device package 100 according to the embodiment, the semiconductor device 120 can be normally driven even when some connection wirings are short-circuited due to the external environment. Accordingly, according to the embodiment, it is possible to prevent the occurrence of an error that the diffusion unit 140 is determined to be detached from the housing 130 when some connection wiring is short-circuited due to the external environment.

또한, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 도 2에 도시된 바와 같이, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)이 상기 확산부(140)의 상부 면에서 서로 마주보는 변에 배치될 수 있다. 실시 예에 의하면, 상기 제1 영역(151)과 상기 제1 단자(161)가 상기 제1 도전성 와이어(171)에 의하여 전기적으로 연결되고, 상기 제2 영역(152)과 상기 제2 단자(162)가 상기 제2 도전성 와이어(172)에 의하여 전기적으로 연결될 수 있다. 2, the first region 151 and the second region 152 of the electrode pad 150 are electrically connected to the diffusion portion 140. In the semiconductor device package 100 according to the embodiment, As shown in FIG. The first region 151 and the first terminal 161 are electrically connected by the first conductive wire 171 and the second region 152 and the second terminal 162 May be electrically connected to each other by the second conductive wire 172.

이에 따라, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)이 상기 확산부(140)의 상부 면에서 서로 마주보는 변에 배치되므로, 상기 확산부(140)의 적어도 하나의 변이 상기 하우징(130)으로부터 들 뜨는 경우에도, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 것을 빠르게 정확하게 검출할 수 있게 된다.The first region 151 and the second region 152 of the electrode pad 150 are opposed to each other on the upper surface of the diffusion portion 140. In the semiconductor device package 100 according to the embodiment, It is possible to quickly and accurately detect that the diffusion unit 140 is detached from the housing 130 even when at least one side of the diffusion unit 140 swells from the housing 130 .

한편, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140)에 배치된 상기 전극패드(150)의 배치 위치는 다양하게 변형되어 선택될 수 있다.According to the semiconductor device package 100 of the embodiment, the electrode pads 150 disposed in the diffusion part 140 can be arranged in various positions.

도 7은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 다른 형상을 나타낸 도면이다. 도 7을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 6을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.7 is a view showing another shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention. Referring to FIG. 7, in explaining the semiconductor device package according to the embodiment, descriptions overlapping with those described with reference to FIGS. 1 to 6 may be omitted.

실시 예에 따른 반도체 소자 패키지(100)는, 도 7에 도시된 바와 같이, 상기 확산부(140) 위에 배치된 전극패드(150)를 포함할 수 있다.The semiconductor device package 100 according to the embodiment may include an electrode pad 150 disposed on the diffusion portion 140 as shown in FIG.

상기 전극패드(150)는 상기 확산부(140)의 상부 면 위에 배치될 수 있다. 예로서, 상기 전극패드(150)는 상기 확산부(140)의 상부 면 둘레에 배치될 수 있다. 상기 전극패드(150)는 상기 확산부(140)의 상부 면 외곽 영역에 배치될 수 있다. The electrode pad 150 may be disposed on the upper surface of the diffusion unit 140. For example, the electrode pad 150 may be disposed around the upper surface of the diffusion portion 140. The electrode pad 150 may be disposed on the outer surface of the upper surface of the diffusion part 140.

상기 전극패드(150)는 서로 이격되어 배치된 제1 영역(151)과 제2 영역(152)을 포함할 수 있다. 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 전기적으로 연결되어 제공될 수 있다.The electrode pad 150 may include a first region 151 and a second region 152 that are spaced apart from each other. The first region 151 and the second region 152 of the electrode pad 150 may be electrically connected to each other.

예로서, 도 7에 도시된 바와 같이, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 서로 마주보는 대각선 영역에 배치될 수 있다. 상기 전극패드(150)는 상기 확산부(140)의 상부 면을 기준으로 제1 모서리에 제공된 상기 제1 영역(151)을 포함할 수 있다. 또한, 상기 전극패드(150)는 상기 확산부(140)의 상부 면을 기준으로 상기 제1 모서리를 마주보는 제3 모서리에 제공된 상기 제2 영역(152)을 포함할 수 있다.For example, as shown in FIG. 7, the first region 151 and the second region 152 of the electrode pad 150 may be arranged in a diagonal region facing each other. The electrode pad 150 may include the first region 151 provided at the first corner with respect to the upper surface of the diffusion portion 140. The electrode pad 150 may include the second region 152 provided at a third corner facing the first corner with respect to the upper surface of the diffusion portion 140.

실시 예에 의하면, 상기 제1 영역(151)은 b1의 폭으로 제공될 수 있다. 또한, 상기 제2 영역(152)도 상기 제1 영역(151)의 크기에 준하여 제공될 수 있다. 또한, 상기 제1 영역(151)이 배치된 제1 모서리와 상기 제2 영역(152)이 배치된 제3 모서리 사이에 배치된 제2 모서리 및 제4 모서리에도 상기 제1 영역(151)의 크기에 준하여 상기 전극패드(150)가 배치될 수 있다.According to the embodiment, the first area 151 may be provided with a width of b1. Also, the second region 152 may be provided according to the size of the first region 151. The first and second regions 151 and 152 may be disposed such that the first and second regions 151 and 152 are disposed in the first and second regions 151 and 152, The electrode pad 150 may be disposed.

그리고, 상기 각 모서리 영역을 연결하는 변에 배치된 전극패드(150)는 b2의 폭으로 제공될 수 있다. 예로서, 상기 b2의 폭은 상기 b1의 폭에 비해 작게 제공될 수 있다. The electrode pads 150 disposed on the sides connecting the corner areas may be provided with a width b2. By way of example, the width of b2 may be provided smaller than the width of b1.

상기 b1, b2의 폭은 상기 전극패드(150)의 각 영역 간의 저항이 무시될 정도의 값을 갖도록 크게 선택될 수 있다. 또한, 상기 b1, b2의 폭은, 상기 반도체 소자(120)로부터 제공되는 빛이 외부로 제공되는 빔 화각에 영향을 주지 않을 정도의 값을 갖도록 작게 선택될 수 있다. The widths b1 and b2 may be selected to have a value such that the resistance between the respective regions of the electrode pad 150 is negligible. The widths b1 and b2 may be selected so as to have a value such that the light provided from the semiconductor device 120 does not affect the angle of view of the beam provided to the outside.

이러한 점을 고려하여, 상기 b1 및 상기 b2는 수백 마이크로 미터의 크기로 제공될 수 있다. 예로서, 상기 b1은 600 마이크로 미터 이하로 제공될 수 있고, 상기 b2는 100 마이크로 미터 이상으로 제공될 수 있다.In view of this, the b1 and the b2 may be provided in a size of several hundred micrometers. By way of example, the b1 may be provided at 600 micrometers or less, and the b2 may be provided at 100 micrometers or more.

또한, 실시 예에 의하면, 상기 b1의 폭은 제1 도전성 와이어(171)와 제2 도전성 와이어(172)가 본딩될 수 있을 정도의 크기로 선택될 수 있다. 상기 전극패드(150)의 제1 영역(151)에는 복수의 지점(151a, 151b)에 연결 배선이 연결될 수 있다. 또한, 상기 전극패드(150)의 제2 영역(152)에는 복수의 지점(152a, 152b)에 연결 배선이 연결될 수 있다.In addition, according to the embodiment, the width of b1 may be selected to be large enough that the first conductive wire 171 and the second conductive wire 172 can be bonded. A connection wire may be connected to the plurality of points 151a and 151b in the first region 151 of the electrode pad 150. In addition, a connection wiring may be connected to the plurality of points 152a and 152b in the second region 152 of the electrode pad 150.

실시 예에 의하면, 상기 전극패드(150)는 단일층으로 제공될 수도 있으며, 복수의 층으로 제공될 수도 있다. 예로서, 상기 전극패드(150)는 Cr, Ni, Au, Ti, Pt를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 또한, 상기 전극패드(150)는 예로서, Cr/Ni/Au, Ti/Pt/Au, Ti/Au로 제공될 수도 있다.According to the embodiment, the electrode pad 150 may be provided as a single layer or as a plurality of layers. For example, the electrode pad 150 may include at least one material selected from the group consisting of Cr, Ni, Au, Ti, and Pt, or an alloy thereof. The electrode pad 150 may be formed of, for example, Cr / Ni / Au, Ti / Pt / Au, or Ti / Au.

한편, 도 7을 참조하여 설명된 실시 예에서는, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)이 상기 확산부(140)의 상부 면을 기준으로 서로 마주보는 대각선 방향의 모서리에 배치된 경우를 기준으로 설명되었다. 그러나, 다른 실시 예에 의하면, 상기 전극패드(150)에서 연결 배선이 본딩되는 영역은 상기 확산부(140)의 상부 면을 기준으로 4 개의 모서리 중에서 적어도 2 개의 모서리 영역에 배치될 수도 있다.7, the first region 151 and the second region 152 of the electrode pad 150 are arranged on the upper surface of the diffusion portion 140, In the direction of the arrow. However, according to another embodiment, the region where the connection wiring is bonded in the electrode pad 150 may be disposed in at least two corner regions of four corners with respect to the upper surface of the diffusion portion 140.

또한, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140)에 배치된 상기 전극패드(150)의 배치 위치는 도 8에 도시된 바와 같이 변형되어 제공될 수 있다.In addition, according to the semiconductor device package 100 according to the embodiment, the arrangement position of the electrode pads 150 arranged in the diffusion part 140 can be modified as shown in FIG.

도 8은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 전극패드의 또 다른 형상을 나타낸 도면이다. 도 8을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 7을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.8 is a view showing another shape of an electrode pad applied to a semiconductor device package according to an embodiment of the present invention. Referring to FIG. 8, in describing the semiconductor device package according to the embodiment, description overlapping with those described with reference to FIGS. 1 to 7 may be omitted.

실시 예에 따른 반도체 소자 패키지(100)는, 도 8에 도시된 바와 같이, 상기 확산부(140) 위에 배치된 전극패드(150)를 포함할 수 있다.The semiconductor device package 100 according to the embodiment may include an electrode pad 150 disposed on the diffusion portion 140 as shown in FIG.

상기 전극패드(150)는 상기 확산부(140)의 상부 면 위에 배치될 수 있다. 예로서, 상기 전극패드(150)는 상기 확산부(140)의 상부 면 외곽 영역에 배치될 수 있다. The electrode pad 150 may be disposed on the upper surface of the diffusion unit 140. For example, the electrode pad 150 may be disposed on the outer surface of the upper surface of the diffusion part 140.

상기 전극패드(150)는 서로 이격되어 배치된 제1 영역(151)과 제2 영역(152)을 포함할 수 있다. 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 전기적으로 연결되어 제공될 수 있다.The electrode pad 150 may include a first region 151 and a second region 152 that are spaced apart from each other. The first region 151 and the second region 152 of the electrode pad 150 may be electrically connected to each other.

예로서, 도 8에 도시된 바와 같이, 상기 전극패드(150)의 제1 영역(151)과 제2 영역(152)은 상기 확산부(140)의 상부 면을 기준으로 하나의 변에 제공될 수 있다. 상기 전극패드(150)는 c1의 폭으로 제공될 수 있다. 예로서, 상기 c1의 폭은 수백 마이크로 미터로 제공될 수 있다. 8, the first region 151 and the second region 152 of the electrode pad 150 are provided on one side with respect to the upper surface of the diffusion portion 140 . The electrode pad 150 may be provided with a width c1. By way of example, the width of c1 may be provided by several hundred micrometers.

상기 c1의 폭은 상기 전극패드(150)의 각 영역 간의 저항이 무시될 정도의 값을 갖도록 크게 선택될 수 있다. 또한, 상기 c1의 폭은, 상기 반도체 소자(120)로부터 제공되는 빛이 외부로 제공되는 빔 화각에 영향을 주지 않을 정도의 값을 갖도록 작게 선택될 수 있다. The width c1 may be selected so that the resistance between the respective regions of the electrode pad 150 is negligible. The width of c1 may be selected so as to have a value such that the light provided from the semiconductor device 120 does not affect the angle of view of the beam provided to the outside.

이러한 점을 고려하여, 상기 c1의 폭은 예로서 100 마이크로 미터 이상으로 제공될 수 있다. 또한, 상기 c1의 폭은 예로서 600 마이크로 미터 이하로 제공될 수 있다. In view of this, the width of c1 may be provided as 100 micrometers or more, for example. Also, the width of c1 may be provided to 600 micrometers or less, for example.

또한, 실시 예에 의하면, 상기 c1의 폭은 제1 도전성 와이어(171)와 제2 도전성 와이어(172)가 본딩될 수 있을 정도의 크기로 선택될 수 있다. 상기 전극패드(150)의 제1 영역(151)에는 복수의 지점(151a, 151b)에 연결 배선이 연결될 수 있다. 또한, 상기 전극패드(150)의 제2 영역(152)에는 복수의 지점(152a, 152b)에 연결 배선이 연결될 수 있다.In addition, according to the embodiment, the width of the c1 may be selected to a size such that the first conductive wire 171 and the second conductive wire 172 can be bonded. A connection wire may be connected to the plurality of points 151a and 151b in the first region 151 of the electrode pad 150. In addition, a connection wiring may be connected to the plurality of points 152a and 152b in the second region 152 of the electrode pad 150.

한편, 도 9는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 도면이다.9 is a view showing another example of a semiconductor device package according to an embodiment of the present invention.

도 9를 참조하여 실시 예에 따른 반도체 소자 패키지의 다른 예를 설명함에 있어, 도 1 내지 도 8을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Referring to FIG. 9, in explaining another example of the semiconductor device package according to the embodiment, descriptions overlapping with those described with reference to FIGS. 1 to 8 may be omitted.

실시 예에 따른 반도체 소자 패키지(100)는, 도 9에 도시된 바와 같이, 기판(110), 반도체 소자(120), 하우징(130), 확산부(140)를 포함할 수 있다.The semiconductor device package 100 according to the embodiment may include a substrate 110, a semiconductor device 120, a housing 130, and a diffusion portion 140 as shown in FIG.

상기 기판(110) 위에 상기 반도체 소자(120)가 배치될 수 있다. 상기 하우징(130)은 상기 기판(110) 위에 배치될 수 있으며, 상기 반도체 소자(120) 둘레에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130) 위에 배치될 수 있다.The semiconductor device 120 may be disposed on the substrate 110. The housing 130 may be disposed on the substrate 110 and may be disposed around the semiconductor device 120. The diffusion unit 140 may be disposed on the housing 130.

한편, 상기 확산부(140)와 상기 하우징(130)이 접착층에 의하여 안정적으로 고정될 수 있지만, 반도체 소자 패키지의 장시간 사용 또는 진동 등의 극한 환경에서 상기 확산부(140)가 상기 하우징(130)으로부터 분리될 수 있는 가능성도 제기될 수 있다. 이때, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 경우, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 상기 확산부(140)를 경유하지 않고 외부로 직접 조사될 수 있게 된다.The diffusion part 140 may be fixed to the housing 130 in an extreme environment such as a long time of use or vibration of the semiconductor device package. However, the diffusion part 140 and the housing 130 may be stably fixed by the adhesive layer. Lt; RTI ID = 0.0 > a < / RTI > At this time, when the diffusion unit 140 is detached from the housing 130, strong light emitted from the semiconductor device 120 can be directly irradiated to the outside without passing through the diffusion unit 140.

그런데, 실시 예에 따른 반도체 소자 패키지가 사람의 움직임을 검출하는데 사용되는 경우, 상기 확산부(140)를 경유하지 않은 강한 빛이 사람의 눈에 직접 조사될 수 있다. 예로서, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람의 눈에 직접 조사되는 경우, 사람이 실명될 수 있는 위험성이 있다.However, when the semiconductor device package according to the embodiment is used to detect human motion, strong light without passing through the diffusion portion 140 can be directly irradiated to a human eye. For example, when strong light emitted from the semiconductor device 120 is directly irradiated to human eyes, there is a risk that a person may be blinded.

따라서, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되지 않도록 할 수 있는 확실한 방안에 대한 연구가 진행되고 있다. 또한, 극한 환경에서는, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 경우가 발생될 수 있다는 확률적인 가정 하에, 상기 반도체 소자(120)로부터 방출되는 강한 빛에 의하여 사람이 다치지 않을 수 있는 안정적인 방안의 제공이 요청된다.Therefore, research is being conducted on a reliable method of preventing the diffusion unit 140 from being separated from the housing 130. In the extreme environment, under the probabilistic assumption that the diffusion portion 140 may be separated from the housing 130, a strong light emitted from the semiconductor element 120 may not hurt a person It is required to provide a stable solution that can be

실시 예에 따른 반도체 소자 패키지(100)는 전기적인 신호를 이용하여 상기 확산부(140)와 상기 하우징(130)의 분리 여부를 검출할 수 있는 방안을 제시한다. 실시 예에 의하면, 물리적인 검출 방법이 아닌 전기적인 신호를 이용한 검출 방법을 제시함으로써 상기 확산부(140)의 이탈을 빠르게 검출하고, 그에 따른 후속 조치를 빠르게 처리할 수 있는 장점이 있다.The semiconductor device package 100 according to the embodiment provides a method of detecting whether or not the diffusion unit 140 and the housing 130 are separated using an electrical signal. According to the embodiment, a detection method using an electrical signal instead of a physical detection method is provided, so that the deviation of the diffusion unit 140 can be detected quickly, and subsequent follow-up measures can be quickly processed.

즉, 실시 예에 따른 반도체 소자 패키지에 의하면, 전기적 신호를 이용하여 상기 확산부(140)의 이탈을 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 차단할 수 있다. 이에 따라, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 것을 실시간으로 검출할 수 있으며, 상기 반도체 소자(120)의 제어를 통하여 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람에게 직접 조사되는 것을 원천적으로 방지할 수 있게 된다.That is, according to the semiconductor device package according to the embodiment, the deviation of the diffusion portion 140 can be detected using an electrical signal, and the driving voltage applied to the semiconductor device 120 can be cut off. Accordingly, it is possible to detect in real time that the diffusion unit 140 is detached from the housing 130, and strong light emitted from the semiconductor device 120 through the control of the semiconductor device 120 can be detected It is possible to prevent the direct inspection from occurring.

실시 예에 따른 반도체 소자 패키지(100)는 전극패드(150)를 포함할 수 있다. 실시 예에 따른 전극패드(150)는 도 2, 도 6, 도 7을 참조하여 설명된 내용과 유사하게 상기 확산부(140) 위에 배치될 수 있다.The semiconductor device package 100 according to the embodiment may include an electrode pad 150. The electrode pad 150 according to the embodiment may be disposed on the diffusion portion 140 similar to that described with reference to FIGS. 2, 6, and 7.

또한, 실시 예에 따른 반도체 소자 패키지(100)는 회로기판(160)을 포함할 수 있다.In addition, the semiconductor device package 100 according to the embodiment may include a circuit board 160.

상기 회로기판(160)은 상기 기판(110) 아래에 배치될 수 있다. 상기 기판(110)은 상기 회로기판(160)에 의하여 지지될 수 있다. 상기 회로기판(160)은 상기 반도체 소자(120)에 구동 전원을 제공할 수 있다. 상기 회로기판(160)은 상기 전극패드(150)와 전기적으로 연결될 수 있다.The circuit board 160 may be disposed under the substrate 110. The substrate 110 may be supported by the circuit board 160. The circuit board 160 may provide driving power to the semiconductor device 120. The circuit board 160 may be electrically connected to the electrode pad 150.

상기 회로기판(160)은 제1 단자(161)와 제2 단자(162)를 포함할 수 있다.The circuit board 160 may include a first terminal 161 and a second terminal 162.

상기 제1 단자(161)는 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제1 단자(161)는 상기 전극패드(150)의 제1 영역(151)과 전기적으로 연결될 수 있다.The first terminal 161 may be electrically connected to the electrode pad 150. For example, the first terminal 161 may be electrically connected to the first region 151 of the electrode pad 150.

상기 제2 단자(162)는 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제2 단자(162)는 상기 전극패드(150)의 제2 영역(152)과 전기적으로 연결될 수 있다.The second terminal 162 may be electrically connected to the electrode pad 150. For example, the second terminal 162 may be electrically connected to the second region 152 of the electrode pad 150.

상기 제1 단자(161)와 상기 제2 단자(162)는 도전성 클립에 의하여 상기 전극패드(150)와 전기적으로 연결될 수 있다. 예로서, 상기 제1 단자(161)와 상기 제2 단자(162)는 클립 본딩(clip bonding) 방식에 의하여 상기 전극패드(150)와 전기적으로 연결될 수 있다.The first terminal 161 and the second terminal 162 may be electrically connected to the electrode pad 150 by a conductive clip. For example, the first terminal 161 and the second terminal 162 may be electrically connected to the electrode pad 150 by a clip bonding method.

상기 전극패드(150)의 상기 제1 영역(151)과 상기 제1 단자(161)는 제1 도전성 클립(271)에 의하여 전기적으로 연결될 수 있다. 또한, 상기 전극패드(150)의 상기 제2 영역(152)과 상기 제2 단자(162)는 제2 도전성 클립(272)에 의하여 전기적으로 연결될 수 있다.The first region 151 of the electrode pad 150 and the first terminal 161 may be electrically connected by a first conductive clip 271. The second region 152 of the electrode pad 150 and the second terminal 162 may be electrically connected by a second conductive clip 272.

실시 예에 의하면, 상기 전극패드(150)의 상기 제1 영역(151)과 상기 제1 도전성 클립(271) 사이에 제1 본딩층(273)이 배치될 수 있다. 상기 제1 영역(151)의 상부 면과 상기 제1 도전성 클립(271)의 제1 영역의 하부 면 사이에 상기 제1 본딩층(273)이 배치될 수 있다.The first bonding layer 273 may be disposed between the first region 151 of the electrode pad 150 and the first conductive clip 271. The first bonding layer 273 may be disposed between the upper surface of the first region 151 and the lower surface of the first region of the first conductive clip 271.

또한, 상기 제1 단자(161)와 상기 제1 도전성 클립(271) 사이에 제2 본딩층(274)이 배치될 수 있다. 상기 제1 단자(161)의 상부 면과 상기 제1 도전성 클립(271)의 제2 영역의 하부 면 사이에 상기 제2 본딩층(274)이 배치될 수 있다.A second bonding layer 274 may be disposed between the first terminal 161 and the first conductive clip 271. The second bonding layer 274 may be disposed between the upper surface of the first terminal 161 and the lower surface of the second region of the first conductive clip 271.

실시 예에 의하면, 상기 전극패드(150)의 상기 제2 영역(152)과 상기 제2 도전성 클립(272) 사이에 제3 본딩층(275)이 배치될 수 있다. 상기 제2 영역(152)의 상부 면과 상기 제2 도전성 클립(272)의 제1 영역의 하부 면 사이에 상기 제3 본딩층(275)이 배치될 수 있다.A third bonding layer 275 may be disposed between the second region 152 of the electrode pad 150 and the second conductive clip 272. [ The third bonding layer 275 may be disposed between the upper surface of the second region 152 and the lower surface of the first region of the second conductive clip 272.

또한, 상기 제2 단자(162)와 상기 제2 도전성 클립(272) 사이에 제4 본딩층(276)이 배치될 수 있다. 상기 제2 단자(162)의 상부 면과 상기 제2 도전성 클립(272)의 제2 영역의 하부 면 사이에 상기 제4 본딩층(276)이 배치될 수 있다.A fourth bonding layer 276 may be disposed between the second terminal 162 and the second conductive clip 272. The fourth bonding layer 276 may be disposed between the upper surface of the second terminal 162 and the lower surface of the second region of the second conductive clip 272.

클립 본딩 방식에 의하면, 상기 제1 도전성 클립(271)이 초음파 웰딩에 의해 상기 제1 본딩층(273)과 상기 제2 본딩층(274)에 직접 본딩될 수 있다. 초음파 웰딩은 전기적 에너지가 진동자를 통하여 기계적인 에너지로 변환된 후 혼(horn)을 통해 접합 대상물에 전달되고, 이때, 접합면에서 순간적인 마찰열이 발생됨에 따라 접합면의 용해가 일어나면서 접착이 수행되는 접합 방법이다.According to the clip bonding method, the first conductive clip 271 can be directly bonded to the first bonding layer 273 and the second bonding layer 274 by ultrasonic welding. In ultrasonic welding, electrical energy is converted into mechanical energy through a vibrator and then transferred to a bonding object through a horn. At this time, instantaneous frictional heat is generated at the bonding surface, so that the bonding surface dissolves, .

상기 제1 본딩층(273), 상기 제2 본딩층(274), 상기 제3 본딩층(275), 상기 제4 본딩층(276)은 예로서 Cu, Al, Sn을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금으로 제공될 수 있다. 상기 제1 본딩층(273), 상기 제2 본딩층(274), 상기 제3 본딩층(275), 상기 제4 본딩층(276)은 수 마이크로 미터의 두께로 제공될 수 있다. 예로서, 상기 제1 본딩층(273), 상기 제2 본딩층(274), 상기 제3 본딩층(275), 상기 제4 본딩층(276)은 5 마이크로 미터 내지 50 마이크로 미터로 제공될 수 있다.The first bonding layer 273, the second bonding layer 274, the third bonding layer 275 and the fourth bonding layer 276 may be at least one selected from the group consisting of Cu, Al, and Sn, May be provided as a single material or an alloy thereof. The first bonding layer 273, the second bonding layer 274, the third bonding layer 275 and the fourth bonding layer 276 may be provided to a thickness of several micrometers. For example, the first bonding layer 273, the second bonding layer 274, the third bonding layer 275, and the fourth bonding layer 276 may be provided at 5 micrometers to 50 micrometers have.

실시 예에 따른 반도체 소자 패키지에 적용된 상기 하우징(130)은 가로 길이, 세로 길이, 두께가 모두 수 밀리 미터인 작은 체적으로 형성될 수 있다. 예로서, 상기 하우징(130)의 가로 길이 및 세로 길이가 각각 3 밀리미터 내지 4 밀리미터로 형성될 수 있으며, 전체 두께는 1 밀리미터 내지 2 밀리미터로 형성될 수 있다.The housing 130 applied to the semiconductor device package according to the embodiment may be formed in a small volume having a width, a length, and a thickness of several millimeters. For example, the width and length of the housing 130 may be 3 mm to 4 mm, respectively, and the overall thickness may be 1 mm to 2 mm.

이와 같이, 상기 전극패드(150)와 상기 제1 단자(161) 또는 제2 단자(162)와의 거리는 1 밀리미터 이상이 될 수 있다. 따라서, 일반적으로 적용될 수 있는 볼 본딩(ball bonding) 방식에 의하여 연결 배선을 형성하는 경우에는 본딩의 안정성이 떨어질 수 있는 위험성이 있다. As described above, the distance between the electrode pad 150 and the first terminal 161 or the second terminal 162 may be 1 millimeter or more. Accordingly, there is a risk that stability of bonding may be deteriorated when a connection wiring is formed by a generally applicable ball bonding method.

그러나, 실시 예에 의한 반도체 소자 패키지에 의하면, 클립 본딩 방식을 적용함으로써 진동 및 내구성 등에서 강한 본딩력을 제공할 수 있게 된다. 따라서, 실시 예에 의하면, 상기 전극패드(150)와 상기 제1 단자(161) 사이에 안정적인 본딩력을 갖는 제1 도전성 클립(271)을 형성할 수 있게 된다. 또한, 상기 전극패드(150)와 상기 제2 단자(162) 사이에 안정적인 본딩력을 갖는 제2 도전성 클립(272)을 형성할 수 있게 된다.However, according to the semiconductor device package according to the embodiment, by applying the clip bonding method, a strong bonding force can be provided in terms of vibration and durability. Therefore, according to the embodiment, the first conductive clip 271 having a stable bonding force can be formed between the electrode pad 150 and the first terminal 161. In addition, a second conductive clip 272 having a stable bonding force can be formed between the electrode pad 150 and the second terminal 162.

한편, 실시 예에 의하면, 상기 회로기판(160)은 상기 확산부(140) 위에 제공된 상기 전극패드(150)와 전기적으로 연결되고, 상기 확산부(140)의 분리 여부를 검출할 수 있다. 상기 회로기판(160)은 상기 전극패드(150)와 전기적으로 연결될 수 있으며, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 지의 여부를 검출할 수 있다.According to the embodiment, the circuit board 160 is electrically connected to the electrode pad 150 provided on the diffusion unit 140, and can detect whether or not the diffusion unit 140 is detached. The circuit board 160 may be electrically connected to the electrode pad 150 and may detect whether the diffusion unit 140 is detached from the housing 130.

상기 회로기판(160)은 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 지의 여부를 검출할 수 있는 검출회로를 포함할 수 있다. 상기 회로기판(160)은 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 지의 여부를 검출하고 상기 반도체 소자(120)에 제공되는 구동 전원의 공급을 제어할 수 있다.The circuit board 160 may include a detection circuit capable of detecting whether or not the diffusion unit 140 is separated from the housing 130. The circuit board 160 may detect whether the diffusion unit 140 is separated from the housing 130 and control supply of driving power provided to the semiconductor device 120.

실시 예에 의하면, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되는 것으로 검출되는 경우, 상기 회로기판(160)은 상기 반도체 소자(120)에 공급되는 구동 전원을 차단할 수 있다. 또한, 상기 확산부(140)가 상기 하우징(130) 위에 정상적으로 부착되어 있는 경우, 상기 회로기판(160)은 상기 반도체 소자(120)에 공급되는 구동 전원을 유지할 수 있다.According to the embodiment, when the diffusion unit 140 is detected to be separated from the housing 130, the circuit board 160 may cut off the driving power supplied to the semiconductor device 120. In addition, when the diffusion unit 140 is normally mounted on the housing 130, the circuit board 160 can maintain the driving power supplied to the semiconductor device 120.

실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140) 위에 배치된 상기 전극패드(150)의 제1 영역(151)과 상기 회로기판(160)에 배치된 상기 제1 단자(161)가 상기 제1 도전성 클립(271)에 의하여 전기적으로 연결되어 있다. 또한, 상기 확산부(140) 위에 배치된 상기 전극패드(150)의 제2 영역(152)과 상기 회로기판(160)에 배치된 상기 제2 단자(162)가 상기 제2 도전성 클립(272)에 의하여 전기적으로 연결되어 있다.The first region 151 of the electrode pad 150 disposed on the diffusion portion 140 and the first region 151 of the circuit board 160 disposed on the diffusion region 140 161 are electrically connected to each other by the first conductive clip 271. The second region 152 of the electrode pad 150 and the second terminal 162 disposed on the circuit board 160 disposed on the diffusion portion 140 are electrically connected to the second conductive clip 272, As shown in Fig.

이때, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되어 이탈되는 경우, 상기 제1 도전성 클립(271)과 상기 제2 도전성 클립(272) 중에서 적어도 하나가 끊어지게 된다. 따라서, 실시 예에 따른 반도체 소자 패키지(100)에서는, 상기 확산부(140)와 상기 하우징(130) 간의 분리 여부를 검출하는 방안으로서, 상기 제1 도전성 클립(271)과 상기 제2 도전성 클립(272)의 단락 여부를 검출할 수 있는 단락 검출회로를 적용하는 방안을 제안한다.At this time, at least one of the first conductive clip 271 and the second conductive clip 272 is broken when the diffusion unit 140 is detached from the housing 130. Therefore, in the semiconductor device package 100 according to the embodiment, as a method for detecting whether or not the diffusion part 140 and the housing 130 are separated from each other, the first conductive clip 271 and the second conductive clip 272) of a short-circuit detection circuit.

실시 예에 따른 반도체 소자 패키지(100)에 의하면, 도 6을 참조하여 설명된 단락 검출회로가 유사하게 적용될 수 있다. 따라서, 여기에서는 실시 예에 따른 단락 검출회로의 구체적인 설명을 생략하기로 한다.According to the semiconductor device package 100 according to the embodiment, the short detection circuit described with reference to Fig. 6 can be similarly applied. Therefore, a detailed description of the short detection circuit according to the embodiment will be omitted here.

이와 같이 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 전기적 신호를 이용하여 상기 확산부(140)의 분리 여부를 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 차단할 수 있다. 이에 따라, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 확산부(140)가 상기 하우징(130)으로부터 이탈되는 것을 실시간으로 검출하고, 상기 반도체 소자(120)에 인가되는 구동 전압을 실시간으로 제어할 수 있으므로, 상기 반도체 소자(120)로부터 방출되는 강한 빛이 사람에게 직접 조사되는 것을 원천적으로 방지할 수 있게 된다.According to the semiconductor device package 100 of this embodiment, it is possible to detect whether or not the diffusion portion 140 is separated by using an electrical signal, and cut off the driving voltage applied to the semiconductor device 120. Accordingly, in the semiconductor device package 100 according to the embodiment, it is detected in real time that the diffusion unit 140 is separated from the housing 130, and the driving voltage applied to the semiconductor device 120 is detected in real time The strong light emitted from the semiconductor device 120 can be prevented from being directly irradiated to a person.

또한, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 제1 도전성 클립(271)과 상기 제2 도전성 클립(272)이 복수로 배치되도록 할 수 있다. 이에 따라, 상기 확산부(140)가 상기 하우징(130)으로부터 분리되어 이탈되지 않았으나, 다른 외부 환경에 의하여 상기 제1 도전성 클립(271)의 일부가 단락되거나 또는 상기 제2 도전성 클립(272)의 일부가 단락되는 경우에도 전류가 정상적으로 흐를 수 있게 된다. In addition, according to the semiconductor device package 100 according to the embodiment, a plurality of the first conductive clip 271 and the second conductive clip 272 can be arranged. The diffusion portion 140 is separated from the housing 130 and is not separated from the housing 130 but a part of the first conductive clip 271 is short-circuited due to another external environment or a portion of the second conductive clip 272 is short- Even if a part is short-circuited, the current can flow normally.

이와 같이, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 외부 환경에 의하여 일부 연결 배선이 단락되는 경우에도 상기 반도체 소자(120)가 정상적으로 구동될 수 있게 된다. 이에 따라, 실시 예에 의하면, 외부 환경에 의하여 일부 연결 배선이 단락되는 경우에 상기 확산부(140)가 상기 하우징(130)으로부터 이탈된 것으로 판단되는 오류 발생을 방지할 수 있게 된다.As described above, according to the semiconductor device package 100 according to the embodiment, the semiconductor device 120 can be normally driven even when some connection wirings are short-circuited due to the external environment. Accordingly, according to the embodiment, it is possible to prevent the occurrence of an error that the diffusion unit 140 is determined to be detached from the housing 130 when some connection wiring is short-circuited due to the external environment.

한편, 도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지의 또 다른 예를 나타낸 도면이다.10 is a view showing another example of the semiconductor device package according to the embodiment of the present invention.

도 10을 참조하여 실시 예에 따른 반도체 소자 패키지(100)를 설명함에 있어, 도 1 내지 도 9를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Referring to FIG. 10, in the description of the semiconductor device package 100 according to the embodiment, descriptions overlapping with those described with reference to FIGS. 1 to 9 may be omitted.

실시 예에 따른 반도체 소자 패키지(100)는, 도 10에 도시된 바와 같이, 기판(110), 하우징(130), 확산부(140), 전극패드(150)를 포함할 수 있다. The semiconductor device package 100 according to the embodiment may include a substrate 110, a housing 130, a diffusion portion 140, and an electrode pad 150, as shown in FIG.

한편, 실시 예에 따른 반도체 소자 패키지(100)의 차이점을 중심으로 설명하기 위하여 도 10에는 반도체 소자(120)와 회로기판(160)이 도시되지 아니 하였으나, 상기 반도체 소자(120)와 상기 회로기판(160)은 도 1 내지 도 9를 참조하여 설명된 사항과 유사하게 적용될 수 있다.Although the semiconductor device 120 and the circuit board 160 are not shown in FIG. 10 in order to explain the differences of the semiconductor device package 100 according to the embodiment, (160) may be applied similar to that described with reference to Figs.

실시 예에 의하면, 상기 하우징(130)의 상부 영역에 단차가 제공될 수 있다. 예컨대, 상기 하우징(130)의 상부 영역에 S1의 폭과 h의 두께로 제공된 리세스 영역이 제공될 수 있다. 예로서, 상기 S1의 폭과 상기 h의 두께는 수백 마이크로 미터로 제공될 수 있다.According to the embodiment, a step may be provided in the upper region of the housing 130. For example, a recess region provided in the upper region of the housing 130 with a width of S1 and a thickness of h may be provided. By way of example, the width of S1 and the thickness of h may be provided by hundreds of micrometers.

그리고, 상기 리세스 영역에 상기 확산부(140)가 배치될 수 있다. 상기 하우징(130)의 상부에 제공된 상기 리세스 영역에 의하여 상기 확산부(140)가 지지될 수 있다.The diffusion portion 140 may be disposed in the recess region. The diffusion portion 140 may be supported by the recessed portion provided on the upper portion of the housing 130.

또한, 상기 리세스 영역에서 상기 하우징(130)과 상기 확산부(140) 사이에 접착층이 제공될 수 있다. 예로서, 상기 접착층은 상기 리세스 영역에서 상기 확산부(140)의 하부 면과 측면에 제공될 수 있다. In addition, an adhesive layer may be provided between the housing 130 and the diffusion part 140 in the recessed area. For example, the adhesive layer may be provided on the lower surface and the side surface of the diffusion portion 140 in the recessed region.

실시 예에 의하면, 상기 하우징(130)과 상기 확산부(140)의 결합 과정에서, 상기 확산부(140)의 측면과 상기 하우징(130) 사이에 제공된 접착층이 상기 확산부(140)의 상부 면으로 넘치는 경우가 발생될 수 있다. 상기 접착층이 상기 확산부(140)의 상부 면으로 넘치는 경우, 상기 접착층이 상기 전극패드(150) 위에 까지 제공될 수도 있다.The adhesive layer provided between the side surface of the diffusion part 140 and the housing 130 may protrude from the upper surface of the diffusion part 140 in the process of combining the housing 130 and the diffusion part 140. [ May be overflowed. When the adhesive layer overflows the upper surface of the diffusion portion 140, the adhesive layer may be provided up to the electrode pad 150. [

한편, 상기 전극패드(150) 위에 까지 상기 접착층이 덮이게 되면, 도 1 내지 도 9를 참조하여 설명된 연결 배선이 상기 전극패드(150)에 본딩되는 과정에서 와이어 필링(wire peeling)이 발생될 수 있다. Meanwhile, when the adhesive layer is coated on the electrode pad 150, wire peeling occurs in the process of bonding the connection wiring to the electrode pad 150 described with reference to FIGS. 1 to 9 .

이러한 점을 고려하여, 실시 예에 따른 반도체 소자 패키지(100)에 의하면, 도 10에 도시된 바와 같이, 상기 전극패드(150)가 상기 확산부(140)의 측면으로부터 S2의 거리만큼 이격되어 배치되도록 할 수 있다. 이에 따라, 상기 하우징(130)과 상기 확산부(140)의 측면 사이에 제공된 접착층이 상기 확산부(140)의 상부 면으로 넘치는 경우에도, 상기 전극패드(150)의 상부 면에 접착층이 덮이는 것을 방지할 수 있게 된다. 또한, 상기 전극패드(150)의 상부 면에 연결배선이 안정적으로 본딩될 수 있게 된다.10, the electrode pad 150 may be spaced apart from the side surface of the diffusion portion 140 by a distance of S2, as shown in FIG. 10, according to the semiconductor device package 100 according to the embodiment. . Even if the adhesive layer provided between the housing 130 and the side surface of the diffusion portion 140 overflows the upper surface of the diffusion portion 140, the adhesive layer is covered on the upper surface of the electrode pad 150 . In addition, the connection wiring can be stably bonded to the upper surface of the electrode pad 150.

예로서, 상기 S2의 거리는 상기 S1의 폭에 대응되는 값을 가질 수 있다. 상기 S2는 수백 마이크로 미터의 길이로 제공될 수 있다. 예로서, 상기 S2는 400 마이크로 미터로 설정될 수 있다. 실시 예에서, 400 마이크로 미터는 상기 하우징(130)과 상기 확산부(140)을 결합하기 위하여 접착층이 도포되는 S1의 폭에 대응되는 수치일 수 있다.By way of example, the distance of S2 may have a value corresponding to the width of S1. The S2 may be provided in a length of several hundred micrometers. By way of example, S2 may be set to 400 micrometers. In an embodiment, 400 micrometers may be a numerical value corresponding to the width of S1 to which the adhesive layer is applied to couple the housing 130 and the diffusion portion 140 together.

따라서, 실시 예에 의하면, 상기 전극패드(150)의 끝단이 상기 확산부(140)의 측면으로부터 상기 S2의 거리보다 더 크게 이격되도록 배치되도록 함으로써, 상기 전극패드(150)에 연결배선이 안정적으로 본딩될 수 있는 환경을 제공할 수 있다.Therefore, by arranging the end of the electrode pad 150 to be spaced apart from the side of the diffusion part 140 by a distance greater than the distance S2, the connection wiring can be stably It is possible to provide an environment that can be bonded.

한편, 이상에서 설명된 바와 같이 실시 예에 따른 반도체 소자 패키지는 수직 캐비티 표면 방출 레이저 반도체 소자(VCSEL)를 포함할 수 있다.Meanwhile, as described above, the semiconductor device package according to the embodiment may include a vertical cavity surface emitting laser semiconductor element (VCSEL).

수직 캐비티 표면 방출 레이저 반도체 소자는 전기신호를 광신호로 변환할 수 있다. 수직 캐비티 표면 방출 레이저 반도체 소자는 일반적인 측면 발광레이저(LD)와 다르게, 원형의 레이저 빔이 기판 표면에서 수직으로 방출될 수 있다. 따라서, 수직 캐비티 표면 방출 레이저 반도체 소자는 수광 소자나 광섬유 등에 연결이 쉬우며 2차원 배열이 용이하여 병렬신호처리가 가능한 장점이 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 소자의 소형화로 고밀도 집적이 가능하며, 전력소비가 작고, 제작공정이 간단하며, 내열성이 좋은 장점이 있다.Vertical cavity surface emitting laser semiconductor devices can convert electrical signals into optical signals. Vertical Cavity Surface Emitting Laser semiconductor devices, unlike conventional side emitting lasers (LD), can emit a circular laser beam vertically at the substrate surface. Accordingly, the vertical cavity surface emitting laser semiconductor device is easy to connect to a light receiving element, an optical fiber, and the like, and has a merit that parallel signal processing can be performed because the two-dimensional array is easy. In addition, the vertical cavity surface emitting laser semiconductor device has advantages of miniaturization of devices and high density integration, low power consumption, simple manufacturing process, and good heat resistance.

수직 캐비티 표면 방출 레이저 반도체 소자의 응용 분야로는, 디지털 미디어 부문으로 레이저 프린터, 레이저 마우스, DVI, HDMI, 고속 PCB, 홈 네트워크 등에 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 자동차 내 멀티미디어 네트워크, 안전 센서 등의 자동자 분야에 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 Gigabit Ethernet, SAN, SONET, VSR 등의 정보통신분야에도 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 엔코더, 가스 센서 등의 센서 분야에도 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 혈당측정기, 피부 관리용 레이저 등의 의료 및 바이오 분야에도 응용될 수 있다.Application of vertical cavity surface emitting laser semiconductor devices can be applied to laser printer, laser mouse, DVI, HDMI, high speed PCB, home network and the like in digital media sector. In addition, the vertical cavity surface emitting laser semiconductor device can be applied to automotive fields such as multimedia networks and safety sensors in automobiles. Vertical cavity surface emitting laser semiconductor devices can also be applied to information communication fields such as Gigabit Ethernet, SAN, SONET and VSR. The vertical cavity surface emitting laser semiconductor device can also be applied to sensor fields such as encoders and gas sensors. In addition, the vertical cavity surface emitting laser semiconductor device can be applied to medical and biotechnological fields such as blood glucose meters and skin care lasers.

그러면, 도 11 및 도 12를 참조하여 실시 예에 따른 반도체 소자 패키지에 적용되는 반도체 소자의 예를 설명하기로 한다. 도 11은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 12는 도 11에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.An example of a semiconductor device applied to the semiconductor device package according to the embodiment will now be described with reference to FIGS. 11 and 12. FIG. FIG. 11 is a plan view showing a semiconductor device according to an embodiment of the present invention, and FIG. 12 is a sectional view taken along line E-E of the semiconductor device shown in FIG.

실시 예에 따른 반도체 소자(1100)는, 도 11 및 도 12에 도시된 바와 같이, 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다.The semiconductor device 1100 according to the embodiment may be a vertical cavity surface emitting laser (VCSEL) semiconductor device, as shown in Figs. 11 and 12. Fig.

실시 예에 따른 반도체 소자(1100)는, 발광구조물(1110), 제1 전극(1120), 제2 전극(1160)을 포함할 수 있다.The semiconductor device 1100 according to the embodiment may include the light emitting structure 1110, the first electrode 1120, and the second electrode 1160.

상기 제1 전극(1120)은 접착층(1121), 기판(1123), 제1 도전층(1125)을 포함할 수 있다.The first electrode 1120 may include an adhesive layer 1121, a substrate 1123, and a first conductive layer 1125.

상기 접착층(1121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(1121)은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.The adhesive layer 1121 may include a material capable of being subjected to a elliptic bonding. For example, the adhesive layer 1121 may include at least one of AuSn, NiSn, and InAu.

상기 기판(1123)은 전도성 기핀으로 제공될 수 있다. 상기 기판(1123)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다. 상기 기판(1123)은 다른 예로서, 전도성 시트로 제공될 수 있다. The substrate 1123 may be provided as a conductive pin. The substrate 1123 may include at least one of copper, gold, nickel, molybdenum, copper-tungsten, a carrier wafer such as Si, Ge, AlN, SiC, etc.). ≪ / RTI > As another example, the substrate 1123 may be provided as a conductive sheet.

한편, 상기 기판(1123)이 GaAs와 같은 적절한 캐리어 웨이퍼로 제공될 경우, 상기 기판(1123)에서 상기 발광구조물(110)이 성장될 수 있다. 이와 같은 경우에, 상기 접착층(1121)은 생략될 수 있다.On the other hand, when the substrate 1123 is provided as a suitable carrier wafer such as GaAs, the light emitting structure 110 may be grown on the substrate 1123. In such a case, the adhesive layer 1121 may be omitted.

상기 제1 도전층(1125)은 상기 기판(1123) 아래에 배치될 수 있다. 상기 제1 도전층(1125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 제공될 수 있다.The first conductive layer 1125 may be disposed under the substrate 1123. The first conductive layer 1125 may be selected from among Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Or may be provided in multiple layers.

상기 발광구조물(1110)은 제1 전극(1120) 상에 배치된 제1 반도체층(1111), 활성층(1113), 애퍼쳐층(1114), 제2 반도체층(1115)을 포함할 수 있다. 상기 발광구조물(1110)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 화합물 반도체층은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.The light emitting structure 1110 may include a first semiconductor layer 1111, an active layer 1113, an aperture layer 1114, and a second semiconductor layer 1115 disposed on the first electrode 1120. The light emitting structure 1110 may be grown as a plurality of compound semiconductor layers. The plurality of compound semiconductor layers may be formed using an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, MOCVD organic chemical vapor deposition) or the like.

상기 제1 반도체층(1111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 반도체층(1111)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 반도체층(1111)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 반도체층(1111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(1111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(Distributed Bragg Reflector)일 수 있다.The first semiconductor layer 1111 may be provided as at least one of Group III-V or Group II-VI compound semiconductors doped with a dopant of the first conductivity type. For example, the first semiconductor layer 1111 may be one of a group including GaAs, GaAl, InP, InAs, GaP. The first semiconductor layer 1111 may be provided with a semiconductor material having a composition formula of, for example, AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y <1) (y <x). The first semiconductor layer 1111 may be an n-type semiconductor layer doped with an n-type dopant such as a first conductivity type dopant such as Si, Ge, Sn, Se, or Te. The first semiconductor layer 1111 may be a DBR (Distributed Bragg Reflector) having a thickness of? / 4n by alternately arranging different semiconductor layers.

상기 활성층(1113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(1113)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(1113)은 다중 우물 구조로 구현된 경우, 상기 활성층(1113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs(0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs(0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.The active layer 1113 may be provided as at least one of Group III-V-VI or Group V-VI compound semiconductors. For example, the active layer 1113 may be one of a group including GaAs, GaAl, InP, InAs, GaP. When the active layer 1113 is implemented as a multi-well structure, the active layer 1113 may include a plurality of alternately arranged well layers and a plurality of barrier layers. The plurality of well layers may be provided as a semiconductor material having a composition formula of InpGa1-pAs (0? P? 1), for example. The barrier layer may be disposed of a semiconductor material having a composition formula of, for example, InqGa1-qAs (0? Q? 1).

상기 애퍼쳐층(1114)은 상기 활성층(1113) 상에 배치될 수 있다. 상기 애퍼쳐층(1114)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(1114)은 활성층(1113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(1114)은 공진 파장을 조정하고, 활성층(1113)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(1114)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(1114)은 상기 활성층(1113), 제1 및 제2 반도체층(1111, 1115)보다 높은 밴드 갭을 가질 수 있다.The aperture layer 1114 may be disposed on the active layer 1113. The aperture layer 1114 may include a circular opening at the center thereof. The aperture layer 1114 may include a function of restricting current movement so as to concentrate a current to the center of the active layer 1113. That is, the aperture layer 1114 adjusts the resonance wavelength and adjusts the angle of beam emitted from the active layer 1113 in the vertical direction. The aperture layer 1114 may comprise an insulating material such as SiO2 or Al2O3. The aperture layer 1114 may have a higher band gap than the active layer 1113 and the first and second semiconductor layers 1111 and 1115.

상기 제2 반도체층(1115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 반도체층(1115)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 반도체층(1115)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(1115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(1115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(1115)은 상기 제1 반도체층(1111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(1111, 1115)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(1111)의 반사율보다 낮은 상기 제2 반도체층(1115)을 통해서 외부로 방출될 수 있다.The second semiconductor layer 1115 may be provided as at least one of Group III-V alloys doped with a second conductivity type dopant or Group II-VI compound semiconductors doped with a second conductivity type dopant. For example, the second semiconductor layer 1115 may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The second semiconductor layer 1115 may be formed of a semiconductor material having a composition formula of, for example, AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y <1) (y <x). The second semiconductor layer 1115 may be a p-type semiconductor layer having a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like. The second semiconductor layer 1115 may be a DBR having a thickness of? / 4n by alternately arranging different semiconductor layers. The second semiconductor layer 1115 may have a reflectance lower than that of the first semiconductor layer 1111. For example, the first and second semiconductor layers 1111 and 1115 can form a resonant cavity in the vertical direction by a reflectance of 90% or more. At this time, light may be emitted to the outside through the second semiconductor layer 1115 which is lower than the reflectivity of the first semiconductor layer 1111.

실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 제2 도전층(1140)을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 반도체층(1115) 상에 배치되고, 발광영역(EA)의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(1140)은 상부 방향에서 보았을 때 원형 링 타입일 수 있다. 상기 제2 도전층(1140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(1140)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.The semiconductor device 1100 of the embodiment may include a second conductive layer 1140 provided on the light emitting structure 1110. The second conductive layer 1140 is disposed on the second semiconductor layer 1115 and may be disposed along the edge of the light emitting region EA. The second conductive layer 1140 may be of a circular ring type when viewed from the top. The second conductive layer 1140 may include an ohmic contact function. The second conductive layer 1140 may be formed of at least one of Group III-V or Group II-VI compound semiconductors doped with a dopant of the second conductivity type. For example, the second conductive layer 1140 may be one of a group including GaAs, GaAl, InP, InAs, GaP. The second conductive layer 1140 may be a p-type semiconductor layer having a p-type dopant such as Mg, Zn, Ca, Sr, or Ba.

실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 보호층(1150)을 포함할 수 있다. 상기 보호층(1150)은 상기 제2 반도체층(1115) 상에 배치될 수 있다. 상기 보호층(1150)은 상기 발광영역(EA)과 수직 방향으로 중첩될 수 있다.The semiconductor device 1100 of an embodiment may include a protective layer 1150 provided on the light emitting structure 1110. The protective layer 1150 may be disposed on the second semiconductor layer 1115. The protective layer 1150 may overlap the light emitting region EA in the vertical direction.

실시 예의 반도체 소자(1100)는 절연층(1130)을 포함할 수 있다. 상기 절연층(1130)은 상기 발광구조물(1110) 상에 배치될 수 있다. 상기 절연층(1130)은 Al, Cr, Si, Ti, Zn, Zr를 포함하는 그룹 중에서 선택된 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(1130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 제공될 수 있다. 상기 절연층(1130)은 단층 또는 다층으로 제공될 수 있다.The semiconductor device 1100 of the embodiment may include an insulating layer 1130. The insulating layer 1130 may be disposed on the light emitting structure 1110. The insulating layer 1130 may include an insulating material such as an oxide, a nitride, a fluoride, a sulfide, or an insulating resin selected from the group consisting of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 1130 may be provided as at least one material selected from the group including, for example, SiO2, Si3N4, Al2O3, and TiO2. The insulating layer 1130 may be provided as a single layer or a multilayer.

상기 제2 전극(1160)은 상기 제2 도전층(1140) 및 상기 절연층(1130) 상에 배치될 수 있다. 상기 제2 전극(1160)은 상기 제2 도전층(1140)과 전기적으로 연결될 수 있다. 상기 제2 전극(1160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한 상기 제2 전극(1160)은 단층 또는 다층으로 제공될 수 있다.The second electrode 1160 may be disposed on the second conductive layer 1140 and the insulating layer 1130. The second electrode 1160 may be electrically connected to the second conductive layer 1140. The second electrode 1160 may be formed of a single material selected from the group consisting of Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Alloy. The second electrode 1160 may be provided as a single layer or a multilayer.

한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 자동 초점 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 1 내지 도 10을 참조하여 설명된 반도체 소자 패키지 중에서 적어도 하나가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 물체에서 반사되는 빛을 입사 받을 수 있다.Meanwhile, the semiconductor device package according to the embodiment described above can be applied to a proximity sensor, an autofocus device, and the like. For example, the autofocusing apparatus according to the embodiment may include a light emitting unit that emits light and a light receiving unit that receives light. At least one of the semiconductor device packages described with reference to Figs. 1 to 10 may be applied as an example of the light emitting portion. A photodiode may be applied as an example of the light receiving portion. The light-receiving unit may receive light reflected from the object by the light emitted from the light-emitting unit.

상기 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.The autofocus device can be applied to various devices such as a mobile terminal, a camera, a vehicle sensor, and an optical communication device. The autofocus device can be applied to various fields for multi-position detection for detecting the position of a subject.

도 13은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.13 is a perspective view of a mobile terminal to which an automatic focusing device including a semiconductor device package according to an embodiment of the present invention is applied.

도 13에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 1 내지 도 10을 참조하여 설명된 실시 예에 따른 반도체 소자 패키지 중의 하나를 포함할 수 있다.As shown in FIG. 13, the mobile terminal 1500 of the embodiment may include a camera module 1520, a flash module 1530, and an autofocus device 1510 provided on the rear side. Here, the autofocusing device 1510 may include one of the semiconductor device packages according to the embodiment described with reference to FIGS. 1 to 10 as a light emitting portion.

상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The flash module 1530 may include a light emitting element for emitting light. The flash module 1530 can be operated by the camera operation of the mobile terminal or the user's control. The camera module 1520 may include an image photographing function and an auto focus function. For example, the camera module 1520 may include an auto-focus function using an image.

상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocusing apparatus 1510 may include an autofocusing function using a laser. The autofocusing device 1510 may be used mainly in a close or dark environment of 10 m or less, for example, under conditions where the autofocus function using the image of the camera module 1520 is deteriorated. The autofocusing apparatus 1510 may include a light emitting portion including a vertical cavity surface emitting laser (VCSEL) semiconductor element, and a light receiving portion that converts light energy, such as a photodiode, into electrical energy.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or scope of the invention.

100 반도체 소자 패키지 110 기판
120 반도체 소자 130 하우징
140 확산부 150 전극패드
160 회로기판 161 제1 단자
162 제2 단자 171 제1 도전성 와이어
172 제2 도전성 와이어 181 제1 전극
182 제2 전극 183 제1 본딩부
184 제2 본딩부 185 제1 연결배선
186 제2 연결배선 191 제1 와이어
192 제2 와이어 271 제1 도전성 클립
272 제2 도전성 클립100 semiconductor device package 110 substrate
120 semiconductor device 130 housing
140 Diffuser 150 Electrode pad
160 circuit board 161 first terminal
162 second terminal 171 first conductive wire
172 second conductive wire 181 first electrode
182 second electrode 183 first bonding portion
184 Second bonding part 185 First connection wiring
186 Second connection wiring 191 First wire
192 second wire 271 first conductive clip
272 Second conductive clip

Claims (15)

기판;
상기 기판 위에 배치된 반도체 소자;
상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징;
상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부;
상기 확산부의 상부 면 위에 배치된 전극패드;
상기 전극패드의 제1 영역과 전기적으로 연결된 제1 단자와 상기 전극패드의 제2 영역과 전기적으로 연결된 제2 단자를 포함하는 회로기판;
상기 전극패드의 제1 영역과 상기 제1 단자를 전기적으로 연결하는 제1 연결배선;
상기 전극패드의 제2 영역과 상기 제2 단자를 전기적으로 연결하는 제2 연결배선;
을 포함하는 반도체 소자 패키지.Board;
A semiconductor element disposed on the substrate;
A housing disposed over the substrate, the housing disposed around the semiconductor element;
A diffusion disposed over the housing, the diffusion disposed over the semiconductor element;
An electrode pad disposed on an upper surface of the diffusion portion;
A circuit board including a first terminal electrically connected to a first region of the electrode pad and a second terminal electrically connected to a second region of the electrode pad;
A first connection wiring for electrically connecting the first region of the electrode pad to the first terminal;
A second connection wiring for electrically connecting a second region of the electrode pad to the second terminal;
&Lt; / RTI &gt; 제1항에 있어서,
상기 전극패드는 상기 확산부의 상부 면 둘레에 배치되고, 상기 제1 영역과 상기 제2 영역은 전기적으로 연결되고 서로 마주보는 변에 배치된 반도체 소자 패키지.The method according to claim 1,
Wherein the electrode pad is disposed on an upper surface of the diffusion portion, and the first region and the second region are electrically connected and disposed on opposite sides of the diffusion portion. 제1항에 있어서,
상기 전극패드는 상기 확산부의 상부 면 둘레에 배치되고, 상기 제1 영역과 상기 제2 영역은 전기적으로 연결되고 서로 마주보는 대각선 방향에 배치된 반도체 소자 패키지.The method according to claim 1,
Wherein the electrode pad is disposed around the upper surface of the diffusion portion, and the first region and the second region are electrically connected to each other and disposed in a diagonal direction facing each other. 제1항에 있어서,
상기 제1 연결배선은 복수의 연결배선을 포함하고,
상기 제2 연결배선은 복수의 연결배선을 포함하는 반도체 소자 패키지. The method according to claim 1,
The first connection wiring includes a plurality of connection wirings,
And the second connection wiring includes a plurality of connection wirings. 제1항에 있어서,
상기 전극패드는 100 마이크로 미터 내지 600 마이크로 미터의 폭으로 제공된 반도체 소자 패키지.The method according to claim 1,
Wherein the electrode pad is provided in a width of 100 micrometers to 600 micrometers. 제1항에 있어서,
상기 전극패드의 상기 제1 영역과 상기 제1 단자를 전기적으로 연결하는 상기 제1 연결배선은 도전성 와이어로 제공되고,
상기 도전성 와이어는 상기 전극패드의 상부 면에 직접 접촉되고 상기 제1 단자의 상부 면에 직접 접촉된 반도체 소자 패키지.The method according to claim 1,
The first connection wiring electrically connecting the first region of the electrode pad and the first terminal is provided as a conductive wire,
Wherein the conductive wire is in direct contact with the upper surface of the electrode pad and directly in contact with the upper surface of the first terminal. 제1항에 있어서,
상기 전극패드의 상기 제1 영역과 상기 제1 단자를 전기적으로 연결하는 상기 제1 연결배선은 도전성 클립에 의하여 전기적으로 연결되고,
상기 전극패드의 상부 면과 상기 도전성 클립의 제1 영역의 하부 면 사이에 제1 본딩층이 배치되고,
상기 제1 단자의 상부 면과 상기 도전성 클립의 제2 영역의 하부 면 사이에 제2 본딩층이 배치된 반도체 소자 패키지.The method according to claim 1,
The first connection wiring electrically connecting the first region of the electrode pad and the first terminal is electrically connected by a conductive clip,
A first bonding layer is disposed between an upper surface of the electrode pad and a lower surface of the first region of the conductive clip,
And a second bonding layer is disposed between the upper surface of the first terminal and the lower surface of the second region of the conductive clip. 제1항에 있어서,
상기 회로기판은, 상기 제1 단자 및 상기 제2 단자에 전기적으로 연결되며, 상기 제1 영역과 상기 제1 단자 사이의 전기적인 단락 또는 상기 제2 영역과 상기 제2 단자 사이의 전기적인 단락을 검출하는 단락 검출회로를 포함하는 반도체 소자 패키지.The method according to claim 1,
Wherein the circuit board is electrically connected to the first terminal and the second terminal and has an electrical short between the first region and the first terminal or an electrical short between the second region and the second terminal And a short detection circuit for detecting the short circuit. 제8항에 있어서,
상기 단락 검출회로는,
제1 입력단자, 제2 입력단자, 출력단자를 포함하는 비교부;
상기 제1 입력단자에 연결된 제1 전원 공급부;
상기 제2 입력단자에 연결되며 상기 제1 단자에 연결된 제1 노드;
상기 제1 노드에서 상기 제1 단자와 병렬로 연결된 제1 저항;
상기 제1 저항과 접지전극 사이에 연결된 제2 전원 공급부;
상기 제2 전원 공급부와 상기 접지전극 사이에 연결되며 상기 제2 단자에 연결된 제2 노드;
를 포함하는 반도체 소자 패키지.9. The method of claim 8,
Wherein the short-
A comparator including a first input terminal, a second input terminal, and an output terminal;
A first power supply connected to the first input terminal;
A first node coupled to the second input terminal and coupled to the first terminal;
A first resistor coupled in parallel with the first terminal at the first node;
A second power supply connected between the first resistor and the ground electrode;
A second node connected between the second power supply and the ground electrode and connected to the second terminal;
&Lt; / RTI &gt; 제9항에 있어서,
상기 비교부는 연산 증폭기를 포함하고,
상기 비교부의 출력단자에서 출력되는 신호를 입력 받고 상기 반도체 소자의 구동을 제어하는 제어부를 포함하는 반도체 소자 패키지.10. The method of claim 9,
Wherein the comparator includes an operational amplifier,
And a control unit receiving a signal output from an output terminal of the comparator and controlling driving of the semiconductor device. 기판;
상기 기판 위에 배치된 제1 전극;
상기 기판 위에 배치되며 상기 제1 전극과 이격되어 배치된 제2 전극;
상기 제1 전극 위에 배치된 반도체 소자;
상기 제2 전극과 상기 반도체 소자에 전기적으로 연결된 연결 배선;
상기 기판 위에 배치되며 상기 반도체 소자의 둘레에 배치된 하우징;
상기 하우징 위에 배치되며, 상기 반도체 소자 위에 배치된 확산부;
상기 확산부 위에 배치된 전극패드;
상기 기판 아래에 배치되며 상기 기판에 제공된 제1 비아홀을 통해 상기 제1 전극과 전기적으로 연결된 제1 본딩부;
상기 기판 아래에 배치되며, 상기 기판에 제공된 제2 비아홀을 통해 상기 제2 전극과 전기적으로 연결된 제2 본딩부;
를 포함하는 반도체 소자 패키지.Board;
A first electrode disposed on the substrate;
A second electrode disposed on the substrate and spaced apart from the first electrode;
A semiconductor element disposed on the first electrode;
A connection wiring electrically connected to the second electrode and the semiconductor element;
A housing disposed on the substrate and disposed around the semiconductor element;
A diffusion disposed over the housing, the diffusion disposed over the semiconductor element;
An electrode pad disposed on the diffusion portion;
A first bonding portion disposed under the substrate and electrically connected to the first electrode through a first via hole provided in the substrate;
A second bonding portion disposed under the substrate and electrically connected to the second electrode through a second via hole provided in the substrate;
&Lt; / RTI &gt; 제11항에 있어서,
상기 기판 아래에 배치된 회로기판을 더 포함하고,
상기 회로기판은, 상기 전극패드의 제1 영역과 전기적으로 연결된 제1 단자, 상기 전극패드의 제2 영역과 전기적으로 연결된 제2 단자, 상기 제1 본딩부와 전기적으로 연결된 제3 단자, 상기 제2 본딩부와 전기적으로 연결된 제4 단자를 포함하는 반도체 소자 패키지.12. The method of claim 11,
Further comprising a circuit board disposed below the substrate,
The circuit board includes a first terminal electrically connected to the first region of the electrode pad, a second terminal electrically connected to the second region of the electrode pad, a third terminal electrically connected to the first bonding portion, And a fourth terminal electrically connected to the second bonding portion. 제12항에 있어서,
상기 회로기판은, 상기 제1 단자 및 상기 제2 단자에 전기적으로 연결되며, 상기 제1 영역과 상기 제1 단자 사이의 전기적인 단락 또는 상기 제2 영역과 상기 제2 단자 사이의 전기적인 단락을 검출하는 단락 검출회로를 포함하는 반도체 소자 패키지.13. The method of claim 12,
Wherein the circuit board is electrically connected to the first terminal and the second terminal and has an electrical short between the first region and the first terminal or an electrical short between the second region and the second terminal And a short detection circuit for detecting the short circuit. 제13항에 있어서,
상기 단락 검출회로는,
제1 입력단자, 제2 입력단자, 출력단자를 포함하는 비교부;
상기 제1 입력단자에 연결된 제1 전압 공급부;
상기 제2 입력단자에 연결되며 상기 제1 단자에 연결된 제1 노드;
상기 제1 노드에서 상기 제1 단자와 병렬로 연결된 제1 저항;
상기 제1 저항과 접지전극 사이에 연결된 제2 전원 공급부;
상기 제2 전원 공급부와 상기 접지전극 사이에 연결되며 상기 제2 단자에 연결된 제2 노드;
를 포함하는 반도체 소자 패키지.14. The method of claim 13,
Wherein the short-
A comparator including a first input terminal, a second input terminal, and an output terminal;
A first voltage supply connected to the first input terminal;
A first node coupled to the second input terminal and coupled to the first terminal;
A first resistor coupled in parallel with the first terminal at the first node;
A second power supply connected between the first resistor and the ground electrode;
A second node connected between the second power supply and the ground electrode and connected to the second terminal;
&Lt; / RTI &gt; 제1항 내지 제14항 중의 어느 한 항에 의한 반도체 소자 패키지;
상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부;
를 포함하는 자동 초점 장치.A semiconductor device package according to any one of claims 1 to 14.
A light receiving portion for receiving reflected light of light emitted from the semiconductor device package;
And an auto focus device.
KR1020170035406A 2017-03-21 2017-03-21 Semiconductor device package and auto focusing apparatus KR102334644B1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020170035406A KR102334644B1 (en) 2017-03-21 2017-03-21 Semiconductor device package and auto focusing apparatus
EP18770226.1A EP3605620B1 (en) 2017-03-21 2018-03-21 Semiconductor element package
CN202410176620.4A CN118117025A (en) 2017-03-21 2018-03-21 Semiconductor element package and auto-focusing device
CN202410176789.XA CN118248811A (en) 2017-03-21 2018-03-21 Semiconductor element package and auto-focusing device
CN201880019677.6A CN110494995B (en) 2017-03-21 2018-03-21 Semiconductor element package and auto-focusing device
CN202410176604.5A CN118117024A (en) 2017-03-21 2018-03-21 Semiconductor element package and auto-focusing device
PCT/KR2018/003258 WO2018174539A1 (en) 2017-03-21 2018-03-21 Semiconductor element package and autofocusing device
EP24171162.1A EP4379828A2 (en) 2017-03-21 2018-03-21 Semiconductor element package
US16/496,304 US11257998B2 (en) 2017-03-21 2018-03-21 Semiconductor element package and autofocusing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170035406A KR102334644B1 (en) 2017-03-21 2017-03-21 Semiconductor device package and auto focusing apparatus

Publications (2)

Publication Number Publication Date
KR20180106692A true KR20180106692A (en) 2018-10-01
KR102334644B1 KR102334644B1 (en) 2021-12-06

Family

ID=63877007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170035406A KR102334644B1 (en) 2017-03-21 2017-03-21 Semiconductor device package and auto focusing apparatus

Country Status (1)

Country Link
KR (1) KR102334644B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102271A (en) * 2006-04-25 2008-11-24 오키 엘렉트릭 인더스트리 캄파티,리미티드 Semiconductor device with double-sided electrode structure and its manufacturing method
KR101467959B1 (en) * 2013-08-16 2014-12-03 에이비엠 주식회사 Led metal substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102271A (en) * 2006-04-25 2008-11-24 오키 엘렉트릭 인더스트리 캄파티,리미티드 Semiconductor device with double-sided electrode structure and its manufacturing method
KR101467959B1 (en) * 2013-08-16 2014-12-03 에이비엠 주식회사 Led metal substrate

Also Published As

Publication number Publication date
KR102334644B1 (en) 2021-12-06

Similar Documents

Publication Publication Date Title
EP3605620B1 (en) Semiconductor element package
KR102633199B1 (en) Semiconductor device package and auto focusing apparatus
JP6781838B2 (en) Semiconductor device package and its manufacturing method
CN111868487A (en) Eye-safe optical module
CN110214380B (en) Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
KR102569576B1 (en) Semiconductor device package
KR102623614B1 (en) Vcsel semiconductor device, optical transmitting module and optical transmitting apparatus
US20210234335A1 (en) Surface emitting laser package and light emitting device comprising same
KR102334644B1 (en) Semiconductor device package and auto focusing apparatus
KR102385937B1 (en) Semiconductor device package and optical assembly
KR102486332B1 (en) A surface-emitting laser package, optical module including the same
KR20180052265A (en) Semiconductor device and laser detection auto focusing having thereof
KR102556816B1 (en) A surface-emitting laser packgae and optical module including the same
KR102595923B1 (en) Optical transmitting module and optical transmitting apparatus
KR102327777B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102543260B1 (en) Vertical-cavity surface-emitting laser package and automatic focusing device
KR102308692B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102558043B1 (en) A surface-emitting laser package, optical module including the same
KR20190019991A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant