KR20180104649A - A method of manufacturing a light receiving module and a light receiving module - Google Patents
A method of manufacturing a light receiving module and a light receiving module Download PDFInfo
- Publication number
- KR20180104649A KR20180104649A KR1020187023032A KR20187023032A KR20180104649A KR 20180104649 A KR20180104649 A KR 20180104649A KR 1020187023032 A KR1020187023032 A KR 1020187023032A KR 20187023032 A KR20187023032 A KR 20187023032A KR 20180104649 A KR20180104649 A KR 20180104649A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- light
- resin
- light receiving
- receiving element
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920005989 resin Polymers 0.000 claims abstract description 195
- 239000011347 resin Substances 0.000 claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 177
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000007789 sealing Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 27
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
수광 모듈은 기판(20)과, 범프(51)를 통해서 기판(20)의 전극부에 전기적으로 접속되는 반도체 수광 소자(10)와, 기판의 제1 표면(21)측에 마련되어 반도체 수광 소자(10)를 실링하는 제1 수지부(30)와, 기판의 제2 표면(22)측에 마련되어 제2 표면의 전체를 덮는 제2 수지부(40)를 구비한다. 반도체 수광 소자(10)는 광 검출 영역(12a)이 관통 구멍(26)에 대면하도록 배치된다. 기판은 제1 수지부(30)로부터 제1 방향으로 돌출되는 플랜지부(20a, 20b)를 가진다. 제2 수지부는 기판의 관통 구멍(26) 내로 돌출되는 돌출부(46)를 가지고, 돌출부(46)는 반도체 수광 소자(10)의 광 검출 영역(12a)을 피복한다. The light receiving module includes a substrate 20, a semiconductor light receiving element 10 electrically connected to the electrode portion of the substrate 20 through the bump 51, and a semiconductor light receiving element (not shown) provided on the first surface 21 side of the substrate 10 and a second resin part 40 provided on the second surface 22 side of the substrate and covering the entire second surface. The semiconductor photodetector element 10 is arranged so that the photodetection area 12a faces the through hole 26. [ The substrate has flange portions (20a, 20b) projecting from the first resin portion (30) in the first direction. The second resin portion has a protruding portion 46 projecting into the through hole 26 of the substrate and the protruding portion 46 covers the photodetecting region 12a of the semiconductor light receiving element 10.
Description
본 개시는 수광 모듈 및 수광 모듈의 제조 방법에 관한 것이다.The present disclosure relates to a light receiving module and a method of manufacturing the light receiving module.
종래, 배선 기판상에 수광 소자가 실장된 반도체 장치가 알려져 있다. 특허 문헌 1, 2에 기재된 장치에서는, 수광 소자는 플립 칩 방식에 의해 기판에 실장되어 있다. 즉, 기판과 수광 소자의 사이에는 범프가 마련되고, 이 범프에 의해, 수광 소자가 기판의 전극 단자 또는 배선 패턴에 접속되어 있다. 수광 소자는 수지에 의해서 실링되어 있다. 2. Description of the Related Art A semiconductor device in which a light receiving element is mounted on a wiring board is known. In the devices described in
특허 문헌 1에 기재된 장치에서는, 기판에 관통공이 마련되어 있고, 이 관통공에 수광 소자의 수광면이 대향(對向)하고 있다. 수광 소자와 기판의 간극부에는 실링 수지가 충전되어, 얇은 실링 수지층이 형성된다. 이 실링 수지층의 경화가 끝난 후, 수광 소자의 수광면 이외의 부분이 수지로 실링되어, 제2 실링 수지층이 형성된다. 장치의 제조에 있어서는, 기판상에 복수의 수광 소자가 마련되고, 그러한 수광 소자에 대해서 실링 수지층이 형성된 후에, 다이싱 라인을 따라서 절단·분리가 행해짐으로써, 복수의 반도체 장치가 얻어진다. In the apparatus described in
특허 문헌 2에 기재된 장치에서는, 반도체 소자의 표면의 광 감응부가 기판에 대향하도록 하여, 반도체 소자가 기판상에 장착되어 있다. 반도체 소자는 수지에 의해 몰드되어 있다. 기판의 상기 광 감응부와 대향하는 부분에는, 광 투과성의 창(窓)이 마련되어 있다. 이 투명창으로서는, 석영 유리판이나 수지 등이 이용된다. In the apparatus described in Patent Document 2, a semiconductor element is mounted on a substrate such that the light sensitive portion of the surface of the semiconductor element is opposed to the substrate. The semiconductor element is molded by resin. A light-transmissive window is provided at a portion of the substrate facing the light-sensitive portion. As this transparent window, a quartz glass plate, resin, or the like is used.
특허 문헌 1 및 2에 기재된 장치에서는, 수광 소자의 수광면이 기판의 관통공 또는 투명한 창부에 대향하고 있고, 이것에 의해, 관통공 또는 창부를 통해서 광이 입사하도록 되어 있다. 이 경우, 관통공 또는 창부의 크기에 대응하여 광이 입사되기 때문에, 그 결과, 그것들의 크기에 따른 개구율이 얻어지게 된다. 그러나, 추가적인 개구율의 향상은 어렵다. In the apparatuses described in
본 개시는 개구율을 향상시킴으로써, 수광 감도의 증대를 도모할 수 있는 수광 모듈 및 수광 모듈의 제조 방법을 설명한다. The present disclosure describes a light receiving module and a method of manufacturing a light receiving module capable of increasing the light receiving sensitivity by improving the aperture ratio.
본 개시의 일 양태에 따른 수광 모듈은 제1 표면과, 제1 표면과는 반대측인 제2 표면과, 제1 표면에 마련된 전극부와, 제1 표면 및 제2 표면을 접속시키는 단면(端面)에 마련되고, 전극부에 전기적으로 접속된 단자부를 가지는 기판과, 기판의 제1 표면에 대면(對面)하도록 마련되고, 제1 표면과의 사이에 마련된 범프를 통해서 기판의 전극부에 전기적으로 접속되는 반도체 수광 소자와, 반도체 수광 소자와 기판의 제1 표면의 간극으로서 범프의 주위에 충전되는 언더 필과, 기판의 제1 표면측에 마련되어 반도체 수광 소자를 실링하고, 소정 파장의 광에 대해서 차광성(遮光性)을 가지는 제1 수지부와, 기판의 제2 표면측에 마련되어 제2 표면의 전체를 덮고, 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지부를 구비하고, 기판에는 기판을 두께 방향으로 관통하는 관통 구멍이 마련되고, 반도체 수광 소자는 반도체 수광 소자의 광 검출 영역이 관통 구멍에 대면하도록 배치되고, 두께 방향에 직교하는 제1 방향에 있어서의 기판의 길이는 제1 방향에 있어서의 제1 수지부의 길이보다도 크고, 기판은 제1 수지부로부터 제1 방향으로 돌출되는 플랜지(flange)부를 가지고, 플랜지부는 제1 표면의 노출 부분과 단자부가 마련된 단면을 포함하고, 제2 수지부는 기판의 관통 구멍 내로 돌출되는 돌출부를 가지고, 돌출부는 반도체 수광 소자의 광 검출 영역을 피복한다. A light receiving module according to an aspect of the present disclosure includes a first surface, a second surface opposite to the first surface, an electrode portion provided on the first surface, and an end surface connecting the first surface and the second surface. And electrically connected to the electrode portion of the substrate through a bump provided between the first surface and the first surface of the substrate, the substrate having a terminal portion electrically connected to the electrode portion, An underfill filled in the periphery of the bump as a gap between the semiconductor light-receiving element and the first surface of the substrate; a semiconductor light-receiving element provided on the first surface side of the substrate to seal the semiconductor light- And a second resin part provided on the second surface side of the substrate and covering the entire second surface and optically transparent to light of a predetermined wavelength, In the thickness direction And the semiconductor light receiving element is arranged so that the light detecting area of the semiconductor light receiving element faces the through hole and the length of the substrate in the first direction orthogonal to the thickness direction is equal to the length of the substrate in the first direction And the flange portion includes a cross section in which the exposed portion and the terminal portion of the first surface are provided, and the second resin portion has a flange portion projecting in the first direction from the first resin portion, And a protrusion protruding into the through-hole of the substrate, the protrusion covering the photodetecting area of the semiconductor photodetector.
이 수광 모듈에 의하면, 반도체 수광 소자는 범프를 통해서 기판의 제1 표면에 마련되어 있다. 이러한 플립 칩 방식에 의한 실장은 와이어를 이용하는 경우에 비하여, 단선 등의 문제를 회피할 수 있기 때문에, 높은 신뢰성을 실현할 수 있다. 기판은 제1 수지부로부터 돌출되는 플랜지부를 가진다. 수광 모듈을 실장할 때, 실장용 기판에 구멍부 등을 마련하고, 이 구멍부 등에 제1 수지부가 들어가게 한다. 그리고 플랜지부를 실장용 기판상에 재치(載置)함으로써, 수광 모듈을 실장용 기판에 용이하게 실장할 수 있다. 기판의 제2 표면측에 마련된 제2 수지부는 소정 파장의 광에 대해서 광학적으로 투명하다. 제2 수지부에 있어서, 기판을 덮는 면과 반대측의 노출면으로부터 광이 입사되면, 제2 수지부의 굴절률은 공기의 굴절률보다도 크기 때문에, 광은 제2 수지부의 내부에서 확산되고, 제2 수지부의 내부에 갇힌다. 즉, 노출면으로부터 기판의 관통 구멍으로 직접 입사된 광은, 반도체 수광 소자의 광 검출 영역으로 입사되지만, 그 이외의 광은, 기판의 제2 표면이나 제2 수지부의 노출면 등에서 반사된 후에, 관통 구멍을 통해서 광 검출 영역으로 입사된다. 제2 수지부는 기판의 제2 표면의 전체를 덮고 있기 때문에, 노출면도 크게 되어 있고, 따라서 수광 범위가 넓다. 제2 수지부는 넓은 범위로 입사된 광을, 관통 구멍을 통해서 광 검출 영역으로 입사시킬 수 있다. 관통 구멍의 크기에 따른 개구율로 한정되어 버리는 종래의 수광 모듈에 비하여, 이 수광 모듈에서는, 개구율이 향상되어 있다. 게다가, 제2 수지부의 돌출부는 관통 구멍 내로 돌출되어, 추가로 광 검출 영역을 피복한다. 이것에 의해, 제2 수지부 내의 광을, 관통 구멍뿐만 아니라 광 검출 영역까지 확실하게 안내할 수 있다. 그 결과로서, 수광 감도의 증대가 도모된다. 또, 반도체 수광 소자는 차광성을 가지는 제1 수지부에 의해서 실링되어 있으므로, 관통 구멍을 경유하는 광 이외의 입사광은, 차단될 수 있다. 따라서, 노이즈가 감소한다. 노이즈의 감소에 의해, 수광 감도에 관한 S/N비가 향상된다. According to this light receiving module, the semiconductor light receiving element is provided on the first surface of the substrate through the bumps. This flip-chip mounting can avoid the problem of disconnection and the like compared with the case of using a wire, so that high reliability can be realized. The substrate has a flange portion projecting from the first resin portion. When the light receiving module is mounted, a hole or the like is provided on the mounting board, and the first resin portion is inserted into the hole portion. By mounting the flange portion on the mounting substrate, the light receiving module can be easily mounted on the mounting substrate. The second resin part provided on the second surface side of the substrate is optically transparent to light of a predetermined wavelength. In the second resin part, when light is incident from the exposed surface on the opposite side of the surface covering the substrate, the refractive index of the second resin part is larger than the refractive index of air, so that light is diffused in the second resin part, It is trapped inside the resin part. That is, the light directly incident on the through hole of the substrate from the exposed surface is incident on the light detecting region of the semiconductor light receiving element, but the other light is reflected on the second surface of the substrate or the exposed surface of the second resin portion , And enters the light detection area through the through hole. Since the second resin part covers the entire second surface of the substrate, the exposed surface is also large, and thus the light receiving range is wide. And the second resin part can make the light entering the wide range enter the light detecting area through the through hole. The aperture ratio is improved in the light receiving module compared to the conventional light receiving module which is limited to the aperture ratio according to the size of the through hole. In addition, the protrusion of the second resin part protrudes into the through-hole, and further covers the light-detecting area. As a result, light in the second resin portion can be reliably guided not only to the through hole but also to the light detection area. As a result, the light receiving sensitivity can be increased. Since the semiconductor light-receiving element is sealed by the first resin part having light-shielding properties, incident light other than light passing through the through-hole can be cut off. Therefore, noise is reduced. By reducing the noise, the S / N ratio with respect to the light receiving sensitivity is improved.
일부 양태에 있어서, 제1 방향에 있어서의 제2 수지부의 길이는, 제1 방향에 있어서의 기판의 길이와 같고, 제1 방향에 있어서의 제2 수지부의 단면은 제1 방향에 있어서의 기판의 단면과 같은 면으로 연속되어 있다. 이 경우, 제1 방향에 있어서의 넓은 범위로 입사된 광을, 광 검출 영역으로 입사시킬 수 있어, 수광 감도를 한층 증대시킬 수 있다. In some aspects, the length of the second resin portion in the first direction is equal to the length of the substrate in the first direction, and the cross section of the second resin portion in the first direction is the length And is continuous on the same plane as the cross section of the substrate. In this case, light incident in a wide range in the first direction can be made incident on the light detecting area, and the light receiving sensitivity can be further increased.
일부 양태에 있어서, 두께 방향 및 제1 방향의 양쪽에 직교하는 제2 방향에 있어서의 제2 수지부의 길이는, 제2 방향에 있어서의 기판의 길이와 같고, 제2 방향에 있어서의 제2 수지부의 단면은, 제2 방향에 있어서의 기판의 단면과 같은 면으로 연속되어 있다. 이 경우, 제2 방향에 있어서의 넓은 범위로 입사된 광을, 광 검출 영역으로 입사시킬 수 있어, 수광 감도를 한층 증대시킬 수 있다. In some aspects, the length of the second resin portion in the thickness direction and the second direction orthogonal to both the first direction is the same as the length of the substrate in the second direction, and the length of the second resin portion in the second direction The cross section of the resin section is continuous on the same plane as the cross section of the substrate in the second direction. In this case, light incident in a wide range in the second direction can be made incident on the light detecting area, and the light receiving sensitivity can be further increased.
일부 양태에 있어서, 관통 구멍은 제2 표면측으로부터 제1 표면측을 향함에 따라 가늘어지는 테이퍼 모양이다. 이 경우, 광 검출 영역에 광을 입사시키기 쉬워져, 수광 감도를 한층 증대시킬 수 있다. In some embodiments, the through-hole is tapered to be tapered from the second surface side toward the first surface side. In this case, light is easily incident on the light detecting area, and the light receiving sensitivity can be further increased.
일부 양태에 있어서, 제2 수지부에 있어서, 제2 표면을 덮는 면과 반대측의 노출면은, 프레넬 렌즈(Fresnel lens) 형상을 이루고 있다. 이 경우, 노출면으로부터 입사된 광을 관통 구멍으로 안내하기 쉬워, 집광 효율이 높아진다. 따라서, 수광 감도를 한층 증대시킬 수 있다. In some embodiments, in the second resin portion, the exposed surface on the opposite side of the surface covering the second surface is in the form of a Fresnel lens. In this case, light incident from the exposed surface can easily be guided to the through hole, and the light collection efficiency is enhanced. Therefore, the light receiving sensitivity can be further increased.
일부 양태에 있어서, 기판의 제2 표면은 소정 파장의 광을 반사시키는 반사면이다. 이 경우, 제2 수지부의 내부에서의 광 성분을 증대시킬 수 있고, 또 광의 가둠 효과가 더욱 향상된다. 따라서, 수광 감도를 한층 증대시킬 수 있다. In some embodiments, the second surface of the substrate is a reflective surface that reflects light of a predetermined wavelength. In this case, the light component in the interior of the second resin part can be increased, and the light confinement effect is further improved. Therefore, the light receiving sensitivity can be further increased.
본 개시의 일 양태에 따른 수광 모듈의 제조 방법은, 대향하는 제1 표면과 제2 표면을 가지는 기판으로서, 제1 표면에 복수의 전극부가 마련되고, 전극부에 전기적으로 접속되어 제1 표면으로부터 두께 방향으로 연장되는 복수의 단자부가 마련되고, 두께 방향으로 관통하는 복수의 관통 구멍이 마련된 기판을 준비하는 공정과, 기판의 제1 표면에 대면하고 또한 관통 구멍을 덮도록 복수의 반도체 수광 소자를 배치하고, 제1 표면과 반도체 수광 소자의 사이에 범프를 마련하고, 반도체 수광 소자를 본딩하여 전극부에 반도체 수광 소자를 전기적으로 접속시키는 공정과, 반도체 수광 소자와 기판의 제1 표면의 간극으로서 범프의 주위에 충전된 언더 필을 형성하는 공정과, 기판의 제1 표면측에 있어서, 소정 파장의 광에 대해서 차광성을 가지는 제1 수지를 이용하여 제1 표면 및 반도체 수광 소자를 실링하여, 제1 실링 수지부를 형성하는 공정과, 기판의 제2 표면측에 있어서, 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지를 이용하여 제2 표면의 전체를 실링하여, 제2 실링 수지부를 형성하는 공정과, 제1 실링 수지부의 일부를 제거하여 제1 표면의 일부를 노출시킴과 아울러 복수의 단자부를 노출시키는 공정과, 반도체 수광 소자가 마련되어 있지 않은 영역을 통과하는 제1 라인과, 제1 표면의 노출 부분을 통과하는 제2 라인에 있어서 각각 다이싱을 행하여, 기판을 개편화(個片化)하는 공정을 포함하고, 반도체 수광 소자를 전기적으로 접속시키는 공정에서는, 반도체 수광 소자의 광 검출 영역이 관통 구멍에 대면하도록 반도체 수광 소자를 배치하고, 제2 실링 수지부를 형성하는 공정에서는, 기판의 관통 구멍 내에 제2 수지를 유입(流入)시켜, 추가로 반도체 수광 소자의 광 검출 영역을 제2 수지로 피복한다. A method of manufacturing a light receiving module according to an aspect of the present disclosure is a substrate having opposing first and second surfaces, wherein the first surface has a plurality of electrode portions and is electrically connected to the electrode portions, A step of preparing a substrate provided with a plurality of terminal portions extending in the thickness direction and provided with a plurality of through holes penetrating in the thickness direction, a step of forming a plurality of semiconductor photodetectors facing the first surface of the substrate, A step of providing a bump between the first surface and the semiconductor light receiving element and electrically connecting the semiconductor light receiving element to the electrode portion by bonding the semiconductor light receiving element, a step of forming a gap between the semiconductor light receiving element and the first surface of the substrate A step of forming an underfill filled in the periphery of the bump, a step of forming a first resin having a light shielding property with respect to light of a predetermined wavelength on the first surface side of the substrate A step of forming a first sealing resin portion by sealing the first surface and the semiconductor light receiving element using the first resin and the second sealing resin by using a second resin optically transparent to light of a predetermined wavelength on the second surface side of the substrate, A step of forming a second sealing resin part by sealing the entire surface of the first sealing resin part, a step of exposing a plurality of terminal parts while exposing a part of the first surface by removing a part of the first sealing resin part, And dicing each of the first line passing through the region where the first surface is not provided and the second line passing through the exposed portion of the first surface to separate the substrate, In the step of electrically connecting the elements, the semiconductor light-receiving element is disposed so that the light-detecting area of the semiconductor light-receiving element faces the through hole, and in the step of forming the second sealing resin part, To the inlet (流入) a second resin into the through-hole, and more cover the light detecting region of the semiconductor light-receiving element to the second resin.
이 제조 방법에 의하면, 상기한 수광 모듈의 작용 효과와 마찬가지로 하여, 범프를 이용한 플립 칩 방식의 실장에 의해, 높은 신뢰성을 실현할 수 있다. 제1 표면측에 있어서는, 차광성을 가지는 제1 수지를 이용하여 제1 표면 및 반도체 수광 소자가 실링되고, 그 후, 제1 실링 수지부의 일부가 제거되어 제1 표면이 노출된다. 제1 표면의 노출 부분을 통과하는 제2 라인으로 다이싱을 행함으로써, 기판에, 제1 수지부(제거되지 않고 남은 제1 수지부)로부터 돌출되는 플랜지부가 형성된다. 이 플랜지부에 의하면, 상기한 수광 모듈과 마찬가지로, 수광 모듈을 실장용 기판에 용이하게 실장할 수 있다. 한편, 제2 표면측에 있어서는, 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지를 이용하여 제2 표면의 전체가 실링된다. 관통 구멍 내에 제2 수지가 유입되어, 관통 구멍에 대면하는 광 검출 영역을 제2 수지가 피복하기 때문에, 상기한 수광 모듈과 마찬가지로, 개구율이 향상되어, 수광 감도의 증대가 도모된다. 이 제조 방법에 의하면, 고신뢰이고 또한 수광 감도가 높은 수광 모듈을, 간이 또한 적은 공정을 거쳐 제조할 수 있다. According to this manufacturing method, high reliability can be realized by flip-chip type mounting using bumps in the same manner as the operation effect of the light receiving module. On the first surface side, the first surface and the semiconductor light-receiving element are sealed using a first resin having a light-shielding property, and then a part of the first sealing resin portion is removed to expose the first surface. By dicing into the second line passing through the exposed portion of the first surface, a flange portion protruding from the first resin portion (the first resin portion that is not removed) is formed on the substrate. According to this flange portion, the light receiving module can be easily mounted on the mounting board as in the above-described light receiving module. On the other hand, on the second surface side, the entire second surface is sealed using a second resin that is optically transparent to light of a predetermined wavelength. The second resin flows into the through hole and the second resin covers the light detecting area facing the through hole. Therefore, the aperture ratio is improved and the light receiving sensitivity is increased like the light receiving module described above. According to this manufacturing method, a light receiving module having high reliability and high light receiving sensitivity can be manufactured through a simple process and a small process.
일부 양태에 있어서, 기판을 준비하는 공정에서는, 복수의 기판을 중첩시킨 상태에서 천공을 행함으로써, 1회의 천공에 대해서 동일한 기둥 모양의 관통 구멍을 복수 개 형성한다. 이 경우, 기판의 천공 공정의 효율이 높아진다. In some aspects, in the step of preparing a substrate, a plurality of through holes are formed in a state in which a plurality of substrates are overlapped with each other by performing the same perforation for one perforation. In this case, the efficiency of the boring process of the substrate is enhanced.
본 개시의 일부 양태에 의하면, 개구율이 향상되고, 그 결과, 수광 감도의 증대를 도모할 수 있다. According to some aspects of the present disclosure, the aperture ratio is improved, and as a result, the light receiving sensitivity can be increased.
도 1은 본 개시의 일 실시 형태에 따른 수광 모듈을 나타내는 사시도이다.
도 2는 도 1의 수광 모듈을 바닥면측에서 보고 나타내는 사시도이다.
도 3은 도 1의 III-III를 따른 단면도이다.
도 4는 도 1의 수광 모듈의 제조 방법을 나타내는 흐름도이다.
도 5의 (a)는 도 4에 나타내는 제조 방법의 일 공정에 있어서의 피처리체를 나타내는 사시도, 도 5의 (b)는 도 5의 (a)에 이어지는 공정에 있어서의 피처리체를 나타내는 사시도이다.
도 6의 (a)는 도 5의 (b)에 이어지는 공정에 있어서의 피처리체를 나타내는 사시도, 도 6의 (b)는 도 6의 (a)의 공정에 있어서의 피처리체의 단면도이다.
도 7의 (a)는 도 6의 (a)에 이어지는 공정에 있어서의 피처리체를 나타내는 사시도, 도 7의 (b)는 도 7의 (a)의 공정에 있어서의 피처리체의 단면도이다.
도 8의 (a)는 도 7의 (a)에 이어지는 공정에 있어서의 피처리체를 나타내는 사시도, 도 8의 (b)는 도 8의 (a)에 이어지는 공정에 있어서의 피처리체를 나타내는 평면도이다.
도 9는 실장용 기판에 실장된 도 1의 수광 모듈을 나타내는 사시도이다.
도 10은 도 1의 수광 모듈의 작용 효과를 설명하기 위한 도면이다.
도 11의 (a)는 제1 변형예에 따른 수광 모듈을 나타내는 사시도, 도 11의 (b)는 제2 변형예에 따른 수광 모듈을 나타내는 사시도이다.
도 12는 도 11의 (b)의 수광 모듈에 의한 작용 효과를 설명하기 위한 도면이다. 1 is a perspective view showing a light receiving module according to an embodiment of the present disclosure;
Fig. 2 is a perspective view showing the light receiving module of Fig. 1 viewed from the bottom side. Fig.
3 is a cross-sectional view taken along line III-III in FIG.
4 is a flowchart showing a manufacturing method of the light receiving module of Fig.
FIG. 5A is a perspective view showing an object to be processed in a step of the manufacturing method shown in FIG. 4, and FIG. 5B is a perspective view showing an object to be processed in a step following FIG. .
FIG. 6A is a perspective view showing an object to be processed in the process subsequent to FIG. 5B, and FIG. 6B is a cross-sectional view of the object to be processed in the process in FIG.
FIG. 7A is a perspective view showing the object to be processed in the process subsequent to FIG. 6A, and FIG. 7B is a sectional view of the object to be processed in the process in FIG.
Fig. 8A is a perspective view showing an object to be processed in the process subsequent to Fig. 7A, and Fig. 8B is a plan view showing an object to be processed in the process subsequent to Fig. 8A .
Fig. 9 is a perspective view showing the light-receiving module of Fig. 1 mounted on a mounting substrate; Fig.
FIG. 10 is a diagram for explaining an operation effect of the light receiving module of FIG. 1;
11 (a) is a perspective view showing a light receiving module according to a first modification, and Fig. 11 (b) is a perspective view showing a light receiving module according to a second modification.
Fig. 12 is a view for explaining an action effect of the light receiving module of Fig. 11 (b).
이하, 본 개시의 실시 형태에 대해서, 도면을 참조하면서 설명한다. 또한, 도면의 설명에 있어서 동일 요소에는 동일 부호를 부여하고, 중복하는 설명은 생략 한다. Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
도 1~도 3을 참조하여, 본 실시 형태에 따른 수광 모듈(1)에 대해 설명한다. 수광 모듈(1)은, 예를 들어, 소형의 전자 기기 등에 탑재되는, 표면 입사형의 수광 모듈이다. 수광 모듈(1)은, 이른바 정면광(正面光)을 입력받아 검출한다. 수광 모듈(1)이 탑재되는 전자 기기는, 특별히 한정되지 않고, 모든 종류의 전자 기기를 들 수 있다. 수광 모듈(1)은, 예를 들어 휴대 전화 등에 탑재되어도 되고, 차량용 전자 기기 등에 탑재되어도 된다. 수광 모듈(1)은, 전체적으로 편평한 직육면체 모양을 나타내고 있다. 수광 모듈(1)의 치수에 관해서는, 예를 들어, 수광 모듈(1)의 한 변이 1~10mm 정도이다. 수광 모듈(1)의 치수는, 그 용도에 따라 임의로 설정할 수 있다. The
수광 모듈(1)은 수광 모듈(1)에 입사된 광을 검출하는 반도체 수광 소자(10)(도 3 참조)와, 반도체 수광 소자(10)가 탑재된 기판(20)을 구비하고 있다. 도 3에 도시되는 것처럼, 반도체 수광 소자(10)는, 예를 들어 직사각형 모양의 칩이며, 대향하는 제1 면(11) 및 제2 면(12)과, 이들 면을 접속하는 4개의 측면(13)을 가진다. 제2 면(12)에는, 광 검출 영역(12a)이 마련되어 있다. 즉, 제2 면(12)은 반도체 수광 소자(10)의 수광면이다. 반도체 수광 소자(10)에는, 예를 들어, pn 접합 구조를 가지는 포토 다이오드 등을 이용할 수 있다. 반도체 수광 소자(10)는 상기의 구조로 한정되지 않고, 예를 들어, pin 구조를 가지는 포토 다이오드여도 된다. The
도 1~도 3에 도시되는 것처럼, 기판(20)은 사각형 판 모양을 이루는 절연 기판이다. 기판(20)은 대향하는 제1 표면(21) 및 제2 표면(22)과, 대향하는 한 쌍의 제1 측면(23a, 23b)과, 대향하는 한 쌍의 제2 측면(24a, 24b)을 가진다. 제1 표면(21)과 그 반대측인 제2 표면(22)은, 평행하다. 제1 측면(23a, 23b)은 제1 표면(21) 및 제2 표면(22)을 접속하고 있고, 기판(20)의 두께 방향에 직교하는 제1 방향에 있어서 대향하고 있다. 제2 측면(24a, 24b)은 제1 표면(21) 및 제2 표면(22)을 접속하고 있고, 기판(20)의 두께 방향 및 제1 방향의 양쪽에 직교하는 제2 방향에 있어서 대향하고 있다. 제1 측면(23a, 23b) 및 제2 측면(24a, 24b)은 모두, 제1 표면(21)에 수직인 방향으로 연장되어 있다. 이하의 설명에서는, 설명의 용이를 위해서, XYZ 직교 좌표계가 이용된다. Z방향은 기판(20)의 두께 방향에 상당하고, X방향은 상기의 제1 방향에 상당하고, Y방향은 상기의 제2 방향에 상당한다. As shown in Figs. 1 to 3, the
기판(20)은 배선 기판이며, 예를 들어 유리 에폭시 기판이다. 기판(20)의 제1 표면(21)에는, 소정의 배선 패턴이 형성되어 있다. 제1 표면(21)에는 그 배선 패턴에 전기적으로 접속되는 2개의 전극부(28a) 및 2개의 전극부(28b)(도 2 참조)가 마련되어 있다. 전극부(28a) 및 전극부(28b)는 도전성의 금속박(箔)으로 이루어지며, 예를 들어 동박으로 이루어진다. 이 동박은 니켈 및 금에 의해서 도금되어도 된다. 또한, 도 3에 있어서, 전극부(28a) 및 전극부(28b)의 도시는 생략되어 있다. 기판(20)은 제1 표면(21)에만 배선 패턴이 형성된 편면(片面) 기판이어도 되고, 제1 표면(21) 및 제2 표면(22)에 배선 패턴이 형성된 양면 기판이어도 된다. The
X방향의 한쪽 단면인 제1 측면(23a)에는, 2개의 전극부(28a)에 각각 전기적으로 접속된 2개의 단자부(27a)가 마련되어 있다. 단자부(27a)는 제1 측면(23a)에 있어서, Y방향으로 이격되도록 배치되어 있다. X방향의 다른 쪽 단면인 제1 측면(23b)에는, 2개의 전극부(28b)에 각각 전기적으로 접속된 2개의 단자부(27b)가 마련되어 있다. 단자부(27b)는 제1 측면(23b)에 있어서, Y방향으로 이격되도록 배치되어 있다. Two
단자부(27a) 및 단자부(27b)는, 각각 기판(20)의 두께 방향 즉 Z방향으로 연장되어 있다. 단자부(27a) 및 단자부(27b)는, 각각 제1 표면(21)으로부터 제2 표면(22)에 도달할 때까지 형성되어도 된다. 단자부(27a) 및 단자부(27b)는, 반원 통 모양의 관통 구멍에, 동에 의해서 반원 통 모양의 스루홀 도금이 실시된 구성을 가진다. 이 동도금층은, 추가로 니켈 및 금에 의해서 도금되어도 된다. 반원 통 모양의 단자부(27a) 및 단자부(27b)의 내부에는, 도전성의 수지 재료가 충전되어도 되고, 그러한 수지 재료는 충전되지 않고 당해 내부가 공동(空洞)인 채여도 된다. 추가로는, 당해 내부가 공동인 경우에, 금속박으로 이루어지는 전극부가 그 공동의 단면을 덮어도 된다. The
또한, 기판(20)이 양면 기판인 경우에는, 단자부(27a) 및 단자부(27b)는 제1 표면(21) 및 제2 표면(22)을 접속하도록 마련되고, 제2 표면(22)에 복수의 전극부가 마련된다. 그 경우, 제2 표면(22)에는 전극부(28a) 및 전극부(28b)와 마찬가지의 복수의 전극부가 마련되어도 된다. The
상기한 2개의 단자부(27a) 및 2개의 전극부(28a)와, 2개의 단자부(27b) 및 2개의 전극부(28b)는, 제1 측면(23a) 및 제1 측면(23b)에 평행하고 또한 이들 측면의 중간에 위치하는 가상 평면(수직 이등분면)에 관해서, 면대칭을 이루고 있다. 이 경우의 가상 평면은, X방향에 수직인 평면이며, 바꾸어 말하면, YZ평면에 평행한 평면이다. 수광 모듈(1)에서는, 복수의 단자부(즉 복수의 전극부)가 대칭성을 가지고 마련되어 있다. 또한, 복수의 단자부가 가상 평면에 대해서 비대칭으로 마련되어도 된다. The two
기판(20)의 제2 표면(22)은 소정 파장의 광을 반사시키는 반사면이다. 제2 표면(22)은 예를 들어 적외광을 반사시키는 반사면이어도 된다. 제2 표면(22)을 반사면으로 하기 위해, 광의 반사율이 높은 재질로 이루어지는 기판(20)이 이용되어도 된다. 기판(20)으로서, 고반사형 유리 에폭시 기판이 이용되어도 된다. 기판(20)으로서, 예를 들어, 이른바 백색 기판이나 아이보리(ivory) 기판 등이 이용되어도 된다. 기판(20)의 재질에 의해서 반사면을 형성하는 것 이외에도, 기판(20)의 제2 표면(22)에 광택 도금을 실시해도 된다. 예를 들어, 제2 표면(22)은 금도금면으로 해도 된다. 제2 표면(22)에 백색의 반사막을 형성해도 된다. 이와 같이 제2 표면(22)이 반사면인 것에 의해, 후술하는 제2 수지부(40)의 내부에 있어서의 광 성분의 증대가 도모된다. The
도 1 및 도 3에 도시되는 것처럼, 기판(20)에는 기판(20)을 두께 방향 즉 Z방향으로 관통하는 관통 구멍(26)이 마련되어 있다. 기판(20)은 원주 모양을 이루고 있고, 기판(20)의 중앙부에 마련되어 있다. 즉, 관통 구멍(26)에 있어서, 제1 표면(21)측의 원형의 개구와, 제2 표면(22)측의 원형의 개구는, 같은 크기(즉 직경)를 가진다. 관통 구멍(26)은 관통 구멍(26)의 중심축선이 Z방향을 따르도록 형성되어 있다. 바꾸어 말하면, 관통 구멍(26)은 제1 표면(21) 및 제2 표면(22)에 수직인 방향으로 연장되어 있다. 이 관통 구멍(26)은 후술하는 제2 수지부(40)와의 협동에 의해, 반도체 수광 소자(10)의 광 검출 영역(12a)에 대한 광의 입사 경로가 된다. As shown in Figs. 1 and 3, the
도 3에 도시되는 것처럼, 반도체 수광 소자(10)는 복수의 범프(51)를 통해서 기판(20)의 제1 표면(21)에 대해서 실장되어 있다. 보다 자세한 것은, 반도체 수광 소자(10)는 반도체 수광 소자(10)의 제2 면(12)이 제1 표면(21)에 대면하도록 마련된다. 제1 표면(21)과 제2 면(12)의 사이에는, 관통 구멍(26)의 주위에 배열되도록, 복수의 범프(51)가 마련된다. 범프(51)는, 예를 들어 금 등의 도전성 재료로 이루어진다. 범프(51)는 반도체 수광 소자(10)를 기판(20)의 전극부(28a, 28b)에 전기적으로 접속시킨다. 이와 같이, 반도체 수광 소자(10)는 기판(20)상에 플립 칩 실장되어 있다. 바꾸어 말하면, 반도체 수광 소자(10)는 와이어리스로 기판(20)에 접합되어 있다. 이 플립 칩 실장에 의해, 수광 모듈(1)에서는, 박형화와 함께, 고신뢰화 및 내구성의 향상이 실현되어 있다. 3, the semiconductor light-receiving
반도체 수광 소자(10)는 광 검출 영역(12a)이 관통 구멍(26)에 대면하도록 배치된다. Z방향에서 볼 때, 광 검출 영역(12a)과 관통 구멍(26)은 대략 같은 크기 로서, 각각의 영역이 겹쳐도 된다. 관통 구멍(26)은 광 검출 영역(12a)보다 커도 된다.The
범프(51)가 마련됨으로써, 반도체 수광 소자(10)의 제2 면(12)과 기판(20)의 제1 표면(21)의 사이에는 간극이 형성된다. 이 간극에는, 언더 필(52)이 충전되어 있다. 언더 필(52)은, 예를 들어, 주로 에폭시 수지 등을 포함하는 경화성 수지이다. 언더 필(52)은 범프(51)의 주위에 충전되어, 반도체 수광 소자(10) 및 범프(51)를 실링 및 고정한다. A gap is formed between the
도 6의 (b)에 도시되는 것처럼, 언더 필(52)의 충전시, 언더 필(52)은 제2 면(12)과 제1 표면(21)의 간극에 채워지지만, 언더 필(52)의 외주부(外周部, 52b)는 반도체 수광 소자(10)의 측면(13)으로부터 다소 비어져 나와도 된다(도 5의 (b)도 참조). 한편, 언더 필(52)의 내주부(內周部, 52a)는 관통 구멍(26)의 주벽면(周壁面)(26a)보다도 내측(관통 구멍(26) 내)으로 들어가지 않도록, 언더 필(52)이 충전된다. The
도 1~도 3에 도시되는 것처럼, 수광 모듈(1)은 기판(20)의 제1 표면(21)측에 마련된 차광성의 제1 수지부(30)과, 기판(20)의 제2 표면(22)측에 마련된 투명한 제2 수지부(40)를 구비한다. 제1 수지부(30) 및 제2 수지부(40)는, 기판(20)의 양면 측에 마련되고, 반도체 수광 소자(10) 및 기판(20)(기판(20)에 관해서는 일부분)을 실링하는 패키지이다. 이하, 제1 수지부(30) 및 제2 수지부(40)의 각 구성에 대해 설명한다. 1 to 3, the light-receiving
제1 수지부(30)는 사각형 판 모양을 이루고 있고, 반도체 수광 소자(10)의 제1 면(11) 및 4개의 측면(13)을 실링한다. 제1 수지부(30)는 소정 파장의 광에 대해서 차광성을 가지고 있다. 제1 수지부(30)는, 예를 들어, 에폭시 수지나 실리콘 등으로 형성되어 있다. 제1 수지부(30)로서, 바람직하게는, 이른바 흑(黑)수지가 이용된다.The
제1 수지부(30)는 수광 모듈(1)의 바닥면을 이루는 이면(31)과, 이면(31)과는 반대측인 표면(32)과, 대향하는 한 쌍의 제1 측면(33a, 33b)과, 대향하는 한 쌍의 제2 측면(34a, 34b)을 가진다. 서로 대향하는 이면(31)과 표면(32)은 평행하다. 제1 측면(33a, 33b)은 이면(31) 및 표면(32)을 접속하고 있고, X방향에 있어서 대향하고 있다. 제2 측면(34a, 34b)은 이면(31) 및 표면(32)을 접속하고 있고, Y방향에 있어서 대향하고 있다. 제1 측면(33a, 33b) 및 제2 측면(34a, 34b)은, 모두, 이면(31)에 수직인 방향으로 연장되어 있다. The
제2 수지부(40)는, 전체적으로, 사각형 판 모양을 이루고 있다. 제2 수지부(40)는 기판(20)의 제2 표면(22)의 전체를 덮고 있다. 제2 수지부(40)는 소정 파장의 광에 대해서 광학적으로 투명하다. 제2 수지부(40)는, 예를 들어, 열경화성 수지이며, 에폭시 수지나 실리콘 등으로 형성되어 있다. 제2 수지부(40)의 굴절률은, 공기의 굴절률보다 크다. 예를 들어, 에폭시 수지로 형성된 제2 수지부(40)의 굴절률 n은 약 1.5이다. 또한, 제2 수지부(40)는 특정의 파장의 광을 조사함으로써 경화되는 광경화성 수지로 형성되어도 된다. 제2 수지부(40)에는 광을 확산하기 위한 필러가 포함되어도 된다. The
제2 수지부(40)는 제2 표면(22)의 전체를 덮는 이면(41)과, 이면(41)과는 반대측인 표면(42)과, 대향하는 한 쌍의 제1 측면(43a, 43b)과, 대향하는 한 쌍의 제2 측면(44a, 44b)을 가진다. 서로 대향하는 이면(41)과 표면(42)은 평행하다. 제1 측면(43a, 43b)은 이면(41) 및 표면(42)을 접속하고 있고, X방향에 있어서 대향하고 있다. 제2 측면(44a, 44b)은 이면(41) 및 표면(42)을 접속하고 있고, Y방향에 있어서 대향하고 있다. 제1 측면(43a, 43b) 및 제2 측면(44a, 44b)은, 모두, 이면(41)에 수직인 방향으로 연장되어 있다. The
제2 수지부(40)에 있어서, 수광 모듈(1)의 상면(上面)을 이루는 표면(42)은, 노출면이고, 수광 모듈(1)의 광 입사면으로서 기능한다. 특히, 제2 표면(22)의 전체를 덮는 제2 수지부(40)는, 관통 구멍(26)에 비하여 매우 큰 면적의 표면(42)을 가지고 있고, 수광 모듈(1)의 전체적으로의 개구율을 향상시키고 있다. 이하, 제1 수지부(30) 및 제2 수지부(40)에 관해, 기판(20)에 대한 위치 관계 등에 대해서 상세하게 설명한다.In the
도 2 및 도 3에 도시되는 것처럼, X방향에 있어서의 기판(20)의 길이는, X방향에 있어서의 제1 수지부(30)의 길이보다도 크다. 제1 수지부(30)는 X방향에 있어서, 기판(20)보다도 짧게 되어 있고, 기판(20)의 X방향의 양단부를 노출시키고 있다. 보다 자세한 것은, X방향에 있어서의 제1 수지부(30)의 단면인 제1 측면(33a, 33b)은, X방향에 있어서의 기판(20)의 단면인 제1 측면(23a, 23b)보다도 반도체 수광 소자(10)측(측면(13)측)에 위치하고 있다. 이와 같이, 제1 수지부(30)는 기판(20)의 제1 표면(21)의 전체를 덮고 있지 않다. As shown in Figs. 2 and 3, the length of the
한편, Y방향에 있어서의 기판(20)의 길이는, Y방향에 있어서의 제1 수지부(30)의 길이와 같다. 제1 수지부(30)는, Y방향에 있어서, 기판(20)의 전체 길이를 덮고 있다. 보다 자세한 것은, Y방향에 있어서의 제1 수지부(30)의 단면인 제2 측면(34a, 34b)은, Y방향에 있어서의 기판(20)의 단면인 제2 측면(24a, 24b)과 같은 면으로 연속되어 있다. On the other hand, the length of the
상기 구성에 의해, 기판(20)은 제1 수지부(30)로부터 X방향으로 돌출되는 플랜지부(20a, 20b)를 가진다. 이들 플랜지부(20a, 20b)는 상기한 가상 평면에 관해서 면대칭으로 형성되어 있다. 플랜지부(20a)는 제1 표면(21)의 직사각형의 노출 부분(21a)과, 2개의 단자부(27a)가 마련된 상기의 제1 측면(23a)을 포함한다. 평탄한 노출 부분(21a)에는, 2개의 전극부(28a)가 마련되어 있다. 한편, 플랜지부(20b)는 제1 표면(21)의 직사각형의 노출 부분(21b)과, 2개의 단자부(27b)가 마련된 상기의 제1 측면(23b)을 포함한다. 평탄한 노출 부분(21b)에는, 2개의 전극부(28b)가 마련되어 있다. 이들 플랜지부(20a, 20b)는 수광 모듈(1)이 실장용 기판(90)(도 9 참조)에 실장될 때, 리플로우(reflow)면(91)에 맞닿아 스토퍼로서 기능한다. With the above arrangement, the
도 1 및 도 3에 도시되는 것처럼, X방향에 있어서의 기판(20)의 길이는, X방향에 있어서의 제2 수지부(40)의 길이와 같다. 제2 수지부(40)는, X방향에 있어서, 기판(20)의 전체 길이를 덮고 있다. 보다 자세한 것은, X방향에 있어서의 제2 수지부(40)의 단면인 제2 측면(44a, 44b)은, X방향에 있어서의 기판(20)의 단면인 제2 측면(24a, 24b)과 같은 면으로 연속되어 있다. As shown in Figs. 1 and 3, the length of the
Y방향에 있어서의 기판(20)의 길이는, Y방향에 있어서의 40의 길이와 같다. 제2 수지부(40)는, Y방향에 있어서, 기판(20)의 전체 길이를 덮고 있다. 보다 자세한 것은, Y방향에 있어서의 제2 수지부(40)의 단면인 제2 측면(44a, 44b)은, Y방향에 있어서의 기판(20)의 단면인 제2 측면(24a, 24b)과 같은 면으로 연속되어 있다. The length of the
이와 같이, 수광 모듈(1)의 제2 수지부(40)는, 제2 표면(22)의 전체를 덮는 직육면체 모양의 본체부(45)를 가진다. 제2 수지부(40)는 본체부(45)의 중앙에 마련되고, 기판(20)의 관통 구멍(26) 내로 돌출되는 돌출부(46)를 추가로 가진다. 도 3에 도시되는 것처럼, 돌출부(46)는 본체부(45)에 연속해서 마련되고, 원주 모양을 이루고 있다. 돌출부(46)는 관통 구멍(26)으로부터 더 돌출되어 있다. 돌출부(46)는 기판(20)을 관통하고 있고, 반도체 수광 소자(10)의 제2 면(12)에 도달하고 있다. 바꾸어 말하면, 원형의 선단면(46a)은 제2 면(12)에 밀접(密接)하여, 광 검출 영역(12a)을 피복하고 있다. 돌출부(46)의 선단부(하단부)는, 언더 필(52)의 내주부(52a)(도 6의 (b) 참조)에 밀접되어 있다. The
이어서, 도 4~도 8을 참조하여, 수광 모듈(1)의 제조 방법에 대해 설명한다. 이하의 설명에 있어서, 피처리체(100A~100E)란 제조 방법의 도중 단계에 있는 구조체를 말한다. Next, a manufacturing method of the
먼저, 도 5의 (a)에 도시되는 것처럼, 유리 에폭시 기판 등의 기판(200)을 준비하고, 이 기판(200)에 관통 구멍(26)을 형성하여, 피처리체(100A)를 얻는다(스텝 S01;기판의 준비 공정). 이 스텝 S01에서는, 예를 들어 소정의 패터닝이 실시된 복수의 유리 에폭시 기판을 준비한다. 그리고, 이들 기판(200)을 중첩시킨 상태에서 천공을 행함으로써, 1회의 천공에 대해서, 동일한 원주 모양의 관통 구멍(26)을 복수 개 형성한다. 천공 공정에는, 예를 들어 드릴 등을 이용한 공지의 방법이 이용될 수 있다. 이때, 기판(200)에는 제1 표면(21)에 복수의 전극부가 마련되어 있고, 제1 표면(21)으로부터 Z방향으로 연장되는 복수의 단자부(201)가 마련되어 있다. 복수의 전극부는 전극부(28a, 28b)에 상당한다. 복수의 단자부(201)는 단자부(27a, 27b)에 상당한다. 복수의 단자부(201)는 제1 표면(21)과 제2 표면(22)을 접속시키고 있다. 단자부(201)는 원주 모양 또는 원통 모양이다. First, as shown in FIG. 5A, a
스텝 S01에서 얻어지는 피처리체(100A)에서는, 복수의 관통 구멍(26)은, 예를 들어, X방향으로 배열됨과 아울러, Y방향으로 배열된다. 복수의 단자부(201)는, 예를 들어, X방향으로 배열됨과 아울러, Y방향으로 배열된다. 관통 구멍(26)이 마련되는 열(관통 구멍(26)의 중심을 통과하는 라인)과, 단자부(201)가 마련되는 열(단자부(201)의 중심을 통과하는 라인)은 겹치지 않고, 어긋나 있다. 관통 구멍(26)과 단자부(201)는, 예를 들어, 이들 개수가 1 대 2의 비율이 되도록 마련되어 있다. 직사각형의 꼭지점에 위치하는 4개의 단자부(201)를 상정한 경우에, 이것들을 잇는 2개의 대각선의 교점(交点)상에, 1개의 관통 구멍(26)이 배치되어 있다. In the
또한, 복수의 관통 구멍(26)이 미리 형성된 기판(200)을 준비해도 된다. 이 경우, 스텝 S01에 있어서 천공을 행할 필요는 없다. 또, 스텝 S03의 언더 필(52)의 충전 공정에 대비하여, 언더 필재를 필름으로 하여 처음부터 기판(200)에 붙여 두어도 된다. 필름이 붙여진 기판(200)에 대해서, 천공 공정을 실시해도 된다. The
이어서, 기판(200)의 제1 표면(21)에 반도체 수광 소자(10)를 본딩한다(스텝 S02;반도체 수광 소자(10)의 본딩 공정). 이 스텝 S02에서는, 반도체 수광 소자(10)의 제2 면(12)을 제1 표면(21)에 대면시켜, 각 관통 구멍(26)을 덮도록 각 반도체 수광 소자(10)를 배치한다(도 5의 (b) 참조). 이때, 반도체 수광 소자(10)의 광 검출 영역(12a)이, 관통 구멍(26)에 대면하도록 반도체 수광 소자(10)를 배치한다. 그리고, 제1 표면(21)과 제2 면(12)의 사이에 복수의 범프(51)를 마련하여, 다이 본드 및 범프 본드(즉 플립 칩 본딩)를 행한다. 이것에 의해, 전극부에 반도체 수광 소자(10)를 전기적으로 접속시킨다. 또한, 도 5~도 8에 도시되는 것처럼, 플립 칩 실장이 적용되는 본 실시 형태의 제조 방법에서는, 기판(200)이 뒤집힌 상태에서, 각 공정이 실시된다. Then, the semiconductor light-receiving
이어서, 피처리체(100)와 기판(200)의 제1 표면(21)의 간극에 언더 필(52)을 충전하여, 피처리체(100B)를 얻는다(스텝 S03;언더 필의 충전 공정). 이 스텝 S03에서는, 제1 표면(21)상으로서, 제1 표면(21)과 제2 면(12)의 간극에, 에폭시 수지 등을 포함하는 액상(液狀)의 경화성 수지를 유입시킨다. 언더 필(52)은 범프(51)의 주위에 충전되어, 반도체 수광 소자(10) 및 범프(51)를 실링 및 고정한다. 상기한 것처럼, 언더 필(52)의 외주부(52b)는 반도체 수광 소자(10)의 전(全) 주위에 있어서, 측면(13)으로부터 다소 비어져 나온다(도 5의 (b) 참조). 그리고, 언더 필(52)의 내주부(52a)는 관통 구멍(26)의 주벽면(26a)보다도 내측(관통 구멍(26) 내)으로 들어가지 않도록, 언더 필(52)이 충전된다. Subsequently, the
이 스텝 S03에 있어서 언더 필(52)이 간극에 충전됨으로써, 스텝 S04의 제1 실링 수지부(60)의 형성 공정에 있어서, 제1 수지부(30)가 간극 내 나아가서는 관통 구멍(26)에 침입하는 것이 방지된다. 또, 언더 필(52)의 내주부(52a)가 관통 구멍(26) 내로 들어가지 않음으로써, 스텝 S05의 제2 실링 수지부(80)의 형성 공정에 있어서, 관통 구멍(26)의 전역에 돌출부(46)가 마련되게 된다. When the
또한, 상기한 것처럼, 스텝 S01에 있어서, 언더 필재를 필름으로 하여 기판(200)에 붙여 두어도 된다. 이 방법을 채용하면, 스텝 S03의 충전 공정은 생략 가능하다. 또, 언더 필(52)로서, 이방성(異方性) 도전 수지를 이용해도 된다. As described above, in step S01, the underfill material may be adhered to the
이어서, 도 6의 (a) 및 도 6의 (b)에 도시되는 것처럼, 기판(20)의 제1 표면(21)측에 있어서, 차광성의 제1 수지를 이용하여 제1 표면(21) 및 반도체 수광 소자(10)를 실링하여 제1 실링 수지부(60)를 형성하여, 피처리체(100C)를 얻는다(스텝 S04;제1 실링 수지부의 형성 공정). 이 스텝 S04에서는, 제1 표면(21)의 전면에 걸쳐서, 판 모양의 제1 실링 수지부(60)를 형성한다. 제1 실링 수지부(60)의 제1 표면(61)은, 제1 표면(21)에 평행한 평탄면에 형성된다. 제1 실링 수지부(60)의 제2 표면(62)은, 반도체 수광 소자(10)의 제1 면(11) 및 측면(13)과, 기판(20)의 제1 표면(21)을 피복하여, 이들 면에 밀착된다. 제1 실링 수지부(60)는, 예를 들어, 미경화 상태의 열경화성 수지를 금형이나 댐 모양의 프레임 내에 충전한 후, 가열하여 경화시킴으로써, 형성된다. 또한, 열경화성 수지가 미경화 상태로 흘러 나오지 않는 것이면, 금형 등을 이용하지 않고, 도포나 포팅 후, 가열 경화시켜 형성해도 된다. 제1 수지부(30)는 미경화 상태의 광경화성 수지를 금형이나 댐 모양의 프레임 내에 충전한 후, 특정 파장의 광을 조사하여 경화시킴으로써, 형성되어도 된다. 또한, 광경화성 수지가 미경화 상태로 흘러 나오지 않는 것이면, 금형 등을 이용하지 않고, 도포나 포팅(potting) 후, 특정 파장의 광을 조사하여 경화시켜 형성해도 된다. Next, as shown in Figs. 6A and 6B, the
상기 스텝 S03에 있어서, 언더 필(52)의 외주부(52b)가 반도체 수광 소자(10)의 전 주위에 채워져 있음으로써, 제1 실링 수지부(60)는 반도체 수광 소자(10)와 기판(20)의 간극에 침입할 수 없도록 되어 있다(도 6의 (b) 참조). The outer
이어서, 도 7의 (a) 및 도 7의 (b)에 도시되는 것처럼, 기판(20)의 제2 표면(22)측에 있어서, 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지를 이용하여 제2 표면(22)의 전체를 실링하여 제2 실링 수지부(80)를 형성하여, 피처리체(100D)를 얻는다(스텝 S05;제2 실링 수지부의 형성 공정). 이 스텝 S05에서는, 제2 표면(22)의 전면에 걸쳐서, 제2 실링 수지부(80)를 형성한다. 이때, 기판(200)의 관통 구멍(26) 내로 제2 수지를 유입시켜, 반도체 수광 소자(10)의 광 검출 영역(12a)을 제2 수지로 피복한다. 이것에 의해, 모든 관통 구멍(26) 내로 들어간 돌출부(46)를 형성하여, 돌출부(46)의 선단면(46a)을 광 검출 영역(12a)에 도달시킨다. 제2 실링 수지부(80)의 제2 표면(82)은, 제2 표면(22)에 평행한 평탄면에 형성된다. 제2 실링 수지부(80)의 제1 표면(81)은 기판(200)의 제2 표면(22)과, 반도체 수광 소자(10)의 광 검출 영역(12a)을 피복하여, 이들 면에 밀착된다. 제2 실링 수지부(80)의 형성 방법에 대해서는, 상기한 제1 실링 수지부(60)의 형성 방법과 마찬가지의 방법이 이용될 수 있다. Subsequently, as shown in Figs. 7A and 7B, a second resin optically transparent to light of a predetermined wavelength is used on the
상기 스텝 S03에 있어서, 언더 필(52)의 내주부(52a)가 관통 구멍(26) 내에 들어가지 않음으로써, 제2 실링 수지부(80)의 돌출부(46)는, 관통 구멍(26)의 전역에 마련되고, 선단면(46a)은 확실히 광 검출 영역(12a)에 도달한다(도 7의 (b) 참조). The inner
이어서, 도 8의 (a)에 도시되는 것처럼, 제1 실링 수지부(60)의 일부를 제거하여 제1 표면(21)의 일부를 노출시키고, 복수의 단자부(201)를 노출시켜서, 피처리체(100E)를 얻는다(스텝 S06;전극의 노출 공정). 이 스텝 S06에서는, Y방향으로 일렬로 늘어선 단자부(201)에 대응하는 범위에 있어서, 제1 실링 수지부(60)를 제거하여, 복수의 노출 부분 A를 형성한다. 노출 부분 A의 사이에는, 직육면체 모양의 잔존 부분(65)이 형성된다. 잔존 부분(65)은 수광 모듈(1)의 제1 수지부(30)에 상당한다. 8A, a part of the first
스텝 S06에서는, 구체적으로는, 예를 들어 단면이 직사각형 모양의 다이싱 브레이드를 이용하여, 제1 실링 수지부(60)의 두께에 대응하는 부분이 연삭(硏削)되도록, 다이싱 브레이드의 높이를 조절한다. 그리고, 제1 실링 수지부(60)에 대해서, Y방향으로 복수 회 컷을 행한다. 이때, 단자부(201)가 마련된 범위만을 따라서 컷을 행하여, 반도체 수광 소자(10)가 마련된 영역을 피한다. 다이싱 브레이드의 폭은, 적당히 변경 가능하다. 또한, 다이싱을 행하는 경우로 한정되지 않는다. 예를 들어 케미컬 에칭에 의해서 제1 실링 수지부(60)의 일부를 제거하여, 복수의 노출 부분 A를 형성해도 된다. Specifically, in step S06, the height of the dicing blade is adjusted so that the portion corresponding to the thickness of the first
이어서, 도 8의 (b)에 도시되는 것처럼, 반도체 수광 소자(10)가 마련되어 있지 않은 X방향의 제1 라인 L1과, 노출 부분 A의 단자부(201)를 통과하는 Y방향의 제2 라인 L2에 있어서 각각 다이싱을 행하여, 기판(20)을 개편화하여 각 수광 모듈(1)을 얻는다(스텝 S07;개편화 공정). 이 스텝 S07에서는, 제1 라인 L1에 있어서의 다이싱에 의해, 잔존 부분(65) 및 제2 실링 수지부(80)가 분할되어, 제1 수지부(30) 및 제2 수지부(40)가 형성된다. 이때, 같은 면인 제2 측면(24a), 제2 측면(34a), 및 제2 측면(44a)이 형성되고, 같은 면인 제2 측면(24b), 제2 측면(34b), 및 제2 측면(44b)이 형성된다(도 1 참조). 또, 제2 라인 L2에 있어서의 다이싱에 의해, 노출 부분 A가 대략 절반으로 분할되어, 수광 모듈(1)의 플랜지부(20a) 또는 플랜지부(20b)가 형성된다. 이때, 같은 면인 제1 측면(23a) 및 제1 측면(43a)이 형성되고, 같은 면인 제1 측면(23b) 및 제1 측면(43b)이 형성된다. 원주 모양(또는 원통 모양)의 각 단자부(201)는 분할되어, 반원 기둥 모양(또는 반원 통 모양)의 단자부(27a, 27b)가 된다. Next, as shown in Fig. 8B, the first line L1 in the X direction where the semiconductor light-receiving
스텝 S07에서는, 스텝 S06에서 이용한 것과 마찬가지의, 단면이 직사각형 모양의 다이싱 브레이드를 이용한다. 다만, 브레이드부의 두께를 상이하게 하여, 보다 얇은 브레이드부로 한다. 따라서, 플랜지부(20a) 또는 플랜지부(20b)는, 브레이드부의 두께가 상이한 2회의 다이싱에 의해 형성된다. In step S07, a dicing blade having a rectangular cross section similar to that used in step S06 is used. However, the thickness of the braid portion is made different to make the braid portion thinner. Therefore, the
이상 설명한 본 실시 형태의 수광 모듈(1)에 의하면, 반도체 수광 소자(10)는 범프(51)를 통해서 기판(20)의 제1 표면(21)에 마련되어 있다. 이러한 플립 칩 방식에 의한 실장은, 와이어를 이용하는 경우에 비하여, 단선 등의 문제를 회피할 수 있기 때문에, 높은 신뢰성이 실현되고 있다. 기판(20)은 제1 수지부(30)로부터 돌출되는 플랜지부(20a, 20b)를 가진다. 도 9에 도시되는 것처럼, 수광 모듈(1)을 실장할 때에는, 실장용 기판(90)에, 구멍부(92) 등을 마련한다. 구멍부(92)는 제1 수지부(30)를 수용 가능한 크기로 설정되어 있다. 이 구멍부(92) 등에 제1 수지부(30)를 들어가게 하여, 제1 수지부(30)를 안으로 넣을 수 있다. 그리고 플랜지부(20a, 20b)를 실장용 기판(90)의 리플로우면(91)상에 재치함으로써, 수광 모듈(1)을 실장용 기판(90)에 용이하게 실장할 수 있다. 기판(20)의 단자부(27a, 27b)는 제1 측면(23a, 23b)에 노출되어 있으므로, 접속부(93)를 이용한 접속도 용이하다. According to the
도 10에 도시되는 것처럼, 기판(20)의 제2 표면(22)측에 마련된 제2 수지부(40)는, 소정 파장의 광에 대해서 광학적으로 투명하다. 제2 수지부(40)에 있어서, 기판(20)을 덮는 면과 반대측의 노출면(표면(42))으로부터 광이 입사되면, 제2 수지부(40)의 굴절률은 공기의 굴절률보다도 크기 때문에, 광은 제2 수지부(40)의 내부에서 확산되어, 제2 수지부(40)의 내부에 갇힌다. 즉, 노출면(표면(42))으로부터 기판(20)의 관통 구멍(26)으로 직접 입사된 광은, 반도체 수광 소자(10)의 광 검출 영역(12a)으로 입사되지만, 그 이외의 광은, 기판(20)의 제2 표면(22)이나 제2 수지부(40)의 표면(42) 등에서 반사된 후에, 관통 구멍(26)을 통해서 광 검출 영역(12a)으로 입사된다. 제2 수지부(40)는 기판(20)의 제2 표면(22)의 전체를 덮고 있기 때문에, 노출면(표면(42))도 크게 되어 있고, 따라서 수광 범위가 매우 넓다. 제2 수지부(40)는 노출면(표면(42)) 전면의 넓은 범위로 입사된 광을, 관통 구멍(16)을 통해서 광 검출 영역(12a)으로 입사시킬 수 있다. 관통 구멍의 크기에 따른 개구율로 한정되어 버리는 종래의 수광 모듈에 비하여, 이 수광 모듈(1)에서는, 개구율이 향상되어 있다. 게다가, 제2 수지부(40)의 돌출부(46)는 관통 구멍(26) 내로 돌출되어, 추가로 광 검출 영역(12a)을 피복한다. 이것에 의해, 제2 수지부(40) 내의 광을, 관통 구멍(26)뿐만 아니라 광 검출 영역(12a)까지 확실하게 안내할 수 있다. 그 결과로서, 수광 감도의 증대가 도모된다. 또, 반도체 수광 소자(10)는 차광성을 가지는 제1 수지부(30)에 의해서 실링되어 있으므로, 관통 구멍(26)을 경유하는 광 이외의 입사광은, 차단된다. 따라서, 노이즈가 감소된다. 노이즈의 감소에 의해, 수광 감도에 관한 S/N비가 향상된다. 또, 제2 수지부(40)가 제2 표면(22)의 전체를 덮고, 또한 돌출부(46)가 광 검출 영역(12a)을 피복하고 있기 때문에, 반도체 수광 소자(10)에 대한 수분(水分)의 침입이 방지되고 있다. As shown in Fig. 10, the
X방향에 있어서의 제2 수지부(40)의 단면인 제1 측면(43a, 43b)은, X방향에 있어서의 기판(20)의 단면인 제1 측면(23a, 23b)과 같은 면으로 연속되어 있다. 따라서, X방향에 있어서의 넓은 범위로 입사된 광을, 광 검출 영역(12a)으로 입사시킬 수 있어, 수광 모듈(1)에 있어서의 수광 감도가 한층 증대되어 있다. The first side faces 43a and 43b which are the end faces of the
Y방향에 있어서의 제2 수지부(40)의 단면인 제2 측면(44a, 44b)은, Y방향에 있어서의 기판(20)의 단면인 제2 측면(24a, 24b)과 같은 면으로 연속되어 있다. 따라서, Y방향에 있어서의 넓은 범위로 입사된 광을, 광 검출 영역(12a)으로 입사시킬 수 있어, 수광 모듈(1)에 있어서의 수광 감도가 한층 증대되어 있다. The second side faces 44a and 44b which are the end faces of the
기판(20)의 제2 표면(22)은 소정 파장의 광을 반사시키는 반사면이기 때문에, 제2 수지부(40)의 내부에서의 광 성분을 증대시킬 수 있고, 또 광의 가둠 효과가 더욱 향상된다. 따라서, 수광 모듈(1)에 있어서의 수광 감도가 한층 증대되어 있다. Since the
상기한 수광 모듈(1)의 제조 방법에 의하면, 기판(20)의 제1 표면(21)측에 있어서는, 차광성을 가지는 제1 수지를 이용하여 제1 표면(21) 및 반도체 수광 소자(10)가 실링되고, 그 후, 제1 실링 수지부(60)의 일부가 제거되어 제1 표면(21)이 노출된다. 제1 표면의 노출 부분 A를 통과하는 제2 라인 L2에서 다이싱을 행함으로써, 기판(20)에, 제1 실링 수지부(60)의 잔존 부분(65)(제1 수지부(30))으로부터 돌출되는 플랜지부가 형성된다. 이 플랜지부에 의하면, 수광 모듈(1)을 실장용 기판에 용이하게 실장할 수 있다. 한편, 제2 표면(22)측에 있어서는, 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지를 이용하여 제2 표면(22)의 전체가 실링된다. 관통 구멍(26) 내에 제2 수지가 유입되어, 관통 구멍(26)에 대면하는 광 검출 영역(12a)을 제2 수지가 피복하기 때문에, 개구율이 향상되어, 수광 감도의 증대가 도모된다. 이 제조 방법에 의하면, 고신뢰이고 또한 수광 감도가 높은 수광 모듈을, 간이 또한 적은 공정을 거쳐 제조할 수 있다. The
복수의 기판(200)을 중첩시킨 상태에서 천공을 행함으로써, 1회의 천공에 대해서 동일한 기둥 모양의 관통 구멍(26)을 복수 개 형성하므로, 기판(200)의 천공 공정의 효율이 높아진다. By performing the perforations in a state in which the plurality of
상기한 실시 형태 이외에도, 본 발명은 다양한 변형 양태를 포함하고 있다. 예를 들어, 도 11의 (a)에 도시되는 것처럼, 수광 모듈(1A)은 수광 모듈(1)의 제2 수지부(40)를 대신하여, 표면(42)상에 형성된 프레넬 렌즈부(47)를 포함하는 제2 수지부(40A)를 구비하고 있다. 노출면이 프레넬 렌즈 형상을 이루고 있음으로써, 노출면으로부터 입사된 광을 관통 구멍(26)으로 안내하기 쉽고, 집광 효율이 높여져 있다. 따라서, 수광 감도가 한층 증대되어 있다. In addition to the above-described embodiments, the present invention includes various modifications. 11A, the
또, 도 11의 (b) 및 도 12에 도시되는 것처럼, 수광 모듈(1b)은 수광 모듈(1A)의 프레넬 렌즈부(47)에 더하여, 기판(20)에 형성된 관통 구멍(26B)이 제2 표면(22)측으로부터 제1 표면(21)측을 향함에 따라 가늘어지는 테이퍼 모양이다. 관통 구멍(26B)은 제2 표면(22)측으로부터 제1 표면(21)측을 향하여 일정한 경사로 끝이 가늘어지는 테이퍼 형상이다. 이 구성에 의하면, 수광 모듈(1A)과 마찬가지의 효과에 더하여, 관통 구멍(26B)에 광을 입사시키기 쉬워져, 수광 감도가 한층 증대된다. 11B and 12, in the light receiving module 1b, a through
이상의 실시 형태로 한정되지 않고, 예를 들어, 이하의 변형 양태를 채택할 수 있다. X방향으로만 플랜지부(20a, 20b)가 마련되는 경우로 한정되지 않고, Y방향으로도 플랜지부가 마련되어도 된다. 이 경우, 스텝 S06에 있어서 제1 실링 수지부(60)를 제거하는 부분을 늘려, Y방향뿐만 아니라 X방향으로 제1 실링 수지부(60)를 제거해도 된다. 제1 수지부(30)의 사방으로 돌출되는 플랜지부가 마련되는 경우, 예를 들어 단자부는 기판(20)의 각 변에 마련되어도 된다(예를 들어 4변의 각각에 2개 마련되어, 전체로 8개 등). For example, the following modifications can be adopted. The present invention is not limited to the case where the
플랜지부(20a, 20b)는 단자부(27a, 27b)가 마련된 단면을 포함하지만, 단면은 X방향(제1 방향)의 단면으로 한정되지 않고, Y방향의 단면이어도 된다. 즉, 플랜지부(20a, 20b)의 측면(제2 측면(24a, 24b)의 양단(兩端) 부분)에 단자부가 마련되어도 된다. 바꾸어 말하면, 상기 실시 형태에서는, 제1 측면(23a, 23b)에 단자부(27a, 27b)가 마련되는 경우에 대해 설명했지만, 이 양태로 한정되지 않는다. 전극부 및 단자부에 관해, 개수 및 배치는 적당히 변경 가능하다. 다만, 단자부는 플랜지부에 마련될 수 있다. The
제2 수지부(40)의 단면과 기판(20)의 단면은 같은 면으로 연속되어 있은 경우로 한정되지 않는다. 제2 수지부(40)의 단면과 기판(20)의 단면은 같은 면으로 연속되어 있지 않아도 된다. 예를 들어, 제2 수지부(40)의 단면은 기판(20)의 단면에 대해서 경사져 있어도 된다. The cross section of the
기판(20)에 마련되는 관통 구멍은, 원주 모양으로 한정되지 않고, 사각 기둥 모양이이도 된다. 관통 구멍은 다각형 기둥 모양이어도 된다. 기판(20)에 마련되는 테이퍼 모양의 관통 구멍은, 원 뿔대 모양으로 한정되지 않고, 사각 뿔대 모양이어도 된다. 관통 구멍은 다각 뿔대 모양이어도 된다. 테이퍼 모양의 관통 구멍은 제2 표면(22)측으로부터 제1 표면(21)측을 향하여 경사 각도가 복수 단계로 바뀌는 것 같은 테이퍼 형상이어도 된다. 테이퍼 모양의 관통 구멍이, (프레넬 렌즈부(47)를 구비하지 않는) 수광 모듈(1)에 채용되어도 된다. 관통 구멍은 중심축선이 Z방향을 따르도록 형성되는 경우로 한정되지 않고, 중심축선이 Z방향에 대해서 다소 경사지도록 형성되어도 된다. The through hole provided in the
[산업상의 이용 가능성][Industrial Availability]
본 개시의 일부 양태에 의하면, 개구율이 향상되고, 그 결과, 수광 감도의 증대를 도모할 수 있다. According to some aspects of the present disclosure, the aperture ratio is improved, and as a result, the light receiving sensitivity can be increased.
1…수광 모듈
10…반도체 수광 소자
12a…광 검출 영역
20…기판
21…제1 표면
22…제2 표면
26, 26B…관통 구멍
27a, 27b…단자부
28a, 28b…전극부
30…제1 수지부
40…제2 수지부
51…범프
52…언더 필
A…노출 부분
L1…제1 라인
L2…제2 라인 One…
12a ... The
21 ... The
26, 26B ... Through
28a, 28b ... The
40 ... The
52 ... Under Fill A ... Exposed portion
L1 ... The first line L2 ... The second line
Claims (8)
상기 기판의 상기 제1 표면에 대면(對面)하도록 마련되고, 상기 제1 표면과의 사이에 마련된 범프를 통해서 상기 기판의 상기 전극부에 전기적으로 접속되는 반도체 수광 소자와,
상기 반도체 수광 소자와 상기 기판의 상기 제1 표면의 간극으로서 상기 범프의 주위에 충전되는 언더 필과,
상기 기판의 상기 제1 표면측에 마련되어 상기 반도체 수광 소자를 실링하고, 소정 파장의 광에 대해서 차광성을 가지는 제1 수지부와,
상기 기판의 상기 제2 표면측에 마련되어 상기 제2 표면의 전체를 덮고, 상기 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지부를 구비하고,
상기 기판에는 상기 기판을 두께 방향으로 관통하는 관통 구멍이 마련되고,
상기 반도체 수광 소자는 상기 반도체 수광 소자의 광 검출 영역이 상기 관통 구멍에 대면하도록 배치되고,
상기 두께 방향에 직교하는 제1 방향에 있어서의 상기 기판의 길이는, 상기 제1 방향에 있어서의 상기 제1 수지부의 길이보다도 크고, 상기 기판은 상기 제1 수지부로부터 상기 제1 방향으로 돌출되는 플랜지부를 가지고, 상기 플랜지부는 상기 제1 표면의 노출 부분과 상기 단자부가 마련된 상기 단면을 포함하고,
상기 제2 수지부는 상기 기판의 상기 관통 구멍 내로 돌출되는 돌출부를 가지고, 상기 돌출부는 상기 반도체 수광 소자의 상기 광 검출 영역을 피복하는 수광 모듈.A first surface, a second surface opposite to the first surface, an electrode portion provided on the first surface, and an electrode portion provided on an end surface connecting the first surface and the second surface, A substrate having a terminal portion connected to the substrate,
A semiconductor light receiving element which is provided so as to face the first surface of the substrate and is electrically connected to the electrode portion of the substrate through a bump provided between the semiconductor surface and the first surface,
An underfill which is filled around the bump as a gap between the semiconductor light receiving element and the first surface of the substrate,
A first resin part provided on the first surface side of the substrate and sealing the semiconductor light-receiving element and having a light-shielding property with respect to light having a predetermined wavelength,
And a second resin part provided on the second surface side of the substrate and covering the entirety of the second surface and optically transparent to light of the predetermined wavelength,
Wherein the substrate is provided with a through hole penetrating the substrate in the thickness direction,
The semiconductor photodetector element is arranged so that the photodetecting area of the semiconductor photodetector faces the through hole,
Wherein a length of the substrate in a first direction orthogonal to the thickness direction is larger than a length of the first resin portion in the first direction and the substrate is projected from the first resin portion in the first direction Wherein the flange portion includes the exposed portion of the first surface and the cross-section provided with the terminal portion,
And the second resin portion has a protrusion protruding into the through hole of the substrate, and the protrusion covers the light detecting area of the semiconductor photodetector.
상기 제1 방향에 있어서의 상기 제2 수지부의 길이는, 상기 제1 방향에 있어서의 상기 기판의 길이와 같고, 상기 제1 방향에 있어서의 상기 제2 수지부의 단면은, 상기 제1 방향에 있어서의 상기 기판의 단면과 같은 면으로 연속되어 있은 수광 모듈.The method according to claim 1,
Wherein a length of the second resin portion in the first direction is equal to a length of the substrate in the first direction and a cross section of the second resin portion in the first direction is the same as the length in the first direction Is continuous on the same plane as the end face of the substrate in the light receiving module.
상기 두께 방향 및 상기 제1 방향의 양쪽에 직교하는 제2 방향에 있어서의 상기 제2 수지부의 길이는, 상기 제2 방향에 있어서의 상기 기판의 길이와 같고, 상기 제2 방향에 있어서의 상기 제2 수지부의 단면은, 상기 제2 방향에 있어서의 상기 기판의 단면과 같은 면으로 연속되어 있은 수광 모듈.The method according to claim 1 or 2,
The length of the second resin portion in the thickness direction and the second direction orthogonal to both the first direction is the same as the length of the substrate in the second direction, And the cross section of the second resin section is continuous on the same plane as the cross section of the substrate in the second direction.
상기 관통 구멍은 상기 제2 표면측으로부터 상기 제1 표면측을 향함에 따라 가늘어지는 테이퍼 모양인 수광 모듈.The method according to any one of claims 1 to 3,
And the through-hole is tapered to be tapered from the second surface side toward the first surface side.
상기 제2 수지부에 있어서, 상기 제2 표면을 덮는 면과 반대측인 노출면은, 프레넬 렌즈 형상을 이루고 있는 수광 모듈.The method according to any one of claims 1 to 4,
Wherein the exposed surface of the second resin portion opposite to the surface covering the second surface has a Fresnel lens shape.
상기 기판의 상기 제2 표면은 상기 소정 파장의 광을 반사시키는 반사면인 수광 모듈.The method according to any one of claims 1 to 5,
Wherein the second surface of the substrate is a reflective surface reflecting light of the predetermined wavelength.
상기 기판의 상기 제1 표면에 대면하고 또한 상기 관통 구멍을 덮도록 복수의 반도체 수광 소자를 배치하고, 상기 제1 표면과 상기 반도체 수광 소자의 사이에 범프를 마련하고, 상기 반도체 수광 소자를 본딩하여 상기 전극부에 상기 반도체 수광 소자를 전기적으로 접속시키는 공정과,
상기 반도체 수광 소자와 상기 기판의 상기 제1 표면의 간극으로서 상기 범프의 주위에 충전된 언더 필을 형성하는 공정과,
상기 기판의 상기 제1 표면측에 있어서, 소정 파장의 광에 대해서 차광성을 가지는 제1 수지를 이용하여 상기 제1 표면 및 상기 반도체 수광 소자를 실링하여, 제1 실링 수지부를 형성하는 공정과,
상기 기판의 상기 제2 표면측에 있어서, 상기 소정 파장의 광에 대해서 광학적으로 투명한 제2 수지를 이용하여 상기 제2 표면의 전체를 실링하여, 제2 실링 수지부를 형성하는 공정과,
상기 제1 실링 수지부의 일부를 제거하여 상기 제1 표면의 일부를 노출시킴과 아울러 상기 복수의 단자부를 노출시키는 공정과,
상기 반도체 수광 소자가 마련되어 있지 않은 영역을 통과하는 제1 라인과, 상기 제1 표면의 노출 부분을 통과하는 제2 라인에 있어서 각각 다이싱을 행하여, 상기 기판을 개편화하는 공정을 포함하고,
상기 반도체 수광 소자를 전기적으로 접속시키는 공정에서는, 반도체 수광 소자의 광 검출 영역이 상기 관통 구멍에 대면하도록 상기 반도체 수광 소자를 배치하고,
상기 제2 실링 수지부를 형성하는 공정에서는, 상기 기판의 상기 관통 구멍 내로 상기 제2 수지를 유입시켜, 추가로 상기 반도체 수광 소자의 상기 광 검출 영역을 상기 제2 수지로 피복하는 수광 모듈의 제조 방법.A substrate having opposing first and second surfaces, wherein a plurality of electrode portions are provided on the first surface, a plurality of terminal portions electrically connected to the electrode portion and extending in the thickness direction from the first surface are provided A step of preparing the substrate provided with a plurality of through holes penetrating in the thickness direction,
Wherein a plurality of semiconductor light receiving elements are arranged to face the first surface of the substrate and to cover the through holes, bumps are provided between the first surface and the semiconductor light receiving element, and the semiconductor light receiving element is bonded A step of electrically connecting the semiconductor light-receiving element to the electrode portion,
Forming an underfill filled in the periphery of the bump as a gap between the semiconductor light-receiving element and the first surface of the substrate;
A step of forming a first sealing resin part on the first surface side of the substrate by sealing the first surface and the semiconductor light-receiving element using a first resin having a light-shielding property with respect to light of a predetermined wavelength; ,
A step of forming a second sealing resin portion on the second surface side of the substrate by sealing the entire second surface with a second resin optically transparent to the light of the predetermined wavelength,
Removing a portion of the first sealing resin portion to expose a portion of the first surface and exposing the plurality of terminal portions;
And dicing each of the first line passing through the region where the semiconductor light-receiving element is not provided and the second line passing through the exposed portion of the first surface to separate the substrate,
In the step of electrically connecting the semiconductor light-receiving element, the semiconductor light-receiving element is disposed such that the light-detecting area of the semiconductor light-receiving element faces the through-hole,
In the step of forming the second sealing resin part, the second resin is introduced into the through hole of the substrate, and further the manufacturing of the light receiving module for covering the light detecting area of the semiconductor light receiving element with the second resin Way.
상기 기판을 준비하는 공정에서는, 복수의 상기 기판을 중첩시킨 상태에서 천공을 행함으로써, 1회의 천공에 대해서 동일한 기둥 모양의 상기 관통 구멍을 복수 개 형성하는 수광 모듈의 제조 방법. The method of claim 7,
Wherein the step of preparing the substrate includes the step of perforating a plurality of the substrates in a superimposed state so as to form a plurality of the through holes of the same column shape per one perforation.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010080A JP6564329B2 (en) | 2016-01-21 | 2016-01-21 | Light receiving module and method for manufacturing light receiving module |
JPJP-P-2016-010080 | 2016-01-21 | ||
PCT/JP2016/084495 WO2017126213A1 (en) | 2016-01-21 | 2016-11-21 | Light reception module, and method for producing light reception module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180104649A true KR20180104649A (en) | 2018-09-21 |
KR102559339B1 KR102559339B1 (en) | 2023-07-25 |
Family
ID=59361674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187023032A KR102559339B1 (en) | 2016-01-21 | 2016-11-21 | Light receiving module and method of manufacturing the light receiving module |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6564329B2 (en) |
KR (1) | KR102559339B1 (en) |
CN (1) | CN108475705B (en) |
TW (1) | TWI714678B (en) |
WO (1) | WO2017126213A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6775641B1 (en) * | 2019-06-18 | 2020-10-28 | Nttエレクトロニクス株式会社 | Light-shielding structure of light-receiving element and optical circuit |
JP2023087210A (en) * | 2021-12-13 | 2023-06-23 | 浜松ホトニクス株式会社 | Optical semiconductor package and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268737A (en) * | 2003-11-11 | 2005-09-29 | Ricoh Co Ltd | Optical transmission element module |
JP2007103555A (en) * | 2005-10-03 | 2007-04-19 | Texas Instr Japan Ltd | Semiconductor chip, semiconductor device, and manufacturing method thereof |
EP1879230A1 (en) * | 2006-07-10 | 2008-01-16 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
US20080170819A1 (en) * | 2007-01-17 | 2008-07-17 | Ibiden Co., Ltd. | Optical element, package substrate and device for optical communication |
JP2008226895A (en) | 2007-03-08 | 2008-09-25 | New Japan Radio Co Ltd | Optical semiconductor device and its manufacturing method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309271A (en) * | 2002-04-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | Mounting structure and mounting method for integrated circuit element |
TWI278991B (en) * | 2002-07-09 | 2007-04-11 | Toppan Printing Co Ltd | Solid image-pickup device and method of manufacturing the same |
JP2005303081A (en) * | 2004-04-13 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Optical sensor and solid state imaging device |
JP4359201B2 (en) * | 2004-07-26 | 2009-11-04 | シャープ株式会社 | Optical semiconductor device, optical connector and electronic device |
JP2007201091A (en) * | 2006-01-25 | 2007-08-09 | Fujifilm Corp | Process for fabricating solid state image sensor |
JP5440010B2 (en) * | 2008-09-09 | 2014-03-12 | 日亜化学工業株式会社 | Optical semiconductor device and manufacturing method thereof |
CN103681728B (en) * | 2012-09-20 | 2018-04-24 | 索尼公司 | Solid camera head and its method and electronic equipment |
-
2016
- 2016-01-21 JP JP2016010080A patent/JP6564329B2/en active Active
- 2016-11-21 WO PCT/JP2016/084495 patent/WO2017126213A1/en active Application Filing
- 2016-11-21 CN CN201680079448.4A patent/CN108475705B/en active Active
- 2016-11-21 KR KR1020187023032A patent/KR102559339B1/en active IP Right Grant
- 2016-12-01 TW TW105139631A patent/TWI714678B/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268737A (en) * | 2003-11-11 | 2005-09-29 | Ricoh Co Ltd | Optical transmission element module |
JP2007103555A (en) * | 2005-10-03 | 2007-04-19 | Texas Instr Japan Ltd | Semiconductor chip, semiconductor device, and manufacturing method thereof |
EP1879230A1 (en) * | 2006-07-10 | 2008-01-16 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
US20080170819A1 (en) * | 2007-01-17 | 2008-07-17 | Ibiden Co., Ltd. | Optical element, package substrate and device for optical communication |
JP2008226895A (en) | 2007-03-08 | 2008-09-25 | New Japan Radio Co Ltd | Optical semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2017130586A (en) | 2017-07-27 |
JP6564329B2 (en) | 2019-08-21 |
KR102559339B1 (en) | 2023-07-25 |
TWI714678B (en) | 2021-01-01 |
WO2017126213A1 (en) | 2017-07-27 |
TW201733141A (en) | 2017-09-16 |
CN108475705A (en) | 2018-08-31 |
CN108475705B (en) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11005001B2 (en) | Opto-electronic modules and methods of manufacturing the same and appliances and devices comprising the same | |
US7419840B2 (en) | Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment | |
US20080083964A1 (en) | Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module | |
US20070126912A1 (en) | Camera module and manufacturing method for such a camera module | |
JPH06177271A (en) | Method and apparatus for surrounding of integrated circuit | |
TW201526217A (en) | Partial spacers for wafer-level fabricated modules | |
US10236243B2 (en) | Electronic component, electronic module, manufacturing method therefor, and electronic apparatus | |
KR20210155382A (en) | Semiconductor package manufacturing method and semiconductor package | |
CN111900181A (en) | Wafer level packaging method for image sensing chip | |
KR20180104649A (en) | A method of manufacturing a light receiving module and a light receiving module | |
US9018645B2 (en) | Optoelectronics assembly and method of making optoelectronics assembly | |
CN114429949A (en) | Miniaturized optical sensor package and manufacturing method thereof | |
KR20190013917A (en) | Packaging structure and packaging method | |
KR20060056851A (en) | Optical device and optical apparatus | |
JP2004193600A (en) | Semiconductor device, manufacturing method therefor, semiconductor device cover and electronic apparatus | |
TW201414992A (en) | Compact spectrometer module and method for manufacturing the same | |
JP6070933B2 (en) | Optical device and method for manufacturing optical device | |
TWI826337B (en) | Image sensor package that keeps the glue from overflowing | |
KR102515244B1 (en) | Manufacturing method of light sensor package and light sensor package | |
KR20240003251A (en) | Photo sensor package module | |
CN117525094A (en) | Camera module and manufacturing method thereof | |
CN117525095A (en) | Camera module and manufacturing method thereof | |
CN117542867A (en) | Camera module and manufacturing method thereof | |
KR20240048974A (en) | Optical System In Package Using Semiconductor Packaging Process | |
JPH0738143A (en) | Optical coupler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |