KR20240048974A - Optical System In Package Using Semiconductor Packaging Process - Google Patents
Optical System In Package Using Semiconductor Packaging Process Download PDFInfo
- Publication number
- KR20240048974A KR20240048974A KR1020220128919A KR20220128919A KR20240048974A KR 20240048974 A KR20240048974 A KR 20240048974A KR 1020220128919 A KR1020220128919 A KR 1020220128919A KR 20220128919 A KR20220128919 A KR 20220128919A KR 20240048974 A KR20240048974 A KR 20240048974A
- Authority
- KR
- South Korea
- Prior art keywords
- optical
- package
- packaging
- optical device
- present
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 140
- 239000004065 semiconductor Substances 0.000 title description 8
- 238000012858 packaging process Methods 0.000 title description 2
- 238000004806 packaging method and process Methods 0.000 claims abstract description 26
- 230000005693 optoelectronics Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
Abstract
본 발명은 전기적 연결을 하는 패드면과 광신호가 통과하는 광학면이 서로 반대에 있는 광소자를 패키지하기 위한 광소자 패키지 및 그의 제조방법에 관한 것이다.
본 발명에 따른 광소자 패키지는 광소자의 전기적 연결을 담당하는 패드면과 광신호가 입/출력되는 광학면이 반대면에 위치할 수 있다.
또한, 본 발명에 따른 광/전 패키지는 2.5D 패키징 형태로 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어지거나 3D 패키징 형태로 다른 소자 위에 광소자가 포함된 패키지를 적층하여 조립된 구조를 가질 수 있다.The present invention relates to an optical device package for packaging an optical device in which a pad surface for electrical connection and an optical surface through which an optical signal passes are opposite to each other, and a method for manufacturing the same.
In the optical device package according to the present invention, the pad surface responsible for electrical connection of the optical device and the optical surface through which optical signals are input/output may be located on opposite sides.
In addition, the optical/electronic package according to the present invention is packaged by including an optical element and an electronic element in the same mold in a 2.5D packaging form, or has a structure assembled by stacking a package containing an optical element on top of another element in a 3D packaging form. You can have it.
Description
본 발명은 광학 소자를 포함하는 반도체 패키지에 관한 것으로, 보다 구체적으로는 전기적 연결을 하는 패드면과 광신호가 통과하는 광학면이 서로 반대에 있는 광소자를 패키지하기 위한 광소자 패키지 및 그의 제조방법에 관한 것이다.The present invention relates to a semiconductor package including an optical element, and more specifically, to an optical element package for packaging an optical element in which the electrically connected pad surface and the optical surface through which the optical signal passes are opposite to each other, and a manufacturing method thereof. will be.
반도체 칩은 IC의 역할을 수행할 뿐만 아니라 빛에 반응할 수 있는 소자 혹은 빛을 발광하는 소자를 제작할 수 있다. 이러한 광소자는 다양한 분야에 사용되고 있으며, 일 예로 서버간의 광연결을 담당하는 광트랜시버, 혹은 TV와 셋탑박스간, VR 글라스와 그래픽 처리 유닛간의 영상데이터를 전달하는 모듈에 사용될 수 있다. 또 다른 응용으로 발광 소자를 포함하는 근접 센서, TOF(Time Of Flight) 센서, LIDAR 등에 활용되어 거리를 측정하는 데 사용될 수 있다.Semiconductor chips not only perform the role of ICs, but can also produce devices that can react to light or emit light. These optical devices are used in a variety of fields. For example, they can be used in optical transceivers responsible for optical connections between servers, or in modules that transmit image data between TVs and set-top boxes, or between VR glasses and graphics processing units. Another application is that it can be used to measure distance by using proximity sensors containing light-emitting devices, TOF (Time Of Flight) sensors, LIDAR, etc.
광소자는 이를 구동하거나 인터페이스해 주는 전자 소자와 함께 사용되어야 하며, 이를 통해 광신호를 전자 신호의 형태로 변환해 주게 된다. 일례로, 광데이터 전송을 하는 분야에서는 광신호를 디지털 신호로 변환해 주는 모듈을 위해 광소자와 전자 소자가 사용된다. 또 다른 예로, 광센서 분야에서는 수광한 빛의 특성을 영상 데이터 혹은 Depth 데이터로 변환해 주는 소자가 사용된다.Optical devices must be used together with electronic devices that drive or interface with them, thereby converting optical signals into electronic signals. For example, in the field of optical data transmission, optical elements and electronic elements are used for modules that convert optical signals into digital signals. As another example, in the field of optical sensors, devices are used that convert the characteristics of received light into image data or depth data.
위의 응용 모두 배선 패턴이 제작된 PCB(인쇄회로기판)를 사용하여 칩들을 붙이고 wire-bonding을 사용하여 연결하는 것이 대부분 사용하는 종래 기술이다. 이는 보통 칩-온-보드(CoB, Chip-on-Board) 방식의 패키지이다. 또한 반도체 패키지 방식을 사용하여 웨이퍼 레벨로 광/전 소자를 패키징할 수 있으며, 이는 초박형 패키지를 제작하면서 고정밀 배선을 사용하여 성능을 높일 수 있는 기술이다.In all of the above applications, the most commonly used conventional technology is to attach chips using a printed circuit board (PCB) with a wiring pattern and connect them using wire-bonding. This is usually a chip-on-board (CoB, Chip-on-Board) type package. In addition, the semiconductor packaging method can be used to package optoelectronic devices at the wafer level, which is a technology that can improve performance by using high-precision wiring while producing ultra-thin packages.
본 발명은 웨이퍼 레벨 광/전 소자 패키징을 위해 사용되는 광소자의 전기적 연결을 담당하는 패드(패드면)와 광신호가 입/출력되는 광학면이 반대면에 위치하고 있는 경우에 적용할 수 있다. The present invention can be applied when the pad (pad surface) responsible for electrical connection of optical devices used for wafer-level optoelectronic device packaging and the optical surface through which optical signals are input/output are located on opposite sides.
광소자의 경우 발광 소자인 VCSEL(Vertical Cavity Surface Emitting Laser), PD(PhotoDiode), CIS(CMOS Image Sensor) 등 다양한 종류가 있으며, 발광면/수광면과 전기적 연결을 수행하는 패드가 서로 다른 면에 있는 경우가 종래에 많이 있어 왔다. 이는 광학적 기능을 수행하는 Junction이 공정되는 면에서 동시에 Electrode인 패드를 형성하기가 용이하기 때문이다. 하지만 TSV(Through Silicon Via) 기술의 발전 및 IR 신호의 경우 Substrate를 통한 광투과성이 확보되므로 패드가 위치하는 반대면인 Back-Side에 광의 출입구가 형성되는 소자 형태가 요구되고 사용되어지고 있다.In the case of optical devices, there are various types of light emitting devices such as VCSEL (Vertical Cavity Surface Emitting Laser), PD (PhotoDiode), and CIS (CMOS Image Sensor), and the pads that make the electrical connection with the light emitting/receiving surfaces are located on different sides. There have been many cases in the past. This is because it is easy to form a pad that is an electrode at the same time that the junction that performs the optical function is processed. However, with the development of TSV (Through Silicon Via) technology and IR signals, light transparency is secured through the substrate, so a device type that forms an entrance for light on the back-side, the opposite side where the pad is located, is being required and used.
특히 반대면을 사용하는 경우 Flat한 Surface를 활용하여 AR 코팅을 전체적으로 진행할 수 있어 패드가 있는 면을 광학면으로 활용하는 것보다 간편한 점이 있다. 또한 광학면에 공정을 통하여 마이크로 렌즈 어레이(Microlens Array) 혹은 Diffuser 등 다양한 광학적 기능을 수행하는 구조물을 제작할 수 있어서 장점을 가질 수 있다.In particular, when using the opposite side, AR coating can be carried out as a whole using a flat surface, which is simpler than using the padded side as the optical surface. In addition, it can have the advantage of being able to manufacture structures that perform various optical functions, such as a microlens array or diffuser, through a process on the optical surface.
하지만 이러한 구조를 사용하는 경우 FOWLP 공정시 패널 몰드 내에 광소자를 집적하는 경우 광이 출력되는 부분이 불투명한 Mold로 덮이게 되는 문제가 있다. 또한 투명한 Mold를 사용하더라도 여러가지표면의 광학 구조물이 존재하는 경우 이를 덮어 버리게 되므로 구조물의 광학적 기능을 상실하게 된다.However, when using this structure, there is a problem in that the part where light is output is covered with an opaque mold when optical elements are integrated within the panel mold during the FOWLP process. In addition, even if a transparent mold is used, if there are optical structures on various surfaces, they are covered and the optical function of the structure is lost.
본 발명에서는 전기적 연결을 하는 패드면과 광신호가 통과하는 광학면이 서로 반대에 있는 광소자를 패키지하기 위한 광소자 패키지 및 그의 제조방법을 제공한다.The present invention provides an optical device package and a manufacturing method thereof for packaging an optical device in which a pad surface for electrical connection and an optical surface through which an optical signal passes are opposite to each other.
또한, 본 발명에서는 광신호가 통과하는 면에 광학적 기능 혹은 기계적 기능을 하는 특정 구조물이 있는 경우 이를 반도체 패키지 내부에 집적시키는 방법을 제공한다.Additionally, the present invention provides a method of integrating a specific structure that performs an optical or mechanical function on the surface through which an optical signal passes, into a semiconductor package.
본 발명은 FOWLP 혹은 FIWLP 공정을 사용하여 위와 같은 광학 소자를 패키징하는 경우 소자의 광학면의 특성을 유지하면서 패키징할 수 있는 광/전 패키지(O-SIP) 및 그 제조방법을 제공한다.The present invention provides an optical/electronic package (O-SIP) that can be packaged while maintaining the characteristics of the optical surface of the device when packaging the above optical device using the FOWLP or FIWLP process and a manufacturing method thereof.
상기 문제를 해결하기 위하여 본 발명에 따른 광소자 패키지는 광소자의 전기적 연결을 담당하는 패드면과 광신호가 입/출력되는 광학면이 반대면에 위치할 수 있다.In order to solve the above problem, in the optical device package according to the present invention, the pad surface responsible for the electrical connection of the optical device and the optical surface through which optical signals are input/output may be located on opposite sides.
이를 위해 광학적 표면 위에 몰딩된 부분을 패키징 공정 이후 Open할 수 있는 방법을 제시한다. 이는 칩의 전체 표면을 드러나게 할 수도 있고, 특정 영역만 Open할 수 있는 방안을 포함한다.To this end, we present a method to open the part molded on the optical surface after the packaging process. This includes ways to expose the entire surface of the chip or open only specific areas.
혹은 광학면이 Flat한 경우 패키징 이후 전체적으로 패널 웨이퍼를 Grinding하여서 광학면이 Open되게 할 수도 있다. 이는 패키징 전의 광학면을 더 Grinding하여서 새로운 광학면을 형성하는 방법이며, 보통 광학칩의 광학면이 위치한 Substrate 부분에는 패턴이 없으므로 사용 가능한 방법이다. 이 경우 표면에 AR coating, Band Pass Filter(BPF) Coating 등 코팅면이 존재하면 손상될 수 있으므로 패키징된 Wafer 상태에서 코팅면을 후에 형성할 수 있다.Alternatively, if the optical surface is flat, the optical surface can be opened by grinding the entire panel wafer after packaging. This is a method of forming a new optical surface by further grinding the optical surface before packaging. This method is usable because there is usually no pattern on the substrate where the optical surface of the optical chip is located. In this case, if there is a coating surface such as AR coating or Band Pass Filter (BPF) Coating on the surface, it may be damaged, so the coating surface can be formed later in the packaged wafer state.
또한, 본 발명에 따르면 광/전 패키지는 2.5D 패키징 형태로 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어질 수 있다.Additionally, according to the present invention, an optical/electronic package can be packaged in a 2.5D packaging format by including an optical device and an electronic device in the same mold.
더욱이, 본 발명에 따르면 광/전 패키지는 3D 패키징 형태로 다른 소자(칩) 위에 광소자가 포함된 패키지를 적층하여 조립된 구조를 가질 수 있다.Moreover, according to the present invention, an optical/electronic package may have a structure assembled by stacking a package containing an optical element on top of another element (chip) in a 3D packaging form.
이 경우, 전기적 접촉면으로도 방열이 힘들어지고, 광학면으로도 방열이 어렵게 되므로 방열 특성이 나빠질 수 있다. 이를 해결하기 위한 방열 구조 또한 본 발명에서 제시한다.In this case, heat dissipation becomes difficult both on the electrical contact surface and on the optical surface, so heat dissipation characteristics may deteriorate. A heat dissipation structure to solve this problem is also presented in the present invention.
상기한 바와 같이 본 발명에서는 전기적 연결을 하는 패드면과 광신호가 통과하는 광학면이 서로 반대에 있는 광소자를 패키지하기 위한 광소자 패키지 및 그의 제조방법을 제공할 수 있다.As described above, the present invention can provide an optical device package for packaging an optical device where the pad surface for electrical connection and the optical surface through which the optical signal passes are opposite to each other, and a method for manufacturing the same.
또한, 본 발명에서는 광신호가 통과하는 면에 광학적 기능 혹은 기계적 기능을 하는 특정 구조물이 있는 경우 이를 반도체 패키지 내부에 집적시키는 방법을 제공할 수 있다.Additionally, the present invention can provide a method of integrating a specific structure that performs an optical or mechanical function on the surface through which an optical signal passes, inside a semiconductor package.
본 발명을 통해 패드면과 광학면이 반대에 위치하는 소자를 반도체 패키지내에 집적할 수 있다. 이는 광소자 단독으로 패키징되어 사용될 수 있을 뿐 아니라 복수의 광소자, 복수의 광학/전자 소자와 함께 집적될 수 있다. Through the present invention, a device whose pad surface and optical surface are located opposite to each other can be integrated into a semiconductor package. Not only can it be packaged and used as an optical device alone, but it can also be integrated with multiple optical devices and multiple optical/electronic devices.
이를 통해 부품 크기의 소형화, 집적화를 통해 모듈 전체의 소형화와 성능 개선을 가져갈 수 있다.Through this, it is possible to miniaturize the entire module and improve performance through miniaturization and integration of component sizes.
도 1은 본 발명의 제1실시예에 따라 광학면에 마이크로 렌즈 어레이가 형성된 광소자 패키지(O-SIP)의 단면도이다.
도 2a 내지 도 2j는 각각 도 1의 광소자 패키지를 Fan Out Wafer Level Package(FOWLP) 방식으로 패키징하는 제조방법을 나타낸 공정 단면도이다.
도 3은 본 발명의 제2실시예에 따라 광학면이 Flat한 경우의 광소자 패키지(O-SIP)의 단면도이다.
도 4a 내지 도 4g는 각각 도 3의 광소자 패키지를 Fan Out Wafer Level Package(FOWLP) 방식으로 패키징하는 제조방법을 나타낸 공정 단면도이다.
도 5a 및 도 5b는 각각 2.5D 패키징 형태로 제1 및 제2 실시예의 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어진 광/전 패키지(O-SIP)의 단면도이다.
도 6은 3D 패키징 형태로 기타 소자 위에 광소자가 포함된 패키지를 적층하여 조립된 구조를 나타내는 광/전 패키지(O-SIP)의 단면도이다.
도 7은 도 6의 광/전 패키지(O-SIP)에 Lateral 방향으로 방열 구조를 구비한 광소자 패키지(O-SIP)의 단면도이다.Figure 1 is a cross-sectional view of an optical device package (O-SIP) in which a micro lens array is formed on the optical surface according to a first embodiment of the present invention.
FIGS. 2A to 2J are cross-sectional views showing a manufacturing method of packaging the optical device package of FIG. 1 using the Fan Out Wafer Level Package (FOWLP) method.
Figure 3 is a cross-sectional view of an optical device package (O-SIP) with a flat optical surface according to the second embodiment of the present invention.
FIGS. 4A to 4G are cross-sectional views showing a manufacturing method for packaging the optical device package of FIG. 3 using the Fan Out Wafer Level Package (FOWLP) method.
Figures 5a and 5b are cross-sectional views of an optoelectronic package (O-SIP) packaged by including the optical device and electronic device of the first and second embodiments in the same mold in a 2.5D packaging form, respectively.
Figure 6 is a cross-sectional view of an optical/electronic package (O-SIP) showing a structure assembled by stacking a package containing an optical element on top of other elements in a 3D packaging form.
FIG. 7 is a cross-sectional view of an optical device package (O-SIP) having a heat dissipation structure in a lateral direction to the optical/electrical package (O-SIP) of FIG. 6.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. Hereinafter, embodiments according to the present invention will be described in detail with reference to the attached drawings. In this process, the size or shape of the components shown in the drawings may be exaggerated for clarity and convenience of explanation.
본 발명에서는 광학 FOWLP를 사용하여 광소자 단독 또는 복수의 광소자, 복수의 광학/전자 소자를 패키지 내에 포함하는 Optical System In Package(O-SIP)를 구현하는 구조를 제안한다. The present invention proposes a structure that uses optical FOWLP to implement an Optical System In Package (O-SIP) that includes a single optical device, multiple optical devices, or multiple optical/electronic devices in a package.
첨부된 도 1은 본 발명의 제1실시예에 따라 광학면에 마이크로 렌즈 어레이가 형성된 광소자 패키지(O-SIP)의 단면도이다.The attached Figure 1 is a cross-sectional view of an optical device package (O-SIP) in which a micro lens array is formed on the optical surface according to the first embodiment of the present invention.
도 1을 참고하여, 본 발명의 제1실시예에 따라 광학면에 마이크로 렌즈 어레이가 형성된 광소자 패키지(O-SIP)를 설명한다. Referring to FIG. 1, an optical device package (O-SIP) having a micro lens array formed on an optical surface according to a first embodiment of the present invention will be described.
광소자의 패드는 전기적 재배선층을 통해 연결이 되어 있으며, 외부접속단자를 포함한다. 소자의 패드는 Cu Pillar를 통해 연결될 수도 있고, 바로 재배선층의 VIA와 연결될 수 있다.The pad of the optical device is connected through an electrical redistribution layer and includes an external connection terminal. The pad of the device can be connected through a Cu pillar or directly to the VIA of the redistribution layer.
또한, 외부접속단자의 구성 예로서 BGA(Ball Grid Array), LGA(Land Grid Array), Micro Bump 등이 적용될 수 있다. 광학칩은 반도체 봉지 재료를 사용하여 몰딩되어 있다. 칩이 광학면에는 몰딩 물질이 덮지 않도록 Open하는 구조가 형성되어 있다. 이 때 광학면에 패턴 혹은 광학적 구조물이 있을 경우 그대로 보존이 되어 Open이 되어야 한다. 일례로 도 1에서는 Micro Lens Array를 광학면에 형성한 예를 나타낸 것이다.Additionally, as examples of external connection terminals, BGA (Ball Grid Array), LGA (Land Grid Array), Micro Bump, etc. can be applied. The optical chip is molded using a semiconductor encapsulation material. The optical surface of the chip has an open structure formed to prevent it from being covered with molding material. At this time, if there is a pattern or optical structure on the optical surface, it must be preserved as is and opened. For example, Figure 1 shows an example of forming a Micro Lens Array on an optical surface.
도 2a 내지 도 2j는 각각 도 1의 광소자 패키지를 Fan Out Wafer Level Package(FOWLP) 방식으로 패키징하는 제조방법을 나타낸 공정 단면도이다.FIGS. 2A to 2J are cross-sectional views showing a manufacturing method of packaging the optical device package of FIG. 1 using the Fan Out Wafer Level Package (FOWLP) method.
먼저, 도 2a와 같이 Carrier위에 양면 adhesive를 붙인 후 원하는 배열로 칩을 배열시킨다. 이 때 패드를 아래쪽으로 광학면을 위쪽으로 방향을 가지도록 한다.First, attach double-sided adhesive to the carrier as shown in Figure 2a, and then arrange the chips in the desired arrangement. At this time, orient the pad downward and the optical surface upward.
이어서 도 2b와 같이 photolithograpy가 되는 감광제를 코팅한다. 이때 스핀 코팅, 스프레이 코팅과 같이 물질을 도포할 수도 있고, tape 형태의 film을 부착할 수도 있다. Next, a photosensitive agent for photolithography is coated as shown in Figure 2b. At this time, materials can be applied using spin coating or spray coating, or a tape-type film can be attached.
그 후 도 2c와 같이 photolithography 방법을 사용하여 도포한 물질을 패터닝하여 광학면 위에 open해야 하는 면에만 남길 수 있다. 이때 패터닝하여 남은 부분은 칩 전체를 덮거나 칩의 단수 혹은 복수의 특정 영역이 남도록 할 수 있다.Afterwards, the applied material can be patterned using the photolithography method as shown in Figure 2c, leaving only the surface that needs to be open on the optical surface. At this time, the remaining portion after patterning can cover the entire chip or leave one or multiple specific areas of the chip.
그후 도 2d와 같이 몰드를 진행하며, 패터닝하여 남은 감광제 부분도 함께 몰딩되게 한다. 이때 패터닝된 부분은 이후 제거되는 희생층 역할을 한다.Afterwards, the mold is processed as shown in Figure 2d, and the remaining photoresist part is patterned and molded together. At this time, the patterned portion serves as a sacrificial layer that is later removed.
이어서 도 2e와 같이 패널을 Grinding하여서 패터닝한 희생층이 드러나도록 한다. Next, the panel is grinded as shown in Figure 2e to reveal the patterned sacrificial layer.
그리고 도 2f에서처럼 캐리어를 제거하여 패드 영역이 드러나도록 한다.Then, the carrier is removed as shown in Figure 2f to expose the pad area.
이후 도 2g에서처럼 캐리어를 뒤집은 후 웨이퍼 레벨로 배선층 및 외부접속단자를 형성한다. Afterwards, as shown in Figure 2g, the carrier is flipped over and a wiring layer and external connection terminal are formed at the wafer level.
그 후 도 2h에서처럼 희생층 부분을 위로한 후희생층을 제거하는 공정을 거치면 도 2i처럼 된다. 그후 dicing을 통해 도 2j처럼 개별 패키지로 singulation한다.Afterwards, as shown in Figure 2h, the sacrificial layer portion is comforted and the sacrificial layer is removed through a process, as shown in Figure 2i. Afterwards, through dicing, it is singulated into individual packages as shown in Figure 2j.
도 3은 본 발명의 제2실시예에 따라 광학면이 Flat한 경우의 광소자 패키지(O-SIP)의 단면도이다. Figure 3 is a cross-sectional view of an optical device package (O-SIP) with a flat optical surface according to the second embodiment of the present invention.
이 경우 광학면은 몰딩면과 일치하도록 제작되어진다. 코팅이 필요한 경우 광학면과 몰딩면 상에 코팅이 동일하게 진행된 구조를 가진다.In this case, the optical surface is manufactured to match the molding surface. When coating is required, the coating is applied equally on the optical surface and the molding surface.
도 4a 내지 도 4g는 각각 도 3의 광소자 패키지를 Fan Out Wafer Level Package(FOWLP) 방식으로 패키징하는 제조방법을 나타낸 공정 단면도이다.FIGS. 4A to 4G are cross-sectional views showing a manufacturing method for packaging the optical device package of FIG. 3 using the Fan Out Wafer Level Package (FOWLP) method.
도 4a에서처럼 캐리어 위에 양면 접착층을 둔 후, 칩을 원하는 배열로 Pick and Place한다. 이때 광학면이 위쪽으로 패드면이 아래쪽으로 향하도록 한다.After placing a double-sided adhesive layer on the carrier as shown in Figure 4a, pick and place the chips in the desired arrangement. At this time, the optical surface faces upward and the pad surface faces downward.
이후 도 4b와 같이 웨이퍼 레벨로 몰딩을 진행한다. 이때 광학칩은 완전히 덮이게 된다. 그 후 광학칩의 한면(상부면)이 드러날 수 있도록 그라인딩을 진행하여 광학면을 노출시킨다. 이때 몰드층과 광학소자의 일부가 함께 제거된다. Afterwards, molding is performed at the wafer level as shown in Figure 4b. At this time, the optical chip is completely covered. Afterwards, grinding is performed to expose one side (upper side) of the optical chip to expose the optical surface. At this time, the mold layer and part of the optical element are removed together.
이후 필요에 따라 도 4c와 같이 코팅층을 추가로 형성할 수 있다. 상기 코팅층은 Band Pass filter, Antireflection coating 등 기능을 수행할 수 있다.Afterwards, if necessary, an additional coating layer can be formed as shown in Figure 4c. The coating layer can perform functions such as Band Pass filter and Antireflection coating.
이후 도 4d와 같이 캐리어를 제거한 후, 도 4e와 같이 웨이퍼를 뒤집는다. 이후 배선층과 외부접속단자를 형성하는 공정을 웨이퍼 단위로 진행하면 도 4f와 같은 구조가 된다. 이후 도 4g와 같이 Wafer Sawing을 통해 개별 패키지로 Singulation을 진행한다.After removing the carrier as shown in FIG. 4D, the wafer is turned over as shown in FIG. 4E. Afterwards, if the process of forming the wiring layer and the external connection terminal is performed on a wafer basis, the structure shown in Figure 4f is obtained. Afterwards, singulation is performed into individual packages through wafer sawing, as shown in Figure 4g.
도 5a 및 도 5b는 각각 2.5D 패키징 형태로 제1 및 제2 실시예의 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어진 광/전 패키지(O-SIP)의 단면도이다.Figures 5a and 5b are cross-sectional views of an optoelectronic package (O-SIP) packaged by including the optical device and electronic device of the first and second embodiments in the same mold in a 2.5D packaging form, respectively.
도 5a는 제1실시예의 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어진 광/전 패키지(O-SIP)이고, 도 5b는 제2실시예의 광소자와 전자 소자를 동일한 몰드 내에 포함시켜 패키징이 이루어진 광/전 패키지(O-SIP)를 나타낸다.Figure 5a shows an optical/electronic package (O-SIP) packaged by including the optical device and electronic device of the first embodiment in the same mold, and Figure 5b shows the optical device and electronic device of the second embodiment included in the same mold. Indicates the packaged optical/electronic package (O-SIP).
상기한 제1 및 제2 실시예와 같이 광소자 패키지를 형성할 때, 광소자에 인접하여 전자 소자를 배치하고 Fan Out Wafer Level Package(FOWLP) 방식으로 패키징하면 2.5D 패키징 형태로 광소자와 전자 소자를 동일한 몰드 내에 포함시킬 수 있다.When forming an optical device package as in the first and second embodiments described above, if the electronic device is placed adjacent to the optical device and packaged using the Fan Out Wafer Level Package (FOWLP) method, the optical device and the electronic device are packaged in 2.5D packaging. The devices can be contained within the same mold.
도 6은 3D 패키징 형태로 기타 소자 위에 광소자가 포함된 패키지를 적층하여 조립된 구조를 나타내는 광/전 패키지(O-SIP)의 단면도이고, 도 7은 도 6의 광소자 패키지(O-SIP)에 Lateral 방향으로 방열 구조를 구비한 광/전 패키지(O-SIP)의 단면도이다.Figure 6 is a cross-sectional view of an optical/electronic package (O-SIP) showing a structure assembled by stacking a package containing optical elements on top of other elements in a 3D packaging form, and Figure 7 is a cross-sectional view of the optical element package (O-SIP) of Figure 6. This is a cross-sectional view of an optical/electronic package (O-SIP) with a heat dissipation structure in the lateral direction.
도 6은 상기 실시예들에서 전자 소자와 함께 패키징을 수행하는 또 다른 방법을 나타낸 것이다. 이 경우 3D 패키징 형태로 기타 소자 위에 광소자가 포함된 패키지를 적층하여 조립하며, 상호 배선을 연결하게 된다.Figure 6 shows another method of performing packaging with electronic devices in the above embodiments. In this case, the package containing the optical element is stacked and assembled on top of other elements in the form of 3D packaging, and interconnections are connected.
도 7은 도 6의 형태로 적층하는 경우 방열 구조를 추가한 실시예를 나타낸 것이다. Figure 7 shows an example in which a heat dissipation structure is added when stacked in the form of Figure 6.
도 6과 같이 칩과 칩을 3차원 형태로 적층하는 경우 하부에 있는 칩을 통해 방열 구조가 형성되면 칩의 동작에 영향을 줄 수 있다. 따라서, 광소자 패키지 주위로 Metal 등으로 이루어진 열전도율이 좋은 Frame을 위치시키고, 광소자 패키지와 Metal Frame을 열전도율이 좋은 물질로 채워서 Lateral 방향으로 방열 구조를 제작할 수 있다.When stacking chips in a three-dimensional form as shown in Figure 6, if a heat dissipation structure is formed through the chip at the bottom, the operation of the chip may be affected. Therefore, a heat dissipation structure can be manufactured in the lateral direction by placing a frame with good thermal conductivity made of metal around the optical device package and filling the optical device package and the metal frame with a material with good thermal conductivity.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다. In the above, the present invention has been shown and described by taking specific preferred embodiments as examples, but the present invention is not limited to the above-described embodiments and is within the scope of the spirit of the present invention and is within the scope of common knowledge in the technical field to which the invention pertains. Various changes and modifications will be possible by those who have.
본 발명은 광학 소자를 사용하는 시스템을 일체화 패키지화하는 Optical System in Package(O-SIP)를 구현하는 데 적용할 수 있다. 이는 광통신 및 광센서 산업에 다양하게 사용될 수 있다. 광통신을 위해서는 데이터 센터 내부 서버간의 통신, 5G 및 6G 통신 네트워크를 위한 광 트랜시버를 위해 사용될 수 있다. The present invention can be applied to implement an Optical System in Package (O-SIP) that integrates and packages a system using optical elements. It can be used in a variety of ways in the optical communication and optical sensor industries. For optical communication, it can be used for communication between servers inside a data center, and optical transceivers for 5G and 6G communication networks.
뿐만 아니라 소형화, 집적화를 패키지 내부에서 구현하였으므로, On-board optical communication, Chip-to-chip optical communication에도 사용될 수 있다. In addition, since miniaturization and integration have been implemented inside the package, it can be used for on-board optical communication and chip-to-chip optical communication.
Claims (3)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240048974A true KR20240048974A (en) | 2024-04-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9496247B2 (en) | Integrated camera module and method of making same | |
| US8012776B2 (en) | Methods of manufacturing imaging device packages | |
| KR100809718B1 (en) | Stack type semiconductor chip package having different type of chips and fabrication method thereof | |
| US9425175B2 (en) | Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods | |
| US20080191333A1 (en) | Image sensor package with die receiving opening and method of the same | |
| US11152416B2 (en) | Semiconductor package including a redistribution line | |
| US7084474B2 (en) | Photosensitive semiconductor package and method for fabricating the same | |
| KR20080106082A (en) | Cmos image sensor chip scale package with die receiving opening and method of the same | |
| CN111435669B (en) | Semiconductor device package and method of manufacturing the same | |
| US20110180891A1 (en) | Conductor package structure and method of the same | |
| JP2009088459A (en) | Wafer-level image sensor module and its manufacturing method, and camera module | |
| JP2011101044A (en) | Stacked package and method of manufacturing the same | |
| KR20080084759A (en) | Image sensor module having build-in package cavity and the method of the same | |
| US20130292786A1 (en) | Integrated optical sensor module | |
| US9754982B2 (en) | Packaging module and substrate structure thereof | |
| US20220216256A1 (en) | Controllable gap height for an image sensor package | |
| US10566369B2 (en) | Image sensor with processor package | |
| TWI688059B (en) | Semiconductor package structure and manufacturing method thereof | |
| US20050236684A1 (en) | Image sensor packaging structure and method | |
| WO2019076189A1 (en) | Image sensor packaging method, image sensor packaging structure, and lens module | |
| US20240061195A1 (en) | Package assembly and manufacturing method thereof | |
| KR100747611B1 (en) | Micro element package and manufacturing method thereof | |
| TWI501359B (en) | Package structure for electronic device and method of forming the same | |
| US20230154954A1 (en) | Semiconductor package | |
| CN111900181A (en) | Wafer level packaging method for image sensing chip |