KR20180104580A - Systems and methods for bonding semiconductor elements - Google Patents
Systems and methods for bonding semiconductor elements Download PDFInfo
- Publication number
- KR20180104580A KR20180104580A KR1020180029401A KR20180029401A KR20180104580A KR 20180104580 A KR20180104580 A KR 20180104580A KR 1020180029401 A KR1020180029401 A KR 1020180029401A KR 20180029401 A KR20180029401 A KR 20180029401A KR 20180104580 A KR20180104580 A KR 20180104580A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- bonding
- conductive
- conductive structures
- conductive structure
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 254
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000000576 coating method Methods 0.000 claims abstract description 58
- 239000011248 coating agent Substances 0.000 claims abstract description 55
- 239000010949 copper Substances 0.000 claims description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 229910052802 copper Inorganic materials 0.000 claims description 45
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000005524 ceramic coating Methods 0.000 claims description 2
- 238000002604 ultrasonography Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 description 51
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 50
- 239000000758 substrate Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 12
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052987 metal hydride Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000000418 atomic force spectrum Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004681 metal hydrides Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 150000002910 rare earth metals Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 241000309551 Arthraxon hispidus Species 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- VRAIHTAYLFXSJJ-UHFFFAOYSA-N alumane Chemical compound [AlH3].[AlH3] VRAIHTAYLFXSJJ-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- OPIARDKIWVCIRZ-UHFFFAOYSA-N aluminum;copper Chemical compound [Al+3].[Cu+2] OPIARDKIWVCIRZ-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- -1 metal hydride compound Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
- H01L2021/60195—Applying energy, e.g. for the soldering or alloying process using dynamic pressure, e.g. ultrasonic or thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
Description
관련 출원의 상호 참조Cross reference of related application
본 출원은 2016년 5월 5일에 출원된 출원 제15/147,015호의 일부 계속 출원이고, 그 출원은 2015년 8월 10일에 출원된 출원 제14/822,164호의 분할 출원이며, 이 분할 출원은 2014년 10월 3일에 출원된 출원 제14/505,609호(현재 미국 특허 9,136,240)의 계속 출원이며, 이는 2013년 10월 8일에 출원된 가출원 제61/888,203호의 이익을 주장하며, 각 출원의 내용은 본원에 참조로 통합되어 있다.This application is a continuation-in-part of application Ser. No. 15 / 147,015, filed May 5, 2016, which is a divisional application of Application No. 14 / 822,164 filed on August 10, 2015, Filed October 3, 2008 (now U.S. Patent No. 9,136,240), which claims the benefit of Provisional Application No. 61 / 888,203, filed October 8, 2013, Are incorporated herein by reference.
본 발명은 반도체 패키지의 형성에 관한 것으로, 특히, 반도체 요소를 함께 접합하기 위한 개선된 시스템 및 방법에 관한 것이다.The present invention relates to the formation of semiconductor packages, and more particularly to improved systems and methods for bonding semiconductor elements together.
전통적인 반도체 패키징은 전형적으로 다이 부착 공정 및 와이어 접합 공정을 포함한다. 진보한 반도체 패키징 기술(예컨대, 플립 칩 접합, 열압축 접합 등)이 이 산업 분야에서 더 많은 매력을 얻고 있다. 예컨대, 열압축 접합시에, 열과 압력을 사용하여 반도체 요소 사이에 복수의 상호 연결부를 형성한다.Traditional semiconductor packaging typically involves a die attach process and a wire bonding process. Advanced semiconductor packaging technologies (e.g., flip chip bonding, thermocompression bonding, etc.) are becoming more attractive in this industry. For example, during thermal compression bonding, heat and pressure are used to form a plurality of interconnects between semiconductor elements.
진보한 패키징 기술은 점점 더 많이 이용되고 있지만, 예컨대, 어떤 진보한 패키징 기술의 상대적인 미숙함과 관련된 한계를 포함하여 이들 기술에 많은 한계가 있다. 그래서, 반도체 요소를 함께 접합하기 위한 개선된 시스템 및 방법을 제공하는 것이 바람직할 것이다.Advanced packaging techniques are increasingly used, but there are a number of limitations to these techniques, including, for example, the limitations associated with the relative immaturity of any advanced packaging technology. Thus, it would be desirable to provide an improved system and method for bonding semiconductor elements together.
본 발명의 일 예시적인 실시 형태에 따르면, 반도체 요소를 초음파로 접합하는 반도체 요소 초음파 접합 방법이 제공된다. 본 방법은, (a) 제1 반도체 요소의 복수의 제1 도전성 구조체의 표면을 제2 반도체 요소의 복수의 제2 도전성 구조체의 각각의 표면에 정렬시키는 단계; 및 (b) 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 단계를 포함한다. 단계(b) 전에, 제1 도전성 구조체와 제2 도전성 구조체 중 적어도 하나의 접합 표면은 깨지기 쉬운 코팅을 포함한다. According to one exemplary embodiment of the present invention, there is provided a semiconductor element ultrasonic bonding method for ultrasonically bonding semiconductor elements. The method includes the steps of: (a) aligning a surface of a plurality of first conductive structures of a first semiconductor element to respective surfaces of a plurality of second conductive structures of a second semiconductor element; And (b) ultrasonic bonding the first conductive structure to each second conductive structure. Before step (b), the bonding surface of at least one of the first conductive structure and the second conductive structure comprises a brittle coating.
예컨대, 도전성 구조체의 접합 표면을 산화로부터 보호하기 위해(예컨대, 도전성 구조체가 구리로 형성되거나 구리를 포함할 수 있는 경우), 제1 반도체 요소와 제2 반도체 요소 중의 적어도 하나의 도전성 구조체에 깨지지 쉬운 코팅이 플립 칩 접합 전에 가해질 수 있다. 이 코팅은 규소의 질화물, 산화물 또는 산화물 또는 이의 혼합물의 표면 층일 수 있고, 용제(flux) 처리 없이 접합에 적합하고 또한 제1 반도체 요소와 제2 반도체 요소의 도전성 구조체 사이에 금속-금속 접촉을 얻기 위해 초음파 접합 하에서 충분히 깨지기 쉬운 두께를 갖는다. 코팅의 두께의 예시적인 범위는 10 옹스트롬(Angstroms) 내지 500 옹스트롬이고, 다른 예시적인 범위는 15 옹스트롬 내지 250 옹스트롬이다. 코팅은 예컨대 Ti, Ta, In, Al, Sn, Zn, Zr, V, Cr, Ni의 질화물, 산화물 또는 탄화물일 수 있다.For example, in order to protect the bonding surface of the conductive structure from oxidation (e.g., when the conductive structure is formed of copper or may include copper), at least one conductive structure of the first semiconductor element and the second semiconductor element The coating may be applied prior to flip chip bonding. The coating may be a surface layer of a nitride, oxide or oxide of oxides or mixtures thereof and may be suitable for bonding without flux treatment and also to obtain metal-to-metal contact between the first semiconductor element and the conductive structure of the second semiconductor element Has a thickness that is sufficiently fragile under ultrasonic joining. An exemplary range of thickness of the coating is from 10 Angstroms to 500 Angstroms, and another exemplary range is from 15 Angstroms to 250 Angstroms. The coating may be, for example, a nitride, an oxide or a carbide of Ti, Ta, In, Al, Sn, Zn, Zr, V,
초음파 플립 칩 접합 동안에 각각의 도전성 구조체의 접합 표면 사이에 금속-금속 접촉을 얻고 또한 플럭싱(fluxing) 없이 접합에 적합한 표면을 얻기 위해 충분히 깨지기 쉬운 세라믹 코팅이 이용될 수 있다.A ceramic coating that is sufficiently fragile to obtain a metal-metal contact between the bonding surfaces of the respective conductive structures during ultrasonic flip chip bonding and to obtain a surface suitable for bonding without fluxing can be used.
즉, 초음파 결합을 포함하는 플립 칩 접합을 위해 오염물(예컨대, 산화구리)로부터 보호하거나 도전성 구조체(예컨대, 구리 도전성 구조체)의 접합 표면으로부터 오염물을 제거하기 위한 방법이 제공된다. 이 방법은, 용제 처리 없이 접합에 적합하고 또한 도전성 구조체의 접합 표면 사이의 금속-금속 접촉을 얻기 위해 플립 칩 동안에 충분히 깨지기 쉬운 경도를 층에 제공하는 두께를 갖는 세라믹 재료의 층으로 접합 표면을 코팅하는 것을 포함한다.That is, a method is provided for protecting from contaminants (e.g., copper oxide) for flip chip bonding involving ultrasonic bonding, or for removing contaminants from the bonding surface of a conductive structure (e.g., a copper conductive structure). The method comprises coating a bonding surface with a layer of ceramic material having a thickness that is suitable for bonding without solvent treatment and which provides the layer with a hardness that is sufficiently fragile during the flip chip to obtain metal-to-metal contact between the bonding surfaces of the conductive structure. .
도전성 구조체의 코팅은 구리와 함께 복합물을 형성하는 희토류 금속의 표면층 코팅일 수 있다(예컨대, 코팅을 포함하는 도전성 구조체가 구리인 경우). 코팅은, 구리 복합물의 형성시(그리고 예컨대 수소를 포함하는 환원 환경에 노출될 때) 용제 처리 없이 접합에 적합하고 위에서 언급한 경도를 층에 제공하는 두께를 갖는 세라믹 수소화물 층(예컨대, 구리-희토류 금속 복합물의 금속 수소화물 및 금속 수소화물을 형성하는 구리 혼합 불가능한 금속의 금속 수소화물에서 선택되는 금속 수소화물 화합물의 층)을 형성하는 두께를 가질 수 있다.The coating of the conductive structure may be a surface layer coating of a rare earth metal to form a composite with the copper (e.g., when the conductive structure comprising the coating is copper). The coating is applied to a ceramic hydride layer (e. G., A copper-copper alloy layer) that is suitable for bonding without solvent treatment and has a thickness that provides the hardness mentioned above to the layer during formation of the copper composite (and for example when exposed to a reducing environment comprising hydrogen) A layer of a metal hydride compound selected from a metal hydride of a rare earth metal complex and a metal hydride of a copper incompatible metal forming a metal hydride).
본 발명은 첨부 도면과 함께 이하의 상세한 설명으로부터 가장 잘 이해된다. 일반적인 관례에 따라, 도면의 다양한 요소들은 축척에 따라 있지 않다는 것을 강조해 둔다. 반대로, 다양한 요소의 치수는 명료성을 위해 임의로 확대 또는 축소되어 있다. 도면에는 다음과 같은 도가 포함되어 있다.BRIEF DESCRIPTION OF THE DRAWINGS The invention is best understood from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It is emphasized that, according to common practice, the various elements of the drawing do not scale. Conversely, the dimensions of the various elements are arbitrarily enlarged or reduced for clarity. The figure includes the following figures.
도 1a-1c는 본 발명의 일 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 2a는 본 발명의 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 2b는 도 2a의 "도 2b" 부분에 대한 확대도이다.
도 2c는 초음파 접합 후의 도 2b의 도이다.
도 3은 본 발명의 또 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 4a는 본 발명의 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 4b는 도 4a의 "도 4b" 부분에 대한 확대도이다.
도 4c는 초음파 접합 후의 도 4b의 도이다.
도 5a는 본 발명의 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 5b는 도 5a의 "도 5b" 부분에 대한 확대도이다.
도 5c는 초음파 접합 후의 도 5b의 도이다.
도 6a는 본 발명의 또 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 6b는 도 6a의 "도 6b" 부분에 대한 확대도이다.
도 6c는 도전성 구조체 사이의 접촉 후의 도 6a의 일부분을 나타낸다.
도 7은 본 발명의 일 예시적인 실시 형태에 따라 반도체 요소를 초음파로 접합하는 방법을 도시하는 흐름도이다.
도 8a-8c는 본 발명의 일 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 9는 본 발명의 일 예시적인 실시 형태에 따라 반도체 요소를 초음파로 접합하는 방법을 도시하는 흐름도이다.
10a-10c는 본 발명의 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 다른 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 11은 본 발명의 또 다른 예시적인 실시 형태에 따라 반도체 요소를 초음파로 접합하는 또 다른 방법을 도시하는 흐름도이다.
도 12a-12c는 본 발명의 또 다른 예시적인 실시 형태에 따라 상측 반도체 요소를 하측 반도체 요소에 접합하는 또 다른 구조와 방법을 도시하는 초음파 접합 기계의 일부분의 블록도이다.
도 13은 본 발명의 또 다른 예시적인 실시 형태에 따라 반도체 요소를 초음파로 접합하는 또 다른 방법을 도시하는 흐름도이다.1A-1C are block diagrams of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with an exemplary embodiment of the present invention.
2A is a block diagram of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
FIG. 2B is an enlarged view of the "FIG. 2B" portion of FIG. 2A.
Figure 2c is a view of Figure 2b after ultrasonic bonding;
3 is a block diagram of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
4A is a block diagram of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
Figure 4b is an enlarged view of the "Figure 4b" portion of Figure 4a.
Figure 4c is a view of Figure 4b after ultrasonic bonding.
5A is a block diagram of a portion of an ultrasonic bonding machine illustrating a structure and a method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
5B is an enlarged view of the "FIG. 5B" portion of FIG. 5A.
Figure 5c is a view of Figure 5b after ultrasonic bonding;
6A is a block diagram of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
FIG. 6B is an enlarged view of the "FIG. 6B" portion of FIG. 6A.
Figure 6c shows a portion of Figure 6a after contact between the conductive structures.
7 is a flow chart illustrating a method of ultrasonically bonding semiconductor elements in accordance with an exemplary embodiment of the present invention.
8A-8C are block diagrams of a portion of an ultrasonic bonding machine illustrating a structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with an exemplary embodiment of the present invention.
9 is a flow chart illustrating a method of ultrasonically bonding semiconductor elements in accordance with an exemplary embodiment of the present invention.
10a-10c are block diagrams of a portion of an ultrasonic bonding machine illustrating another structure and method for joining an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
11 is a flow chart illustrating yet another method of ultrasonically bonding semiconductor elements in accordance with another exemplary embodiment of the present invention.
12A-12C are block diagrams of a portion of an ultrasonic bonding machine illustrating yet another structure and method for bonding an upper semiconductor element to a lower semiconductor element in accordance with another exemplary embodiment of the present invention.
Figure 13 is a flow diagram illustrating yet another method of ultrasonically bonding semiconductor elements in accordance with another exemplary embodiment of the present invention.
여기서 사용되는 바와 같은 "반도체 요소(semiconductor element)"는 반도체 칩 또는 다이를 포함하는(또는 나중 단계에서 반도체 칩 또는 다이를 포함하도록 구성된) 어떤 구조체라도 말하는 것이다. 예시적인 반도체 요소는, 그 중에서도, 베어(bare) 반도체 다이, 기판 상의 반도체 다이(예컨대, 리드프레임, PCB, 캐리어 등), 패키징된 반도체 장치, 플립 칩 반도체 장치, 기판에 내장된 다이, 반도체 다이의 적층체를 포함한다. 또한, 반도체 요소는 반도체 패키지에 접합되거나 아니면 포함되도록 구성된 요소(적층형 다이 구성으로 접합될 스페이서, 기판 등)를 포함할 수 있다."Semiconductor element, " as used herein, refers to any structure that includes a semiconductor chip or die (or that is configured to include a semiconductor chip or die at a later stage). Exemplary semiconductor elements include, among others, a bare semiconductor die, a semiconductor die (e.g., leadframe, PCB, carrier, etc.) on a substrate, a packaged semiconductor device, a flip chip semiconductor device, . In addition, the semiconductor element may include elements (such as spacers, substrates, etc.) to be bonded to or otherwise included in a semiconductor package.
본 발명의 어떤 예시적인 실시 형태에 따르면, 패키지 온 패키지(즉, PoP; package on package)와 같은 반도체 장치를 조립하기 위한 독창적인 기술(및 구조)이 제공된다. 예컨대, 복수의 반도체 요소(패키지일 수 있음)가 적층형 구성으로 배치될 수 있다. 각 요소는 바람직하게는 초음파로 함께 접합되는 알루미늄(또는 알루미늄 합금, 또는 부분적으로 알루미늄)을 포함한다. 이러한 기술은, 예컨대, 다른 상호 연결 기술(예컨대, 땜납 기반 PoP 기술)과 비교하여 감소된 밀도; 다른 상호 연결 기술과는 달리 땜납 질량 리플로우가 이용되지 않는다는 점; 및 어떤 용례에서는 알루미늄-알루미늄 상호 연결의 사용을 통해 실온 초음파 접합이 가능하다는 점을 포함한 어떤 이점을 가지고 있다.According to certain exemplary embodiments of the present invention, an inventive technique (and structure) for assembling a semiconductor device, such as a package on package (PoP), is provided. For example, a plurality of semiconductor elements (which may be packages) may be arranged in a stacked configuration. Each element preferably comprises aluminum (or aluminum alloy, or partially aluminum) bonded together ultrasonically. Such techniques include, for example, reduced density compared to other interconnect technologies (e.g., solder-based PoP technology); Unlike other interconnect technologies, solder mass reflow is not used; And some applications have some advantages, including the possibility of room temperature ultrasonic bonding through the use of aluminum-aluminum interconnects.
도 1a는 접합 도구(124) 및 지지 구조체(150)를 포함하는 초음파 접합 기계(100)의 일부분을 도시한다. 통상의 기술자라면 아는 바와 같이, 열압축 접합 기계(예컨대, 기계(100), 또는 여기서 설명되는 다른 기계 실시 형태 중 임의의 것)는 많은 요소(단순성을 위해 여기서 도면에는 도시되어 있지 않음)를 포함할 수 있다. 예시적인 요소는, 다른 요소들 중에서도 예컨대, 추가 반도체 요소와 접합될 입력 작업물을 제공하기 위한 입력 요소; 이제 추가 반도체 요소를 포함하는 처리된 작업물을 수용하기 위한 출력 요소; 작업물을 이동시키기 위한 전달 요소; 작업물의 촬상 및 정렬을 위한 촬상 시스템; 접합 도구를 지니고 있는 접합 헤드 어셈블리; 접합 헤드 어셈블리를 움직이기 위한 운동 시스템; 및 기계를 작동시키기 위한 소프트웨어를 포함하는 컴퓨터 시스템을 포함한다.1A shows a portion of an
다시 도 1a를 참조하면, 상측 반도체 요소(108)가 접합 도구(124)의 유지부(110)에 의해 유지된다(예컨대, 유지부(110)의 유지 표면에 형성되어 있는 진공 포트를 통해 주어지는 진공에 의해). 상측 반도체 요소(108)는 그의 하측 표면에서 상측 반도체 구조체(112a, 112b)를 포함한다. 하측 반도체 요소(160)는 기판(104)에 접합되는(또는 기판에 의해 지지되는) 반도체 다이(102)를 포함한다. 하측 도전성 구조체(106a, 106b)가 하측 반도체 다이(102)의 상측 표면에 제공되어 있다. 기판(104)은 지지 구조체(150)(예컨대, 기계(100)의 열 블록, 기계(100)의 앤빌(anvil), 또는 다른 원하는 지지 구조체)에 의해 지지 된다. 도 1a에 나타나 있는 구성(접합 준비)에서, 상측 도전성 구조체(112a, 112b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(106a, 106b)와 정렬된다. 반도체 요소(108)는 접합 도구(124)의 운동(도 1a에서 화살표(126)로 나타나 있는 바와 같은)을 통해 하방으로 이동된다. 도 1b는, 이 이동 후에 일어나는 각각의 도전성 구조체(106a, 112a; 106b, 112b) 사이의 접촉을 도시한다. 초음파 트랜스듀서(도시되어 있지 않지만, 도면에서 "USG"(초음파 발생기)로 표시되어 있음)를 사용하여 초음파 에너지(114)가 접합 도구(124)를 통해 상측 반도체 요소(108) 및 상측 도전성 구조체(112a, 112b)에 가해진다. 예컨대, 접합 도구(124)를 지니고 있는 초음파 트랜스듀서가 기계(100)의 접합 헤드 어셈블리에 보유될 수 있다.1A, the
초음파 접합 동안에, 하측 도전성 구조체(106a, 106b)는 지지 구조체(150)에 의한 하측 반도체 요소(160)의 지지를 통해 상대적으로 움직이지 않게 유지될 수 있다(예컨대, 지지 구조체(150)의 지지 표면은 접합 동안에 기판(104)을 지지 구조체(150)에 고정하기 위해 하나 이상의 진공 포트를 포함할 수 있음). 초음파 에너지(114)(선택적인 접합력 및/또는 열과 함께)가 도전성 구조체의 부분적인 변형을 일으킬 수 있다. 예컨대, 도 1c에서 도전성 구조체(106a, 106b; 112a, 112b)는 부분적으로 변형된 상태로 도시되어 있다. 도 1c에서 초음파 접합부가 각 쌍의 도전성 구조체 사이에 형성되어 있다. 예컨대, 변형된 도전성 구조체(112a'/106a') 사이에 초음파 접합부(128a)가 형성되어 있고, 또한 변형된 도전성 구조체(112b'/106b') 사이에는 초음파 접합부(128b)가 형성되어 있다. 도전성 구조체(106a, 106b; 112a, 112b)는 알루미늄 또는 알루미늄 합금으로 형성될 수 있고 또는 그의 접합 표면 등에서 알루미늄을 함유할 수 있다.During ultrasonic bonding, the lower
각 쌍의 도전성 요소(106a, 112a; 106b, 112b)는 실온에서 함께 접합될 수 있다(접합 공정 동안에 열 추가됨 없이). 선택적으로, 추가적인 열이 예컨대 (1) 접합 공정 동안에 접합 도구(124)를 통해 상측 반도체 요소(108)에 가해져 상측 도전성 요소(112a, 112b)를 가열할 수 있고/있거나 (2) 접합 공정 동안에 지지 구조체(150)(예컨대, 열 블록(150))를 통해 하측 반도체 요소(160)에 가해져 하측 도전성 구조체(106a, 106b)를 가열할 수 있다. 이러한 선택적인 가열(예컨대, 접합 도구 및/또는 지지 구조체 등을 통한)은 여기서 도시되고 설명되는 본 발명의 실시 형태들 중의 어떤 것에도 적용될 수 있다.Each pair of
도 1a-1c에 도시되어 있는 반도체 요소(160, 108)는 함께 접합되도록 구성된 많은 반도체 요소 중 어떤 것이라도 될 수 있다. 매우 특정한 한 예로(여기서 도시되고 설명되는 다른 실시 형태에도 적용될 수 있음), 반도체 요소(160)는 프로세서(예컨대, APU(application processor unit)으로도 알려져 있는 이동 전화 프로세서)이고, 반도체 요소(108)는 도 1a-1c에 나타나 있는 바와 같이 그 프로세서에 접합되도록 구성된 메모리 장치일 수 있다.The
도 1a-1c에 나타나 있는 도전성 구조체(즉, 112a, 112b, 106a, 106b)는 일반적인 구조체로서 도시되어 있다. 이들 구조체는, 특히, 도전성 필라(pillar) 스터드 범프(stud bump)(예컨대, 스터드 범핑 기계를 사용하여 형성됨), 전기 도금된 도전성 구조체, 스퍼터링된 도전성 구조체, 와이어부, 접합 패드, 접촉 패드와 같은 많은 다른 형태를 취할 수 있다. 여기서 제공되어 있는 다양한 다른 도면은 그러한 구조체의 특정한 예를 도시한다. 본 발명의 어떤 실시 형태에 따르면, 도전성 구조체는 다른 도전성 구조체에 접합되는 접촉 영역(즉, 접합 표면)에서 알루미늄을 포함한다. 이러한 실시 형태에서, 도전성 구조체는 알루미늄 또는 알루미늄 합금(예컨대, 구리로 합금된 알루미늄, 규소와 구리로 합금된 알루미늄 등)으로 형성될 수 있다. 다른 예로, 도전성 구조체는 알루미늄 외의 베이스 도전성 재료(예컨대, 구리)를 포함할 수 있고 접촉 영역에서는 알루미늄(또는 알루미늄 합금)을 갖는다. 본 출원 전체에 걸쳐, 도전성 구조체를 "알루미늄(aluminum)"이라고 하는 경우, 그 도전성 구조체는 알루미늄, 알루미늄 합금일 수 있고, 또는 그러한 도전성 구조체의 접촉 영역에서 알루미늄(또는 알루미늄 합금)을 포함할 수 있다.The conductive structures (i.e., 112a, 112b, 106a, 106b) shown in Figs. 1A-1C are shown as a general structure. These structures can be used in particular as conductive pillar stud bumps (formed using a stud bumping machine, for example), electroplated conductive structures, sputtered conductive structures, wire portions, bond pads, contact pads It can take many different forms. The various other drawings provided herein illustrate specific examples of such structures. According to some embodiments of the present invention, the conductive structure comprises aluminum at the contact region (i.e., the junction surface) that is bonded to another conductive structure. In such an embodiment, the conductive structure may be formed of aluminum or an aluminum alloy (e.g., aluminum alloyed with copper, aluminum alloyed with silicon and copper, etc.). As another example, the conductive structure may include a base conductive material (e.g., copper) other than aluminum, and aluminum (or aluminum alloy) in the contact area. Throughout this application, when the conductive structure is referred to as "aluminum ", the conductive structure may be aluminum, aluminum alloy, or may comprise aluminum (or aluminum alloy) in the contact area of such conductive structure .
도 2a는 접합 도구(224) 및 지지 구조체(250)를 포함하는 초음파 접합 기계(200)의 일부분을 도시한다. 상측 반도체 요소(208)는 접합 도구(224)의 유지부(210)에 의해 유지되고(예컨대, 진공으로), 하측 표면에 제공되어 있는 상측 도전성 구조체(222a, 222b)(즉, 도전성 알루미늄 패드(222a, 222b))를 포함한다. 하측 반도체 요소(260)는 기판(204)에 접합되는(또는 그 기판에 의해 지지되는) 반도체 다이(202)를 포함한다. 하측 도전성 구조체(206a, 206b)가 하측 반도체 다이(202)의 상측 표면에 제공되어 있다. 그리고 기판(204)은 지지 구조체(250)에 의해 지지된다. 도 2a에 나타나 있는 구성에서, 상측 도전성 구조체(222a, 222b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(206a, 206b)와 정렬된다(또한 초음파로 접합되도록 구성되어 있음). 하측 도전성 구조체(206a)는 하측 반도체 다이(202)의 상측 표면에 제공되어 있는 구리(Cu) 필라(230), 및 Cu 필라(230)의 상측 표면에 있는 상측 알루미늄 접촉 구조체(216)를 포함한다. 상측 알루미늄 접촉 구조체(216)는 예컨대 하측 구리 필라(230)의 상측 표면에 전기 도금되거나 스퍼터링될 수 있다. 도 2b는 도 2a의 "B" 부분의 확대도이고, 상측 도전성 요소(222a)와 접촉하는 하측 도전성 구조체(206a)의 정상부를 도시한다.2A shows a portion of an
초음파 트랜스듀서(도시되지 않음)를 사용하여 초음파 에너지가 접합 도구(224)를 통해 상측 반도체 요소(208)에 가해진다. 초음파 에너지는 도 2c에 도시되어 있는 바와 같이 도전성 구조체의 부분적인 변형을 일으킬 수 있다. 즉, 변형된 상측 도전성 구조체(222a')와 변형된 접촉 구조체(216') 사이에 초음파 접합부(228)가 형성된다(도 2c에 도시되어 있는 바와 같이).Ultrasonic energy is applied to the
통상의 기술자라면 아는 바와 같이, Cu 필라(230)(전기 도금된 또는 스퍼터링된 알루미늄 접촉 구조체/부분(216)을 포함함)는 알루미늄을 포함하는 도전성 구조체의 일 예일 뿐이다. 도 2a는 다른 예시적인 도전성 구조체(206b)를 도시한다. 하측 도전성 구조체(206b)는, (와이어 접합 공정을 사용하여 접합될 수 있는) 알루미늄 와이어의 일부분, 알루미늄 필라 등과 같은 알루미늄 구조체(또는 알루미늄 합금 구조체)이다.As is known to one of ordinary skill in the art, the Cu pillar 230 (including the electroplated or sputtered aluminum contact structure / portion 216) is only one example of a conductive structure comprising aluminum. 2A illustrates another exemplary
도 3은 접합 도구(324) 및 지지 구조체(350)를 포함하는 초음파 접합 기계(300)의 일부분을 도시한다. 상측 반도체 요소(308)는 접합 도구(324)의 유지부(310)에 의해 유지되고(예컨대, 진공으로), 상측 도전성 구조체(322a, 322b)(즉, 도전성 알루미늄 패드(322a, 322b))를 포함한다. 도 3은 패키징된 반도체 장치(360)(즉, 하측 반도체 요소(360))를 상측 반도체 요소(308)에 접합하는 것을 도시한다. 하측 반도체 요소(360)는 기판(304)에 접합되는(또는 아니면 그 기판에 의해 지지되는) 반도체 다이(302)를 포함한다. 하측 도전성 구조체(306a, 306b)가 기판(304)의 상측 표면에 제공되어 있다. 그리고 기판(304)은 지지 구조체(350)에 의해 지지된다. 와이어 루프(320a, 320b)가 반도체 다이(302)와 기판(304) 사이에 접합되어 있다(도 3에는 도시되어 있지 않지만, 다이(302)는 와이어 루프 상호 연결과는 반대로 또는 그에 추가로 기판(304)에 접합되는 플립 칩일 수 있음). 코팅/캡슐(334)(예컨대, 에폭시 몰딩 화합물)이 다이(302)와 와이어 루프(320a, 320b) 위에 가해져 있다. 도시되어 있는 바와 같이, 하측 도전성 구조체(306a, 306b)의 상측 부분은 코팅/캡슐(334) 위쪽에서 노출되어 상측 반도체 요소(308)와의 전기적 연결을 가능하게 한다.Figure 3 shows a portion of an
도 3에 나타나 있는 구성에서, 상측 도전성 구조체(322a, 322b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(306a, 306b)와 정렬된다(또한 초음파로 접합되도록 구성되어 있음). 도 3에 도시되어 있는 바와 같이, 하측 도전성 구조체(306a, 306b) 각각은 기판(304)의 상측 표면에 있는 각각의 Cu 필라(330a, 330b), 및 Cu 필라(330a, 330b)의 상측 표면에 있는 각각의 상측 알루미늄 접촉 구조체(316a, 316b)를 포함한다. 상측 알루미늄 접촉 구조체(316a, 316b)는 Cu 필라(330a, 330b)의 각 상측 표면에 전기 도금되거나 스퍼터링될 수 있다. 나타나 있는 바와 같이, 반도체 요소(308)는 접합 도구(324)의 운동(도 3에서 화살표로 나타나 있는 바와 같은)을 통해 하방으로 이동된 상태이고, 그래서 도 3은 도전성 구조체(306a, 322a; 306b, 322b) 사이의 접촉을 도시한다. 초음파 트랜스듀서를 사용하여 초음파 에너지(선택적인 열 및/또는 결합력과 함께)가 (예컨대, 접합 도구(324)를 통해) 상측 반도체 요소(308)에 가해져, 알루미늄 도전성 구조체(322a, 322b)와 각각의 알루미늄 접촉 구조체(316a, 316b) 사이에 초음파 접합부를 형성하게 된다.In the configuration shown in Fig. 3, each of the upper
도 4a는 접합 도구(424) 및 지지 구조체(450)를 포함하는 초음파 접합 기계(400)의 일부분을 도시한다. 상측 반도체 요소(408)는 접합 도구(424)의 유지부(410)에 의해 유지되고(예컨대, 진공으로), 하측 표면에서 상측 도전성 구조체(412a, 412b)(즉, 스퍼터링된 알루미늄 범프, 알루미늄 스터드 범프 등)를 포함한다. 하측 반도체 요소(460)는 지지 구조체(404)(예컨대, FR4 지지 구조체)에 접합되는(또는 아니면 그에 의해 지지되는) 반도체 다이(402)를 포함한다. 하측 도전성 구조체(406a, 406b)(즉, 스퍼터링된 알루미늄 범프, 알루미늄 스터드 범프 등)가 하측 반도체 다이(402)의 상측 표면에 제공되어 있다. 그리고 기판(404)은 지지 구조체(450)에 의해 지지된다. 도 4a에 나타나 있는 구성에서, 상측 도전성 구조체(412a, 412b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(406a, 406b)와 정렬된다(또한 초음파로 접합되도록 구성되어 있음). 구조체(412a, 406b)(초음파 접합 전)의 상세가 도 4b에 나타나 있다. 다시 도 4a를 참조하면, 반도체 요소(408)는 접합 도구(424)의 운동(도 4a에서 화살표로 나타나 있는 바와 같은)을 통해 하방으로 이동된 상태이고, 그래서 도전성 구조체(406a, 412a; 406b, 412b) 사이의 접촉이 나타나 있다. 초음파 트랜스듀서를 사용하여 초음파 에너지(414)(선택적인 열 및/또는 결합력과 함께)가 (예컨대, 접합 도구(424)를 통해) 상측 반도체 요소(408)에 가해져, 변형된 상측 알루미늄 도전성 구조체와 각각의 변형된 하측 알루미늄 접촉 구조체 사이에 초음파 접합부(428a, 428b)를 형성하게 된다(예컨대, 도 4c에 도시되어 있는 바와 같은, 변형된 구조체(412a')와 변형된 구조체(406a') 사이에 형성된 완성된 초음파 접합부(428a') 참조).4A shows a portion of an
도 5a는 접합 도구(524) 및 지지 구조체(550)를 포함하는 초음파 접합 기계(500)의 일부분을 도시한다. 상측 반도체 요소(508)는 접합 도구(524)의 유지부(510)에 의해 유지되고(예컨대, 진공으로), 상측 도전성 구조체(522a, 522b)(즉, 도전성 알루미늄 패드(522a, 522b))를 포함한다. 하측 반도체 요소(560)는 기판(504)(예컨대, FR4 지지 구조체)에 접합되는(또는 아니면 그에 의해 지지되는) 반도체 다이(502)를 포함한다. 하측 도전성 구조체(506a, 506b)(즉, 스퍼터링된 알루미늄 범프, 알루미늄 스터드 범프 등)가 하측 반도체 다이(502)의 상측 표면에 제공되어 있다. 그리고 기판(504)은 지지 구조체(550)에 의해 지지된다. 도 5a에 나타나 있는 구성에서, 상측 도전성 구조체(522a, 522b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(506a, 506b)와 정렬된다(또한 초음파로 접합되도록 구성되어 있음). 구조체(522a, 506b)(초음파 접합 전)의 상세가 도 5b에 나타나 있다. 나타나 있는 바와 같이, 반도체 요소(508)는 접합 도구(524)의 운동(도 5a에서 화살표로 나타나 있는 바와 같은)을 통해 하방으로 이동된 상태이고, 그래서 도 5a는 도전성 구조체(506a, 522a) 사이의 접촉을 도시한다. 초음파 트랜스듀서를 사용하여 초음파 에너지(선택적인 열 및/또는 결합력과 함께)가 (예컨대, 접합 도구(424)를 통해) 상측 반도체 요소(508)에 가해져, 변형된 상측 알루미늄 도전성 구조체와 각각의 변형된 하측 알루미늄 접촉 구조체 사이에 초음파 접합부(528a, 528b)를 형성하게 된다(예컨대, 도 5c에 도시되어 있는 바와 같은, 변형된 구조체(522a')와 변형된 구조체(506a') 사이에 형성된 완성된 초음파 접합부(528a') 참조).5A shows a portion of an
도 6a는 접합 도구(624) 및 지지 구조체(650)를 포함하는 초음파 접합 기계(600)를 도시한다. 도 6에서, 복수의 반도체 요소는 본 발명의 교시에 따라, 적층형 구성으로 함께 접합되었다. 구체적으로, 반도체 요소(660a)는 기판(604a)에 접합되는(또는 아니면 그에 의해 지지되는) 반도체 다이(602a)를 포함하고, 도전성 구조체(606a, 606b)(즉, 예컨대 스퍼터링된 알루미늄 범프, 알루미늄 스터드 범프 등)가 반도체 다이(602a)의 상측 표면에 제공되어 있다. 반도체 요소(660a)는 지지 구조체(650)에 의해 지지된다.6A illustrates an
다른 반도체 요소(660b)(기판(604b)에 접합되거나 또는 아니면 그에 의해 지지되는 대응하는 반도체 다이(602b), 및 기판(604b) 상에 있는 도전성 구조체(612a, 612b)를 포함하는)가 미리 반도체 요소(660a)에 접합되었다. 보다 구체적으로, 접합 도구(624)는 미리 요소(660b)를 요소(660a)에 접합하여(예컨대, 초음파로 접합함), 각 쌍의 알루미늄 도전성 구조체(612a, 606a; 612b, 606b) 사이에 초음파 접합부(628a, 628b)가 형성되었다. 요소(660b)는 또한, 아래에서 설명하는 단계에서 요소(660c)의 도전성 구조체에 접합된 도전성 구조체(606a', 606b')를 포함한다. 도 6b는 변형된 도전성 구조체(612a, 606a)를 포함하는 초음파 접합부(628a)의 상세도를 도시한다.
마찬가지로, 다른 반도체 요소(660c)(기판(604c)에 접합되거나 또는 아니면 그에 의해 지지되는 대응하는 반도체 다이(602c), 및 기판(604c) 상에 있는 도전성 구조체(612a', 612b')를 포함하는)가 미리 반도체 요소(660b)에 접합되었다. 보다 구체적으로, 접합 도구(624)는 미리 요소(660c)를 요소(660b)에 접합하여(예컨대, 초음파로 접합함), 각 쌍의 알루미늄 도전성 구조체(612a', 606a'; 612b', 606b') 사이에 초음파 접합부(628a', 628b')가 형성되었다. 요소(660c)는 또한, 아래에서 설명하는 단계에서 요소(660d)의 도전성 구조체에 접합될 도전성 구조체(606a", 606b")를 포함한다.Similarly,
도 6a에 나타나 있는 바와 같이, 상측 반도체 요소(660d)는 접합 도구(624)의 유지부(610)에 의해 유지되고(예컨대, 진공으로), 기판(604d)에 접합되는(또는 아니면 기판에 의해 지지되는) 반도체 다이(602d)를 포함한다. 기판(604d)의 하측 표면에는 도전성 구조체(612a", 612b")(즉, 스퍼터링된 알루미늄 범프, 알루미늄 스터드 범프 등)가 제공되어 있다. 도전성 구조체(612a", 612b")는 일반적으로 마주하는 각각의 도전성 구조체(606a", 606b")와 정렬된다(또한 초음파로 접합되도록 구성되어 있음). 반도체 요소(660d)는 접합 도구(624)의 운동(도 6a에서 화살표로 나타나 있는 바와 같은) 하방으로 이동된다. 이 하방 이동 후에, 각 쌍의 도전성 구조체(612a", 606a"; 612b", 606b") 사이에 접촉이 일어날 것이다(예컨대, 초음파 접합을 통한 변형전의 구조체(612a", 606a") 사이의 접촉을 나타내는 도 6c의 상세도 참조). 초음파 트랜스듀서(도시되지 않음)를 사용하여 초음파 에너지가 접합 도구(624)를 통해 상측 반도체 요소(604d)에 가해져, 각 쌍의 도전성 구조체(612a", 606a"; 612b", 606b") 사이에 초음파 접합부를 형성하게 된다.6A, the
특정한 예시적인 상측 및 하측 알루미늄 도전성 구조체가 도시되었지만, 통상의 기술자는 상측 및 하측 알루미늄 도전성 구조체의 다양한 형상 및 설계가 본 발명의 교시 내에서 허용됨을 이해할 것이다. While certain exemplary upper and lower aluminum conductive structures are shown, one of ordinary skill in the art will appreciate that various shapes and designs of the upper and lower aluminum conductive structures are permissible within the teachings of the present invention.
도 7은 본 발명의 예시적인 실시 형태에 따라 반도체 요소를 함께 접합하는 방법을 도시하는 흐름도이다. 통상의 기술자는 이해하는 바와 같이, 그 흐름도에 포함되어 있는 어떤 단계는 생략될 수 있고, 어떤 추가적인 단계가 추가될 수 있으며, 또한 단계의 순서는 도시된 순서로부터 변경될 수 있다. 단계 700에서, 제1 반도체 요소(예컨대, 기판 상에 있는 반도체 다이를 포함함)가 접합 기계의 지지 구조체 상에 지지된다. 제1 반도체 요소(예컨대, 반도체 구조체의 상측 표면)는, 적어도 부분적으로 알루미늄으로 구성된 복수의 제1 도전성 구조체를 포함한다(예컨대, 도 1a에 있는 요소(160)의 구조체(106a, 106b); 도 2a에 있는 요소(260)의 구조체(206a, 206b); 도 3a에 있는 요소(360)의 구조체(306a, 306b); 도 4a에 있는 요소(460)의 구조체(406a, 406b); 도 5a에 있는 요소(560)의 구조체(506a, 506b); 및 도 6a에 있는 요소(660c)의 구조체(606a", 606b") 참조). 단계 702에서, 제2 반도체 요소가 접합 기계의 접합 도구의 유지부에 의해 유지된다(예컨대, 대응하는 도에 있는 요소(108, 208, 308, 408, 508, 660d) 참조). 제2 반도체 요소는 적어도 부분적으로 알루미늄으로 구성된 복수의 제2 도전성 구조체(예컨대, 제2 반도체 요소의 하측 표면에 있음)를 포함한다. 단계 704에서, 제1 도전성 구조체와 제2 도전성 구조체는 서로 정렬되고(예컨대, 도 1a 및 6a 참조) 그런 다음에 서로 접촉하게 된다. 선택적인 단계 706에서, 복수의 정렬된 제1 도전성 구조체와 제2 도전성 구조체는 미리 정해진 양의 접합력으로 함께 가압된다. 미리 정해진 양의 접합력은 단일 접합력 값일 수 있고, 또는 접합 작업 중에 실제 접합력이 변하는 접합력 프로파일일 수 있다. 선택적인 단계 708에서, 복수의 정렬된 제1 도전성 구조체 및/또는 제2 도전성 구조체에 열이 가해진다. 예컨대, 그 열은 제1 반도체 요소를 지지하는 지지 구조체를 사용하여 제1 도전성 구조체에 가해질 수 있다. 마찬가지로, 제2 반도체 요소를 유지하는 접합 도구를 사용하여 제2 도전성 구조체에 열이 가해질 수 있다. 단계 710에서, 복수의 제1 도전성 구조체와 제2 도전성 구조체는 초음파로 함께 접합되어 그들 사이에 초음파 접합부를 형성한다.Figure 7 is a flow chart illustrating a method of bonding semiconductor elements together in accordance with an exemplary embodiment of the present invention. As will be appreciated by those of ordinary skill in the art, some of the steps included in the flowchart may be omitted, some additional steps may be added, and the order of the steps may be changed from the order shown. In step 700, a first semiconductor element (e.g. comprising a semiconductor die on a substrate) is supported on a support structure of the bonding machine. The first semiconductor element (e.g., the upper surface of the semiconductor structure) comprises a plurality of first conductive structures at least partially comprised of aluminum (e.g.,
통상의 기술자는 아는 바와 같이, 본 발명은 알루미늄 재료를 알루미늄 재료에 접합하고 이는 종종 열 필요 없이 초음파 에너지 및/또는 접합력으로 쉽게 달성될 수 있으므로, 본 발명은 주변/낮은 온도에서의 접합 작업이 요망될 때 특별한 이점을 갖는다.As one of ordinary skill in the art will appreciate, the present invention can be easily achieved with ultrasonic energy and / or bonding forces without bonding the aluminum material to the aluminum material, There is a special advantage when it comes.
본 발명은 주로 초음파로 함께 접합되는 두 쌍의 도전성 구조체에 대해 도시되고 설명되었지만, 물론 본 발명은 그에 한정되지 않는다. 실제로, 본 발명에 따라 조립되는 반도체 패키지(예컨대, 진보된 패키지)는 어떤 수의 도전성 구조체라도 가질 수 있고, 초음파로 함께 접합되는 수백 쌍(심지어 수천 쌍)의 도전성 구조체를 가질 수 있다. 또한, 도전성 구조체는 쌍으로 접합될 필요는 없다. 예컨대, 한 구조체는 마주하는 2개 이상의 구조체에 접합될 수 있다. 따라서, 한 반도체 요소에 있는 어떤 수의 도전성 구조체라도 다른 반도체 요소에 있는 어떤 수의 도전성 구조체에도 초음파로 접합될 수 있다.While the present invention has been shown and described with respect to two pairs of conductive structures primarily bonded together by ultrasonic waves, the present invention is of course not limited thereto. Indeed, semiconductor packages (e. G., Advanced packages) assembled in accordance with the present invention may have any number of conductive structures and may have hundreds of pairs (even thousands of pairs) of conductive structures joined together by ultrasonic waves. Also, the conductive structures need not be bonded in pairs. For example, one structure may be bonded to two or more facing structures. Thus, any number of conductive structures in one semiconductor element can be ultrasonically bonded to any number of conductive structures in another semiconductor element.
본 발명은 주로 접합 도구(예컨대, 접합 도구는 초음파 트랜스듀서와 결합됨)를 통해 초음파 에너지를 가하는 것을 설명(및 도시)하지만, 본 발명은 그에 한정되지 않는다. 오히려, 초음파 에너지는 어떤 원하는 구조체를 통해서도 전달될 수 있는데, 예컨대 지지 구조체를 통해 전달될 수 있다.Although the invention primarily describes (and illustrates) applying ultrasonic energy through a splicing tool (e.g., a splicing tool combined with an ultrasonic transducer), the invention is not so limited. Rather, the ultrasonic energy can be transmitted through any desired structure, for example, through a support structure.
통상의 기술자는 아는 바와 같이, 초음파 접합의 상세는 특정 용례에 따라 넓게 변할 수 있다. 그럼에도 불구하고, 이제 어떤 비한정적인 예시적 상세를 설명한다. 예컨대, 초음파 트랜스듀서의 진동수는 도전성 구조체(예컨대, 필라 구조체 등)의 설계와 관련하여 설계될 수 있고, 그래서 트랜스듀서 공진 진동수는 주어진 반도체 요소의 공진 진동수에 실질적으로 일치하게 되며, 이와 관련하여, 도전성 구조체는 동적으로 외팔보(cantilever beam)로서 작용할 수 있다. 다른 예시적인 대안예에서, 트랜스듀서는 단순한 "구동(driven)"형 방식으로 반도체 요소에 대해 공진외 조건에서 작동될 수 있다.As will be appreciated by those of ordinary skill in the art, the details of ultrasonic bonding may vary widely depending upon the particular application. Nonetheless, we now explain some non-limiting illustrative details. For example, the frequency of an ultrasonic transducer can be designed in conjunction with the design of a conductive structure (e.g., a pillar structure, etc.) so that the transducer resonant frequency is substantially matched to the resonant frequency of a given semiconductor element, The conductive structure can act dynamically as a cantilever beam. In another exemplary alternative, the transducer may be operated at an out-of-resonance condition for the semiconductor element in a simple "driven" manner.
초음파 트랜스듀서에 가해지는(예컨대, 트랜스듀서 구동기의 압전 결정/세라믹에 가해지는) 에너지에 대한 예시적인 범위는 0.1kHz-160kHz, 10kHz-120kHz, 20kHz-60kHz 등일 수 있다. 접합 동안에 단일 진동수가 가해질 수 있고, 또는 복수의 진동수가 가해질 수 있다(예컨대, 순차적으로, 동시에, 또는 두 가지 모두로). 반도체 요소의 문지름(scrub)(즉, 접합 도구에 의해 유지되는 반도체 요소에 가해지는 진동 에너지)이 많은 원하는 방향 중 어떤 방향으로도 가해질 수 있고, 다른 구성 중에서도, 반도체 요소를 유지하는 접합 도구(여기서 도시되어 있는 바와 같은)를 통해, 또는 반도체 요소를 지지하는 지지 구조체를 통해 가해질 수 있다. 특히 여기서 도시되어 있는 실시 형태를 참조하면(초음파 에너지는 반도체 요소를 유지하는 접합 도구를 통해 가해짐), 문지름은 접합 도구의 길이 방향 축선에 실질적으로 평행하거나 실질적으로 수직인 방향으로(또는 다른 방향으로) 가해질 수 있다.An exemplary range for the energy applied to the ultrasonic transducer (e.g., applied to the piezoelectric crystal / ceramic of the transducer driver) may be 0.1 kHz-160 kHz, 10 kHz-120 kHz, 20 kHz-60 kHz, A single frequency may be applied during the bonding, or multiple frequencies may be applied (e.g., sequentially, simultaneously, or both). A scrub of the semiconductor element (i. E., The vibration energy applied to the semiconductor element held by the bonding tool) can be applied in any of a number of desired directions, and among other configurations, a bonding tool (As shown), or through a support structure that supports the semiconductor element. In particular, with reference to the embodiment shown here (the ultrasonic energy is applied through a bonding tool holding the semiconductor element), the rubbing is carried out in a direction substantially parallel or substantially perpendicular to the longitudinal axis of the bonding tool ). ≪ / RTI >
초음파 트랜스듀서에 의해 가해지는 진동 에너지는 예컨대 0.1um 내지 10um의 피크-투-피크(peak-to-peak) 진폭 범위에서 가해질 수 있다(예컨대, 일정 전압, 일정 전류의 피드백 제어, 또는 하나 이상의 입력에 근거하는 경사 전류, 경사 전압 또는 비례 피드백 제어를 포함하되 이에 한정되지 않는 교번 제어 계획으로).The vibration energy exerted by the ultrasonic transducer may be applied in a peak-to-peak amplitude range of, for example, 0.1 um to 10 um (e.g., constant voltage, constant current feedback control, With alternating control schemes including, but not limited to, ramp current, ramp voltage or proportional feedback control.
여기서 설명하는 바와 같이, 접합력은 초음파 접합 사이클의 적어도 일부분 동안에도 가해질 수 있다. 접합력의 예시적인 범위는 0.1kg 내지 100kg이다. 접합력은 일정한 값으로 가해질 수 있고, 또는 접합 사이클 동안에 변하는 접합력 프로파일일 수 있다. 접합력이 제어되는 경우에, 그 접합력의 피드백 제어는 하나 이상의 입력(예컨대, 초음파 진폭, 시간, 속도, 변형, 온도 등)에 근거하여 일정하거나 경사지거나 또는 비례적일 수 있다.As described herein, the bonding force may also be applied during at least a portion of the ultrasonic bonding cycle. An exemplary range of bonding force is 0.1 kg to 100 kg. The bonding force may be applied at a constant value, or it may be a bonding force profile that varies during the bonding cycle. When the bonding force is controlled, the feedback control of the bonding force may be constant, oblique, or proportional based on one or more inputs (e.g., ultrasonic amplitude, time, velocity, strain, temperature, etc.).
여기서 설명하는 바와 같이, 반도체 요소 중의 하나 이상은 접합 사이클 전 및/또는 동안에 가열될 수 있다. 반도체 요소의 온도의 예시적인 범위는 20℃-250℃이다. 열(예컨대, 접합 도구와 지지 구조체 중의 하나 또는 둘 모두, 또는 다른 요소를 통해 가해짐)은 일정한 값으로 가해질 수 있고, 또는 접합 사이클 동안에 변하는 온도 프로파일일 수 있고, 피드백 제어를 사용하여 제어될 수 있다.As described herein, one or more of the semiconductor elements may be heated before and / or during the bonding cycle. An exemplary range of temperatures of the semiconductor elements is 20 ° C to 250 ° C. The heat (e.g. applied through one or both of the bonding tool and the support structure, or other element) can be applied at a constant value or can be a temperature profile that varies during the bonding cycle and can be controlled using feedback control have.
본 발명은 주로 각각의 반도체 요소에 있는 알루미늄 도전성 구조체 사이에 초음파 접합부를 형성하는 것에 대해 도시되고 설명되었지만, 물론 본 발명은 그에 한정되지 않는다. 즉, 본 발명의 교시는 다른 조성을 갖는 도전성 구조체 사이에 초음파 접합부를 형성하는 데에도 적용될 수 있다. 접합되는 도전성 구조체에 대한 재료의 예를 들면, 알루미늄과 구리(즉, 한 반도체 요소에 있는 알루미늄 도전성 구조체와 다른 반도체 요소에 있는 구리 도전성 구조체 사이에 초음파 접합부를 형성함); 무납(lead free) 땜납(예컨대, 주로 주석으로 구성됨)과 구리; 무납 땜납과 알루미늄; 구리와 구리; 알루미늄과 은: 구리와 은; 알루미늄과 금; 금과 금; 및 구리와 금이 있다. 물론, 도전성 구조체 조성의 다른 조합(예컨대, 인듐)도 고려된다.While the present invention has been shown and described primarily for forming an ultrasonic bond between aluminum conductive structures in each semiconductor element, the present invention is of course not limited thereto. That is, the teachings of the present invention can also be applied to forming an ultrasonic bonding portion between conductive structures having different compositions. Examples of materials for the conductive structure to be bonded include aluminum and copper (i.e., forming an ultrasonic bond between an aluminum conductive structure in one semiconductor element and a copper conductive structure in another semiconductor element); Lead free solder (e.g., mainly composed of tin) and copper; Lead-free solder and aluminum; Copper and copper; Aluminum and silver: copper and silver; Aluminum and gold; Gold and gold; And copper and gold. Of course, other combinations of conductive structure composition (e.g., indium) are also contemplated.
위에서 언급한 바와 같이, 본 발명의 양태는 반도체 요소의 다양한 도전성 구조체에 포함되는 알루미늄 재료와 관련하여 설명되었지만, 본 발명은 그에 한정되지 않는다. 즉, 반도체 요소의 도전성 구조체는 다양한 다른 재료를 포함할 수 있다(또는 그러한 재료로 형성될 수 있음). 예컨대, 상측 반도체 요소(예컨대, 접합 도구를 사용하여 보유되고 접합되는 요소)에 있는 도전성 구조체, 및/또는 하측 반도체 요소(예컨대, 상측 도전성 요소가 접합되는 요소)에 있는 도전성 구조체는 구리로 형성될 수 있다(또는 구리를 포함할 수 있음). 이러한 구리 재료의 표면은 대기의 오염을 받을 수 있는데, 즉, 구리 표면은 산화되는 경향이 있다.As mentioned above, aspects of the present invention have been described with reference to aluminum materials included in various conductive structures of semiconductor elements, but the present invention is not limited thereto. That is, the conductive structure of the semiconductor element may comprise (or may be formed of) such a variety of different materials. For example, a conductive structure in an upper semiconductor element (e.g., an element held and bonded using a bonding tool), and / or a conductive structure in a lower semiconductor element (e.g., an element to which the upper conductive element is bonded) (Or may include copper). The surface of such a copper material may be contaminated with the atmosphere, i.e., the copper surface tends to be oxidized.
따라서, 본 발명의 어떤 실시 형태에서, 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 중의 적어도 하나는 구리로 형성될 수 있다(또는 구리를 포함할 수 있음). 본 발명의 이러한 실시 형태에서는, 전체 도전성 구조체가 구리로 형성될 필요는 없고, 오히려, 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체는, 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 중의 다른 도전성 구조체에 인접하는 계면부에서 구리를 포함할 수 있다.Accordingly, in some embodiments of the present invention, at least one of the plurality of first conductive structures and the plurality of second conductive structures may be formed of copper (or may comprise copper). In this embodiment of the present invention, it is not necessary that the entire conductive structure is formed of copper, but rather, the plurality of first conductive structures and the plurality of second conductive structures are formed of a plurality of first conductive structures and a plurality of second conductive structures Lt; RTI ID = 0.0 > adjacent < / RTI > other conductive structures.
본 발명의 양태에 따르면, 구리 표면(예컨대, 구리 필라와 같은 구리 도전성 구조체의 연결 표면)의 산화를 방지하기 위해 초음파 접합 전에 그러한 도전성 구조체의 표면에 코팅(예컨대, 무기 코팅)이 가해질 수 있다. 구체적으로, 이러한 코팅은 접합 전에 상측 반도체 요소(예컨대, 접합 도구를 사용하여 보유되고 접합되는 요소)에 있는 도전성 구조체 및/또는 하측 반도체 요소(예컨대, 상측 도전성 요소가 접합되는 요소)에 있는 도전성 구조체의 표면(예컨대, 결합 표면)에 가해질 수 있다.According to an aspect of the present invention, a coating (e.g., an inorganic coating) may be applied to the surface of such a conductive structure prior to ultrasonic bonding to prevent oxidation of the copper surface (e.g., the connection surface of a copper conductive structure such as a copper pillar). Specifically, such a coating may be applied to the conductive structure in the upper semiconductor element (e.g., the element held and bonded using the bonding tool) and / or the conductive structure in the lower semiconductor element (e.g., the element to which the upper conductive element is bonded) (E.g., a bonding surface) of the substrate.
이러한 코팅은 도전성 구조체(예컨대, 구리 필라 도전성 구조체)에 얇은 깨지기 쉬운 코팅으로서 가해지는 예컨대 무기 코팅(예컨대, 규소 산질화물 코팅)일 수 있다. 상측 반도체 요소와 하측 반도체 요소에 있는 각각의 도전성 구조체 사이에 플립 칩 상호 연결부를 형성하기 전에, 코팅은 (구리 도전성 구조체와 같은) 어떤 도전성 구조체를 산화 등으로부터 보호해 주는 작용을 할 수 있다. 그런 다음에, 초음파 플립 칩 결합 공정과 관련하여, 각각의 도전성 구조체에 있는 코팅(들)은 초음파로 문질려져 제거되며, 그리하여 금속-금속 접촉/상호 연결이 이루어지게 된다.Such a coating can be, for example, an inorganic coating (e.g., a silicon oxynitride coating) applied as a thin, fragile coating to a conductive structure (e.g., a copper pillar conductive structure). Prior to forming the flip chip interconnect between each of the conductive structures in the upper semiconductor element and the lower semiconductor element, the coating may act to protect any conductive structure (such as a copper conductive structure) from oxidation and the like. Then, in connection with the ultrasonic flip chip bonding process, the coating (s) in each conductive structure are rubbed away by ultrasonic waves, thus resulting in metal-to-metal contact / interconnections.
도전성 구조체에 코팅을 제공함으로써, 미세 피치 플립 칩 패키징의 생산성 및 튼튼함이 개선될 수 있다. 예컨대, 플립 칩 패키징(구리 상호 연결부를 포함할 수 있음)이 점점 더 미세한 피치로 됨에 따라, 코팅은 다이-기판, 다이-다이 및 다이-웨이퍼를 포함하되 이에 한정되지 않는 다양한 용례에서 상호 연결부를 만드는 데에 사용될 수 있다.By providing a coating on the conductive structure, the productivity and robustness of fine pitch flip chip packaging can be improved. For example, as flip-chip packaging (which may include copper interconnects) becomes increasingly finer pitches, the coatings can be used in various applications including, but not limited to, die-substrate, die-die and die- Can be used to make.
초음파 에너지를 사용하여 코팅(및/또는 도전성 구조체에 형성되는 다른 산화물 층)을 뚫은 후에, 반도체 요소의 도전성 구조체 사이의 최종 결합 공정(예컨대, 열, 압력 및/또는 힘의 어떤 원하는 조합이라도 포함할 수 있음)이 완료된다.After piercing the coating (and / or other oxide layers formed in the conductive structure) using ultrasonic energy, the final bonding process (e.g., any desired combination of heat, pressure and / or force) between the conductive structures of the semiconductor elements Is completed.
도 8a-8c(도 9의 흐름도와 함께), 도 10a-10c(도 11의 흐름도와 함께), 및 도 12a-12c(도 13의 흐름도와 함께)는 전술한 코팅(들)을 이용하여 반도체 요소 사이에 상호 연결부를 형성하는 시스템과 방법을 도시한다. 도 9, 11 및 13은 본 발명의 예시적인 실시 형태에 따라 반도체 요소들을 함께 접합하는 방법을 도시하는 흐름도이다. 통상의 기술자는 이해하는 바와 같이, 흐름도에 포함되어 있는 어떤 단계는 생략될 수 있고, 어떤 추가적인 단계가 추가될 수 있으며, 또한 단계의 순서는 도시된 순서로부터 변경될 수 있다.12A-12C (along with the flow diagram of FIG. 13), FIGS. 10A-10C (along with the flow diagram of FIG. 11) Figure 2 illustrates a system and method for forming interconnects between elements. Figures 9, 11, and 13 are flow charts illustrating a method of bonding semiconductor elements together according to an exemplary embodiment of the present invention. As will be appreciated by those of ordinary skill in the art, some steps included in the flowchart may be omitted, some additional steps may be added, and the order of the steps may be changed from the order shown.
구체적으로, 도 8a를 참조하면, 상측 반도체 요소(808)는 접합 도구(824)의 유지부(810)에 의해 유지된다(예컨대, 유지부(810)의 유지 표면에 형성되어 있는 진공 포트를 통해 주어지는 진공에 의해). 상측 반도체 요소(808)는 그의 하측 표면에서 상측 도전성 구조체(812a, 812b)를 포함한다. 하측 반도체 요소(860)는 기판(804)에 접합되는(또는 아니면 기판에 의해 지지되는) 반도체 다이(802)를 포함한다. 하측 도전성 구조체(806a, 806b)(예컨대, 구리 필라와 같은 구리 도전성 구조체 또는 다른 도전성 구조체)가 하측 반도체 다이(802)의 상측 표면에 제공되어 있다. 코팅(806a1)이 도전성 구조체(806a)에 제공되어 있고 코팅(806b1)이 도전성 구조체(806b)에 제공되어 있다. 그리고 기판(804)은 지지 구조체(850)(예컨대, 기계(800)의 열 블록, 기계(800)의 앤빌, 또는 다른 원하는 지지 구조체)에 의해 지지 된다. 도 8a에 나타나 있는 구성(접합 준비)에서, 상측 도전성 구조체(812a, 812b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(806a, 806b)와 정렬된다. 반도체 요소(808)는 접합 도구(824)의 운동(도 8a에서 화살표(826)로 나타나 있는 바와 같은)을 통해 하방으로 이동된다. 도 8b는, 이 이동 후에 일어나는 각각의 도전성 구조체(806a(코팅(806a1)을 포함함), 812a; 806b(코팅(806b1)을 포함함), 812b) 사이의 접촉을 도시한다. 초음파 트랜스듀서(도시되어 있지 않지만, 도면에서 "USG"(초음파 발생기)로 표시되어 있음)를 사용하여 초음파 에너지(814)가 접합 도구(824)를 통해 상측 반도체 요소(808) 및 상측 도전성 구조체(812a, 812b)에 가해진다. 예컨대, 접합 도구(824)를 지니고 있는 초음파 트랜스듀서는 플립 칩 접합 기계(800)의 접합 헤드 어셈블리에 보유될 수 있다. 초음파 접합 동안에, 하측 도전성 구조체(806a, 806b)는 지지 구조체(850)에 의한 하측 반도체 요소(860)의 지지를 통해 상대적으로 움직이지 않게 유지될 수 있다(예컨대, 지지 구조체(850)의 지지 표면은 접합 동안에 기판(804)을 지지 구조체(850)에 고정하기 위해 하나 이상의 진공 포트를 포함할 수 있음). 초음파 에너지(814)(선택적인 접합력 및/또는 열과 함께)가 도전성 구조체의 부분적인 변형을 일으킬 수 있다. 예컨대, 도 8c에서 도전성 구조체(806a, 806b; 812a, 812b)는 변형된(또는 적어도 부분적으로 변형된) 상태로 도시되어 있다. 도 8c에서 초음파 접합부가 각 쌍의 도전성 구조체 사이에 형성된다. 예컨대, 변형된 도전성 구조체(812a'/806a') 사이에 초음파 접합부(828a)가 형성되고, 또한 변형된 도전성 구조체(812b'/806b') 사이에는 초음파 접합부(828b)가 형성된다.8A, the
구체적으로 도 9를 참조하면, 단계 900에서, 제1 반도체 요소(예컨대, 도 8a에 나타나 있는 요소(860)와 같은, 기판 상에 있는 반도체 다이를 포함함)가 접합 기계의 지지 구조체 상에 지지된다. 제1 반도체 요소(예컨대, 반도체 구조체의 상측 표면)는 도전성 구조체(예컨대, 도 8a에 나타나 있는 바와 같이, 코팅(806a1, 806b1)을 포함하는 요소(860)의 구조체(806a, 806b) 참조)의 접촉 표면(예컨대, 플립 칩 접합을 위한 접합 표면)에서 깨지기 쉬운 코팅을 포함하는 복수의 제1 도전성 구조체를 포함한다. 단계 902에서, 제2 반도체 요소가 접합 기계의 접합 도구의 유지부에 의해 유지된다(예컨대, 도 8a에서 요소(808) 참조). 제2 반도체 요소는 복수의 제2 도전성 구조체(예컨대, 제2 반도체 요소의 하측 표면에 있음)를 포함한다. 단계 904에서, 제1 도전성 구조체와 제2 도전성 구조체는 서로 정렬되고(예컨대, 도 8a 참조) 그런 다음에 서로 접촉하게 된다(예컨대, 도 8b 참조). 단계 906에서, 초음파 에너지가 제2 반도체 요소에 가해지고(도 8b에서와 같이, 제2 반도체 요소를 지니고 있는 접합 도구를 통해), 그래서, 상기 쌍의 도전성 구조체 사이에서 초음파 접합부(예컨대, 도 8c에서 초음파 접합부(828a, 828b) 참조)의 형성과 관련하여, 제2 반도체 요소의 도전성 구조체가 제1 반도체 요소의 도전성 구조체의 각 코팅을 뚫게 된다.Referring specifically to Fig. 9, at step 900, a first semiconductor element (e.g. comprising a semiconductor die on a substrate, such as
구체적으로, 도 10a를 참조하면, 상측 반도체 요소(1008)는 접합 도구(1024)의 유지부(1010)에 의해 유지된다(예컨대, 유지부(1010)의 유지 표면에 형성되어 있는 진공 포트를 통해 주어지는 진공에 의해). 상측 반도체 요소(1008)는 그의 하측 표면에서 상측 도전성 구조체(1012a, 1012b)(예컨대, 구리로 형성되거나 구리를 포함하는 도전성 구조체)를 포함하고, 코팅(1012a1)이 도전성 구조체(1012a)에 제공되고 또한 코팅(1012b1)이 도전성 구조체(1012b)에 제공된다. 하측 반도체 요소(1060)는 기판(1004)에 접합되는(또는 아니면 기판에 의해 지지되는) 반도체 다이(1002)를 포함한다. 하측 도전성 구조체(1006a, 1006b)(예컨대, 구리 필라와 같은 구리 도전성 구조체, 또는 다른 도전성 구조체)가 하측 반도체 다이(1002)의 상측 표면에 제공되어 있다. 그리고 기판(1004)은 지지 구조체(1050)(예컨대, 기계(1000)의 열 블록, 기계(1000)의 앤빌, 또는 다른 원하는 지지 구조체)에 의해 지지 된다. 도 10a에 나타나 있는 구성(접합 준비)에서, 상측 도전성 구조체(1012a, 1012b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(1006a, 1006b)와 정렬된다. 반도체 요소(1008)는 접합 도구(1024)의 운동(도 10a에서 화살표(1026)로 나타나 있는 바와 같은)을 통해 하방으로 이동된다. 도 10b는, 이 이동 후에 일어나는 각각의 하측 도전성 구조체(1006a, 1012a(코팅(1012a1)을 포함함); 1006b, 1012b(코팅(1012b1)을 포함함)) 사이의 접촉을 도시한다. 초음파 트랜스듀서를 사용하여 초음파 에너지(1014)가 접합 도구(1024)를 통해 상측 반도체 요소(1008) 및 상측 도전성 구조체(1012a, 1012b)에 가해진다. 예컨대, 접합 도구(1024)를 지니고 있는 초음파 트랜스듀서는 기계(1000)의 접합 헤드 어셈블리에 보유될 수 있다. 초음파 접합 동안에, 하측 도전성 구조체(1006a, 1006b)는 지지 구조체(1050)에 의한 하측 반도체 요소(1060)의 지지를 통해 상대적으로 움직이지 않게 유지될 수 있다(예컨대, 지지 구조체(1050)의 지지 표면은 접합 동안에 기판(1004)을 지지 구조체(1050)에 고정하기 위해 하나 이상의 진공 포트를 포함할 수 있음). 초음파 에너지(1014)(선택적인 접합력 및/또는 열과 함께)가 도전성 구조체의 부분적인 변형을 일으킬 수 있다. 예컨대, 도 10c에서 도전성 구조체(1006a, 1006b; 1012a, 1012b)는 변형된(또는 적어도 부분적으로 변형된) 상태로 도시되어 있다. 도 10c에서 초음파 접합부가 각 쌍의 도전성 구조체 사이에 형성되어 있다. 예컨대, 변형된 도전성 구조체(1012a'/1006a') 사이에 초음파 접합부(1028a)가 형성되고, 또한 변형된 도전성 구조체(1012b'/1006b') 사이에는 초음파 접합부(1028b)가 형성된다.10A, the
구체적으로 도 11을 참조하면, 단계 1100에서, 제1 반도체 요소(예컨대, 도 10a에 나타나 있는 요소(1060)와 같은, 기판 상에 있는 반도체 다이를 포함함)가 접합 기계의 지지 구조체 상에 지지된다. 제1 반도체 요소(예컨대, 반도체 구조체의 상측 표면)는 복수의 제1 도전성 구조체(예컨대, 도 10a에 나타나 있는 바와 같은, 요소(1060)의 구조체(1006a, 1006b) 참조)를 포함한다. 단계 1102에서, 제2 반도체 요소가 접합 기계의 접합 도구의 유지부에 의해 유지된다(예컨대, 도 10a에서 요소(1008) 참조). 제2 반도체 요소는 복수의 제2 도전성 구조체(예컨대, 제2 반도체 요소의 하측 표면에 있음)를 포함하고, 이 제2 도전성 구조체는 도전성 구조체(예컨대, 도 10a에 나타나 있는 바와 같은, 코팅(1012a1, 1012b1)을 포함하는 요소(1060)의 구조체(1012a, 1012b) 참조)의 접촉부에 있는 코팅을 포함한다. 단계 1004에서, 제1 도전성 구조체와 제2 도전성 구조체는 서로 정렬되고(예컨대, 도 10a 참조) 그런 다음에 서로 접촉하게 된다. 단계 1006에서, 초음파 에너지가 제2 반도체 요소에 가해지고(도 10b에서와 같이, 제2 반도체 요소를 지니고 있는 접합 도구를 통해), 그래서, 상기 쌍의 도전성 구조체 사이에 초음파 접합부(예컨대, 도 10c에 있는 초음파 접합부(1028a, 1028b) 참조)의 형성과 관련하여, 제1 반도체 요소의 도전성 구조체가 제2 반도체 요소의 도전성 구조체의 각 코팅을 뚫게 된다.Referring specifically to FIG. 11, at step 1100, a first semiconductor element (including, for example, a semiconductor die on a substrate, such as
구체적으로 도 12a를 참조하면, 상측 반도체 요소(1208)는 접합 도구(1224)의 유지부(1210)에 의해 유지된다(예컨대, 유지부(1210)의 유지 표면에 형성되어 있는 진공 포트를 통해 주어지는 진공에 의해). 상측 반도체 요소(1208)는 그의 하측 표면에서 상측 도전성 구조체(1212a, 1212b)(예컨대, 구리로 형성되거나 구리를 포함하는 도전성 구조체)를 포함하고, 코팅(1212a1)이 도전성 구조체(1212a)에 제공되고 또한 코팅(1212b1)이 도전성 구조체(1212b)에 제공된다. 하측 반도체 요소(1260)는 기판(1204)에 접합되는(또는 아니면 기판에 의해 지지되는) 반도체 다이(1202)를 포함한다. 하측 도전성 구조체(1206a, 1206b)(예컨대, 구리 필라와 같은 구리 도전성 구조체, 또는 다른 도전성 구조체)가 하측 반도체 다이(1202)의 상측 표면에 제공되어 있다. 코팅(1206a1)이 도전성 구조체(1206a)에 제공되고 또한 코팅(1206b1)이 도전성 구조체(1206b)에 제공된다. 그리고 기판(1204)은 지지 구조체(1250)(예컨대, 기계(1200)의 열 블록, 기계(1200)의 앤빌, 또는 다른 원하는 지지 구조체)에 의해 지지 된다. 도 12a에 나타나 있는 구성(접합 준비)에서, 상측 도전성 구조체(1212a, 1212b) 각각은 일반적으로 마주하는 각각의 하측 도전성 구조체(1206a, 1206b)와 정렬된다. 반도체 요소(1208)는 접합 도구(1224)의 운동(도 12a에서 화살표(1226)로 나타나 있는 바와 같은)을 통해 하방으로 이동된다. 도 12b는, 이 이동 후에 일어나는 각각의 도전성 구조체(1206a(코팅(1206a1)을 포함함), 1212a(코팅(1212a1)을 포함함); 1206b(코팅(1206b1)을 포함함), 1212b(코팅(1212b1)을 포함함)) 사이의 접촉을 도시한다. 초음파 트랜스듀서(도시되어 있지 않지만, 도면에서 "USG"(초음파 발생기)로 표시되어 있음)를 사용하여 초음파 에너지(1214)가 접합 도구(1224)를 통해 상측 반도체 요소(1208) 및 상측 도전성 구조체(1212a, 1212b)에 가해진다. 예컨대, 접합 도구(1224)를 지니고 있는 초음파 트랜스듀서는 기계(1200)의 접합 헤드 어셈블리에 보유될 수 있다. 초음파 접합 동안에, 하측 도전성 구조체(1206a, 1206b)는 지지 구조체(1250)에 의한 하측 반도체 요소(1260)의 지지를 통해 상대적으로 움직이지 않게 유지될 수 있다(예컨대, 지지 구조체(1250)의 지지 표면은 접합 동안에 기판(1204)을 지지 구조체(1250)에 고정하기 위해 하나 이상의 진공 포트를 포함할 수 있음). 초음파 에너지(1214)(선택적인 접합력 및/또는 열과 함께)가 도전성 구조체의 부분적인 변형을 일으킬 수 있다. 예컨대, 도 12c에서 도전성 구조체(1206a, 1206b; 1212a, 1212b)는 변형된(또는 적어도 부분적으로 변형된) 상태로 도시되어 있다. 도 12c에서 초음파 접합부가 각 쌍의 도전성 구조체 사이에 형성되어 있다. 예컨대, 변형된 도전성 구조체(1212a'/1206a') 사이에 초음파 접합부(1228a)가 형성되고, 또한 변형된 도전성 구조체(1212b'/1206b') 사이에는 초음파 접합부(1228b)가 형성된다.12A, the
구체적으로 도 13을 참조하면, 단계 1300에서, 제1 반도체 요소(예컨대, 도 12a에 나타나 있는 요소(1260)와 같은, 기판 상에 있는 반도체 다이를 포함함)가 접합 기계의 지지 구조체 상에 지지된다. 제1 반도체 요소(예컨대, 반도체 구조체의 상측 표면)는 도전성 구조체(예컨대, 도 12a에 나타나 있는 바와 같은, 코팅(1206a1, 1206b1)을 포함하는 요소(1260)의 구조체(1206a, 1206b) 참조)의 접촉 표면에서 코팅을 포함하는 복수의 제1 도전성 구조체를 포함한다. 단계 1302에서, 제2 반도체 요소가 접합 기계의 접합 도구의 유지부에 의해 유지된다(예컨대, 도 12a에서 요소(1208) 참조). 제2 반도체 요소는 복수의 제2 도전성 구조체(예컨대, 제2 반도체 요소의 하측 표면에 있음)를 포함하고, 이 제2 도전성 구조체는 도전성 구조체(예컨대, 도 12a에 나타나 있는 바와 같은, 코팅(1212a1, 1212b1)을 포함하는 요소(1208)의 구조체(1212a, 1212b) 참조)의 접촉부에 있는 코팅을 포함한다. 단계 1304에서, 제1 도전성 구조체와 제2 도전성 구조체는 서로 정렬되고(예컨대, 도 12a 참조) 그런 다음에 서로 접촉하게 된다. 단계 1306에서, 초음파 에너지가 제2 반도체 요소에 가해지고(도 12b에서와 같이, 제2 반도체 요소를 지니고 있는 접합 도구를 통해), 그래서, 상기 쌍의 도전성 구조 사이에 초음파 접합부(예컨대, 도 12c에 있는 초음파 접합부(1228a, 1228b) 참조)의 형성과 관련하여, 제2 반도체 요소의 도전성 구조체가 제1 반도체 요소의 도전성 구조체의 각 코팅을 뚫게 된다(또한 그 반대도 가능한데, 즉 제1 반도체 요소의 도전성 구조체가 제2 반도체 요소의 도전성 구조체의 각 코팅을 뚫음).Referring specifically to Figure 13, at step 1300, a first semiconductor element (e.g., including a semiconductor die on a substrate, such as
각 쌍의 도전성 요소(도 8a에 있는 806a, 812a; 806b, 812b, 도 10a에 있는 1006a, 1012a; 1006b, 1012b, 및 도 12a에 있는 1206a, 1212a; 1206b, 1212b)는 실온에서 함께 접합될 수 있다(접합 공정 동안에 열 추가됨 없이). 선택적으로, 열은 예컨대 (1) 접합 공정 동안에 접합 도구(824/1024/1224)를 통해 상측 반도체 요소(806/1008/1012)에 가해져 각각의 상측 도전성 요소를 가열하며, 그리고/또는 (2) 접합 공정 동안에 지지 구조체(850/1050/1250)를 통해 하측 반도체 요소(860/1060/1260에 가해져 각각의 하측 도전성 구조체를 가열하게 된다. 이러한 선택적인 가열(예컨대, 접합 도구 및/또는 지지 구조체 등을 통한 가열)은 여기서 도시되고 설명되는 본 발명의 실시 형태 중 어떤 것에도 적용될 수 있다.Each pair of conductive elements (806a, 812a; 806b, 812b in Figure 8a, 1006a, 1012a, 1006b, 1012b in Figure 10a, 1206a, 1212a, 1206b, 1212b in Figure 12a) (Without additional heat during the bonding process). Alternatively, the heat is applied to the upper semiconductor elements 806/1008/1012 through the
또한, 접합 공정(예컨대, 도 8a-8c, 10a-10c 및 12a-12c와 관련하여 나타내고 설명한 공정) 동안에, 복수의 제1 도전성 구조체 및 제2 도전성 구조체는 미리 정해진 양의 접합력으로 함께 가압될 수 있다. 미리 정해진 양의 접합력은 단일 접합력 값일 수 있고, 또는 플립 칩 접합 작업 동안에 실제 접합력이 변하는 접합력 프로파일일 수 있다.Further, during the bonding process (for example, the processes shown and described with reference to Figs. 8A-8C, 10A-10C and 12A-12C), the plurality of first conductive structures and the second conductive structures can be pressed together with a predetermined amount of bonding force have. The predetermined amount of bonding force may be a single bonding force value, or it may be a bonding force profile in which the actual bonding force varies during the flip chip bonding operation.
전술한 특정 요소에 관계없이, 반도체 요소(860, 808(도 8a-8c), 1060, 1008(도 10a-10c) 및 1260, 1208(도 12a-12c))는 함께 접합되도록 구성된 다수의 반도체 요소 중의 어떤 것이라도 될 수 있다(예컨대, 프로세서에 접합되도록 구성된 메모리 장치). 예컨대, 하측 반도체 요소(860, 1060, 1260)는 플립 칩 접합 공정 동안에 상측 반도체 요소(예컨대, 다이)를 수용하도록 구성된 많은 다른 가능한 요소들 중에서도 반도체 다이, 웨이퍼, 패널, 기판일 수 있다.
도전성 구조체(즉, 도 8a-8c에 있는 812a, 812b, 806a, 806b; 도 10a-10c에 있는 1012a, 1012b, 1006a, 1006b; 및 도 12a-12c에 있는 1212a, 1212b, 1206a, 1206b)는 일반적인 구조체로서 도시되어 있다. 이들 구조체는, 특히, 도전성 필라, 스터드 범프(예컨대, 스터드 범핑 기계를 사용하여 형성됨), 전기 도금된 도전성 구조체, 스퍼터링된 도전성 구조체, 와이어부, 접합 패드, 접촉 패드와 같은 많은 다른 형태를 취할 수 있다. 여기서 제공되어 있는 다양한 다른 도면은 그러한 구조체의 특정한 예를 도시한다. 본 발명의 어떤 실시 형태에 따르면, 도전성 구조체는 구리로 형성될 수 있거나 구리 또는 산화 등을 받는 어떤 다른 재료를 포함할 수 있다.Conductive structures (i.e., 812a, 812b, 806a, 806b in Figures 8a-8c; 1012a, 1012b, 1006a, 1006b in Figures 10a-10c; and 1212a, 1212b, 1206a, 1206b in Figures 12a-12c) Structure. These structures can take many different forms, such as, in particular, conductive pillar, stud bump (formed using a stud bump machine), electroplated conductive structure, sputtered conductive structure, wire portion, have. The various other drawings provided herein illustrate specific examples of such structures. According to some embodiments of the present invention, the conductive structure may be formed of copper or may include any other material that is subjected to copper, oxidation, or the like.
본 발명은 특정 실시 형태를 참조하여 도시되고 설명되었지만, 본 발명은 나타나 있는 상세에 한정되는 것은 아니다. 오히려, 청구 범위의 등가 범위 내에서 또한 본 발명에서 벗어남이 없이 상세에 있어 다양한 수정이 이루어질 수 있다.While the present invention has been particularly shown and described with reference to specific embodiments thereof, the invention is not limited to the details shown. Rather, various modifications may be made in the details within the equivalents of the claims and without departing from the invention.
Claims (25)
(a) 제1 반도체 요소의 복수의 제1 도전성 구조체의 표면을 제2 반도체 요소의 복수의 제2 도전성 구조체의 각각의 표면에 정렬시키는 단계로서, 상기 제1 도전성 구조체와 제2 도전성 구조체 중 적어도 하나의 접합 표면은 깨지기 쉬운 코팅을 포함하는 단계; 및
(b) 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 단계를 포함하는 반도체 요소 초음파 접합 방법.1. A semiconductor element ultrasonic bonding method for ultrasonic bonding a semiconductor element,
(a) aligning surfaces of a plurality of first conductive structures of a first semiconductor element to respective surfaces of a plurality of second conductive structures of a second semiconductor element, wherein at least one of the first conductive structure and the second conductive structure One joint surface comprising a fragile coating; And
(b) ultrasonically bonding the first conductive structure to each second conductive structure.
상기 제1 반도체 요소는 반도체 다이인 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the first semiconductor element is a semiconductor die.
상기 제1 반도체 요소와 제2 반도체 요소 각각은 각각의 반도체 다이인 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein each of the first semiconductor element and the second semiconductor element is a respective semiconductor die.
상기 제1 반도체 요소는 반도체 다이를 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the first semiconductor element comprises a semiconductor die.
상기 제1 반도체 요소와 제2 반도체 요소 각각은 각각의 반도체 다이를 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein each of the first semiconductor element and the second semiconductor element comprises a respective semiconductor die.
상기 제1 도전성 구조체의 하측 표면이 각각의 제2 도전성 구조체의 상측 표면과 접촉하도록 상기 제1 반도체 요소를 제2 반도체 요소 쪽으로 이동시키는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising moving the first semiconductor element toward the second semiconductor element such that the lower surface of the first conductive structure contacts the upper surface of each second conductive structure.
단계(b)의 적어도 일부분 동안에 상기 제1 반도체 요소와 제2 반도체 요소 사이에 압력을 가하는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising applying a pressure between the first semiconductor element and the second semiconductor element during at least a portion of step (b).
단계(b) 동안에 상기 제1 도전성 구조체를 변형시키는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising deforming the first conductive structure during step (b).
단계(b)는 주변 온도에서 수행되는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein step (b) is performed at ambient temperature.
단계(b)의 적어도 일부분 동안에 상기 제1 반도체 요소와 제2 반도체 요소 중의 적어도 하나를 가열하는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising heating at least one of the first semiconductor element and the second semiconductor element during at least a portion of step (b).
상기 제1 반도체 요소를 유지하는 접합 도구를 사용하여, 단계(b)의 적어도 일부분 동안에 상기 제1 반도체 요소를 가열하는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising heating the first semiconductor element during at least a portion of step (b) using a bonding tool to hold the first semiconductor element.
단계(b) 동안에 상기 제2 반도체 요소를 지지하는 지지 구조체를 사용하여, 단계(b)의 적어도 일부분 동안에 상기 제2 반도체 요소를 가열하는 단계를 더 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Further comprising heating the second semiconductor element during at least a portion of step (b) using a support structure that supports the second semiconductor element during step (b).
상기 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 중의 적어도 하나는 구리로 형성되어 있는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein at least one of the plurality of first conductive structures and the plurality of second conductive structures is formed of copper.
상기 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 각각은 구리 도전성 구조체인 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein each of the plurality of first conductive structures and the plurality of second conductive structures is a copper conductive structure.
상기 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 중의 적어도 하나는 복수의 제1 도전성 구조체와 복수의 제2 도전성 구조체 중의 다른 것에 인접하는 계면부에서 구리를 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein at least one of the plurality of first conductive structures and the plurality of second conductive structures includes copper in a plurality of first conductive structures and an interface portion adjacent to the other of the plurality of second conductive structures.
단계(b)는, 단계(b) 동안에 상기 제1 반도체 요소를 유지하는 접합 도구를 사용하여 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 것을 포함하는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein step (b) comprises ultrasonically bonding said first conductive structure to each second conductive structure using a bonding tool holding said first semiconductor element during step (b).
상기 접합 도구는 단계(b) 동안에 초음파 에너지를 제공하기 위한 초음파 트랜스듀서와 결합되는 반도체 요소 초음파 접합 방법.18. The method of claim 16,
Wherein the bonding tool is coupled with an ultrasonic transducer for providing ultrasound energy during step (b).
상기 접합 도구는 단계(b) 동안에 진공을 사용하여 상기 제1 반도체 요소를 유지하는 반도체 요소 초음파 접합 방법.18. The method of claim 16,
Wherein the bonding tool holds the first semiconductor element using a vacuum during step (b).
상기 코팅은 세라믹 코팅인 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the coating is a ceramic coating.
상기 코팅은 규소의 질화물, 산화물 또는 탄화물 또는 이의 혼합물의 표면 층인 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the coating is a surface layer of a nitride, oxide or carbide of silicon or a mixture thereof.
상기 코팅은 10 옹스트롬(Angstroms) 내지 500 옹스트롬의 두께를 갖는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the coating has a thickness between 10 Angstroms and 500 Angstroms.
상기 코팅은 15 옹스트롬 내지 250 옹스트롬의 두께를 갖는 반도체 요소 초음파 접합 방법.The method according to claim 1,
Wherein the coating has a thickness of between about 15 Angstroms and about 250 Angstroms.
(a) 제1 반도체 요소의 복수의 제1 도전성 구조체의 표면을 제2 반도체 요소의 복수의 제2 도전성 구조체의 각각의 표면에 정렬시키는 단계로서, 상기 제1 반도체 요소는 접합 기계의 지지 구조체에 의해 지지되고, 상기 제2 반도체 요소는 상기 접합 기계의 접합 도구에 보유되며, 상기 제1 도전성 구조체의 접합 표면은 깨지기 쉬운 코팅을 포함하는 단계; 및
(b) 상기 접합 도구를 사용하여 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 단계를 포함하는 반도체 요소 초음파 접합 방법.1. A semiconductor element ultrasonic bonding method for ultrasonic bonding a semiconductor element,
(a) aligning a surface of a plurality of first conductive structures of a first semiconductor element to respective surfaces of a plurality of second conductive structures of a second semiconductor element, said first semiconductor element being mounted on a support structure Wherein the second semiconductor element is held in a bonding tool of the bonding machine, the bonding surface of the first conductive structure comprising a brittle coating; And
(b) ultrasonically bonding the first conductive structure to each second conductive structure using the bonding tool.
(a) 제1 반도체 요소의 복수의 제1 도전성 구조체의 표면을 제2 반도체 요소의 복수의 제2 도전성 구조체의 각각의 표면에 정렬시키는 단계로서, 상기 제1 반도체 요소는 접합 기계의 지지 구조체에 의해 지지되고, 상기 제2 반도체 요소는 상기 접합 기계의 접합 도구에 보유되며, 상기 제2 도전성 구조체의 접합 표면은 깨지기 쉬운 코팅을 포함하는 단계; 및
(b) 상기 접합 도구를 사용하여 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 단계를 포함하는 반도체 요소 초음파 접합 방법.1. A semiconductor element ultrasonic bonding method for ultrasonic bonding a semiconductor element,
(a) aligning a surface of a plurality of first conductive structures of a first semiconductor element to respective surfaces of a plurality of second conductive structures of a second semiconductor element, said first semiconductor element being mounted on a support structure Wherein the second semiconductor element is held in a bonding tool of the bonding machine and the bonding surface of the second conductive structure comprises a brittle coating; And
(b) ultrasonically bonding the first conductive structure to each second conductive structure using the bonding tool.
(a) 제1 반도체 요소의 복수의 제1 도전성 구조체의 표면을 제2 반도체 요소의 복수의 제2 도전성 구조체의 각각의 표면에 정렬시키는 단계로서, 상기 제1 반도체 요소는 접합 기계의 지지 구조체에 의해 지지되고, 상기 제2 반도체 요소는 상기 접합 기계의 접합 도구에 보유되며, 상기 제1 도전성 구조체와 상기 제2 도전성 구조체 각각의 접합 표면은 깨지기 쉬운 코팅을 포함하는 단계; 및
(b) 상기 접합 도구를 사용하여 상기 제1 도전성 구조체를 각각의 제2 도전성 구조체에 초음파로 접합하는 단계를 포함하는 반도체 요소 초음파 접합 방법.1. A semiconductor element ultrasonic bonding method for ultrasonic bonding a semiconductor element,
(a) aligning a surface of a plurality of first conductive structures of a first semiconductor element to respective surfaces of a plurality of second conductive structures of a second semiconductor element, said first semiconductor element being mounted on a support structure Wherein the second semiconductor element is held in a bonding tool of the bonding machine, the bonding surface of each of the first and second conductive structures comprising a brittle coating; And
(b) ultrasonically bonding the first conductive structure to each second conductive structure using the bonding tool.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/456,767 | 2017-03-13 | ||
US15/456,767 US9779965B2 (en) | 2013-10-08 | 2017-03-13 | Systems and methods for bonding semiconductor elements |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180104580A true KR20180104580A (en) | 2018-09-21 |
KR102475581B1 KR102475581B1 (en) | 2022-12-08 |
Family
ID=63573903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180029401A KR102475581B1 (en) | 2017-03-13 | 2018-03-13 | Systems and methods for bonding semiconductor elements |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102475581B1 (en) |
CN (1) | CN108573882B (en) |
TW (1) | TWI791013B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110676184B (en) * | 2019-08-27 | 2021-11-02 | 华东光电集成器件研究所 | Interconnection method for metal shell lead |
CN117219526B (en) * | 2023-11-09 | 2024-02-09 | 日月新半导体(昆山)有限公司 | Integrated circuit bonding process and integrated circuit structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050758A (en) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | Ultrasonic connecting method and connecting structure |
KR20040010396A (en) * | 2002-07-25 | 2004-01-31 | 엔이씨 일렉트로닉스 코포레이션 | Bonding method and bonding apparatus |
JP2005209833A (en) * | 2004-01-22 | 2005-08-04 | Sony Corp | Method for manufacturing semiconductor device |
JP2009267157A (en) * | 2008-04-25 | 2009-11-12 | Panasonic Corp | Printed circuit board, semiconductor device, method of manufacturing the semiconductor device, and acoustic conversion device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5660319A (en) * | 1995-01-17 | 1997-08-26 | Texas Instruments Incorporated | Ultrasonic bonding process |
CN1163954C (en) * | 1998-10-05 | 2004-08-25 | 库利克及索发投资有限公司 | Semiconductor copper bond pad surface protection |
CN100397602C (en) * | 1998-10-05 | 2008-06-25 | 库利克及索法工业公司 | Semiconductor copper bond pad surface protection |
JP3451373B2 (en) * | 1999-11-24 | 2003-09-29 | オムロン株式会社 | Manufacturing method of data carrier capable of reading electromagnetic wave |
JP2002158257A (en) * | 2000-11-16 | 2002-05-31 | Mitsubishi Electric Corp | Flip-chip bonding method |
SG177817A1 (en) * | 2010-07-19 | 2012-02-28 | Soitec Silicon On Insulator | Temporary semiconductor structure bonding methods and related bonded semiconductor structures |
US9136240B2 (en) * | 2013-10-08 | 2015-09-15 | Kulicke And Soffa Industries, Inc. | Systems and methods for bonding semiconductor elements |
TWI509089B (en) * | 2014-07-15 | 2015-11-21 | Tanaka Electronics Ind | Sectional Structure of Pure Copper Alloy Wire for Ultrasonic Jointing |
-
2018
- 2018-03-09 TW TW107108056A patent/TWI791013B/en active
- 2018-03-13 CN CN201810203587.4A patent/CN108573882B/en active Active
- 2018-03-13 KR KR1020180029401A patent/KR102475581B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050758A (en) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | Ultrasonic connecting method and connecting structure |
KR20040010396A (en) * | 2002-07-25 | 2004-01-31 | 엔이씨 일렉트로닉스 코포레이션 | Bonding method and bonding apparatus |
JP2005209833A (en) * | 2004-01-22 | 2005-08-04 | Sony Corp | Method for manufacturing semiconductor device |
JP2009267157A (en) * | 2008-04-25 | 2009-11-12 | Panasonic Corp | Printed circuit board, semiconductor device, method of manufacturing the semiconductor device, and acoustic conversion device |
Also Published As
Publication number | Publication date |
---|---|
KR102475581B1 (en) | 2022-12-08 |
CN108573882B (en) | 2023-10-20 |
TW201836097A (en) | 2018-10-01 |
TWI791013B (en) | 2023-02-01 |
CN108573882A (en) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10312216B2 (en) | Systems and methods for bonding semiconductor elements | |
TWI428967B (en) | Thermal mechanical flip chip die bonding | |
US7648856B2 (en) | Methods for attaching microfeature dies to external devices | |
JP2009110995A (en) | Three-dimensional packaging method and apparatus | |
US10297568B2 (en) | Systems and methods for bonding semiconductor elements | |
Orii et al. | Ultrafine-pitch C2 flip chip interconnections with solder-capped Cu pillar bumps | |
KR102475581B1 (en) | Systems and methods for bonding semiconductor elements | |
WO2000019514A1 (en) | Semiconductor package and flip-chip bonding method therefor | |
US10134607B2 (en) | Method for low temperature bonding of wafers | |
US9779965B2 (en) | Systems and methods for bonding semiconductor elements | |
KR102453172B1 (en) | System and methods for bonding semiconductor elements | |
Suppiah et al. | A short review on thermosonic flip chip bonding | |
JP4200090B2 (en) | Manufacturing method of semiconductor device | |
JP4378227B2 (en) | Flip chip mounting method | |
JP2005317568A (en) | Flip-chip type electronic component and manufacturing method thereof | |
JP2008016668A (en) | Semiconductor device manufacturing method | |
Altenbockum et al. | MD-P300 Flip-chip Bonding | |
Orii et al. | MPS-C2 and Post Encapsulation Grinding technology for ultra fine pitch and thin die flip chip applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |