KR20180085088A - 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법 - Google Patents

포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법 Download PDF

Info

Publication number
KR20180085088A
KR20180085088A KR1020170007112A KR20170007112A KR20180085088A KR 20180085088 A KR20180085088 A KR 20180085088A KR 1020170007112 A KR1020170007112 A KR 1020170007112A KR 20170007112 A KR20170007112 A KR 20170007112A KR 20180085088 A KR20180085088 A KR 20180085088A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
photoresist
substrate
thin film
peeling
Prior art date
Application number
KR1020170007112A
Other languages
English (en)
Inventor
정병화
정종현
김성철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170007112A priority Critical patent/KR20180085088A/ko
Priority to US15/692,437 priority patent/US10564549B2/en
Priority to CN201711442224.8A priority patent/CN108321078B/zh
Publication of KR20180085088A publication Critical patent/KR20180085088A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

피처리 기판 상의 박리 대상물을 박리하는 방법이 개시된다. 피처리 기판 상의 박리 대상물을 박리하는 방법은 제1 충진 밀도를 갖는 박리 대상물을 처리하여 상기 제1 충진 밀도보다 작은 제2 충진 밀도의 박리 대상물을 형성하는 단계, 및 상기 제2 충진 밀도의 대상물에 증기를 분사하여 상기 박리 대상물을 상기 기판으로부터 제거하는 단계를 포함한다.

Description

포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법{PHOTORESIST STRIPPING APPARATUS, METHODS OF STRIPPING PHOTORESIST AND FORMING THIN FILM PATTERN USING THE SAME}
본 발명은 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 패턴 형성 방법에 관한 것이다.
일반적으로 반도체 소자와 같은 전자 소자를 제조하기 위해서는 박막 패턴의 형성 과정이 요구된다. 통상적으로 박막은 포토리소그래피 공정으로 형성될 수 있다. 포토리소그래피는 피처리 기판 상에 박막과 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후, 상기 포토레지스트를 마스크로 하여 타겟이 되는 박막을 식각한 다음, 상기 포토레지스트를 박리하는 형태로 수행된다.
일반적으로 포토레지스트를 제거하기 위해서는 피처리 기판을 화학적 박리액에 함침시킨다. 이 경우, 다량의 화학적 박리액이 소비되어 환경 오염은 물론 비용이 증가된다.
본 발명의 목적은 전자 소자 제조시 박막 패턴을 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 박막 패턴 형성시 포토레지스트를 용이하게 박리하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 포토레지스트 박리 시 사용되는 포토레지스트 박리 장치를 제공하는 것이다.
본 발명의 일 실시예는 피처리 기판 상의 박리 대상물을 박리하는 방법을 포함하며, 피처리 기판 상의 박리 대상물을 박리하는 방법은 제1 충진 밀도를 갖는 박리 대상물을 처리하여 상기 제1 충진 밀도보다 작은 제2 충진 밀도의 박리 대상물을 형성하는 단계, 및 상기 제2 충진 밀도의 대상물에 증기를 분사하여 상기 박리 대상물을 상기 기판으로부터 제거하는 단계를 포함한다.
상기 박리 대상물은 포토레지스트 패턴일 수 있다.
본 발명의 일 실시예는 피처리 기판 상의 박리 대상물을 박리하는 방법을 이용하여 박막 패턴을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 박막 패턴은 기판 상에 박막을 형성하고, 상기 박막 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상하여 제1 충진 밀도의 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 마스크로 하여 상기 박막을 식각하고, 상기 제1 포토레지스트 패턴을 처리하여 상기 제1 충진 밀도보다 낮은 제2 충진 밀도를 갖는 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴에 증기를 분사하여 제2 포토레지스트 패턴을 제거함으로써 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 포토레지스트 패턴를 처리하는 단계는 상기 포토레지스트 패턴 내에 미세 공극을 형성하는 단계일 수 있다.
본 발명의 일 실시예에 따르면, 상기 포토레지스트 패턴을 제거하는 단계는 상기 공극 내에 수분 입자가 침투하는 단계, 상기 수분 입자에 의해 상기 포토레지스트 패턴이 팽윤하는 단계, 및 상기 포토레지스트 패턴이 상기 기판으로부터 들뜨거나 탈착되어 벗겨지는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 포토레지스트 패턴은 상압 플라즈마 처리되거나, 엑시머 UV에 노광 처리되거나, 오존수에 함침 처리될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 포토레지스트 패턴의 분자량은 상기 제1 포토레지스트 패턴의 분자량보다 작을 수 있다.
본 발명의 일 실시예에 따르면, 상기 식각 단계는 습식 또는 건식으로 수행될 수 있다.
본 발명은 포토레지스트 패턴이 형성된 기판으로부터 포토레지스트 패턴을 박리하는 장치를 포함한다. 상기 장치는 처리하고자 하는 기판을 이송하는 반송 유닛, 상기 포토레지스트 패턴을 저밀도화하는 저밀도화 유닛, 상기 저밀도화된 포토레지스트 패턴에 증기를 분사하는 증기 분사 유닛, 및 상기 기판을 세정하는 세정 유닛를 포함한다.
본 발명의 일 실시예에 따르면, 상기 저밀도화 유닛은 상압 플라즈마 장치이거나 엑시머 UV 노광 장치일 수 있으며, 상기 기판이 함침되는 오존수를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 증기 분사 유닛은 상기 기판이 처리되는 공정 챔버, 상기 기판에 증기를 분사하는 증기 발생기, 및 상기 증기에 의해 박리된 포토레지스트를 거르는 필터 유닛을 포함할 수 있다.
본 발명은 전자 소자 제조시의 박막 패턴을 용이하게 형성 방법을 제공한다. 본 발명은 또한 박막 패턴 형성시 포토레지스트를 용이하게 박리하는 방법을 제공한다. 본 발명은 또한 포토레지스트를 용이하게 박리 하는 박리 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 순차적으로 도시한 순서도이다.
도 2a 내지 2i는 도 1의 박막 패턴 형성 방법을 순차적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 구현하기 위한 장치로서, 기판 상의 포토레지스트를 박리하기 위한 박리 장치를 도시한 것이다.
도 4a은 본 발명의 일 실시예에 따른 표시 장치의 한 화소를 도시한 평면도이다.
도 4b는 도 4a의 I-I'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 각종 전자 소자를 제조하기 위한 박막 패턴 형성 방법에 관한 것으로서, 예를 들어, 반도체 소자, 표시 소자 등에 사용되는 각종 구성 요소의 패턴을 형성하는 방법에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 순차적으로 도시한 순서도이다.
도 2a 내지 2i는 도 1의 박막 패턴 형성 방법을 순차적으로 도시한 단면도이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 패턴은 기판 상에 박막을 형성(10)하고, 박막 상에 포토레지스트를 형성(S20)하고, 포토레지스트를 노광 및 현상하여 제1 포토레지스트 패턴을 형성(S30)하고, 제1 포토레지스트 패턴을 마스크로 하여 박막을 식각(S40)하고, 제1 포토레지스트 패턴을 처리하여 제2 포토레지스트 패턴을 형성(S50)한 다음, 증기로 제2 포토레지스트 패턴을 제거함으로써 형성(S60)된다.
도 1, 도 2a 및 도 2i를 참조하여, 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 설명하면 다음과 같다.
도 2a를 참조하면, 기판(SUB) 상에 박막(LR)과 포토레지스트(PR)가 순차적으로 형성된다.
기판(SUB)은 그 상면에 박막 패턴이 형성되어야 하는 것으로서, 그 종류가 특별히 한정되는 것은 아니다. 기판(SUB)은 절연성 물질 또는 전도성 물질로 제조될 수 있으며, 반도체 소자에 사용되는 웨이퍼, 금속 플레이트, 유리 기판(SUB), 고분자 수지 기판(SUB) 등을 들 수 있다.
박막(LR)은 형성하고자 하는 패턴의 종류에 따라 다양한 재료로 이루어질 수 있다. 예를 들어, 박막(LR)은 금속, 금속의 산화물, 유기 절연 재료, 무기 절연 재료, 유기 도전 재료, 무기 도전 재료, 중 적어도 하나를 포함할 수 있다.
박막은 기판(SUB) 상에 다양한 방법으로 형성될 수 있다. 예를 들어, 박막은 화학적 증착, 물리적 증착, 도포, 인쇄 등의 방법으로 기판(SUB) 상에 형성될 수 있다.
포토레지스트(PR)는 박막이 형성된 기판(SUB)의 전면 상에 형성된다. 포토레지스트(PR)는 감광성 재료를 포함하며, 노광 여부에 따라 화학적 및/또는 물리적 변화가 일어나는 재료로부터 선택될 수 있다.
도 2b를 참조하면, 마스크(MSK)를 통해 상기 포토레지스트(PR)에 광(L)이 조사된다.
마스크(MSK)는 조사된 광을 모두 차단시키는 조사된 광을 모두 차단시키는 제1 영역(R1)과 조사된 광을 투과시키는 제2 영역(R2)이 마련되어 있다. 여기서, 상기 기판(SUB)의 상면은 상기 제1 영역(R1) 및 제2 영역(R2)의 하부에 위치하여 상기 각 영역에 대응되는 영역으로 나누어지며, 이하, 상기 기판(SUB)의 각 대응 구역도 제1 영역(R1) 및 제2 영역(R2)으로 칭한다.
노광된 포토레지스트(PR)를 현상하면, 도 2c에 도시된 바와 같이, 상기 광이 차단된 제1 영역(R1)에는 소정 두께의 제1 포토레지스트 패턴(PRP)이 형성된다. 광이 투과된 제2 영역(R2)에는 상기 포토레지스트(PR)가 제거되어 상기 기판(SUB)의 상면이 노출된다.
여기서, 본 발명의 실시예에서는 노광된 부분의 포토레지스트가 제거되는 포지티브 형의 포토레지스트가 사용되었으나, 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에서는 노광되지 않은 부분의 포토레지스트가 제거되는 네거티브 형의 포토레지스트가 사용될 수도 있다.
도 2d를 참조하면, 상기 제1 포토레지스트 패턴(PRP)을 마스크로 하여, 그 하부에 형성된 박막(LR)이 선택적으로 제거된다. 그 결과, 박막 패턴(TP)이 형성된다. 상기 박막(LR)은 습식 식각이나 건식 식각을 이용하여 선택적으로 제거될 수 있다.
도 2e를 참조하면, 제1 포토레지스트 패턴(PRP)의 충진 밀도(packing density)를 낮추는 처리가 수행되며, 그 결과 제1 포토레지스트 패턴(PRP)의 원래 충진 밀도보다 낮은 충진 밀도를 갖는 제2 포토레지스트 패턴(PRP')이 형성된다. 즉, 제1 포토레지스트 패턴(PRP)이 제1 충진 밀도를 갖는다고 하면, 상기 처리 후, 제2 포토레지스트 패턴(PRP')은 제1 충진 밀도보다 낮은 저충진 밀도(low packing density), 즉, 제2 충진 밀도를 갖는다.
상기한 처리는 이후 증기를 이용한 포토레지스트의 박리를 용이하게 수행하기 위한 전단계에 해당한다. 포토레지스트는 유기 고분자 네트워크를 갖는 바, 본발명의 실시예에 따른 상기 처리를 통해 주사슬(main chain) 및/또는 부사슬(side chain)을 자르거나, 부사슬을 제거하거나, 화학적 기능기를 변화(예를 들어, 탄소화(carbonization)시키는 등을 통해 포토레지스트 패턴 내에 미세 공극이 형성될 수 있으며, 결과적으로, 충진 밀도를 낮출 수 있다.
본 발명의 일 실시예에 있어서, 상기 처리를 통해 제1 포토레지스트 패턴(PRP)을 이루는 고분자가 상대적으로 작은 저분자로 분해될 수 있는 바, 그 결과 제2 포토레지스트 패턴(PRP')의 분자량은 제1 포토레지스트 패턴(PRP)의 분자량보다 작은 값을 가질 수 있다. 여기서, 제1 포토레지스트(PRP)와 제2 포토레지스트 패턴(PRP')의 분자량은 특별히 한정되는 것은 아니며, 서로 상대적인 값으로 이해될 수 있다. 특히, 제2 포토레지스트 패턴(PRP')의 분자량은 제1 포토레지스트 패턴(PRP)의 분자량보다 작되, 후술할 증기 분사 공정에서 충분히 제거될 수 있는 정도의 값을 가질 수 있다. 예를 들어, 제1 포토레지스트 패턴(PRP)의 분자량은 약 10,000 내지 약 20,000일 수 있으며, 제2 포토레지스트 패턴(PRP')의 분자량은 제1 포토레지스트 패턴(PRP)의 분자량보다 작은 값으로서, 약 1,000 내지 약 10,000 정도일 수 있다.
본 발명의 일 실시예에 있어서, 제1 포토레지스트 패턴(PRP)보다 저충진 밀도를 갖는 제2 포토레지스트 패턴(PRP')을 형성하기 위해, 제1 포토레지스트 패턴(PRP)에는 플라즈마 처리가 수행될 수 있다. 상기 플라즈마 처리는 제1 포토레지스트 패턴(PRP)의 종류나 공정 조건에 따라 다양한 조건에서 수행될 수 있다. 본 발명의 일 실시예에서는 제1 포토레지스트 패턴(PRP)에 상압 플라즈마 처리가 수행될 수 있다.
상기 제1 포토레지스트 패턴(PRP)에 상압 플라즈마 처리가 수행될 때, 사용되는 기체로 질소(N2)와 CDA가 사용될 수 있다. 본 발명의 일 실시예에 있어서, 질소의 유량은 약 15 LPM(litre per minute) 내지 약 30 LPM일 수 있으며, CDA(compressed dry air)의 유량은 질소 유량의 약 0.1% 내지 약 0.3%일 수 있다. 여기서, 상압 플라즈마 처리시 플라즈마 장치의 전압 가용 범위는 약 7kV 내지 약 14kV일 수 있다. 그러나, 상기 상압 플라즈마의 처리 요건은 이에 한정되는 것은 아니며, 제1 포토레지스트 패턴(PRP)의 충진 밀도를 낮출 수 있는 범위에 포함되는한도 내에서 필요에 따라 달리 설정될 수 있다.
상기 제1 포토레지스트 패턴(PRP)에 플라즈마 처리 시, 고분자의 가교 결합이 절단되면서 저분자화된다. 예를 들어, 평균 분자량 약 14,000인 포토레지스트 패턴에 상기 조건으로 상압 플라즈마 처리시, 처리 후 포토레지스트 패턴의 평균 분자량이 약 5,000으로 감소하였다.
본 발명의 다른 실시예에 있어서, 제1 포토레지스트 패턴(PRP)보다 저충진 밀도를 갖는 제2 포토레지스트 패턴(PRP')을 형성하기 위해, 제1 포토레지스트 패턴(PRP)이 노광 처리될 수 있다. 예를 들어, 제1 포토레지스트 패턴(PRP)은 엑시머 UV로 노광 처리될 수 있다.
상기 제1 포토레지스트 패턴(PRP)에 엑시머 UV 처리가 수행될 때, UV의 파장은 약 172nm일 수 있으며, UV 램프의 조도 범위는 약 100mW/㎠ 내지 200mW/㎠ 이고, 노광 시간은 약 5s 내지 약 50s일 수 있다. 그러나, 상기 엑시머 UV의 처리 요건은 이에 한정되는 것은 아니며, 제1 포토레지스트 패턴(PRP)의 충진 밀도를 낮출수 있는 범위에 포함되는 한도 내에서 필요에 따라 달리 설정될 수 있다.
상기 제1 포토레지스트 패턴(PRP)에 엑시머 UV 처리 시, 제1 포토레지스트 패턴(PRP) 내의 기능기에서 결합의 절단 등이 반응이 일어나며, 그 결과, 고분자가 저분자화될 수 있다.
본 발명의 또 다른 실시예에 있어서, 제1 포토레지스트 패턴(PRP)보다 저충진 밀도를 갖는 제2 포토레지스트 패턴(PRP')을 형성하기 위해, 제1 포토레지스트 패턴(PRP)이 오존 수에 함침될 수 있다.
상기 제1 포토레지스트 패턴(PRP)이 오존수에 함침될 때, 오존수의 유량(flow rate)은 약 5LPM 내지 약 35LPM일 수 있으며, 오존수 내 오존의 농도는 약 4 ppm 내지 약 82 ppm일 수 있다.
오존수 내의 오존은 반응성이 높기 때문에 제1 포토레지스트 패턴(PRP) 내 가교성 기능기와 반응하여 산화 반응을 일으킬 수 있다. 상기 반응을 통해 상기 제1 포토레지스트 패턴(PRP) 내 가교를 절단한 후 친수성 기능기로 전환시킬 수 있다. 예를 들어, 제1 포토레지스트 패턴(PRP) 내에 가교성 에폭시 기능기가 있는 경우, 오존수 처리 후 에폭시 기능기는 카르복실 기능기로 전환될 수 있다. 에폭시 기능기의 가교된 부분이 절단되면서 제1 포토레지스트 패턴(PRP)이 저분자화되어 제2 포토레지스트 패턴(PRP')이 된다. 이에 더해, 카르복실 기능기는 친수성 기에 해당하며, 이후 제2 포토레지스트 패턴(PRP') 내로 수증기의 침투를 용이하게 한다.
본 발명의 일 실시예에 있어서, 상압 플라즈마 처리, 엑시머 UV 처리, 및 오존수 처리는 개별적으로 수행될 수 있으나, 이에 한정되는 것은 아니며, 2종 이상이 조합되어 복합적으로 수행될 수 있다.
다음으로, 제2 포토레지스트 패턴(PRP')이 기판(SUB) 및 박막 패턴(TP)으로부터 박리된다. 이하에서는, 제2 포토레지스트 패턴(PRP')이 박리되는 단계가 순차적으로 설명된다.
도 2f를 참조하면, 제2 포토레지스트 패턴(PRP')에 증기(steam)가 분사되며, 분사된 증기는 제2 포토레지스트 패턴(PRP') 내로 침투된다. 상기 증기는 고온의 수증기와 탈이온수, 즉 물의 기체와 액체가 동시에 혼합되어 분사된 것으로서, 노즐을 통해 증기 젯(steam jet)의 형태로 기판(SUB) 상에 분사된다. 상기 증기는 약 수 나노미터 내지 약 수십 마이크로미터의 직경을 갖는 수분 입자를 포함하며, 상기 수분 입자는 제2 포토레지스트 패턴(PRP')의 표면 중 물리적으로 취약한 부분을 통해 제2 포토레지스트 패턴(PRP')의 내부로 침투한다. 시간이 경과됨에 따라 상기 수분 입자가 내부로 침투하는 거리는 길어지며, 결국 제2 포토레지스트 패턴(PRP')의 전 영역, 예를 들어, 기판(SUB)과 제2 포토레지스트 패턴(PRP')과의 경계면까지 수분 입자가 도달한다.
도 2g를 참조하면, 제2 포토레지스트 패턴(PRP') 내에 수분 입자가 확산하며, 이에 따라, 제2 포토레지스트 패턴(PRP')이 팽윤되어 그 내부에 다수의 미세 공동이 형성된다.
상기 수분 입자는 고온/고압으로 분사되며, 이에 따라 상기 수분 입자는 큰 운동 에너지(kinetic energy)를 가지고 있다. 운동 에너지는 제2 포토레지스트 패턴(PRP') 내 분자에 전달되어 제2 포토레지스트 패턴(PRP') 내 가교 결합을 절단할수 있다. 또한, 기판(SUB)과 제2 포토레지스트 패턴(PRP')과의 접착력이 약한 부분을 분리함으로써 제2 포토레지스트가 기판(SUB)으로부터 들뜨게 할 수 있다. 특히,제2 포토레지스트 패턴(PRP') 내에서 열 교환 및 상 변화가 일어날 수 있으며, 상기 수분 입자에 의한 기포의 발생에 기인한 충격파도 발생할 수 있다. 이에 따라, 상기 제2 포토레지스트 패턴(PRP') 내에 다수의 미세 공동이 형성될 수 있다.
도 2h를 참조하면, 지속적인 팽윤과 들뜸에 의해 미세 공동의 크기는 커질 수 있으며, 결국 제2 포토레지스트 패턴(PRP')과 기판(SUB) 사이의 접착력이 부족한 부분부터 들뜸과 탈착이 순차적으로 진행되어 최종적으로 제2 포토레지스트 패턴(PRP')이 벗겨진다.
이에 따라, 최종적으로 도 2i에 도시된 바와 같이 제1 영역(R1)에 박막 패턴(TP)이 형성된다.
여기서, 상기 제2 포토레지스트 패턴(PRP')의 박리 중 및/또는 박리 이후 상기 기판(SUB) 상에 증기 분사시, 기판(SUB) 상에 남아 있는 박막 패턴(TP) 식각 잔류물, 제2 포토레지스트 패턴(PRP')의 잔류물, 기타 고착성 유기물 등이 추가적으로 제거될 수 있다.
상술한 바와 같이, 제1 포토레지스트 패턴(PRP)은 저충진 밀도를 갖는 제2 포토레지스트 패턴(PRP')으로 변화되기 때문에 증기에 의해 용이하게 박리된다.
일반적으로 포토레지스트는 각종 전자 소자의 박막 패턴의 제조시 사용되는 물질로서, 높은 분자량을 갖는 고분자 유기물이다. 일반적인 포토레지스트은 고충진 밀도를 가지기 때문에 수분 입자의 침투가 어렵다. 포토레지스트의 내부는 강한 가교 결합을 갖는 고분자량의 고분자 네트워크가 형성되어 있다. 이에 따라, 포토레지스트 패턴을 용해하는 특정 화학 박리액이나 특정 화학 기체를 사용하지 않는다면 박리가 어려운 문제가 있다. 일반적으로, 고충진 밀도를 갖는 포토레지스트는습식 식각 시 강산이나 특정 화학 용매, 예를 들어, N-메틸피롤리돈, 글리콜에테르, 아민, 디메틸설폭사이드와 같은 용매가 필요하다. 또한, 건식 식각 시에도 불소, 황산, 과산화수소 등과 같은 기체 혼합물 등의 반응성이 높은 강한 화학 기체가 필요하다.
상기 특정 화학 용매나 특정 화학 기체를 사용하는 기존 박리 방법의 경우 원 재료 공급 및 처리를 위한 별도의 공정 장치가 필요할 뿐만 아니라, 사용 후 재처리가 어려우며, 환경 오염을 야기하는 문제가 발생한다. 또한, 기존 박리 방법의경우 식각 잔류물, 포토레지스트 잔류물, 고착성 유기물 등에 의한 전자 소자의 불량이 발생할 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 저충진 밀도를 갖는 포토레지스트로 변환한 다음 박리를 수행하기 때문에 포토레지스트 내로 미세 수분 입자의 침투가 용이해진다. 이어서, 미세 수분 입자의 팽윤 및 탈착에 의해 특정 화학 박리액 없이도 박리가 진행된다. 이에 따라, 상기 특정 화학 용매나 특정 화학 기체의 사용으로부터 파생되는 문제점, 예를 들어, 비용 증가, 재처리 난이, 환경 오염 등이 방지된다. 이에 더해, 식각 잔류물, 포토레지스트 잔류물, 고착성 유기물 등이 제거됨으로써 전자 소자의 불량이 방지될 뿐만 아니라 공정시 소요되는 비용이 감소된다.
상술한 실시예에 있어서, 포토리소그래피를 이용하여 박막 패턴을 형성하는 방법 및, 박막 패턴 형성시 포토레지스트를 박리하는 방법에 대해 설명하였으나, 본 발명의 개념은 이에 한정되는 것은 아니다.
특히 포토레지스트를 기판으로부터 박리하는 방법에 있어서, 고충진 밀도를 갖는 포토레지스트를 저충진 밀도를 갖는 포토레지스트로 변화시킨 후 증기를 이용하여 박리하는 방법은 다양한 유기 고분자 재료에 대해 적용될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 방법은 박리 대상물이 형성된 피처리 기판에 적용될 수 있다. 여기서, 피처리 기판이란, 그 상면에 박리하고자 하는 대상물을 갖는 기판을 의미한다. 박리하고자 하는 박리 대상의 하부에는 일반적인 기판이 제공될 수도 있고, 다른 구성 요소가 형성된 특정 기판이 제공될 수도 있다. 이 경우, 박리 대상물의 충진 밀도를 낮추는 공정을 통해 수분 입자의 침투 가능성을 높인 후, 피처리 기판에 증기를 적용함으로써 박리 대상물을 기판으로부터 박리시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 구현하기 위한 장치를 도시한 것으로서, 특히 기판 상의 포토레지스트를 박리하기 위한 박리 장치를 도시한 것이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 박리 장치는 반송 유닛(TRU)(TRU), 저밀도화 유닛(LPU), 증기 분사 유닛(SJU), 및 세정 유닛(CLU)을 포함할 수 있다.
반송 유닛(TRU)은 피처리 기판을 공정이 진행되는 각 유닛의 챔버 내로 반입하거나 반출한다.
저밀도화 유닛(LPU), 증기 분사 유닛(SJU), 및 세정 유닛(CLU)은 각각이 해당 공정이 진행되는 공정 챔버를 가질 수 있으며, 순차적으로 배치될 수 있다.
저밀도화 유닛(LPU)은 고충진 밀도를 갖는 포토레지스트를 저충진 밀도를 갖는 포토레지스트로 변환하기 위한 유닛이다.
본 발명의 일 실시예에 있어서, 상기 포토레지스트가 저충진 밀도를 갖도록 처리하기 위한 저밀도화 유닛(LPU)은 상압 플라즈마 장치일 수 있다.
본 발명의 다른 실시예에 있어서, 상기 포토레지스트가 저충진 밀도를 갖도록 처리하기 위한 저밀도화 유닛(LPU)은 엑시머 UV 노광 장치일 수 있다.
본 발명의 다른 실시예에 있어서, 상기 포토레지스트가 저충진 밀도를 갖도록 처리하기 위한 저밀도화 유닛(LPU)은 기판과 기판 상에 형성된 포토레지스트가 함침될 수 있는 오존수를 포함할 수 있다.
상기 증기 분사 유닛(SJU)은 저밀도화된 포토레지스트 패턴에 증기를 분사한다. 상기 분사된 증기에 의해 피처리 기판으로부터 포토레지스트 패턴이 박리된다.
본 발명의 일 실시예에 있어서, 상기 증기 분사 유닛(SJU)는 상기 피처리 기판이 처리되는 공정 챔버 및 상기 기판에 증기를 분사하는 증기 발생기를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 증기 분사 유닛(SJU)은 상기 증기에 의해 박리된 포토레지스트를 거르는 필터 유닛(FTU)을 포함할 수 있다.
세정 유닛(CLU)은 상기 기판을 세정한다. 상기 세정 유닛(CLU)은 상기 기판 상의 포토레지스트 패턴의 잔류물뿐 아니라, 공정 중에 발생하는 이물, 장비로부터의 오염, 공정 진행 중의 반응물 또는 생성물에 의한 오염 등 다양한 오염원에 의해 생성된 이물질 또는 불순물들을 제거한다.
본 발명의 일 실시예에 있어서, 세정 유닛(CLU)은 물이나 기타 세정액으로 피처리 기판을 세정하기 위한 린스 유닛과 에어 나이프 유닛을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 증기 분사 유닛(SJU)과 상기 세정 유닛(CLU)은 각각이 별도의 공정 챔버내에 제공될 수도 있으나, 하나의 공정 챔버 내에 제공될 수 있다. 이에 따라, 증기 분사 유닛(SJU)을 이용하여 피처리 기판으로의 증기 분사가 종료된 후 세정 유닛(CLU)으로 피처리 기판을 세정함으로써 포토레지스트 패턴의 박리 및 잔류물/이물 등을 간단하게 처리할 수 있다.
상기 박리 장치를 이용하여 피처리 기판으로부터 포토레지스트 박리하는 방법은 다음과 같다.
먼저 반입구(EX1)를 통해 저밀도화 유닛(LPU)으로 피처리 기판이 이동된 후, 저밀도화 공정이 수행된다. 다음으로, 저밀도화 공정이 수행된 피처리 기판은 이후 증기 분사 유닛(SJU)으로 이송되며, 증기에 의해 포토레지스트 패턴이 박리된다. 포토레지스트 패턴이 박리된 피처리 기판은 이후 세정 유닛(CLU)으로 이송되어 세척되며, 반출구(EX2)를 통해 반출된다. 상기 반송 유닛(TRU)은 피처리 기판을 반입구(EX1), 저밀도화 유닛(LPU), 증기 분사 유닛(SJU), 세정 유닛(CLU), 및 반출구(EX2)로 순차적으로 이송시킬 수 있다.
본 발명의 일 실시예에 따른 박리 장치를 이용하는 경우 포토레지스트 패턴을 박리하기 위한 별도의 화학 박리액이 필요하지 않으면 서도 일반적인 세정 공정 대비 세정력이 증가됨과 동시에 비용이 절감된다.
본 발명의 일 실시예에 따르면, 표시 장치는 상술한 박막 패턴 방법을 이용하여 제조될 수 있다. 이하에서는 먼저 본 발명의 일 실시예에 따른 표시 장치를 설명하고, 상기 표시 장치를 제조하는 방법을 적층 순서와 함께 설명한다.
도 4a은 본 발명의 일 실시예에 따른 표시 장치의 한 화소를 도시한 평면도이다. 도 4b는 도 4a의 I-I'선에 따른 단면도이다.
도 4a 및 도 4b를 참조하면, 표시 장치는 기판(SUB), 기판 상에 제공된 화소들, 및 화소들 상에 제공된 봉지막(CPL)을 포함한다.
상기 각 화소는 영상을 표시한다. 화소는 기판 상에 복수 개로 제공되어 매트릭스 형태로 배열될 수 있다. 여기서, 상기 각 화소는 직사각형 모양을 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니며, 다양한 형상으로 변형될 수 있다. 또한, 상기 화소들은 서로 다른 면적을 가지도록 제공될 수 있다. 예를 들어, 상기 화소들은 색깔이 다른 화소들의 경우 각 색깔별로 다른 면적이나 다른 형상으로 제공될 수 있다.
각 화소는 배선부, 배선부에 연결된 박막 트랜지스터, 박막 트랜지스터에 연결된 발광 소자(OLED), 및 커패시터(Cst)를 포함한다.
상기 배선부는 각 화소에 신호를 제공하며 스캔 라인(SL), 데이터 라인(DL), 및 구동 전압 라인(VL)을 포함한다.
상기 스캔 라인(SL)은 일 방향으로 연장된다. 상기 데이터 라인(DL)은 상기 스캔 라인(SL)과 교차하는 타 방향으로 연장된다. 상기 구동 전압 라인(VL)은 상기 스캔 라인(SL)과 상기 데이터 라인(DL) 중 하나, 예를 들어, 상기 데이터 라인(DL)과 실질적으로 동일한 방향으로 연장될 수 있다. 상기 스캔 라인(SL)은 상기 박막 트랜지스터에 주사 신호를 전달하고, 상기 데이터 라인(DL)은 상기 박막 트랜지스터에 데이터 신호를 전달하며, 상기 구동 전압 라인(VL)은 상기 박막 트랜지스터에 구동 전압을 제공한다.
상기 스캔 라인(SL), 상기 데이터 라인(DL), 및 상기 구동 전압 라인(VL)은 복수 개로 제공된다.
상기 화소는 상기 배선부에 연결된 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 유기 발광 소자(OLED), 및 커패시터(Cst)를 포함한다.
상기 박막 트랜지스터는 상기 유기 발광 소자(OLED)를 제어하기 위한 구동 박막 트랜지스터(T2)와, 상기 구동 박막 트랜지스터(T2)를 스위칭하는 스위칭 박막 트랜지스터(T1)를 포함할 수 있다. 본 발명이 일 실시예에서는 한 화소가 두 개의 박막 트랜지스터(T1, T2) 및 하나의 커패시터(Cst)를 포함하는 것을 설명하나, 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 하나의 화소에 하나의 박막 트랜지스터 또는 하나의 화소에 셋 이상, 예를 들어 6개의 박막 트랜지스터들을 구비할 수 있으며, 커패시터의 개수 또한 변경될 수 있다.
상기 스위칭 박막 트랜지스터(T1)는 제1 게이트 전극(GE1)과 제1 소스 전극(SE1), 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 상기 스캔 라인(SL)에 연결되며, 상기 제1 소스 전극(SE1)은 상기 데이터 라인(DL)에 연결된다. 상기 제1 드레인 전극(DE1)은 상기 구동 박막 트랜지스터(T2)의 게이트 전극(즉, 제2 게이트 전극(GE2))에 연결된다. 상기 스위칭 박막 트랜지스터(T1)는 상기 스캔 라인(SL)에 인가되는 주사 신호에 따라 상기 데이터 라인(DL)에 인가되는 데이터 신호를 상기 구동 박막 트랜지스터(T2)에 전달한다.
상기 구동 박막 트랜지스터(T2)는 제2 게이트 전극(GE2)과, 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 제2 게이트 전극(GE2)은 상기 스위칭 박막 트랜지스터(T1)에 연결되고 상기 제2 소스 전극(SE2)은 상기 구동 전압 라인(VL)에 연결되며, 상기 제2 드레인 전극(DE2)은 상기 유기 발광 소자(OLED)에 연결된다.
상기 유기 발광 소자(OLED)는 유기 발광층(OL)과, 상기 유기 발광층(OL)을 사이에 두고 서로 대향하는 제1 전극(EL1) 및 제2 전극(EL2)을 포함한다.
상기 유기 발광층 (OL)은 적어도 발광층(emitting layer)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 유기 발광층(OL)은 정공을 주입하는 정공 주입층(hole injection layer), 정공의 수송성이 우수하고 상기 발광층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 발광층, 전자를 상기 발광층으로 원활히 수송하기 위한 전자 수송층(electron transport layer), 및 전자를 주입하는 전자 주입층(electron injection layer) 중 적어도 한 층을 더 구비할 수 있다.
아울러, 유기 발광층(OL)에는 전자 차단층 및 정공 차단층이 더 포함될 수 있다. 이때, 정공 차단층은 발광층과 전자 수송층 사이에 제공될 수 있고, 전자 차단층은 발광층과 정공 수송층 사이에 제공될 수 있다. 따라서, 경우에 따라, 유기 발광층(OL)은 정공 주입층/정공 수송층/전자 차단층/발광층/정공 차단층/전자 수송층/전자 주입층이 순차적으로 적층된 형태일 수 있다.
그러나, 상기 정공 주입층, 정공 수송층, 정공 차단층, 전자 수송층, 전자 주입층, 및 전자 차단층은 통상적인 구분 방식에 따른 것이고, 각 층이 그 이름에 따른 기능만을 갖는 것은 아니다. 예를 들면, 정공 수송층은 정공을 수송하는 역할 외에도, 선택된 화합물의 종류에 따라 발광층으로부터 생성된 전자가 확산되는 것을 방지하는 전자 차단층의 기능도 수행할 수 있다. 마찬가지로, 전자 수송층은 전자를 수송하는 기능 외에도, 선택된 화합물의 종류에 따라 발광층으로부터 생성된 정공이 확산되는 것을 방지하는 정공 차단층의 기능도 수행할 수 있다.
한편, 상기 발광층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 유기 발광층(OL)의 상기 발광층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수 있다.
상기 제1 전극(EL1)은 상기 구동 박막 트랜지스터(T2)의 제2 드레인 전극(DE2)과 연결된다. 상기 제2 전극(EL2)에는 공통 전압이 인가될 수 있다.
상기 유기 발광층(OL)은 상기 구동 박막 트랜지스터(T2)의 출력 신호에 따라 발광하여, 광을 출사하거나 출하하지 않음으로써 영상을 표시한다. 여기서, 상기 유기 발광층(OL)으로부터 출사되는 광은 상기 발광층의 재료에 따라 달라질 수 있으며, 컬러광 또는 백색광일 수 있다.
상기 커패시터(Cst)는 구동 박막 트랜지스터(T2)의 상기 제2 게이트 전극(GE2)과 상기 제2 소스 전극(SE2) 사이에 연결되며, 상기 구동 박막 트랜지스터(T2)의 상기 제2 게이트 전극(GE2)에 입력되는 데이터 신호를 충전하고 유지한다.
한편, 본 실시예에서는 제2 박막 트랜지스터(T2) 및 제1 박막 트랜지스터(T1) 모두가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 제2 박막 트랜지스터(T2) 및 제1 박막 트랜지스터(T1) 중 적어도 하나는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 적층 순서에 따라 설명한다.
본 발명의 일 실시예에 따른 표시 장치는 박막 트랜지스터와 유기 발광 소자(OLED)가 적층되는 기판(SUB)을 포함한다.
상기 기판(SUB)은 절연 물질로 이루어진다. 상기 기판(SUB)은 경성(rigid) 기판일 수 있다. 예를 들면, 상기 기판(SUB)은 유리 베이스 기판, 석영 베이스 기판, 유리 세라믹 베이스 기판 및 결정질 유리 베이스 기판 중 하나일 수 있다.
상기 기판(SUB)은 가요성(flexible) 기판일 수도 있다. 여기서, 상기 기판(SUB)은 고분자 유기물을 포함하는 필름 베이스 기판 및 플라스틱 베이스 기판 중 하나일 수 있다. 예를 들면, 상기 기판(SUB)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, Polycarbonate), 트리아세테이트 셀룰로오스(TAC, Triacetate Cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 기판(SUB)은 유리 섬유 강화플라스틱(FRP, Fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB) 상에는 버퍼층(BUL)이 형성된다. 상기 버퍼층(BUL)은 스위칭 및 구동 박막 트랜지스터들(TR1, TR2)에 불순물이 확산되는 것을 막는다. 상기 버퍼층(BUL)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 재료로 증착법으로 형성될 수 있다. 상기 버퍼층(BUL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 버퍼층(BUL) 상에는 제1 포토리소그래피 공정을 이용하여 제1 반도체 패턴(SA1)과 제2 반도체 패턴(SA2)이 형성된다.
제1 반도체 패턴(SA1)과 제2 반도체 패턴(SA2)은 반도체막과 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 반도체막을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 패터닝된 반도체막으로부터 박리함으로써 형성할 수 있다.
상기 제1 반도체 패턴(SA1)과 제2 반도체 패턴(SA2)은 각각 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이에 제공된 채널 영역을 포함한다. 상기 제1 반도체 패턴(SA1)과 상기 제2 반도체 패턴(SA2)은 도핑되거나 도핑되지 않은 실리콘, 예를 들어, 폴리 실리콘, 아몰퍼스 실리콘으로 이루어질 수 있으며, 산화물 반도체 등으로 이루어질 수도 있다.
상기 제1 반도체 패턴(SA1) 및 제2 반도체 패턴(SA2) 상에는 게이트 절연막(GI)이 제공된다. 상기 게이트 절연막(GI)는 유/무기 절연 재료로 이루어질 수 있다. 예를 들어, 게이트 절연막(GI)는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. 상기 게이트 절연막(GI)는 상기 재료를 이용하여 증착법으로 형성될 수 있다.
상기 게이트 절연막(GI) 상에는 제2 포토리소그래피 공정을 이용하여 스캔 라인(SL), 스캔 라인(SL)과 연결된 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)이 형성된다.
스캔 라인(SL), 제1 게이트 전극(GE1), 및 제2 게이트 전극(GE2)은 도전막과 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 도전막을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 패터닝된 도전막으로부터 박리함으로써 형성할 수 있다.
상기 도전막은 도전성 재료를 포함할 수 있다. 예를 들어, 도전성 재료로는 금속, 이들의 합금, 도전성 고분자, 도전성 금속 산화물 등이 사용될 수 있다. 본 발명의 일 실시예에 있어서, 금속으로는 구리, 은, 금, 백금, 팔라듐, 니켈, 주석, 알루미늄, 코발트, 로듐, 이리듐, 철, 루테늄, 오스뮴, 망간, 몰리브덴, 텅스텐, 니오브, 탄탈, 타이타늄, 비스머스, 안티몬, 납 등을 들 수 있다. 도전성 금속 산화물로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide) 등을 들 수 있다. 본 발명의 일 실시예에 있어서, 도전막은 단일막 또는 다중막으로 이루어질 수 있다. 도전성 고분자로는 폴리티오펜계, 폴리피롤계, 폴리아닐린계, 폴리아세틸렌계, 폴리페닐렌계 화합물 및 이들의 혼합물 등을 들 수 있으며, 특히 폴리티오펜계 중에서도 PEDOT/PSS 화합물을 사용할 수 있다.
상기 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)은 각각 상기 제1 반도체 패턴(SA1)과 제2 반도체 패턴(SA2)의 채널 영역에 대응되는 영역을 커버하도록 형성된다.
상기 제1 및 제2 게이트 전극들(GE1, GE2) 상에는 상기 제1 및 제2 게이트 전극들(GE1, GE2)을 덮도록 층간 절연막(ILD)이 형성된다. 상기 층간 절연막은 유/무기 절연 재료로 증착법, 도포법, 인쇄법 등을 이용하여 형성될 수 있다.
상기 무기 절연 재료는 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 또한, 유기 절연 재료는 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylene ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(Benzocyclobutenes resin) 중 적어도 하나를 포함할 수 있다.
상기 층간 절연막(ILD)에는 제3 포토리소그래피 공정을 이용하여 제1 반도체 패턴(SA1)과 제2 반도체 패턴(SA2)의 일부를 노출하는 콘택홀이 형성된다.
상기 콘택홀은 층간 절연막(ILD) 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 층간 절연막(ILD)을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 층간 절연막(ILD)으로부터 박리함으로써 형성할 수 있다.
상기 층간 절연막(ILD)의 상에는 제4 포토리소그래피 공정을 이용하여 데이터 라인(DL), 제1 소스 전극(SE1)과 제1 드레인 전극(DE1), 제2 소스 전극(SE2)과 제2 드레인 전극(DE2)이 형성된다.
데이터 라인(DL), 제1 소스 전극(SE1)과 제1 드레인 전극(DE1), 제2 소스 전극(SE2)과 제2 드레인 전극(DE2)은 도전막과 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 도전막을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 패터닝된 도전막으로부터 박리함으로써 형성할 수 있다.
상기 도전막은 도전성 재료를 포함할 수 있다. 예를 들어, 도전성 재료로는 금속, 이들의 합금, 도전성 고분자, 도전성 금속 산화물 등이 사용될 수 있다. 본 발명의 일 실시예에 있어서, 금속으로는 구리, 은, 금, 백금, 팔라듐, 니켈, 주석, 알루미늄, 코발트, 로듐, 이리듐, 철, 루테늄, 오스뮴, 망간, 몰리브덴, 텅스텐, 니오브, 탄탈, 타이타늄, 비스머스, 안티몬, 납 등을 들 수 있다. 도전성 금속 산화물로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide) 등을 들 수 있다. 본 발명의 일 실시예에 있어서, 도전막은 단일막 또는 다중막으로 이루어질 수 있다. 도전성 고분자로는 폴리티오펜계, 폴리피롤계, 폴리아닐린계, 폴리아세틸렌계, 폴리페닐렌계 화합물 및 이들의 혼합물 등을 들 수 있으며, 특히 폴리티오펜계 중에서도 PEDOT/PSS 화합물을 사용할 수 있다.
이에 따라, 상기 제1 소스 전극(SE1)과 상기 제1 드레인 전극(DE1)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 형성된 콘택홀에 의해 상기 제1 반도체 패턴(SA1)의 소스 영역과 드레인 영역에 각각 접촉된다. 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 형성된 콘택홀에 의해 상기 제2 반도체 패턴(SA2)의 소스 영역과 드레인 영역에 각각 접촉된다.
한편, 상기 제2 게이트 전극(GE2)의 일부와 상기 구동 전압 라인(VL)의 일부는 각각 제1 커패시터 전극(C1) 및 제2 커패시터 전극(C2)이며, 상기 층간 절연막(ILD)을 사이에 두고 상기 커패시터(Cst)를 구성한다.
상기 제1 소스 전극(SE1)과 상기 제1 드레인 전극(DE1), 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2) 상에는 보호막(PSV)이 형성된다.
상기 보호막(PSV)에는 제5 포토리소그래피 공정을 이용하여 제2 드레인 전극(DE2)의 일부를 노출하는 콘택홀이 형성된다.
본 발명의 일 실시예에 있어서, 상기 콘택홀은 보호막(PSV) 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 보호막(PSV)을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 보호막(PSV)으로부터 박리함으로써 형성할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 보호막(PSV)은 감광성 재료로 형성될 수 있으며, 별도의 포토레지스트 없이 보호막을 노광 및 현상함으로써 제조될 수 있다.
상기 보호막(PSV)은 상기 스위칭 및 구동 박막 트랜지스터들(TR1, TR2)를 보호하는 보호막의 역할을 할 수도 있고, 그 상면을 평탄화시키는 평탄화막의 역할을 할 수도 있다.
상기 보호막은 유/무기 절연 재료로 증착법, 도포법, 인쇄법 등을 이용하여 형성될 수 있다.
상기 무기 절연 재료는 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 또한, 유기 절연 재료는 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylene ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(Benzocyclobutenes resin) 중 적어도 하나를 포함할 수 있다.
상기 보호막(PSV) 상에는 제5 포토리소그래피 공정을 이용하여 유기 발광 소자(OLED)의 애노드로서 제1 전극(EL1)이 형성된다.
제1 전극(EL1)은 도전막과 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 도전막을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 패터닝된 도전막으로부터 박리함으로써 형성할 수 있다.
상기 도전막은 높은 일함수를 갖는 재료를 이용하여 증착법으로 형성될 수 있다. 상기 도전막은, 상기 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 형성될 수 있다. 만약, 상기 도면에 있어서, 상기 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 상기 제1 전극(EL1)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속 반사막과 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 이루어질 수 있다.
상기 제1 전극(EL1)은 상기 보호막(PSV)에 형성된 콘택홀을 통해 상기 구동 박막 트랜지스터(T2)의 제2 드레인 전극(DE2)에 연결된다. 여기서, 상기 제1 전극(EL1)은 발명의 실시예에 따라, 캐소드로도 사용될 수 있으나, 이하 실시예에서는 애노드인 경우를 일 예로서 나타내었다.
상기 제1 전극(EL1) 등이 형성된 기판(SUB) 상에는 각 화소에 대응하도록 화소 영역을 구획하는 화소 정의막(PDL)이 형성된다. 상기 화소 정의막(PDL)은 상기 제1 전극(EL1)의 상면을 노출하며 상기 화소의 둘레를 따라 상기 기판(SUB)으로부터 돌출된다.
본 발명의 다른 실시예에 있어서, 화소 정의막(PDL)은 절연막과 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트를 노광 및 현상한 다음, 포토레지스트를 마스크로 하여 절연막을 식각하고, 상기 포토레지스트를 저충진 밀도로 변환하고, 증기를 이용하여 상기 저충진 밀도의 포토레지스트를 패터닝된 절연막으로부터 박리함으로써 형성할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 화소 정의막(PDL)은 감광성 재료로 형성될 수 있으며, 별도의 포토레지스트 없이 화소 정의막(PDL)을 노광 및 현상함으로써 제조될 수 있다.
화소 정의막(PDL)을 위한 절연막은 유/무기 절연 재료로 증착법, 도포법, 인쇄법 등을 이용하여 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 절연막은 유기 절연막이며, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylene ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(Benzocyclobutenes resin) 중 적어도 하나를 포함할 수 있다.
상기 화소 정의막(PDL)에 의해 둘러싸인 화소 영역(PA)에는 유기 발광층(OL)이 형성된다. 유기 발광층(OL)은 증착법, 도포법 등으로 형성될 수 있다.
상기 유기 발광층(OL) 상에는 제2 전극(EL2)이 형성된다. 상기 제2 전극(EL2)은 상기 제1 전극(EL1)의 상기 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(EL2)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 제2 전극(EL2) 상에는 상기 제2 전극(EL2)을 커버하는 봉지막(CPL)이 증착법 등으로 형성된다. 봉지막(CPL)은 복수의 무기막 및 복수의 유기 막을 포함할 수 있다. 예를 들면, 봉지막(CPL)는 무기막 및 유기막이 교번 적층된 구조를 가질 수 있다. 또한, 봉지막(CPL)의 최상부층은 무기막일 수 있다. 무기막을 이루는 무기 재료는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 지르코늄 산화물(ZrOx) 및 주석 산화물(ZnO) 중 적어도 하나를 포함할 수 있다. 유기막을 이루는 유기 재료는 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylene ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(Benzocyclobutenes resin) 중 적어도 하나를 포함할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 다수 회의 포토리소그래피 공정을 이용하여 제조될 수 있는 바, 다수 회의 포토리소그래피 공정 중 적어도 한 회의 공정이 본 발명의 일 실시예에 따른 박막 패턴 형성 방법으로 제조될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 이에 한정되는 것은 아니며, 기존의 패턴 형성 방법과 본 발명의 박막 패턴 형성 방법이 다양한 회수로 조합될 수도 있다. 예를 들어, 배선부는 본 발명의 박막 패턴 형성 방법으로 제조될 수 있으며, 게이트 절연막, 층간 절연막이나 보호막은 기존의 박막 패턴 방법으로 제조될 수 있다.
또한, 상술한 실시예에서는 5회의 포토리소그래피 공정으로 표시 장치가 제조되는 것을 설명하였으나, 설명되지 않은 구성 요소 또한 포토리소그래피를 통해 추가적으로 패터닝될 수 있음은 물론이다. 예를 들어, 제2 전극은 본 발명의 실시예에서는 패터닝의 과정을 설명하지 않았으나, 도시되지 않은 부분에서의 패터닝이 필요할 수 있으며, 이 경우, 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 이용하여 제조될 수 있다.
상기한 방법으로 제조된 표시 장치는 및 기타 실시예들은 다양한 응용 제품에서 사용될 수 있다. 예를 들어, 이동 디바이스, 스마트 폰, 전자책, 랩톱 컴퓨터, 노트북 컴퓨터, 태블릿 컴퓨터, 개인용 컴퓨터, 광고판 등에 사용될 수 있으며, 이에 한정되는 것은 아니다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
PR: 포토레지스트
PRP: 제1 포토레지스트 패턴
PRP': 제2 포토레지스트 패턴
SUB: 기판
TP: 박막 패턴

Claims (20)

  1. 기판 상에 박막을 형성하는 단계;
    상기 박막 상에 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 노광 및 현상하여 제1 충진 밀도의 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 하여 상기 박막을 식각하는 단계;
    상기 제1 포토레지스트 패턴을 처리하여 상기 제1 충진 밀도보다 낮은 제2 충진 밀도를 갖는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴에 증기를 분사하여 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 박막 패턴 형성 방법.
  2. 제1 항에 있어서,
    상기 포토레지스트 패턴를 처리하는 단계는 상기 포토레지스트 패턴 내에 미세 공극을 형성하는 단계인 박막 패턴 형성 방법.
  3. 제2 항에 있어서,
    상기 포토레지스트 패턴을 제거하는 단계는
    상기 공극 내에 수분 입자가 침투하는 단계;
    상기 수분 입자에 의해 상기 포토레지스트 패턴이 팽윤하는 단계; 및
    상기 포토레지스트 패턴이 상기 기판으로부터 들뜨거나 탈착되어 벗겨지는 단계를 포함하는 박막 패턴 형성 방법.
  4. 제2 항에 있어서,
    상기 제1 포토레지스트 패턴은 상압 플라즈마 처리되는 박막 패턴 형성 방법.
  5. 제2 항에 있어서,
    상기 제1 포토레지스트 패턴은 엑시머 UV에 노광 처리되는 박막 패턴 형성 방법.
  6. 제2 항에 있어서,
    상기 제1 포토레지스트 패턴은 오존수에 함침 처리되는 박막 패턴 형성 방법.
  7. 제1 항에 있어서,
    상기 제2 포토레지스트 패턴의 분자량은 상기 제1 포토레지스트 패턴의 분자량보다 작은 박막 패턴 형성 방법.
  8. 제1 항에 있어서,
    상기 식각 단계는 습식 또는 건식으로 수행되는 박막 패턴 형성 방법.
  9. 기판 상의 박리 대상물을 박리하는 방법에 있어서,
    제1 충진 밀도를 갖는 박리 대상물을 처리하여 상기 제1 충진 밀도보다 작은 제2 충진 밀도의 박리 대상물을 형성하는 단계; 및
    상기 제2 충진 밀도의 대상물에 증기를 분사하여 상기 박리 대상물을 상기 기판으로부터 제거하는 단계를 포함하는 박리 방법.
  10. 제9 항에 있어서,
    상기 박리 대상물을 처리하는 단계는 상기 박리 대상물 내에 미세 공극을 형성하는 단계인 박리 방법.
  11. 제10 항에 있어서,
    상기 박리 대상물을 제거하는 단계는
    상기 공극 내에 수분 입자가 침투하는 단계;
    상기 수분 입자에 의해 박리 대상물이 팽윤하는 단계; 및
    상기 박리 대상물이 상기 기판으로부터 들뜨거나 탈착되어 벗겨지는 단계를 포함하는 박리 방법.
  12. 제10 항에 있어서,
    상기 박리 대상물 처리 단계는 상기 제1 충진 밀도의 박리 대상물을 상압 플라즈마 처리하는 단계인 박리 방법.
  13. 제10 항에 있어서,
    상기 박리 대상물 처리 단계는 상기 제1 충진 밀도의 박리 대상물을 엑시머 UV에 노광 처리하는 단계인 박리 방법.
  14. 제10 항에 있어서,
    상기 박리 대상물 처리 단계는 상기 제1 충진 밀도의 박리 대상물을 오존수에 함침하는 단계인 박리 방법.
  15. 제9 항에 있어서,
    상기 박리 대상물은 포토레지스트 패턴인 박리 방법.
  16. 포토레지스트 패턴이 형성된 기판으로부터 포토레지스트 패턴을 박리하는 장치에 있어서,
    처리하고자 하는 기판을 이송하는 반송 유닛;
    상기 포토레지스트 패턴을 저밀도화하는 저밀도화 유닛;
    상기 저밀도화된 포토레지스트 패턴에 증기를 분사하는 증기 분사 유닛; 및
    상기 기판을 세정하는 세정 유닛를 포함하는 박리 장치.
  17. 제16 항에 있어서,
    상기 저밀도화 유닛은 상압 플라즈마 장치를 포함하는 박리 장치.
  18. 제16 항에 있어서,
    상기 저밀도화 유닛은 엑시머 UV 노광 장치를 포함하는 박리 장치.
  19. 제16 항에 있어서,
    상기 저밀도화 유닛은 상기 기판이 함침되는 오존수를 포함하는 박리 장치.
  20. 제16 항에 있어서,
    상기 증기 분사 유닛은
    상기 기판이 처리되는 공정 챔버;
    상기 기판에 증기를 분사하는 증기 발생기; 및
    상기 증기에 의해 박리된 포토레지스트를 거르는 필터 유닛을 포함하는 박리 장치.
KR1020170007112A 2017-01-16 2017-01-16 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법 KR20180085088A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170007112A KR20180085088A (ko) 2017-01-16 2017-01-16 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법
US15/692,437 US10564549B2 (en) 2017-01-16 2017-08-31 Photoresist stripping apparatus, and methods of stripping photoresist and forming thin film pattern using the same
CN201711442224.8A CN108321078B (zh) 2017-01-16 2017-12-27 剥离目标对象和形成薄膜图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170007112A KR20180085088A (ko) 2017-01-16 2017-01-16 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20180085088A true KR20180085088A (ko) 2018-07-26

Family

ID=62840843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007112A KR20180085088A (ko) 2017-01-16 2017-01-16 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법

Country Status (3)

Country Link
US (1) US10564549B2 (ko)
KR (1) KR20180085088A (ko)
CN (1) CN108321078B (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610168B1 (en) * 1999-08-12 2003-08-26 Sipec Corporation Resist film removal apparatus and resist film removal method
JP4014127B2 (ja) * 2000-10-04 2007-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP4942263B2 (ja) * 2001-08-31 2012-05-30 ラムリサーチ株式会社 洗浄装置
JP2004079595A (ja) * 2002-08-12 2004-03-11 Ici Kenkyusho:Kk 基体洗浄方法
JP2006049712A (ja) * 2004-08-06 2006-02-16 Sekisui Chem Co Ltd レジスト除去方法及びレジスト除去装置
JP2006049713A (ja) * 2004-08-06 2006-02-16 Sekisui Chem Co Ltd レジスト除去方法及びレジスト除去装置
WO2007027165A1 (en) * 2005-06-09 2007-03-08 Axcelis Technologies, Inc. Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
WO2007037305A1 (ja) * 2005-09-29 2007-04-05 Tokyo Electron Limited 基板処理方法
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
US8043434B2 (en) * 2008-10-23 2011-10-25 Lam Research Corporation Method and apparatus for removing photoresist
KR101341024B1 (ko) * 2010-06-11 2013-12-13 엘지디스플레이 주식회사 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR20120075113A (ko) 2010-12-28 2012-07-06 엘지디스플레이 주식회사 박리 장치 및 이를 이용한 박리방법

Also Published As

Publication number Publication date
US10564549B2 (en) 2020-02-18
CN108321078A (zh) 2018-07-24
US20180203360A1 (en) 2018-07-19
CN108321078B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
CN1979912B (zh) 有机薄膜晶体管和具有该有机薄膜晶体管的平板显示设备
US7875475B2 (en) Flat panel display and method of fabricating the same
KR101072409B1 (ko) 발광 장치 및 그 제조 방법
US9403396B2 (en) Donor substrates and methods of manufacturing organic light emitting display devices using donor substrates
KR20100022406A (ko) 유기 발광 표시 장치 및 그 제조 방법
EP2510546B1 (en) Electronic device
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP2013058630A (ja) 表示装置およびその製造方法、並びに電子機器
JP2012230326A (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
JP4650066B2 (ja) 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
WO2005057530A1 (ja) 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
JP2010034342A (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
EP3223315B1 (en) Manufacturing method for array substrate and for display device
JP2005158584A (ja) パターン形成方法及び表示装置の製造方法
CN108321078B (zh) 剥离目标对象和形成薄膜图案的方法
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR20100070231A (ko) 유기박막트랜지스터, 패턴형성방법, 이를 이용한 유기박막트랜지스터 및 액정표시소자 제조방법
JP2010080269A (ja) 有機エレクトロルミネッセンス素子及びその製造方法
JP2004288469A (ja) パターニングされた薄膜を有する基板の製造方法および基板、ならびに有機ｅｌ素子の製造方法および有機ｅｌ素子
KR100708695B1 (ko) 평판표시장치 및 그의 제조방법
JP2010033036A (ja) 基板の処理方法、カラーフィルタの製造方法及び有機ｅｌ装置の製造方法
JP2005166526A (ja) 有機ｅｌパネルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right