KR20180080468A - 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치 - Google Patents

쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치 Download PDF

Info

Publication number
KR20180080468A
KR20180080468A KR1020170001226A KR20170001226A KR20180080468A KR 20180080468 A KR20180080468 A KR 20180080468A KR 1020170001226 A KR1020170001226 A KR 1020170001226A KR 20170001226 A KR20170001226 A KR 20170001226A KR 20180080468 A KR20180080468 A KR 20180080468A
Authority
KR
South Korea
Prior art keywords
board
sub
function
main board
boards
Prior art date
Application number
KR1020170001226A
Other languages
English (en)
Other versions
KR102023772B1 (ko
Inventor
윤홍수
박효원
황광태
Original Assignee
가온미디어 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가온미디어 주식회사 filed Critical 가온미디어 주식회사
Priority to KR1020170001226A priority Critical patent/KR102023772B1/ko
Publication of KR20180080468A publication Critical patent/KR20180080468A/ko
Application granted granted Critical
Publication of KR102023772B1 publication Critical patent/KR102023772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 전자장치에 탑재되는 검증된 규격의 메인 보드 패턴을 그대로 유지하면서 하나이상의 서브기능 보드를 추가적으로 적층하여 최근 빠르게 변화하는 하이브리드(예: IoT 센서 접목) 전자장치(예: 셋톱박스) 분야에 최적의 호환성을 갖도록 하는 기술로서, 전자장치에 탑재되는 메인 보드에 대해 별도의 기능 칩(예: IoT 칩)을 탑재하는 서브기능 보드를 하나이상 적층하고 각 서브기능 보드와 메인 보드를 연속적으로 관통 및 통전하는 쓰루폴 그룹을 구비함으로써 메인 보드와 상기 서브기능 보드 간에 상호 간 송수신되는 신호/데이터의 빠른 응답성을 확보함과 아울러 소비전력을 개선하도록 하는 기술이다. 본 발명에 따르면, 보드 간 통신 인터페이스에서 기존과 같은 와이어 본딩을 배제함으로써 보드의 간결한 외관을 갖는 장점도 있다.

Description

쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치 {electronic device of lamination structure based on through poles}
본 발명은 전자장치에 탑재되는 검증된 규격의 메인 보드 패턴을 그대로 유지하면서 하나이상의 서브기능 보드를 추가적으로 적층하여 최근 빠르게 변화하는 하이브리드(예: IoT 센서 접목) 전자장치(예: 셋톱박스) 분야에 최적의 호환성을 갖도록 하는 기술에 관한 것이다.
더욱 상세하게는, 본 발명은 전자장치에 탑재되는 메인 보드에 대해 별도의 기능 칩(예: IoT 칩)을 탑재하는 서브기능 보드를 하나이상 적층하고 각 서브기능 보드와 메인 보드를 연속적으로 관통 및 통전하는 쓰루폴 그룹을 구비함으로써 메인 보드와 상기 서브기능 보드 간에 상호 간 송수신되는 신호/데이터의 빠른 응답성을 확보함과 아울러 소비전력을 개선하도록 하는 기술이다.
[도 1]은 전자장치에 설치되는 일반적인 PCB를 도시한 예시도이고, [도 2]는 [도 1]에 조각 보드가 탑재된 상태를 도시한 예시도이다.
먼저, [도 1]을 참조하면, 전자장치에 탑재되는 메인 보드(10)는 전자장치가 본래 기본적으로 수행해야 하는 여러 동작에 대응하여 복수 개의 기능 칩(11a ~ 11e)이 탑재된다.
여기서, 메인 보드(10)는 오랜 시간 동안 개선을 거듭하여 해당 전자장치에 대해서는 그 규격과 기능에 있어서 검증된 패턴을 갖게 된다.
그런데, 이러한 특정 기능을 수행하는 전자장치(예: 셋톱박스, 홈게이트웨이)도 최근 다양한 하이브리드 기능(예: IoT 센서)을 접목하는 추세이기 때문에 기 검증된 메인 보드(10)의 규격을 그대로 유지한 상태에서 새로운 하이브리드 기능을 추가하는 것이 쉽지 않은 일이다.
그 결과, [도 2]에서와 같이 메인 보드(10)의 규격은 그대로 유지한 상태에서 하이브리드 기능을 담당하는 별도의 기능 칩(21a~21c, 22a~22c)을 탑재한 조각 보드(21,22)를 메인 보드(10)의 상부에 거치하기에 이르렀다.
그런데, 단기간에 매우 빠르게 발전하는 하이브리드 기능(예: IoT 칩)의 추가를 위해 메인 보드(10)에 복수의 조각 보드(21,22)를 와이어(21c, 22c)로 본딩하는 기술도 매우 제한적이라는 문제점이 있다.
예컨대, 메인 보드(10)에 조각 보드(21,22)를 와이어 본딩하는 것은 보드 자체가 매우 어지러워 진다는 문제가 있고, 보드 간 와이어 본딩은 메인 보드(10)의 커넥터와 조각 보드(21,22)의 커넥터 간에 이루어지는데, 통신속도가 매우 제한된 형태의 커넥터를 거쳐야 하기 때문에 보드 간 빠른 응답성을 확보할 수 없다는 단점이 있다.
또한, 메인 보드(10)와 조각 보드(21,22)를 잇는 와이어의 길이가 길어지면 메인 보드(10)로부터 각 조각 보드(21,22)에 전달되는 동작 클럭 속도를 높일 수 없어 여기서도 빠른 응답성을 확보할 수 없다는 문제점이 있으며, 메인 보드(10)와 조각 보드(21,22)를 잇는 와이어의 길이가 길어지면 그에 비례하여 소비전력이 증가하는 단점도 있다.
본 발명은 상기한 점을 감안하여 제안된 것으로, 본 발명의 목적은 특정 전자장치에 탑재되는 기 검증된 패턴의 메인 보드에 대해 빠르게 변화하는 하이브리드 기능의 서브기능 보드를 효율적으로 배치할 수 있는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치를 제공함에 있다.
또한, 본 발명의 목적은 보드 간 통신 인터페이스에서 기존과 같은 커넥터를 배제하여 빠른 응답성을 확보할 수 있는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치를 제공함에 있다.
또한, 본 발명의 목적은 메인 보드와 서브기능 보드 간 통신 인터페이스를 쓰루폴 형태로 구현하여 보드 간 빠른 응답성을 확보함과 아울러 소비전력을 절감할 수 있는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치를 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치는 전자장치의 동작을 제어하기 위한 하나이상의 기능 칩이 패터닝되어 전자장치에 탑재되는 메인 보드; 전자장치의 동작을 제어하기 위한 하나이상의 기능 칩이 패터닝되어 메인 보드에 적층되는 서브기능 보드를 하나이상 구비하는 서브기능 보드 그룹; 메인 보드와 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 메인 보드로부터 서브기능 보드 그룹에 대한 전원을 공급하는 전원 쓰루폴을 하나이상 구비하는 쓰루폴 그룹;을 포함하여 구성된다.
그리고, 쓰루폴 그룹은, 메인 보드와 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 메인 보드와 서브기능 보드 간에 상호 간 송수신되는 신호 또는 데이터를 전달하는 하나이상의 신호 쓰루폴을 더 포함하여 구성될 수 있다.
한편, 서브기능 보드 그룹은 복수 개의 서브기능 보드를 포함하여 구성되고, 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 끼워져 서로 인접하는 보드를 절연시키는 절연시트;를 더 포함하여 구성되며, 복수 개의 서브기능 보드는 메인 보드의 일면에 복수의 단으로 적층되어 쓰루폴 그룹과 고정된 상태를 이루고 쓰루폴 그룹 내 전원 쓰루폴 및 신호 쓰루폴에 대해 선택적으로 전기 라인이 연결되도록 구성될 수 있다.
다른 한편, 서브기능 보드 그룹은 복수 개의 서브기능 보드를 포함하여 구성되고, 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 대응하는 쓰루폴 그룹에 각각 끼워져 서로 인접하는 보드를 절연시키는 스페이서;를 더 포함하여 구성되며, 복수 개의 서브기능 보드는 메인 보드의 일면에 복수의 단으로 적층되어 쓰루폴 그룹과 고정된 상태를 이루고 쓰루폴 그룹 내 전원 쓰루폴 및 신호 쓰루폴에 대해 선택적으로 전기 라인이 연결되도록 구성될 수 있다.
그리고, 서브기능 보드 그룹은 메인 보드로부터 제공되는 신호 또는 데이터를 식별하여 선택적으로 반응하도록 구성됨이 바람직하다.
또한, 서브기능 보드 그룹은 블루투스 조각 보드, 무선랜 조각 보드, 지그비 조각 보드, 지웨이브 조각 보드, 하드디스크 콘트롤러 조각 보드, IoT 통신 조각 보드 중 하나이상을 포함하여 구성될 수 있다.
본 발명은 메인 보드에 적층되는 하나이상의 서브기능 보드에 대해 하나이상의 쓰루폴이 관통 및 통전함에 따라 통신 인터페이스하기 때문에 보드 간 빠른 응답성을 확보함과 아울러 소비전력을 절감할 수 있는 장점을 나타낸다.
또한, 본 발명은 보드 간 통신 인터페이스에서 기존과 같은 커넥터를 배제함에 따라 그 만큼 더 빠른 응답성을 확보할 수 있는 장점도 나타낸다.
또한, 본 발명은 보드 간 통신 인터페이스에서 기존과 같은 와이어 본딩을 배제함으로써 보드의 간결한 외관을 갖는 장점도 나타낸다.
또한, 본 발명은 메인 보드와 복수 개의 서브기능 보드를 효율적으로 배치함으로써 전자장치 내부 공간을 효율적으로 활용할 수 있는 장점도 나타낸다.
또한, 본 발명은 메인 보드와 서브기능 보드 그룹을 쓰루폴 그룹을 통해 적층함으로써 전자장치의 외부 형상을 다양하게 구현할 수 있는 장점도 나타낸다. (즉, 종래기술에서는 전자장치의 형태가 수평으로 넓거나 수직으로 세워진 형상으로 구성해야 하고, 다른 형상으로 만들면 공간 낭비 요소가 매우 컷음.)
[도 1]은 전자장치에 설치되는 일반적인 PCB를 도시한 예시도,
[도 2]는 [도 1]에 조각 보드가 탑재된 상태를 도시한 예시도,
[도 3]은 본 발명에 따른 메인 보드에 적층되는 서브기능 보드 그룹을 도시한 분리사시도,
[도 4]는 [도 3]의 메인 보드와 서브기능 보드에 쓰루폴 그룹이 관통한 상태를 도시한 분리사시도,
[도 5]는 [도 4]의 결합된 상태를 일부 발췌하여 도시한 단면도,
[도 6]은 본 발명의 제 1 실시예에 따라 [도 5]의 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 절연시트가 적층된 상태를 도시한 예시도,
[도 7]은 본 발명의 제 2 실시예에 따라 [도 5]의 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 대응하는 쓰루폴 그룹에 스페이서가 각각 끼어진 상태를 도시한 예시도,
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
[도 3]은 본 발명에 따른 메인 보드에 적층되는 서브기능 보드 그룹을 도시한 분리사시도이고, [도 4]는 [도 3]의 메인 보드와 서브기능 보드에 쓰루폴 그룹이 관통한 상태를 도시한 분리사시도이고, [도 5]는 [도 4]의 결합된 상태를 일부 발췌하여 도시한 단면도이다.
[도 3] 내지 [도 5]를 참조하면, 본 발명에 따른 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치는 메인 보드(110), 서브기능 보드 그룹, 쓰루폴 그룹(130)을 포함하여 구성된다.
메인 보드(110)는 전자장치(예: 셋톱박스)의 동작을 제어하기 위한 하나이상의 기능 칩(111a ~ 111c)이 패터닝되어 전자장치에 탑재된다.
한편, 메인 보드(110)는 오랜 시간 동안 개선을 거듭하여 해당 전자장치에 대해서는 그 규격과 기능에 있어서 검증된 패턴을 갖고 있기 때문에 빠르게 변화하는 하이브리드 기능(예: IoT 칩)에 대응하여 그때그때 규격을 변경하기 어려운 환경에 있다.
즉, 메인 보드(110)가 갖고 있는 한계를 극복하기 위해 메인 보드(110)에는 별도의 기능 칩을 탑재한 서브기능 보드를 구비할 필요가 있는데, 이를 위해 서브기능 보드 그룹은 바람직하게는 복수 개의 서브기능 보드(121 ~ 126)를 포함하여 구성된다.
여기서, 서브기능 보드 그룹은 블루투스 조각 보드, 무선랜 조각 보드, 지그비 조각 보드, 지웨이브 조각 보드, 하드디스크 콘트롤러 조각 보드, IoT 통신 조각 보드 중 하나이상을 포함하여 구성될 수 있다.
한편, 각 서브기능 보드(121 ~ 126)에 탑재되는 기능 칩(121a 내지 126c)은 전자장치에서 각자 담당하는 해당 하이브리드 기능(예: IoT 기능)을 수행하도록 구성된다.
또한, 메인 보드(110)에 대해 채용된 복수 개의 서브기능 보드(121 ~ 126)는 메인 보드(110)와의 관계에서 빠른 응답성을 유지하면서 소비전력을 크게 증가시키지 않는 것이 매우 중요한 이슈이다.
이를 위해, 쓰루폴 그룹(130)은 메인 보드(110)와 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 메인 보드(110)로부터 서브기능 보드 그룹에 대한 전원을 공급하는 전원 쓰루폴(131)을 하나이상 구비한다.
그리고, 쓰루폴 그룹(130)은, 메인 보드(110)와 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 메인 보드(110)와 서브기능 보드(121 ~ 126) 간에 상호 간 송수신되는 신호 또는 데이터를 전달하는 하나이상의 신호 쓰루폴(132)을 더 포함하여 구성된다.
이처럼, 쓰루폴 그룹(130)은 메인 보드(110)에 적층되는 하나이상의 서브기능 보드(121 ~ 126)에 대해 관통 및 통전하여 통신 인터페이스하기 때문에 메인 보드(110)와 서브기능 보드(121 ~ 126) 간 빠른 응답성을 확보함과 아울러 소비전력을 절감할 수 있게 된다.
예컨대, 메인 보드(110)와 각 서브기능 보드(121 ~ 126)를 잇는 연결 라인의 길이를 짧게 하면 메인 보드(110)로부터 각 서브기능 보드(121 ~ 126))에 전달하는 동작 클럭 속도를 높일 수 있어 빠른 응답성을 확보할 수 있고, 메인 보드(110)와 서브기능 보드(121 ~ 126)를 잇는 연결 라인의 길이가 짧아지면 그에 비례하여 소비전력이 절감된다.
또한, 메인 보드(110)와 서브기능 보드(121 ~ 126) 간의 통신 인터페이스에서 기존과 같은 커넥터를 배제함에 따라 그 만큼 더 빠른 응답성을 확보할 수도 있다.
한편, 신호 쓰루폴(132)은 어드레스 라인과 데이터 라인으로 구분될 수 있다. 어드레스 라인은 메인 보드(110)에 탑재된 콘트롤러가 복수 개의 서브기능 보드(121 ~ 126)에 지정 신호를 전송하는 경로를 나타낸다.
그리고, 데이터 라인은 앞서 어드레스 라인을 통해 전송된 지정 신호에 대응하는 서브기능 보드가 전기적인 신호를 출력하여 해당 어드레스 라인을 통한 지정 신호에 응답하도록 구성된다.
다른 한편, 서브기능 보드 그룹에 속한 서브기능 보드(121 ~ 126)는 각각 메인 보드(110)로부터 제공되는 신호 또는 데이터를 식별하여 선택적으로 반응하도록 구성될 수 있다.
상세하게, 각 서브기능 보드(121 ~ 126)는 자신 보드로 관통하는 쓰루폴 그룹(130) 중 자신 보드에 필요한 쓰루폴은 자신 보드에 탑재된 기능 칩과 전기 라인 패터닝으로 연결되고, 자신 보드에 불필요한 쓰루폴은 납땜 고정만 하여 고정된 상태를 유지할 수 있다.
결국, 각 서브기능 보드(121 ~ 126)는 자신 보드로 관통하는 쓰루폴 그룹(130) 중 자신 보드에 탑재된 기능 칩과 전기 라인으로 패터닝 연결된 쓰루폴을 통해 전송되는 신호 또는 데이터를 식별하여 반응하게 된다.
[도 6]은 본 발명의 제 1 실시예에 따라 [도 5]의 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 절연시트가 적층된 상태를 도시한 예시도이다.
[도 6]을 참조하면, 본 발명의 제 1 실시예로서, 서브기능 보드 그룹은 복수 개의 서브기능 보드(121 ~ 126)를 포함하여 구성되고, 절연시트(140)를 더 포함하여 구성될 수 있다.
절연시트(140)는 메인 보드(110)와 서브기능 보드 사이(121) 및 서브기능 보드들(121 ~ 126) 사이에 끼워져 서로 인접하는 보드를 절연시킨다. 결국, 메인 보드(110)와 각 서브기능 보드(121 ~ 126) 간에는 쓰루폴 그룹(130)을 통해서만 통전되고 신호 또는 데이터 전송이 이루어진다.
이때, 복수 개의 서브기능 보드(121 ~ 126)는 메인 보드(110)의 일면에 복수의 단으로 적층되어 쓰루폴 그룹(130)과 고정된 상태를 이루고 쓰루폴 그룹(130) 내 전원 쓰루폴(131) 및 신호 쓰루폴(132)에 대해 선택적으로 전기 라인이 연결된다.
즉, 각 서브기능 보드(121 ~ 126)는 자신 보드로 관통하는 쓰루폴 그룹(130) 중 자신 보드에 필요한 쓰루폴은 자신 보드에 탑재된 기능 칩과 전기 라인 패터닝으로 연결되고, 자신 보드에 불필요한 쓰루폴은 납땜 고정만 하여 고정된 상태를 유지할 수 있다.
[도 7]은 본 발명의 제 2 실시예에 따라 [도 5]의 메인 보드와 서브기능 보드 사이 및 서브기능 보드들 사이에 대응하는 쓰루폴 그룹에 스페이서가 각각 끼어진 상태를 도시한 예시도이다.
[도 7]을 참조하면, 본 발명의 제 2 실시예로서, 서브기능 보드 그룹은 복수 개의 서브기능 보드(121 ~ 126)를 포함하여 구성되고, 스페이서(150)를 더 포함하여 구성될 수 있다.
스페이서(150)는 메인 보드(110)와 서브기능 보드(121) 사이 및 서브기능 보드들(121 ~ 126) 사이에 대응하는 쓰루폴 그룹(130)에 각각 끼워져 서로 인접하는 보드를 절연시킨다.
즉, 메인 보드(110)와 서브기능 보드(121) 사이 및 서브기능 보드들(121 ~ 126) 사이를 빈 공간으로 유지한 상태로 그 빈 공간을 스페이서(150)가 지지하게 된다.
여기서도, 메인 보드(110)와 각 서브기능 보드(121 ~ 126) 간에는 쓰루폴 그룹(130)을 통해서 통전되고 쓰루폴 그룹(130)을 통해서 신호 또는 데이터 전송이 이루어진다.
이때, 복수 개의 서브기능 보드(121 ~ 126))는 메인 보드(110)의 일면에 복수의 단으로 적층되어 쓰루폴 그룹(130)과 고정된 상태를 이루고 쓰루폴 그룹(130) 내 전원 쓰루폴(131) 및 신호 쓰루폴(132)에 대해 선택적으로 전기 라인이 연결된다.
즉, 각 서브기능 보드(121 ~ 126)는 자신 보드로 관통하는 쓰루폴 그룹(130) 중 자신 보드에 필요한 쓰루폴은 자신 보드에 탑재된 기능 칩과 전기 라인 패터닝으로 연결되고, 자신 보드에 불필요한 쓰루폴은 납땜 고정만 하여 고정된 상태를 유지할 수 있다.
10 : 메인 보드
11a ~ 11e : 기능 칩
12a ~ 12c : 커넥터
21, 22 : 조각 보드
21a, 21b, 22a, 22b : 기능 칩
21c, 22c : 와이어
110 : 메인 보드
111a ~ 111c : 기능 칩
121 ~ 126 : 서브기능 보드
121a ~ 121c : 기능 칩
122a ~ 122c : 기능 칩
123a ~ 123c : 기능 칩
124a ~ 124c : 기능 칩
125a ~ 125c : 기능 칩
126a ~ 126c : 기능 칩
130 : 쓰루폴 그룹
131 : 전원 쓰루폴
132 : 신호 쓰루폴
140 : 절연시트
150 : 스페이서

Claims (6)

  1. 전자장치의 동작을 제어하기 위한 하나이상의 기능 칩이 패터닝되어 전자장치에 탑재되는 메인 보드(110);
    전자장치의 동작을 제어하기 위한 하나이상의 기능 칩이 패터닝되어 상기 메인 보드에 적층되는 서브기능 보드를 하나이상 구비하는 서브기능 보드 그룹;
    상기 메인 보드와 상기 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 상기 메인 보드로부터 상기 서브기능 보드 그룹에 대한 전원을 공급하는 전원 쓰루폴(131)을 하나이상 구비하는 쓰루폴 그룹(130);
    을 포함하여 구성되는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
  2. 청구항 1에 있어서,
    상기 쓰루폴 그룹(130)은, 상기 메인 보드와 상기 서브기능 보드 그룹을 연속적으로 관통 및 통전하여 상기 메인 보드와 상기 서브기능 보드 간에 상호 간 송수신되는 신호 또는 데이터를 전달하는 하나이상의 신호 쓰루폴(132)을 더 포함하여 구성되는 것을 특징으로 하는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
  3. 청구항 2에 있어서,
    상기 서브기능 보드 그룹은 복수 개의 서브기능 보드(121 ~ 126)를 포함하여 구성되고,
    상기 메인 보드와 상기 서브기능 보드 사이 및 상기 서브기능 보드들 사이에 끼워져 서로 인접하는 보드를 절연시키는 절연시트(140);
    를 더 포함하여 구성되며,
    상기 복수 개의 서브기능 보드(121 ~ 126)는 상기 메인 보드(110)의 일면에 복수의 단으로 적층되어 상기 쓰루폴 그룹과 고정된 상태를 이루고 상기 쓰루폴 그룹 내 상기 전원 쓰루폴 및 상기 신호 쓰루폴에 대해 선택적으로 전기 라인이 연결되는 것을 특징으로 하는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
  4. 청구항 2에 있어서,
    상기 서브기능 보드 그룹은 복수 개의 서브기능 보드(121 ~ 126)를 포함하여 구성되고,
    상기 메인 보드와 상기 서브기능 보드(121) 사이 및 상기 서브기능 보드들 사이에 대응하는 상기 쓰루폴 그룹에 각각 끼워져 서로 인접하는 보드를 절연시키는 스페이서(150);
    를 더 포함하여 구성되며,
    상기 복수 개의 서브기능 보드(121)는 상기 메인 보드(110)의 일면에 복수의 단으로 적층되어 상기 쓰루폴 그룹과 고정된 상태를 이루고 상기 쓰루폴 그룹 내 상기 전원 쓰루폴 및 상기 신호 쓰루폴에 대해 선택적으로 전기 라인이 연결되는 것을 특징으로 하는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
  5. 청구항 3 또는 4에 있어서,
    상기 서브기능 보드 그룹은 상기 메인 보드로부터 제공되는 신호 또는 데이터를 식별하여 선택적으로 반응하는 것을 특징으로 하는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
  6. 청구항 5에 있어서,
    상기 서브기능 보드 그룹은 블루투스 조각 보드, 무선랜 조각 보드, 지그비 조각 보드, 지웨이브 조각 보드, 하드디스크 콘트롤러 조각 보드, IoT 통신 조각 보드 중 하나이상을 포함하여 구성되는 것을 특징으로 하는 쓰루폴 기반의 PCB 적층 구조를 갖는 전자장치.
KR1020170001226A 2017-01-04 2017-01-04 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치 KR102023772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170001226A KR102023772B1 (ko) 2017-01-04 2017-01-04 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170001226A KR102023772B1 (ko) 2017-01-04 2017-01-04 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치

Publications (2)

Publication Number Publication Date
KR20180080468A true KR20180080468A (ko) 2018-07-12
KR102023772B1 KR102023772B1 (ko) 2019-09-20

Family

ID=62919758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170001226A KR102023772B1 (ko) 2017-01-04 2017-01-04 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치

Country Status (1)

Country Link
KR (1) KR102023772B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171348A1 (ko) * 2019-02-19 2020-08-27 네이버랩스 주식회사 전력 시스템
US11744017B2 (en) 2019-07-17 2023-08-29 Samsung Electronics Co., Ltd. Electronic device including interposer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025766A (ko) * 2000-09-28 2002-04-04 니시무로 타이죠 적층형 반도체 디바이스
KR20120035725A (ko) * 2010-10-06 2012-04-16 삼성전자주식회사 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025766A (ko) * 2000-09-28 2002-04-04 니시무로 타이죠 적층형 반도체 디바이스
KR20120035725A (ko) * 2010-10-06 2012-04-16 삼성전자주식회사 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171348A1 (ko) * 2019-02-19 2020-08-27 네이버랩스 주식회사 전력 시스템
US11744017B2 (en) 2019-07-17 2023-08-29 Samsung Electronics Co., Ltd. Electronic device including interposer

Also Published As

Publication number Publication date
KR102023772B1 (ko) 2019-09-20

Similar Documents

Publication Publication Date Title
US9203171B2 (en) Cable connector assembly having simple wiring arrangement between two end connectors
WO2009066183A3 (en) Tightly-coupled pcb gnss circuit and manufacturing method
WO2007117489A3 (en) Modular electronic header assembly and methods of manufacture
EP1283662A4 (en) IT LAMINATE DOUBLE-SIDED PCB AND MANUFACTURING METHOD USING THEREOF AND MULTILAYER CONDUCTOR PLATE
WO2005117508A3 (en) Printed wiring board with conductive constraining core including resin filled channels
WO2008016977A3 (en) Interface cord and system including an interface cord
US8418357B2 (en) Printed circuit board layout method
CN102548225A (zh) 一种pcb板的制作方法
JP2018528589A (ja) アダプタを有するコネクタシステム
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
TW200723988A (en) Via structure of printed circuit board
KR20180080468A (ko) 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치
TW200503358A (en) System and method for connecting wiring
KR101741364B1 (ko) 코일 타입 기반의 안테나 및 이의 형성 방법
CN102545820A (zh) 共模滤波器及其制造方法
CN103906377A (zh) 承载大电流的电路板的制作方法及承载大电流的电路板
CN104349572A (zh) 印刷电路板
CN202603044U (zh) 连接式的电路板
CN102573272A (zh) 印刷电路板
CN101257767B (zh) 印刷电路板及其制造方法
WO2013128341A3 (en) Wire arrangement for an electronic circuit and method of manufacturing the same
WO2014128892A1 (ja) プリント基板及びプリント基板の製造方法
TW200721924A (en) Arc-like winding system and method
CN103906378A (zh) 承载大电流的电路板的制作方法及承载大电流的电路板
CN102496582B (zh) 一种双界面ic卡的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant