KR20180078941A - Light emitting diode device for active matrix displays and manufacturing method thereof - Google Patents

Light emitting diode device for active matrix displays and manufacturing method thereof Download PDF

Info

Publication number
KR20180078941A
KR20180078941A KR1020160184221A KR20160184221A KR20180078941A KR 20180078941 A KR20180078941 A KR 20180078941A KR 1020160184221 A KR1020160184221 A KR 1020160184221A KR 20160184221 A KR20160184221 A KR 20160184221A KR 20180078941 A KR20180078941 A KR 20180078941A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
layer
tft
electrode
Prior art date
Application number
KR1020160184221A
Other languages
Korean (ko)
Inventor
최재혁
신찬수
김창완
최재원
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020160184221A priority Critical patent/KR20180078941A/en
Publication of KR20180078941A publication Critical patent/KR20180078941A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

An LED element for active matrix display comprises: a light emitting diode including an epitaxial layer in which an n-type semiconductor layer, an active layer of a quantum well structure and a p-type semiconductor layer are sequentially stacked; an insulating layer formed in a predetermined region on the epitaxial layer; and a TFT formed on the insulating layer in order to drive the light emitting diode. According to the present invention, a large-area display can be realized without limitation on the size and material of a substrate, individual chips having high light efficiency with a high integration degree can be applied without using a wavelength conversion technique, and manufacturing costs and process costs can be reduced.

Description

액티브 매트릭스 디스플레이용 LED 소자 및 그의 제조방법{LIGHT EMITTING DIODE DEVICE FOR ACTIVE MATRIX DISPLAYS AND MANUFACTURING METHOD THEREOF}FIELD OF THE INVENTION [0001] The present invention relates to an active matrix display (LED)

본 발명은 액티브 매트릭스 디스플레이용 LED 소자 및 그의 제조방법에 관한 것이다. 보다 상세하게는, 단일 칩 내에 발광다이오드(LED) 구동을 위한 TFT(Thin Film Transistor)를 포함하는 액티브 매트릭스 디스플레이용 LED 소자 및 그의 제조방법에 관한 것이다.The present invention relates to an LED element for an active matrix display and a method of manufacturing the same. More particularly, the present invention relates to an LED device for an active matrix display including a TFT (Thin Film Transistor) for driving a light emitting diode (LED) in a single chip, and a manufacturing method thereof.

일반적으로 액티브 매트릭스 타입(Active Matrix Type) 디스플레이는 패시브 매트릭스 타입(Passive Matrix Type) 디스플레이에 비하여 응답속도, 대비(contrast), 시야각 등에 있어서 더 우수한 특성을 나타낸다. 액티브 매트릭스(Active Matrix) 구동방식의 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하며, 대표적인 액티브 매트릭스 타입 디스플레이로는 AMOLED(Active Matrix OLED)를 들 수 있다. In general, an active matrix type display exhibits better characteristics in terms of response speed, contrast, and viewing angle as compared to a passive matrix type display. A thin film transistor (hereinafter referred to as "TFT") is used as a switching element in an active matrix driving type display device, and AMOLED (Active Matrix OLED) is a typical active matrix type display .

특허문헌 1에서 AMOLED(Active Matrix OLED)의 제조공정을 개시하고 있는데, 제조공정 초기 단계에서 먼저 하부에 TFT를 제조하고 그 상부에 발광부를 제조하는 순서로 공정을 진행한다. 그러나 무기(inorganic) LED, 예를 들어, GaN 혹은 GaAs 기반의 LED를 이용한 액티브 디스플레이의 경우에는 단결정 상태의 성장기판 상에 고품질의 에피를 성장시키는 것이 매우 중요하므로 하부에 TFT 등의 구조물을 먼저 제작한 후에는 그 위에 고품질의 에피를 성장시키는 것이 불가능하다. Patent Document 1 discloses a manufacturing process of an AMOLED (Active Matrix OLED). In an initial stage of a manufacturing process, a TFT is manufactured first and a light emitting portion is formed on the TFT. However, in the case of active displays using inorganic LEDs, for example, GaN or GaAs-based LEDs, it is very important to grow high-quality epitaxial layers on a single-crystal growth substrate. It is impossible to grow high quality epi on it.

따라서, 비특허문헌 1에서는 디스플레이 제조 공정에 TFT 제조 공정을 포함시키지 않고, LED를 별도로 제조한 다음 Si CMOS 소자를 웨이퍼 본딩을 통하여 전기적으로 연결하여 액티브 디스플레이를 구현한다. 이러한 방법으로 제작한 마이크로 LED의 경우 화소의 밀도가 매우 높아서 ppi(pixel per inch) 값이 매우 높은 수준이므로 모바일 기기에는 적합할 수 있으나, 대면적 디스플레이 구현에는 적합하지 않다는 문제가 있다. Therefore, in the non-patent document 1, the LED manufacturing process is not included in the display manufacturing process, the LED is separately manufactured, and then the Si CMOS device is electrically connected through wafer bonding to realize the active display. Micro LEDs fabricated in this way have a very high pixel density and thus have a very high value of ppi (pixel per inch), which is suitable for mobile devices, but is not suitable for large-area display implementations.

또한, 비특허문헌 1에서는 사파이어 기판 상에 GaN 기반의 단색 소자를 구현하여 단색 파장만을 구현할 수 있다. 따라서, 서로 다른 파장의 개별 LED를 이용할 경우 웨이퍼 본딩이 불가능하므로 액티브 디스플레이 구현이 불가능하다. 따라서 개별 LED 별로 별도 제작한 TFT 소자에 조립하여야 하나 이렇게 하면 수백만개의 개별 TFT 소자 패키지가 필요하여 단가 상승 및 제조 시간이 길어진다는 단점이 있다. In addition, in the non-patent document 1, a monochromatic element based on GaN is implemented on a sapphire substrate to realize only a monochromatic wavelength. Therefore, when individual LEDs of different wavelengths are used, wafer bonding is not possible, so that an active display can not be realized. Therefore, it is necessary to assemble the TFT device separately manufactured for each LED, but this requires a millions of individual TFT device packages, which increases the cost and increases the manufacturing time.

또한, 비특허문헌 1의 디스플레이는 하부에 위치한 Si CMOS 소자가 Si 기판상에 구현되어 있고, 상부에 위치한 LED 소자는 사파이어 기판 상에 구현되어 있어 유연기판 상에 액티브 매트릭스 디스플레이 구현이 불가능하다. Also, in the display of the non-patent document 1, the Si CMOS device located below is implemented on the Si substrate, and the LED device located on the upper side is implemented on the sapphire substrate, so that the active matrix display can not be realized on the flexible substrate.

비특허문헌 2에서는 개별 마이크로 LED를 이용한 패시브 매트릭스 디스플레이를 유연기판 상에 구현하였으나, 액티브 구동이 불가능하고, TFT 소자를 추가로 유연기판 상에 구현하여야 하는 기술적 어려움이 존재하며, TFT가 LED 구조와 동일한 수평면 상에 따로 위치하여 넓은 면적을 차지하므로 높은 집적도를 가지는 디스플레이에 적용이 어렵다는 단점이 있다.In the non-patent document 2, a passive matrix display using individual micro LEDs is implemented on a flexible substrate. However, there are technical difficulties in that it is impossible to perform active driving and a TFT device must be additionally mounted on a flexible substrate. It has a disadvantage in that it is difficult to apply it to a display having a high degree of integration because it occupies a large area on the same horizontal plane.

한국등록특허 제10-1222540호Korean Patent No. 10-1222540

“III-Nitride full-scale high-resolution microdisplays”, APL 99, 031116(2011) &Quot; III-Nitride full-scale high-resolution microdisplays ", APL 99, 031116 (2011) “Printed Assemblies of Inorganic LEDs for Deformable and Semitransparent Displays", Science 325, 977 (2009) "Printed Assemblies of Inorganic LEDs for Deformable and Semitransparent Displays", Science 325, 977 (2009)

본 발명의 제1 측면은 LED 칩 내부에 TFT를 내장하여 기판의 크기 및 소재에 제한되지 않고 대면적 디스플레이 구현이 가능하며, 파장변환기술을 이용하지 않고도 광효율이 우수한 개별칩 적용이 가능하며, 유연한 기판 상에 구현이 가능한 액티브 매트릭스 디스플레이용 LED 소자를 제시하고자 한다.A first aspect of the present invention is to provide a display device capable of realizing a large-area display without being limited by the size and material of a substrate by incorporating a TFT in the LED chip, enabling application of individual chips having excellent light efficiency without using a wavelength conversion technique, An LED element for an active matrix display capable of being implemented on a substrate is proposed.

본 발명의 제2 측면은 별도 제작한 TFT 소자에 개별 LED를 조립하는 번거로움을 회피할 수 있어서 제조 단가의 절감 및 공정 시간을 줄일 수 있는 액티브 매트릭스 디스플레이용 LED 소자 제조방법을 제시하고자 한다.A second aspect of the present invention is to propose a method of manufacturing an LED element for an active matrix display capable of reducing manufacturing cost and process time by avoiding the inconvenience of assembling individual LEDs in a separately manufactured TFT element.

그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

상기와 같은 목적을 달성하기 위하여, 본 발명의 제1 측면은, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 적층된 에피층을 포함하는 발광다이오드; 상기 에피층 상의 일정 영역에 형성된 절연층; 및 상기 절연층 상에 형성된 TFT를 포함하며, 상기 TFT는 상기 발광다이오드를 구동하기 위한 것인, 액티브 매트릭스 디스플레이용 LED 소자를 제공한다.In order to achieve the above object, a first aspect of the present invention is a light emitting diode comprising: an LED including an n-type semiconductor layer, an active layer of a quantum well structure and a p-type semiconductor layer sequentially laminated; An insulating layer formed in a predetermined region on the epi layer; And a TFT formed on the insulating layer, wherein the TFT is for driving the light emitting diode.

본 발명의 제2 측면은, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 에피층을 포함하는 성장기판을 준비하는 단계; 상기 n-형 반도체층의 일부가 드러나도록 메사식각하는 단계; 상기 p-형 반도체층 상부 혹은 상기 n-형 반도체층 상부에 절연층을 형성하는 단계; 상기 절연층 상에 TFT를 구현하는 단계; 및 캐소드 전극과 애노드 전극을 형성하는 단계를 포함하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법을 제공한다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a growth substrate including an epitaxial layer in which an n-type semiconductor layer, an active layer of a quantum well structure and a p-type semiconductor layer are sequentially formed; Etching the mesa to expose a portion of the n-type semiconductor layer; Forming an insulating layer on the p-type semiconductor layer or on the n-type semiconductor layer; Implementing a TFT on the insulating layer; And forming a cathode electrode and an anode electrode. The present invention also provides a method of manufacturing an LED element for an active matrix display.

본 발명에 의하면, 기판의 크기 및 소재에 제한없이 대면적 디스플레이 구현이 가능하고, 파장변환기술을 사용하지 않고도 높은 집적도로 광효율이 우수한 개별칩 적용이 가능하며, 제조단가와 공정비용을 줄일 수 있는 액티브 매트릭스 디스플레이용 LED 소자를 제공할 수 있다.According to the present invention, it is possible to realize a large-area display without limitation on the size and material of the substrate, to apply individual chips having high integration efficiency and high optical efficiency without using a wavelength conversion technique, An LED element for an active matrix display can be provided.

도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른, 액티브 매트릭스 디스플레이용 LED 소자의 제조공정 단계별 구성도이다.
도 2는 본 발명의 제2 실시예에 따라 제조된, 액티브 매트릭스 디스플레이용 LED 소자의 구성도이다.
도 3은 본 발명의 제3 실시예에 따라 제조된, 액티브 매트릭스 디스플레이용 LED 소자의 구성도이다.
FIGS. 1A to 1E are diagrams showing the steps of a manufacturing process of an LED device for an active matrix display according to a first embodiment of the present invention.
2 is a configuration diagram of an LED element for an active matrix display, manufactured according to a second embodiment of the present invention.
3 is a configuration diagram of an LED element for an active matrix display, manufactured according to a third embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "위에", "상에", "상부에", "아래에" 혹은 "하부에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.It is to be understood that throughout the specification, when a member is located on another member "above," "above," "above," "below" or "under" And the case where another member exists between the two members.

반면, 어떤 부재가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 부재를 개재하지 않은 것을 나타낸다. On the other hand, any member referred to as "directly on" or "directly above"

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise.

또한, 본 명세서에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다. Furthermore, terms including ordinals such as first, second, etc. used in this specification can be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 발명은 액티브 매트릭스 디스플레이용으로 TFT 소자가 LED 칩 상에 구현된 마이크로 LED 구조 및 그 제조 방법을 제공하고자 한다. LED를 구동하는 액티브 TFT 소자를 LED 칩에 내장함으로써 액티브 디스플레이 구현이 가능하고 기존의 마이크로 LED를 이용한 패시브 타입 디스플레이의 단점을 극복하고자 한다.The present invention intends to provide a micro LED structure in which a TFT element is implemented on an LED chip for an active matrix display and a manufacturing method thereof. By embedding an active TFT element driving an LED in an LED chip, an active display can be realized and overcome the disadvantage of a passive type display using a conventional micro LED.

이를 위하여, 본 발명에서 제안하는 액티브 매트릭스 디스플레이용 LED 소자는 발광다이오드를 구동하기 위한 TFT를 칩 내에 내장하도록 하였으며, 상기 발광다이오드는 n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 적층된 에피층을 포함하고, 상기 TFT는 상기 에피층 상의 일정 영역에 형성된 절연층으로 보호되어 상기 절연층 상에 형성되도록 구성하였다. 상기 TFT는 상기 발광다이오드를 구동하는 기능을 수행한다.For this purpose, the LED device for active matrix display proposed in the present invention includes a TFT for driving a light emitting diode in a chip, and the light emitting diode includes an n-type semiconductor layer, an active layer having a quantum well structure and a p- And the TFT is formed on the insulating layer so as to be protected by an insulating layer formed in a certain region on the epi layer. The TFT performs a function of driving the light emitting diode.

상기 발광다이오드는 성장기판 상에 형성된 것으로, 상기 성장기판은 사파이어, 실리콘 탄화물, 아연 산화물, 갈륨 질화물, 알루미늄 질화물, 지르코늄 이붕소화물, 갈륨 비소, 및 실리콘으로 이루어지는 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 사파이어 이외에, 유리, 실리콘 카바이드, 실리콘, GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN, InGaN 등의 다른 이종기판을 사용해도 무방하다. The light emitting diode may be formed on a growth substrate, and the growth substrate may be selected from the group consisting of sapphire, silicon carbide, zinc oxide, gallium nitride, aluminum nitride, zirconium diboride, gallium arsenide, and silicon. It is not. Specifically, in addition to sapphire, other different substrates such as glass, silicon carbide, silicon, GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN and InGaN may be used.

상기 성장기판 상에 형성되는 발광다이오드는 에피층을 가질 수 있으며, 전자 주입층으로서 n-형 반도체층과, 정공 주입층으로서 p-형 반도체층 사이에 단일 혹은 다중의 양자우물구조(quantum well)를 가지는 활성층을 포함한다. 상기 n-형 및 p-형 반도체층과 활성층은, AlxInyGa(1-x-y)N조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 이루어질 수 있으나 이에 제한되는 것은 아니다. 이와 같이 상기 에피층은 GaN 기반의 물질로 구성되어 GaN 기반의 LED(uv~청색과 녹색, 230nm~540nm)로 구현될 수 있다. 그러나, 상기 GaN 기반의 물질 이외에도 GaAs, InP 기반의 물질로도 구성될 수 있다. 다만, 본 명세서에서는 상기 에피층의 대표적인 일례로 GaN 기반의 에피층으로 도면에 도시하고, 이를 중심으로 설명을 할 것이나, GaN 이외의 다른 물질로 에피층이 구성되는 것을 배제하려는 의도는 아니다.The light emitting diode formed on the growth substrate may have an epitaxial layer, and may have a single or multiple quantum well structure between the n-type semiconductor layer as the electron injection layer and the p-type semiconductor layer as the hole injection layer. Lt; / RTI > The n- type and p- type semiconductor layer and the active layer is, Al x In y Ga (1-xy) N composition formula (where, 0≤x≤1, 0≤y≤1, 0≤x + y≤1 Im) But is not limited thereto. Thus, the epitaxial layer may be formed of a GaN-based material and may be implemented as a GaN-based LED (uv to blue and green, 230 nm to 540 nm). However, in addition to the GaN-based materials, GaAs and InP-based materials may also be used. In this specification, a representative example of the epitaxial layer is a GaN-based epitaxial layer and will be mainly described. However, it is not intended to exclude that an epitaxial layer is composed of a material other than GaN.

이때, p-형 반도체층과 활성층의 일측은 n-형 반도체층 일부가 드러나도록 메사 식각된다. At this time, one side of the p-type semiconductor layer and the active layer is mesa-etched so that a part of the n-type semiconductor layer is exposed.

상기 절연층으로는 SiO2로 이루어지는 패시베이션층을 PECVD법에 의해 형성할 수 있다. 상기 절연층은 TFT를 보호하는 기능을 한다.As the insulating layer, a passivation layer made of SiO 2 can be formed by a PECVD method. The insulating layer functions to protect the TFT.

상기 절연층을 포함하는 상기 TFT는 p-형 반도체층 상부 또는 n-형 반도체층 상부에 형성될 수 있다.The TFT including the insulating layer may be formed on the p-type semiconductor layer or on the n-type semiconductor layer.

이하, TFT가 p-형 반도체층 상부에 형성되는 경우와 n-형 반도체층 상부에 형성되는 경우로 나누어 각각의 제조방법과 이를 통하여 제조되는 LED 소자의 구성을 실시예를 통하여 살펴보고자 한다.Hereinafter, the manufacturing method and the structure of the LED device manufactured through the method of forming the TFT on the p-type semiconductor layer and the case of forming on the n- type semiconductor layer will be described with reference to examples.

[[ 실시예1Example 1 ] TFT가 n-형 ] TFT is n- type 반도체층Semiconductor layer 상부에 형성되는 경우 When formed on the top

도 1a 내지 도 1e에는 상기 TFT가 n-형 반도체층 상부에 형성되는 경우의 LED 소자 제조공정을 도시하고 있다. Figs. 1A to 1E show an LED element manufacturing process in the case where the TFT is formed on the n-type semiconductor layer.

도 1e를 참조하면, 상기 TFT는 상기 절연층 상에 드레인(Drain) 전극과 소스(Source) 전극을 이격하여 구비하고, 상기 드레인 전극과 소스 전극의 각각의 적어도 일부와 접하도록 상기 절연층 상에 반도체 박막(TFT용 반도체 박막)을 구비한다. 또한, 상기 반도체 박막 상에 게이트 절연막과 게이트(Gate) 전극을 순차적으로 형성하여 이루어진다.Referring to FIG. 1E, the TFT includes a drain electrode and a source electrode spaced apart from each other on the insulating layer, and is formed on the insulating layer so as to contact at least a part of each of the drain electrode and the source electrode. (Semiconductor thin film for TFT). Further, a gate insulating film and a gate electrode are sequentially formed on the semiconductor thin film.

상기 p-형 반도체층 상에는 애노드(Anode) 전극을 구비하고, 상기 n-형 반도체층 상에는 캐소드(Cathode) 전극을 구비하며, 상기 드레인 전극과 상기 캐소드 전극이 서로 접촉되거나 전기적으로 연결되도록 한다.An anode electrode is formed on the p-type semiconductor layer, and a cathode electrode is formed on the n-type semiconductor layer. The drain electrode and the cathode electrode are electrically connected to each other.

또한, 상기 애노드 전극과 상기 p-형 반도체층 사이에 투명한 전도성 산화물 박막(이하, ‘투명전극’이라고도 함)을 추가로 구비하고 있다. 도 1e에서는 상기 투명한 전도성 산화물 박막의 일례로 ITO를 구비하고 있다.Further, a transparent conductive oxide thin film (hereinafter also referred to as a transparent electrode) is additionally provided between the anode electrode and the p-type semiconductor layer. In FIG. 1E, ITO is provided as an example of the transparent conductive oxide thin film.

이와 같은 구조의 LED 소자를 제작하기 위해서는 먼저, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 에피층을 포함하는 성장기판(예를 들어, Sapphire)을 준비한다. 이어서, 상기 n-형 반도체층의 일부가 드러나도록 메사식각한다. (도 1a 참조)In order to fabricate an LED device having such a structure, a growth substrate (for example, Sapphire) including an epitaxial layer in which an n-type semiconductor layer, an active layer having a quantum well structure and a p-type semiconductor layer are sequentially formed is prepared . Then, a mesa etching is performed so that a part of the n-type semiconductor layer is exposed. (See Fig. 1A)

상기 p-형 반도체층 바로 위의 일부 영역에 투명전극(혹은 투명한 전도성 산화물 박막)을 형성한다. 이때, 네거티브 PR(포토레지스트)을 사용하여 투명 전도성 산화물을 전자빔 증착방법으로 증착하고, PR을 리프트오프할 수 있다. 상기 투명 전도성 산화물의 재질은 In, Sn, Al, Zn, Ga 등의 원소를 포함하며, 예컨대 ITO, CIO, ZnO, NiO, In2O3 중 어느 하나로 형성될 수 있다. (도 1a 참조) 이후 열처리 공정으로 투명전극과 p-형 반도체층 사이에 옴 접촉(Ohmic Contact)을 형성한다.A transparent electrode (or a transparent conductive oxide thin film) is formed on a part of the p-type semiconductor layer immediately above the p-type semiconductor layer. At this time, the transparent conductive oxide can be deposited by an electron beam evaporation method using a negative PR (photoresist), and the PR can be lifted off. The transparent conductive oxide may be made of any one of ITO, CIO, ZnO, NiO, and In 2 O 3. The transparent conductive oxide may include In, Sn, Al, Zn and Ga. (See FIG. 1A), an ohmic contact is formed between the transparent electrode and the p-type semiconductor layer in the heat treatment process.

이어서, 절연층을 전면에 증착하고, 포토리소그래피 공정 및 식각을 통한 패터닝 공정으로 투명전극 영역을 노출시킨다. 또한, n-형 반도체층 상부의 절연층을 오픈한다. 상기 절연층은 SiO2와 같은 절연물질로 이루어지는 패시베이션층을 PECVD법 등에 의해 형성할 수 있으나 이에 제한되는 것은 아니다. (도 1b 참조)Then, an insulating layer is deposited on the entire surface, and a transparent electrode region is exposed by a photolithography process and a patterning process through etching. Further, the insulating layer over the n-type semiconductor layer is opened. The insulating layer may be formed by a PECVD method or the like, but is not limited thereto, by using a passivation layer made of an insulating material such as SiO 2 . (See FIG. 1B)

이후, 포토리소그래피 공정을 통하여 상기 투명전극을 매개로 한 p-형 반도체층 상에 애노드 전극을 형성한다. 또한, 포토리소그래피 공정을 통하여 상기 n-형 반도체층 상의 절연층 일부를 개구하고 n-금속을 증착하여 캐소드 전극을 형성한다. 캐소드 전극을 형성하는 과정에서는 급속열처리(RTA; rapid thermal annealing)를 추가로 진행한다. (도 1b 참조)Thereafter, an anode electrode is formed on the p-type semiconductor layer via the transparent electrode through a photolithography process. Also, a part of the insulating layer on the n-type semiconductor layer is opened through a photolithography process, and n-metal is deposited to form a cathode electrode. In the process of forming the cathode electrode, rapid thermal annealing (RTA) is further performed. (See FIG. 1B)

이어서, 상기 n-형 반도체층 상에 형성된 절연층 상에 TFT를 구현한다. 이를 위하여 먼저 상기 n-형 반도체층 상에 형성된 절연층 상부에 TFT용 반도체 박막을 형성한다. (도 1c 참조)Then, a TFT is formed on the insulating layer formed on the n-type semiconductor layer. To this end, a TFT semiconductor thin film is first formed on the insulating layer formed on the n-type semiconductor layer. (See Fig. 1C)

상기 절연층 상에 형성되는 TFT용 반도체 박막은 기존의 TFT 소자의 반도체 박막으로 이용되는 공지의 물질들이 이용될 수 있다. 예를 들어, 상기 반도체 박막은 LTPS(Low-temperature polycrystalline silicon); Si; 탄소나노튜브; 그래핀; 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물로 이루어지는 군에서 선택될 수 있으나, 이에 제한되는 것은 아니다. 상기 12, 13, 14족 금속 원소로는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 등을 들 수 있다. As the semiconductor thin film for TFT formed on the insulating layer, known materials used as a semiconductor thin film of a conventional TFT element can be used. For example, the semiconductor thin film may be formed of low-temperature polycrystalline silicon (LTPS); Si; Carbon nanotubes; Graphene; 12, 13, and 14 metal elements, and combinations thereof. However, the present invention is not limited thereto. Examples of the Group 12, 13, and 14 metal elements include Zn, In, Ga, Cd, Ge, and Hf. have.

반도체 박막의 경우 일반적으로 알려진 성막 방법을 사용할 수 있으며, 분무법, CVD법 등의 화학적 성막 방법 이외에 물리적 성막 방법도 이용할 수 있다. 물리적 성막 방법으로는, 예를 들면 스퍼터법, 진공 증착법, 이온 플레이팅법, 펄스 레이저 증착법 등을 들 수 있다.In the case of a semiconductor thin film, a known film forming method can be used, and a physical film forming method other than a chemical film forming method such as a spray method and a CVD method can also be used. Examples of the physical film forming method include a sputtering method, a vacuum deposition method, an ion plating method, and a pulse laser deposition method.

상기 반도체 박막은 절연층과 마찬가지로 전면에 증착하고, 포토리소그래피 공정 및 식각을 통한 패터닝 공정으로 n-형 반도체층 상부에 TFT 형성을 위한 영역을 제외한 나머지 영역을 제거한다. n-형 반도체층 상부 절연층 상에 형성되는 반도체 박막은 활성화 과정을 거칠 수 있는데, 예를 들어, LTPS의 경우 레이저를 이용하여 다결정화를 진행할 수 있다.The semiconductor thin film is deposited on the entire surface like the insulating layer, and the remaining region except the region for forming the TFT is removed on the n-type semiconductor layer by a photolithography process and a patterning process by etching. The semiconductor thin film formed on the upper insulating layer of the n-type semiconductor layer may undergo an activation process. For example, in the case of LTPS, polycrystallization can be performed using a laser.

반도체 박막이 형성된 이후에는 상기 반도체 박막 위에 게이트 절연막을 형성한다. (도 1d 참조)After the semiconductor thin film is formed, a gate insulating film is formed on the semiconductor thin film. (See Fig. 1d)

상기 게이트 절연막을 형성하는 재료에도 특별히 제한은 없다. 본 실시 형태의 발명의 효과를 잃지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, Hf2O3, CaHfO3 등의 산화물을 사용할 수 있다. 이들 중에서도, SiO2, SiNx, Al2O3, Y2O3, Hf2O3, CaHfO3을 이용하는 것이 바람직하고, 보다 바람직하게는 SiO2, SiNx, Y2O3, Hf2O3, CaHfO3이고, 특히 바람직하게는 SiO2, SiNx이다.The material for forming the gate insulating film is not particularly limited. Those generally used in the range of not losing the effect of the invention of the present embodiment can be arbitrarily selected. For example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , Hf 2 O 3 , CaHfO 3 and the like can be used. Of these, SiO 2 , SiN x , Al 2 O 3 , Y 2 O 3 , Hf 2 O 3 and CaHfO 3 are preferably used, and SiO 2 , SiN x , Y 2 O 3 , Hf 2 O 3 , CaHfO 3 , and particularly preferably SiO 2 and SiN x .

게이트 절연막은 스퍼터링, 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 등 다양한 증착방법에 의해서 성막할 수 있다.The gate insulating film can be formed by various deposition methods such as sputtering, chemical vapor deposition (CVD), or plasma enhanced chemical vapor deposition (PECVD).

상기 게이트 절연막은 포토리소그래피 공정 및 식각을 통하여 패터닝 가능하다.The gate insulating film can be patterned through a photolithography process and etching.

게이트 절연막 형성 이후에는 소스 전극, 드레인 전극 및 게이트 전극을 형성한다. (도 1e 참조) 이때, 상기 TFT의 드레인 전극은 상기 캐소드 전극과 접촉되거나 전기적으로 연결되도록 형성한다.After the formation of the gate insulating film, a source electrode, a drain electrode, and a gate electrode are formed. (See FIG. 1E). At this time, the drain electrode of the TFT is formed to be in contact with or electrically connected to the cathode electrode.

소스 전극, 드레인 전극의 각 전극을 형성하는 재료에 특별히 제한은 없고, 본 실시 형태의 효과를 잃지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, ITO, IZO, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cr, Ni, Mo, Au, Ti, Ta 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 사용할 수 있다. 소스 전극, 드레인 전극의 각 전극은 다른 2층 이상의 도전층을 적층한 다층 구조로 할 수도 있다.The material for forming the respective electrodes of the source electrode and the drain electrode is not particularly limited and those generally used within the range in which the effect of the present embodiment is not lost can be arbitrarily selected. For example, transparent electrodes such as ITO, IZO, ZnO and SnO 2 , metal electrodes such as Al, Ag, Cr, Ni, Mo, Au, Ti and Ta, . Each electrode of the source electrode and the drain electrode may have a multilayer structure in which two or more different conductive layers are stacked.

소스 전극 및 드레인 전극을 형성하는 경우, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD(화학 기상 증착), 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.In the case of forming the source electrode and the drain electrode, a method such as a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method, and an ion plating method, a chemical method such as CVD (Chemical Vapor Deposition) The film may be formed in accordance with a method appropriately selected in consideration of suitability with the material to be used.

소스 전극 및 드레인 전극은, 도전막을 형성한 후, 예를 들면, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다.The source electrode and the drain electrode may be formed by patterning in a predetermined shape by, for example, etching or lift-off after forming a conductive film, or may be formed by direct patterning by an inkjet method or the like.

소스 전극 및 드레인 전극은 반도체 박막을 중심으로 마주하고 있으며 반도체 박막과 전기적으로 연결되어 있다. The source electrode and the drain electrode face each other around the semiconductor thin film and are electrically connected to the semiconductor thin film.

게이트 전극은 높은 도전성을 갖는 재료, 예를 들면, Al, Cu, Mo, Cr, Ta, Ti, Ag, Au 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), In-Ga-Zn-O 등의 금속 산화물 도전막 등을 이용하여 형성할 수 있다. The gate electrode may be formed of a material having high conductivity, for example, a metal such as Al, Cu, Mo, Cr, Ta, Ti, Ag, or Au, an Al-Nd, Ag alloy, tin oxide, zinc oxide, A metal oxide conductive film such as indium tin oxide (ITO), zinc oxide indium (IZO), or In-Ga-Zn-O can be used.

게이트 전극은, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막한다.The gate electrode is appropriately selected in consideration of suitability with a material to be used in a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method, and an ion plating method, or a chemical method such as a CVD method or a plasma CVD method The film is formed according to the method.

성막 후, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝함으로써, 게이트 전극을 형성해도 되고, 잉크젯법, 인쇄법 등에 의하여 직접 패턴 형성해도 된다. After the film formation, the gate electrode may be formed by patterning in a predetermined shape by an etching or lift-off method, or may be directly pattern-formed by an ink-jet method, a printing method, or the like.

[[ 실시예2Example 2 ] TFT가 p-형 ] TFT is a p-type 반도체층Semiconductor layer 상부에 형성되는 경우 When formed on the top

도 2에는 상기 TFT가 p-형 반도체층 상부에 형성되는 경우의 LED 소자의 구성을 도시하고 있다. Fig. 2 shows the structure of the LED element in the case where the TFT is formed on the p-type semiconductor layer.

도 2를 참조하면, 상기 TFT는 상기 절연층 상에 드레인(Drain) 전극과 애노드(Anode) 전극을 이격하여 구비하고, 상기 드레인 전극과 애노드 전극의 각각의 적어도 일부와 접하도록 반도체 박막(TFT용 반도체 박막)을 구비하며, 상기 반도체 박막 상에 게이트 절연막과 게이트(Gate) 전극을 순차적으로 형성하여 이루어진다.2, the TFT includes a drain electrode and an anode electrode spaced apart from each other on the insulating layer, and a semiconductor thin film (TFT) is formed so as to contact at least a part of each of the drain electrode and the anode electrode. A semiconductor thin film), and a gate insulating film and a gate electrode are sequentially formed on the semiconductor thin film.

또한, 상기 n-형 반도체층 상에는 소스(Source) 전극을 구비하고, 상기 p-형 반도체층 상에는 캐소드(Cathode) 전극을 구비하며, 상기 드레인 전극과 상기 캐소드 전극이 서로 연결되도록 구성하고 있다. In addition, a source electrode is provided on the n-type semiconductor layer, and a cathode electrode is formed on the p-type semiconductor layer. The drain electrode and the cathode electrode are connected to each other.

또한, 상기 p-형 반도체층 상에는 상기 캐소드 전극과 연결되는 투명한 전도성 산화물 박막(예를 들어, ITO)을 추가로 구비한다. 이 경우에는 광이 TFT 소자가 형성되어 있는 방향으로 방출되는 구조이다.In addition, a transparent conductive oxide thin film (for example, ITO) is further provided on the p-type semiconductor layer to be connected to the cathode electrode. In this case, the light is emitted in the direction in which the TFT element is formed.

이와 같은 구조의 LED 소자를 제작하기 위해서는 먼저, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 에피층을 포함하는 성장기판을 준비한다. 이어서, 상기 n-형 반도체층의 일부가 드러나도록 메사식각한다. In order to manufacture an LED device having such a structure, a growth substrate including an epitaxial layer in which an n-type semiconductor layer, an active layer having a quantum well structure and a p-type semiconductor layer are sequentially formed is prepared. Then, a mesa etching is performed so that a part of the n-type semiconductor layer is exposed.

상기 p-형 반도체층 바로 위의 일부 영역에 투명전극을 형성한다. 이때, 네거티브 PR(포토레지스트)을 사용하여 투명 전도성 산화물을 전자빔 증착방법으로 증착하고, PR을 리프트오프한 다음 열처리 공정으로 옴 접촉(Ohmic Contact)을 형성할 수 있다. 상기 투명 전도성 산화물의 재질은 실시예1에서 언급한 바와 같다. A transparent electrode is formed on a part of the p-type semiconductor layer immediately above the p-type semiconductor layer. At this time, a transparent conductive oxide can be deposited by electron beam evaporation using a negative PR (photoresist), lift-off of PR, and ohmic contact can be formed by a heat treatment process. The material of the transparent conductive oxide is the same as that described in the first embodiment.

이어서, 절연층을 전면에 증착하고, 포토리소그래피 공정 및 식각을 통한 패터닝 공정으로 투명전극 영역을 노출시킨다. 또한, n-형 반도체층 상부의 절연층을 오픈한다. 절연층과 투명전극의 재료 및 형성방법은 실시예1에서 상술한 내용을 활용할 수 있다.Then, an insulating layer is deposited on the entire surface, and a transparent electrode region is exposed by a photolithography process and a patterning process through etching. Further, the insulating layer over the n-type semiconductor layer is opened. The material and method of forming the insulating layer and the transparent electrode can utilize the contents described in the first embodiment.

n-형 반도체층 상부의 절연층이 오픈된 영역에는 소스 전극을 형성한다. 소스 전극의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.A source electrode is formed in a region where the insulating layer on the n-type semiconductor layer is open. As for the material and the forming method of the source electrode, the above-described contents can be utilized in the first embodiment.

그리고, 상기 p-형 반도체층 상에 형성된 절연층 상에 TFT를 구현한다. 이를 위하여 먼저 상기 p-형 반도체층 상에 형성된 절연층 상부에 TFT용 반도체 박막을 형성한다. 반도체 박막의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.A TFT is formed on the insulating layer formed on the p-type semiconductor layer. To this end, a TFT semiconductor thin film is first formed on the insulating layer formed on the p-type semiconductor layer. As for the material and the forming method of the semiconductor thin film, the above-mentioned contents can be utilized in the first embodiment.

반도체 박막이 형성된 이후에는 상기 반도체 박막 위에 게이트 절연막을 형성한다. 게이트 절연막의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.After the semiconductor thin film is formed, a gate insulating film is formed on the semiconductor thin film. As for the material and the formation method of the gate insulating film, the above-described contents can be utilized in the first embodiment.

게이트 절연막 형성 이후에는 애노드 전극, 드레인 전극 및 게이트 전극을 형성한다. 상기 게이트 절연막 상에는 게이트 전극이 형성된다. 또한, 상기 애노드 전극 및 드레인 전극은 반도체 박막을 중심으로 마주하고 있으며 반도체 박막과 전기적으로 연결되어 있다. 이때, 상기 TFT의 드레인 전극은 상기 캐소드 전극과 접촉되거나 전기적으로 연결되도록 형성한다.After the formation of the gate insulating film, an anode electrode, a drain electrode, and a gate electrode are formed. A gate electrode is formed on the gate insulating film. The anode electrode and the drain electrode face each other with respect to the semiconductor thin film and are electrically connected to the semiconductor thin film. At this time, the drain electrode of the TFT is formed to be in contact with or electrically connected to the cathode electrode.

[[ 실시예3Example 3 ] TFT가 p-형 ] TFT is a p-type 반도체층Semiconductor layer 상부에 형성되는 경우 When formed on the top

도 3에는 상기 TFT가 p-형 반도체층 상부에 형성되는 경우의 LED 소자의 구성을 도시하고 있다. Fig. 3 shows the structure of the LED element in the case where the TFT is formed on the p-type semiconductor layer.

도 3을 참조하면, 상기 TFT는 상기 절연층 상에 드레인(Drain) 전극과 애노드(Anode) 전극을 이격하여 구비하고, 상기 드레인 전극과 애노드 전극의 각각의 적어도 일부와 접하도록 반도체 박막(TFT용 반도체 박막)을 구비하며, 상기 반도체 박막 상에 게이트 절연막과 게이트(Gate) 전극을 순차적으로 형성하여 이루어진다.3, the TFT includes a drain electrode and an anode electrode spaced apart from each other on the insulating layer, and a semiconductor thin film (TFT) is formed so as to contact at least a part of each of the drain electrode and the anode electrode. A semiconductor thin film), and a gate insulating film and a gate electrode are sequentially formed on the semiconductor thin film.

또한, 상기 n-형 반도체층 상에는 소스(Source) 전극을 구비한다. 상기 p-형 반도체층 상에는 캐소드(Cathode) 전극을 구비하며, 상기 드레인 전극과 상기 캐소드 전극이 서로 연결되도록 구성하고 있다.Also, a source electrode is provided on the n-type semiconductor layer. A cathode electrode is formed on the p-type semiconductor layer, and the drain electrode and the cathode electrode are connected to each other.

또한, 상기 p-형 반도체층과 상기 절연층 사이에 금속 반사층(Metal reflector)을 추가로 구비하며, 상기 금속 반사층은 상기 캐소드 전극과 연결되도록 구성하였다. 이 경우에는 광이 TFT 소자가 형성되어 있는 방향과 반대방향으로 방출되는 구조이다.Further, a metal reflector is additionally provided between the p-type semiconductor layer and the insulating layer, and the metal reflection layer is connected to the cathode electrode. In this case, the light is emitted in a direction opposite to the direction in which the TFT element is formed.

이와 같은 구조의 LED 소자를 제작하기 위해서는 먼저, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 에피층을 포함하는 성장기판을 준비한다. 이어서, 상기 n-형 반도체층의 일부가 드러나도록 메사식각한다. In order to manufacture an LED device having such a structure, a growth substrate including an epitaxial layer in which an n-type semiconductor layer, an active layer having a quantum well structure and a p-type semiconductor layer are sequentially formed is prepared. Then, a mesa etching is performed so that a part of the n-type semiconductor layer is exposed.

상기 p-형 반도체층 바로 위의 일부 영역에 금속 반사층을 형성한다. 이를 위하여, PR(포토레지스트)을 사용하여 금속을 증착한다. 금속 반사층은 발광부에서 발생된 빛이 효과적으로 발산될 수 있도록 반사하는 역할과 동시에 p-형 반도체와 옴 접촉(Ohmic Contact)을 형성하여 전류주입을 원활하게 하고 동작전압을 낮추는 역할을 한다. 금속 반사층으로는 반사도가 높은 은(Ag) 이외에도 알루미늄(Al), 금, 구리, 니켈과 같이 높은 반사도를 갖는 물질을 이용할 수도 있다. 또한, 옴 접촉(Ohmic Contact) 형성을 위하여 Ni, Pd, Cr, Co, Au, Pt 등의 금속이 소량 포함되거나 이들 금속의 1종 혹은 2종 이상의 혼합물이 매우 얇은 두께(<2nm)로 상기 금속 반사층이 형성되기 이전에 먼저 증착될 수 있다. 금속 증착 이후에는 옴 접촉(Ohmic Contact)이 형성되도록 열처리 공정을 진행한다. A metal reflection layer is formed on a part of the p-type semiconductor layer immediately above the p-type semiconductor layer. For this purpose, metal is deposited using PR (photoresist). The metal reflective layer reflects the light emitted from the light emitting portion so that the light can be effectively diverted and at the same time forms an ohmic contact with the p-type semiconductor to smooth current injection and lower the operating voltage. As the metal reflective layer, a material having high reflectivity such as aluminum (Al), gold, copper, and nickel may be used in addition to silver (Ag) having high reflectivity. In order to form Ohmic Contact, a small amount of metals such as Ni, Pd, Cr, Co, Au, and Pt, or a mixture of two or more of these metals is very thin (<2 nm) Can be deposited before the reflective layer is formed. After the metal deposition, a heat treatment process is performed to form Ohmic Contact.

이어서, 절연층을 전면에 증착하고, 포토리소그래피 공정 및 식각을 통한 패터닝 공정으로 상기 금속 반사층의 일부 영역을 노출시킨다. 또한, n-형 반도체층 상부의 절연층을 오픈한다. 절연층의 재료 및 형성방법은 실시예1에서 상술한 내용을 활용할 수 있다.Subsequently, an insulating layer is deposited on the entire surface, and a part of the metal reflection layer is exposed by a photolithography process and a patterning process by etching. Further, the insulating layer over the n-type semiconductor layer is opened. The material of the insulating layer and the method of forming the same can be utilized in the first embodiment.

n-형 반도체층 상부의 절연층이 오픈된 영역에는 소스 전극을 형성한다. 소스 전극의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.A source electrode is formed in a region where the insulating layer on the n-type semiconductor layer is open. As for the material and the forming method of the source electrode, the above-described contents can be utilized in the first embodiment.

그리고, 상기 금속 반사층을 매개로 하는 상기 p-형 반도체층 상에 형성된 절연층 상에 TFT를 구현한다. 이를 위하여 먼저 상기 p-형 반도체층 상에 형성된 절연층 상부에 TFT용 반도체 박막을 형성한다. 반도체 박막의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.A TFT is formed on the insulating layer formed on the p-type semiconductor layer via the metal reflection layer. To this end, a TFT semiconductor thin film is first formed on the insulating layer formed on the p-type semiconductor layer. As for the material and the forming method of the semiconductor thin film, the above-mentioned contents can be utilized in the first embodiment.

반도체 박막이 형성된 이후에는 상기 반도체 박막 위에 게이트 절연막을 형성한다. 게이트 절연막의 재료 및 형성방법에 대해서는 실시예1에서 상술한 내용을 활용할 수 있다.After the semiconductor thin film is formed, a gate insulating film is formed on the semiconductor thin film. As for the material and the formation method of the gate insulating film, the above-described contents can be utilized in the first embodiment.

게이트 절연막 형성 이후에는 애노드 전극, 드레인 전극 및 게이트 전극을 형성한다. 상기 게이트 절연막 상에는 게이트 전극이 형성된다. 또한, 상기 애노드 전극 및 드레인 전극은 반도체 박막을 중심으로 마주하고 있으며 반도체 박막과 전기적으로 연결되어 있다. 이때, 상기 TFT의 드레인 전극은 상기 캐소드 전극과 접촉되거나 전기적으로 연결되도록 형성한다.After the formation of the gate insulating film, an anode electrode, a drain electrode, and a gate electrode are formed. A gate electrode is formed on the gate insulating film. The anode electrode and the drain electrode face each other with respect to the semiconductor thin film and are electrically connected to the semiconductor thin film. At this time, the drain electrode of the TFT is formed to be in contact with or electrically connected to the cathode electrode.

이상, 실시예1 내지 실시예3을 통해 TFT를 구동소자로 내장하는 액티브 매트릭스 디스플레이용 LED 소자의 다양한 형태 및 그 제조방법을 살펴보았다. 상술한 방법으로 제조된 액티브 매트릭스 디스플레이용 LED 소자는 수평형 구조, 수직형 구조, 혹은 플립칩 구조로 구현될 수 있다. Various embodiments of the LED element for active matrix display in which a TFT is incorporated as a driving element through Embodiments 1 through 3 have been described and a manufacturing method thereof has been described. The LED device for active matrix display manufactured by the above-described method may be implemented as a horizontal structure, a vertical structure, or a flip chip structure.

이와 같이 LED 소자 내에 TFT를 구현한 후 성장기판의 글라인딩/랩핑(grinding/lapping) 그리고 다이싱(dicing) 공정을 진행하여 개별 LED 칩으로 분리할 수 있다. 이와 같이 제조된 소자의 특징은 개별 LED 소자 상부에 절연층을 증착하여 LED 전극과 전기적으로 분리한 다음 절연층 상부에 TFT를 소자를 구현하고 하부의 LED 소자 구동을 위하여 전기적으로 연결하여 LED 칩 내에 구동회로를 내장한다는 점이다. 또한, LED 소자의 전극과 TFT 소자의 전극이 모두 LED 칩 상부에 위치하여 디스플레이 패널에 개별 LED 칩 본딩 공정으로 장착할 수 있다는 특징이 있다.As described above, after the TFT is implemented in the LED device, the growth substrate can be separated into individual LED chips by performing the gilding / lapping and the dicing process of the growth substrate. The characteristics of the thus fabricated device are as follows: an insulating layer is deposited on the upper surface of each LED element to electrically isolate the LED layer from the LED electrode, and then a TFT is formed on the upper surface of the insulating layer, And a built-in drive circuit. In addition, both the electrodes of the LED element and the electrodes of the TFT element are located above the LED chip, and can be mounted on the display panel by an individual LED chip bonding process.

이와 같이 본 발명에서는 TFT를 실장한 LED 칩을 이용하기 때문에 원하는 위치에 개별 LED 칩을 실장할 수 있어 디스플레이 크기에 제한받지 않고 액티브 매트릭스 디스플레이 구현이 가능하다. 이때 개별 LED 칩을 이용하므로 현재 AMOLED에서 구현 불가능한 수십 m 크기의 대형 디스플레이도 구현이 가능하다. As described above, since the LED chip mounted with the TFT is used, the individual LED chip can be mounted at a desired position, and the active matrix display can be realized without being limited by the display size. In this case, since it uses individual LED chips, it is possible to realize a large-sized display of several tens of meters which can not be implemented in AMOLED.

또한, 기존의 마이크로 LED를 이용한 액티브 매트릭스 디스플레이의 경우 사파이어 기반의 GaN LED를 주로 이용하였으므로 풀칼라 구현을 위해서는 양자점 등의 파장변환기술을 반드시 필요로 하였다. 그러나, 본 발명의 LED 칩은 적색, 청색, 녹색 파장별로 서로 다른 개별 LED 칩을 이용할 수 있고 자체 능동 소자를 포함하고 있으므로 파장변환기술을 이용하지 않고도 광효율이 우수한 개별 LED 칩을 적용하여 액티브 매트릭스 디스플레이 구현이 가능하다.In addition, since sapphire-based GaN LEDs are mainly used in an active matrix display using a conventional micro LED, a wavelength conversion technology such as a quantum dot is indispensable for full-color implementation. However, since the LED chip of the present invention can use different LED chips for different wavelengths of red, blue, and green, and includes an active element, it is possible to apply an individual LED chip having excellent light efficiency without using wavelength conversion technology, Implementation is possible.

또한, 마이크로 LED를 이용한 플렉서블 디스플레이의 경우 패시브 매트릭스 디스플레이 형태로만 구현이 가능하였으나, 본 발명의 LED 칩을 이용할 경우 마이크로 LED를 이용한 플렉서블 액티브 매트릭스 디스플레이 구현이 가능하다.In the case of a flexible display using a micro LED, the display can be implemented only as a passive matrix display. However, when the LED chip of the present invention is used, a flexible active matrix display using a micro LED can be realized.

제조공정상으로는 기존에는 LED 구동을 위한 TFT 소자를 별도로 제조하여 패널에 조립하였으므로 단가 상승 및 패널 제조 공정 추가에 따른 수율 감소가 불가피하였으나, 본 발명에서는 LED 칩 제조시에 TFT 소자를 구현 가능하도록 함으로써 제조 공정 시간을 단축시키고, 단가를 감소시켰으며, 소자의 소형화에 이바지할 수 있게 되었다.In the manufacturing process, conventionally, a TFT element for driving an LED was manufactured separately and assembled to a panel. Therefore, it was inevitable to reduce the yield due to the increase in the unit price and the addition of the panel manufacturing process. However, in the present invention, The process time is shortened, the unit cost is reduced, and it is possible to contribute to miniaturization of the device.

Claims (16)

n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 적층된 에피층을 포함하는 발광다이오드;
상기 에피층 상의 일정 영역에 형성된 절연층; 및
상기 절연층 상에 형성된 TFT를 포함하며,
상기 TFT는 상기 발광다이오드를 구동하기 위한 것인, 액티브 매트릭스 디스플레이용 LED 소자.
a light emitting diode including an epi layer in which an n-type semiconductor layer, an active layer of a quantum well structure and a p-type semiconductor layer are sequentially stacked;
An insulating layer formed in a predetermined region on the epi layer; And
And a TFT formed on the insulating layer,
And the TFT is for driving the light emitting diode.
제 1항에 있어서,
상기 발광다이오드는 상기 n-형 반도체층의 일부가 드러나도록 메사식각된 형태인 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method according to claim 1,
Wherein the light emitting diode is in the form of a mesa etched so that a part of the n-type semiconductor layer is exposed.
제 2항에 있어서,
상기 절연층을 포함하는 상기 TFT는 p-형 반도체층 상부 또는 n-형 반도체층 상부에 형성되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
3. The method of claim 2,
And the TFT including the insulating layer is formed on the p-type semiconductor layer or on the n-type semiconductor layer.
제 3항에 있어서,
상기 TFT가 n-형 반도체층 상부에 형성되는 경우, 상기 TFT는 상기 절연층 상에 드레인 전극과 소스 전극을 이격하여 구비하고, 상기 드레인 전극과 소스 전극의 각각의 적어도 일부와 접하도록 반도체 박막을 구비하며, 상기 반도체 박막 상에 게이트 절연막과 게이트 전극을 순차적으로 형성하여 이루어지며,
상기 p-형 반도체층 상에는 애노드 전극을 구비하고, 상기 n-형 반도체층 상에는 캐소드 전극을 구비하며, 상기 드레인 전극과 상기 캐소드 전극이 서로 연결되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method of claim 3,
When the TFT is formed on the n-type semiconductor layer, the TFT has a drain electrode and a source electrode spaced from each other on the insulating layer, and the semiconductor thin film is contacted with at least a part of each of the drain electrode and the source electrode. And a gate insulating film and a gate electrode sequentially formed on the semiconductor thin film,
Type semiconductor layer, an anode electrode on the p-type semiconductor layer, and a cathode electrode on the n-type semiconductor layer, wherein the drain electrode and the cathode electrode are connected to each other.
제 4항에 있어서,
상기 애노드 전극과 상기 p-형 반도체층 사이에 투명한 전도성 산화물 박막을 추가로 구비하는, 액티브 매트릭스 디스플레이용 LED 소자.
5. The method of claim 4,
Further comprising a transparent conductive oxide thin film between the anode electrode and the p-type semiconductor layer.
제 3항에 있어서,
상기 TFT가 p-형 반도체층 상부에 형성되는 경우, 상기 TFT는 상기 절연층 상에 드레인 전극과 애노드 전극을 이격하여 구비하고, 상기 드레인 전극과 애노드 전극의 각각의 적어도 일부와 접하도록 반도체 박막을 구비하며, 상기 반도체 박막 상에 게이트 절연막과 게이트 전극을 순차적으로 형성하여 이루어지며,
상기 n-형 반도체층 상에는 소스 전극을 구비하고, 상기 p-형 반도체층 상에는 캐소드 전극을 구비하며, 상기 드레인 전극과 상기 캐소드 전극이 서로 연결되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method of claim 3,
When the TFT is formed on the p-type semiconductor layer, the TFT includes a drain electrode and an anode electrode spaced apart from each other on the insulating layer, and the semiconductor thin film is contacted with at least a part of each of the drain electrode and the anode electrode. And a gate insulating film and a gate electrode sequentially formed on the semiconductor thin film,
And a source electrode on the n-type semiconductor layer, and a cathode electrode on the p-type semiconductor layer, wherein the drain electrode and the cathode electrode are connected to each other.
제 6항에 있어서,
상기 p-형 반도체층 상에는 상기 캐소드 전극과 연결되는 투명한 전도성 산화물 박막을 추가로 구비하는, 액티브 매트릭스 디스플레이용 LED 소자.
The method according to claim 6,
And a transparent conductive oxide thin film connected to the cathode electrode on the p-type semiconductor layer.
제 6항에 있어서,
상기 p-형 반도체층과 상기 절연층 사이에 금속 반사층을 추가로 구비하며, 상기 금속반사층은 상기 캐소드 전극과 연결되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method according to claim 6,
And a metal reflection layer is further provided between the p-type semiconductor layer and the insulating layer, and the metal reflection layer is connected to the cathode electrode.
제 4항 또는 제 6항에 있어서,
상기 반도체 박막은 LTPS; Si; 탄소나노튜브; 그래핀; 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물로 이루어지는 군에서 선택되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method according to claim 4 or 6,
Wherein the semiconductor thin film comprises LTPS; Si; Carbon nanotubes; Graphene; 12, 13, and 14 metal elements, and combinations thereof.
제 1항에 있어서,
상기 TFT는 상기 에피층 상의 일정 영역에 형성된 절연층으로 보호되는 것인, 액티브 매트릭스 디스플레이용 LED 소자.
The method according to claim 1,
And the TFT is protected by an insulating layer formed in a certain region on the epi layer.
n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 에피층을 포함하는 성장기판을 준비하는 단계;
상기 n-형 반도체층의 일부가 드러나도록 메사식각하는 단계;
상기 p-형 반도체층 상부 혹은 상기 n-형 반도체층 상부에 절연층을 형성하는 단계;
상기 절연층 상에 TFT를 구현하는 단계; 및
캐소드 전극과 애노드 전극을 형성하는 단계를 포함하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법.
preparing a growth substrate including an epitaxial layer in which an n-type semiconductor layer, an active layer of a quantum well structure and a p-type semiconductor layer are sequentially formed;
Etching the mesa to expose a portion of the n-type semiconductor layer;
Forming an insulating layer on the p-type semiconductor layer or on the n-type semiconductor layer;
Implementing a TFT on the insulating layer; And
And forming a cathode electrode and an anode electrode.
제 11항에 있어서,
상기 절연층을 포함하는 상기 TFT가 상기 n-형 반도체층 상부에 형성되는 경우, 상기 절연층 형성 이후 상기 TFT를 구현하기 이전에, 상기 애노드 전극을 상기 p-형 반도체층 상에 형성하고 상기 캐소드 전극을 상기 n-형 반도체층 상에 형성하며, 상기 캐소드 전극은 상기 TFT의 드레인 전극과 연결되도록 형성하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법.
12. The method of claim 11,
In the case where the TFT including the insulating layer is formed on the n-type semiconductor layer, the anode electrode is formed on the p-type semiconductor layer before the TFT is formed after the insulating layer is formed, Type semiconductor layer, and the cathode electrode is formed to be connected to the drain electrode of the TFT.
제 12항에 있어서,
상기 애노드 전극을 상기 p-형 반도체층 상에 형성하기 이전에 상기 p-형 반도체층 바로 위에 투명한 전도성 산화물 박막을 형성하는 단계를 추가로 포함하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법.
13. The method of claim 12,
Further comprising forming a transparent conductive oxide thin film directly on the p-type semiconductor layer before forming the anode electrode on the p-type semiconductor layer.
제 11항에 있어서,
상기 절연층을 포함하는 상기 TFT가 상기 p-형 반도체층 상부에 형성되는 경우, 상기 절연층 형성 이후 상기 TFT를 구현하기 이전에, 상기 n-형 반도체층 상에 소스 전극을 형성하고 상기 p-형 반도체층 상에 캐소드 전극을 형성하며, 상기 캐소드 전극은 상기 TFT의 드레인 전극과 연결되도록 형성하는, 액티브 매트릭스 디스플레이용 LED 소자.
12. The method of claim 11,
A source electrode is formed on the n-type semiconductor layer and the p-type semiconductor layer is formed before the TFT is formed after the insulating layer is formed, when the TFT including the insulating layer is formed on the p- Type semiconductor layer, and the cathode electrode is formed to be connected to the drain electrode of the TFT.
제 14항에 있어서,
상기 p-형 반도체층 상에 캐소드 전극을 형성하기 이전에 상기 p-형 반도체층 바로 위에 상기 캐소드 전극과 연결되는 투명한 전도성 산화물 박막을 형성하는 단계를 추가로 포함하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법.
15. The method of claim 14,
Further comprising forming a transparent conductive oxide thin film directly on the p-type semiconductor layer before forming the cathode electrode on the p-type semiconductor layer, the transparent conductive oxide thin film being connected to the cathode electrode. Gt;
제 14항에 있어서,
상기 p-형 반도체층 상에 캐소드 전극을 형성하기 이전에 상기 p-형 반도체층 바로 위에 상기 캐소드 전극과 연결되는 금속 반사층을 형성하는 단계를 추가로 포함하는, 액티브 매트릭스 디스플레이용 LED 소자의 제조방법.
15. The method of claim 14,
Further comprising forming a metal reflection layer directly on the p-type semiconductor layer before forming the cathode electrode on the p-type semiconductor layer, the metal reflection layer being connected to the cathode electrode. .
KR1020160184221A 2016-12-30 2016-12-30 Light emitting diode device for active matrix displays and manufacturing method thereof KR20180078941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184221A KR20180078941A (en) 2016-12-30 2016-12-30 Light emitting diode device for active matrix displays and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184221A KR20180078941A (en) 2016-12-30 2016-12-30 Light emitting diode device for active matrix displays and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20180078941A true KR20180078941A (en) 2018-07-10

Family

ID=62916174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184221A KR20180078941A (en) 2016-12-30 2016-12-30 Light emitting diode device for active matrix displays and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20180078941A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102030323B1 (en) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 Display device and method of manufacturing the same
CN110649060A (en) * 2019-11-01 2020-01-03 京东方科技集团股份有限公司 Micro light emitting diode chip, manufacturing method thereof and display panel manufacturing method
KR20200018125A (en) * 2018-08-10 2020-02-19 삼성전자주식회사 Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
KR20200058833A (en) * 2018-11-20 2020-05-28 한국과학기술원 Micro light emitting diode using active matrix system
CN111627949A (en) * 2019-02-27 2020-09-04 昆山工研院新型平板显示技术中心有限公司 Micro light-emitting diode pixel unit device structure, preparation method and display panel
KR20210003439A (en) * 2019-07-02 2021-01-12 셀로코아이엔티 주식회사 Light Emitting Diode Display Device And Method Of Fabricating The Same
KR20210003542A (en) * 2019-07-02 2021-01-12 한국과학기술원 Method of manufacturing display for mass production using wafer level transfer and large area display
US11621252B2 (en) 2018-11-15 2023-04-04 Lg Display Co., Ltd. Display device which is capable of implementing an LED in a non-transfer manner and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127278A (en) * 1999-10-25 2001-05-11 Rohm Co Ltd Composite semiconductor device
KR20090088643A (en) * 2008-02-15 2009-08-20 삼성전자주식회사 Backlight unit and display having the same
KR101007125B1 (en) * 2010-04-13 2011-01-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20140046372A (en) * 2012-10-10 2014-04-18 산켄덴키 가부시키가이샤 Semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127278A (en) * 1999-10-25 2001-05-11 Rohm Co Ltd Composite semiconductor device
KR20090088643A (en) * 2008-02-15 2009-08-20 삼성전자주식회사 Backlight unit and display having the same
KR101007125B1 (en) * 2010-04-13 2011-01-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20140046372A (en) * 2012-10-10 2014-04-18 산켄덴키 가부시키가이샤 Semiconductor light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018125A (en) * 2018-08-10 2020-02-19 삼성전자주식회사 Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
US11621252B2 (en) 2018-11-15 2023-04-04 Lg Display Co., Ltd. Display device which is capable of implementing an LED in a non-transfer manner and method of manufacturing the same
KR20200058833A (en) * 2018-11-20 2020-05-28 한국과학기술원 Micro light emitting diode using active matrix system
KR102030323B1 (en) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 Display device and method of manufacturing the same
US11094867B2 (en) 2018-11-23 2021-08-17 Lg Display Co., Ltd. Display device and method of manufacturing the same
CN111627949A (en) * 2019-02-27 2020-09-04 昆山工研院新型平板显示技术中心有限公司 Micro light-emitting diode pixel unit device structure, preparation method and display panel
KR20210003439A (en) * 2019-07-02 2021-01-12 셀로코아이엔티 주식회사 Light Emitting Diode Display Device And Method Of Fabricating The Same
KR20210003542A (en) * 2019-07-02 2021-01-12 한국과학기술원 Method of manufacturing display for mass production using wafer level transfer and large area display
CN110649060A (en) * 2019-11-01 2020-01-03 京东方科技集团股份有限公司 Micro light emitting diode chip, manufacturing method thereof and display panel manufacturing method

Similar Documents

Publication Publication Date Title
KR20180078941A (en) Light emitting diode device for active matrix displays and manufacturing method thereof
EP1810351B1 (en) Gan compound semiconductor light emitting element
US7432119B2 (en) Light emitting diode with conducting metal substrate
EP1941555B1 (en) SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
KR100576872B1 (en) Nitride semiconductor light emitting diode with esd protection capacity
CN105552190B (en) It is micro-led
KR100670928B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US8384100B2 (en) InGaAIN light-emitting device and manufacturing method thereof
US20070040162A1 (en) Highly efficient III-nitride-based top emission type light emitting device having large area and high capacity and method of manufacturing the same
US7821026B2 (en) Light emitting diode device and manufacturing method therof
US11915962B2 (en) High-resolution micro-LED display panel and manufacturing method of the same
CN110416244B (en) Display panel and manufacturing method thereof
WO2023071910A1 (en) Micro-led chip structure and manufacturing method therefor
US10205075B2 (en) Semiconductor light emitting device including cap structure and method of making same
US20200388737A1 (en) Anodic oxide film for electric contact, optoelectronic display, and method of manufacturing optoelectronic display
CN115498088B (en) Miniature light-emitting diode and preparation method thereof
US20140291688A1 (en) Active matrix solid state light display
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
US20190013433A1 (en) Light Emitting Transistor and Method for Manufacturing the Same
US20230078065A1 (en) Forming method of flip-chip light emitting diode structure
US9130108B2 (en) Light-emitting diode and method for manufacturing thereof
TWI360892B (en) Light-emitting device
TWI704698B (en) Light-emitting device
CN111863871A (en) Display panel and preparation method thereof
KR20090109598A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application