KR20180076615A - Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same - Google Patents
Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same Download PDFInfo
- Publication number
- KR20180076615A KR20180076615A KR1020160180969A KR20160180969A KR20180076615A KR 20180076615 A KR20180076615 A KR 20180076615A KR 1020160180969 A KR1020160180969 A KR 1020160180969A KR 20160180969 A KR20160180969 A KR 20160180969A KR 20180076615 A KR20180076615 A KR 20180076615A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- sputtering
- layer
- adhesive layer
- loading
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims abstract description 76
- 239000012790 adhesive layer Substances 0.000 claims abstract description 54
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 239000000853 adhesive Substances 0.000 claims abstract description 8
- 230000001070 adhesive effect Effects 0.000 claims abstract description 8
- 239000007779 soft material Substances 0.000 claims abstract description 4
- 229920002379 silicone rubber Polymers 0.000 claims description 8
- 239000004944 Liquid Silicone Rubber Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Packages (AREA)
Abstract
Description
본 발명은 반도체 패키지의 EMI 차폐 기술에 관한 것으로서, 특히 반도체 패키지의 스퍼터링에 의하여 반도체 패키지의 외면에 EMI 차폐층을 형성하는 기술에 관한 것이다. 더 나아가 스퍼터링 공정 이전에 BGA 반도체 패키지의 솔더볼이 노출된 단자 접촉부를 로딩 테이프에 밀어넣어 스퍼터링이 단자 접촉부에는 영향을 주지 않도록 하는 방식의 EMI 차폐층 형성 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EMI shielding technology of a semiconductor package, and more particularly, to a technique of forming an EMI shielding layer on an outer surface of a semiconductor package by sputtering of the semiconductor package. Further, the present invention relates to a technique of forming an EMI shielding layer in such a manner that a terminal contact portion of a solder ball of a BGA semiconductor package is pushed into a loading tape prior to a sputtering process so that sputtering does not affect the terminal contact portion.
반도체 패키징의 한 종류로서, BGA(Ball Grid Array)가 많이 사용되고 있다. 솔더 볼(Solder Ball)에 의하여 패키지의 외부 단자접촉을 달성함으로써, 리드 프레임 타입 패키지에서 단면, 양면, 4면으로 신호전달하는 대신에 바닥면에 노출된 수많은 볼로 대체하여 더 많은 신호 전달을 가능하게 하였다. 이러한 BGA 패키지는 차세대 고속메모리의 주력 패키지로 생산되고 있고, 이동전화나 디지털카메라 등 휴대형 정보통신기기에 한정돼 있던 CSP(Chip Scale Package) 사용 분야를 PC나 워크스테이션 등의 컴퓨터 영역으로까지 확장하고 있다.As a kind of semiconductor packaging, a ball grid array (BGA) is widely used. By achieving external terminal contact of the package by solder ball, it is possible to substitute a large number of balls exposed on the bottom surface for signal transmission instead of one-sided, two-sided, and four-sided signals in a lead frame type package Respectively. These BGA packages are being produced as the main package of next-generation high-speed memory and expand the use of CSP (Chip Scale Package), which was limited to portable information communication devices such as mobile phones and digital cameras, to computer areas such as PCs and workstations have.
한편, 모바일 분야에서 배터리 수명을 증가시키기 위하여 배터리의 크기를 키워야 하는 요구와 단말기의 크기를 줄여야 하는 두 가지의 요구를 동시에 달성하기 위하여 상대적으로 단말기에서 차지하는 PCB의 크기를 줄여야 하는 요구에 직면하게 되었고, PCB의 크기가 줄어들면 PCB에 포함된 반도체 소자 사이의 간격이 좁아지면서 반도체 소자 상호간 전자파 간섭에 의한 에러가 발생할 수밖에 없었다. 이러한 소자간 전자판 간섭을 억제하기 위하여, 소자차폐용 캡(CAP)을 씌우는 방법이나 EMI 스퍼터링 기술에 의하여 소자의 외면에 차폐용 금속코팅을 형성하는 기술이 개발되었다.Meanwhile, in order to increase the battery life in the mobile field, there has been a demand to reduce the size of the PCB occupied in the terminals in order to simultaneously satisfy the two requirements of increasing the size of the battery and the size of the battery. If the size of the PCB is reduced, the gap between the semiconductor devices included in the PCB becomes narrow, and errors due to electromagnetic interference between the semiconductor devices can not be avoided. In order to suppress the electromagnetic plate interference between the devices, a technique of forming a metal coating for shielding on the outer surface of the device by a cap covering device (CAP) or an EMI sputtering technique has been developed.
이 중에서 스퍼터링에 의한 차폐용 금속 코팅 기술은 반도체 소자의 접속단자를 제외한 전체 외면에 차폐를 위한 금속 박막을 스퍼터링 현상을 이용하여 형성하는 것인데, BGA 반도체 패키지의 경우, 스퍼터링이 접속단자에 영향을 주지 않도록 하는 방법으로서, 반도체 패키지 크기의 구멍이 형성된 테이프에 반도체 패키지를 수납하여 패키지의 상부면만 노출시켜 스퍼터링을 적용하는 방법(등록특허 제10-1662068호 참조)이 개시되어 있으나, 테이프에 구멍을 형성하는데 비용이 과다하게 발생할 뿐만 아니라, 구멍에 반도체 패키지를 정확하게 배치하지 못하였을 때에 스퍼터링에 의한 박막이 불량하게 증착되는 문제가 있었다.Among them, the metal coating technology for shielding by sputtering is to form a metal thin film for shielding on the entire outer surface except the connection terminal of the semiconductor element by sputtering. In the case of the BGA semiconductor package, sputtering affects the connection terminal A method is disclosed in which a semiconductor package is housed in a perforated tape having a size of a semiconductor package to expose only the upper surface of the package to apply sputtering (see Patent Registration No. 10-1662068), but a hole is formed in the tape And there is a problem that the thin film by sputtering is poorly deposited when the semiconductor package can not be accurately placed in the hole.
본 발명의 목적은 BGA 반도체 패키지의 스퍼터링을 위한 로딩 테이프로서, 이형 필름 상에 비점착성의 연질층을 형성하고 연질층의 표면에 접착층을 형성함으로써, 접착층의 두께가 최대한 얇게 형성된 로딩 테이프를 제공하는 것을 목적으로 한다. 기타 본 발명의 다른 목적은 첨부된 도면을 참조하여 설명되는 본 발명의 상세한 설명에 의하여 모두 달성될 수 있다.It is an object of the present invention to provide a loading tape for sputtering a BGA semiconductor package, which comprises a non-sticky soft layer formed on a release film and an adhesive layer formed on the surface of the soft layer, . Other objects of the present invention can be achieved by the detailed description of the present invention described with reference to the accompanying drawings.
이와 같은 목적을 달성하기 위하여, 본 발명의 하나의 양태로서 BGA 반도체 패키지 스퍼터링용 로딩 테이프는 BGA 반도체 패키지의 솔더볼이 형성된 비(非)스퍼터링면을 부착하기 위한 점착력을 갖는 접착층(110), 상기 접착층(110)의 하부에 형성되고 연신율(elongation)이 양호한 연질의 재료로 구성된 연질층(120), 및 상기 연질층(120)의 하부에 부착되어 상기 연질층(120)을 보호하기 위한 연질층 보호용 이형 필름(130)을 포함한다.In order to achieve the above object, in one aspect of the present invention, a loading tape for sputtering a BGA semiconductor package includes an
여기에서, 상기 연질층(120)의 재료로 LSR(Liquid Silicone Rubber)을 선택할 수 있다.Here, LSR (Liquid Silicone Rubber) can be selected as the material of the
또한, 본 발명의 다른 양태로서 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)는 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100)를 일정한 크기로 절개하여 형성한 반도체 패키지 로딩부(1100), 및 상기 반도체 패키지 로딩부의 가장자리에 위치하는 접착층(110)이 부착될 부착면이 형성되어 상기 부착면에 상기 반도체 패키지 로딩부(1100)의 가장자리에 위치하는 접착층을 부착하여 상기 반도체 패키지 로딩부(1100)를 펼쳐진 상태로 유지하기 위한 프레임부(1200)를 포함한다.According to another aspect of the present invention, a
여기에서, 상기 프레임부(1200)의 상기 부착면의 반대면에 부착되어 상기 접착층(110)을 보호하기 위한 접착층 보호용 이형 필름(1300)을 더 포함할 수 있다.Here, the
또한, 본 발명의 또 다른 양태로서 BGA 반도체 패키지 스퍼터링 방법은, a) 제3항의 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)에서 상기 연질층 보호용 이형 필름(1300)을 제거하는 단계, b) 상기 접착층(110) 상에 BGA 반도체 패키지(10)의 솔더볼(11)이 형성된 접촉부(15)를 안착시키는 단계, c) 상기 접착층(110) 상에 안착된 상기 BGA 반도체 패키지(10)를 하향 가압하여 상기 연질층(120)이 상기 솔더볼(11)이 형성된 접촉부(15)의 형상으로 변형이 이루어지도록 상기 솔더볼(11)의 깊이까지 로딩하는 단계, 및 d) 상기 접착층(110)에 밀착된 상기 BGA 반도체 패키지(10)의 외면에 스퍼터링 공정을 수행하여 차폐층(20)을 형성하는 단계를 포함한다.Further, in another embodiment of the present invention, a method for sputtering a BGA semiconductor package includes the steps of: a) removing the release layer for protecting the
바람직하게는, 상기 c) 단계에서 상기 BGA 반도체 패키지(10)의 하향 가압시 상기 연질층(120)의 후퇴 변형을 제한하여 상기 솔더볼(11) 사이에 연질층(120)이 완전히 채워지도록 상기 연질층(120)의 이면에 완충 부재(300)를 덧대는 단계를 더 포함할 수 있다.Preferably, the
이와 같은 본 발명의 충분한 두께의 연질층 상에 얇게 도포된 접착층을 포함하는 로딩 테이프에 의하면, 반도체의 로딩을 담당하는 역할을 접착층 대신에 연질층이 수행하게 되어 접착층의 두께를 최소화할 수 있고 또한 접착층의 경도를 더욱 강화시킬 수 있게 된다.According to the loading tape including the adhesive layer thinly coated on the soft layer of the present invention having a sufficient thickness, the soft layer plays the role of loading the semiconductor in place of the adhesive layer, so that the thickness of the adhesive layer can be minimized The hardness of the adhesive layer can be further strengthened.
따라서 얇은 두께와 강한 경도로 형성된 접착층에 의하여 반도체의 로딩 과정에서 연질층이 반도체의 가장자리 밖으로 밀려나오는 현상이 억제되고, 반도체가 연질층에 너무 깊이 로딩되는 것을 방지할 수 있게 되어, 스퍼터링의 불량률을 최소화할 수 있게 된다.Therefore, by the adhesive layer formed with a thin thickness and a strong hardness, the phenomenon that the soft layer is pushed out of the edge of the semiconductor during the semiconductor loading process can be suppressed, and the semiconductor can be prevented from being loaded too deeply into the soft layer, So that it can be minimized.
또한, BGA 반도체 패키지의 스퍼터링이 완료되어 로딩 테이프로부터 제거되는 과정에서 접착층의 일부가 솔더볼에 잔유하는 문제를 근본적으로 해결할 수 있다.In addition, it is possible to fundamentally solve the problem that a part of the adhesive layer remains on the solder ball in the course of the sputtering of the BGA semiconductor package being completed and removed from the loading tape.
도 1은 본 발명의 초기의 방식에 따른 로딩 테이프 상에 BGA 반도체 패키지가 로딩되는 두 가지의 불량한 상태를 나타낸다.
도 2는 본 발명의 일실시예에 따른 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100)의 단면도(a), 및 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)의 단면도(b);
도 3은 도 2(b)에 접착층 보호용 이형 필름(1300)이 부착된 로딩 부재(1000)로서, 접착층 보호용 이형 필름(1300)과 연질층 보호용 이형 필름(130)이 제거되는 모습을 보여주는 사시도;
도 4는 본 발명의 일실시예에 따른 BGA 반도체 패키지 스퍼터링 방법을 순차적으로 도시하는 도면;
도 5는 도 4의 (a), (b) 과정에서 완충 부재(300)를 이용하는 방법을 나타내는 도면;
도 6은 본 발명의 방법에 따른 스퍼터링이 완료된 후에 BGA 반도체 패키지를 로딩 테이프로부터 제거하는 하나의 방법을 나타내는 도면;
도 7 및 도 8은 종래의 방식에 따른 로딩 테이프를 이용하여 BGA 반도체 패키지를 로딩한 후의 스퍼터링의 불량을 나타내는 사진; 및
도 9는 본 발명에 따른 로딩 테이프를 이용하여 BGA 반도체 패키지를 로딩한 후의 스퍼터링의 양호한 모습을 나타내는 사진이다.Figure 1 shows two poor states in which a BGA semiconductor package is loaded onto a loading tape in accordance with the earlier method of the present invention.
FIG. 2 is a sectional view (a) of a
3 is a perspective view showing a state in which the release film for protecting the
FIG. 4 is a view sequentially showing a BGA semiconductor package sputtering method according to an embodiment of the present invention; FIG.
5 is a view showing a method of using the
6 illustrates one method of removing a BGA semiconductor package from a loading tape after sputtering according to the method of the present invention is completed;
FIGS. 7 and 8 are photographs showing failure of sputtering after loading a BGA semiconductor package using a loading tape according to a conventional method; FIG. And
9 is a photograph showing a good state of sputtering after loading the BGA semiconductor package using the loading tape according to the present invention.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and should be construed in accordance with the technical meanings and concepts of the present invention.
본 발명은 BGA 반도체 패키기의 EMI 차폐층을 형성하기 위하여 종래의 캡을 씌우거나, 구멍을 형성하여 반도체 패키지를 삽입한 후에 스퍼터링을 수행하는 등의 경제성이 낮은 방법을 탈피하여, BGA 반도체 패키지를 로딩 테이프에 그대로 로딩한 후에 스퍼터링을 수행하는 방법에 초점을 맞추었다.The present invention is a method for manufacturing an EMI shielding layer of a BGA semiconductor package by removing a low cost method such as covering a conventional cap or forming a hole to insert a semiconductor package and then performing sputtering, And focused on a method of performing sputtering after being loaded on a loading tape as it is.
도 1에 이러한 방법의 초기의 시도로서 기저 필름(24)에 접착층(22)을 충분히 도포한 로딩 테이프를 일정한 크기로 절개한 후에 프레임부(1200)에 부착하여 접착층(22)의 깊이 내에 BGA 반도체 패키지(10)의 솔더볼(11)이 하향 가압되어 삽입될 수 있도록 구성하였다. 접착층(22)의 두께는 솔더볼의 높이를 수용할 수 있을 정도로서 대략 600μm 이상으로 구성되는 것이 바람직할 것이다.As an initial attempt of this method in Fig. 1, a loading tape having a
그런데, 이러한 초기의 방식의 로딩 테이프는 접착층(22)에 솔더볼이 완전히 삽입될 수 있을 정도의 충분한 두께로 도포되어야 하고, 동시에 접착층(22)이 솔더볼의 가장자리에 완전히 밀착되어 스퍼터링의 영향을 받지 않도록 접착층(22)의 경도를 낮게 구성해야 하므로, 점도(viscosity)가 낮은 연성의 끈적임이 많은 접착성분을 사용할 수밖에 없다. 따라서 스퍼터링의 완료 후 반도체 분리 과정에서 접착성분의 일부가 솔더볼에 잔유하게 되어 이를 제거하기 위한 별도으 공정이 필요하게 된다.The loading tape of this initial type should be applied to a thickness sufficient to allow the solder ball to be completely inserted into the
이러한 접착층(22)의 특성에 기인하여, 도 1(b)에서와 같이 BGA 반도체 패키지(10)의 로딩시 반도체 패키지의 가장자리에 접하는 부근에서 접착층(22)이 바깥으로 밀려나와 접착층(22)의 상면의 위로 올라오게 되는 문제가 발생하였다. 이러한 밀림 현상은 도 7에 도시된 바와 같은 차폐층이 뜯기는 불량한 스퍼터링의 결과물(적색 라인의 내부)을 만들어 낸다.1B, when the
또한, 도 1(c)에서와 같이 BGA 반도체 패키지(10)의 로딩시 조금만 강하게 눌러도 접착층(22)의 연성 특성에 의하여 정상 깊이보다 더 삽입되어 BGA 반도체 패키지의 가장자리 부근이 솔더볼의 깊이 이상으로 접착층(22)에 들어가게 되고, 도 8에 도시된 바와 같이 차폐층이 덜 형성되는 불량한 스퍼터링의 결과물을 만들어 낸다.As shown in FIG. 1 (c), when the
도 2(a)는 본 발명의 일실시예에 따른 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100)의 단면도(a)이다. 도 2(a)를 참조하면, 본 발명의 하나의 양태로서 BGA 반도체 패키지 스퍼터링용 로딩 테이프는 접착층(110), 연질층(120), 및 연질층 보호용 이형 필름(130)을 포함한다.2 (a) is a cross-sectional view (a) of a
상기 접착층(110)은 BGA 반도체 패키지의 솔더볼이 형성된 비(非)스퍼터링면을 부착하기에 충분한 정도의 점착력을 갖는다. 접착층(110)은 아래에 반도체의 솔더볼의 높이을 수용할 수 있는 깊이를 갖는 연질층(120)이 형성되어 있으므로 본 접착층(110)은 반도체의 부착을 위한 기능을 수행하는 용도로서 최대한 얇게 구성된다. 바람직한 예로서, 접착층(110)의 두께는 100μm 이하로 구성될 수 있다.The
또한, 도 1에서의 접착층(22)과 달리 솔더볼을 수용하기 위한 연성을 가질 필요는 없고 충분한 경성을 갖도록 점성이 작은 비교적 끈적임이 적은 접착성분으로 구성할 수 있다. 따라서 솔더볼의 가압에 의한 측방향으로의 밀림 현상이 최소화되어 양호한 스퍼터링의 결과물을 얻을 수 있다. 또한, 스퍼터링의 종료후 반도체 패키지를 로딩 테이프에서 분리할 때에 접착층(22)의 끈적임이 적어 솔더볼에 접착성분이 묻지 않고 완전히 제거됨으로써, 솔더볼의 세척을 위한 부가적 공정이 필요하지 않다.Further, unlike the
상기 연질층(120)은 상기 접착층(110)의 하부에 형성되고 연신율(elongation)이 양호한 연질의 재료, 예로서 실리콘 고무 등의 재료로 구성된다. 연질층(120)은 도 1에서의 접착층(22)의 역할인 솔더볼(11)의 로딩 기능을 수행하기 위한 충분한 연성을 보유하지만, 상부에 별도의 접착층(110)이 형성되어 있으므로 접착력을 가질 필요가 없다. 연질층(120)의 두께는 다양한 규격의 솔더볼(11)의 높이를 수용할 수 있도록 대략 150 내지 600 μm로 구성하는 것이 바람직하고, BGA 반도체 패키지의 규격에 따라 달리 정할 수 있을 것이다.The
여기에서, 상기 연질층(120)의 재료로 LSR(Liquid Silicone Rubber)을 선택할 수 있다. 연질층 보호용 이형 필름(130) 상에 LSR을 충분한 두께로 도포한 후에 가열하여 원하는 연신율과 탄성 특성을 나타내도록 고형화하여 연질층(120)을 형성할 수 있다.Here, LSR (Liquid Silicone Rubber) can be selected as the material of the
상기 연질층 보호용 이형 필름(130)은 상기 연질층(120)의 하부에 부착되어 상기 연질층(120)을 보호한다. 연질층(120)의 형성을 위한 기저 필름의 역할을 수행하고 로딩 테이프의 완성 후에는 반도체 로딩 공정을 위하여 제거되기 전까지 연질층(120)을 보호하는 역할을 수행한다.The
도 2(b)는 본 발명의 일실시예에 따른 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)의 단면도이다. 도 2(b)를 참조하면, 본 발명의 다른 하나의 양태로서 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)는 반도체 패키지 로딩부(1100), 및 프레임부(1200)를 포함하여 구성된다.2 (b) is a cross-sectional view of a
상기 반도체 패키지 로딩부(1100)는 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100)를 예로서, 사각형 형상의 스퍼터링을 원하는 반도체 패키지의 규격에 맞게 일정한 크기로 절개하여 형성한다.The semiconductor
상기 프레임부(1200)는 상기 반도체 패키지 로딩부의 가장자리에 위치하는 접착층(110)이 부착될 부착면이 형성되어 상기 부착면에 상기 반도체 패키지 로딩부(1100)의 가장자리에 위치하는 접착층을 부착하여 상기 반도체 패키지 로딩부(1100)를 펼쳐진 상태로 유지한다.The
여기에서, 상기 프레임부(1200)의 상기 부착면의 반대면에 부착되어 상기 접착층(110)을 보호하기 위한 접착층 보호용 이형 필름(1300)을 더 포함할 수 있다.Here, the
이와 같은 로딩 부재(1000)는 도 3에 도시된 바와 같이, 스퍼터링 공정에서 반도체 패키지를 로딩 하기전에 접착층 보호용 이형 필름(1300) 및 연질층 보호용 이형 필름(130)이 제거된 상태로 준비된다.3, the
도 4는 본 발명의 일실시예에 따른 BGA 반도체 패키지 스퍼터링 방법을 순차적으로 도시하는 도면이다. 도 3 및 도 4를 참조하면, 본 발명의 또 다른 양태로서 BGA 반도체 패키지 스퍼터링 방법은, a) 제3항의 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000)에서 상기 연질층 보호용 이형 필름(1300)을 제거하는 단계, b) 상기 접착층(110) 상에 BGA 반도체 패키지(10)의 솔더볼(11)이 형성된 접촉부(15)를 안착시키는 단계, c) 상기 접착층(110) 상에 안착된 상기 BGA 반도체 패키지(10)를 하향 가압하여 상기 연질층(120)이 상기 솔더볼(11)이 형성된 접촉부(15)의 형상으로 변형이 이루어지도록 상기 솔더볼(11)의 깊이까지 로딩하는 단계, 및 d) 상기 접착층(110)에 밀착된 상기 BGA 반도체 패키지(10)의 외면에 스퍼터링 공정을 수행하여 차폐층(20)을 형성하는 단계를 포함한다.FIG. 4 is a view sequentially showing a BGA semiconductor package sputtering method according to an embodiment of the present invention. 3 and 4, a BGA semiconductor package sputtering method according to another embodiment of the present invention includes the steps of: a) removing the release layer for protecting the
a) 단계에 의하여, 도 3에서 이형 필름이 제거된 상태로 로딩 부재(1000)가 도 4(a)와 같이 준비되고, b) 단계 및 c) 단계에 의하여 도 4(b)와 같이 BGA 반도체 패키지가 로딩 테이프에 충분히 로딩된 후에, d) 단계의 스퍼터링 공정을 수행하여 도 4(c)에서와 같은 차폐층(20)을 형성하게 된다. 다음에, 도 4(d)와 같이 스퍼터링이 완료되어 차폐층이 형성된 반도체 패키지(10)를 로딩 테이프에서 제거하는 것으로 공정이 종료된다.3 (a), the
도 5는 도 4의 (a), (b) 과정에서 완충 부재(300)를 이용하는 방법을 나타내는 도면이다. 즉, 상기 c) 단계에서 상기 BGA 반도체 패키지(10)의 하향 가압시 상기 연질층(120)의 후퇴 변형을 제한하여 상기 솔더볼(11) 사이에 연질층(120)이 완전히 채워지도록 상기 연질층(120)의 이면에 완충 부재(300)를 덧대는 단계를 더 포함할 수 있다. 완충 부재(300)로는 스펀지와 같은 충분한 탄성을 갖는 재료를 사용할 수 있다.FIG. 5 is a view showing a method of using the
도 6은 본 발명의 방법에 따른 스퍼터링이 완료된 후에 BGA 반도체 패키지(10)를 로딩 테이프로부터 제거하는 하나의 방법을 나타내는 도면이다. 본 발명의 로딩 테이프의 연질층(120)을 연신율이 매우 양호한 재료로 구성하는 경우, 스퍼터링이 완료된 후에 늘어나는 성질을 이용하여 제거용 봉(400)을 로딩 테이프의 아래측에서 위로 상향으로 밀어올리면 반도체 패키지가 들어 올려지면서 로딩 테이프가 반도체 패키지의 접촉면으로부터 분리되어 간편하게 제거될 수 있다.6 is a diagram illustrating one method of removing a
이상 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어나지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형실시가 가능하다. 또한, 첨부된 도면으로부터 용이하게 유추할 수 있는 사항은 상세한 설명에 기재되어 있지 않더라도 본 발명의 내용에 포함되는 것으로 보아야 할 것이며, 다양한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Various modifications can be made by those skilled in the art. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. It will not.
10: BGA 반도체 패키지 100: 로딩 테이프
110: 접착층 120: 연질층
130: 연질층 보호용 이형 필름
1000: 로딩 부재 1100: 반도체 패키지 로딩부
1200: 프레임부 1300: 접착층 보호용 이형필름
300: 완충 부재 400: 탈거용 봉10: BGA semiconductor package 100: loading tape
110: adhesive layer 120: soft layer
130: Releasing film for soft layer protection
1000: loading member 1100: semiconductor package loading part
1200: frame part 1300: release film for protecting the adhesive layer
300: buffer member 400: detachable rod
Claims (6)
상기 접착층(110)의 하부에 형성되고 연신율(elongation)이 양호한 연질의 재료로 구성된 연질층(120); 및
상기 연질층(120)의 하부에 부착되어 상기 연질층(120)을 보호하기 위한 연질층 보호용 이형 필름(130);
을 포함하는 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100).
An adhesive layer 110 having an adhesive force for attaching a solder ball-formed non-sputtering surface of the BGA semiconductor package;
A soft layer 120 formed on the lower portion of the adhesive layer 110 and made of a soft material having good elongation; And
A release layer 130 for protecting the soft layer 120 attached to a lower portion of the soft layer 120 to protect the soft layer 120;
(100) for sputtering a BGA semiconductor package.
상기 연질층(120)의 재료는 LSR(Liquid Silicone Rubber)인 것을 특징으로 하는 BGA 반도체 패키지 스퍼터링용 로딩 테이프(100).
The method according to claim 1,
Wherein the soft layer (120) is made of LSR (Liquid Silicone Rubber).
상기 반도체 패키지 로딩부의 가장자리에 위치하는 접착층(110)이 부착될 부착면이 형성되어 상기 부착면에 상기 반도체 패키지 로딩부(1100)의 가장자리에 위치하는 접착층을 부착하여 상기 반도체 패키지 로딩부(1100)를 펼쳐진 상태로 유지하기 위한 프레임부(1200);
을 포함하는 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000).
A semiconductor package loading unit (1100) formed by cutting the loading tape (100) for sputtering BGA semiconductor package of claim 1 or 2 to a predetermined size; And
The semiconductor package loading unit 1100 may include an adhesive layer on the edge of the semiconductor package loading unit and an adhesive layer on the edge of the semiconductor package loading unit 1100, A frame unit 1200 for holding the display unit in an unfolded state;
And a loading member (1000) for sputtering a BGA semiconductor package.
상기 프레임부(1200)의 상기 부착면의 반대면에 부착되어 상기 접착층(110)을 보호하기 위한 접착층 보호용 이형 필름(1300)을 더 포함하는 것을 특징으로 하는 BGA 반도체 패키지 스퍼터링용 로딩 부재(1000).
The method of claim 3,
Further comprising a release film (1300) for protecting the adhesive layer (110) attached to the opposite side of the attachment surface of the frame part (1200), for protecting the adhesive layer (110) .
b) 상기 접착층(110) 상에 BGA 반도체 패키지(10)의 솔더볼(11)이 형성된 접촉부(15)를 안착시키는 단계;
c) 상기 접착층(110) 상에 안착된 상기 BGA 반도체 패키지(10)를 하향 가압하여 상기 연질층(120)이 상기 솔더볼(11)이 형성된 접촉부(15)의 형상으로 변형이 이루어지도록 상기 솔더볼(11)의 깊이까지 로딩하는 단계; 및
d) 상기 접착층(110)에 밀착된 상기 BGA 반도체 패키지(10)의 외면에 스퍼터링 공정을 수행하여 차폐층(20)을 형성하는 단계;
를 포함하는 것을 특징으로 하는 BGA 반도체 패키지 스퍼터링 방법.
a) removing the release layer for protecting the soft layer (1300) from the loading member (1000) for sputtering BGA semiconductor package according to claim 3;
b) placing a contact portion (15) of the BGA semiconductor package (10) on which the solder ball (11) is formed on the adhesive layer (110);
c) pushing down the BGA semiconductor package 10 placed on the adhesive layer 110 so that the soft layer 120 deforms to the shape of the contact portion 15 on which the solder ball 11 is formed, 11); And
d) performing a sputtering process on the outer surface of the BGA semiconductor package (10) adhered to the adhesive layer (110) to form a shielding layer (20);
Wherein the sputtering is performed by a sputtering method.
상기 c) 단계에서 상기 BGA 반도체 패키지(10)의 하향 가압시 상기 연질층(120)의 후퇴 변형을 제한하여 상기 솔더볼(11) 사이에 연질층(120)이 완전히 채워지도록 상기 연질층(120)의 이면에 완충 부재(300)를 덧대는 단계를 더 포함하는 것을 특징으로 하는 BGA 반도체 패키지 스퍼터링 방법.6. The method of claim 5,
The flexible layer 120 may be restrained from being deformed when the BGA semiconductor package 10 is pressed downward in step c) so that the soft layer 120 is completely filled between the solder balls 11, Further comprising the step of padding the buffer member (300) on the back surface of the BGA semiconductor package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160180969A KR101917148B1 (en) | 2016-12-28 | 2016-12-28 | Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160180969A KR101917148B1 (en) | 2016-12-28 | 2016-12-28 | Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180076615A true KR20180076615A (en) | 2018-07-06 |
| KR101917148B1 KR101917148B1 (en) | 2018-11-09 |
Family
ID=62921146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160180969A KR101917148B1 (en) | 2016-12-28 | 2016-12-28 | Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101917148B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240022411A (en) | 2022-08-10 | 2024-02-20 | (주)엠티아이 | Adhesive tapes for emi shield mounting |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002249737A (en) * | 2001-02-22 | 2002-09-06 | Nitto Denko Corp | Method for producing air-permeable adhesive sheet and air-permeable adhesive sheet |
| JP2012142374A (en) * | 2010-12-28 | 2012-07-26 | Sekisui Chem Co Ltd | Semiconductor chip manufacturing method |
| KR101589242B1 (en) * | 2015-08-24 | 2016-01-28 | 제너셈(주) | A sputtering method for EMI shielding of the semiconductor package |
| KR20160136498A (en) * | 2015-05-19 | 2016-11-30 | 주식회사 프로텍 | Method of Forming EMI Shield Layer for BGA Semi-conductor Package and Base Tape for The Same |
-
2016
- 2016-12-28 KR KR1020160180969A patent/KR101917148B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002249737A (en) * | 2001-02-22 | 2002-09-06 | Nitto Denko Corp | Method for producing air-permeable adhesive sheet and air-permeable adhesive sheet |
| JP2012142374A (en) * | 2010-12-28 | 2012-07-26 | Sekisui Chem Co Ltd | Semiconductor chip manufacturing method |
| KR20160136498A (en) * | 2015-05-19 | 2016-11-30 | 주식회사 프로텍 | Method of Forming EMI Shield Layer for BGA Semi-conductor Package and Base Tape for The Same |
| KR101589242B1 (en) * | 2015-08-24 | 2016-01-28 | 제너셈(주) | A sputtering method for EMI shielding of the semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101917148B1 (en) | 2018-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160111375A1 (en) | Temporary bonding of packages to carrier for depositing metal layer for shielding | |
| TWI302731B (en) | Filling paste structure and process for wl-csp | |
| US20070085222A1 (en) | Molded integrated circuit package with exposed active area | |
| KR101689833B1 (en) | Method of Forming EMI Shield Layer for BGA Semi-conductor Package and Base Tape for The Same | |
| JP2010062510A (en) | Wafer level package, and method of manufacturing the same | |
| JP4372241B2 (en) | Method for manufacturing solid-state imaging device | |
| KR101590593B1 (en) | A sputtering method of semiconductor package | |
| KR101917148B1 (en) | Loading Tape for BGA Semiconductor Package Sputtering, Loading Member Manufactured from the same, and the Method of Semiconductor Package Sputtering Using the Same | |
| KR101930302B1 (en) | Solder transfer sheet | |
| CN215008198U (en) | Semiconductor heat dissipation packaging structure | |
| WO2016194431A1 (en) | Method for manufacturing semiconductor device | |
| KR20190045091A (en) | Method for manufacturing semiconductor device | |
| CN108231633A (en) | For the etching protection jig of lead frame and the engraving method of lead frame | |
| KR20110060622A (en) | Fabricating method of printed circuit board | |
| KR101589242B1 (en) | A sputtering method for EMI shielding of the semiconductor package | |
| JP5436931B2 (en) | Transfer equipment | |
| JP4774999B2 (en) | Manufacturing method of semiconductor device | |
| JP4095047B2 (en) | Chip placement method for wafer level package | |
| JPS62276855A (en) | Electronic device protective tool and mounting method for electronic device by using the same | |
| KR20100121679A (en) | Flip chip assembly process for ultra thin substrate and package on package assembly | |
| CN104241300B (en) | Image sensor package and its manufacturing method | |
| TWI720308B (en) | Carrier sheet for electronic component and apparatus for thin film formation using the same | |
| TWI250597B (en) | Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips | |
| CN111584435B (en) | Substrate, chip packaging structure and preparation method thereof | |
| JP2006196657A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |