KR20180072367A - 반도체 소자 및 이를 갖는 발광소자 패키지 - Google Patents

반도체 소자 및 이를 갖는 발광소자 패키지 Download PDF

Info

Publication number
KR20180072367A
KR20180072367A KR1020160175858A KR20160175858A KR20180072367A KR 20180072367 A KR20180072367 A KR 20180072367A KR 1020160175858 A KR1020160175858 A KR 1020160175858A KR 20160175858 A KR20160175858 A KR 20160175858A KR 20180072367 A KR20180072367 A KR 20180072367A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
pit
semiconductor
Prior art date
Application number
KR1020160175858A
Other languages
English (en)
Inventor
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160175858A priority Critical patent/KR20180072367A/ko
Publication of KR20180072367A publication Critical patent/KR20180072367A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 반도체 소자 및 이를 갖는 발광소자 패키지에 관한 것이다.
실시 예의 반도체 소자는 제1 반도체층과, 제1 반도체층 상에 배치되고, 제1 V피트를 포함하는 제2 반도체층과, 제2 반도체층 상에 배치되고 제2 V피트를 포함하는 제3 반도체층과, 제2 반도체층과 제3 반도체층 사이에 배치되어 제2 피트 하부와 접하는 제4 반도체층, 및 제3 반도체층 상에 배치된 활성층을 포함하고, 제1 V피트는 제2 피트의 상부 제2 너비보다 큰 상부 제1 너비를 포함하여 전위결함 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.

Description

반도체 소자 및 이를 갖는 발광소자 패키지{SEMICONDUCTOR DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THEREOF}
실시 예는 반도체 소자에 관한 것이다.
실시 예는 발광소자 패키지에 관한 것이다.
실시 예는 조명 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
실시 예의 해결과제 중의 하나는 전위결함(TD: Treading Dislocation) 밀도가 1E8/㎠ 이하로 최소화할 수 있는 고품질의 템플릿(template)을 제공함과 동시에 동작전압을 줄이고 캐리어 주입효율을 향상시킬 수 있는 반도체 소자 및 이를 갖는 발광소자 패키지를 제공할 수 있다.
실시 예는 캐리어 주입 효율을 향상시킬 수 있는 반도체 소자 및 이를 갖는 발광소자 패키지를 제공할 수 있다.
실시 예는 정공 주입 효율을 증대시키고, 전류 퍼짐(current spreading)을 개선할 수 있는 반도체 소자 및 이를 갖는 발광소자 패키지를 제공할 수 있다.
실시 예는 발광면적의 감소를 개선하고, 캐리어 주입 효율을 증대시켜 광 추출 효율을 향상시킬 수 있는 반도체 소자 및 이를 갖는 발광소자 패키지를 제공할 수 있다.
실시 예의 반도체 소자는 제1 반도체층과, 제1 반도체층 상에 배치되고, 제1 V피트를 포함하는 제2 반도체층과, 제2 반도체층 상에 배치되고 제2 V피트를 포함하는 제3 반도체층과, 제2 반도체층과 제3 반도체층 사이에 배치되어 제2 피트 하부와 접하는 제4 반도체층, 및 제3 반도체층 상에 배치된 활성층을 포함하고, 제1 V피트의 상부 제1 너비는 제2 피트의 상부 제2 너비보다 크게 구현되 수 있다. 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
실시 예의 발광소자 패키지는 캐비티를 갖는 몸체; 몸체 내에 배치된 제1 및 제2 리드 프레임을 포함하고, 상기 반도체 소자를 포함하여 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
실시 예는 실리콘 원자의 농도비가 높은 제4 반도체층을 이용하여 전위결함(TD)이 없는 제2 V피트를 포함하여 캐리어 주입효율을 향상시킬 수 있다.
즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예는 상기 제2 V피트를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
도 1은 실시 예에 따른 반도체 소자를 도시한 사시도이고,
도 2는 도 1의 A를 도시한 도면이다.
도 3은 도 2의 B-B라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 4 내지 도 7은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.
도 8은 전극을 포함하는 수평 타입 발광소자를 도시한 도면이다.
도 9는 전극을 포함하는 수직 타입 발광소자를 도시한 도면이다.
도 10은 도 8 및 도 9의 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
전기 소자는 발광소자, 수광소자, 광 변조기, 가스 센서 등 각종 전자 소자 포함할 수 있다. 실시 예는 가스센서를 일 예로 설명하고 있지만, 이에 한정되지 않고, 전기 소자의 다양한 분야에 적용될 수 있다.
도 1은 실시 예에 따른 반도체 소자를 도시한 사시도이고, 도 2는 도 1의 A를 도시한 도면이고, 도 3은 도 2의 B-B라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 1 내지 도 3에 도시된 바와 같이, 실시 예에 따른 반도체 소자는 일정한 파장의 광을 발광하는 발광소자(101)를 일 예로 설명하도록 하지만, 이에 한정되는 것은 아니다.
실시 예의 해결과제 중의 하나는 전위결함(TD: Treading Dislocation) 밀도가 1E8/㎠ 이하로 최소화할 수 있는 고품질의 템플릿(template)을 제공함과 동시에 동작전압을 줄이고 캐리어 주입효율을 향상시킬 수 있다. 이를 위해 high power 발광소자(101)를 구현하기 위한 고품질의 템플릿을 구현하기 위한 제1 V피트(V1) 및 캐리어 주입효율을 향상시키기 위한 제2 V피트(V2)을 포함할 수 있다.
실시 예의 발광소자(101)는 제1 반도체층(40), 제2 반도체층(41), 제3 반도체층(43), 제4 반도체층(90), 제5 반도체층(45), 활성층(50), 제6 반도체층(60), 제1 전극(191) 및 제2 전극(195)을 포함할 수 있다.
상기 발광소자(101)는 제1 반도체층(40) 아래에 기판(20)을 포함하거나, 상기 기판(20) 및 버퍼층(30)을 포함할 수 있다.
상기 기판(20)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(20)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 기판(20)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다.
상기 버퍼층(30)은 상기 기판(20)과 상기 제1 반도체층(40) 사이에 배치될 수 있다. 상기 버퍼층(30)은 3족-5족 또는 2족-6족의 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(30)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층(30)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 재료 중 적어도 하나를 포함할 수 있다.
상기 버퍼층(30)은 서로 다른 반도체층을 교대로 배치하여 초 격자(super lattice) 구조로 형성될 수 있다. 상기 버퍼층(30)은 상기 기판(20)과 질화물 계열의 반도체층과의 격자상수의 차이를 완화시켜 주기 위해 배치될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(30)의 격자 상수는 상기 기판(20)과 질화물 계열의 반도체층 사이의 격자상수 사이의 값을 가질 수 있다. 상기 버퍼층(30)은 형성하지 않을 수 있으며, 이에 대해 한정되는 것은 아니다.
<제1 반도체층>
상기 제1 반도체층(40)은 상기 기판(20)과 상기 제2 반도체층(41) 사이에 배치될 수 있다. 상기 제1 반도체층(40)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 반도체층(40)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 반도체층(40)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제1 반도체층(40)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
<제2 반도체층>
상기 제2 반도체층(41)은 상기 제1 반도체층(40) 상에 배치될 수 있고, 제1 V피트(V1)을 포함할 수 있다. 상기 제2 반도체층(41)은 저온성장 공정으로 전위결함(TD) 영역에서 상기 제1 V피트(V1)이 형성되는 층일 수 있다.
상기 제2 반도체층(41)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제2 반도체층(41)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제2 반도체층(41)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
상기 제1 V피트(V1)의 상부 제1 너비(W1)는 상기 활성층(50)의 수직방향 두께의 3배 이하일 수 있다. 예컨대 상기 제1 V피트(V1)은 전자의 전위결함을 통한 누설전류를 차단하는 부동태화 기능을 위해 제1 너비(W1)는 100㎚ 이상일 수 있다.
상기 제1 V피트(V1)의 제1 너비(W1)가 100㎚ 미만일 경우, 제1 V피트(V1)을 통해서 캐리어가 전위결함(TD)를 통해서 누설전류를 발생시켜 부동태화 기능이 저하될 수 있다.
상기 제1 V피트(V1)은 상기 활성층(50)의 수직방향 두께의 3배 초과일 경우, 활성층(50)의 발광면적이 감소하여 발광효율이 저하될 수 있다.
<제3 반도체층, 제4 반도체층>
상기 제3 반도체층(43)은 상기 제4 반도체층(90) 상에 배치될 수 있고, 상기 제3 반도체층(43)은 제2 V피트(V2)을 포함할 수 있다. 상기 제3 반도체층(43)은 마스크 기능을 갖는 상기 제4 반도체층(90) 상에서 1000℃이하의 저온성장 공정으로 전위결함(TD)이 없는 제2 V피트(V2)이 형성되는 층일 수 있다. 이를 위해 마스크 기능을 갖는 상기 제4 반도체층(90)은 질화갈륨 및 실리콘 원자의 농도비가 높은 다공성 SiNx(x는 양의 정수)을 포함할 수 있다. 상기 제4 반도체층(90)은 단위 원자층 두께를 포함할 수 있다. 상기 SiNx(X는 양의 정수)는 질화갈륨보다 낮은 비율을 포함할 수 있다. 예컨대 실시 예의 상기 SiNx(x는 양의 정수)은 상기 제3 반도체층(43) 성장 시에 제2 V피트(V2)를 형성하기 위한 마스크 기능을 포함할 수 있다. 구체적으로 상기 제3 반도체층(43)은 상기 SiNx(X는 양의 정수)이 형성된 영역 주변의 질화물층으로부터 성장될 수 있다. 즉, 상기 SiNx(X는 양의 정수)는 상기 제2 V피트(V2)의 끝단과 접할 수 있다.
상기 제3 반도체층(43)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제3 반도체층(43)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제3 반도체층(43)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제3 반도체층(43)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
상기 제2 V피트(V2)의 상부 제2 너비(W2)는 상기 제1 V피트(V1)의 상부 제1 너비(W1)보다 작을 수 있다. 예컨대 상기 제2 V피트(V2)는 상기 발광층(50)의 수직방향 두께와 대응될 수 있다. 구체적으로 상기 제2 V피트(V2)의 상부 제2 너비(W2)는 상기 발광층(50)의 두께 ±50㎚일 수 있다. 더 구체적으로 상기 제2 V피트(V2)의 상부 제2 너비(W2)는 100㎚이하일 수 있다.
상기 제2 V피트(V2)의 제2 너비(W2)가 100㎚ 초과일 경우, 활성층(50)의 발광면적이 감소하여 발광효율이 저하될 수 있다.
상기 제1 V피트(v1) 및 제2 V피트(v2)의 개수는 서로 같을 수 있으나, 이에 한정하는 것은 아니다. 예컨대 상기 제1 v피트(v1) 및 제2 V피트(v2)의 개수는 서로 반비례할 수 있다. 구체적으로 상기 제1 v피트(v1)의 개수가 증가할수록 상기 제2 V피트(v2)의 개수는 감소할 수 있다.
예컨대 실시 예는 상기 제6 반도체층(60)의 두께가 200㎚이고, 상기 제1 V피트(V1)의 개수가 1~9em/㎠ (5≤m≤8)경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1000 내지 1:1일 수 있다. 예를 들면, 상기 제1 V피트(V1)의 개수가 1~9e8/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1일 수 있다. 또한, 상기 제1 V피트(v1)의 개수가 1~9e7/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:10일 수 있다. 또한, 상기 제1 V피트(V1)의 개수가 1~9e6/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:100일 수 있다. 또한, 상기 제1 V피트(v1)의 개수가 1~9e5/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1000일 수 있다.
실시 예의 발광소자(101)는 실리콘 원자의 농도비가 높은 제4 반도체층(90)을 이용하여 전위결함(TD)이 없는 제2 V피트(V2)를 포함하여 캐리어 주입효율을 향상시킬 수 있다. 즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예의 발광소자(101)는 상기 제2 V피트(V2)를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
<제5 반도체층>
상기 제5 반도체층(45)은 상기 제3 반도체층(43) 상에 배치될 수 있다. 상기 제5 반도체층(45)은 단층 또는 다층일 수 있다. 상기 제5 반도체층(45)은 제2 V피트(V2)이 형성된 상기 제3 반도체층(43) 표면상에 형성되어 표면 손상을 개선하는 기능을 포함할 수 있다. 즉, 상기 제5 반도체층(45)은 상기 제3 반도체층(43)의 표면손상을 개선하여 활성층(50)의 결정성을 향상시킬 수 있다.
상기 제5 반도체층(45)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제5 반도체층(45)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제5 반도체층(45)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제5 반도체층(45)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
실시 예의 제5 반도체층(45)은 단층 또는 다층일 수 있다. 예컨대 상기 제5 반도체층(45)이 다층인 경우, 서로 다른 두 층 또는 세 층이 교대로 반복되어 적층될 수 있으며, 예컨대 InGaN/GaN, AlGaN/GaN, AlInN/GaN, AlInGaN/InGaN/GaN 중 적어도 하나의 주기로 적층될 수 있으며, 복수의 주기의 초격자 구조를 포함할 수 있다.
<활성층>
상기 활성층(50)은 상기 제5 반도체층(45) 상에 배치될 수 있다. 실시 예는 상기 활성층(50)까지 제1 V피트(V1) 및 제2 V피트(V2)가 연장될 수 있다. 실시 예는 제1 V피트(V1)로부터 활성층(50), 제2 내지 제5 반도체층(41, 43, 90, 45)의 일부가 노출될 수 있다. 또한, 실시 예는 상기 제2 V피트(V1, V2)로부터 활성층(50), 제3 및 제5 반도체층(43, 45)의 일부가 노출될 수 있다.
상기 활성층(50)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다.
상기 활성층(50)은 상기 제1 반도체층(40)을 통해서 주입되는 전자(또는 정공)와 상기 제6 반도체층(60)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(50)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(50)은 화합물 반도체로 구현될 수 있다. 상기 활성층(50)은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(50)이 다중 우물 구조로 구현된 경우, 상기 활성층(50)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다.
상기 복수의 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 우물층/장벽층은 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함할 수 있다.
도면에는 도시되지 않았지만, 상기 활성층(50)과 상기 제5 반도체층(45) 사이 및 상기 활성층(50)과 제6 반도체층(60) 사이에는 초격자 구조의 반도체층을 더 포함할 수 있다. 상기 초격자 구조의 반도체층은 예컨대 복수의 페어를 포함할 수 있다. 상기 초격자 구조의 반도체층은 전류 퍼짐(current spreading) 및 응력 완화 기능을 포함할 수 있다.
<제6 반도체층>
상기 제6 반도체층(60)은 상기 활성층(50) 상에 배치될 수 있다. 상기 제6 반도체층(60)은 단층 또는 다층일 수 있다. 상기 제6 반도체층(60)은 상면이 평탄할 수 있다. 상기 제6 반도체층(60)은 상기 제1 V피트(V1) 및 제2 V피트(V2) 상에 배치될 수 있다.
상기 제6 반도체층(60)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제6 반도체층(60)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제6 반도체층(60)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제6 반도체층(60)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트를 갖는 p형 반도체층일 수 있다.
실시 예의 상기 제6 반도체층(60)은 단층 또는 다층일 수 있다. 예컨대 상기 제6 반도체층(60)이 다층인 경우, 서로 다른 두 층 또는 세 층이 교대로 반복되어 적층될 수 있으며, 예컨대 AlGaN/GaN, AlInN/GaN, InGaN/GaN, AlInGaN/InGaN/GaN 중 적어도 하나의 주기로 적층될 수 있으며, 복수의 주기의 초격자 구조를 포함할 수 있다.
실시 예의 상기 제1 반도체층(40)은 n형 반도체층, 상기 제6 반도체층(60)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않으며, 상기 제1 반도체층(40)이 p형 반도체층, 상기 제6 반도체층(60)은 n형 반도체층일 수 있다. 또한, 상기 제6 반도체층(60) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)이 형성될 수 있다. 이에 따라 실시 예의 발광소자(101)는 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
실시 예의 발광소자(101)는 실리콘 원자의 농도비가 높은 Si-rich의 제4 반도체층(90)을 이용하여 전위결함(TD)이 없는 제2 V피트(V2)를 포함하여 캐리어 주입효율을 향상시킬 수 있다. 즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예의 발광소자(101)는 상기 제2 V피트(V2)를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
도 4 내지 도 7은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.
도 4를 참조하면, 실시 예는 기판(20) 상에 버퍼층(30) 및 제1 반도체층(40)이 형성될 수 있다.
기판(20)은 성장 장비에 로딩되고, 그 위에 3족-5족 또는 2족-6족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등이 채용될 수 있으며, 이러한 장비로 한정되지는 않는다.
상기 기판(20)은 도전성 기판 또는 절연성 기판 등일 수 있다. 예를 들어, 상기 성장 기판(20)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 어느 하나로 선택될 수 있다.
상기 버퍼층(30)은 상기 기판(20)상에 형성될 수 있다. 상기 버퍼층(30)은 3족-5족 또는 2족-6족의 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(30)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층(30)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 재료 중 적어도 하나를 포함할 수 있다.
상기 제1 반도체층(40)은 상기 버퍼층(30) 상에 형성될 수 있다. 상기 제1 반도체층(40)은 족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 반도체층(40)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 반도체층(40)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제1 반도체층(40)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
도 5를 참조하면, 제2 반도체층(41)은 상기 제1 반도체층(40) 상에 1000℃이하의 저온에서 2D(dimension) 성장되어 다수의 전위(TD) 상에 제1 V피트(V1)를 포함할 수 있다. 상기 제1 V피트(V1)의 하부 꼭지점은 상기 전위(TD) 각각에 대응될 수 있다. 구체적으로 상기 제1 V피트(V1)의 하부 꼭지점은 상기 전위(TD)과 접할 수 있다.
상기 제2 반도체층(41)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제2 반도체층(41)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제2 반도체층(41)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
상기 제1 V피트(V1)의 상부 제1 너비(W1)는 활성층의 수직방향 두께의 3배 이하일 수 있다. 예컨대 상기 제1 V피트(V1)는 발광소자의 부동태화 기능을 위해 제1 너비(W1)은 100㎚ 이상일 수 있다.
상기 제1 V피트(V1)는 제1 너비(W1)이 100㎚ 미만일 경우, 제1 V피트(V1)를 통해서 캐리어가 전위결함(TD)를 통해서 누설전류를 발생시켜 부동태화 기능이 저하될 수 있다. 상기 제1 V피트(V1)는 상기 활성층의 수직방향 두께의 3배 초과일 경우, 발광면적이 감소하여 발광효율이 저하될 수 있다.
도 6을 참조하면, 제3 반도체층(43) 및 상기 제4 반도체층(90)은 상기 제2 반도체층(41) 상에 형성될 수 있다.
상기 제4 반도체층(90)은 Si, Ga, N소스를 동시에 주입하여 질화물층 내에 과하게 Si이 혼합되어 일정 비율의 상기 SiNx(X는 양의 정수)를 포함할 수 있다.
상기 제3 반도체층(43)은 상기 제4 반도체층(90)의 SiNx(x는 양의 정수)를 마스크로 1000℃이하의 저온에서 Ga, N소스를 주입하여 3D(dimension) 성장되어 제2 V피트(V2)를 포함할 수 있다. 즉, 상기 제3 반도체층(43)은 전위결함(TD)이 없는 제2 V피트(V2)를 포함할 수 있다.
상기 제4 반도체층(90)은 단위 원자층 두께를 포함할 수 있다. 상기 제4 반도체층(90)은 질화갈륨 층 내에 SiNx(x는 양의 정수)이 일정 비율 분포될 수 있다. 예컨대 실시 예의 상기 SiNx(x는 양의 정수)의 비율은 상기 제2 V피트(V2)의 비율과 같을 수 있으나, 이에 한정되는 것은 아니다.
상기 제3 반도체층(43)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제3 반도체층(43)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제3 반도체층(43)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제3 반도체층(43)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
상기 제2 V피트(V2)는 상기 제1 V피트(V1)의 상부 제1 너비(W1)보다 작은 상부 제2 너비(W2)를 포함할 수 있다. 예컨대 상기 제2 V피트(V2)는 상기 발광층(50)의 수직방향 두께와 대응될 수 있다. 구체적으로 상기 제2 V피트(V2)의 상부 제2 너비(W2)는 상기 발광층(50)의 두께 ±50㎚일 수 있다. 구체적으로 상기 제2 V피트(V2)의 상부 제2 너비(W2)는 100㎚이하일 수 있다.
상기 제2 V피트(V2)의 상부 제2 너비(W2)가 100㎚ 초과일 경우, 발광면적이 감소하여 발광효율이 저하될 수 있다.
상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수는 서로 같을 수 있으나, 이에 한정하는 것은 아니다. 예컨대 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수는 서로 반비례할 수 있다. 구체적으로 상기 제1 v피트(V1)의 개수가 증가할수록 상기 제2 V피트(V2)의 개수는 감소할 수 있다.
실시 예는 상기 제6 반도체층(60)의 두께가 200㎚이고, 상기 제1 V피트(V1)의 개수가 1~9em/㎠ (5≤m≤8)경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1000 내지 1:1일 수 있다.
예를 들면, 상기 제1 V피트(v1)의 개수가 1~9e8/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1일 수 있다.
또한, 상기 제1 V피트(v1)의 개수가 1~9e7/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:10일 수 있다.
또한, 상기 제1 V피트(v1)의 개수가 1~9e6/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:100일 수 있다.
또한, 상기 제1 V피트(v1)의 개수가 1~9e5/㎠일 경우, 상기 제1 V피트(V1) 및 제2 V피트(V2)의 개수 비율은 1:1000일 수 있다.
도 7을 참조하면, 제5 반도체층(45)은 제3 반도체층(41) 상에 형성될 수 있다. 활성층(50)은 상기 제5 반도체층(45) 상에 형성될 수 있다. 제6 반도체층(60)은 상기 활성층(50) 상에 형성될 수 있다. 여기서, 상기 제1 V피트(V1) 및 제2 V피트(V2)는 상기 활성층(50)까지 연장될 수 있다.
실시 예의 활성층(50), 제5 및 제6 반도체층(45, 60)은 도 1 내지 도 3의 기술적 특징을 채용할 수 있다.
실시 예의 발광소자는 실리콘 원자의 농도비가 높은 제4 반도체층(90)을 이용하여 전위결함(TD)이 없는 제2 V피트(V2)를 포함하여 캐리어 주입효율을 향상시킬 수 있다. 즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예의 발광소자는 상기 제2 V피트(V2)를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
도 8은 전극을 포함하는 수평 타입 발광소자를 도시한 도면이다.
도 8에 도시된 바와 같이, 수평 타입 발광소자(101)는 도 1 내지 도 7에 개시된 구성과 대응되는 구성은 동일한 부호를 병기하고, 도 1 내지 도 7에 기술적 특징을 채용할 수 있다.
도 1 및 도 8에 도시된 바와 같이, 수평 타입 발광소자(101)는 제1 전극(191) 및 제2 전극(195)을 포함할 수 있다. 상기 제1 전극(191)은 제1 반도체층(40)과 전기적으로 연결될 수 있다. 상기 제2 전극(195)는 상기 제6 반도체층(60)과 전기적으로 연결될 수 있다. 상기 제1 전극(191)은 상기 제1 반도체층(40) 상에 배치될 수 있고, 상기 제2 전극(195)은 제6 반도체층(70) 위에 배치될 수 있다.
상기 제1 전극(191) 및 상기 제2 전극(195)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1 전극(191) 및 제2 전극(195)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 전극(193) 및 제2 전극(195)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
여기서, 상기 제2 전극(195)과 제6 반도체층(60) 사이에는 오믹기능을 갖는 도전층(80)이 배치될 수 있다.
상기 도전층(80)은 적어도 하나의 전도성 물질을 포함할 수 있다. 상기 도전층(80)은 단층 또는 다층일 수 있다. 상기 도전층(80)은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다. 상기 도전층(80)은 투광성의 물질을 포함할 수 있다. 예컨대, 상기 도전층(80)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 또는 Pd 중 적어도 하나를 포함할 수 있다.
상기 도전층(80) 상에는 절연층(180)이 배치될 수 있다. 상기 절연층(180)은 상기 도전층(80), 상기 제3 내지 6 반도체층(43, 90, 45, 60) 및 활성층(50)의 측면 상에 배치될 수 있다. 또한, 상기 절연층(180)은 제4 반도체층(90)으로부터 노출된 상기 제2 반도체층(41) 상면 상에 배치될 수 있으며, 제1 및 제2 전극(191, 195)과 직접 접할 수 있다. 상기 절연층(180)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(180)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(180)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 9은 전극을 포함하는 수직 타입 발광소자를 도시한 도면이다.
도 9에 도시된 바와 같이, 발광소자(102)는 도 1 내지 도 7에 개시된 구성과 대응되는 구성은 동일한 부호를 병기하고, 도 1 내지 도 7에 기술적 특징을 채용할 수 있다.
도 9에 도시된 바와 같이, 발광소자(102)는 제1 반도체층(40) 상에 제1 전극(291) 및 상기 제1 전극(291)의 반대편에 배치된 제2 전극(295)을 포함할 수 있다.
상기 제2 전극(295)은 제6 반도체층(60) 아래에 배치되며, 도전층(281), 반사층(297), 본딩층(298) 및 지지 부재(299)를 포함할 수 있다.
상기 도전층(281)은 상기 제6 반도체층(60) 상에 배치될 수 있다. 상기 도전층(281)은 상기 제6 반도체층(60)과 오믹 접촉될 수 있고, 적어도 하나의 전도성 물질을 포함할 수 있다. 상기 도전층(281)은 단층 또는 다층일 수 있다.
상기 도전층(281)은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다. 상기 도전층(281)은 투광성의 물질을 포함할 수 있다. 예컨대, 상기 도전층(281)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 또는 Pd 중 적어도 하나를 포함할 수 있다.
상기 반사층(297)은 상기 도전층(281) 상에 배치될 수 있다. 상기 반사층(297)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다.
상기 본딩층(298)은 상기 반사층(297) 상에 배치될 수 있다. 상기 본딩층(298)은 지지 부재(299)와 상기 반사층(297) 사이에 배치될 수 있다. 상기 본딩층(298)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 지지 부재(299)는 상기 본딩층(298) 상에 배치될 수 있다. 상기 지지 부재(299)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(299)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제6 반도체층(60)과 제2 전극(295) 사이에 채널층(283) 및 전류 블록킹층(285)이 배치될 수 있으나, 구조를 한정하는 것은 아니다.
상기 채널층(283)은 상기 제6 반도체층(60)의 하면 에지영역에 배치될 수 있고, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(283)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(283)의 내측부는 상기 제6 반도체층(60) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다.
상기 전류 블록킹층(285)은 제6 반도체층(60)과 반사층(297) 사이에 배치될 수 있다. 상기 전류 블록킹층(285)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(285)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다.
상기 전류 블록킹층(285)은 반도체층 위에 배치된 제1 전극(291)과 상기 반도체층의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(285)은 상기 제1 및 제2 전극(291, 295)의 최단 거리로 진행하는 전류를 차단하고 다른 경로로 유도함으로써, 전류 퍼짐(current spreading) 효과를 구현할 수 있다. 상기 전류 블록킹층(285)은 하나 또는 복수로 배치될 수 있으며, 제1 전극(291)과 수직 방향으로 적어도 일부 또는 전 영역이 중첩될 수 있다.
여기서, 상기 제1 반도체층(40)의 상면에는 러프니스와 같은 광 추출 구조(미도시)가 형성될 수 있다. 상기 제1 반도체층(40)의 상부, 제1 내지 제6 반도체층(40, 41, 90, 43, 45) 및 활성층(50)의 측부, 및 채널층(283) 상에는 절연층(미도시)이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 8 및 도 9에 도시된 수평타입 및 수직타입 발광소자(101, 102)는 실리콘 원자의 농도비가 높은 제4 반도체층(90)을 이용하여 전위결함(TD)이 없는 제2 V피트(V2)를 포함하여 캐리어 주입효율을 향상시킬 수 있다. 즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예의 발광소자는 상기 제2 V피트(V2)를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
도 10은 도 8 및 도 9의 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 10에 도시된 바와 같이, 발광 소자 패키지는 캐비티(315)를 갖는 몸체(311), 상기 몸체(311) 내에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(323), 발광 소자(101, 102), 와이어들(331) 및 몰딩 부재(341)를 포함할 수 있다.
상기 몸체(311)는 전도성 또는 절연성의 재질을 포함할 수 있다. 상기 몸체(311)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 상기 몸체(311)는 폴리프탈아미드(PPA: Polyphthalamide), 또는 에폭시와 같은 수지 재질을 포함할 수 있다.
상기 몸체(311)는 상부가 개방되고, 측면과 바닥으로 이루어진 캐비티(cavity)(315)를 갖는다. 상기 캐비티(315)는 상기 몸체(311)의 상면으로부터 오목한 컵(cup) 구조 또는 리세스(recess) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 리드 프레임(321)은 상기 캐비티(315)의 바닥 영역 중 제1 영역에 배치되며, 상기 제2리드 프레임(323)은 상기 캐비티(315)의 바닥 영역 중 제2 영역에 배치된다. 상기 제1 리드 프레임(321)과 상기 제2 리드 프레임(323)은 상기 캐비티(315) 내에서 서로 이격될 수 있다.
상기 제1 및 제2 리드 프레임(321, 323)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
상기 발광 소자(101)은 상기 제1 및 제2 리드 프레임(321, 223) 중 적어도 하나의 위에 배치될 수 있으며, 예컨대 제1 리드 프레임(321)위에 배치되고, 와이어(331)로 제1 및 제2 리드 프레임(321, 223)과 연결된다.
상기 발광 소자(101, 102)는 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 발광 칩(101, 102)은 3족-5족 또는 2족-6족의 화합물 반도체를 포함할 수 있다. 상기 발광 소자(101, 102)는 도 1 내지 도 8의 기술적 특징을 채용할 수 있다.
상기 몸체(311)의 캐비티(315)에는 몰딩 부재(341)가 배치되며, 상기 몰딩 부재(341)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 몰딩 부재(341) 또는 상기 발광 소자(101, 102) 상에는 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 발광 소자(101, 102)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(341)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(311)의 상부에는 렌즈가 더 형성될 수 있으며, 상기 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 발광 소자(101, 102)가 방출하는 빛의 배광(light distribution)을 조절할 수 있다.
상기 발광 소자 패키지 내에는 보호 소자가 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있다.
상기 발광소자 패키지는 실리콘 원자의 농도비가 높은 Si-rich의 제4 반도체층을 이용하여 전위결함(TD)이 없는 제2 V피트를 포함하여 캐리어 주입효율을 향상시킬 수 있다. 즉, 실시 예는 전위결함(TD) 밀도가 1E8/㎠ 이하의 고품질의 템플릿에서 발생할 수 있는 동작전압 상승 및 캐리어 주입 효율 저하를 개선할 수 있다.
또한, 실시 예의 발광소자 패키지는 상기 제2 V피트를 포함하여 캐리어 주입효율 향상과 동시에 발광면적 감소를 최소화하여 발광효율을 향상시킬 수 있다.
상술한 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있다. 상기 발광소자 패키지는 예컨대 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다. 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
20: 기판
30: 버퍼층
40: 제1 반도체층
41: 제2 반도체층
43: 제3 반도체층
90: 제4 반도체층
45: 제5 반도체층
50: 활성층
60: 제6 반도체층
80: 도전층
V1: 제1 V피트
V2: 제2 V피트

Claims (11)

  1. 제1 반도체층;
    상기 제1 반도체층 상에 배치되고, 제1 V피트를 포함하는 제2 반도체층;
    상기 제2 반도체층 상에 배치되고, 제2 V피트를 포함하는 제3 반도체층;
    상기 제2 반도체층과 상기 제3 반도체층 사이에 배치되어 상기 제2 피트 하부와 접하는 제4 반도체층; 및
    상기 제3 반도체층 상에 배치된 활성층을 포함하고,
    상기 제1 V피트는 상기 제2 피트의 상부 제2 너비보다 큰 상부 제1 너비를 포함하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 제1 V피트는 전위결함을 포함하고, 상기 제2 V피트는 전위결함을 포함하지 않는 반도체 소자.
  3. 제1 항에 있어서,
    상기 제2 V피트의 상부 제2 너비는 상기 발광층의 두께와 대응되는 반도체소자.
  4. 제3 항에 있어서,
    상기 제2 V피트의 상부 제2 너비는 상기 발광층 수직방향 두께의 ±50㎚인 반도체 소자.
  5. 제3 항에 있어서,
    상기 제2 V피트의 상부 제2 너비는 100㎚이하인 반도체 소자.
  6. 제1 항에 있어서,
    상기 제1 V피트의 상부 제1 너비는 상기 발광층 수직방향 두께의 3배 이하인 반도체 소자.
  7. 제1 항에 있어서,
    상기 제4 반도체층은 상기 제4 반도체층은 단일 원자층 두께를 포함하고, 갈륨 원자보다 높은 실리콘 원자의 농도비를 포함하는 다공성의 SiN를 포함하는 반도체 소자.
  8. 제1 항에 있어서,
    상기 활성층과 상기 제3 반도체층 상이에 배치된 제5 반도체층; 및
    상기 활성층 및 상기 제1 및 제2 V피트 상에 배치된 제6 반도체층을 포함하는 반도체 소자.
  9. 제8 항에 있어서,
    상기 제1 및 제2 V피트의 개수는 반비례한 반도체 소자.
  10. 제6 항에 있어서,
    상기 제6 반도체층의 두께가 200㎚ 및 상기 제1 V피트 개수가 1~9em/㎠ (5≤m≤8)경우,
    상기 제1 및 제2 V피트의 개수 비율은 1:1000 내지 1:1 인 반도체 소자.
  11. 캐비티를 갖는 몸체;
    상기 몸체 내에 배치된 제1 및 제2 리드 프레임; 및
    제1 내지 제10 항 중 어느 하나의 반도체소자를 포함하는 발광소자 패키지.
KR1020160175858A 2016-12-21 2016-12-21 반도체 소자 및 이를 갖는 발광소자 패키지 KR20180072367A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160175858A KR20180072367A (ko) 2016-12-21 2016-12-21 반도체 소자 및 이를 갖는 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160175858A KR20180072367A (ko) 2016-12-21 2016-12-21 반도체 소자 및 이를 갖는 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20180072367A true KR20180072367A (ko) 2018-06-29

Family

ID=62780932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160175858A KR20180072367A (ko) 2016-12-21 2016-12-21 반도체 소자 및 이를 갖는 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20180072367A (ko)

Similar Documents

Publication Publication Date Title
EP3567642B1 (en) Semiconductor device and light emitting device package comprising same
KR102434368B1 (ko) 반도체 소자
KR20180016181A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180076497A (ko) 반도체 소자 및 이를 구비한 반도체 소자 패키지
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180001051A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102437784B1 (ko) 반도체 소자
KR102403821B1 (ko) 반도체 소자
KR20180074263A (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR102569563B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180009266A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180016906A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180072367A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102648675B1 (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR102632216B1 (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR20180057144A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR20180087678A (ko) 반도체 소자 및 조명장치
KR20180090529A (ko) 반도체 소자 패키지
KR20180082915A (ko) 반도체 소자 및 조명장치
KR20180080854A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20170124283A (ko) 반도체 소자 패키지
US20210288219A1 (en) Semiconductor device
KR20180029706A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180054328A (ko) 반도체 소자 및 조명장치
KR20180087677A (ko) 반도체 소자 및 조명장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination