KR20180065579A - 반도체 장치, 반도체 시스템 및 그의 동작 방법 - Google Patents

반도체 장치, 반도체 시스템 및 그의 동작 방법 Download PDF

Info

Publication number
KR20180065579A
KR20180065579A KR1020160166648A KR20160166648A KR20180065579A KR 20180065579 A KR20180065579 A KR 20180065579A KR 1020160166648 A KR1020160166648 A KR 1020160166648A KR 20160166648 A KR20160166648 A KR 20160166648A KR 20180065579 A KR20180065579 A KR 20180065579A
Authority
KR
South Korea
Prior art keywords
command
fuse
address
internal command
signal
Prior art date
Application number
KR1020160166648A
Other languages
English (en)
Other versions
KR102513328B1 (ko
Inventor
정형수
신태균
심영보
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160166648A priority Critical patent/KR102513328B1/ko
Priority to US15/656,138 priority patent/US10102918B2/en
Publication of KR20180065579A publication Critical patent/KR20180065579A/ko
Application granted granted Critical
Publication of KR102513328B1 publication Critical patent/KR102513328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 메모리 회로에 직접 액세스하여 퓨즈 데이터를 리드할 수 있는 반도체 장치, 반도체 시스템 및 그의 동작 방법을 제공한다. 본 발명의 반도체 장치는 커맨드/어드레스 신호에 기초하여 제1 내부 커맨드, 제2 내부 커맨드 및 제3 내부 커맨드를 생성하는 내부 커맨드 생성부; 상기 제2 내부 커맨드가 소정 횟수 입력되는 동안 비휘발성 메모리 회로로부터 퓨즈 데이터를 리드하기 위한 퓨즈 구동신호를 인에이블하는 구동신호 생성부; 및 상기 제3 내부 커맨드에 응답하여 상기 퓨즈 데이터를 출력하는 출력부를 포함한다.

Description

반도체 장치, 반도체 시스템 및 그의 동작 방법{SEMICONDUCTOR DEVICE, SEMICONDUCTOR SYSTEM AND OPERATING METHOD FOR THE SAME}
본 발명은 반도체 장치, 반도체 시스템 및 그의 동작 방법에 관한 것으로, 더욱 상세하게는 비휘발성 메모리에 저장된 데이터를 리드하는 것에 관한 것이다.
종래, 반도체 장치 내부에 리페어 정보, 내부 전압의 설정에 관한 정보, 입출력 타이밍 정보 등 반도체 장치의 동작에 필요한 다양한 정보를 저장하기 위해 레이저 퓨즈를 사용하였다. 레이저 퓨즈는 레이저를 이용하여 퓨즈를 컷팅함으로써 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이에 따라 최근에는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), FRAM(Ferroelectric RAM), MRAM(Magnetoresistive RAM)와 같은 비휘발성 메모리(Non Volatile Memory) 회로가 레이저 퓨즈 대신에 사용되고 있다.
비휘발성 메모리 회로 내부에 저장된 정보를 호출하기 위해서는 일정 시간이 소요된다. 따라서, 반도체 장치에 전원이 인가되면, 비휘발성 메모리 회로에 저장된 정보는 래치 회로들로 전송되어 저장되고, 래치 회로들에 저장된 정보가 리페어 동작 및 각종 설정 동작에 이용된다.
한편, 비휘발성 메모리 회로에 저장되는 정보에는 전술한 반도체 장치의 동작에 필요한 정보 외에, 제조 과정상 반도체 장치가 웨이퍼의 어느 부분에 위치했었는지와 언제 제조하였는지를 나타내는 다이 아이디와 같은 반도체 장치의 제조 정보가 있다. 반도체 장치의 제조 정보는 사용자의 필요에 의해 리드되는 경우가 있다. 이를 위해, 반도체 장치의 제조 정보도 반도체 장치의 동작에 관한 정보와 마찬가지로 래치 회로에 저장될 수 있다. 그러나, 이 경우 반도체 장치의 제조 정보에 해당하는 만큼의 별도의 래치 회로를 구비하여야 하며, 이에 따라 반도체 장치의 크기가 커져 반도체 장치의 수율이 감소하고 비용이 증가하게 된다.
본 발명의 실시예들은, 모드 레지스터 커맨드를 이용하여 비휘발성 메모리에 직접 액세스하여 비휘발성 메모리에 저장된 퓨즈 데이터를 읽을 수 있는 반도체 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 장치는, 커맨드/어드레스 신호에 기초하여 제1 내부 커맨드, 제2 내부 커맨드 및 제3 내부 커맨드를 생성하는 내부 커맨드 생성부; 상기 제2 내부 커맨드가 소정 횟수 입력되는 동안 비휘발성 메모리 회로로부터 퓨즈 데이터를 리드하기 위한 퓨즈 구동신호를 인에이블하는 구동신호 생성부; 및 상기 제3 내부 커맨드에 응답하여 상기 퓨즈 데이터를 출력하는 출력부를 포함한다.
본 발명의 일 실시예에 따른 반도체 시스템은, 제2 커맨드/어드레스 신호를 소정 횟수 생성하는 컨트롤러와, 상기 제2 커맨드/어드레스 신호에 기초하여 제2 내부 커맨드를 생성하고, 상기 제2 내부 커맨드가 소정 횟수 입력되는 동안 비휘발성 메모리 회로로부터 퓨즈 데이터를 리드하기 위한 퓨즈 구동신호의 인에이블 상태를 유지하는 반도체 장치를 포함한다.
본 발명의 일 실시예에 따른 반도체 시스템의 동작 방법은, 컨트롤러가 제1 커맨드/어드레스 신호를 전송하는 단계; 반도체 장치가 상기 제1 커맨드/어드레스 신호에 응답하여 퓨즈 구동신호를 인에이블하는 단계; 컨트롤러가 제2 커맨드/어드레스 신호를 소정 횟수 전송하는 단계; 상기 제2 커맨드/어드레스 신호가 소정 횟수 전송되는 동안 상기 반도체 장치가 상기 퓨즈 구동신호의 인에이블 상태를 유지하는 단계; 및 상기 퓨즈 구동신호에 기초하여 비휘발성 메모리 회로가 퓨즈 데이터를 출력하는 단계를 포함한다.
본 발명의 일 실시예에 의하면, 모드 레지스터 커맨드(Mode Register Command)를 이용하여 비휘발성 메모리 회로에 직접 액세스함으로써 추가 명령어의 발행 없이 퓨즈 데이터를 읽을 수 있다. 이에 따라, 출력되는 퓨즈 데이터의 크기에 해당하는 만큼의 래치만을 구비하면 되므로, 반도체 장치의 면적을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 내부 커맨드 생성부에서 생성되는 내부 커맨드의 흐름도.
도 3은 도 1의 어드레스 생성부의 구성도.
도 4는 도 1의 반도체 장치를 포함하는 반도체 시스템의 구성도.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치(1)의 구성도이다.
도 1을 참조하면, 반도체 장치(1)는, 커맨드/어드레스 CMD/ADD 신호에 기초하여 제1 모드 레지스터 커맨드 MR1, 제2 모드 레지스터 커맨드 MR2 및 제3 모드 레지스터 커맨드 MR3를 생성하는 내부 커맨드 생성부(100), 제1 모드 레지스터 커맨드 MR1 및 제2 모드 레지스터 커맨드 MR2에 기초하여 퓨즈 구동신호 DRIVE_EN를 생성하는 구동신호 생성부(200), 제1 모드 레지스터 커맨드 MR1 및 제2 모드 레지스터 커맨드 MR2에 기초하여 퓨즈 어드레스 FADD를 생성하는 어드레스 생성부(300), 퓨즈 구동신호 DRIVE_EN 및 퓨즈 어드레스 FRADD에 기초하여 퓨즈 데이터 FDATA를 출력하는 비휘발성 메모리 회로(400) 및 제3 모드 레지스터 커맨드 MR3에 기초하여 퓨즈 데이터 FDATA를 외부로 출력하는 출력부(500)를 포함한다. 여기서, 제1 모드 레지스터 커맨드 MR1, 제2 모드 레지스터 커맨드 MR2, 제3 모드 레지스터 커맨드 MR3은 제1 내부 커맨드, 제2 내부 커맨드, 제3 내부 커맨드의 예시이다. 또한, 비휘발성 메모리 회로(400)는, 이-퓨즈 어레이 (E-fuse Array)회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM, EEPROM, FRAM, MRAM 중 어느 하나일 수 있다. 이하에서는 설명의 편의를 위해, 비휘발성 메모리 회로(400)가 이-퓨즈 어레이 회로로 구성된 경우를 예로 들어 설명한다.
내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 기초하여 제1 모드 레지스터 커맨드 MR1, 제2 모드 레지스터 커맨드 MR2 및 제3 모드 레지스터 커맨드 MR3를 생성한다. 예를 들어, 내부 커맨드 생성부(100)는 제1 커맨드/어드레스 신호 CMD/ADD가 입력되면 제1 모드 레지스터 커맨드 MR1를 생성하고, 제2 커맨드/어드레스 신호 CMD/ADD가 입력되면 제2 모드 레지스터 커맨드 MR2를 생성하고, 제3 커맨드/어드레스 신호 CMD/ADD가 입력되면 제3 모드 레지스터 커맨드 MR3를 생성한다. 즉, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD의 디코더일 수 있다. 여기서, 제1 커맨드/어드레스 신호 CMD/ADD는 제1 값을 갖고, 제2 커맨드/어드레스 신호 CMD/ADD는 제2 값을 갖고, 제3 커맨드/어드레스 신호 CMD/ADD는 제3 값을 가질 수 있다. 제1 값, 제2 값, 제3 값은 서로 상이한 값으로서 미리 설정된 값일 수 있다. 예를 들어, 제1 값, 제2 값, 제3 값은 JEDEC(Joint Electron Device Engineering Council) 스펙상 상이한 모드 레지스터 커맨드에 해당하는 값일 수 있다.
일반적으로 레지스터 셋(REGISTER SET; 이하 'RS'라 함)은 반도체 장치의 동작 모드들을 정의하기 위해서 사용된다. RS는 모드 레지스터 셋(MRS, Mode Register Sets)과 확장 모드 레지스터 셋(EMRS, Extend Mode Register Sets)으로 구성된다. 모드 레지스터 셋과 확장 모드 레지스터 셋은 모드 레지스터 설정 커맨드과 함께 어드레스 핀에 인가된 값으로 반도체 장치의 동작 모드가 설정된다. 설정된 동작 모드에 관한 정보는 다시 프로그래밍하거나 반도체 장치의 전원이 나갈 때까지 유지된다.
모드 레지스터 셋은 동기형 DRAM(dynamic random access memory)이나 SRAM(Static Random Access Memory)에 필요한 것으로서, 칩(chip)을 사용하기 전에 버스트 타입(Burst Type), 버스트 랭쓰(BL, Burst Length), 카스 레이턴시(CL, Column address strobe signal Latency) 및 리드 레이턴시(RL, Read Latency) 등으로 구성된 동작 모드(operation mode)들을 설정하기 위한 것이다. 모드 레지스터 셋은 판매자(vendor)가 칩을 검사하기 위한 테스트 모드하에서 수행되거나, JEDEC 스펙상 사용자(user)에 의한 동작 모드 설정을 제공하는 모드 하에서 수행될 수 있다. 이러한 레지스터에 설정된 모드의 정보를 입력하는 모드 레지스터 라이트(Mode Register Write, MRW) 동작과 레지스터에 저장된 모드의 정보를 출력하기 위한 모드 레지스터 리드(Mode Register Read, MRR) 동작을 제공한다.
본 실시예는 이-퓨즈 어레이 회로(400)에 액세스하여 퓨즈 데이터 FDATA를 리드하기 위해 전술한 모드 레지스터 라이트나 모드 레지스터 리드와 같은 모드 레지스터 커맨드를 이용한다. 즉, 컨트롤러(미도시)는 모드 레지스터 커맨드에 해당하는 커맨드/어드레스 신호 CMD/ADD를 전송하고, 반도체 장치(10)의 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 해당하는 모드 레지스터 커맨드, 즉 제1 모드 레지스터 커맨드 MR1, 제2 모드 레지스터 커맨드 MR2 및 제3 모드 레지스터 커맨드 MR3를 생성하고 이들을 기초로 퓨즈 데이터 FDATA를 리드한다.
구동신호 생성부(200)는 제1 모드 레지스터 커맨드 MR1 및 제2 모드 레지스터 커맨드 MR2에 기초하여 퓨즈 구동신호 DRIVE_EN를 생성한다. 예를 들어, 구동신호 생성부(200)는 1회째의 제2 모드 레지스터 커맨드 MR2에 응답하여 퓨즈 구동신호 DRIVE_EN를 인에이블하고, 제2 모드 레지스터 커맨드 MR2가 소정 횟수 입력되는 동안 퓨즈 구동신호 DRIVE_EN의 인에이블 상태를 유지할 수 있다. 이를 위해, 컨트롤러(미도시)는 제2 모드 레지스터 커맨드 MR2에 해당하는 커맨드/어드레스 신호 CMD/ADD를 소정 횟수 전송한다.
이와 관련하여, 퓨즈 데이터 FDATA를 리드하기 위해 컨트롤러(도 4의 20)가 모드 레지스터 커맨드에 해당하는 커맨드/어드레스 신호 CMD/ADD를 1회 입력하는 방안을 생각할 수 있다. 그러나, 모드 레지스터 커맨드는 JEDEC 스펙 상 모드 레지스터 커맨드가 입력된 후 일정 시간 내에 데이터가 출력되어야 한다. 예를 들면, 모드 레지스터 커맨드의 입력 후에 약 15ns 이후에 데이터가 출력되어야, 데이터를 리드할 수 있다.
그러나, 이-퓨즈 어레이 회로(400)는 상기 일정 시간 내에 퓨즈 데이터 FDATA가 리드될 수 없는 경우가 있다. 이-퓨즈 어레이 회로(400)의 장치 특성상 구동 전압을 상기 일정 시간보다 더 길게 인가하여야 퓨즈 데이터 FDATA가 출력될 수 있다. 예를 들어, 이-퓨즈 어레이 회로(400)는 모드 레지스터 커맨드의 입력 후 약 100ns 이후에 퓨즈 데이터 FDATA가 출력될 수 있다. 이러한 경우, 모드 레지스터 커맨드를 1회 입력하는 방식으로는 퓨즈 데이터 FDATA를 리드할 수가 없다.
따라서, 본 발명의 일 실시예에서는, 모드 레지스터 커맨드를 복수회 생성하여 구동 전압의 인가시간을 연장시킴으로써 퓨즈 데이터 FDATA를 리드하고자 한다.
구동신호 생성부(200)는 카운터(210) 및 구동신호 제어부(220)를 포함할 수 있다. 카운터(210)는 제1 모드 레지스터 커맨드 MR1에 의해 인에이블되고, 제2 모드 레지스터 커맨드 MR2의 입력 횟수(CNT_MR2)를 카운트한다. 구동신호 제어부(220)는 제2 모드 레지스터 커맨드 MR2가 1회째 입력되면(즉, 제2 모드 레지스터 커맨드 MR2의 입력 횟수(CNT_MR2)가 1이면) 퓨즈 구동신호 DRIVE_EN를 인에이블할 수 있다. 구동신호 제어부(220)는 퓨즈 구동신호 DRIVE_EN의 인에이블 상태를 유지하다가, 제2 모드 레지스터 커맨드 MR2의 입력 횟수(CNT_MR2)가 소정 횟수, 예를 들면 8회 입력되면, 퓨즈 구동신호 DRIVE_EN를 디스에이블할 수 있다. 퓨즈 구동신호 DRIVE_EN가 디스에이블되는 제2 모드 레지스터 커맨드 MR2의 입력 횟수는 미리 설정될 수 있다.
어드레스 생성부(300)는 제1 모드 레지스터 커맨드 MR1 및 제2 모드 레지스터 커맨드 MR2에 기초하여 퓨즈 어드레스 FADD를 생성한다. 퓨즈 어드레스 FADD는 퓨즈 데이터 FDATA가 저장되어 있는 이-퓨즈 어레이 회로(400) 내의 퓨즈 어레이의 위치를 나타낸다.
어드레스 생성부(300)는 제2 모드 레지스터 커맨드 MR2의 입력 횟수를 카운트하여 소정 횟수, 예를 들어 8회가 되면 퓨즈 어드레스 FADD를 증가시킬 수 있다. 이에 따라, 특정 퓨즈 어드레스 FADD에 저장되어 있는 퓨즈 데이터 FDATA 뿐만 아니라, 그 다음 퓨즈 어드레스 FADD에 저장되어 있는 퓨즈 데이터 FDATA도 연속적으로 리드할 수 있다.
이-퓨즈 어레이 회로(400)는 퓨즈 구동신호 DRIVE_EN와 퓨즈 어드레스 FADD에 기초하여 퓨즈 데이터 FDATA를 출력한다. 이-퓨즈 어레이 회로(400)는 예를 들면, 퓨즈 데이터 FDATA가 저장되어 있는 퓨즈셀 어레이, 퓨즈 어드레스 FADD에 기초하여 워드라인을 구동하는 로우 디코더, 퓨즈 어드레스 FADD에 기초하여 비트라인을 구동하는 컬럼 디코더 및 비트라인의 전위를 감지 및 증폭하는 센스앰프를 포함할 수 있다. 이-퓨즈 어레이 회로(400)는 퓨즈 구동신호 DRIVE_EN에 기초하여(예를 들어, 퓨즈 구동신호 DRIVE_EN가 인가되는 동안) 퓨즈 어드레스 FADD에 해당하는 워드라인, 비트라인 및 센스앰프를 구동함으로써 퓨즈 데이터 FDATA를 출력한다.
출력부(500)는 제3 모드 레지스터 커맨드 MR3에 응답하여 퓨즈 데이터 FDATA를 출력한다. 이때, 출력부(500)는 이-퓨즈 어레이 회로(400)로부터 출력된 퓨즈 데이터 FDATA를, JEDEC 스펙상 모드 레지스터 커맨드에 대응하는 데이터의 형식에 맞도록 조절하여 DATA로서 출력할 수 있다. 퓨즈 데이터 FDATA는 이-퓨즈 어레이 회로(400)로부터 이미 출력된 상태이므로, 1회의 제3 모드 레지스터 커맨드 MR3에 의해 퓨즈 데이터 FDATA는 외부로 출력될 수 있다. 또한, 출력부(500)는 퓨즈 데이터 FDATA를 증폭하여 출력할 수 있다.
도 2는 도 1의 내부 커맨드 생성부(100)에서 생성되는 내부 커맨드들의 흐름도이다.
도 2를 참조하면, 내부 커맨드 생성부(100)는 일련의 모드 레지스터 커맨드를 생성한다. 구체적으로, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 응답하여 제1 모드 레지스터 커맨드 MR1를 생성한다(S210). 제1 모드 레지스터 커맨드 MR1는 후술하는 일련의 모드 레지스터 커맨드들 MR2 및 MR3가 입력될 것임을 알리는 신호이다. 제1 모드 레지스터 커맨드 MR1는 모드 레지스터 커맨드 중 모드 레지스터의 설정 또는 모드 레지스터의 리드를 위해 사용되지 않은 모드 레지스터 커맨드일 수 있다. 제1 모드 레지스터 커맨드 MR1는 모드 레지스터 라이트 커맨드에 한하지 않으며, 모드 레지스터 리드 커맨드일 수도 있다. 이에 따라, 어드레스 생성부(300)는 퓨즈 어드레스 FADD를 생성할 수 있다.
다음으로, 도 1에 도시되지는 않았지만, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 응답하여 안정화 커맨드 DSEL를 생성할 수 있다. 안정화 커맨드 DSEL는 이-퓨즈 어레이 회로(400)의 파워의 안정화를 위해 인가되는 것으로, 예를 들어, 구동신호 생성부(200)는 안정화 커맨드 DSEL에 응답하여 퓨즈 구동신호 DRIVE_EN를 디스에이블할 수 있다.
다음으로, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 기초하여 제2 모드 레지스터 커맨드 MR2를 소정 횟수(예를 들어 8회) 생성한다(S220). 1회째의 제2 모드 레지스터 커맨드 MR2에 응답하여 구동신호 생성부(200)는 퓨즈 구동신호 DRIVE_EN를 인에이블한다. 그리고, 이-퓨즈 어레이 회로(400)는 어드레스 생성부(300)로부터 제공된 퓨즈 어드레스 FADD에 해당하는 퓨즈셀 어레이에 퓨즈 구동신호 DRIVE_EN를 인가하기 시작한다.
구동신호 생성부(200)는 제2 모드 레지스터 커맨드 MR2가 8회 입력되는 동안 퓨즈 구동신호 DRIVE_EN의 인에이블 상태를 유지한다. 이-퓨즈 어레이 회로(400)는 퓨즈 구동신호 DRIVE_EN가 인에이블되는 동안 상기 퓨즈 어드레스 FADD에 해당하는 퓨즈셀 어레이에 구동신호를 인가한다.
이때, 제2 모드 레지스터 라이트 커맨드를 생성하는 횟수 N는 이-퓨즈 어레이 회로(400)에 구동신호 DRIVE_EN를 인가하여 퓨즈 데이터 FDATA가 생성될 수 있을 수 있을 만큼 충분히 크게 설정된다.
예를 들어, 제2 모드 레지스터 커맨드 MR2를 인가하여 실제로 퓨즈 어레이(500)에서 퓨즈 데이터 FDATA가 출력될 때까지 걸리는 시간이 100ns라고 하자. 그리고, JEDEC 스펙상 모드 레지스터 커맨드의 입력된 후 데이터를 리드할 때까지의 시간이 15ns라고 하자. 이 경우, 내부 커맨드 생성부(100)는 제2 모드 레지스터 커맨드 MR2를 8회 생성하여, 1회째의 제2 모드 레지스터 커맨드 MR2가 입력되었을 때부터 8회째의 제2 모드 레지스터 커맨드 MR2가 입력될 때까지 퓨즈 구동신호 DRIVE_EN를 인에이블함으로써 이-퓨즈 어레이 회로(400)가 구동되도록 한다. 즉, 제2 모드 레지스터 커맨드 MR2 각각에 의해 이-퓨즈 어레이 회로(400)를 구동할 수 있는 시간은 15ns이지만, 제2 모드 레지스터 커맨드 MR2를 8회 연속하여 인가함으로써 이-퓨즈 어레이 회로(400)의 구동시간을 120ns로 연장시킬 수 있다. 이에 따라, 이-퓨즈 어레이 회로(400)가 충분한 시간, 즉 100ns 이상 구동되어 퓨즈 데이터 FDATA가 출력된다.
이때, 제2 모드 레지스터 커맨드 MR2로서 이미 사용되고 있는 모드 레지스터 커맨드를 사용해도 좋다. 제1 모드 레지스터 커맨드 MR1에 의해 본 실시예에 따른 방식으로 제2 모드 레지스터 커맨드 MR2가 입력될 것이 예정되어 있기 때문이다.
제2 모드 레지스터 커맨드로서 모드 레지스터 리드 커맨드 또는 모드 레지스터 라이트 커맨드 중 어느 것을 생성해도 좋다. 어느 것이든 이-퓨즈 어레이 회로(400)에 구동 전압을 인가하여 퓨즈 데이터 FDATA가 출력되도록 하는 것이면 된다.
다음으로, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 기초하여 제3 모드 레지스터 커맨드 MR3를 생성한다(S230). 제3 모드 레지스터 커맨드 MR3는 모드 레지스터 리드 커맨드일 수 있다.
제3 모드 레지스터 커맨드 MR3는 출력부(500)에 입력된다. 이에 따라, 출력부(500)는 퓨즈 데이터 FDATA를 모드 레지스터 커맨드에 대응하는 데이터 형식을 갖는 출력 데이터 DATA로 변환하여 출력한다.
제2 모드 레지스터 커맨드를 8회 생성하는 단계(S230) 및 제3 모드 레지스터 커맨드를 생성하는 단계(S240)는 복수회(N회) 반복될 수 있다. 이때, 어드레스 생성부(300)는 제2 모드 레지스터 커맨드가 8회째 입력되면, 퓨즈 어드레스 FADD를 증가시킨다. 이에 따라, 이-퓨즈 어레이 회로(400)는 처음의 퓨즈 어드레스 FADD에 해당하는 퓨즈 데이터 FDATA를 출력하고, 다음으로 증가된 퓨즈 어드레스 FADD에 해당하는 퓨즈 데이터 FDATA를 출력하는 식으로, 퓨즈 데이터 FDATA를 N회 출력할 수 있다.
최종적으로, 도 1에 도시되지는 않았지만, 내부 커맨드 생성부(100)는 커맨드/어드레스 신호 CMD/ADD에 기초하여 프리차지 신호 PCG를 생성할 수 있다. 이에 따라, 반도체 장치(10)의 내부 신호들은 초기 값으로 돌아가고, 퓨즈 데이터 FDATA를 출력하기 위한 동작은 종료한다.
도 3은 도 1의 어드레스 생성부(300)의 구성도이다.
도 3을 참조하면, 어드레스 생성부(300)는 내부 커맨드 카운터(310)와 어드레스 증가부(320)를 포함한다.
내부 커맨드 카운터(310)는, 내부 커맨드 생성부(100)에 의해 생성된 제2 모드 레지스터 커맨드 MR2를 카운트하여 소정의 횟수에 도달하면 어드레스 증가신호 INC_FADD를 인에이블한다. 이때, 상기 소정의 횟수는 구동신호 생성부(200)의 카운터(210)가 퓨즈 구동신호 DRIVE_EN의 인에이블 상태를 유지하기 위해 제2 모드 레지스터 커맨드 MR2를 카운트하는 값과 동일하게 설정될 수 있다. 예를 들어, 내부 커맨드 카운터(310)는 제2 모드 레지스터 커맨드 MR2가 8회 입력되면 어드레스 증가신호 INC_FADD를 인에이블할 수 있다.
어드레스 증가부(320)는 제1 모드 레지스터 커맨드 MR1에 응답하여 초기의 퓨즈 어드레스 FADD를 생성하고, 어드레스 증가신호 INC_FADD에 응답하여 증가된 퓨즈 어드레스 FADD를 생성한다. 이때, 초기의 퓨즈 어드레스 FADD의 값은 미리 설정된 값일 수 있다.
예를 들어, 본 실시예에 따라 액세스하고자 하는 퓨즈 데이터 FDATA가 다이 아이디(Die ID)와 같은 특정 데이터일 수 있다. 다이 아이디는 제조 과정상 반도체 장치(10)의 웨이퍼 단계에서 웨이퍼를 구성하는 반도체 장치(10)를 나타내는 아이디로서, 웨이퍼에서 반도체 장치(1)의 위치 및 제조 시기를 나타내는 데이터이다. 이러한 다이 아이디는 이-퓨즈 어레이 회로(400)의 특정 위치에 저장되어 있을 수 있다.
사용자는 이-퓨즈 어레이 회로(400)에 액세스함으로써 다이 아이디를 얻고자 할 수 있다. 이러한 경우에는 액세스하고자 하는 이-퓨즈 어레이 회로(400)의 위치가 특정되어 있기 때문에, 퓨즈 어드레스 FADD의 초기값을 미리 설정해 놓을 수 있다.
전술한 바와 같이 사용자가 이-퓨즈 어레이 회로(400)의 미리 설정된 특정 위치가 아니라, 이-퓨즈 어레이 회로(400) 의 임의의 위치에 액세스하고자 하는 경우에는 퓨즈 어드레스 FADD의 초기값을 별도로 설정할 수도 있다.
퓨즈 어드레스 FADD는 예를 들어 이-퓨즈 어레이 회로(400)의 로우 어드레스일 수 있다. 또한, 퓨즈 어드레스 FADD는 어드레스 증가신호 INC_FADD에 응답하여 로우 어드레스를 1비트 증가시킨 값일 수 있다.
도 4는 도 1의 반도체 장치(10)를 포함하는 반도체 시스템(1)의 구성도이다.
도 4를 참조하면, 반도체 시스템(1)은 반도체 장치(10)와 컨트롤러(20)를 포함한다.
반도체 장치(10)는 도 1의 반도체 장치(10)에 해당하므로 이에 대한 설명은 생략한다.
컨트롤러(20)는 반도체 장치(10)에 커맨드/어드레스 신호 CMD/ADD를 인가한다. 컨트롤러(20)는 반도체 장치(10)를 제어 가능한 장치로서, 예를 들면, 메모리 컨트롤러, 애플리케이션 프로세서(AP), 중앙 처리 장치(CPU)일 수 있다.
컨트롤러(20)는 도 2에 도시된 바와 같은 일련의 모드 레지스터 커맨드들의 기초가 되는 커맨드/어드레스 신호 CMD/ADD를 생성한다. 즉, 제1 모드 레지스터 커맨드 MR1의 기초가 되는 커맨드/어드레스 신호 CMD/ADD, 안정화 커맨드 DSEL의 기초가 되는 커맨드/어드레스 신호 CMD/ADD, 제2 모드 레지스터 커맨드 MR2의 기초가 되는 커맨드/어드레스 신호 CMD/ADD, 제3 모드 레지스터 커맨드 MR3의 기초가 되는 커맨드/어드레스 신호 CMD/ADD 및 프리차지 커맨드 PCG의 기초가 되는 커맨드/어드레스 신호 CMD/ADD를 생성한다.
컨트롤러(20)는 전술한 일련의 동작이 수행 가능하도록, 상기 모드 레지스터 커맨드들에 해당하는 커맨드/어드레스 신호 CMD/ADD를 미리 정해진 시간 간격으로 생성할 수 있다. 예를 들어, 컨트롤러(20)는 1회의 제2 모드 레지스터 커맨드 MR2에 의해 데이터가 리드되는 시간(예를 들어 15us)보다 짧은 간격으로 제2 모드 레지스터 커맨드 MR2가 연속하여 생성되도록, 제2 모드 레지스터 커맨드 MR2의 기초가 되는 커맨드/어드레스 신호 CMD/ADD를 15us보다 짧은 간격으로 반도체 장치(10)에 전송할 수 있다. 이에 따라, 구동신호 생성부(200)는 퓨즈 구동신호 DRIVE_EN의 인에이블 상태를 퓨즈 데이터 FDATA가 리드되기에 충분한 시간 동안 유지할 수 있다.
컨트롤러(20)는 커맨드/어드레스 신호 CMD/ADD를 클럭 신호 CLK에 동기하여 전송할 수 있다. 그리고, 반도체 장치(10)는 출력부(500)로부터 출력된 데이터 DATA를 DQ 신호로서 데이터 스트로브 신호 DQS와 함께 출력할 수 있다.
이상 본 발명의 실시예를 도면을 참조하여 설명하였다.
그러나, 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 커맨드/어드레스 신호에 기초하여 제1 내부 커맨드, 제2 내부 커맨드 및 제3 내부 커맨드를 생성하는 내부 커맨드 생성부;
    상기 제2 내부 커맨드가 소정 횟수 입력되는 동안 비휘발성 메모리 회로로부터 퓨즈 데이터를 리드하기 위한 퓨즈 구동신호를 인에이블하는 구동신호 생성부; 및
    상기 제3 내부 커맨드에 응답하여 상기 퓨즈 데이터를 출력하는 출력부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1, 제2, 제3 내부 커맨드는 모드 레지스터 커맨드인 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제3 모드 레지스터 커맨드는 모드 레지스터 리드 커맨드인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 구동신호 생성부는, 상기 제2 내부 커맨드가 1회째 입력되면, 상기 퓨즈 구동신호를 인에이블하는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 구동신호 생성부는, 상기 제2 내부 커맨드가 입력되는 횟수를 카운트하기 위한 카운터를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 카운터는, 상기 제1 내부 커맨드에 의해 인에이블되는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 소정 횟수는 상기 비휘발성 메모리 회로로부터 상기 퓨즈 데이터가 출력 가능한 시간 동안 상기 퓨즈 구동신호가 인가되도록 설정되는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 제1 내부 커맨드에 응답하여 퓨즈 어드레스를 생성하는 어드레스 생성부
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서,
    상기 퓨즈 구동 신호에 기초하여, 상기 퓨즈 어드레스에 저장된 상기 퓨즈 데이터를 출력하는 상기 비휘발성 메모리 회로
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서,
    상기 어드레스 생성부는,
    상기 제2 내부 커맨드를 카운트하여 상기 소정 횟수에 도달하면 어드레스 증가신호를 인에이블하는 내부 커맨드 카운터와,
    상기 어드레스 증가신호에 응답하여 상기 퓨즈 어드레스를 증가시키는 어드레스 증가부
    를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제2 커맨드/어드레스 신호를 소정 횟수 생성하는 컨트롤러와,
    상기 제2 커맨드/어드레스 신호에 기초하여 제2 내부 커맨드를 생성하고, 상기 제2 내부 커맨드가 소정 횟수 입력되는 동안 비휘발성 메모리 회로로부터 퓨즈 데이터를 리드하기 위한 퓨즈 구동신호의 인에이블 상태를 유지하는 반도체 장치를 포함하는 반도체 시스템.
  12. 제11항에 있어서,
    상기 컨트롤러는, 상기 제2 커맨드/어드레스 신호의 생성 전에 제1 커맨드/어드레스 신호를 생성하고,
    상기 반도체 장치는, 상기 제1 커맨드/어드레스 신호에 기초하여 제1 내부 커맨드를 생성하고, 상기 제1 내부 커맨드에 응답하여 상기 퓨즈 구동신호를 인에이블하는 것을 특징으로 하는 반도체 시스템.
  13. 제13항에 있어서,
    상기 반도체 장치는,
    상기 제1 커맨드/어드레스 신호에 기초하여 상기 제1 내부 커맨드를 생성하고, 상기 제2 커맨드/어드레스에 기초하여 상기 제2 내부 커맨드를 생성하는 내부 커맨드 생성부;
    상기 제1 내부 커맨드에 응답하여 상기 퓨즈 구동신호를 인에이블하고, 상기 제2 내부 커맨드가 상기 소정 횟수 입력되는 동안 상기 퓨즈 구동신호의 인에이블 상태를 유지하는 구동신호 생성부
    를 포함하는 반도체 시스템.
  14. 제13항에 있어서,
    상기 제1 내부 커맨드 및 상기 제2 내부 커맨드는 모드 레지스터 커맨드인 것을 특징으로 하는 반도체 시스템.
  15. 제13항에 있어서,
    상기 구동신호 생성부는,
    상기 제1 내부 커맨드에 의해 인에이블되고, 제2 내부 커맨드가 입력되는 횟수를 카운트하기 위한 카운터를 포함하는 것을 특징으로 하는 반도체 시스템.
  16. 제13항에 있어서,
    상기 컨트롤러는, 상기 제2 커맨드/어드레스 신호를 소정 횟수 생성한 후에 제3 커맨드/어드레스 신호를 생성하고,
    상기 내부 커맨드 생성부는, 상기 제3 커맨드/어드레스 신호에 기초하여 제3 내부 커맨드를 생성하고,
    상기 반도체 장치는, 상기 제3 내부 커맨드에 응답하여 상기 퓨즈 데이터를 출력하는 출력부
    를 더 포함하는 것을 특징으로 하는 반도체 시스템
  17. 제16항에 있어서,
    상기 제3 내부 커맨드는, 모드 레지스터 리드 커맨드인 것을 특징으로 하는 반도체 시스템.
  18. 컨트롤러가 제1 커맨드/어드레스 신호를 전송하는 단계;
    반도체 장치가 상기 제1 커맨드/어드레스 신호에 응답하여 퓨즈 구동신호를 인에이블하는 단계;
    컨트롤러가 제2 커맨드/어드레스 신호를 소정 횟수 전송하는 단계;
    상기 제2 커맨드/어드레스 신호가 소정 횟수 전송되는 동안 상기 반도체 장치가 상기 퓨즈 구동신호의 인에이블 상태를 유지하는 단계; 및
    상기 퓨즈 구동신호에 기초하여 비휘발성 메모리 회로가 퓨즈 데이터를 출력하는 단계
    를 포함하는 반도체 시스템의 동작 방법.
  19. 제18항에 있어서,
    반도체 장치가 상기 제1 커맨드/어드레스 신호에 응답하여 퓨즈 어드레스를 생성하는 단계;
    를 더 포함하고,
    상기 퓨즈 데이터를 출력하는 단계에서, 상기 비휘발성 메모리 회로는 상기 퓨즈 어드레스에 기초하여 상기 퓨즈 데이터를 출력하는 것을 특징으로 하는 반도체 시스템의 동작 방법.
  20. 제18항에 있어서,
    상기 퓨즈 데이터를 출력하는 단계 후에, 상기 컨트롤러가 제3 커맨드/어드레스를 전송하는 단계; 및
    상기 반도체 장치가 상기 제3 커맨드/어드레스에 응답하여 상기 퓨즈 데이터를 출력하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 시스템의 동작 방법.
KR1020160166648A 2016-12-08 2016-12-08 반도체 장치, 반도체 시스템 및 그의 동작 방법 KR102513328B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160166648A KR102513328B1 (ko) 2016-12-08 2016-12-08 반도체 장치, 반도체 시스템 및 그의 동작 방법
US15/656,138 US10102918B2 (en) 2016-12-08 2017-07-21 Semiconductor device, for reading fuse data using a command, semiconductor system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160166648A KR102513328B1 (ko) 2016-12-08 2016-12-08 반도체 장치, 반도체 시스템 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180065579A true KR20180065579A (ko) 2018-06-18
KR102513328B1 KR102513328B1 (ko) 2023-03-24

Family

ID=62490300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160166648A KR102513328B1 (ko) 2016-12-08 2016-12-08 반도체 장치, 반도체 시스템 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US10102918B2 (ko)
KR (1) KR102513328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170197B2 (en) 2016-09-30 2019-01-01 SK Hynix Inc. Semiconductor device and operating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258283A (ja) * 2010-06-10 2011-12-22 Fujitsu Semiconductor Ltd メモリ装置及びメモリシステム
KR20160048584A (ko) * 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824044B1 (ko) * 2011-05-17 2018-01-31 삼성전자주식회사 부호화 출력 기능을 구비한 데이터 저장 장치 및 시스템
KR101937232B1 (ko) 2012-12-21 2019-01-11 에스케이하이닉스 주식회사 반도체 장치
KR102117958B1 (ko) 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258283A (ja) * 2010-06-10 2011-12-22 Fujitsu Semiconductor Ltd メモリ装置及びメモリシステム
KR20160048584A (ko) * 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170197B2 (en) 2016-09-30 2019-01-01 SK Hynix Inc. Semiconductor device and operating method thereof

Also Published As

Publication number Publication date
US10102918B2 (en) 2018-10-16
US20180166144A1 (en) 2018-06-14
KR102513328B1 (ko) 2023-03-24

Similar Documents

Publication Publication Date Title
CN110073439B (zh) 用于校准半导体装置的可调节阻抗的设备及方法
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
US7330378B2 (en) Inputting and outputting operating parameters for an integrated semiconductor memory device
JP4309421B2 (ja) 半導体記憶装置とその書き込み制御方法
JP2007234133A (ja) 半導体記憶装置及び半導体集積回路システム
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
US8144539B2 (en) Semiconductor memory device for self refresh and memory system having the same
JP2007234133A5 (ko)
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US9911505B2 (en) Cost effective semiconductor devices and semiconductor systems with reduced test time
US11875844B2 (en) Static random access memory device
US8654603B2 (en) Test operation for a low-power double-data-rate (LPDDR) nonvolatile memory device
US8638621B2 (en) Semiconductor memory device having a hierarchical bit line scheme
US20090316496A1 (en) Input-output line sense amplifier having adjustable output drive capability
KR102513328B1 (ko) 반도체 장치, 반도체 시스템 및 그의 동작 방법
US8745454B2 (en) Semiconductor device having test mode and method of controlling the same
US9036429B2 (en) Nonvolatile memory device and operating method thereof
US7072228B2 (en) Semiconductor memory device with improved precharge timing
US7127598B2 (en) Semiconductor device comprising transition detecting circuit and method of activating the same
US8788893B2 (en) Semiconductor device and memory device
US9552857B1 (en) Address generation circuit and semiconductor memory device including the same
JP2011204358A (ja) 半導体記憶装置
US20230221871A1 (en) Memory device and operating method thereof
KR100912705B1 (ko) 집적 반도체 메모리 디바이스
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant