KR20180063715A - Epitaxial wafer and method for fabricating the same - Google Patents
Epitaxial wafer and method for fabricating the same Download PDFInfo
- Publication number
- KR20180063715A KR20180063715A KR1020160163829A KR20160163829A KR20180063715A KR 20180063715 A KR20180063715 A KR 20180063715A KR 1020160163829 A KR1020160163829 A KR 1020160163829A KR 20160163829 A KR20160163829 A KR 20160163829A KR 20180063715 A KR20180063715 A KR 20180063715A
- Authority
- KR
- South Korea
- Prior art keywords
- period
- gas
- dopant
- concentration
- doping
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000002019 doping agent Substances 0.000 claims abstract description 33
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 41
- 230000007423 decrease Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 78
- 235000012431 wafers Nutrition 0.000 description 40
- 230000007547 defect Effects 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 229910002804 graphite Inorganic materials 0.000 description 7
- 239000010439 graphite Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000354 decomposition reaction Methods 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- -1 silicon carbide nitride Chemical class 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- DUMHRFXBHXIRTD-UHFFFAOYSA-N Tantalum carbide Chemical compound [Ta+]#[C-] DUMHRFXBHXIRTD-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007770 graphite material Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
실시 예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.An embodiment relates to an epitaxial wafer and a method of manufacturing the epitaxial wafer.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. Epitaxial growth typically involves a chemical vapor deposition process wherein a substrate such as a monocrystalline silicon wafer is heated while a vapor / liquid / solid phase silicon composite is delivered across the wafer surface to effect pyrolysis or decomposition.
단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 주입하게 된다. When a single crystal silicon wafer is used as a substrate, the silicon is deposited in such a way as to sustain growth of the single crystal structure. At this time, when a substrate having a specific polarity (N-type or P-type) is to be manufactured, a predetermined doping gas is injected together with the epitaxial growth process.
에피택셜층(epitaxial layer)을 성장함에 있어서 박막 내부 및 표면의 결함은 전력 소자의 성능 저하 및 장시간 신뢰성에 많은 제약을 가지게 한다. 그러나, 에피 성장 과정에서 기판에 전위가 에피택셜층으로 전파되어 표면 결함이 발생하는 문제가 있다.In the growth of an epitaxial layer, defects in the inside and the surface of the thin film have many limitations on the performance degradation and long term reliability of the power device. However, there is a problem that a potential is propagated to the epitaxial layer on the substrate during the epitaxial growth process to cause surface defects.
실시 예는 전위 밀도가 감소한 에피택셜 웨이퍼를 제공한다.The embodiment provides an epitaxial wafer with reduced dislocation density.
실시 예는 표면 조도가 우수한 에피택셜 웨이퍼를 제공한다.The embodiment provides an epitaxial wafer excellent in surface roughness.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited to these, and the objects and effects that can be grasped from the solution means and the embodiments of the problems described below are also included.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼는, 기판; 및 상기 기판상에 배치되는 에피층을 포함하고, 상기 기판과 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 에피층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제1구간을 포함한다.An epitaxial wafer according to an embodiment of the present invention includes a substrate; And an epi layer disposed on the substrate, wherein the substrate and the epi layer include silicon carbide and a dopant, and the epi layer includes a plurality of first sections in which the concentration of the dopant varies in a thickness direction .
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 동일할 수 있다.The peak concentration of the dopant in the plurality of first intervals may be the same.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커질 수 있다.The peak concentration of the dopant in the plurality of first sections may increase as the distance from the substrate increases.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 작아질 수 있다.The peak concentration of the dopant in the plurality of first sections may be reduced as the distance from the substrate increases.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 1×1018cm-3 내지 5×1018cm-3일 수 있다.The peak concentration of the dopant in the plurality of first intervals may be 1 × 10 18 cm -3 to 5 × 10 18 cm -3 .
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 동일할 수 있다.The initial concentration of the dopant in the plurality of first sections may be the same.
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3일 수 있다.The initial concentration of the dopant in the plurality of first intervals may be 1 × 10 15 cm -3 to 3 × 10 15 cm -3 .
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법은, 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판상에 에피층을 형성하는 단계를 포함하고, 상기 에피층을 형성하는 단계는 제1주기와 제2주기를 반복적으로 수행하고, 상기 제1성장가스는 상기 제1주기와 제2주기 모두 균일한 투입량을 공급하고, 상기 제2성장가스는 상기 제1주기에는 제1투입량을 공급하고, 상기 제2주기에는 상기 제1투입량보다 적은 제2투입량을 공급하고, 상기 도핑가스는 상기 제1주기에만 공급한다.A method of manufacturing an epitaxial wafer according to an embodiment of the present invention includes forming an epitaxial layer on a semiconductor substrate by injecting a first growth gas, a second growth gas, and a doping gas, Wherein the first growth gas is supplied in a uniform amount in both the first period and the second period and the second growth gas is supplied in a first period and the second period in the first period, And supplies a second input amount less than the first input amount in the second period, and the doping gas is supplied only in the first period.
상기 제2성장가스가 제1투입량으로 공급될 때, 상기 제1성장가스와 제2성장가스의 비율(ratio)은 0.7:1 내지 1.7:1일 수 있다.When the second growth gas is supplied at a first amount, the ratio of the first growth gas to the second growth gas may be 0.7: 1 to 1.7: 1.
상기 제2투입량은 상기 제1투입량의 50% 이하일 수 있다. The second input amount may be 50% or less of the first input amount.
상기 제1주기 동안 상기 도핑가스의 투입량은 증가할 수 있다.The amount of the doping gas introduced during the first period may increase.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 증가시킬 수 있다.As the first period is repeated, the maximum amount of the doping gas can be increased.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 감소시킬 수 있다.As the first period is repeated, the maximum amount of the doping gas can be reduced.
실시 예에 따르면, 에피택셜 웨이퍼의 전위 밀도를 감소시킬 수 있다.According to the embodiment, the dislocation density of the epitaxial wafer can be reduced.
또한, 에피택셜 웨이퍼의 표면 조도를 향상시킬 수 있다.Further, the surface roughness of the epitaxial wafer can be improved.
또한, 별도의 추가 반응 가스의 투입 없이 Si 및 C 소스만을 가지고 반응을 유도할 수 있다.Further, it is possible to induce the reaction with only the Si and C sources without adding any additional reaction gas.
또한, 성장 속도 향상 및 결함을 제거하기 위해 과잉의 Si 소스를 투입하면서 일정한 사이클(Cycle)로 분압을 조절하여 성장 속도가 높은 상태에서 결함을 제거하여 고품질의 실리콘 카바이드 박막을 얻을 수 있다. 따라서, 수율을 향상시킬 수 있다.Further, in order to improve the growth rate and remove defects, it is possible to obtain a high-quality silicon carbide thin film by removing defects in a state where the growth rate is high by controlling the partial pressure in a certain cycle while injecting excess Si source. Thus, the yield can be improved.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도 1은 본 발명의 제1실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 2는 본 발명의 제2실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 3은 본 발명의 제3실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 4는 시간에 따라 제1, 제2성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 5a는 본 발명의 제1실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5b는 본 발명의 제2실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5c는 본 발명의 제3실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 6a는 도핑가스의 균일하게 투입한 제1비교예이고,
도 6b는 도핑가스의 투입량을 점차 증가시킨 제2비교예이다.
도 7은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 8은 장치 내에 분사된 가스의 플로우(flow)를 보여주는 도면이고,
도 9는 본 발명의 일 실시 예에 따른 회전판의 개념도이고,
도 10a 및 도 10b는 도 9의 변형예이고,
도 11은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이고,
도 12는 본 발명의 다른 실시 예에 따른 회전판의 개념도이고,
도 13은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.1 is a conceptual view of an epitaxial wafer according to a first embodiment of the present invention,
2 is a conceptual view of an epitaxial wafer according to a second embodiment of the present invention,
3 is a conceptual view of an epitaxial wafer according to a third embodiment of the present invention,
FIG. 4 is a timing chart showing the amounts of the first and second growth gases and the doping gas,
FIG. 5A is a method for controlling the amount of doping gas according to the first embodiment of the present invention,
FIG. 5B is a method for controlling the amount of doping gas according to the second embodiment of the present invention,
FIG. 5C is a method for controlling the amount of doping gas according to the third embodiment of the present invention,
6A is a first comparative example in which the doping gas is uniformly injected,
6B is a second comparative example in which the amount of doping gas is gradually increased.
7 is a conceptual diagram of an epitaxial wafer manufacturing apparatus according to an embodiment of the present invention,
8 is a view showing a flow of gas injected into the apparatus,
9 is a conceptual view of a rotating plate according to an embodiment of the present invention,
Figs. 10A and 10B are modifications of Fig. 9,
11 is a graph showing the concentration distribution of the dopant doped in the epi layer according to the type of the rotating plate,
12 is a conceptual view of a rotating plate according to another embodiment of the present invention,
13 is a graph showing the concentration distribution of the dopant doped in the epi layer according to the type of the rotating plate.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명의 제1실시 예에 따른 에피택셜 웨이퍼의 개념도이고, 도 2는 본 발명의 제2실시 예에 따른 에피택셜 웨이퍼의 개념도이고, 도 3은 본 발명의 제3실시 예에 따른 에피택셜 웨이퍼의 개념도이다.FIG. 1 is a conceptual view of an epitaxial wafer according to a first embodiment of the present invention. FIG. 2 is a conceptual view of an epitaxial wafer according to a second embodiment of the present invention. Is a conceptual view of an epitaxial wafer.
도 1을 참조하면, 실시 예에 따른 에피택셜 웨이퍼는, 반도체 기판(10), 및 반도체 기판(10)상에 배치되는 에피층(12)을 포함한다. 반도체 기판(10)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라 에피층(12)도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.Referring to FIG. 1, an epitaxial wafer according to an embodiment includes a
반도체 기판(10)이 실리콘 카바이드(SiC)인 경우, 에피층(12)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(12)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.When the
반도체 기판(10)은 오프각이 3도~10도일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 반도체 기판(10)이 기울어진 각도로 정의할 수 있다. The off-angle of the
반도체 기판(10)의 도핑 농도는 1×1018 cm- 3내지 1×1020 cm-3일 수 있으나 반드시 이에 한정하지 않는다. 반도체 기판(10)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다,The doping concentration of the
에피층(12)의 도핑 농도는 1×1015cm-3 내지 5×1018cm-3일 수 있다. 에피층(12)은 두께 방향으로 도핑 농도가 변화하는 복수 개의 제1구간(P1)을 가질 수 있다. 제1구간(P1)에서는 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다.The doping concentration of the
일반적으로 반도체 기판에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위. (threading edge dislocation, TED)로 구분될 수 있다. 이 중에서 기저면 전위는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다. Generally, potentials existing in a semiconductor substrate are basal plane dislocation (BPD) and blade potential. (threading edge dislocation, TED). Among them, the base potential can increase the resistance when the diode is energized for a long time and deteriorate the reliability of the power device. On the other hand, the effect on the power device due to the blade edge potential may be relatively small.
반도체 기판(10)상에 에피층(12)을 형성하는 경우 반도체 기판에 존재하는 기저면 전위는 에피층으로 전파될 수 있다. 따라서, 반도체 기판(10)에 형성된 기저면 전위가 에피층(12)으로 전파될 때 이를 칼날 전위로 변환하는 것이 바람직할 수 있다.When the
반도체 기판(10)과 에피층(12)의 도펀트 농도 차이가 클수록 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)이 향상될 수 있다. 에피층(12)의 도펀트 농도가 낮을수록 반도체 기판(10)과 도펀트 농도 차이가 크게 발생하므로 BPD 변환 효율이 향상될 수 있다.The greater the difference in dopant concentration between the
실시 예에 따르면, 반도체 기판(10)과 에피층(12)의 경계면에서는 도핑 농도 차이가 크므로 기저면 전위가 칼날 전위로 변환될 수 있다. 또한, 각 제1구간(P1)들 사이의 계면에서도 도핑 농도차가 발생하므로 기저면 전위가 칼날 전위로 변환될 수 있다.According to the embodiment, since the difference in doping concentration is large at the interface between the
에피층(12)은 두께 방향으로 복수 개의 서브층(12a 내지 12e)을 포함할 수 있다. 서브층(12a 내지 12e)은 물리적으로 계면이 관찰되는 층일 수 있으나 반드시 이에 한정되지 않는다. 서브층(12a 내지 12e)의 두께는 도핑 농도가 연속적으로 증가하는 영역으로 정의할 수도 있다. 도면에서는 제1구간(P1)은 도핑 농도가 연속적으로 증가하는 구간으로 정의할 수 있다.The
각 서브층(12a 내지 12e)에서 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 피크 농도는 1×1018cm-3 내지 5×1018cm-3일 수 있다. 피크 농도가 1×1018cm-3보다 작아지는 경우 각 서브층에서의 도핑 변화가 충분하지 않아 BPD 변환 효율이 감소할 수 있다. 또한, 피크 농도가 5×1018cm-3보다 큰 경우에는 반도체 기판(10)과의 도펀트 농도 차이가 작아져 BPD 변환 효율이 감소할 수 있다.The doping concentration in each sub-layer 12a-12e may vary from a minimum concentration to a peak concentration. The peak concentration may be 1 x 10 18 cm -3 to 5 x 10 18 cm -3 . When the peak concentration is smaller than 1 × 10 18 cm -3 , the doping change in each sub-layer is not sufficient, and the BPD conversion efficiency may be reduced. In addition, when the peak concentration is larger than 5 × 10 18 cm -3 , the dopant concentration difference with the
도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3일 수 있다. 초기 농도가 1×1015cm-3보다 작아지는 경우 에피층(12)의 평균 도핑 농도가 너무 작아져 n형 반도체로 기능하지 못할 수 있으며, 초기 농도가 5×1018cm-3보다 큰 경우에는 반도체 기판(10)과 도펀트 농도 차이가 작아져 BPD 변환 효율이 감소할 수 있다.The initial concentration of the dopant may be between 1 x 10 15 cm -3 and 3 x 10 15 cm -3 . If the initial concentration is smaller than 1 x 10 15 cm -3 , the average doping concentration of the
각 서브층(12a 내지 12e)의 두께는 0.5um 내지 5.0um일 수 있으나 반드시 이에 한정하지 않는다. 각 서브층(12a 내지 12e)의 두께는 성장 조건에 따라 적절히 조절될 수 있다.The thickness of each sub-layer 12a-12e may be, but is not limited to, 0.5 um to 5.0 um. The thickness of each of the sub-layers 12a to 12e can be appropriately adjusted in accordance with growth conditions.
각 서브층(12a 내지 12e)에서 도펀트의 초기 농도와 피크 농도는 각각 동일할 수 있다. 즉 제1서브층(12a)의 초기 농도와 제2서브층(12b)의 초기 농도는 동일할 수 있고, 제1서브층(12a)의 피크 농도와 제2서브층(12b)의 피크 농도는 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 피크 농도는 상부로 갈수록 증가할 수 있다. 또는 이와 반대로 피크 농도는 상부로 갈수록 감소할 수 있다. 예시적으로 제2서브층(12b)의 피크 농도는 제1서브층(12a)의 피크 농도보다 클 수 있고 작을 수도 있다.The initial concentration and the peak concentration of the dopant in each of the sub-layers 12a to 12e may be the same. That is, the initial concentration of the
도 2를 참조하면, 다른 실시 예에 따른 에피택셜 웨이퍼는 반도체 기판(10)과 에피층(12) 사이에 버퍼층(11)을 더 포함할 수 있다. 버퍼층(11)은 반도체 기판(10)과 에피층(12) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 에피층(12)보다 높은 도핑 농도를 가질 수 있다. Referring to FIG. 2, an epitaxial wafer according to another embodiment may further include a
버퍼층(11)은 두께 방향으로 도핑 농도가 변화하는 제2구간(P2)을 가질 수 있다. 제2구간(P2)에서는 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다. 제2구간(P2)은 도 1에서 설명한 제1구간(P1)과 동일할 수 있다.The
실시 예에 따르면, 버퍼층(11)은 두께 방향으로 복수 개의 서브층(11a, 11b, 11c)을 포함할 수 있다. 서브층(11a, 11b, 11c)은 계면이 물리적으로 관찰되는 층일 수 있으나 반드시 이에 한정되지 않는다. 서브층(11a, 11b, 11c)의 두께는 도핑 농도가 연속적으로 증가하는 영역으로 정의할 수도 있다.According to the embodiment, the
제2구간(P2)내에서 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 이때, 최소 농도는 5×1017 cm-3이고 피크 농도는 7×1018 cm-3일 수 있다. 최소 농도가 5×1017 cm-3보다 작거나 피크 농도가 7×1018 cm-3보다 큰 경우에는 반도체 기판(10)과 에피층(12)의 격자 부정합을 효과적으로 완화하기 어려울 수 있다.The doping concentration in the second section P2 may vary from the minimum concentration to the peak concentration. At this time, the minimum concentration may be 5 × 10 17 cm -3 and the peak concentration may be 7 × 10 18 cm -3 . When the minimum concentration is smaller than 5 × 10 17 cm -3 or the peak concentration is larger than 7 × 10 18 cm -3 , it may be difficult to effectively mitigate the lattice mismatch between the
에피층(12)은 버퍼층(11)이 형성된 이후, 어닐링 공정이 진행된 후에 버퍼층(11) 상에 형성될 수 있다. 이때, 에피층(12)은 두께 방향으로 도핑 농도가 균일할 수 있으나 반드시 이에 한정하지 않는다.The
도 3을 참조하면, 버퍼층(11)과 에피층(12)은 모두 도핑 농도가 변화하는 구간(P1, P2)을 가질 수 있다. 에피층(12)은 일부 구간에서만 도핑 농도가 변화하는 제1구간(P1)을 가질 수 있다.Referring to FIG. 3, both the
에피층(12)의 평균 도핑 농도는 버퍼층(11)의 평균 도핑 농도보다 작을 수 있다. 에피층(12)과 버퍼층(11)은 동일한 조성(SiC)을 가질 수 있다.The average doping concentration of the
실시 예에 따른 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 에피택셜층 위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 전계 효과 트랜지스터(MOSFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.An epitaxial wafer according to an embodiment may be applied to a metal semiconductor field effect transistor (MESFET). For example, a field effect transistor (MOSFET) can be fabricated by forming an ohmic contact layer comprising a source and a drain over an epitaxial layer according to the present invention. The present invention can be applied to various semiconductor devices.
도 4는 시간에 따라 제1, 제2성장가스와 도핑가스의 투입량을 보여주는 타이밍도이다.4 is a timing chart showing the amounts of the first and second growth gases and the doping gas as time passes.
도 4를 참조하면, 실시 예에 따른 에피택셜 웨이퍼의 제조방법은 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판(10)상에 에피층(12)을 형성하는 단계를 포함한다.Referring to FIG. 4, a method of manufacturing an epitaxial wafer according to an embodiment includes forming an
구체적으로 에피층(12)을 형성하는 단계는 챔버 내에 반도체 기판을 배치한 후 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판(10)상에 에피층(12)을 형성할 수 있다.Specifically, the step of forming the
반도체 기판(10)이 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 제1성장가스와 제2성장가스는 반도체 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다. When the
제1성장가스와 제2성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 제1성장가스는 SiH4 이고, 제2성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1성장가스는 C3H8 이고, 제2성장가스는 SiH4일 수도 있다.As the first growth gas and the second growth gas, a material including carbon and silicon such as SiH 4 + C 3 H 8 , MTS (CH 3 SiCl 3 ), TCS (SiHCl 3 ), SixCx and the like may be used. The first growth gas may be SiH 4 and the second growth gas may be C 3 H 8 , but it is not limited thereto. Illustratively, the first growth gas may be C 3 H 8 and the second growth gas may be SiH 4 .
도핑가스는 웨이퍼 상에 적층될 에피층(12)을 N 타입으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.The doping gas may be a material of a Group 5 element such as nitrogen gas (N2) when the
실시 예에 따르면 제1주기(t1)와 제2주기(t2)를 반복적으로 수행하여 에피층을 제조할 수 있다. 제1주기(t1)는 에피 성장 주기이고 제2주기(t2)는 전위 억제 주기일 수 있다. According to the embodiment, the epitaxial layer can be manufactured by repeatedly performing the first period t1 and the second period t2. The first period t1 may be an epitaxial growth period and the second period t2 may be a potential inhibition period.
제1주기(t1)와 제2주기(t2)는 각각 3초 내지 30초일 수 있다. 주기가 3초보다 짧은 경우 제1주기(t1)동안 에피층이 충분히 성장하지 못하는 문제가 있으며, 주기가 30초보다 긴 경우 층의 두께가 너무 두꺼워지고 층의 개수가 적어지는 문제가 있다. 전술 한 바와 같이 도핑 농도가 변화하는 서브층이 많을수록 BPD 효율이 향상될 수 있다. The first period t1 and the second period t2 may be 3 seconds to 30 seconds, respectively. When the period is shorter than 3 seconds, there is a problem that the epi layer does not grow sufficiently during the first period (t1), and when the period is longer than 30 seconds, the thickness of the layer becomes too thick and the number of layers becomes small. As described above, the BPD efficiency can be improved as the number of sub-layers in which the doping concentration is varied increases.
제1주기(t1)와 제2주기(t2)는 동일한 시간 간격을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1주기(t1)와 제2주기(t2)는 서로 다른 시간 간격으로 제어할 수도 있다. 예시적으로 제1주기(t1)는 5초이고 제2주기(t2)는 3초일 수도 있다.The first period t1 and the second period t2 may have the same time interval. However, the present invention is not limited to this, and the first period t1 and the second period t2 may be controlled at different time intervals. Illustratively, the first period t1 may be 5 seconds and the second period t2 may be 3 seconds.
제1성장가스는 제1주기(t1)와 제2주기(t2)에 걸쳐 균일하게 투입할 수 있다. 즉, 제1성장가스는 연속적으로 동일한 양이 투입될 수 있다.The first growth gas can be uniformly injected over the first period t1 and the second period t2. That is, the same amount of the first growth gas can be continuously injected.
제2성장가스는 제1주기(t1)에는 제1투입량(C2)을 주입하고, 제2주기(t2)에는 제1투입량(C2)보다 적은 제2투입량(C1)을 주입할 수 있다. 제2성장가스가 제1투입량(C2)으로 공급될 때, 제1성장가스와 제2성장가스의 비율(C:Si)은 0.7:1 내지 1.7:1일 수 있다. 즉, 제1성장가스와 제2성장가스는 제1주기(t1)에서 상기 비율을 유지하도록 공급될 수 있다. 따라서, 제1주기(t1)에서 에피층(12)이 성장할 수 있다.The second growth gas may inject the first input amount C2 during the first period t1 and inject the second input amount C1 which is smaller than the first input amount C2 during the second period t2. When the second growth gas is supplied at the first input amount C2, the ratio (C: Si) of the first growth gas to the second growth gas may be 0.7: 1 to 1.7: 1. That is, the first growth gas and the second growth gas may be supplied to maintain the ratio in the first period t1. Therefore, the
제2투입량(C1)은 0보다 크고 제1투입량의 50% 이하일 수 있다. 예시적으로, 제1성장가스의 투입량이 1.5 인 경우, 제2성장가스의 제1투입량은 1.0이고 제2투입량은 0.5일 수 있다.The second input amount C1 may be greater than zero and less than or equal to 50% of the first input amount. Illustratively, when the input amount of the first growth gas is 1.5, the first input amount of the second growth gas may be 1.0 and the second input amount may be 0.5.
제2주기(t2)에서는 실질적으로 에피층(12)이 성장하지 않을 수 있다. 즉, 제2성장가스의 투입량을 줄여 C/Si 비율이 실리콘 카바이드가 형성될 수 없는 조건으로 제어한 것일 수 있다. 이때 투입된 제2성장가스는 반도체 기판(10)의 표면에 수소가 주입되는 것을 방지할 수 있다. 수소 가스는 에피가 성장하지 않는 제2주기(t2) 동안 에피의 표면을 에칭하여 표면을 평탄하게 제어할 수 있다. 따라서, 반도체 기판(10)의 기저면 전위 및 칼날 전위가 전파되는 것을 억제할 수 있는 장점이 있다. 또한, 별도의 에칭 가스(예: Hcl) 없이 반도체 기판(10)을 평탄하게 제어할 수 있는 장점이 있다.In the second period (t2), the
그러나, 장시간 수소에 노출되는 경우 수소가 에피 표면에 주입되어 오히려 표면이 불량해질 수 있다. 따라서, 미량의 Si를 공급하여 잔존하는 수소 가스가 Si와 반응하여 SiH를 형성하도록 제어함으로써 에피 표면이 거칠어지는 문제를 해결할 수 있다.However, when exposed to hydrogen for a long time, hydrogen may be injected onto the surface of the epitaxial layer, resulting in poor surface quality. Therefore, by controlling the remaining hydrogen gas to react with Si to form SiH by feeding a small amount of Si, it is possible to solve the problem that the surface of the epi is roughened.
도핑가스는 제1주기(t1)에만 공급할 수 있다. 도핑가스는 시간이 경과할수록 점차 농도를 증가시킬 수 있다. 도핑 가스는 초기(C3)에는 1 내지 10sccm을 주입하고, 말기(C4)에는 5 내지 50sccm을 주입할 수 있다. 제1주기(t1) 동안 도핑 가스의 최소 투입량(C3)과 최대 투입량(C4)의 비는 1:5 내지 1:10일 수 있다.The doping gas can be supplied only in the first period (t1). Doping gas can gradually increase the concentration over time. The doping gas may be injected at 1 to 10 sccm in the initial stage (C3) and 5 to 50 sccm in the final stage (C4). The ratio of the minimum input amount C3 of the doping gas to the maximum input amount C4 during the first period t1 may be 1: 5 to 1:10.
실시 예에 따르면 제1주기(t1)와 제2주기(t2)가 교대로 반복함으로써 경계면이 평탄하게 제어될 수 있다. 따라서, 반도체 기판(10)의 전위가 에피층(12)으로 전파되는 것을 억제할 수 있다. 또한, 두께 방향으로 도핑 농도가 변화하므로 경계면에서 기저면 전위가 칼날 전위로 변환될 수 있다.According to the embodiment, the first period t1 and the second period t2 are alternately repeated so that the interface can be controlled smoothly. Therefore, the potential of the
도 5a는 본 발명의 제1실시 예에 따른 도핑가스의 투입량 제어방법이고, 도 5b는 본 발명의 제2실시 예에 따른 도핑가스의 투입량 제어방법이고, 도 5c는 본 발명의 제3실시 예에 따른 도핑가스의 투입량 제어방법이다.FIG. 5A is a method for controlling the input amount of the doping gas according to the first embodiment of the present invention, FIG. 5B is a method for controlling the amount of doping gas according to the second embodiment of the present invention, FIG. The amount of the doping gas is controlled according to the amount of the doping gas.
도 5a를 참조하면, 복수의 제1주기(t1)동안 투입량은 동일하게 제어할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니다. 도 5b와 같이 제1주기(t1)가 반복될수록 도핑 가스의 최대 투입량을 점차 증가시킬 수 있고, 도 5c와 같이 제1주기(t1)가 반복될수록 도핑 가스의 최대 투입량을 감소시킬 수도 있다. Referring to FIG. 5A, the amount of charge can be controlled in the same manner during a plurality of first periods t1. However, the present invention is not limited thereto. As shown in FIG. 5B, the maximum amount of doping gas may be gradually increased as the first period t1 is repeated, and the maximum amount of doping gas may be decreased as the first period t1 is repeated as shown in FIG. 5C.
하기 표 1은 도 5a 내지 도 5c의 실시 예에 따라 제작한 에피택셜 웨이퍼의 기저면 전위 결함 개수와 표면 결함 개수를 측정한 표이다.Table 1 below is a table measuring the number of surface dislocation defects and the number of surface defects of the epitaxial wafers manufactured according to the embodiment of Figs. 5A to 5C.
실시 예 1은 4H-SiC 반도체 기판(10)을 서셉터에 장착하고, 챔버의 내부를 진공 분위기로 한 후, 수소가스를 210L 흘려 보내면서 압력을 80mbar로 조절하였다. 그리고 압력을 일정하게 유지하면서 챔버의 온도를 1580℃까지 승온시켰다. In Example 1, a 4H-
성장가스는 10초, 도펀트는 0.1sccm~20sccm으로 5회 반복 공급하였다. 이때 사용된 C/Si ratio는 1.1을 선택하였다. 성장 시간은 1시간으로하여 SiC 에피택셜 막을 성장하였다. 성장 종료시는 H2 가스 이외의 모든 가스의 공급을 중지하고 냉각을 진행하였다.The growth gas was supplied 10 times and the dopant was supplied 5 times repeatedly at 0.1 sccm to 20 sccm. The C / Si ratio used was 1.1. The SiC epitaxial film was grown at a growth time of 1 hour. At the end of the growth, the supply of all the gases other than the H 2 gas was stopped and the cooling was continued.
얻어진 SiC 에피택셜 웨이퍼는 FT-IR 장치를 사용하여 막두께를 측정하여 11.8um의 두께로 SiC 에피택셜 막이 형성된 것을 확인하였다. 다음으로 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 결정 결함 수를 평가하였다. 그 결과 BPD 결함은 5ea, 표면 결함은 0.5ea/cm2임을 확인 하였다.The resulting SiC epitaxial wafer was measured for film thickness using an FT-IR apparatus, and it was confirmed that a SiC epitaxial film was formed with a thickness of 11.8 μm. Next, the number of crystal defects was evaluated with a crystal defect analyzer (CS920, manufactured by KLA-Tencor). As a result, it was confirmed that the BPD defect was 5ea and the surface defect was 0.5ea / cm2.
나머지 실시 예는 실시 예 1과 동일한 조건에서 도펀트의 투입량을 점차 증가시키거나 감소시켜 실험하였다. 또한, 비교예 1은 도 6a와 같이 두께에 따라 균일한 도핑 가스를 주입하여 에피택셜 웨이퍼를 제작하였고, 비교예 2는 점차 도핑 가스의 주입량을 증가시켜 에피택셜 웨이퍼를 제작하였다.The remainder of the experiment was carried out by gradually increasing or decreasing the amount of the dopant introduced under the same conditions as in Example 1. In Comparative Example 1, an epitaxial wafer was manufactured by injecting a uniform doping gas according to the thickness as shown in FIG. 6A, and in Comparative Example 2, an epitaxial wafer was produced by gradually increasing the doping amount of the doping gas.
상기 표 1을 참조하면, 실시 예 1의 경우 기저면 전위가 5개로 매우 작음을 알 수 있다. 이는 비교예 1과 2의 경우 기저면 전위가 1623개, 660개인 것을 미루어 볼 때 매우 효과적인 방법임을 확인할 수 있다. 또한, 비교예 1, 2에 비해 실시 예들은 표면 결함의 매우 작아졌음을 알 수 있다.Referring to Table 1, it can be seen that the base potential in Example 1 is very small, i.e., five. It can be confirmed that this is a very effective method in the case of Comparative Examples 1 and 2, considering that the base potential is 1623 and 660, respectively. In addition, it can be seen that the surface defects of the Examples are much smaller than those of Comparative Examples 1 and 2.
도 7은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.7 is a conceptual diagram of an epitaxial wafer manufacturing apparatus according to an embodiment of the present invention.
도 7을 참조하면, 에피택셜 웨이퍼 제조장치(100)는 반도체 기판(10)이 배치되는 수용부를 포함하는 복수 개의 회전판(120), 복수 개의 회전판(120)을 지지하는 메인 플레이트(110), 및 회전판(120)에 가스를 분사하는 가스 분배 장치(130)를 포함할 수 있다.7, an apparatus for manufacturing an
메인 플레이트(110)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(110)의 외측에는 히터(140)가 배치되어 열을 메인 플레이트(110)에 전달할 수 있다. 메인 플레이트(110)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.The
복수 개의 회전판(120)은 메인 플레이트(110) 상에 배치되어 독립적으로 회전할 수 있다. 회전판(120)은 메인 플레이트(110)를 통해 히터(140)의 열을 전달받을 수 있다.The plurality of
가스 분배 장치(130)는 성장 가스 및 도핑가스를 반도체 기판(10)에 분사할 수 있다. The
도 8은 장치 내에 분사된 가스의 플로우(flow)를 보여주는 도면이고, 도 9는 본 발명의 일 실시 예에 따른 회전판의 개념도이고, 도 10a 및 도 10b는 도 9의 변형예이고, 도 11은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.9 is a conceptual view of a rotary plate according to an embodiment of the present invention, Figs. 10A and 10B are modifications of Fig. 9, Fig. 11 is a cross- FIG. 7 is a graph showing the concentration distribution of the dopant doped in the epi layer according to the type of the rotating plate. FIG.
도 8을 참조하면, 가스 분배 장치에 의해 주입된 가스의 플로우(flow)는 중심에서 반경 방향으로 Si 리치 구간(S1)과 SiC 혼합 구간(S2)으로 구분될 수 있다.Referring to FIG. 8, the flow of the gas injected by the gas distribution apparatus can be divided into a Si rich region S1 and a SiC mixed region S2 in the radial direction from the center.
Si 리치 구간(S1)은 Si의 분해 속도가 C의 분해 속도보다 빨라 상대적으로 Si의 농도가 C보다 높은 구간일 수 있다(분해 속도: C3H8 < SiH4). The Si-rich region S1 may be a region where the decomposition rate of Si is higher than the decomposition rate of C, and the concentration of Si is relatively higher than C (decomposition rate: C 3 H 8 <SiH 4 ).
SiC 혼합 구간(S2)은 C의 분해가 진행되어 C와 Si의 비율(C:Si)이 0.8:1 내지 1.8:1로 유지되는 구간일 수 있다. 혼합 구간에서는 반응 가스가 웨이퍼 상에서 에피 성장할 수 있다.The SiC mixed section S2 may be a section where the decomposition of C proceeds so that the ratio of C to Si (C: Si) is maintained at 0.8: 1 to 1.8: 1. In the mixing section, the reaction gas can be epitaxially grown on the wafer.
회전판(120)은 SiC, 흑연, TaC 등으로 제작될 수 있다. 따라서, 회전판(120)의 외면에도 에피층(12)이 성장할 수 있다. 회전판(120)에 성장한 에피층(12)은 가스의 흐름을 방해할 수 있다. 따라서, 반도체 기판(10) 상에 성장하는 에피층(12)의 두께가 불균일해질 수 있다. The
도 9를 참조하면, 실시 예에 따른 회전판(120)은 반도체 기판(10)이 안착되는 몸체(121) 및 몸체(121)에 결합하는 링 형상의 홀더(122)를 포함할 수 있다. 링 형상의 홀더(122)는 몸체(121)에 결합하여 내부에 반도체 기판(10)을 수용할 수 있다.Referring to FIG. 9, the
회전판(120)과 홀더(122)는 동일한 재질일 수 있다. 예시적으로 회전판(120)과 홀더(122)는 모두 SiC 재질일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 회전판(120)과 홀더(122)는 서로 다른 재질일 수도 있다.The
실시 예에 따른 홀더(122)는 상부에 경사면(122a)을 가질 수 있다. 경사면(122a)을 갖는 경우 상부에 에피층(12)이 성장하여도 성장 가스의 흐름을 제어할 수 있다. 실시 예에 따르면 홀더의 경사면을 조정하여 가스의 흐름을 제어하므로 제어 자유도를 향상시킬 수 있다. 따라서, 웨이퍼상에 성장하는 에피층(12)의 두께 및 도핑 농도의 편차가 줄어들 수 있다.The
경사면(122a)의 경사각도는 1도 내지 5도일 수 있다. 각도가 1도보다 작은 경우 균일도 확보가 어렵고, 5도보다 큰 경우 도핑 농도의 편차가 커지는 문제가 있다. 경사 각도가 2도 내지 3도인 경우 우수한 균일도 특성을 가질 수 있다. The inclination angle of the
경사면(122a)은 중심을 향해 기울어질 수도 있으나 반드시 이에 한정되지 않는다. 도 10a를 참조하면 경사면(122b)은 중심에서 멀어질수록 두께가 얇아지도록 기울어질 수도 있다. 또한, 도 10b와 같이 경사면(122c)은 중심에서 멀어질수록 두께가 두꺼워지다가 다시 얇아지도록 기울어질 수도 있다.The
실시 예에 따르면, 회전판(120)이 별도 부재인 홀더(122)에 결합하므로 온도 편차를 줄일 수 있다. 일체형 회전판의 경우 일부 구간에서는 두께가 달라져 온도 편차가 발생할 수 있다. 중심부는 가장자리에 비해 온도가 낮을 수도 있고 가장자리가 중심부에 비해 온도가 높을 수도 있다. 그러나, 실시 예에 따르면, 두께가 균일한 회전판(120) 위에 두께가 균일한 링 형상의 홀더(122)가 결합되므로 전체적으로 온도가 균일해질 수 있다.According to the embodiment, since the
도 11을 참조하면, TaC 재질의 일체형 회전판(G1)에 의해 제작된 에피 웨이퍼는 외측으로 갈수록 도핑 농도가 상승하게 되고, 흑연 재질의 일체형 회전판(G4)에 의해 제작된 에피 웨이퍼는 외측으로 갈수록 도핑 농도가 감소함을 알 수 있다. 즉, 중심과 외측의 도핑 농도 편차가 큼을 알 수 있다.Referring to FIG. 11, the epitaxial wafer produced by the integrated rotary plate G1 made of TaC material increases in doping concentration toward the outer side, and the epitaxial wafer produced by the integrated rotary plate G4 made of graphite becomes doped And the concentration decreases. That is, it can be seen that the variation of the doping concentration between the center and the outside is large.
이에 반해, 몸체와 홀더가 결합된 회전판(G2, G3)에 의해 제작된 에피 웨이퍼는 상대적으로 도핑 농도의 편차가 작음을 알 수 있다. 여기서 G2의 회전판은 SiC 재질의 몸체(121) 및 홀더(122)에 SiC가 코팅된 구조이고, G3의 회전판은 흑연 재질의 몸체(121) 및 홀더(122)에 SiC가 코팅된 구조이다.On the other hand, it can be seen that the deviation of the doping concentration is relatively small in the epitaxial wafer produced by the rotating plates G2 and G3 combined with the body and the holder. Here, the rotating plate of G2 is a structure in which SiC is coated on the
도 12는 본 발명의 다른 실시 예에 따른 회전판의 개념도이고, 도 13은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.FIG. 12 is a conceptual view of a rotating plate according to another embodiment of the present invention, and FIG. 13 is a graph showing a concentration distribution of a dopant doped in an epi layer according to the type of a rotating plate.
도 12를 참조하면, 실시 예에 따른 회전판(120)은 몸체(121), 몸체(121) 상에 배치되는 링 형상의 홀더(122) 및 몸체(121)와 홀더(122) 사이에 배치되는 흑연층(123)을 포함할 수 있다.12, the
전술한 바와 같이 중심에서 반경 방향으로 가스 플로우는 Si 리치 구간(S1)과 SiC 혼합 구간(S2)으로 구분될 수 있다. 이때, Si 리치 구간(S1)은 회전판(120)의 외곽 부근에 형성될 수 있다. 따라서, 도펀트가 탄소의 자리에 치환될 확률이 높아진다. 그 결과, 가장자리로 갈수록 도핑 농도가 높아져 불균일해지는 문제가 발생할 수 있다.As described above, the gas flow in the radial direction from the center can be divided into the Si rich portion S1 and the SiC mixed portion S2. At this time, the Si rich region S1 may be formed in the vicinity of the outer periphery of the
따라서, 실시 예에 따른 홀더(122)는 흑연층을 포함하여 Si 리치 구간(S1)에서 부족한 탄소을 공급해줄 수 있다. 따라서, Si 리치 구간(S1)은 SiC 혼합 구간(S2)으로 변환될 수 있다. 따라서, 전체적으로 도펀트의 도핑 농도가 균일해질 수 있다.Therefore, the
흑연층(123)의 두께는 10um 내지 50um일 수 있다. 흑연층(123)의 두께가 10um보다 작거나 50um 보다 큰 경우 C/Si의 비율을 에피 성장이 가능한 0.8:1 내지 1.8:1의 비율로 제어하기 어려울 수 있다.The thickness of the
도 13을 참조하면, 일체형 회전판(G5)에 의해 제작된 에피 웨이퍼는 Si 리치 구간(S1)에서 도핑이 많이 이루어지므로 가장자리로 갈수록 도핑 농도 높아짐을 알 수 있다. 이에 비해 흑연층이 배치된 회전판(G7)에 의해 제작된 에피 웨이퍼는 에지 부근에서 도핑 농도가 현저하게 낮아져 균일도가 증가하였음을 확인할 수 있다.Referring to FIG. 13, since the epitaxial wafer manufactured by the integral rotary plate G5 is doped much in the Si-rich region S1, it can be seen that the doping concentration increases toward the edge. On the other hand, the epitaxial wafer produced by the rotating plate G7 having the graphite layer is significantly lowered in doping concentration in the vicinity of the edge, and the uniformity is increased.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
Claims (14)
상기 기판상에 배치되는 에피층을 포함하고,
상기 기판과 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고,
상기 에피층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제1구간을 포함하는 에피택셜 웨이퍼.
Board; And
And an epi layer disposed on the substrate,
Wherein the substrate and the epi layer comprise silicon carbide and a dopant,
Wherein the epitaxial layer comprises a plurality of first sections in which the concentration of the dopant varies in a thickness direction.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 동일한 에피택셜 웨이퍼.
The method according to claim 1,
Wherein a peak concentration of the dopant in the plurality of first sections is the same.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커지는 에피택셜 웨이퍼.
The method according to claim 1,
Wherein the peak concentration of the dopant in the plurality of first sections increases as the distance from the substrate increases.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 작아지는 에피택셜 웨이퍼.
The method according to claim 1,
Wherein the peak concentration of the dopant in the plurality of first sections decreases as the distance from the substrate increases.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 1×1018cm-3 내지 5×1018cm-3인 에피택셜 웨이퍼.
The method according to claim 1,
And the peak concentration of the dopant in the plurality of first sections is in the range of 1 × 10 18 cm -3 to 5 × 10 18 cm -3 .
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 동일한 에피택셜 웨이퍼.
The method according to claim 1,
Wherein the initial concentration of the dopant in the plurality of first intervals is the same.
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3인 에피택셜 웨이퍼.
The method according to claim 1,
Wherein an initial concentration of the dopant in the plurality of first sections is 1 x 10 15 cm -3 to 3 x 10 15 cm -3 .
상기 에피층을 형성하는 단계는 제1주기와 제2주기를 반복적으로 수행하고,
상기 제1성장가스는 상기 제1주기와 제2주기 모두 균일한 투입량을 공급하고,
상기 제2성장가스는 상기 제1주기에는 제1투입량을 공급하고, 상기 제2주기에는 상기 제1투입량보다 적은 제2투입량을 공급하고,
상기 도핑가스는 상기 제1주기에만 공급하는 에피택셜 웨이퍼 제조방법.
And forming an epitaxial layer on the semiconductor substrate by injecting a first growth gas, a second growth gas and a doping gas,
Wherein forming the epi layer repeatedly performs a first period and a second period,
Wherein the first growth gas supplies a uniform amount of both the first period and the second period,
Wherein the second growth gas supplies a first input amount in the first period and a second input amount in the second period which is smaller than the first input amount,
Wherein the doping gas is supplied only in the first period.
상기 제2성장가스가 제1투입량으로 공급될 때, 상기 제1성장가스와 제2성장가스의 비율(ratio)은 0.7:1 내지 1.7:1인 에피택셜 웨이퍼 제조방법.
9. The method of claim 8,
Wherein the ratio of the first growth gas to the second growth gas is 0.7: 1 to 1.7: 1 when the second growth gas is supplied at a first dose.
상기 제2투입량은 상기 제1투입량의 50% 이하인 에피택셜 웨이퍼 제조방법.
10. The method of claim 9,
Wherein the second charge amount is 50% or less of the first charge amount.
상기 제1주기 동안 상기 도핑가스의 투입량은 증가하는 에피택셜 웨이퍼 제조방법.
9. The method of claim 8,
Wherein an amount of the doping gas introduced during the first period is increased.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 증가시키는 에피택셜 웨이퍼 제조방법.
9. The method of claim 8,
And the maximum amount of doping gas is increased as the first period is repeated.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 감소시키는 에피택셜 웨이퍼 제조방법.
9. The method of claim 8,
And the maximum amount of doping gas is reduced as the first period is repeated.
상기 에피택셜 웨이퍼 상에 배치되는 소스 및 드레인을 포함하는 반도체 소자.An epitaxial wafer according to claim 1; And
And a source and a drain disposed on the epitaxial wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (en) | 2016-12-02 | 2016-12-02 | Epitaxial wafer and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (en) | 2016-12-02 | 2016-12-02 | Epitaxial wafer and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180063715A true KR20180063715A (en) | 2018-06-12 |
| KR102565964B1 KR102565964B1 (en) | 2023-08-09 |
Family
ID=62622307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (en) | 2016-12-02 | 2016-12-02 | Epitaxial wafer and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102565964B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020036340A1 (en) * | 2018-08-14 | 2020-02-20 | 엘지이노텍 주식회사 | Epitaxial wafer and method of producing same |
| KR20200026620A (en) * | 2018-09-03 | 2020-03-11 | 엘지이노텍 주식회사 | Apparatus for manufacturing epitaxial wafer |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008074661A (en) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | Epitaxial silicon carbide single crystal substrate and method for producing the same |
| JP2009295728A (en) * | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | Silicon carbide semiconductor substrate and method of manufacturing the same |
| KR101287787B1 (en) * | 2007-09-12 | 2013-07-18 | 쇼와 덴코 가부시키가이샤 | EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE AND METHOD FOR MANUFACTURING EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE |
| KR20130098954A (en) * | 2005-06-27 | 2013-09-05 | 제너럴 일렉트릭 캄파니 | Semiconductor devices and methods of making same |
| KR20140137795A (en) * | 2013-05-24 | 2014-12-03 | 엘지이노텍 주식회사 | Epitaxial wafer |
| KR20150002066A (en) * | 2013-06-28 | 2015-01-07 | 엘지이노텍 주식회사 | Epitaxial wafer |
| KR20150107104A (en) * | 2014-03-13 | 2015-09-23 | 엘지이노텍 주식회사 | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE |
-
2016
- 2016-12-02 KR KR1020160163829A patent/KR102565964B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130098954A (en) * | 2005-06-27 | 2013-09-05 | 제너럴 일렉트릭 캄파니 | Semiconductor devices and methods of making same |
| JP2008074661A (en) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | Epitaxial silicon carbide single crystal substrate and method for producing the same |
| KR101287787B1 (en) * | 2007-09-12 | 2013-07-18 | 쇼와 덴코 가부시키가이샤 | EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE AND METHOD FOR MANUFACTURING EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE |
| JP2009295728A (en) * | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | Silicon carbide semiconductor substrate and method of manufacturing the same |
| KR20140137795A (en) * | 2013-05-24 | 2014-12-03 | 엘지이노텍 주식회사 | Epitaxial wafer |
| KR20150002066A (en) * | 2013-06-28 | 2015-01-07 | 엘지이노텍 주식회사 | Epitaxial wafer |
| KR20150107104A (en) * | 2014-03-13 | 2015-09-23 | 엘지이노텍 주식회사 | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020036340A1 (en) * | 2018-08-14 | 2020-02-20 | 엘지이노텍 주식회사 | Epitaxial wafer and method of producing same |
| KR20200026620A (en) * | 2018-09-03 | 2020-03-11 | 엘지이노텍 주식회사 | Apparatus for manufacturing epitaxial wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102565964B1 (en) | 2023-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140117381A1 (en) | Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same | |
| KR101971597B1 (en) | Wafer and method of fabrication thin film | |
| EP2728610B1 (en) | Method for fabricating an epitaxial wafer | |
| JP6245416B1 (en) | Method for manufacturing silicon carbide epitaxial wafer and method for manufacturing silicon carbide semiconductor device | |
| JP6648627B2 (en) | Method for manufacturing silicon carbide epitaxial wafer, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial wafer | |
| KR102565964B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR102098297B1 (en) | Epitaxial wafer | |
| KR20150002066A (en) | Epitaxial wafer | |
| KR20150107104A (en) | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE | |
| US11183385B2 (en) | Method for passivating silicon carbide epitaxial layer | |
| KR102474331B1 (en) | Epitaxial wafer and method for fabricating the same | |
| US20140353684A1 (en) | Silicon carbide epitaxial wafer and method for fabricating the same | |
| KR102339608B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR102565962B1 (en) | Apparatus and method for manufacturing epitaxial wafer | |
| KR101942536B1 (en) | Method for fabrication silicon carbide epi wafer | |
| KR101936170B1 (en) | Method for fabrication silicon carbide epi wafer | |
| KR102610826B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR20140055336A (en) | Epitaxial wafer and method for fabricating the same | |
| KR102417484B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR20200056022A (en) | Silicon carbide epi wafer | |
| US9269572B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
| KR102523500B1 (en) | Apparatus for manufacturing epitaxial wafer | |
| KR20150025648A (en) | Epitaxial wafer | |
| KR102165615B1 (en) | Epitaxial wafer | |
| WO2020045172A1 (en) | Epitaxial substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |