KR20200056022A - Silicon carbide epi wafer - Google Patents
Silicon carbide epi wafer Download PDFInfo
- Publication number
- KR20200056022A KR20200056022A KR1020180139842A KR20180139842A KR20200056022A KR 20200056022 A KR20200056022 A KR 20200056022A KR 1020180139842 A KR1020180139842 A KR 1020180139842A KR 20180139842 A KR20180139842 A KR 20180139842A KR 20200056022 A KR20200056022 A KR 20200056022A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- silicon
- silicon carbide
- layer
- epi
- Prior art date
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 98
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 97
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052799 carbon Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 33
- 239000000463 material Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000005055 methyl trichlorosilane Substances 0.000 description 2
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
Description
실시예는 탄화규소 에피 웨이퍼에 관한 것이다.The embodiment relates to a silicon carbide epi wafer.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다. In general, a chemical vapor deposition method (CVD) is widely used in a technique of forming various thin films on a substrate or a wafer. The chemical vapor deposition method is a deposition technique involving a chemical reaction, and uses a chemical reaction of a source material to form a semiconductor thin film or an insulating film on the wafer surface.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.The chemical vapor deposition method and the deposition apparatus have recently attracted attention as a very important technology among thin film formation technologies due to miniaturization of semiconductor devices and development of high efficiency and high power LEDs. Currently, it is used to deposit various thin films, such as a silicon film, an oxide film, a silicon nitride film or a silicon oxynitride film, a tungsten film.
한편 탄화규소(SiC)는 실리콘(Si)에 비해 절연파괴전계가 크고 밴드갭이 3배가 크며 열전도도가 3배 정도 높은 특성을 가지고 있어 파워 디바이스, 고온 동작 디바이스로의 응용이 기대되는 물질로서 각광받고 있다.On the other hand, silicon carbide (SiC) is a material that is expected to be applied to power devices and high-temperature operation devices because it has a larger dielectric breakdown field than silicon (Si), a band gap of 3 times, and a thermal conductivity of about 3 times higher. I am receiving.
최근 이를 이용한 MSOFET 파워 디바이스가 개발되고 있으며 이의 우수한 특성이 보고되고 있다. Recently, an MSOFET power device using the same has been developed and its excellent properties have been reported.
한편 탄화규소 에피 위이퍼에는 마이크로 파이프, 나선 전위 및 기저면 전위 등의 결정 결함이 존재할 수 있는데, 이러한 결함들은 이러한 재료를 이용해서 생산되는 반도체 장치의 특성을 감소시킬 수 있다.Meanwhile, crystal defects such as micropipes, spiral dislocations, and base surface dislocations may be present in the silicon carbide epi-wiper, and these defects may reduce the characteristics of a semiconductor device produced using these materials.
따라서, 결함이 감소된 고품질의 탄화규소 에피층이 요구된다.Therefore, a high quality silicon carbide epitaxial layer with reduced defects is required.
실시예는 탄화규소 에피층의 결함을 감소시킬 수 있는 탄화규소 에피 웨이퍼를 제공하고자 한다.The embodiment is intended to provide a silicon carbide epi wafer that can reduce defects in the silicon carbide epi layer.
실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판; 상기 베이스 기판 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 탄화규소 에피층을 포함하고, 상기 베이스 기판은 실리콘을 포함하고, 상기 버퍼층은, 상기 베이스 기판 상의 제 1 버퍼층; 상기 제 1 버퍼층 상의 제 2 버퍼층; 및 상기 제 2 버퍼층 상의 제 3 버퍼층을 포함하고, 상기 제 1 버퍼층은 실리콘 에피층을 포함한다.The silicon carbide epitaxial wafer according to the embodiment includes a base substrate; A buffer layer disposed on the base substrate; And a silicon carbide epi layer disposed on the buffer layer, the base substrate comprising silicon, and the buffer layer comprising: a first buffer layer on the base substrate; A second buffer layer on the first buffer layer; And a third buffer layer on the second buffer layer, and the first buffer layer includes a silicon epi layer.
실시예에 따른 탄화규소 에피 웨이퍼는 공정 중 발생하는 표면 결함이 감소될 수 있다.In the silicon carbide epi wafer according to the embodiment, surface defects occurring during the process may be reduced.
자세하게, 실리콘 기판 상에서 호모 에피택셜로 성장되는 탄화규소 에피 웨이퍼는 이종 물질간의 결합으로 인해 미스매치가 발생하여 표면 결함이 발생할 수 있고, 실리콘 기판 상에서 발생하는 실리콘 원자에 의해 탄화규소 에피층의 표면에 피트 등이 발생되어 표면 특성이 저하될 수 있다.In detail, a silicon carbide epitaxial wafer grown as a homoepitaxially on a silicon substrate may have a mismatch due to bonding between dissimilar materials, and surface defects may occur, and the silicon carbide epitaxial layer is formed by silicon atoms generated on the silicon substrate. Pits or the like may be generated, and surface characteristics may be deteriorated.
이에 따라, 탄화규소 에피 웨이퍼가 반도체 장치에 적용될 때, 반도체 장치의 전기적인 특성이 저하될 수 있다.Accordingly, when a silicon carbide epi wafer is applied to a semiconductor device, electrical characteristics of the semiconductor device may be deteriorated.
이러한 문제점을 보완하기 위해, 실시예에 따른 탄화규소 에피 웨이퍼는 실리콘 웨이퍼 상에 알루미늄이 도핑된 실리콘 에피층을 형성하여 실리콘 발생에 따른 피트 발생을 억제할 수 있다.In order to compensate for this problem, the silicon carbide epitaxial wafer according to the embodiment can suppress the occurrence of pits due to silicon generation by forming a silicon epitaxial layer doped with aluminum on the silicon wafer.
또한, 실리콘 에피층 상에 탄소층 및 탄화규소 버퍼층을 형성하여, 탄화규소 에피층을 형성할 때, 이종물질간의 미스매치에 따른 표면 결함을 감소시킬 수 있다.In addition, by forming a carbon layer and a silicon carbide buffer layer on the silicon epi layer, when forming a silicon carbide epi layer, it is possible to reduce surface defects due to mismatch between dissimilar materials.
따라서, 실시예에 따른 탄화규소 에피 웨이퍼의 표면 결함을 감소시켜, 탄화규소 에피 웨이퍼의 표면 품질을 향상시킬 수 있다.Therefore, it is possible to reduce the surface defects of the silicon carbide epi wafer according to the embodiment, thereby improving the surface quality of the silicon carbide epi wafer.
이에 따라, 실시예에 따른 탄화규소 웨이퍼가 적용되는 반도체 장치에서 이러한 표면 결함에 따른 전기적 특성의 저하를 방지할 수 있다.Accordingly, in the semiconductor device to which the silicon carbide wafer according to the embodiment is applied, it is possible to prevent degradation of electrical characteristics due to such surface defects.
도 1은 실시예에 따른 탄화규소 에피 웨이퍼의 단면도를 도시한 도면이다.
도 2는 도 1의 A 영역을 확대하여 도시한 단면도를 도시한 도면이다.
도 3은 실시예에 따는 탄화규소 에피 웨이퍼의 제조 방법을 설명하기 위한 공정 흐름도이다.1 is a sectional view showing a silicon carbide epitaxial wafer according to an embodiment.
FIG. 2 is a sectional view showing an enlarged area A of FIG. 1.
3 is a process flow chart for explaining a method of manufacturing a silicon carbide epitaxial wafer according to an embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to some embodiments described, but may be implemented in various different forms, and within the scope of the technical spirit of the present invention, one or more of its constituent elements may be selectively selected between embodiments. It can be used by bonding and substitution.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. In addition, the terms used in the embodiments of the present invention (including technical and scientific terms), unless specifically defined and described, can be generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and commonly used terms, such as predefined terms, may interpret the meaning in consideration of the contextual meaning of the related technology.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다. In addition, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention. In the present specification, the singular form may also include a plural form unless specifically stated in the phrase, and when described as “at least one (or more than one) of A and B, C”, A, B, and C may be combined. It can contain one or more of all possible combinations.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. In addition, in describing the components of the embodiments of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only for distinguishing the component from other components, and the term is not limited to the nature, order, or order of the component.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also to the component It may also include a case of 'connected', 'coupled' or 'connected' due to another component between the other components.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. Further, when described as being formed or disposed in the "top (top) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is one as well as when the two components are in direct contact with each other It also includes a case in which another component described above is formed or disposed between two components.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as “up (up) or down (down)”, it may include the meaning of the downward direction as well as the upward direction based on one component.
이하. 도 1 및 도 2를 참조하여, 실시예에 따른 탄화규소 에피 웨이퍼를 설명한다.Below. 1 and 2, a silicon carbide epi wafer according to an embodiment will be described.
도 1을 참조하면, 실시예에 따른 탄화규소 에피 웨이퍼는 베이스 기판(100), 상기 베이스 기판 상의 버퍼층(200) 및 상기 버퍼층 상의 에피층(300)을 포함할 수 있다.Referring to FIG. 1, a silicon carbide epitaxial wafer according to an embodiment may include a
상기 베이스 기판(100)은 상기 에피층(300)과 다른 물질을 포함할 수 있다. 즉, 상기 에피층은 상기 베이스 기판(100) 상에서 헤테로 에피택셜(Hetero Epitaxial) 성장되어 형성될 수 있다.The
상기 베이스 기판(100)은 실리콘(Si)을 포함할 수 있다. 상기 베이스 기판(100)은 실리콘 계열의 기판을 포함할 수 있다. 자세하게, 상기 베이스 기판은 실리콘(Si) 기판 또는 실리콘온인슐레이터(SOI:Silicon On Insulator) 기판을 포함할 수 있다.The
상기 버퍼층(200)은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 버퍼층(200)은 상기 베이스 기판(100)과 직접 접촉하며 배치될 수 있다.The
상기 버퍼층(200)은 상기 베이스 기판(100)과 상기 에피층(300)의 미스매치를 감소시키는 역할을 할 수 있다. 또한, 상기 버퍼층(200)은 상기 베이스 기판(100)의 결함이 상기 에피층으로 전이되는 것을 감소시키는 역할을 할 수 있다.The
도 2를 참조하면, 상기 버퍼층(200)은 다층으로 형성될 수 있다. 자세하게, 상기 버퍼층(200)은 상기 베이스 기재(100) 상에서 3층 이상으로 형성될 수 있다.Referring to FIG. 2, the
상기 버퍼층(200)은 제 1 버퍼층(210), 제 2 버퍼층(220) 및 제 3 버퍼층(230)을 포함할 수 있다.The
상기 제 1 버퍼층(210)은 상기 베이스 기재(100) 상에 배치될 수 있다. 상기 제 1 버퍼층(210)은 상기 베이스 기재(100)의 일면 상에 형성될 수 있다.The
상기 제 1 버퍼층(210)은 상기 베이스 기재(100)와 동일한 물질을 포함할 수 있다. 자세하게, 상기 제 1 버퍼층(210)은 실리콘(Si)을 포함할 수 있다. 예를 들어, 상기 베이스 기판(100)은 실리콘 기판이고, 상기 제 1 버퍼층(210)은 상기 실리콘 기판 상에 형성되는 실리콘 에피층일 수 있다.The
상기 제 1 버퍼층(210)에는 도펀트가 포함될 수 있다. 자세하게, 상기 제 1 버퍼층(210)에는 P형 도펀트가 포함될 수 있다. 자세하게, 상기 제 1 버퍼층(210)에는 알루미늄(Al)을 포함하는 P형 도펀트가 포함될 수 있다.A dopant may be included in the
상기 제 1 버퍼층(210)은 상기 베이스 기판(100) 상에 탄화규소 에피층을 형성할 때, 실리콘을 포함하는 베이스 기판(100) 상에서 에피층 형성 공정 중 발생하는 실리콘(Si)의 증발에 따른 탄화규소 에피층 표면의 피트(pit) 등의 결함을 감소시킬 수 있다.When the
자세하게, 실리콘을 포함하는 베이스 기판(100) 상에 탄화규소 에피층을 형성할 때, 공정 중 온도에 의해 베이스 기판(100)의 실리콘(Si) 원자가 발생될 수 있다. 이러한 실리콘(Si) 원자는 베이스 기판(100)의 표면 또는 탄화규소 에피층의 표면에 증착되어 상기 탄화규소 에피층의 표면에 피트(pit) 등이 형성되어, 이러한 피트가 결함으로 작용하여 탄화규소 에피 웨이퍼의 전기적인 특성을 저하시킬 수 있다.In detail, when the silicon carbide epitaxial layer is formed on the
이에 따라, 실리콘을 포함하는 베이스 기판(100) 상에 제 1 버퍼층(210) 즉, 실리콘 에피층을 형성하여, 실리콘(Si) 원자 발생에 따른 피트 형성을 감소시킬 수 있다.Accordingly, the
즉, 실리콘 에피층에 알루미늄을 포함하는 p형 도펀트를 일정 농도로 첨가함으로써, 발생되는 실리콘(Si)을 알루미늄(Al)로 치환시킴으로써, 실리콘(Si) 원자 발생에 따른 피트 형성을 감소시킬 수 있다.That is, by adding a p-type dopant containing aluminum to the silicon epi layer at a certain concentration, the generated silicon (Si) is replaced with aluminum (Al), thereby reducing the formation of pits due to the generation of silicon (Si) atoms. .
상기 실리콘 에피층은 하기의 [화학식 1]의 반응으로 상기 베이스 기판(100) 상에 형성될 수 있다.The silicon epi layer may be formed on the
[화학식 1][Formula 1]
SiH4(g) ↔ SiH2(g) +H2(g)SiH 4 (g) ↔ SiH 2 (g) + H 2 (g)
Si(g) +H2(g) ↔ SiH2(g)Si (g) + H 2 (g) ↔ SiH 2 (g)
SiH2(g) +Si(g, l) ↔Si2H2(g)SiH 2 (g) + Si (g, l) ↔Si 2 H 2 (g)
Si2(g) +H2(g) ↔ Si2H2(g)Si 2 (g) + H 2 (g) ↔ Si 2 H 2 (g)
Si2H2(g) ↔ 2Si(s) +H2(g)Si 2 H2 (g) ↔ 2Si (s) + H 2 (g)
한편, 상기 제 1 버퍼층(210)에는 알루미늄(Al)을 포함하는 P형 도펀트가 약 1017/㎤ 내지 약 1019/㎤의 농도로 도핑될 수 있다. 상기 P형 도펀트가 약 1017/㎤ 미만으로 도핑되는 경우, 실리콘에 따른 피트 형성을 충분하게 감소시킬 수 없고, 상기 P형 도펀트가 약 1019/㎤ 초과하여 도핑되는 경우, 공정 효율이 저하될 수 있다.Meanwhile, the
또한, 상기 제 1 버퍼층(210)의 두께는 약 0.1㎛ 내지 약 0.5㎛일 수 있다. 상기 제 1 버퍼층(210)의 두께가 약 0.1㎛ 미만인 경우, 버퍼층으로의 역할이 미미하여 피트 발생에 따른 결함이 증가될 수 있고, 상기 제 1 버퍼층(210)의 두께가 약 0.5㎛ 초과하는 경우, 두께가 증가되어 공정효율이 저하될 수 있다.Further, the thickness of the
상기 제 2 버퍼층(220)은 상기 제 1 버퍼층(210) 상에 형성될 수 있다. 자세하게, 상기 제 2 버퍼층(220)은 상기 제 1 버퍼층(210)의 일면 상에 형성될 수 있다.The
상기 제 2 버퍼층(220)은 상기 제 2 버퍼층(220) 상에 배치되는 제 3 버퍼층(230) 및 탄화규소 에피층의 반응을 유도하는 층일 수 있다.The
자세하게, 상기 제 2 버퍼층(220)은 탄소층일 수 있다. In detail, the
상기 탄소층은 하기의 [화학식 2]의 반응으로 상기 제 1 버퍼층(210) 상에 형성될 수 있다.The carbon layer may be formed on the
[화학식 2][Formula 2]
C3H8(g) ↔ CH3(g) +C2H5(g)C 3 H 8 (g) ↔ CH 3 (g) + C 2 H 5 (g)
CH3(g) +H2(g) ↔ CH4(g) +H(g)CH 3 (g) + H 2 (g) ↔ CH 4 (g) + H (g)
2C2H5(g) ↔ 2C2H4(g) +H2(g)2C 2 H 5 (g) ↔ 2C 2 H 4 (g) + H 2 (g)
C2H4(g) ↔ C2H2(g) +H2(g)C 2 H 4 (g) ↔ C 2 H 2 (g) + H 2 (g)
C2H2(g) ↔ 2C(s) +2H2(g)C 2 H 2 (g) ↔ 2C (s) + 2H 2 (g)
C2H2(g) ↔2C(s) +H2(g)C 2 H 2 (g) ↔ 2C (s) + H 2 (g)
CH4(g) ↔ C(s) +2H2(g)CH 4 (g) ↔ C (s) + 2H 2 (g)
한편, 상기 제 2 버퍼층(220)의 두께는 약 0.1㎚ 내지 약 1㎚일 수 있다. 상기 제 2 버퍼층(220)의 두께가 약 0.1㎚ 미만인 경우, 버퍼층으로의 역할이 미미할 수 있고, 상기 제 2 버퍼층(220)의 두께가 약 1㎚ 초과하는 경우, 두께가 증가되어 공정효율이 저하될 수 있다.Meanwhile, the thickness of the
상기 제 3 버퍼층(230)은 상기 제 2 버퍼층(220) 상에 형성될 수 있다. 자세하게, 상기 제 3 버퍼층(220)은 상기 제 2 버퍼층(220)의 일면 상에 형성될 수 있다.The
상기 제 3 버퍼층(230)은 상기 제 3 버퍼층(230) 상에 배치되는 탄화규소 에피층의 미스 매치를 감소시키는 버퍼층일 수 있다.The
자세하게, 상기 제 3 버퍼층(230)은 상기 탄화규소 에피층과 동일한 물질을 포함할 수 있다. 즉, 상기 제 3 버퍼층(230)은 탄화규소를 포함할 수 있다. 이에 따라, 상기 제 3 버퍼층(230) 상에 배치되는 탄화규소 에피층은 상기 제 3 버퍼층 상에서 호모 에피택셜(Homo Epitaxial) 성장되어 형성될 수 있다.In detail, the
따라서, 탄화규소 에피층 성장시 이종 물질 간의 미스매치에 따른 결함 발생을 방지할 수 있어, 탄화규소 에피층의 결함을 최소화할 수 있다.Therefore, when the silicon carbide epitaxial layer is grown, defects due to mismatch between dissimilar materials can be prevented, thereby minimizing defects in the silicon carbide epitaxial layer.
한편, 상기 제 3 버퍼층(230)에는 도펀트가 포함될 수 있다. 자세하게, 상기 제 3 버퍼층(230)에는 N형 도펀트가 포함될 수 있다. 자세하게, 상기 제 3 버퍼층(230)에는 질소(N)를 포함하는 N형 도펀트가 포함될 수 있다.Meanwhile, a dopant may be included in the
상기 제 3 버퍼층(310)은 상기 제 2 버퍼층(220) 상에 상기 제 3 버퍼층(230)을 형성할 때, 이종 물질 간의 미스매치에 의한 결함이 발생될 수 있다.When the third buffer layer 310 forms the
이에 따라, 제 3 버퍼층(230)을 N형 물질로 도핑함으로써, 제 2 버퍼층(220)과 제 3 버퍼층(230)의 이종 물질간의 미스매치에 따른 결함을 감소시킬 수 있다.Accordingly, by doping the
예를 들어, 상기 제 3 버퍼층(230)에는 포함하는 N형 도펀트가 약 1017/㎤ 내지 약 1019/㎤의 농도로 도핑될 수 있다. 상기 N형 도펀트가 약 1017/㎤ 미만으로 도핑되는 경우, 미스매치에 따른 결함을 충분하게 감소시킬 수 없고, 상기 N형 도펀트가 약 1019/㎤ 초과하여 도핑되는 경우, 공정 효율이 저하될 수 있다.For example, an N-type dopant included in the
또한, 상기 제 3 버퍼층(230)의 두께는 약 0.1㎛ 내지 약 1㎛일 수 있다. 상기 제 1 버퍼층(230)의 두께가 약 0.1㎛ 미만인 경우, 버퍼층으로의 역할이 미미하여 미스매치에 따른 결함이 증가될 수 있고, 상기 제 3 버퍼층(230)의 두께가 약 1㎛ 초과하는 경우, 두께가 증가되어 공정효율이 저하될 수 있다.Further, the thickness of the
상기 제 3 버퍼층(230) 상에는 탄화규소 에피층(300)이 형성될 수 있다.A silicon
상기 탄화규소 에피층(300)은 3C-SiC 에피층을 포함할 수 있다. 상기 탄화규소 에피층은 상기 탄화규소 버퍼층을 포함하는 상기 제 3 버퍼층 상에서 호모 에피택셜에 의해 형성될 수 있다.The silicon
실시예에 따른 탄화규소 에피 웨이퍼는 공정 중 발생하는 표면 결함이 감소될 수 있다.In the silicon carbide epi wafer according to the embodiment, surface defects occurring during the process may be reduced.
자세하게, 실리콘 기판 상에서 호모 에피택셜로 성장되는 탄화규소 에피 웨이퍼는 이종 물질간의 결합으로 인해 미스매치가 발생하여 표면 결함이 발생할 수 있고, 실리콘 기판 상에서 발생하는 실리콘 원자에 의해 탄화규소 에피층의 표면에 피트 등이 발생되어 표면 특성이 저하될 수 있다.In detail, a silicon carbide epitaxial wafer grown as a homoepitaxially on a silicon substrate may have a mismatch due to bonding between dissimilar materials, and surface defects may occur, and the silicon carbide epitaxial layer is formed by silicon atoms generated on the silicon substrate. Pits or the like may be generated, and surface characteristics may be deteriorated.
이에 따라, 탄화규소 에피 웨이퍼가 반도체 장치에 적용될 때, 반도체 장치의 전기적인 특성이 저하될 수 있다.Accordingly, when a silicon carbide epi wafer is applied to a semiconductor device, electrical characteristics of the semiconductor device may be deteriorated.
이러한 문제점을 보완하기 위해, 실시예에 따른 탄화규소 에피 웨이퍼는 실리콘 웨이퍼 상에 알루미늄이 도핑된 실리콘 에피층을 형성하여 실리콘 발생에 따른 피트 발생을 억제할 수 있다.In order to compensate for this problem, the silicon carbide epitaxial wafer according to the embodiment can suppress the occurrence of pits due to silicon generation by forming a silicon epitaxial layer doped with aluminum on the silicon wafer.
또한, 실리콘 에피층 상에 탄소층 및 탄화규소 버퍼층을 형성하여, 탄화규소 에피층을 형성할 때, 이종물질간의 미스매치에 따른 표면 결함을 감소시킬 수 있다.In addition, by forming a carbon layer and a silicon carbide buffer layer on the silicon epi layer, when forming a silicon carbide epi layer, it is possible to reduce surface defects due to mismatch between dissimilar materials.
따라서, 실시예에 따른 탄화규소 에피 웨이퍼의 표면 결함을 감소시켜, 탄화규소 에피 웨이퍼의 표면 품질을 향상시킬 수 있다.Therefore, it is possible to reduce the surface defects of the silicon carbide epi wafer according to the embodiment, thereby improving the surface quality of the silicon carbide epi wafer.
이에 따라, 실시예에 따른 탄화규소 웨이퍼가 적용되는 반도체 장치에서 이러한 표면 결함에 따른 전기적 특성의 저하를 방지할 수 있다.Accordingly, in the semiconductor device to which the silicon carbide wafer according to the embodiment is applied, it is possible to prevent degradation of electrical characteristics due to such surface defects.
이하, 도 3을 참조하여, 실시예에 따른 탄화규소 에피 웨이퍼의 제조방법을 설명한다.Hereinafter, a method of manufacturing a silicon carbide epitaxial wafer according to an embodiment will be described with reference to FIG. 3.
도 3을 참조하면, 실시예에 따른 탄화규소 에피 웨이퍼 제조방법은 실리콘 기판을 준비하는 단계(ST10), 실리콘 기판 상에 실리콘 에피층을 형성하는 단계(ST20), 실리콘 에피층 상에 탄소층을 형성하는 단계(ST30), 탄소층 상에 탄화규소 버퍼층을 형성하는 단계(ST40) 및 탄화규소 버퍼층 상에 탄화규소 에피층을 형성하는 단계(ST50)는 단계를 포함할 수 있다.Referring to FIG. 3, a method of manufacturing a silicon carbide epitaxial wafer according to an embodiment includes preparing a silicon substrate (ST10), forming a silicon epitaxial layer on a silicon substrate (ST20), and forming a carbon layer on the silicon epitaxial layer. The step of forming (ST30), the step of forming a silicon carbide buffer layer on the carbon layer (ST40), and the step of forming a silicon carbide epitaxial layer on the silicon carbide buffer layer (ST50) may include a step.
상기 실리콘 기판을 준비하는 단계(ST10)에서는 상기 탄화규소 에피 웨이퍼를 지지하는 베이스 기판인 실리콘 기판을 준비할 수 있다. 베이스 기판으로서, 실리콘 기판 이외에 다른 실리콘 계열의 기판을 사용할수도 있다. 예를 들어, 베이스 기판으로서 실리콘온인슐레이터(SOI:Silicon On Insulator) 기판이 적용될 수 있다.In the preparing of the silicon substrate (ST10), a silicon substrate that is a base substrate for supporting the silicon carbide epitaxial wafer may be prepared. As the base substrate, a silicon-based substrate other than the silicon substrate may be used. For example, a silicon on insulator (SOI) substrate may be applied as a base substrate.
이어서, 상기 실리콘 기판 상에 실리콘 에피층을 형성하는 단계(ST20)에서는 실리콘 기판 상에 실리콘 에피층을 형성할 수 있다. 자세하게, 실리콘 소스를 이용하여 실리콘 에피층을 형성할 수 있다.Subsequently, in the step of forming a silicon epi layer on the silicon substrate (ST20), a silicon epi layer may be formed on the silicon substrate. In detail, a silicon epitaxial layer may be formed using a silicon source.
자세하게, 실리콘 소스로서 SiH4를 준비한 후, SiH4 및 C3H8의 분해온도인 900℃ 내지 1300℃의 온도까지 가열하여 실리콘 에피층을 형성할 수 있다. 이때, SiH4와 Al 도펀트 소스인 TMAl gas를 이용하여 실리콘 에피층에 P-type을 도핑할 수 있다.In detail, after preparing SiH 4 as a silicon source, SiH 4 And heating to a temperature of 900 ° C. to 1300 ° C., which is the decomposition temperature of C 3 H 8 , to form a silicon epi layer. At this time, P-type can be doped into the silicon epitaxial layer using SiH 4 and TMAl gas, which is an Al dopant source.
이에 따라, 후속 성장에서 Si 증발에 따른 표면 피트 발생을 억제하는 효과를 얻을 수 있다.Accordingly, it is possible to obtain an effect of suppressing the occurrence of surface pits due to Si evaporation in subsequent growth.
이어서, 실리콘 에피층 상에 탄소층을 형성하는 단계(ST30)에서는 실리콘 에피층 상에 탄소층을 증착할 수 있다. 자세하게, 실리콘 에피층의 성장 시간이 1분 내지 10분이 경과 된 후 탄소 소스인 C3H8를 공급하여 실리콘 에피층 표면에 탄소 층을 증착할 수 있다.Subsequently, in the step of forming a carbon layer on the silicon epi layer (ST30), the carbon layer may be deposited on the silicon epi layer. In detail, after the growth time of the silicon epitaxial layer has elapsed from 1 minute to 10 minutes, the carbon layer may be deposited on the surface of the silicon epitaxial layer by supplying C 3 H 8 as a carbon source.
이어서, 탄소층 상에 탄화규소 버퍼층을 형성하는 단계(ST40)에서는, 탄소층 상에 탄화규소 버퍼층을 증착할 수 있다.Subsequently, in the step of forming a silicon carbide buffer layer on the carbon layer (ST40), the silicon carbide buffer layer may be deposited on the carbon layer.
자세하게, 탄소층 성장 이후 1분 내지 5분이 경과 된 후 SiH4와 C3H8을 이용하여 탄화규소 버퍼층을 성장시킬 수 있다. 이때, 탄화규소 버퍼층의 성장시간은 탄화규소 에피층의 결함 전이를 최소화하는 시간으로 설정될 수 있으며 예를 들어, 1분 내지 10분 동안 진행될 수 있다.In detail, after 1 to 5 minutes have elapsed since the growth of the carbon layer, the silicon carbide buffer layer may be grown using SiH 4 and C 3 H 8 . At this time, the growth time of the silicon carbide buffer layer may be set as a time to minimize the defect transition of the silicon carbide epitaxial layer, for example, may be performed for 1 minute to 10 minutes.
또한, 성장과 동시에 질소(N2) 가스를 공급하여 탄화규소 버퍼층에 N형 도펀트를 도핑할 수 있다.In addition, N-type dopants can be doped into the silicon carbide buffer layer by supplying nitrogen (N2) gas at the same time as growth.
이어서, 탄화규소 버퍼층 상에 탄화규소 에피층을 형성하는 단계(ST50)는 탄화규소 버퍼층 상에 탄화규소 에피층을 형성할 수 있다.Subsequently, in the step of forming a silicon carbide epitaxial layer on the silicon carbide buffer layer (ST50), a silicon carbide epitaxial layer may be formed on the silicon carbide buffer layer.
자세하게, 탄화규소 에피층은 탄소소스 및 실리콘소스를 반응하여 형성될 수 있다. 자세하게, 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.In detail, the silicon carbide epitaxial layer may be formed by reacting a carbon source and a silicon source. In detail, liquid, gaseous or solid raw materials containing carbon and silicon may be included. The liquid raw material may include methyltrichlorosilane (MTS) or trichlorosilane (TSC). In addition, the gaseous raw material may include silane (SiH 4 ), ethylene (C 2 H 4 ) and hydrogen chloride (HCl) or silane, propane (C 3 H 8 ) and hydrogen chloride. In addition, hydrogen (H2) may be further included as a carrier gas.
상기 원료는 규소, 탄소 또는 염소를 포함하는 라디칼로 분해되고, 상기 탄화규소 버퍼층 상에는 탄화규소 에피층이 성장될 수 있다. 더 자세하게, 상기 라디칼은 CH3·, SiCl·, SiCl2·, SiHCl·, SiHCl2·등을 포함하는 CHx·(1≤x<4) 또는 SiClx·(1≤x<4) 일 수 있다.The raw material is decomposed into radicals containing silicon, carbon or chlorine, and a silicon carbide epitaxial layer may be grown on the silicon carbide buffer layer. In more detail, the radical may be CH x · (1≤x <4) or SiCl x · (1≤x <4) including CH 3 ·, SiCl ·, SiCl 2 ·, SiHCl ·, SiHCl 2 ·, and the like. have.
이때, 상기 중간 화합물에 포함되는 탄소, 규소, 염소 및 수소의 비는 각각 일정하게 조절된다. 바람직하게는, 상기 탄소와 규소의 몰비(탄소/규소) 0.7 내지 1이고, 상기 규소와 수소의 몰비(규소/수소)는 0.03 내지 0.45 일 수 있다.At this time, the ratio of carbon, silicon, chlorine, and hydrogen contained in the intermediate compound is adjusted to be constant. Preferably, the molar ratio of carbon and silicon (carbon / silicon) is 0.7 to 1, and the molar ratio of silicon and hydrogen (silicon / hydrogen) may be 0.03 to 0.45.
이하, 실시예들 및 비교예들에 따른 탄화규소 에피 웨이퍼 제조 방법을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 제조예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 제조예에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail through a method of manufacturing a silicon carbide epi wafer according to examples and comparative examples. These manufacturing examples are merely presented as examples to explain the present invention in more detail. Therefore, the present invention is not limited to these manufacturing examples.
실시예Example
실리콘 기판 상에 실리콘 에피층을 형성한 후, 실리콘 에피층에 순차적으로 탄소층 및 3C-SiC 버퍼층을 형성하였다. 이어서, 버퍼층 상에 탄화규소 에피층을 형성하여 탄화규소 에피 웨이퍼를 제조하였다.After forming a silicon epi layer on a silicon substrate, a carbon layer and a 3C-SiC buffer layer were sequentially formed on the silicon epi layer. Subsequently, a silicon carbide epitaxial layer was formed on the buffer layer to prepare a silicon carbide epitaxial wafer.
이때, 실리콘 에피층에는 P형 도펀트가 1.2*1018/㎤ 만틈 도핑되었고, 버퍼층에는 N형 도펀트가 1.51018/㎤ 만틈 도핑되었다.At this time, the silicon epitaxial layer was doped with a P-type dopant of 1.2 * 10 18 / cm3, and the buffer layer was doped with an N-type dopant of 1.510 18 / cm3.
이어서, 탄화규소 에피층의 결함의 수를 측정하였다.Next, the number of defects in the silicon carbide epilayer was measured.
비교예Comparative example
실리콘 기판 상에 실리콘 에피층을 형성하지 않았다는 점을 제외하고는 실시예와 동일하게 탄화규소 에피 웨이퍼를 제조한 후, 탄화규소 에피층의 결함의 수를 측정하였다.After the silicon carbide epitaxial wafer was prepared in the same manner as in Example except that the silicon epitaxial layer was not formed on the silicon substrate, the number of defects in the silicon carbide epitaxial layer was measured.
표 1을 참조하면, 실시예에 따른 탄화규소 에피 웨이퍼의 탄화규소 에피층 표면 결함이 비교예에 따른 탄화규소 에피 웨이퍼의 탄화규소 에피층 표면 결함에 비해 현저하게 낮은 것을 알 수 있다.Referring to Table 1, it can be seen that the surface defects of the silicon carbide epi layer of the silicon carbide epi wafer according to the embodiment are significantly lower than the surface defects of the silicon carbide epi layer of the silicon carbide epi wafer according to the comparative example.
즉, 실시예에 따른 탄화규소 에피 웨이퍼는 공정 중 발생하는 실리콘 기체의 증착에 따른 표면 피트 결함을 P형 도핑된 실리콘 에피층에 의해 억제함으로써, 피트 발생에 따른 결함을 감소시켜, 최종적인 탄화규소 에피 웨이어퍼의 표면 결함을 감소시킬 수 있는 것을 알 수 있다.That is, the silicon carbide epi wafer according to the embodiment suppresses the surface pit defects caused by deposition of silicon gas generated during the process by the P-type doped silicon epi layer, thereby reducing defects caused by pit occurrences, resulting in final silicon carbide. It can be seen that the surface defect of the epi wafer can be reduced.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects, and the like described in the above-described embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like exemplified in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been mainly described above, these are merely examples and do not limit the present invention, and those skilled in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.
Claims (10)
상기 베이스 기판 상에 배치되는 버퍼층; 및
상기 버퍼층 상에 배치되는 탄화규소 에피층을 포함하고,
상기 베이스 기판은 실리콘을 포함하고,
상기 버퍼층은,
상기 베이스 기판 상의 제 1 버퍼층;
상기 제 1 버퍼층 상의 제 2 버퍼층; 및
상기 제 2 버퍼층 상의 제 3 버퍼층을 포함하고,
상기 제 1 버퍼층은 실리콘 에피층을 포함하는 탄화규소 에피 웨이퍼.Base substrate;
A buffer layer disposed on the base substrate; And
A silicon carbide epi layer disposed on the buffer layer,
The base substrate includes silicon,
The buffer layer,
A first buffer layer on the base substrate;
A second buffer layer on the first buffer layer; And
A third buffer layer on the second buffer layer,
The first buffer layer is a silicon carbide epitaxial wafer comprising a silicon epitaxial layer.
상기 제 2 버퍼층은 탄소층을 포함하고,
상기 제 3 버퍼층은 탄화규소를 포함하는 탄화규소 에피 웨이퍼.According to claim 1,
The second buffer layer includes a carbon layer,
The third buffer layer comprises a silicon carbide epitaxial wafer.
상기 제 1 버퍼층의 두께는 0.1㎛ 내지 0.5㎛이고,
상기 제 2 버퍼층의 두께는 0.1㎚ 내지 1㎚이고,
상기 제 3 버퍼층의 두께는 0.1㎛ 내지 1㎛인 탄화규소 에피 웨이퍼.According to claim 1,
The thickness of the first buffer layer is 0.1㎛ to 0.5㎛,
The thickness of the second buffer layer is 0.1 nm to 1 nm,
The thickness of the third buffer layer is 0.1㎛ to 1㎛ silicon carbide epitaxial wafer.
상기 제 1 버퍼층은 P형 도펀트가 도핑되는 탄화규소 에피 웨이퍼.According to claim 1,
The first buffer layer is a silicon carbide epitaxial wafer doped with a P-type dopant.
상기 P형 도펀트는 알루미늄을 포함하는 탄화규소 에피 웨이퍼.The method of claim 4,
The P-type dopant is a silicon carbide epitaxial wafer comprising aluminum.
상기 P형 도펀트는 1017/㎤ 내지 약 1019/㎤의 농도로 도핑되는 탄화규소 에피 웨이퍼.Following paragraph 5,
The P-type dopant is a silicon carbide epitaxial wafer doped at a concentration of 10 17 / cm 3 to about 10 19 / cm 3.
상기 제 3 버퍼층은 N형 도펀트가 도핑되는 탄화규소 에피 웨이퍼.According to claim 1,
The third buffer layer is a silicon carbide epitaxial wafer doped with an N-type dopant.
상기 P형 도펀트는 질소를 포함하는 탄화규소 에피 웨이퍼.The method of claim 7,
The P-type dopant is a silicon carbide epitaxial wafer containing nitrogen.
상기 N형 도펀트는 1017/㎤ 내지 약 1019/㎤의 농도로 도핑되는 탄화규소 에피 웨이퍼.Following paragraph 8,
The N-type dopant is a silicon carbide epitaxial wafer doped at a concentration of 10 17 / cm 3 to about 10 19 / cm 3.
상기 실리콘 상에 배치되는 실리콘 에피층;
상기 실리콘 에피층 상에 배치되는 탄소층;
상기 탄소층 상에 배치되는 탄화규소 버퍼층; 및
상기 탄화규소 버퍼층 상에 배치되는 탄화규소 에피층을 포함하고,
상기 실리콘 에피층은 P형 도펀트가 도핑되고,
상기 탄화규소 버퍼층은 N형 도펀트가 도핑되는 탄화규소 에피 웨이퍼.Silicon substrate;
A silicon epi layer disposed on the silicon;
A carbon layer disposed on the silicon epi layer;
A silicon carbide buffer layer disposed on the carbon layer; And
And a silicon carbide epi layer disposed on the silicon carbide buffer layer.
The silicon epi layer is doped with a P-type dopant,
The silicon carbide buffer layer is a silicon carbide epitaxial wafer doped with an N-type dopant.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180139842A KR20200056022A (en) | 2018-11-14 | 2018-11-14 | Silicon carbide epi wafer |
| PCT/KR2019/015161 WO2020101281A1 (en) | 2018-11-14 | 2019-11-08 | Silicon carbide epi wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180139842A KR20200056022A (en) | 2018-11-14 | 2018-11-14 | Silicon carbide epi wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200056022A true KR20200056022A (en) | 2020-05-22 |
Family
ID=70731604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180139842A KR20200056022A (en) | 2018-11-14 | 2018-11-14 | Silicon carbide epi wafer |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20200056022A (en) |
| WO (1) | WO2020101281A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117293015B (en) * | 2023-11-23 | 2024-02-20 | 希科半导体科技(苏州)有限公司 | Growth method of silicon carbide epitaxial layer of silicon substrate and silicon-based silicon carbide epitaxial wafer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3909690B2 (en) * | 2002-09-06 | 2007-04-25 | 東芝セラミックス株式会社 | Method for producing SiC film by epitaxial growth |
| KR101936171B1 (en) * | 2011-12-19 | 2019-04-04 | 엘지이노텍 주식회사 | Method for fabrication silicon carbide epi wafer and silicon carbide epi wafer |
| KR101942528B1 (en) * | 2011-12-21 | 2019-04-17 | 엘지이노텍 주식회사 | Epitaxial substrate and method for the same |
| JP6248532B2 (en) * | 2013-10-17 | 2017-12-20 | セイコーエプソン株式会社 | 3C-SiC epitaxial layer manufacturing method, 3C-SiC epitaxial substrate, and semiconductor device |
| JP6584253B2 (en) * | 2015-09-16 | 2019-10-02 | ローム株式会社 | SiC epitaxial wafer, SiC epitaxial wafer manufacturing apparatus, SiC epitaxial wafer manufacturing method, and semiconductor device |
-
2018
- 2018-11-14 KR KR1020180139842A patent/KR20200056022A/en not_active Application Discontinuation
-
2019
- 2019-11-08 WO PCT/KR2019/015161 patent/WO2020101281A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020101281A1 (en) | 2020-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101419279B1 (en) | Method of manufacturing substrates having improved carrier lifetimes | |
| US6906400B2 (en) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it | |
| JP5081373B2 (en) | Method for producing low impurity silicon carbide wafer | |
| US7329593B2 (en) | Germanium deposition | |
| KR20160070743A (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
| KR20200056022A (en) | Silicon carbide epi wafer | |
| JPH0513342A (en) | Semiconductur diamond | |
| KR20140137795A (en) | Epitaxial wafer | |
| US11183385B2 (en) | Method for passivating silicon carbide epitaxial layer | |
| KR102565964B1 (en) | Epitaxial wafer and method for fabricating the same | |
| CN113913931A (en) | Epitaxial structure with P-type buffer layer and preparation method thereof | |
| CN113913930A (en) | Epitaxial structure with N-type buffer layer and preparation method thereof | |
| US20140353684A1 (en) | Silicon carbide epitaxial wafer and method for fabricating the same | |
| KR102610826B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR102474331B1 (en) | Epitaxial wafer and method for fabricating the same | |
| KR102339608B1 (en) | Epitaxial wafer and method for fabricating the same | |
| Sun et al. | 150 mm 4H-SiC epitaxial layer growth in a warm-wall planetary reactor | |
| Koshka et al. | Homoepitaxial growth of 4H-SiC using CH3Cl carbon precursor | |
| KR20150025648A (en) | Epitaxial wafer | |
| CN115074825A (en) | Silicon carbide epitaxial structure, pulse type growth method and application thereof | |
| Fedotov et al. | Temperature dependence of silicon on sapphire quality | |
| KR20200075992A (en) | Manufacturing method of silicon carbide epitaxial wafer | |
| WO2018078385A1 (en) | Coated wafer | |
| KR20010026069A (en) | Growth of large-area silicon carbide crystal with interfacial modifacation with silicon nitrides | |
| JPH04298022A (en) | Manufacture of single crystal silicon thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal |