KR20180062408A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20180062408A
KR20180062408A KR1020170161756A KR20170161756A KR20180062408A KR 20180062408 A KR20180062408 A KR 20180062408A KR 1020170161756 A KR1020170161756 A KR 1020170161756A KR 20170161756 A KR20170161756 A KR 20170161756A KR 20180062408 A KR20180062408 A KR 20180062408A
Authority
KR
South Korea
Prior art keywords
nozzle
rate
raw material
flow rate
layer
Prior art date
Application number
KR1020170161756A
Other languages
English (en)
Other versions
KR101995135B1 (ko
Inventor
다케오 하나시마
다카후미 사사키
히로아키 히라마츠
츠카사 가마쿠라
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20180062408A publication Critical patent/KR20180062408A/ko
Application granted granted Critical
Publication of KR101995135B1 publication Critical patent/KR101995135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판 상에 형성하는 막의 면내 막 두께 분포를 제어한다. (a) 기판에 대하여 제1 노즐로부터 원료를 공급함으로써 제1층을 형성하는 공정과, (b) 기판에 대하여 제1 노즐과는 상이한 제2 노즐로부터 반응체를 공급함으로써 상기 제1층을 개질하여 제2층을 형성하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판상에 막을 형성하는 공정을 갖고, (a)에서는, (a-1) 제1 노즐로부터 원료를 공급한 상태에서, 제2 노즐로부터 원료의 유량보다도 작은 제1 유량으로 불활성 가스를 공급하는 공정과, (a-2) 제1 노즐로부터 원료를 공급한 상태에서, 제2 노즐로부터 원료의 유량보다도 큰 제2 유량으로 불활성 가스를 공급하는 공정을 순서대로 행한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌1 참조).
일본 특허 공개 제2010-118462호 공보
본 발명의 목적은, 기판상에 형성하는 막의 기판 면내 막 두께 분포를 제어하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
(a) 기판에 대하여 제1 노즐로부터 원료를 공급함으로써 제1층을 형성하는 공정과,
(b) 상기 기판에 대하여 상기 제1 노즐과는 상이한 제2 노즐로부터 반응체를 공급함으로써 상기 제1층을 개질하여 제2층을 형성하는 공정,
을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
상기 (a)에서는,
(a-1) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 작은 제1 유량으로 불활성 가스를 공급하는 공정과,
(a-2) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 큰 제2 유량으로 불활성 가스를 공급하는 공정,
을 순서대로 행하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 막의 기판 면내 막 두께 분포를 제어하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 일부의 개략 구성도이며, 처리 로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이다.
도 5는 기판상으로의 Si 함유층의 형성 레이트의 변화를 예시하는 도면이다.
도 6의 (a), (b)는 각각, 종형 처리 로의 변형예를 도시하는 횡단면도이며, 반응관, 버퍼실 및 노즐 등을 부분적으로 발췌하여 도시하는 도면이다.
도 7의 (a) 내지 (c)는 각각, 기판상에 형성한 막의 기판 면내 막 두께 분포의 평가 결과를 도시하는 도면이다.
도 8의 (a) 내지 (c)는 각각, 기판상에 형성한 막의 기판 면내 막 두께 분포의 평가 결과를 도시하는 도면이다.
도 9의 (a) 내지 (c)는 각각, 기판상에 형성한 막의 기판 면내 막 두께 분포의 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 3을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다.
반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원 형상으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)과의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 제1 노즐로서의 노즐(249a), 및 제2 노즐로서의 노즐(249b, 249c)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 또한, 제2 노즐은 제1 노즐과는 상이한 노즐이며, 또한 노즐(249a, 249b, 249c)은 각각 상이한 노즐이다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232e, 232d)이 각각 접속되어 있다. 가스 공급관(232e, 232d)에는, 가스류의 상류측부터 순서대로 MFC(241e, 241d) 및 밸브(243e, 243d)가 각각 설치되어 있다.
노즐(249a 내지 249c)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a)은, 평면에서 보아, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고, 후술하는 배기구(231a)와 일직선상에 대향하도록 배치되어 있다. 노즐(249b, 249c)은, 노즐(249a)을 사이에 두고 그 양측에, 즉 반응관(203)의 내벽(웨이퍼(200)의 외주)을 따라 노즐(249a)을 양측으로부터 끼워 넣도록 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 형성되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이 배기구(231a)와 대향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 예를 들어 소정 원소(주 원소)로서의 Si 및 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등을 말한다. 할로실란이란, 할로겐기를 갖는 실란이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스는 Si 소스로서 작용한다. 클로로실란계 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 반응체(리액턴트)로서, 예를 들어 질소(N) 함유 가스로서의 질화 가스인 질화수소계 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 질화수소계 가스는 N 소스로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232c 내지 232e)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241c 내지 241e), 밸브(243c 내지 243e), 가스 공급관(232c 내지 232a), 노즐(249c 내지 249a)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스로서 작용하고, 또한 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 분포를 제어하는 막 두께 분포 제어 가스로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 원료 공급계가 구성된다. 또한, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 반응체 공급계가 구성된다. 또한, 주로, 가스 공급관(232c 내지 232e), MFC(241c 내지 241e), 밸브(243c 내지 243e)에 의해 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 하나, 또는 모든 공급계는, 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내로의 각종 가스의 공급 동작, 즉 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 유지, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 설치되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면에서 보아, 웨이퍼(200)를 사이에 두고 노즐(249a, 249b, 249c)(가스 공급 구멍(250a, 250b, 250c))과 대향(대면)하는 위치에 설치되어 있다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 접촉하는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터로의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 실리콘 질화막(SiN막)을 형성하는 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스는, 웨이퍼(200)에 대해서 노즐(249a)로부터 DCS 가스를 공급함으로써 제1층으로서의 Si 함유층을 형성하는 스텝 A와, 웨이퍼(200)에 대하여 노즐(249b)로부터 NH3 가스를 공급함으로써 제2층으로서의 실리콘 질화층(SiN층)을 형성하는 스텝 B를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 Si 및 N을 포함하는 막, 즉 SiN막을 형성한다.
또한, 도 4에 도시하는 성막 시퀀스에서는, 스텝 A에서, 노즐(249a)로부터 DCS 가스를 공급한 상태에서, 노즐(249b, 249c)로부터, DCS 가스의 유량보다도 작은 제1 유량으로 N2 가스를 공급하는 스텝 A1과, 노즐(249a)로부터 DCS 가스를 공급한 상태에서, 노즐(249b, 249c)로부터, DCS 가스의 유량보다도 큰 제2 유량으로 N2 가스를 공급하는 스텝 A2를 이 순서대로 행함으로써, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼 면내 막 두께 분포(이하, 간단히 면내 막 두께 분포라고도 함)를 제어한다.
여기에서는 일례로서, 웨이퍼(200)로서, 표면에 요철 구조가 형성되어 있지 않은 표면적이 작은 베어 웨이퍼를 사용하여, 스텝 A1, A2에서의 노즐(249b, 249c)을 통한 N2 가스의 유량 제어를 행함으로써, SiN막의 면내 막 두께 분포를, 웨이퍼(200)의 중앙부에서 가장 두껍고, 주연부에 가까워짐에 따라서 점진적으로 얇아지는 분포(이하, 중앙 볼록 분포라고도 칭함)로 하는 예에 대해서 설명한다. 베어 웨이퍼 상에 중앙 볼록 분포를 갖는 막을 형성할 수 있으면, 표면에 미세한 요철 구조가 형성되어 있는 표면적이 큰 패턴 웨이퍼(프로덕트 웨이퍼) 상에, 중앙에서부터 주연에 걸쳐 막 두께 변화가 적은 평탄한 막 두께 분포(이하, 플랫 분포라고도 칭함)를 갖는 막을 형성하는 것이 가능하게 된다.
본 명세서에서는, 도 4에 도시하는 성막 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도 마찬가지의 표기를 사용한다.
(DCS→NH3)×n ⇒ SiN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 다음의 스텝 A, B를 순차 실행한다.
[스텝 A]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 DCS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DCS 가스가 공급된다. 이때 동시에 밸브(243e)를 개방하고, 가스 공급관(232e) 내에 N2 가스를 흘리도록 해도 된다. N2 가스는, MFC(241e)에 의해 유량 조정되어, DCS 가스와 함께 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 또한, 스텝 A에서는, 노즐(249a)을 통해서 처리실(201) 내에 DCS 가스를 공급한 상태에서, 노즐(249b, 249c)을 통해서 처리실(201) 내에 N2 가스를 공급하는 스텝 A1, A2를 행하는데, 그의 상세에 대해서는 후술한다.
스텝 A에서, 노즐(249a)로부터 공급하는 DCS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 소정의 유량으로 한다.
노즐(249a)로부터 공급하는 N2 가스의 공급 유량은, 예를 들어 0 내지 1000sccm의 범위 내의 소정의 유량으로 한다. DCS 가스의 공급 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 소정의 시간으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 소정의 압력으로 한다. 웨이퍼(200)의 온도(성막 온도)는, 예를 들어 250 내지 800℃, 바람직하게는 400 내지 750℃, 보다 바람직하게는 550 내지 700℃의 범위 내의 소정의 온도로 한다.
성막 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 DCS가 화학 흡착되기 어려워져, 실용적인 성막 속도가 얻어지지 않게 되는 경우가 있다. 성막 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 성막 온도를 400℃ 이상, 나아가 550℃ 이상으로 함으로써, 웨이퍼(200) 상에 DCS를 보다 충분히 흡착시키는 것이 가능하게 되어, 보다 충분한 성막 속도가 얻어지게 된다.
성막 온도가 800℃를 초과하면, 과잉의 기상 반응이 발생하여, 막 두께 균일성이 악화되기 쉬워지고, 그의 제어가 곤란해져버린다. 성막 온도를 800℃ 이하로 함으로써, 적정한 기상 반응을 발생시켜, 막 두께 균일성의 악화를 억제할 수 있고, 그의 제어가 가능하게 된다. 특히 성막 온도를 750℃ 이하, 나아가 700℃ 이하로 함으로써, 기상 반응을 억제하고 표면 반응을 우세하게 하는 것이 가능하게 되어, 막 두께 균일성을 확보하기 쉬워지고, 그의 제어가 용이하게 된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 DCS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에, 제1층으로서, 예를 들어 1 원자층 미만 내지 수 원자층(1 분자층 미만 내지 수 분자층) 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층이어도 되고, DCS의 흡착층이어도 되고, 그것들의 양쪽을 포함하고 있어도 된다.
Cl을 포함하는 Si층은, Si에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생긴 Cl을 포함하는 Si 박막도 포함한다. Cl을 포함하는 Si층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
DCS의 흡착층은, DCS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. DCS의 흡착층을 구성하는 DCS 분자는, Si와 Cl과의 결합이 일부 끊어진 것도 포함한다. 즉, DCS의 흡착층은, DCS의 물리 흡착층이어도 되고, DCS의 화학 흡착층이어도 되고, 그것들의 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층(분자층) 미만의 두께의 층이란 불연속으로 형성되는 원자층(분자층)을 의미하고 있고, 1 원자층(분자층)의 두께의 층이란 연속적으로 형성되는 원자층(분자층)을 의미하고 있다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층과 DCS의 흡착층과의 양쪽을 포함할 수 있다. 단, 양자는, 모두 주 원소(Si)에 Cl이 결합한 마찬가지의 구조를 가지므로, 편의상, Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내기로 하고, 「원자층」을 「분자층」과 동일한 의미로 사용하는 경우도 있다.
DCS 가스가 자기 분해(열 분해)하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 Si층이 형성된다. DCS 가스가 자기 분해(열 분해)하지 않는 조건 하에서는, 웨이퍼(200) 상에 DCS가 흡착됨으로써 DCS의 흡착층이 형성된다. DCS의 흡착층을 형성하는 것보다도, Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 더 높게 할 수 있는 점에서는 바람직하다. 이하, Cl을 포함하는 Si 함유층을, 편의상, 간단히 Si 함유층이라고도 칭한다.
제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 B에서의 개질의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층 정도로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하로 함으로써, 후술하는 스텝 B에서의 개질의 작용을 상대적으로 높일 수 있어, 스텝 B에서의 개질에 요하는 시간을 단축할 수 있다. 스텝 A에서의 제1층의 형성에 요하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당 처리 시간을 단축할 수 있어, 총 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
여기서, DCS 가스를 공급하기 전의 웨이퍼(200) 상에는 Si의 흡착 사이트가 풍부하게 존재하므로, DCS 가스의 공급 초기에는 비교적 큰 형성 레이트로 제1층이 형성되고, 그 후, 도 5에 도시하는 바와 같이 큰 형성 레이트가 소정 기간(기간 T1)에 걸쳐 유지된다. 그 후, 제1층의 형성이 진행되고, 웨이퍼(200) 상에 존재하는 흡착 사이트의 양이 감소하면, 제1층의 형성 레이트가 크게 저하되는 타이밍(변곡점)을 맞이한다. 변곡점을 맞이한 후, 웨이퍼(200) 상으로의 DCS의 흡착이 포화할 때까지의 기간(기간 T2)은, 형성 레이트가 크게 저하된 상태가 유지된다.
상술한 기간 T1의 초기에 있어서, 노즐(249a)로부터 공급된 DCS 가스는, 웨이퍼(200)의 주연부에서 활발하게 소비되어, 웨이퍼(200)의 중앙부에는 미치기 어려운 경향이 있다. 그 때문에, 예를 들어 변곡점을 맞이하기 전의 시점에서 웨이퍼(200)에 대한 DCS 가스의 공급을 정지한 경우, 웨이퍼(200)의 면내에서의 제1층의 두께의 분포(제1층의 면내 두께 분포라고도 칭함)는, 웨이퍼(200)의 중앙부에서 가장 얇고, 주연부에 가까워짐에 따라서 점진적으로 두꺼워지는 분포(이하, 중앙 오목 분포라고도 칭함)가 된다. 변곡점을 맞이하기 전의 시점에서, 나아가, 변곡점을 맞이한 후에도, 웨이퍼(200)에 대한 DCS 가스의 공급을 정지하지 않고 계속함으로써, 제1층의 면내 두께 분포를 중앙 오목 분포에서 플랫 분포로 근접시키는 것은 이론적으로는 가능하다. DCS 가스의 공급을 계속함으로써, 웨이퍼(200)의 주연부에서의 DCS 가스의 소비는 결국 수렴되게 되고, 그 결과, 웨이퍼(200)의 중심부에 도착하는 DCS 가스의 양이 서서히 증가하게 되기 때문이다. 그러나, 이 방법에서는, DCS 가스의 공급을 장시간 계속할 필요가 있어, 가스 비용의 증가를 초래하거나, 1 사이클당 처리 시간이 증가해서 성막 처리의 생산성을 크게 손상시키거나 하는 경우가 있다. 또한, 상술한 방법에서는, 제1층의 면내 두께 분포를 플랫 분포에 근접시키는 것은 이론적으로는 가능해도, 이것을 중앙 볼록 분포로 하는 것은 곤란하다.
또한, 웨이퍼(200)에 대하여 DCS 가스를 공급할 때, 노즐(249b, 249c)로부터 N2 가스를 대유량으로 공급함으로써, 제1층의 면내 두께 분포를, 중앙 오목 분포에서 플랫 분포로 근접시키거나, 나아가, 중앙 볼록 분포로 근접시키거나 하는 것은 가능하다. N2 가스를 이렇게 제어함으로써, 반응관(203)의 내벽과 웨이퍼(200)와의 사이의 평면에서 보아 원환 형상의 공간(이하, 간단히 「원환 형상의 공간」이라고도 칭함)의 압력은, 웨이퍼 배열 영역 내의 압력, 즉 웨이퍼(200) 사이의 공간에서의 압력보다도 커진다. 결과로서, 원환 형상의 공간으로의 DCS 가스의 유출이 억제됨과 함께, 웨이퍼(200)의 중심부로의 DCS 가스의 공급량이 증가한다. 또한, 원환 형상의 공간에서의 DCS 가스의 분압(농도)이 저하되고, 웨이퍼(200)의 주연부로의 DCS 가스의 공급량이 감소한다. 이에 의해, 제1층의 면내 두께 분포가 상술한 바와 같이 제어된다. 그러나, 노즐(249b, 249c)로부터의 N2 가스의 공급 타이밍이나, 그 유량에 따라서는, DCS 가스의 희석화에 의한 제1층의 형성 레이트의 저하를 초래하여, 성막 처리의 생산성을 크게 손상시켜버리는 경우가 있다. 이러한 것은, 발명자들에 의한 예의 연구의 결과, 처음으로 밝혀진 신규 과제이다.
본 실시 형태에서는, 상술한 각종 과제를 피하기 위해서, 스텝 A에서, 상술한 스텝 A1, A2를 이 순서대로 행하도록 하고 있다. 이하, 이들 스텝의 상세에 대해서 설명한다.
스텝 A1에서는, 노즐(249a)로부터 DCS 가스를 공급한 상태에서, 밸브(243d, 243c)를 개방하여, 가스 공급관(232d, 232c)내에 N2 가스를 흘리고, 노즐(249b, 249c)로부터 처리실(201) 내에 N2 가스를 공급한다. 또한, 본 스텝에서는, 노즐(249b, 249c)로부터의 N2 가스의 공급을 불실시로 해도 된다. 단, 노즐(249b, 249c)로부터의 N2 가스의 공급을 실시하는 것이, 이들의 내부로의 DCS 가스의 침입을 억제하는 것이 가능하게 되는 점에서 바람직하다. 또한, 노즐(249b, 249c) 내로의 DCS 가스의 침입을 억제하기 위해서는, 노즐(249b, 249c)로부터의 N2 가스의 공급을, 스텝 A와 동시, 또는 그 전에 개시하는 것이 바람직하다.
스텝 A1에서, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량(제1 유량)은, 각각 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 작은 유량으로 한다. 바람직하게는, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량은, 그들의 합계 유량이, 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 작은 유량이 되는 유량으로 한다.
노즐(249b, 249c)로부터 공급하는 N2 가스의 유량을 이렇게 작게 설정함으로써, 노즐(249a)로부터 공급된 DCS 가스의 처리실(201) 내에서의 희석화를 억제할 수 있고, 웨이퍼(200) 상에서의 제1층의 형성 처리를 비교적 큰 형성 레이트(제1 레이트)로 진행시키는 것이 가능하게 된다. 노즐(249b, 249c)로부터 공급하는 N2 가스의 유량은, 각각 예를 들어 0 내지 500sccm의 범위 내의 소정의 유량으로 할 수 있다. 스텝 A1의 실시 시간은, 스텝 A의 실시 시간의 예를 들어 1/4 내지 1/2로 할 수 있다.
또한, 스텝 A에서, 스텝 A1을 계속해서 실시했을 경우, 제1층의 형성 레이트는, 상술한 제1 레이트에서 제1 레이트보다도 작은 제2 레이트로 변화한다. 그래서, 스텝 A1을 계속하고, 제1층의 형성 레이트가, 상술한 제1 레이트에서 제2 레이트로 변화할 때, 또는 변화한 후, 노즐(249a)로부터의 DCS 가스의 공급을 계속(유지)한 상태에서, MFC(241d, 241c)를 제어하여, 노즐(249b, 249c)로부터 공급하는 N2 가스의 유량을 증가시키는 스텝 A2를 개시한다. 또한, 스텝 A1을 계속하면, 제1층의 형성 레이트가 크게 저하되어 변곡점을 맞이하는 것은, 상술한 바와 같이, 웨이퍼(200) 상에 존재하는 흡착 사이트의 양이 감소하기 때문이다.
스텝 A2에서, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량(제2 유량)은, 그들의 합계 유량이, 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 큰 유량이 되는 유량으로 한다. 바람직하게는, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량(제2 유량)은, 그들의 합계 유량이, 노즐(249a)로부터 공급하는 DCS 가스 및 N2 가스의 합계 유량보다도 큰 유량이 되는 유량으로 한다. 또한, 바람직하게는 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량은, 각각 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 큰 유량으로 한다. 더욱 바람직하게는, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량은, 각각 노즐(249a)로부터 공급하는 DCS 가스 및 N2 가스의 합계 유량보다도 큰 유량으로 한다.
노즐(249b, 249c)로부터 공급하는 N2 가스의 유량을 이렇게 크게 설정함으로써, 상술한 원환 형상의 공간의 압력을 웨이퍼(200) 사이의 공간에서의 압력보다도 크게 할 수 있어, 웨이퍼(200)의 중심부로의 DCS 가스의 공급량을 증가시킬 수 있다. 또한, 원환 형상의 공간에서의 DCS 가스의 분압을 저하시켜, 웨이퍼(200)의 주연부로의 DCS 가스의 공급량을 감소시킬 수도 있다. 결과로서, 제1층의 면내 두께 분포를, 중앙 오목 분포에서 플랫 분포로 근접시키거나, 나아가, 중앙 볼록 분포에 근접시키거나 하는 것이 가능하게 된다. 노즐(249b, 249c)로부터 공급하는 N2 가스의 유량은, 각각 예를 들어 3000 내지 6000sccm의 범위 내의 소정의 유량으로 한다. 스텝 A2의 실시 시간은, 스텝 A의 실시 시간의 예를 들어 1/2 내지 3/4으로 할 수 있다. 또한, 스텝 A2의 실시 시간을 스텝 A1의 실시 시간보다도 길게 함으로써, 제1층의 면내 두께 분포의 중앙 볼록 분포의 정도를 높이는 것이 가능하게 된다.
원하는 두께 및 면내 두께 분포를 갖는 제1층이 형성된 후, 밸브(243a)를 폐쇄하고, DCS 가스의 공급을 정지한다. 또한, MFC(241d, 241c)를 제어하여, 노즐(249b, 249c)로부터 공급하는 N2 가스의 유량을 제2 유량에서 제1 유량으로, 또는 노즐(249a)로부터 공급하는 N2 가스의 유량과 동일 정도의 유량으로 감소시킨다. 이때, APC 밸브(244)는 개방한 상태 그대로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제한다. 노즐(249a 내지 249c)로부터 공급되는 N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지 스텝).
[스텝 B]
스텝 A가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 제1층에 대하여 NH3 가스를 공급한다.
이 스텝에서는, 밸브(243b, 243c 내지 243e)의 개폐 제어를, 스텝 A1에서의 밸브(243a, 243c 내지 243e)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다.
NH3 가스의 공급 유량은, 예를 들어 1000 내지 10000sccm의 범위 내의 소정의 유량으로 한다. NH3 가스의 공급 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 소정의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 예를 들어 0 내지 2000sccm의 범위 내의 소정의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 소정의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, NH3 가스를 논 플라스마로 열적으로 활성화시키는 것이 가능하게 된다. NH3 가스는 열로 활성화시켜서 공급하는 것이, 비교적 소프트한 반응을 발생시킬 수 있어, 후술하는 제2층의 형성이 용이하게 된다. 다른 처리 조건은, 스텝 A와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제1층의 적어도 일부가 질화(개질)된다. 제1층이 개질됨으로써, 웨이퍼(200) 상에 Si 및 N을 포함하는 제2층, 즉 SiN층이 형성된다. 제2층을 형성할 때, 제1층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 제1층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 제1층 중의 Cl 등의 불순물은, 제1층 내로부터 뽑히거나 탈리하거나 함으로써, 제1층으로부터 분리된다. 이에 의해, 제2층은, 제1층에 비해 Cl 등의 불순물이 적은 층으로 된다.
제2층이 형성된 후, 밸브(243b)를 폐쇄하고, NH3 가스의 공급을 정지한다. 그리고, 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 제거한다.
[소정 횟수 실시]
스텝 A, B를 비동시에, 즉 동기시키지 않고 행하는 사이클을 1회 이상(n회) 행함으로써, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 SiN막을 형성할 수 있다. 상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 제2층의 두께를 원하는 막 두께보다도 얇게 하고, 제2층을 적층함으로써 형성되는 SiN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
원료로서는, DCS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란 원료 가스를 사용할 수 있다.
반응체로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(애프터 퍼지 내지 대기압 복귀)
웨이퍼(200) 상에 원하는 조성, 원하는 막 두께의 막이 형성되면, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 통해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 웨이퍼(200)에 대하여 DCS 가스를 공급할 때 스텝 A2를 행함으로써, 베어 웨이퍼로서 구성된 웨이퍼(200) 상에 형성되는 SiN막의 면내 막 두께 분포를, 중앙 볼록 분포로 하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200)로서 패턴 웨이퍼를 사용하는 경우에, 이 웨이퍼(200) 상에 플랫 분포를 갖는 SiN막을 형성하는 것이 가능하게 된다. 또한, 스텝 A2에서, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량을, 각각 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 큰 유량으로 함으로써, 상술한 중앙 볼록 분포를 보다 확실하게 실현할 수 있게 된다.
웨이퍼(200) 상에 형성되는 막의 면내 막 두께 분포가 웨이퍼(200)의 표면적에 의존하는 것은, 소위 로딩 효과에 의한 것으로 생각된다. 성막 대상의 웨이퍼(200)의 표면적이 커질수록, DCS 가스 등의 원료가 웨이퍼(200)의 주연부에서 다량으로 소비되어, 그 중심부에 도착하기 어려워진다. 그 결과, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 분포가 중앙 오목 분포로 된다. 본 실시 형태에 따르면, 웨이퍼(200)로서 표면적이 큰 패턴 웨이퍼를 사용하는 경우에도, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 분포를 중앙 오목 분포에서 플랫 분포로 교정하거나, 나아가, 중앙 볼록 분포로 교정하거나 하는 등, 자유롭게 제어하는 것이 가능하게 된다.
(b) 스텝 A2를 행하기 전에 스텝 A1을 행함으로써, 웨이퍼(200) 상에 흡착 사이트가 풍부하게 존재하는 제1층의 형성 초기의 단계에서, DCS 가스의 희석화를 억제할 수 있고, 이에 의해, 제1층의 형성을 큰 형성 레이트로 진행시키는 것이 가능하게 된다. 결과로서, SiN막의 성막 레이트를 높이고, 성막 처리의 생산성을 향상시키는 것이 가능하게 된다. 또한, 스텝 A1에서, 노즐(249b, 249c)로부터 공급하는 N2 가스의 각 유량을, 그들의 합계 유량이, 노즐(249a)로부터 공급하는 DCS 가스의 유량보다도 작은 유량이 되는 유량으로 함으로써, DCS 가스의 희석화를 더 억제하여, 상술한 효과를 보다 확실하게 실현할 수 있게 된다.
(c) 노즐(249b, 249c)을, 노즐(249a)을 사이에 두고 그 양측에 배치함으로써, 제1층의 면내 두께 분포의 제어성, 즉 웨이퍼(200) 상에 형성되는 SiN막의 면내 막 두께 분포의 제어성을 높이는 것이 가능하게 된다.
(d) 노즐(249a 내지 249c)을, 배기구(231a)와 대향하도록 각각 배치함으로써, 제1층의 면내 두께 분포의 제어성, 즉 웨이퍼(200) 상에 형성되는 SiN막의 면내 막 두께 분포의 제어성을 높이는 것이 가능하게 된다.
(e) 상술한 효과는, DCS 가스 이외의 원료를 사용하는 경우나, NH3 가스 이외의 반응체를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 스텝은, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
상술한 바와 같이, 스텝 A에서, 스텝 A1을 스텝 A2의 실시를 행하지 않고 계속했을 경우, 제1층의 형성 레이트는, 제1 레이트에서 제1 레이트보다도 작은 제2 레이트로 변화한다. 본 변형예에서는, 제1층의 형성 레이트가, 제1 레이트에서 제1 레이트보다도 작은 제2 레이트로 변화하기 전에, 바람직하게는 변곡점에 도달하기 전(직전)에 스텝 A2를 개시한다.
본 변형예에 의하면, 제1층의 면내 두께 분포를 중앙 볼록 분포에 근접시키도록 작용하는 스텝 A2의 개시 타이밍을 빠르게 하여, 제1층의 면내 두께 분포가 중앙 오목 분포로 되는 경향이 있는 스텝 A1의 실시 기간을 짧게 함으로써, 웨이퍼(200) 상에 형성된 SiN막의 면내 막 두께 분포를, 보다 확실하게 중앙 볼록 분포화시킬 수 있다.
(변형예 2)
원료로서, 예를 들어 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스와 같은 알킬할로실란 원료 가스나, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스나 비스디에틸아미노실란(SiH2[N(C2H5)2]2, 약칭: BDEAS) 가스와 같은 아미노실란 원료 가스를 사용해도 된다. 또한, 모노실란(SiH4) 가스, 디실란(Si2H6) 가스와 같은 실란(수소화규소) 원료 가스를 사용해도 된다.
또한, 반응체로서, 예를 들어 트리에틸아민((C2H5)3N, 약칭: TEA) 가스와 같은 아민계 가스나, 산소(O2) 가스, 수증기(H2O), 오존(O3) 가스, 플라스마 여기된 O2 가스(O2 *), O2 가스+수소(H2) 가스와 같은 O 함유 가스(산화제)나, 프로필렌(C3H6) 가스와 같은 C 함유 가스나, 트리클로로보란(BCl3) 가스와 같은 B 함유 가스를 사용해도 된다.
그리고, 예를 들어 이하의 성막 시퀀스에 의해, 웨이퍼(200) 상에 실리콘 산질화막(SiON막), 실리콘 산탄질화막(SiOCN막), 실리콘 산탄화막(SiOC막), 실리콘 탄질화막(SiCN막), 실리콘 붕탄질화막(SiBCN막), 실리콘 붕질화막(SiBN막), 실리콘 산화막(SiO막)을 형성하도록 해도 된다.
(DCS→NH3→O2)×n ⇒ SiON
(DCS→TEA→O2)×n ⇒ SiOC(N)
(DCS→C3H6→NH3)×n ⇒ SiCN
(DCS→C3H6→NH3→O2)×n ⇒ SiOCN
(DCS→C3H6→BCl3→NH3)×n ⇒ SiBCN
(DCS→BCl3→NH3)×n ⇒ SiBN
(DCS→O2+H2)×n ⇒ SiO
(3DMAS→O3)×n ⇒ SiO
(BDEAS→O2 *)×n ⇒ SiO
이들 성막 시퀀스에 있어서도, 원료 공급 시에, 스텝 A1, A2를 도 4에 도시하는 성막 시퀀스나 변형예 1과 마찬가지로 행함으로써, 이것들과 마찬가지의 효과가 얻어진다. 또한, 원료나 반응체를 공급할 때의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스나 변형예 1과 마찬가지로 할 수 있다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 실시 형태에서는, 제2 노즐은 노즐(249b, 249c)을 갖고, 그것들은, 제1 노즐로서의 노즐(249a)을 사이에 두고 그 양측에 배치되는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, 제2 노즐이 노즐(249b)만을 갖고, 노즐(249b)을 노즐(249a)에 근접해서, 또는 이격해서 배치하도록 해도 된다. 이 경우에도, 원료 공급 시에, 스텝 A1, A2를, 도 4에 도시하는 성막 시퀀스나 변형예 1, 2와 마찬가지로 행함으로써, 이것들과 마찬가지의 효과가 얻어진다. 단, 상술한 실시 형태에서의 노즐 배치가, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 분포의 제어성을 더 높이는 것이 가능하게 되는 점에서 바람직하다.
상술한 실시 형태에서는, 원료 공급 시에, 스텝 A1, A2를 행하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, DCS 가스 공급 시가 아니라, 반응체 공급 시에, 스텝 A1, A2를 행하도록 해도 된다. 이 경우, 웨이퍼(200) 상에 형성되는 막의, 웨이퍼(200) 면내에서의 N, C, O, B 등의 농도 분포를 제어하는 것이 가능하게 된다. 반응체 공급 시에 행하는 스텝 A1, A2는, 도 4에 도시하는 성막 시퀀스나 변형예 1, 2에서 나타낸 스텝 A1, A2와 마찬가지의 처리 조건, 처리 수순에 의해 행할 수 있다.
상술한 실시 형태에서는, NH3 가스 등의 반응체를 노즐(249b)로부터 공급하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, 반응체를, 노즐(249b, 249c)의 양쪽으로부터 공급해도 된다. 또한, 처리실(201) 내에 노즐(249a 내지 249c)과는 상이한 노즐을 새롭게 설치하고, 이 새롭게 설치한 노즐을 사용해서 반응체를 공급하도록 해도 된다. 이러한 경우에도, 원료 공급 시에, 스텝 A1, A2를, 도 4에 도시하는 성막 시퀀스나 변형예 1, 2와 마찬가지로 행함으로써, 이것들과 마찬가지의 효과가 얻어진다.
상술한 실시 형태에서는, 기판 상에 주 원소로서 Si를 포함하는 막을 형성하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 즉, 본 발명은 Si 외에, 게르마늄(Ge), 보론(B) 등의 반금속 원소를 주 원소로서 포함하는 막을 기판상에 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 란탄(La), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 주 원소로서 포함하는 막을 기판상에 형성하는 경우에도 적합하게 적용할 수 있다.
예를 들어, 원료로서, 티타늄테트라클로라이드(TiCl4) 가스나 트리메틸알루미늄(Al(CH3)3, 약칭: TMA) 가스를 사용하여, 이하에 나타내는 성막 시퀀스에 의해, 기판 상에, 티타늄 질화막(TiN막), 티타늄 산질화막(TiON막), 티타늄 알루미늄 탄질화막(TiAlCN막), 티타늄 알루미늄 탄화막(TiAlC막), 티타늄 탄질화막(TiCN막), 티타늄 산화막(TiO막) 등을 형성하는 경우에도, 본 발명을 적합하게 적용할 수 있다.
(TiCl4→NH3)×n ⇒ TiN
(TiCl4→NH3→O2)×n ⇒ TiON
(TiCl4→TMA→NH3)×n ⇒ TiAlCN
(TiCl4→TMA)×n ⇒ TiAlC
(TiCl4→TEA)×n ⇒ TiCN
(TiCl4→H2O)×n ⇒ TiO
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 한 대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 제1, 제2 노즐이 반응관의 내벽을 따르도록 처리실 내에 설치되어 있는 예에 대해서 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되지 않는다. 예를 들어 도 6의 (a)에 종형 처리 로의 단면 구조를 나타내는 바와 같이, 반응관의 측벽에 버퍼실을 설치하고, 이 버퍼실 내에, 상술한 실시 형태와 마찬가지의 구성의 제1, 제2 노즐을, 상술한 실시 형태와 마찬가지의 배치로 설치할 수도 있다. 도 6의 (a)에서는, 반응관의 측벽에 공급용 버퍼실과 배기용 버퍼실을 설치하고, 각각을, 웨이퍼를 사이에 두고 대향하는 위치에 배치한 예를 나타내고 있다. 또한, 도 6의 (a)에서는, 공급용 버퍼실을 복수(3개)의 공간으로 구획하고, 각각의 공간에 각 노즐을 배치한 예를 나타내고 있다. 버퍼실의 3개의 공간의 배치는, 제1, 제2 노즐의 배치와 마찬가지로 된다. 또한 예를 들어, 도 6의 (b)에 종형 처리 로의 단면 구조를 나타내는 바와 같이, 도 6의 (a)와 마찬가지의 배치로 버퍼실을 설치하여, 버퍼실 내에 제1 노즐을 설치하고, 이 버퍼실의 처리실과의 연통부를 양측으로부터 사이에 둠과 함께 반응관의 내벽을 따르도록 제2 노즐을 설치할 수도 있다. 또한, 도 6의 (a), 도 6의 (b)에서 설명한 반응관 이외의 구성은, 도 1에 도시하는 처리 로의 각 부의 구성과 마찬가지이다. 이러한 처리 로를 사용한 경우에도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
상술한 실시 형태나 변형예 등의 방법에 의해 형성되는 SiN막 등은, 절연막, 스페이서막, 마스크막, 전하 축적막, 스트레스 제어막 등으로서 널리 사용하는 것이 가능하다. 최근 들어, 반도체 디바이스의 미세화에 수반하여, 웨이퍼 상에 형성되는 막에 대하여 면내 막 두께 균일성의 요구가 엄격해지고 있다. 고밀도 패턴이 표면에 형성된 패턴 웨이퍼 상에 플랫 분포를 갖는 막을 형성하는 것이 가능한 본 발명은, 이 요구에 부응하는 기술로서 매우 유익하다고 생각된다.
[실시예]
이하, 상술한 실시 형태에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
실시예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiN막을 각각 형성하였다. 웨이퍼로서는, 표면에 요철 구조가 형성되어 있지 않은 베어 웨이퍼와, 표면에 요철 구조가 형성된 패턴 웨이퍼를 각각 사용하였다. 패턴 웨이퍼로서는, 그 주면(성막 처리의 하지)이 갖는 표면적이, 베어 웨이퍼의 주면이 갖는 표면적의 20 내지 25배인 것을 사용하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다.
비교예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대하여 DCS 가스를 공급하는 스텝 A와, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝 B를 교대로 반복하는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiN막을 각각 형성하였다. 단, 비교예 1에서는, 스텝 A를 행하는 동안에, 스텝 A1만을 행하고, 스텝 A2는 불실시로 하였다. 스텝 A1은, 스텝 A의 개시부터 종료까지 실시하였다. 다른 처리 조건은, 실시예와 마찬가지로 하였다.
비교예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대하여 DCS 가스를 공급하는 스텝 A와, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝 B를 교대로 반복하는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiN막을 각각 형성하였다. 단, 비교예 2에서는, 스텝 A를 행하는 동안에, 스텝 A2만을 행하고, 스텝 A1은 불실시로 하였다. 스텝 A2는, 스텝 A의 개시부터 종료까지 실시하였다. 다른 처리 조건은, 실시예와 마찬가지로 하였다.
그리고, 실시예, 비교예 1, 2에서 형성한 SiN막의 면내 막 두께 분포를 각각 측정하였다. 도 7의 (a) 내지 도 7의 (c)는 실시예의 측정 결과를, 도 8의 (a) 내지 도 8의 (c)는 비교예 1의 측정 결과를, 도 9의 (a) 내지 도 9의 (c)는 비교예 2의 측정 결과를 각각 나타내고 있다. 각 도면에서, Top, Center, Bottom은, 웨이퍼 배열 영역 내에서의 웨이퍼의 위치를 나타내고 있다. 각 도면의 종축은 막 두께[Å]를, 횡축은 측정 위치의 웨이퍼의 중심으로부터의 거리[mm]를 각각 나타내고 있다. 도면 중의 ■ 표시는 베어 웨이퍼 상에 형성된 SiN막의 측정 결과를, ◇ 표시는 패턴 웨이퍼 상에 형성된 SiN막의 측정 결과를 각각 나타내고 있다.
도 7의 (a) 내지 도 7의 (c)에 의하면, 베어 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는 모두, 중앙 볼록 분포로 되어 있는 것을 알 수 있다. 또한, 패턴 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는 모두, 비교적 완만한 중앙 볼록 분포로 되어 있는 것을 알 수 있다. 즉, 실시예와 같이, 스텝 A에서 A1, A2를 이 순서대로 실시함으로써, 패턴 웨이퍼 상에 형성하는 SiN막의 면내 막 두께 분포를, 플랫 분포에 근접시킬 수 있음을, 예를 들어 비교적 완만한 중앙 볼록 분포로 할 수 있음을 알 수 있다.
도 8의 (a) 내지 도 8의 (c)에 의하면, 베어 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는 모두, 중앙 볼록 분포가 약하거나, 또는 플랫 분포에 가까운 분포로 되어 있는 것을 알 수 있다. 또한, 패턴 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는 모두, 중앙 오목 분포로 되어 있는 것을 알 수 있다. 즉, 비교예 1과 같이, 스텝 A에서 스텝 A2를 불실시로 했을 경우에는, 패턴 웨이퍼 상에 형성되는 SiN막의 면내 막 두께 분포를, 플랫 분포, 또는 중앙 볼록 분포로 하는 것이 곤란한 것을 알 수 있다.
도 9의 (a) 내지 도 9의 (c)에 의하면, 베어 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는 모두, 중앙 볼록 분포로 되어 있는 것을 알 수 있다. 또한, 패턴 웨이퍼 상에 형성된 SiN막의 면내 막 두께 분포는, Top에 있어서 일부 외주 두께로 되어 있지만, 모두, 비교적 완만한 중앙 볼록 분포로 되어 있는 것을 알 수 있다. 즉, 비교예 2와 같이, 스텝 A에서 스텝 A2를 실시함으로써, 패턴 웨이퍼 상에 형성하는 SiN막의 면내 막 두께 분포를, 플랫 분포에 근접시킬 수 있음을, 예를 들어 비교적 완만한 중앙 볼록 분포로 할 수 있음을 알 수 있다. 그러나, 비교예 2에서 형성된 SiN막은, 실시예에서 형성된 SiN막과 비교하여, 모두 막 두께가 얇은 것을 알 수 있다. 이것은, 스텝 A2 전에 스텝 A1을 불실시로 함으로써, 스텝 A를 개시한 직후부터 DCS 가스가 희석화되어, 성막 레이트가 저하되었기 때문이라고 생각된다. 즉, 비교예 2와 같이 스텝 A2를 행하기 전에 스텝 A1을 불실시로 했을 경우에는, 실시예와 같이 성막 처리의 생산성을 향상시키는 것이 곤란한 것을 알 수 있다.
또한, 비교예 2의 베어 웨이퍼 상에 형성된 SiN막은, 비교예 1의 베어 웨이퍼 상에 형성된 SiN막과 비교하여, 웨이퍼 간에서의 막 두께 균일성(이하, WtW라고도 칭함)이 나쁜 것을 알 수 있다. 이에 반해, 비교예 2의 패턴 웨이퍼 상에 형성된 SiN막은, 비교예 1의 패턴 웨이퍼 상에 형성된 SiN막과 비교하여, WtW가 양호한 것을 알 수 있다. 즉, 비교예 2에서는, 베어 웨이퍼 상에 형성되는 SiN막의 WtW를 향상시켰다고 해도, 패턴 웨이퍼 상에 형성되는 SiN막의 WtW를, 이것에 추종시키도록 향상시키는 것은 곤란한 것을 알 수 있다. 이와 같이, 비교예 2에서는, 베어 웨이퍼와 패턴 웨이퍼에서, 그것들의 위에 형성되는 SiN막의 WtW의 경향이 부정합으로 되는 경우가 있으며, 이것은, 제품 관리를 행하는 데 있어서 문제가 된다.
또한, 비교예 2의 패턴 웨이퍼 상에 형성된 SiN막에서는, Top, Center, Bottom의 사이에서, 중앙 볼록 분포의 정도가 크게 상이하여, Top에서는 그 정도가 비교적 작고, Bottom에서는 그 정도가 비교적 크게 되어 있는 것을 알 수 있다. 그러나, 중앙 볼록 분포의 정도는, 본래라면, Top, Center, Bottom의 사이에서 균등한 것이 바람직하다. 비교예 2에서는, 베어 웨이퍼 상에 형성되는 SiN막의 중앙 볼록 분포의 경향을 Top, Center, Bottom의 사이에서 고르게 했다고 해도, 패턴 웨이퍼 상에 형성되는 SiN막의 중앙 볼록 분포를 마찬가지의 경향으로 하는 것은 곤란하며, 이것은, 제품 관리를 행하는 데 있어서 문제가 된다.
이에 반해, 실시예에서는, 비교예 2가 갖는 이들 과제를 해소하는 것이 가능하다.
예를 들어, 실시예에서는, 베어 웨이퍼 상에 형성되는 SiN막의 WtW를 향상시킴으로써, 패턴 웨이퍼 상에 형성되는 SiN막의 WtW를, 이것에 추종시키도록 향상시키는 것이 가능하다. 즉, 실시예에서는, 베어 웨이퍼 상에 형성되는 SiN막과 패턴 웨이퍼 상에 형성되는 SiN막에서, 그것들의 면내 막 두께 분포의 경향을 정합시키는 것이 가능하게 된다. 이것은, 제품 관리를 행하는 데 있어서 바람직하다.
또한, 실시예에서는, 베어 웨이퍼 상에 형성되는 SiN막의 면내 막 두께 분포를 변화시킴으로써, 패턴 웨이퍼 상에 형성되는 SiN막의 면내 막 두께 분포를 Top, Center, Bottom의 사이에서 균등하게 변화시키는 것이 가능하게 된다. 즉, 실시예에서는, 베어 웨이퍼 상에 형성되는 SiN막의 중앙 볼록 분포의 정도를 개선시킴으로써, 패턴 웨이퍼 상에 형성되는 SiN막의 중앙 볼록 분포의 정도를 Top, Center, Bottom의 사이에서 균등하게 개선시키는 것이 가능하게 된다. 이것도, 제품 관리를 행하는 데 있어서 바람직하다.
또한, 도 7의 (a) 내지 도 7의 (c)에서는, 패턴 웨이퍼 상에 형성된 SiN막의 막 두께 분포를 완만한 중앙 볼록 분포로 했을 경우에 대해서 예시했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, 실시예에서, 스텝 A2에서 공급하는 N2 가스의 유량(제2 유량)을 좀 더 저유량측으로 설정함으로써 패턴 웨이퍼 상에 형성되는 SiN막의 막 두께 분포를 플랫 분포로 하는 것도 가능하다. 즉, 스텝 A2에서 공급하는 N2 가스의 유량(제2 유량)을 웨이퍼의 표면적에 따라서 적정하게 증감시킴(조정함)으로써, SiN막의 막 두께 분포를 플랫 분포화시키는 것이 가능하다. 예를 들어, 패턴 웨이퍼의 표면적이 비교적 작은 경우에는, 제2 유량을 작게 설정함으로써, 또한 패턴 웨이퍼의 표면적이 비교적 큰 경우에는, 제2 유량을 크게 설정함으로써, 즉 웨이퍼의 표면적에 따라서 제2 유량의 크기를 조정함으로써, 웨이퍼 상에 형성되는 SiN막의 막 두께 분포를 플랫 분포화시키는 것이 가능하다.
200 : 웨이퍼(기판) 249a : 노즐(제1 노즐)
249b : 노즐(제2 노즐) 249c : 노즐(제2 노즐)

Claims (15)

  1. (a) 기판에 대하여 제1 노즐로부터 원료를 공급함으로써 제1층을 형성하는 공정과,
    (b) 상기 기판에 대하여 상기 제1 노즐과는 상이한 제2 노즐로부터 반응체를 공급함으로써 상기 제1층을 개질하여 제2층을 형성하는 공정,
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판상에 막을 형성하는 공정을 갖고,
    상기 (a)에서는,
    (a-1) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 작은 제1 유량으로 불활성 가스를 공급하는 공정과,
    (a-2) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 큰 제2 유량으로 불활성 가스를 공급하는 공정,
    을 순서대로 행하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 (a-1)에서는, 상기 제1층의 형성 레이트가, 제1 레이트에서 상기 제1 레이트보다도 작은 제2 레이트로 변화하고, 상기 제1층의 형성 레이트가 상기 제2 레이트로 변화할 때 또는 변화한 후에, 상기 (a-2)를 개시하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제1층의 형성 레이트가 상기 제1 레이트인 경우에는, 상기 (a-1)을 불실시하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 (a-1)을 상기 (a-2)를 실시하지 않고 계속했을 경우, 상기 제1층의 형성 레이트는, 제1 레이트에서 상기 제1 레이트보다도 작은 제2 레이트로 변화하고, 상기 (a-2)를 상기 제1층의 형성 레이트가 상기 제2 레이트로 변화하기 전에 개시하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 (a-2)에서는, 상기 제1 노즐로부터 상기 원료와 함께 불활성 가스를 공급하고, 상기 제2 유량을, 상기 제1 노즐로부터 공급하는 상기 원료와 불활성 가스와의 합계 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제2 노즐은 복수의 노즐을 갖고, 그것들은, 상기 제1 노즐을 사이에 두고 그 양측에 배치되는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 (a-1)에서는, 상기 제2 노즐을 포함하는 상기 복수의 노즐 각각으로부터 공급하는 각각의 불활성 가스의 유량을 상기 원료의 유량보다도 작게 하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 (a-2)에서는, 상기 제2 노즐을 포함하는 상기 복수의 노즐 각각으로부터 공급하는 각각의 불활성 가스의 유량을 상기 원료의 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 (a-1)에서는, 상기 제1층의 형성 레이트가 제1 레이트에서 상기 제1 레이트보다도 작은 제2 레이트로 변화하고, 상기 제1층의 형성 레이트가 상기 제2 레이트로 변화할 때 또는 변화한 후에, 상기 (a-2)를 개시하는, 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 제1층의 형성 레이트가 상기 제1 레이트일 때는, 상기 (a-2)를 불실시하는, 반도체 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 (a-1)을 상기 (a-2)를 실시하지 않고 계속했을 경우, 상기 제1층의 형성 레이트는, 제1 레이트에서 상기 제1 레이트보다도 작은 제2 레이트로 변화하고, 상기 (a-2)를 상기 제1층의 형성 레이트가 상기 제2 레이트로 변화하기 전에 개시하는, 반도체 장치의 제조 방법.
  12. 제7항에 있어서,
    상기 (a-2)에서는, 상기 제1 노즐로부터 상기 원료와 함께 불활성 가스를 공급하고, 상기 제2 노즐을 포함하는 상기 복수의 노즐 각각으로부터 공급하는 각각의 불활성 가스의 유량을 상기 제1 노즐로부터 공급하는 상기 원료와 불활성 가스와의 합계 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 원료는 할로실란을 포함하는, 반도체 장치의 제조 방법.
  14. 기판에 대하여 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여 제1 노즐로부터 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 상기 제1 노즐과는 상이한 제2 노즐로부터 반응체를 공급하는 반응체 공급계와,
    상기 처리실 내에 상기 제1 노즐 및 상기 제2 노즐 중 적어도 어느 것으로부터 불활성 가스를 공급하는 불활성 가스 공급계와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 제1 노즐로부터 원료를 공급함으로써 제1층을 형성하는 처리와, (b) 상기 기판에 대하여 상기 제2 노즐로부터 반응체를 공급함으로써 상기 제1층을 개질하여 제2층을 형성하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판상에 막을 형성하는 처리를 행하게 하고, 상기 (a)에서는, (a-1) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 작은 제1 유량으로 불활성 가스를 공급하는 처리와, (a-2) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 큰 제2 유량으로 불활성 가스를 공급하는 처리를 순서대로 행하게 하도록, 상기 원료 공급계, 상기 반응체 공급계 및 상기 불활성 가스 공급계를 제어하도록 구성되는 제어부,
    를 갖는 기판 처리 장치.
  15. (a) 기판 처리 장치의 처리실 내의 기판에 대하여 제1 노즐로부터 원료를 공급함으로써 제1층을 형성하는 수순과,
    (b) 상기 처리실 내의 상기 기판에 대하여 상기 제1 노즐과는 상이한 제2 노즐로부터 반응체를 공급함으로써 상기 제1층을 개질하여 제2층을 형성하는 수순,
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 수순과,
    상기 (a)에서,
    (a-1) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 작은 제1 유량으로 불활성 가스를 공급하는 수순과,
    (a-2) 상기 제1 노즐로부터 상기 원료를 공급한 상태에서, 상기 제2 노즐로부터 상기 원료의 유량보다도 큰 제2 유량으로 불활성 가스를 공급하는 수순,
    을 순서대로 행하게 하는 수순,
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020170161756A 2016-11-30 2017-11-29 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101995135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016232002A JP6689179B2 (ja) 2016-11-30 2016-11-30 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2016-232002 2016-11-30

Publications (2)

Publication Number Publication Date
KR20180062408A true KR20180062408A (ko) 2018-06-08
KR101995135B1 KR101995135B1 (ko) 2019-07-02

Family

ID=62191067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161756A KR101995135B1 (ko) 2016-11-30 2017-11-29 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (4)

Country Link
US (1) US10388512B2 (ko)
JP (1) JP6689179B2 (ko)
KR (1) KR101995135B1 (ko)
CN (1) CN108122736B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050445A (ko) * 2019-10-28 2021-05-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20200122359A (ko) * 2018-04-24 2020-10-27 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP6856576B2 (ja) * 2018-05-25 2021-04-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP7079340B2 (ja) * 2018-09-26 2022-06-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
KR20200057951A (ko) * 2018-11-19 2020-05-27 주식회사 엔씨디 대면적 기판용 수평형 원자층 증착장치
JP7179806B2 (ja) * 2020-09-24 2022-11-29 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP7048690B2 (ja) * 2020-09-25 2022-04-05 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及び基板保持具
US20220301893A1 (en) * 2021-03-19 2022-09-22 Taiwan Semiconductor Manufacturing Company Limited Wafer Transfer System and Method of Use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118462A (ja) 2008-11-12 2010-05-27 Hitachi Kokusai Electric Inc 基板処理装置
KR20110089072A (ko) * 2010-01-29 2011-08-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR20150052219A (ko) * 2012-11-26 2015-05-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2016110956A1 (ja) * 2015-01-07 2016-07-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718141B2 (ja) * 2004-08-06 2011-07-06 東京エレクトロン株式会社 薄膜形成方法及び薄膜形成装置
JP2006286716A (ja) * 2005-03-31 2006-10-19 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
US20090197424A1 (en) 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
JP4560575B2 (ja) * 2008-01-31 2010-10-13 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5195175B2 (ja) * 2008-08-29 2013-05-08 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP6024272B2 (ja) * 2011-12-22 2016-11-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6222833B2 (ja) * 2013-01-30 2017-11-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP6460874B2 (ja) * 2015-03-26 2019-01-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6109224B2 (ja) * 2015-03-30 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6469495B2 (ja) * 2015-03-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118462A (ja) 2008-11-12 2010-05-27 Hitachi Kokusai Electric Inc 基板処理装置
KR20110089072A (ko) * 2010-01-29 2011-08-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR20150052219A (ko) * 2012-11-26 2015-05-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2016110956A1 (ja) * 2015-01-07 2016-07-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050445A (ko) * 2019-10-28 2021-05-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Also Published As

Publication number Publication date
KR101995135B1 (ko) 2019-07-02
CN108122736A (zh) 2018-06-05
US10388512B2 (en) 2019-08-20
US20180151347A1 (en) 2018-05-31
JP6689179B2 (ja) 2020-04-28
CN108122736B (zh) 2022-02-25
JP2018087370A (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
KR101995135B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7464638B2 (ja) 基板処理装置、プラズマ生成装置、反応管、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム
KR101968414B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102513888B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5686487B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US11591694B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
KR102142813B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JPWO2018154823A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW201945574A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
WO2020008682A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019207646A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2019181603A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857760B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI817226B (zh) 基板處理方法、半導體裝置的製造方法、預塗方法、基板處理裝置、及為了基板處理的電腦程式
JP6857759B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant