KR20180061079A - 집적 회로, 집적 회로를 형성하는 시스템 및 방법 - Google Patents

집적 회로, 집적 회로를 형성하는 시스템 및 방법 Download PDF

Info

Publication number
KR20180061079A
KR20180061079A KR1020170162056A KR20170162056A KR20180061079A KR 20180061079 A KR20180061079 A KR 20180061079A KR 1020170162056 A KR1020170162056 A KR 1020170162056A KR 20170162056 A KR20170162056 A KR 20170162056A KR 20180061079 A KR20180061079 A KR 20180061079A
Authority
KR
South Korea
Prior art keywords
layout pattern
implant
well
layout
width
Prior art date
Application number
KR1020170162056A
Other languages
English (en)
Other versions
KR102024434B1 (ko
Inventor
캄-토우 시오
즈-량 첸
지안-팅 정
이-쉰 치우
후이-중 좡
찰스 츄-위엔 영
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20180061079A publication Critical patent/KR20180061079A/ko
Application granted granted Critical
Publication of KR102024434B1 publication Critical patent/KR102024434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/1189—Latch-up prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 회로 구조물은 제1 웰, 및 제1 및 제2 임플란트 세트를 포함한다. 제1 웰은 제1 도펀트 타입, 제1 방향으로 연장되고 제1 폭을 갖는 제1 부분, 및 제1 부분에 인접한 제2 부분을 포함한다. 제2 부분은 제1 방향으로 연장되고 제1 폭보다 큰 제2 폭을 갖는다. 제1 임플란트 세트는 제1 웰의 제1 부분에 있고, 제2 임플란트 세트는 제1 웰의 제2 부분에 있다. 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성된다. 제2 임플란트 세트의 각각의 임플란트는 제1 임플란트 세트의 제1 도펀트 타입과 상이한 제2 도펀트 타입을 갖는다.

Description

집적 회로, 집적 회로를 형성하는 시스템 및 방법{INTEGRATED CIRCUIT, SYSTEM FOR AND METHOD OF FORMING AN INTEGRATED CIRCUIT}
본 출원은 2016년 11월 29일자로 출원된 미국 가출원 제62/427,558호의 우선권을 주장하며, 그 개시는 그 전체가 참조로서 본원에 포함된다.
집적 회로가 물리적 크기가 작아지고, 디바이스에 포함되는 트랜지스터의 양이 증가함에 따라, 집적 회로에서보다 작은 선 폭이 사용되고, 그 내부의 트랜지스터는 더 가깝게 위치된다. 래치 업은 때때로 집적 회로에서 발생하는 단락 회로의 일 타입이다. 래치 업을 방지하기 위해, 일부 집적 회로에는 탭 셀을 포함한다. 그러나, 탭 셀은 집적 회로의 전체 크기를 증가시킬 수 있다.
본 개시의 양상은 첨부 도면과 함께 읽을 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따라, 다양한 피처 일정한 비율로 그려지지 않는다는 것에 유의한다. 실제로, 다양한 피처의 치수는 논의의 명확성을 위해 임의로 증가되거나 감소될 수 있다.
도 1a-1c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 2a-2d는 일부 실시예에 따른 IC 구조물의 다이어그램이다.
도 3a-3c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 다이어그램이다.
도 4a-4c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 5a는 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 5b는 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 6은 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 7은 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 8은 일부 실시예에 따른 IC 구조물의 레이아웃 설계의 상면도의 다이어그램이다.
도 9는 일부 실시예에 따른 IC 구조물을 형성하는 방법의 흐름도이다.
도 10a-10b는 일부 실시예에 따른 IC 구조물을 형성하는 방법의 흐름도이다.
도 11은 일부 실시예에 따른 IC 레이아웃 설계를 설계하는 시스템의 블록도이다.
다음의 개시는 제공된 주제의 피처를 구현하기 위한 상이한 실시예 또는 예를 제공한다. 구성 요소, 재료, 값, 단계, 배열 등의 특정 예가 본 개시를 간단하게 하기 위해 이하에 설명된다. 물론, 이는 단지 예일 뿐이고 이로 제한되지는 않는다. 다른 구성 요소, 재료, 값, 단계, 배열 등이 고려된다. 예를 들어, 다음의 설명에서 제2 피처 위의 제1 피처의 형성은 제1 피처와 제2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 제1 피처와 제2 피처가 직접 접촉하지 않을 수 있도록 제1 피처와 제2 피처 사이에 추가 피처가 형성될 수 있는 실시예를 또한 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명료함을 목적으로 하고, 논의된 다양한 실시예 및/또는 구성 사이의 관계를 그 자체로 지시하지는 않는다.
또한, "밑에", "아래에", "하부에", "위에", "상부에" 등과 같은 공간 관련 용어는 도면에서 도시된 바와 같은 하나의 요소 또는 피처의 다른 요소(들) 또는 피처(들)에 대한 관계를 기술하기 위한 설명의 용이함을 위해 본원에서 사용될 수 있다. 공간 관련 용어는 도면에 도시된 배향에 부가하여 사용 또는 동작 시에 디바이스의 상이한 배향을 포함하고자 한다. 장치는 달리 배향될 수 있고 (90도 회전되거나 다른 배향으로 회전될 수 있음), 본원에서 사용된 공간 관련 서술자는 그에 따라 마찬가지로 해석될 수 있다.
일부 실시예에 따르면, IC 구조물은 기판의 제1 웰(well), 제1 임플란트 세트, 및 제2 임플란트 세트를 포함한다. 제1 웰은 제1 도펀트 타입, 제1 방향으로 연장되고 제1 폭을 갖는 제1 부분, 및 제1 부분에 인접한 제2 부분을 포함한다. 제2 부분은 제1 방향으로 연장되고 제1 폭보다 큰 제2 폭을 갖는다. 제1 임플란트 세트는 제1 웰의 제1 부분에 있고, 제2 임플란트 세트는 제1 웰의 제2 부분에 있다. 일부 실시예에서, 제1 웰의 제2 부분의 제2 임플란트 세트는 IC 구조물의 활성 영역에 대응한다. 일부 실시예에서, 제1 웰의 제2 부분의 제2 임플란트 세트는 제1 방향으로 연속적으로 연장되고, 제2 임플란트 세트에 인접한 표준 셀 세트를 통해 연속적으로 연장된다. 일부 실시예에서, 다른 접근법과 비교하여, IC 구조물은 제2 임플란트 세트가 제1 방향으로 연속적으로 연장되고 인접한 표준 셀을 통해 연속적으로 연장됨으로써 다른 접근법보다 적은 면적을 차지한다.
도 1a-1c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계(100)의 상면도의 다이어그램이다. 설명의 용이함을 위해, 도 1a는 레이아웃 설계(100)의 제1 레이아웃 레벨의 상면도이고, 도 1b는 레이아웃 설계(100)의 제2 레이아웃 레벨의 상면도이다. 일부 실시예에서, 도 1c는 설명의 용이함을 위해 도 1a 또는 도 1b에 도시되지 않은 추가 요소를 포함한다.
레이아웃 설계(100)는 제2 웰 레이아웃 패턴(106)에 인접한 제1 웰 레이아웃 패턴(104)을 포함한다. 제1 웰 레이아웃 패턴(104) 및 제2 웰 레이아웃 패턴(106)은 제1 레이아웃 레벨 상에 있다. 제1 웰 레이아웃 패턴(104)은 T자 형상을 갖는다. 제1 웰 레이아웃 패턴(104)은 IC 구조물(200)의 기판(201)에 제1 웰(204)(도 2a-2d에 도시됨)을 제조하는 데 사용될 수 있다.
제1 웰 레이아웃 패턴(104)은 제1 레이아웃 패턴(104a) 및 제2 레이아웃 패턴(104b)을 포함한다.
제1 레이아웃 패턴(104a)은 제1 방향(X)으로 연장되고 제1 폭(W1)을 갖는다. 제1 레이아웃 패턴(104a)은 제1 웰(204)의 대응하는 제1 부분(204a)(도 2a)을 제조하는 데 사용될 수 있다. 일부 실시예에서, 제1 레이아웃 패턴(104a) 및 제2 레이아웃 패턴(104b)은 단일의 연속 레이아웃 패턴이다. 일부 실시예에서, 제1 레이아웃 패턴(104a) 및 제2 레이아웃 패턴(104b)은 연속 레이아웃 패턴이지만 따로따로 생성된다.
제2 레이아웃 패턴(104b)은 제1 레이아웃 패턴(104a)에 인접한다. 제2 레이아웃 패턴(104b)은 제1 방향(X)으로 연장되고 제2 폭(W2)을 갖는다. 제2 폭(W2)은 제1 폭(W1)보다 크다. 일부 실시예에서, 제2 폭(W2)은 제1 폭(W1)보다 작거나 같다. 제2 레이아웃 패턴(104b)은 제1 웰(204)의 대응하는 제2 부분(204b)(도 2b-2c)을 제조하는 데 사용될 수 있다.
제2 웰 레이아웃 패턴(106)은 IC 구조물(200)의 기판(202)에서 제2 웰(206)(도 2a-2d에 도시됨)을 제조하는 데 사용될 수 있다.
제2 웰 레이아웃 패턴(106)은 레이아웃 패턴(106a), 레이아웃 패턴(106b), 및 레이아웃 패턴(106c)을 포함한다. 레이아웃 패턴(106a)은 IC 구조물(200)의 기판(201')에서 제2 웰(206)의 대응하는 제1 부분(206a)을 제조하는 데 사용될 수 있다. 일부 실시예에서, 레이아웃 패턴(106b 및 106c)은 IC 구조물(200)의 기판(201)의 대응하는 영역(201a 및 201b)(도 2a)을 제조하는 데 사용될 수 있다.
레이아웃 패턴(106a)은 제2 레이아웃 패턴(104b)에 인접한다. 레이아웃 패턴(106a)은 제1 방향(X)으로 연장되고 제1 폭(W1)보다 큰 제5 폭(W5)을 갖는다. 일부 실시예에서, 제5 폭(W5)은 제1 폭(W1)보다 작거나 같다.
레이아웃 패턴(106b 또는 106c)은 제1 방향(X)으로 연장되고 제2 폭(W2)보다 작은 제7 폭(W7)을 갖는다. 일부 실시예에서, 제7 폭(W7)은 제2 폭(W2)보다 크거나 동일하다. 제1 레이아웃 패턴(104a)은 레이아웃 패턴들(106b 및 106c)에 인접하고 그 사이에 있다.
레이아웃 패턴(104a 또는 106b)의 하나 이상의 에지는 그리드라인(130a)에 맞춰 정렬된다. 그리드라인(130a 또는 130b)은 제1 방향(X)과 상이한 제2 방향(Y)으로 연장된다. 레이아웃 패턴(104a 또는 106c)의 하나 이상의 에지가 그리드라인(130b)에 맞춰 정렬된다. 레이아웃 패턴(104a, 106b, 또는 106c)의 하나 이상의 에지는 그리드라인(132a)에 맞춰 정렬된다. 그리드라인(132a)은 제1 방향(X)으로 연장된다. 제2 레이아웃 패턴(104b)은 제1 레이아웃 패턴(104a)과 제2 웰 레이아웃 패턴(106)의 레이아웃 패턴(106a) 사이에 있다.
레이아웃 설계(100)는 제2 임플란트 레이아웃 패턴 세트(108)(도 1b-1c)에 인접한 제1 임플란트 레이아웃 패턴 세트(110)(도 1b-1c)를 더 포함한다. 제1 임플란트 레이아웃 패턴 세트(110) 및 제2 임플란트 레이아웃 패턴 세트(108)는 제2 레이아웃 레벨 상에 있다. 제2 레이아웃 레벨은 제1 레이아웃 레벨과 상이하다. 제2 레이아웃 레벨은 제1 레이아웃 레벨 위에 있다. 일부 실시예에서, 제2 레이아웃 레벨은 제1 레이아웃 레벨보다 아래에 있거나 그와 동일하다.
제1 임플란트 레이아웃 패턴 세트(110)는 임플란트 레이아웃 패턴(110a), 레이아웃 패턴(110b), 및 레이아웃 패턴(110c)을 포함한다.
임플란트 레이아웃 패턴(110a)은 IC 구조물(200)(도 2a-2d)의 제1 웰(204)의 제1 부분(204a)에서 대응하는 제1 임플란트 세트(210a1 및 210a2)(도 2a)를 제조하는 데 사용될 수 있다. 제1 임플란트 세트(210a1 및 210a2)는 집합적으로 "제1 임플란트 세트(230)"로 지칭된다.
레이아웃 패턴(110b 또는 110c)은 IC 구조물(200)의 기판(201')의 대응하는 영역(201c 및 201d)(도 2d)을 제조하는 데 사용될 수 있다.
임플란트 레이아웃 패턴(110a)은 제1 방향(X)으로 연장되고, 레이아웃 패턴(104a)과 오버랩되고, 제1 폭(W1)보다 큰 제3 폭(W3)을 갖는다. 일부 실시예에서, 제3 폭(W3)은 제1 폭(W1)보다 작거나 같다. 임플란트 레이아웃 패턴(110a)의 에지는 그리드라인(132a)을 따라 제2 레이아웃 패턴(104b)의 에지 또는 레이아웃 패턴(106b 또는 106c)의 에지에 맞춰 정렬된다.
임플란트 레이아웃 패턴(110b 또는 110c)은 레이아웃 패턴(106a) 위에 있다. 임플란트 레이아웃 패턴(110b 또는 110c)의 에지는 그리드라인(132b)을 따라 레이아웃 패턴(106a)의 에지 또는 제2 레이아웃 패턴(104b)의 에지에 맞춰 정렬된다.
제2 임플란트 레이아웃 패턴 세트(108)는 임플란트 레이아웃 패턴(108a) 및 임플란트 레이아웃 패턴(108b)을 포함한다. 제2 임플란트 레이아웃 패턴 세트(108)는 T자 형상을 갖는다.
임플란트 레이아웃 패턴(108a)은 IC 구조물(200)의 제2 웰(206)의 제1 부분(206a)(도 2d)에서 대응하는 제2 임플란트 세트(208a1, 208a2)(도 2d)를 제조하는 데 사용될 수 있다. 제2 임플란트 세트(208a1, 208a2)는 집합적으로 "제2 임플란트 세트(236)"로 지칭된다. 임플란트 레이아웃 패턴(108b)은 IC 구조물(200)의 제1 웰(204)의 제2 부분(204b)(도 2b-2c)에서 대응하는 제3 임플란트 세트(208b)(집합적으로 "제3 임플란트 세트(238)"로 지칭됨)를 제조하는 데 사용될 수 있다.
임플란트 레이아웃 패턴(108b)은 임플란트 레이아웃 패턴(108a)과 임플란트 레이아웃 패턴(110a)에 인접하고 그 사이에 있다. 임플란트 레이아웃 패턴(108b)은 제1 방향(X)으로 연장되고, 제2 레이아웃 패턴(104b) 위에 있고, 제4 폭(W4)을 갖는다. 임플란트 레이아웃 패턴(108b)의 에지는 그리드라인(132a 또는 132b)을 따라 제2 레이아웃 패턴(104b)의 에지에 맞춰 정렬된다.
임플란트 레이아웃 패턴(108a)은 제1 방향(X)으로 연장되고, 레이아웃 패턴(106a) 위에 있고, 제6 폭(W6)을 갖는다. 제6 폭(W6)은 제4 폭(W4) 또는 제5 폭(W5)보다 작다. 일부 실시예에서, 제6 폭(W6)은 제4 폭(W4) 또는 제5 폭(W5) 중 적어도 하나보다 크거나 같다.
임플란트 레이아웃 패턴(108a)은 그리드라인들(130a 및 130b) 사이에 있다. 임플란트 레이아웃 패턴(108a)의 에지는 그리드라인(130a, 130b)에 맞춰 정렬된다. 임플란트 레이아웃 패턴(108a)의 에지는 그리드라인(132b)을 따라 레이아웃 패턴(106a)의 에지에 맞춰 정렬된다. 임플란트 레이아웃 패턴(108a)은 임플란트 레이아웃 패턴(110b 및 110c)들 사이에 있다. 일부 실시예에서, 임플란트 레이아웃 패턴(108a) 및 임플란트 레이아웃 패턴(108b)은 단일의 연속 레이아웃 패턴이다. 일부 실시예에서, 임플란트 레이아웃 패턴(108a) 및 임플란트 레이아웃 패턴(108b)은 연속 레이아웃 패턴이지만 따로따로 생성된다.
임플란트 레이아웃 패턴(108b)은 임플란트 레이아웃 패턴(110a)과 임플란트 레이아웃 패턴(108a) 사이에 있다.
도 1c에 도시된 바와 같이, 레이아웃 설계(100)는 활성 영역(112)(도 1c), 활성 영역(114), 활성 영역(116), 및 활성 영역(118)을 더 포함한다.
활성 영역(112, 114, 116, 또는 118)은 IC 구조물(200) 내의 활성 영역(또는 산화물 정의(oxide-definition, OD) 영역)을 나타내는 레이아웃 설계(100)의 일부이다. 일부 실시예에서, 활성 영역(112, 114, 116, 또는 118) 중 적어도 하나는 트랜지스터 디바이스의 적어도 하나의 드레인 영역 또는 소스 영역을 나타낸다. 일부 실시예에서, 레이아웃 설계(100)는 탭 셀의 레이아웃 설계에 대응한다. 일부 실시예에서, 탭 셀은 기판(201, 201', 또는 202), 제1 웰(204), 또는 제2 웰(206)에 바이어스 전압(예를 들어, VDD 또는 VSS)을 제공하기 위해 이용되는 IC 구조물(200)의 영역(도 2a-2d에 미도시)이다.
활성 영역(112)은 제1 웰(204)의 제1 임플란트 세트(230)에 바이어스 전압으로서 제1 공급 전압(VDD)을 제공하기 위해 제1 공급 전압(VDD)에 연결된 레이아웃 설계(100)의 부분을 나타낸다. 일부 실시예에서, 활성 영역(112)은 제1 웰(204)의 제1 임플란트 세트(230)에 바이어스 전압으로서 제2 공급 전압(VSS)을 제공하기 위해 제2 공급 전압(VSS)에 연결된 레이아웃 설계(100)의 부분을 나타낸다.
활성 영역(118)은 제2 웰(206)의 제2 임플란트 세트(236)에 바이어스 전압으로서 제2 공급 전압(VSS)을 제공하기 위해 제2 공급 전압(VSS)에 연결된 레이아웃 설계(100)의 부분을 나타낸다. 일부 실시예에서, 활성 영역(118)은 제2 웰(206)의 제2 임플란트 세트(236)에 바이어스 전압으로서 제1 공급 전압(VDD)을 제공하기 위해 제1 공급 전압(VDD)에 연결된 레이아웃 설계(100)의 부분을 나타낸다.
활성 영역(112) 또는 활성 영역(118)은 게이트 레이아웃 패턴들(122d 및 122f) 사이에서 제1 방향(X)으로 연장된다.
활성 영역(114 또는 116)은 레이아웃 설계(100)를 통해 연속적으로 제1 방향(X)으로 연장된다. 예를 들어, 제1 방향(X)에서, 활성 영역(114 또는 116)은 게이트 레이아웃 패턴(122d 또는 122f)의 에지를 넘어 연장된다. 활성 영역(112 또는 118)의 폭은 활성 영역(114 또는 116)의 폭보다 작다. 활성 영역(112)의 폭은 활성 영역(118)의 폭과 동일하다. 일부 실시예에서, 활성 영역(112)의 폭은 활성 영역(118)의 폭과 상이하다. 활성 영역(114)의 폭은 활성 영역(116)의 폭과 동일하다. 일부 실시예에서, 활성 영역(114)의 폭은 활성 영역(116)의 폭과 상이하다. 레이아웃 설계(100)는 제2 방향(Y)에서 높이(H1)를 갖는다.
레이아웃 설계(100)는 제3 레이아웃 레벨 상의 게이트 레이아웃 패턴(122a, ..., 122i) 세트(집합적으로 "게이트 레이아웃 패턴 세트(120)"로 지칭됨)를 더 포함한다. 게이트 레이아웃 패턴 세트(120) 내의 게이트 레이아웃 패턴의 다른 구성 또는 개수는 본 개시의 범위 내에 있다. 제3 레이아웃 레벨은 제1 레이아웃 레벨 또는 제2 레이아웃 레벨과 상이하다. 제3 레이아웃 레벨은 제1 또는 제2 레이아웃 레벨 위에 있다. 일부 실시예에서, 제3 레이아웃 레벨은 제1 레이아웃 레벨 또는 제2 레이아웃 레벨보다 아래이거나 그와 동일하다. 일부 실시예에서, 제2 레이아웃 레벨은 제1 레이아웃 레벨과 제2 레이아웃 레벨 사이에 있다.
게이트 레이아웃 패턴 세트(120)는 제2 방향(Y)으로 연장되고 제1 웰 레이아웃 패턴(104) 및 제2 웰 레이아웃 패턴(106)과 오버랩된다. 게이트 레이아웃 패턴 세트(120)의 각각의 게이트 레이아웃 패턴은 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 서로 분리되어 있다. 게이트 레이아웃 패턴 세트(120)는 IC 구조물(200)에서 대응하는 게이트 세트(220)(도 2a-2d)를 제조하는 데 사용될 수 있다.
일부 실시예에서, 제2 레이아웃 패턴(104b), 임플란트 레이아웃 패턴(108b), 및 적어도 활성 영역(114 또는 116)은 레이아웃 설계(100)의 에지를 통해 또는 인접한 셀(예를 들어, 도 3a-3c 또는 도 6-8에 도시됨)을 통해 연속적으로 연장된다. 일부 실시예에서, 레이아웃 설계(100)의 에지를 통해 또는 인접한 셀(예를 들어, 도 3a-3c 또는 도 6-8에 도시됨)을 통해 제2 레이아웃 패턴(104b), 임플란트 레이아웃 패턴(108b), 또는 활성 영역(114, 116)이 연속적으로 연장됨으로써, 제2 레이아웃 패턴(104b)의 폭(W2), 임플란트 레이아웃 패턴(108b)의 폭(W4), 또는 활성 영역(114, 116)의 폭(W4')이 되며, 이들 폭은 다른 접근법과 비교하여 증가되어 IC 구조물(200)(예를 들어, 도 2a-2d에 도시됨) 및 레이아웃 설계(100)의 압축 변형의 증가를 야기한다. IC 구조물(200)(예를 들어, 도 2a-2d에 도시됨) 및 레이아웃 설계(100)의 압축 변형을 증가시킴으로써, IC 구조물(200) 및 레이아웃 설계(100)의 구동 전류 역량이 증가되고, IC 구조물(200) 및 레이아웃 설계(100)는 다른 접근법보다 좋은 성능을 갖는다. 일부 실시예에서, 개선된 압축 변형을 가짐으로써, IC 구조물(200) 또는 레이아웃 설계(100)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 적은 면적을 차지하여 레이아웃 설계(100) 또는 IC 구조물(200)의 물리적 크기의 전반적인 감소를 가져온다. 일부 실시예에서, 제2 레이아웃 패턴(104b)의 제2 폭(W2)이 제1 레이아웃 패턴(104a)의 제1 폭(W1)보다 더 크거나, 임플란트 레이아웃 패턴(108b)의 폭(W4)이 임플란트 레이아웃 패턴(108a)의 폭(W6)보다 크거나, 활성 영역(114, 116)의 폭(W4')이 활성 영역의 폭(W1)보다 큼으로써, 적어도 제2 레이아웃 패턴(104b), 임플란트 레이아웃 패턴(108b), 또는 활성 영역(114 또는 116)은 레이아웃 설계(100)의 에지를 통해 또는 인접한 셀(예를 들어, 도 3a-3c 또는 도 6-8에 도시됨)을 통해 연속적으로 연장된다. 일부 실시예에서, 활성 영역(114) 또는 활성 영역(116)은 적어도 하나의 SiGe 채널(라벨링되지 않음)을 갖는다. 일부 실시예에서, 레이아웃 설계(100)의 에지를 통해 또는 인접한 셀(예를 들어, 도 3a-3c 또는 도 6-8에 도시됨)을 통해 활성 영역(114) 또는 활성 영역(116)이 연속적으로 연장됨으로써, 다른 접근법과 비교하여 IC 구조물(200)의 SiGe 채널(예를 들어, 도 2a-2d에 도시됨) 및 레이아웃 설계(100)의 압축 변형의 증가를 야기한다. 일부 실시예에서, IC 구조물(200)(예를 들어, 도 2a-2d에 도시됨)의 SiGe 채널 및 레이아웃 설계(100)의 압축 변형을 증가시킴으로써, IC 구조물(200) 및 레이아웃 설계(100)의 증가된 전류 이득 및 증가된 구동 전류 역량 중 하나 이상을 포함하여, IC 구조물(200) 및 레이아웃 설계(100)의 SiGe 채널에 대한 이점이 최대화된다. 일부 실시예에서, 레이아웃 설계(100) 또는 IC 구조물(200)의 SiGe 채널의 개선된 압축 변형을 가짐으로써, IC 구조물(200) 또는 레이아웃 설계(100)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 적은 면적을 차지할 수 있어 레이아웃 설계(100) 또는 IC 구조물(200)의 물리적 크기의 전반적인 감소를 가져온다. 일부 실시예에서, IC 구조물(200) 또는 레이아웃 설계(100)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 60% 적은 면적을 차지할 수 있어 IC 구조물(200)의 물리적 영역의 적어도 전반적으로 2.5%의 감소를 가져온다.
일부 실시예에서, 활성 영역(114 또는 116) 내의 적어도 하나의 SiGe 채널은 집적 회로(즉, 집적 회로(200))가 다른 접근법(예를 들어, Si 채널)보다 30% 내지 50% 많은 전류를 제공하는 SiGe 채널을 갖게 한다. 일부 실시예에서, 레이아웃 설계(100)의 에지를 통해 또는 인접한 표준 셀(예를 들어, 도 3a-3c 또는 도 6-8에 도시됨)을 통해 활성 영역(114) 또는 활성 영역(116)이 연속적으로 연장됨으로써, 레이아웃 설계(100)는 레이아웃 설계(100)를 통해 활성 영역(114) 및 활성 영역(116)에서 단선(break)을 갖지 않아 레이아웃 설계(100) 내에 그리고 레이아웃 설계(100)의 에지를 따라서도 더 적은 이온 저하를 가져옴으로써 다른 접근법에 비해 개선된 구동 전류 역량을 야기한다.
도 2a, 도 2b, 도 2c, 및 도 2d는 일부 실시예에 따른 IC 구조물(200)의 다이어그램이다. 도 2a는 평면 A-A'가 교차된 레이아웃 설계(100)에 대응하는 IC 구조물(200)의 단면도이고, 도 2b는 평면 B-B'가 교차된 레이아웃 설계(100)에 대응하는 IC 구조물(200)의 단면도이고, 도 2c는 평면 C-C'가 교차된 레이아웃 설계(100)에 대응하는 IC 구조물(200)의 단면도이고, 도 2d는 평면 D-D'가 교차된 레이아웃 설계(100)에 대응하는 IC 구조물(200)의 단면도이며, 이들은 일부 실시예에 따른 것이다. IC 구조물(200)은 레이아웃 설계(100)에 의해 제조된다.
IC 구조물(200)은 제1 웰(204) 및 제2 웰(206)을 포함한다. 제1 웰(204)은 제1 도펀트 타입 불순물을 포함한다. 제1 도펀트 타입은 N-타입 도펀트 불순물이다. 일부 실시예에서, 제1 도펀트 타입은 P-타입 도펀트 불순물이다. 제1 웰(204)은 제1 부분(204a) 및 제2 부분(204b)을 포함한다. 제1 웰(204)의 제1 부분(204a)(도 2a)은 기판(201)에 있다. 제1 부분(204a)은 그리드라인(130a)에서 그리드라인(130b)까지 제2 방향(Y)으로 연장된다. 제1 웰(204)의 제2 부분(204b)(도 2b-2c)은 기판(202)에 있다. 일부 실시예에서, 기판(201 또는 201')은 Si, Ge, SiGe, InAs, InGaAs, InAlAs, InP 등을 포함한다. 일부 실시예에서, 기판(202)은 SiGe, Si, Ge, InAs, InGaAs, InAlAs, InP 등을 포함한다. 일부 실시예에서, 제1 웰(204)은 Si, Ge, SiGe, InAs, InGaAs, InAlAs, InP 등을 포함한다. 일부 실시예에서, 제2 웰(206)은 Si, Ge, SiGe, InAs, InGaAs, InAlAs, InP 등을 포함한다.
제2 웰(206)(도 2d)은 제2 도펀트 타입 불순물을 포함한다. 제2 도펀트 타입은 P-타입 도펀트 불순물이다. 일부 실시예에서, 제2 도펀트 타입은 N-타입 도펀트 불순물이다. 제2 웰(206)은 제1 부분(206a)을 포함한다. 제2 웰(206)의 제1 부분(206a)(도 2d)은 기판(201')에 있다. 제2 웰(206)의 제1 부분(206a)은 제2 도펀트 타입(예를 들어, P-타입)을 갖는다. 일부 실시예에서, 제2 웰(206)의 제1 부분(206a)은 제1 도펀트 타입(예를 들어, N-타입)을 갖는다. 제1 부분(206a)은 그리드라인(130a)에서 그리드라인(130b)까지 제2 방향(Y)으로 연장된다.
IC 구조물(200)은 제1 임플란트 세트(230)(도 2a), 제2 임플란트 세트(236)(도 2d), 및 제3 임플란트 세트(238)(도 2b-2c)를 더 포함한다. 일부 실시예에서, 제1 임플란트 세트(230)는 P, As 등을 포함한다. 일부 실시예에서, 제2 임플란트 세트(236)는 B, Ga 등을 포함한다. 일부 실시예에서, 제3 임플란트 세트(238)는 B, Ga 등을 포함한다.
제1 임플란트 세트(230)의 임플란트(210a1 및 210a2)(도 2a)는 제1 웰(204)의 제1 부분(204a) 내에 있다.
일부 실시예에서, 제1 임플란트 세트(230)의 각각의 임플란트는 제1 도펀트 타입(예를 들어, N-타입)을 가지고, 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 서로 분리되어 있다. 일부 실시예에서, 제1 임플란트 세트(230)의 적어도 하나의 임플란트는 제1 공급 전압(VDD)에 연결되도록 구성된다. 일부 실시예에서, 제1 임플란트 세트(230)의 적어도 하나의 임플란트는 제2 도펀트 타입(예를 들어, P-타입)을 가지고, 제2 공급 전압(VSS)에 연결되도록 구성된다.
제2 임플란트 세트(236)의 임플란트(208a1 및 208a2)(도 2d)는 제2 웰(206)의 제1 부분(206a) 내에 있다. 일부 실시예에서, 제2 임플란트 세트(236)의 각각의 임플란트는 제2 도펀트 타입(예를 들어, P-타입)을 가지고, 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 서로 분리되어 있다. 일부 실시예에서, 제2 임플란트 세트(236)의 적어도 하나의 임플란트는 제2 공급 전압(VSS)에 연결되도록 구성된다. 일부 실시예에서, 제2 임플란트 세트(236)의 적어도 하나의 임플란트는 제1 도펀트 타입(예를 들어, N-타입)을 가지고, 제1 공급 전압(VDD)에 연결되도록 구성된다.
제3 임플란트 세트(238)의 임플란트(208b)(도 2b-2c)는 제1 웰(204)의 제2 부분(204b) 내에 있다. 일부 실시예에서, 제3 임플란트 세트(238)의 각각의 임플란트는 제2 도펀트 타입(예를 들어, P-타입)을 가지고, 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 서로 분리되어 있다. 일부 실시예에서, 제3 임플란트 세트(238)의 적어도 하나의 임플란트는 제1 도펀트 타입(예를 들어, N-타입)을 갖는다.
IC 구조물(200)은 게이트 세트(220)(도 2a-2d)를 더 포함한다. 게이트 세트(220)는 게이트(222a, 222b, ..., 222i)를 포함한다. 게이트 세트(220) 내의 게이트의 다른 구성 또는 개수는 본 개시의 범위 내에 있다. 게이트 세트(220)의 각각의 게이트는 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 서로 분리되어 있다. 게이트 세트(220)는 하나 이상의 NMOS 또는 PMOS 트랜지스터 디바이스의 하나 이상의 게이트(220)를 나타낸다. 다른 트랜지스터 타입은 본 개시의 범위 내에 있다. 도 2b-2c에 도시된 바와 같이, 게이트 세트(220)는 기판(202) 위에 있다. 도 2a 및 도 2d에 도시된 바와 같이, 게이트 세트(220)의 게이트(222a, 222b, 222c, 222g, 222h, 및 222i)는 기판(201 또는 201')에 매립된다. 게이트 세트(220)의 게이트(222d 및 222f)의 일부는 기판(201 또는 201')에 부분적으로 매립된다. 게이트 세트(220)는 제3 임플란트 세트(238) 위에 있다. 적어도 제1 임플란트 세트(230) 또는 제2 임플란트 세트(236)의 임플란트는 게이트 세트(220)의 한 쌍의 게이트 사이에 있다. 예를 들어, 도 2a에서, 임플란트(210a1)는 게이트들(222d 및 222e) 사이에 있고, 임플란트(210a2)는 게이트들(222e 및 222f) 사이에 있다. 유사하게, 도 2d에서, 임플란트(208a1)는 게이트들(222d 및 222e) 사이에 있고, 임플란트(208a2)는 게이트들(222e 및 222f) 사이에 있다. 도 2a에 도시된 바와 같이, 게이트(222e)는 임플란트들(210a1 및 210a2) 사이에 있다. 도 2d에 도시된 바와 같이, 게이트(222e)는 임플란트들(208a1 및 208a2) 사이에 있다. 도 2b-2c에 도시된 바와 같이, 제3 임플란트 세트(238)의 임플란트(208b) 각각은 게이트 세트(220)의 한 쌍의 게이트 사이에 있다. 예를 들어, 도 2b-2c서, 임플란트(208b)는 게이트들(222d 및 222e) 사이에 있다. 제1 임플란트 세트(230), 제2 임플란트 세트(236), 또는 제3 임플란트 세트(238)의 임플란트의 다른 구성은 본 개시의 범위 내에 있다.
IC 구조물(200)의 기판(201)의 영역(201a 및 201b)(도 2a)은 도 1a-1c의 대응하는 레이아웃 패턴(106b 및 106c)에 의해 제조된다. 일부 실시예에서, 영역(201a 및 201b)은 영역(212)에 의해 서로 분리된 동일한 기판(예를 들어, 기판(201))의 일부이다. IC 구조물(200)의 기판(201')의 영역(201c 및 201d)(도 2d)은 도 1a-1c의 대응하는 레이아웃 패턴(110b 및 110c)에 의해 제조된다. 일부 실시예에서, 영역(201c 및 201d)은 영역(218)에 의해 서로 분리된 동일한 기판(예를 들어, 기판(201'))의 일부이다.
영역(212)은 도 1c의 레이아웃 설계(100)의 활성 영역(112)에 대응한다. 영역(212)은 IC 구조물(200)의 탭 셀이고, 제1 전압 공급부(VDD)에 연결된다. 다시 말해, 영역(212)은 제1 전압 공급부(VDD)를 임플란트 영역(210a1, 210a2)에 연결함으로써 제1 웰(204)의 제1 부분(204a)에 바이어스 전압(예를 들어, VDD)으로서 제1 전압 공급부(VDD)를 제공하도록 구성된다. 일부 실시예에서, 영역(212)은 제2 전압 공급부(VSS)에 연결되고, 제1 웰(204)의 제1 부분(204a)에 바이어스 전압(예를 들어, VSS)으로 제2 전압 공급부(VSS)를 제공하도록 구성된다. 일부 실시예에서, 제1 웰(204)의 제1 영역(204a)은 영역(212) 내에 자리하게 된다. 일부 실시예에서, 제1 웰(204)의 제1 영역(204a)은 게이트(222d)에서 게이트(222f)까지 제2 방향(Y)으로 연장된다.
영역(218)은 도 1c의 레이아웃 설계(100)의 활성 영역(118)에 대응한다. 영역(218)은 IC 구조물(200)의 탭 셀이고, 제2 전압 공급부(VSS)에 연결된다. 다시 말해, 영역(218)은 제2 전압 공급부(VDD)를 임플란트 영역(208a1, 208a2)에 연결함으로써 제2 웰(206)에 바이어스 전압(예를 들어, VSS)으로서 제2 전압 공급부(VSS)를 제공하도록 구성된다. 일부 실시예에서, 영역(218)은 제1 전압 공급부(VDD)에 연결되고 제2 웰(206)에 바이어스 전압(예를 들어, VDD)으로서 제1 전압 공급부(VDD)를 제공하도록 구성된다. 일부 실시예에서, 제2 웰(206)의 제1 영역(206a)은 영역(218) 내에 위치된다. 일부 실시예에서, 제2 웰(206)의 제1 영역(206a)은 게이트(222d)에서 게이트(222f)까지 제2 방향(Y)으로 연장된다.
도 3a-3c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계(300)의 다이어그램이다. 설명의 용이함을 위해, 도 3b는 레이아웃 설계(300)의 제1 레이아웃 레벨의 상면도이고, 도 3c는 레이아웃 설계(300)의 제2 레이아웃 레벨의 상면도이다. 일부 실시예에서, 도 3a는 설명의 용이함을 위해 도 3b 또는 도 3c에 도시되지 않은 추가 요소를 포함한다. 도 1a-1c에서의 것과 동일하거나 유사한 구성 요소에는 동일한 참조 번호가 주어지고, 따라서 그에 대한 상세한 설명은 생략된다.
레이아웃 설계(300)는 4개의 행 및 4개의 열을 갖는 셀(301)의 어레이를 포함한다. 셀의 4개의 행은 제1 방향(X)으로 배열되고, 셀의 4개의 열은 제2 방향(Y)으로 배열된다. 셀의 4개의 행 및 4개의 열은 설명을 위해 사용된다. 상이한 개수의 행 또는 열이 본 개시의 고려되는 범위 내에 있다.
어레이(301)의 각각의 행은 표준 셀 세트(304 또는 306)와 번갈아 나타나는 탭 셀(302 또는 308)을 포함한다. 예를 들어, 셀 어레이(301)의 행 0은 표준 셀 세트([304][0] 또는 306[0])와 번갈아 나타나는 탭 셀(302[0] 또는 308[0])을 포함한다. 유사하게, 셀 어레이(301)의 행 1은 표준 셀 세트([304][1] 또는 306[1])와 번갈아 나타나는 탭 셀([302][1] 또는 308[1])을 포함한다.
레이아웃 설계(300)에 도시된 탭 셀(302 또는 308)의 탭 셀 각각은 레이아웃 설계(100)와 동일하며 설명되지 않을 것이다. 예를 들어, 탭 셀(308[0], 308[1], 302[0], 및 302[1])은 레이아웃 설계(100)와 동일하다. 탭 셀(308[1] 및 302[0])은 탭 셀 레이아웃(308[0] 및 302[1])에 대해 180도 회전된다.
표준 셀 세트(304 또는 306)는 하나 이상의 표준 셀을 포함한다. 일부 실시예에서, 표준 셀은 논리 게이트 셀이다. 일부 실시예에서, 로직 게이트 셀은 AND, OR, NAND, NOR, XOR, INV, AND-OR-반전(AOI), OR-AND-반전(OAI), MUX, 플립 플롭, BUFF, 래치, 지연, 클록 셀 등을 포함한다. 일부 실시예에서, 표준 셀은 메모리 셀이다. 일부 실시예에서, 메모리 셀은 정적 랜덤 액세스 메모리(static random access memory, SRAM), 동적 DRAM(dynamic RAM, DRAM), 저항성 RAM(resistive RAM, RRAM), 자기 저항성 RAM(magnetoresistive RAM, MRAM), 판독 전용 메모리(read only memory, ROM) 등을 포함한다. 일부 실시예에서, 표준 셀은 하나 이상의 능동 또는 수동 소자를 포함한다. 능동 소자의 예는 트랜지스터 및 다이오드를 포함하나, 이에 제한되지는 않는다. 트랜지스터의 예는 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET), 상보형 금속 산화물 반도체(complementary metal oxide semiconductor, CMOS) 트랜지스터, 바이폴라 접합 트랜지스터(bipolar junction transistor, BJT), 고전압 트랜지스터, 고주파 트랜지스터, p채널 및/또는 n채널 전계 효과 트랜지스터(PFET/NFET) 등, FinFET, 상승된 소스/드레인을 갖는 평면 MOS 트랜지스터 등을 포함하나, 이에 제한되지는 않는다. 수동 소자의 예는 커패시터, 인덕터, 퓨즈, 저항기 등을 포함하나, 이에 제한되지는 않는다.
표준 셀 세트(304[0])는 활성 영역(312, 314, 318, 및 320)을 포함한다. 표준 셀 세트(306[0])는 활성 영역(316, 318, 320, 및 322)을 포함한다. 표준 셀 세트(304 또는 306)는 설명의 용이함을 위해 도시되지 않은 다른 피처를 포함한다.
활성 영역(312 또는 316)은 활성 영역(118)의 변형이다. 활성 영역(314 또는 322)은 활성 영역(112)의 변형이다. 활성 영역(312 및 314)은 표준 셀 세트(304[0])의 활성 영역의 부분을 정의한다. 활성 영역(316 및 322)은 표준 셀 세트(306[0])의 활성 영역의 부분을 정의한다.
활성 영역(318 또는 320)은 활성 영역(116 또는 114)에 각각 대응한다.
활성 영역(312 및 316)은 탭 셀(302[0])에 의해 분리된다. 유사하게, 활성 영역(314 및 322)은 탭 셀(302[0])에 의해 분리된다. 활성 영역(312, 314, 316, 및 322)은 레이아웃 설계(300)를 통해 연속적으로 연장되지 않는다.
임플란트 레이아웃 패턴(330[0])의 행 0 내의 활성 영역(318 및 320)은 레이아웃 설계(300)를 통해 연속적으로 연장된다. 유사하게, 대응하는 임플란트 레이아웃 패턴(330[1], 330[2], 또는 330[3])의 행 1, 행 2, 또는 행3 내의 활성 영역은 레이아웃 설계(300)를 통해 연속적으로 연장된다. 일부 실시예에서, 활성 영역(318), 활성 영역(320), 행 1, 행 2, 및 행 3, 표준 셀(304), 또는 표준 셀(306) 내의 활성 영역 각각은 적어도 하나의 SiGe 채널(라벨링되지 않음)을 갖는다. 일부 실시예에서, 레이아웃 설계(300)의 에지를 통해 또는 인접한 표준 셀(304, 306)을 통해 활성 영역(318), 활성 영역(320), 또는 행 1, 행 2, 및 행 3의 활성 영역이 연속적으로 연장됨으로써, 다른 접근법과 비교하여 레이아웃 설계(300)의 SiGe 채널의 압축 변형의 증가를 야기한다. 일부 실시예에서, 레이아웃 설계(300)의 SiGe 채널의 압축 변형을 증가시킴으로써, 레이아웃 설계(300)는 다른 접근법처럼 감소된 이동도 저하 및 전류 저하를 갖지 않지만, 다른 접근법보다 레이아웃 설계(300)에 의해 제조된 회로의 증가된 구동 전류 역량 및 보다 좋은 성능을 가져온다. 일부 실시예에서, 레이아웃 설계(300)의 SiGe 채널의 개선된 압축 변형을 가짐으로써, 레이아웃 설계(300)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 적은 면적을 차지할 수 있어 레이아웃 설계(300)의 물리적 크기의 전반적인 감소를 가져온다. 일 실시예에서, 활성 영역(318), 활성 영역(320), 행 1, 행 2, 및 행 3, 표준 셀(304), 또는 표준 셀(306) 내의 활성 영역 중 하나 이상에서 적어도 하나의 SiGe 채널을 갖는 갖는 SiGe 디바이스는 다른 접근법(예를 들어, Si 채널)과 비교하여 30% 내지 50% 더 많은 전류를 제공한다.
일 실시예에서, 레이아웃 설계(300)의 에지를 통해 또는 인접한 표준 셀(304) 또는 표준 셀(306)을 통해 활성 영역(318), 활성 영역(320), 또는 행 1, 행 2, 및 행 3 내의 활성 영역이 연속적으로 연장됨으로써, 레이아웃 설계(300)는 탭 셀(302 및 308)의 에지를 따라 활성 영역(318), 활성 영역(320), 또는 행 1, 행 2, 및 행 3 내의 활성 영역에서 단선을 갖지 않아, 다른 접근법에 비해 탭 셀(302 및 308)의 에지를 따라 더 적은 이온 저하를 가져오고 또한 개선된 구동 전류 역량을 가져온다. 다른 접근법에서는, 더미 셀이 활성 영역 내의 단선을 따라 위치된 셀들 사이에 삽입되어 이온 저하의 영향을 감소시킴으로써 면적의 증가를 가져온다. 일 실시예에서, 활성 영역(318), 활성 영역(320), 또는 행 1, 행 2, 및 행 3 내의 활성 영역에서 단선을 갖지 않음으로써, 레이아웃 설계(300)는 탭 셀(302 및 308) 및 레이아웃 설계(300)의 에지에 따른 이온 저하를 극복하기 위해 더미 셀을 이용하지 않으므로, 삽입되는 더미 셀을 사용하는 다른 접근법과 비교하여 레이아웃 설계(300)의 크기 및 면적의 감소를 야기한다. 임플란트 레이아웃 패턴(330[0], 330[1], 330[2], 및 330[3])은 제2 임플란트 레이아웃 패턴 세트(108)와 동일하다. 임플란트 레이아웃 패턴(332[0], 332[1], 332[2], 및 332[3])은 제1 임플란트 레이아웃 패턴 세트(110)와 동일하다.
웰 레이아웃 패턴(338 또는 340)(도 3b)은 제1 웰 레이아웃 패턴(104)과 동일하다. 웰 레이아웃 패턴(338 또는 340)은 레이아웃 설계(300)를 통해 제1 방향(X)으로 연속적으로 연장된다.
웰 레이아웃 패턴(342)(도 3b)은 제2 웰 레이아웃 패턴(106)과 동일하다. 웰 레이아웃 패턴(342)은 레이아웃 설계(300)를 통해 제1 방향(X)으로 연속적으로 연장되지 않는다.
도 4a-4c는 일부 실시예에 따른 IC 구조물의 레이아웃 설계(400)의 상면도이다. 설명의 용이함을 위해, 도 4b는 레이아웃 설계(400)의 제1 레이아웃 레벨의 상면도이고, 도 4c는 레이아웃 설계(400)의 제2 레이아웃 레벨의 상면도이다. 일부 실시예에서, 도 4a는 설명의 용이함을 위해 도 4b 또는 도 4c에 도시되지 않은 추가 요소를 포함한다.
레이아웃 설계(400)는 표준 셀 세트(401) 및 탭 셀(402)을 포함한다. 레이아웃 설계(400)는 4개의 행(예를 들어, 행 A, 행 B, 행 C, 및 행 D) 및 2개의 열(열 1 및 열 2)을 갖는 어레이로 분할된다. 셀의 4개의 행 및 2개의 열이 설명을 위해 사용된다. 상이한 개수의 행 또는 열이 본 개시의 고려되는 범위 내에 있다. 표준 셀 세트(401) 및 탭 셀(402) 각각은 레이아웃 설계(400)의 어레이의 별도의 열(열 1 또는 열 2)에 있다.
표준 셀 세트(401)는 도 3a-3c의 표준 셀 세트(304[0], 304[1], 306[0], 또는 306[1])에 대응한다. 탭 셀(402)은 도 1a-1c의 레이아웃 설계(100)의 변형이다. 도 1a의 레이아웃 설계(100)와 비교하여, 임플란트 레이아웃 패턴(408)은 탭 셀(402)을 통해 연속적으로 연장되지 않는다. 레이아웃 설계(400)는 제2 방향(Y)에서 높이(H2)를 갖는다. 일부 실시예에서, 레이아웃 설계(400)의 높이(H2)는 도 1a-1c의 레이아웃 설계(100)의 높이(H1)와 동일하다. 일부 실시예에서, 레이아웃 설계(400)의 높이(H2)는 도 1a-1c의 레이아웃 설계(100)의 높이(H1)와 상이하다.
표준 셀 세트(401)는 셀 영역(401a, 401b, 401c, 및 401d)을 포함한다. 셀 영역(401a)은 어레이의 행 A에 있고, 셀 영역(401b)은 어레이의 행 B에 있고, 셀 영역(401c)은 어레이의 행 C에 있고, 셀 영역(401d)은 어레이의 행 D에 있다. 셀 영역(401a 또는 401d)은 적어도 하나의 N-타입 표준 셀을 포함한다. 일부 실시예에서, 셀 영역(401a 또는 401d)은 적어도 하나의 P-타입 표준 셀을 포함한다. 셀 영역(401b 또는 401c)은 적어도 하나의 P-타입 표준 셀을 포함한다. 일부 실시예에서, 셀 영역(401b 또는 401c)은 적어도 하나의 N-타입 표준 셀을 포함한다.
탭 셀(402)은 제1 웰 레이아웃 패턴(404), 제2 웰 레이아웃 패턴(406), 제1 임플란트 레이아웃 패턴 세트(410), 및 제2 임플란트 레이아웃 패턴 세트(408)를 포함한다.
제1 웰 레이아웃 패턴(404)은 제1 웰 레이아웃 패턴(104)의 변형이다. 제1 웰 레이아웃 패턴(404)은 제1 웰 레이아웃 패턴(104a)을 포함하지 않는다.
제2 웰 레이아웃 패턴(406)은 제2 웰 레이아웃 패턴(106)의 변형이다. 도 1a-1c의 제2 웰 레이아웃 패턴(106)과 비교하여, 제2 웰 레이아웃 패턴(406)은 레이아웃 패턴(406d)을 더 포함한다. 레이아웃 패턴(406d)은 도 1a-1c의 제1 웰 레이아웃 패턴(104a)을 대체한다. 레이아웃 패턴(106b, 106c 및 406d)은 탭 셀(402)을 통해 연속적으로 연장된다.
제1 임플란트 레이아웃 패턴 세트(410)는 제1 임플란트 레이아웃 패턴 세트(110)의 변형이다. 제1 임플란트 레이아웃 패턴 세트(410)는 임플란트 레이아웃 패턴(108a), 임플란트 레이아웃 패턴(110b), 임플란트 레이아웃 패턴(110c), 임플란트 레이아웃 패턴(410a), 임플란트 레이아웃 패턴(410b), 및 임플란트 레이아웃 패턴(410c)을 포함한다.
임플란트 레이아웃 패턴(410a 및 410b)은 임플란트 레이아웃 패턴(110a)의 변형이다. 도 1a-1c의 임플란트 레이아웃 패턴(110a)은 임플란트 레이아웃 패턴(410a 및 410b)으로 분할된다. 임플란트 레이아웃 패턴(410a 및 410b)은 임플란트 레이아웃 패턴(408c)에 의해 서로 분리된다.
임플란트 레이아웃 패턴(410c)은 임플란트 레이아웃 패턴(110a, 110b, 또는 110c)의 변형이다. 임플란트 레이아웃 패턴(410c)은 임플란트 레이아웃 패턴(108b)의 중앙 부분을 대체한다. 임플란트 레이아웃 패턴(410C)은 탭 셀(402)의 중앙 부분에 위치된다. 탭 셀(402)의 중앙 부분은 제1 방향(X)으로 그리드라인들(130a 및 130b) 사이에 있고, 제2 방향(Y)으로 그리드라인들(132a 및 132b) 사이에 있다.
제2 임플란트 레이아웃 패턴 세트(408)는 제2 임플란트 레이아웃 패턴 세트(108)의 변형이다. 제2 임플란트 레이아웃 패턴 세트(408)는 임플란트 레이아웃 패턴(108a), 임플란트 레이아웃 패턴(408b), 임플란트 레이아웃 패턴(408c), 및 임플란트 레이아웃 패턴(408d)을 포함한다.
임플란트 레이아웃 패턴(408b 및 408d)은 임플란트 레이아웃 패턴(108b)의 변형이다. 예를 들어, 임플란트 레이아웃 패턴(408b) 및 임플란트 레이아웃 패턴(408d)은 임플란트 레이아웃 패턴(410c)에 의해 서로 분리된다.
임플란트 레이아웃 패턴(408c)은 임플란트 레이아웃 패턴(108a)의 변형이다. 예를 들어, 임플란트 레이아웃 패턴(408c) 및 임플란트 레이아웃 패턴(108a)은 임플란트 레이아웃 패턴(410c)에 의해 서로 분리된다.
탭 셀(402)은 활성 영역(412, 414, 416, 및 418)을 더 포함한다. 활성 영역(412 또는 418)은 도 1a-1c의 활성 영역(118)의 변형이다. 활성 영역(412)은 어레이의 행 A에 위치되고, 활성 영역(418)은 어레이의 행 D에 위치된다.
활성 영역(414 또는 416)은 도 1a-1c의 활성 영역(112)의 변형이다. 활성 영역(414)은 어레이의 행 B에 위치되고, 활성 영역(416)은 어레이의 행 C에 위치된다.
도 5a는 일부 실시예에 따른 집적 회로 구조물의 레이아웃 설계(500)의 상면도이다.
레이아웃 설계(500)는 도 4a-4c의 레이아웃 설계(400)의 변형이다. 도 4a-4c의 레이아웃 설계(400)와 비교하여, 레이아웃 설계(500)는 탭 셀(402) 대신에 탭 셀(502)을 포함한다. 탭 셀(502)은 탭 셀(402)의 변형이다. 탭 셀(502)은 제2 방향(Y)에서 높이(H3)를 갖는다. 일부 실시예에서, 탭 셀(502)의 높이(H3)는 레이아웃 설계(400)로부터의 탭 셀(402)의 높이(H2)의 절반이다. 일부 실시예에서, 탭 셀(502)의 높이(H3)는 도 1a-1c의 레이아웃 설계(100)의 높이(H1)의 절반이다. 탭 셀(502)의 높이(H3), 탭 셀(402)의 높이(H2), 또는 레이아웃 설계(100)의 높이(H1)의 다른 변형은 본 개시의 범위에 포함된다.
탭 셀(502)은 어레이의 행 A 및 행 B에 탭 셀(402)의 부분을 포함하지 않는다. 예를 들어, 탭 셀(502)은 탭 셀(402)의 어레이의 행 A의 레이아웃 패턴(106b, 106c, 및 406d), 임플란트 레이아웃 패턴(410a, 410b, 및 408c), 및 활성 영역(412)을 포함하지 않는다.
탭 셀(502)의 어레이의 행 B 및 행 C의 요소는 탭 셀(502)이 그리드라인들(132d 및 132a) 사이에 탭 셀(402)의 요소를 포함하지 않도록 그리드라인(132d)을 따라 분할된다. 다시 말해, 도 4a-4c의 제2 웰 레이아웃 패턴(404) 및 임플란트 레이아웃 패턴(408d, 410c, 408b)은 그리드라인(132d)을 따라 분할되어, 어레이의 행 B에 있는 이들 요소의 부분은 탭 셀(502)에 포함되지 않고, 어레이의 행 C에 있는 이들 요소의 부분은 탭 셀(502)에 포함된다. 예를 들어, 탭 셀(502)의 행 C의 제1 웰 레이아웃 패턴(404a)은 단일 행에 자리하게 된 탭 셀(402)의 제1 웰 레이아웃 패턴(404)이다. 유사하게, 탭 셀(502)의 행 C의 임플란트 레이아웃 패턴(408d1)은 단일 행에 자리하게 된 탭 셀(402)의 임플란트 레이아웃 패턴(408d)이다. 유사하게, 탭 셀(502)의 행 C의 임플란트 레이아웃 패턴(408b1)은 단일 행에 자리하게 된 탭 셀(402)의 임플란트 레이아웃 패턴(408b)이고, 탭 셀(502)의 행 C의 임플란트 레이아웃 패턴(410c1)은 단일 행에 자리하게 된 탭 셀(402)의 임플란트 레이아웃 패턴(410c)이다. 탭 셀(502)은 또한 활성 영역(414)을 포함하지 않는다.
도 5b는 일부 실시예에 따른 IC 구조물의 레이아웃 설계(500')의 상면도이다.
레이아웃 설계(500')는 도 5a의 레이아웃 설계(500)의 변형이다. 도 5a의 레이아웃 설계(500)와 비교하여, 레이아웃 설계(500')는 탭 부분(503) 및 탭 부분(503')을 더 포함한다. 탭 셀(502)은 탭 부분(503)과 탭 부분(503') 사이에 위치된다. 탭 셀(502), 탭 부분(503), 및 탭 부분(503')은 탭 셀(501)에 대응한다. 다시 말해, 탭 셀(501)은 탭 셀(502), 탭 부분(503), 및 탭 부분(503')을 포함한다.
탭 부분(503)은 제1 웰 레이아웃 패턴(504a), 제2 웰 레이아웃 패턴(506a), 임플란트 레이아웃 패턴(508a), 임플란트 레이아웃 패턴(510a), 활성 영역(516a), 활성 영역(518a), 및 게이트 레이아웃 패턴 세트(522a)를 포함한다.
제1 웰 레이아웃 패턴(504a)은 웰 레이아웃 패턴(104)의 제2 레이아웃 패턴(104b)(도 1a)의 변형이다. 제1 웰 레이아웃 패턴(504a)은 제3 방향(-X)(예를 들어, 음의 X 방향)으로 연장된 제1 웰 레이아웃 패턴(404a)에 대응한다.
제2 웰 레이아웃 패턴(506a)은 웰 레이아웃 패턴(106)의 레이아웃 패턴(106a)(도 1a)의 변형이다. 제2 웰 레이아웃 패턴(506a)은 제3 방향(-X)(예를 들어, 음의 X 방향)으로 연장된 레이아웃 패턴(106a)(도 1a)에 대응한다. 일부 실시예에서, 제3 방향(-X)(예를 들어, 음의 X 방향)은 제1 방향(X)과 반대 방향이다.
임플란트 레이아웃 패턴(508a)은 제2 임플란트 레이아웃 패턴 세트(108)의 임플란트 레이아웃 패턴(108b)(도 1b)의 변형이다. 임플란트 레이아웃 패턴(508a)은 제3 방향(-X)(예를 들어, 음의 X 방향)으로 연장된 임플란트 레이아웃 패턴(108b)(도 1b)에 대응한다.
임플란트 레이아웃 패턴(510a)은 제1 임플란트 레이아웃 패턴 세트(110)의 임플란트 레이아웃 패턴(110b)(도 1b)의 변형이다. 임플란트 레이아웃 패턴(510a)은 제3 방향(-X)(예를 들어, 음의 X 방향)으로 연장된 임플란트 레이아웃 패턴(110b)(도 1b)에 대응한다.
활성 영역(516a 및 518a)은 각각 활성 영역(416 및 418)의 변형이다. 활성 영역(516a 및 518a)은 각각 탭 영역(503)에 배치되고 탭 셀(502)의 에지에서 탭 부분(503)의 에지까지 연장되는 활성 영역(416 및 418)에 대응한다.
게이트 레이아웃 패턴 세트(522a)는 게이트 레이아웃 패턴 세트(120)의 변형이다. 게이트 레이아웃 패턴 세트(522a)는 제2 방향(Y)으로 연장되고, 탭 영역(503)과 오버랩된다.
탭 부분(503')은 탭 셀(502)과 표준 셀 세트(401) 사이에 있다. 탭 부분(503')은 웰 레이아웃 패턴(504b), 웰 레이아웃 패턴(506b), 임플란트 레이아웃 패턴(508b), 임플란트 레이아웃 패턴(510b), 활성 영역(516b), 활성 영역(518b), 및 게이트 레이아웃 패턴 세트(522b)를 포함한다.
제1 웰 레이아웃 패턴(504b)은 웰 레이아웃 패턴(104)의 제2 레이아웃 패턴(104b)(도 1a)의 변형이다. 제1 웰 레이아웃 패턴(504b)은 제1 방향(X)으로 연장된 제1 웰 레이아웃 패턴(404a)에 대응한다.
제2 웰 레이아웃 패턴(506b)은 웰 레이아웃 패턴(106)의 레이아웃 패턴(106a)(도 1a)의 변형이다. 제2 웰 레이아웃 패턴(506b)은 제1 방향(X)으로 연장된 레이아웃 패턴(106a)(도 1a)에 대응한다.
임플란트 레이아웃 패턴(508b 및 510b)은 대응하는 제2 임플란트 레이아웃 패턴 세트(108)의 임플란트 레이아웃 패턴(108b)(도 1b) 및 제1 임플란트 레이아웃 패턴 세트(110)의 임플란트 레이아웃 패턴(110c)(도 1b)의 변형이다. 임플란트 레이아웃 패턴(508b)은 제1 방향(X)으로 연장된 임플란트 레이아웃 패턴(108b)(도 1b)에 대응한다. 임플란트 레이아웃 패턴(510b)은 제1 방향(X)으로 연장된 임플란트 레이아웃 패턴(110c)(도 1b)에 대응한다.
활성 영역(516b 및 518b)은 대응하는 활성 영역(416 및 418)의 변형이다. 활성 영역(516b)은 탭 영역(503')에 배치되고 탭 셀(502)의 에지에서 탭 부분(503)의 에지 또는 표준 셀 세트(401)의 에지까지 연장되는 활성 영역(416)에 대응한다. 활성 영역(518b)은 탭 영역(503')에 배치되고 탭 셀(502)의 에지에서 탭 부분(503')의 에지 또는 표준 셀 세트(401)의 에지까지 연장되는 활성 영역(418)에 대응한다.
게이트 레이아웃 패턴 세트(522b)는 게이트 레이아웃 패턴 세트(120)의 변형이다. 게이트 레이아웃 패턴 세트(522b)는 제2 방향으로 연장되고, 탭 영역(503')과 오버랩된다.
도 6은 일부 실시예에 따른 IC 구조물의 레이아웃 설계(600)의 상면도이다.
레이아웃 설계(600)는 레이아웃 설계(300)의 변형이다. 도 3a-3c의 레이아웃 설계(300)와 비교하여, 레이아웃 설계(600)는 4개의 행(예를 들어, 행 0, 행 1, 행 2, 및 행 3) 및 7개의 열(예를 들어, 열 0, 열 1, 열 2, 열 3, 열 4, 열 5, 열 6)을 갖는 셀의 어레이(601)를 포함한다. 셀의 4개의 행은 제1 방향(X)으로 배열되고, 셀의 7 개의 열은 제2 방향(Y)으로 배열된다. 셀의 4개의 행 및 7개의 열은 예시를 위해 사용된다. 상이한 개수의 행 또는 열이 본 개시의 고려되는 범위 내에 있다.
셀의 어레이(601)는 탭 셀(602, 606, 610, 및 614), 및 표준 셀 세트(604, 608, 및 612)를 포함한다. 탭 셀(602, 606, 610, 또는 614)은 셀 어레이(601)의 행 0에 대응하는 탭 셀(602[0], 606[0], 610[0], 또는 614[0])을 포함한다. 탭 셀(602, 606, 610 또는 614) 또는 표준 셀 세트(604, 608, 또는 612)는 도시의 용이함을 위해 도시되지 않은 다른 피처를 포함한다.
탭 셀(606)은 레이아웃 설계(300)의 열 3에 대응하고, 탭 셀(614)은 레이아웃 설계(300)의 열 1에 대응한다. 탭 셀(606 또는 614) 내의 하나 이상의 탭 셀은 레이아웃 설계(100)에 대응한다. 예를 들어, 탭 셀(606)[0] 또는 614[0])은 도 1a-1c의 탭 셀(100)에 대응한다. 도시의 용이함을 위해, 도 6a의 탭 셀 각각은 라벨링되지 않는다. 예를 들어, 행 0 내의 탭 셀(예를 들어, 탭 셀(606[0]))은 라벨링되지만, 탭 셀(606)은 도시의 용이함을 위해 라벨링되지 않은 행 1, 행 2, 및 행 3의 탭 셀을 포함한다. 유사하게, 행 0 내의 탭 셀(예를 들어, 탭 셀(614[0]))은 라벨링되지만, 탭 셀(614)은 도시의 용이함을 위해 라벨링되지 않은 행 1, 행 2, 및 행 3의 탭 셀을 포함한다. 탭 셀(602 또는 610)의 다른 변형이 본 개시의 범위에 포함된다. 탭 셀(602 또는 610) 내의 하나 이상의 탭 셀은 레이아웃 설계(500')(도 5b)에 대응한다. 예를 들어, 탭 셀(602[0] 또는 610[0])은 도 5b의 탭 셀(501)에 대응한다. 유사하게, 탭 셀(602[1], 602[2], 602[3], 또는 602[4]) 중 하나 이상은 도 5b의 탭 셀(501)에 대응한다. 도시의 용이함을 위해, 행 0 내의 탭 셀(예를 들어, 탭 셀(610[0]))은 라벨링되지만, 탭 셀(610)은 도시의 용이함을 위해 라벨링되지 않은 행 1, 행 2, 및 행 3 내의 탭 셀을 포함한다. 일부 실시예에서, 탭 셀(602 또는 610) 내의 하나 이상의 탭 셀은 도 4a-4c의 레이아웃 설계(400) 또는 도 5a의 레이아웃 설계(500)에 대응한다. 탭 셀(602 또는 610)의 다른 변형이 본 개시의 범위에 포함된다. 표준 셀 세트(608 또는 612)는 레이아웃 설계(300)(도 3a-3c)의 열 2에 대응한다. 일부 실시예에서, 표준 셀 세트(604)는 도 3a-3c의 표준 셀 세트(304)의 열 0에 대응한다. 일부 실시예에서, 표준 셀 세트(604, 608, 또는 612) 중 하나 이상은 도 5A-5B의 표준 셀 세트(401)에 대응한다. 표준 셀(604, 608, 또는 612)의 다른 변형이 본 개시의 범위에 포함된다.
어레이(601)의 각각의 행은 표준 셀 세트(604, 608, 또는 612)와 번갈아 나타나는 탭 셀(602, 606, 610 또는 614)을 포함한다. 예를 들어, 셀의 어레이(601)의 행 0은 표준 셀 세트(604, 608, 또는 612)와 번갈아 나타나는 탭 셀(602[0], 606[0], 610[0], 또는 614[0])을 포함한다.
탭 셀(602, 606, 610, 또는 614)은 셀의 어레이(601)에서 대응하는 열 0, 열 2, 열 4, 또는 열 6에 위치된다. 표준 셀(604, 608 또는 612)은 셀의 어레이(601)에서 대응하는 열 1, 열 3, 또는 열 5에 위치된다.
레이아웃 설계(600)에 도시된 탭 셀(602 또는 610) 내의 탭 셀 각각은 탭 셀(501)(도 5b)과 동일하다. 탭 셀(602[0] 및 610[0])은 서로에 대해 180도 회전된다.
레이아웃 설계(600)에 도시된 탭 셀(606 또는 614) 내의 탭 셀 각각은 레이아웃 설계(100)(도 1a-1c)에 대응한다. 예를 들어, 탭 셀(606[0] 및 614[0])은 레이아웃 설계(100)에 대응한다. 탭 셀(606[0] 및 614[0])은 서로에 대해 180도 회전된다.
셀의 어레이(601)의 행 0은 활성 영역(613, 615, 616, 618, 620, 622, 624, 및 626)을 포함한다.
활성 영역(616, 618, 620, 또는 622)은 대응하는 활성 영역(312, 314, 316, 및 318)(도 3a-3c)의 변형이다. 활성 영역(624 또는 626)은 각각 레이아웃 설계(100)(도 1a-1c) 내의 활성 영역(118 또는 112)에 대응한다.
활성 영역(613 및 616)은 탭 셀(606[0])의 활성 영역(624)에 의해 분리된다. 활성 영역(615 및 622)은 탭 셀(606[0])의 활성 영역(626)에 의해 분리된다. 활성 영역(613, 615, 616, 622, 624, 및 626)은 레이아웃 설계(600)에서 탭 셀(602, 606, 610, 또는 614) 중 하나 이상을 통해 연속적으로 연장되지 않는다.
행 0의 활성 영역(618 및 620)은 레이아웃 설계(600)에서 탭 셀(606[0])을 통해 연속적으로 연장된다. 유사하게, 행 0의 행 B 및 C 내의 활성 영역은 레이아웃 설계(600)의 탭 셀(614[0])을 통해 연속적으로 연장된다. 레이아웃 설계(600)의 행 B 및 C는 임플란트 레이아웃 패턴(330[0])(도 3a-3c)에 대응한다. 행 1, 행 2, 또는 행 3 내의 활성 영역은 탭 셀(606 또는 614) 내의 대응하는 탭 셀을 통해 연속적으로 연장된다.
도 7은 일부 실시예에 따른 IC 구조물의 레이아웃 설계(700)의 상면도의 다이어그램이다. 레이아웃 설계(700)는 레이아웃 설계(600)의 변형이다. 도 6의 레이아웃 설계(600)와 비교하여, 레이아웃 설계(700)는 탭 셀(602)을 탭 셀(702)로 대체하고 탭 셀(610)을 탭 셀(710)로 대체한다.
탭 셀(702 또는 710)은 도 6의 대응하는 탭 셀(602 또는 610)의 변형이다. 탭 셀(702 또는 710)의 적어도 하나의 탭 셀은 탭 셀(602 또는 610) 내의 적어도 하나의 탭 셀의 높이(H3)와 상이한 높이(H1)를 갖는다.
탭 셀(702)은 탭 셀(702[0] 및 702[1])을 포함한다. 일부 실시예에서, 탭 셀(702[0])은 탭 셀(602[1])의 높이(H3)와 동일한 높이(H1/2)를 갖는다. 탭 셀(702[1])은 탭 셀(602[1])의 높이(H3)의 2배만큼 큰 높이(H1)를 갖는다.
탭 셀(710)은 탭 셀(710[0])을 포함한다. 탭 셀(710[0])은 탭 셀(610[0])의 높이(H3)의 2배만큼 큰 높이(H1)를 갖는다. 탭 셀(702[0], 702[1], 710[0], 602[0], 및 610[0])의 높이들(예를 들어, H1 및 H3) 사이의 상이한 관계는 본 개시의 고려되는 범위 내에 있다.
일부 실시예에서, 활성 영역(618), 활성 영역(620), 행 1, 행 2, 및 행 3, 표준 셀(604), 표준 셀(608), 또는 표준 셀(612) 내의 활성 영역은 적어도 하나의 SiGe 채널(라벨링되지 않음)을 각각 갖는다. 일부 실시예에서, 탭 셀(606 및 614)을 통해 또는 인접한 표준 셀(604, 606, 또는 612)을 통해 활성 영역(618), 활성 영역(620), 또는 행 1, 행 2, 및 행 3 내의 활성 영역이 연속적으로 연장됨으로써, 다른 접근법과 비교하여 레이아웃 설계(600 또는 700)의 SiGe 채널의 압축 변형의 증가를 야기한다. 일부 실시예에서, 레이아웃 설계(600 또는 700)의 SiGe 채널의 압축 변형을 증가시킴으로써, 레이아웃 설계(600 또는 700)는 다른 접근법처럼 감소된 이동도 저하 및 전류 저화를 갖지 않지만, 다른 접근법보다 레이아웃 설계(600 또는 700)에 의해 제조된 회로의 증가된 구동 전류 역량 및 보다 좋은 성능을 가져온다. 일부 실시예에서, 레이아웃 설계(600 또는 700)의 SiGe 채널의 개선된 압축 변형을 가짐으로써, 레이아웃 설계(600 또는 700)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 적은 면적을 차지할 수 있어 레이아웃 설계(600 또는 700)의 물리적 크기의 전반적인 감소를 가져온다. 일 실시예에서, 활성 영역(618), 활성 영역(620), 행 1, 행 2, 및 행 3, 표준 셀(604), 표준 셀(608), 또는 표준 셀(612) 내의 활성 영역 중 하나 이상에서 적어도 하나의 SiGe 채널을 갖는 갖는 SiGe 디바이스는 다른 접근법(예를 들어, Si 채널)과 비교하여 30% 내지 50% 더 많은 전류를 제공한다.
일 실시예에서, 탭 셀(606 및 614)을 통해 또는 인접한 표준 셀(604), 표준 셀(608), 또는 표준 셀(612)을 통해 활성 영역(618), 활성 영역(620), 또는 행 1, 행 2, 및 행 3 내의 활성 영역이 연속적으로 연장됨으로써, 레이아웃 설계(600 또는 700)는 탭 셀(606), 탭 셀(614), 또는 표준 셀(604, 608, 또는 612) 내의 활성 영역(618), 활성 영역(620), 또는 행 1, 행 2, 및 행 3 내의 활성 영역에서 단선을 갖지 않아, 다른 접근법에 비해 탭 셀(606 및 614) 또는 표준 셀(604, 608, 또는 612)의 에지 또는 인터페이스를 따라 더 적은 이온 저하를 가져오고 또한 개선된 구동 전류 역량을 가져온다. 다른 접근법에서는, 더미 셀이 활성 영역 내의 단선을 따라 위치된 셀들 사이에 삽입되어 이온 저하의 영향을 감소시킴으로써 면적의 증가를 가져온다. 일 실시예에서, 탭 셀(606 및 614) 및 표준 셀(604, 608, 또는 612)의 에지 또는 인터페이스를 따라 활성 영역(618), 활성 영역(620), 또는 행 1, 행 2, 및 행 3 내의 활성 영역에서 단선을 갖지 않음으로써, 레이아웃 설계(600 또는 700)는 탭 셀(606 및 614) 및 레이아웃 설계(600 또는 700)의 에지에 따른 이온 저하를 극복하기 위해 더미 셀을 이용하지 않으므로, 삽입되는 더미 셀을 사용하는 다른 접근법과 비교하여 레이아웃 설계(600 또는 700)의 크기 및 면적의 감소를 야기한다.
도 8은 일부 실시예에 따른 IC 구조물의 레이아웃 설계(800)의 상면도이다. 레이아웃 설계(800)는 레이아웃 설계(600 또는 700)의 변형이다.
레이아웃 설계(800)는 4개의 행(행 A, 행 B, 행 C, 및 행 D) 및 3개의 열(열 0, 열 1, 및 열 2)을 갖는 셀의 어레이(801)이다. 셀의 4개의 행은 제1 방향(X)으로 배열되고, 셀의 3개의 열은 제2 방향(Y)으로 배열된다. 셀의 4개의 행 및 3개의 열은 설명을 위해 사용된다. 상이한 개수의 행 또는 열이 본 개시의 고려되는 범위 내에 있다.
레이아웃 설계(800)는 탭 셀(804)과 표준 셀 세트(401) 사이의 제어 회로 레이아웃 패턴(802)을 포함한다. 레이아웃 설계(800)는 탭 셀(804)에 인접한 헤더 셀 레이아웃 패턴(806) 및 제2 방향(Y)으로 연장되는 게이트 레이아웃 패턴 세트(808)를 더 포함한다. 게이트 레이아웃 패턴 세트(808)는 제어 회로 레이아웃 패턴(802), 탭 셀(804), 및 헤더 셀 레이아웃 패턴(806)과 오버랩된다.
제어 회로 레이아웃 패턴(802)은 표준 셀 세트(401)에 인접한다. 제어 회로 레이아웃 패턴(802)은 IC 구조물(200)의 기판(201, 201', 또는 202)에 제어 회로(미도시)를 제조하는 데 사용될 수 있다. 제어 회로 레이아웃 패턴(802)은 셀의 어레이(801)의 열 0에 있다. 제어 회로 레이아웃 패턴(802)은 셀의 어레이(801)에서 행 A-D에 걸쳐 연장된다. 일부 실시예에서, 제어 회로 레이아웃 패턴(802)에 의해 제조된 제어 회로(미도시)는 헤더 셀(예를 들어, 헤더 셀 레이아웃 패턴(806)에 의해 제조된 헤더 셀)의 스위치 온 또는 오프를 제어하도록 구성된 버퍼 회로이다. 일부 실시예에서, 버퍼 회로(미도시)는 직렬로 연결된 일련의 캐스케이드된 버퍼(미도시) 또는 짝수 개의 인버터(미도시)를 포함한다.
탭 셀(804)은 탭 셀(302 또는 308)(도 3a-3c에 도시됨) 또는 도 1a-1c의 레이아웃 설계(100)의 변형이다. 탭 셀(804)은 레이아웃 설계(100)의 일부를 포함한다. 예를 들어, 탭 셀(804)의 행 A 및 행 B는 그리드라인(132c)과 그리드라인(132d) 사이의 레이아웃 설계(100)의 부분에 대응한다. 탭 셀(804)은 활성 영역(812)을 포함한다. 활성 영역(812)은 도 1a-1c의 활성 영역(112)에 대응한다.
헤더 셀 레이아웃 패턴(806)은 제1 방향(X)으로 연장된다. 헤더 셀 레이아웃 패턴(806)은 웰 레이아웃 패턴(806a), 웰 레이아웃 패턴(806b), 임플란트 레이아웃 패턴(806c), 및 임플란트 레이아웃 패턴(806d)을 포함한다. 헤더 셀 레이아웃 패턴(806)은 IC 구조물(200)의 기판(201, 201', 또는 202)에 하나 이상의 헤더 셀(미도시)을 제조하는 데 사용될 수 있다. 일부 실시예에서, 헤더 셀(미도시)은 스위치 디바이스, 트랜지스터 디바이스 등이다. 일부 실시예에서, 헤더 셀은 하나 이상의 P-타입, N-타입 트랜지스터 디바이스 등이다. 헤더 셀은 하나 이상의 표준 셀에 제공되는 전압을 조정하는 단자에 걸쳐 전압 강하를 갖도록 구성된다.
웰 레이아웃 패턴(806a)은 제2 레이아웃 패턴(104b)(도 1a-1c)에 대응한다. 웰 레이아웃 패턴(806a)은 헤더 셀 레이아웃 패턴(806)의 제1 부분(807a)에 대해 행 A-D에 위치된다. 웰 레이아웃 패턴(806a)은 헤더 셀 레이아웃 패턴(806)의 제2 부분(807b)에 대해 행 A 및 행 D에 위치된다.
웰 레이아웃 패턴(806a 및 806b)은 제1 방향(X)으로 연장된다. 웰 레이아웃 패턴(806b)은 레이아웃 패턴(106a)(도 1a-1c)에 대응한다. 웰 레이아웃 패턴(806b)은 레이아웃 설계(800)의 행 B 및 C에 위치된다. 일부 실시예에서, 웰 레이아웃 패턴(806b)은 헤더 셀 레이아웃 패턴(806)의 에지를 따라 위치된다. 웰 레이아웃 패턴(806b)은 웰 레이아웃 패턴(806a)에 인접한다.
임플란트 레이아웃 패턴(806c)은 임플란트 레이아웃 패턴(108b)(도 1a-1c)에 대응한다. 임플란트 레이아웃 패턴(806c)은 임플란트 레이아웃 패턴(806d)에 인접한다. 임플란트 레이아웃 패턴(806c)은 제1 방향(X)으로 연장되고, 웰 레이아웃 패턴(806a) 위에 있다.
임플란트 레이아웃 패턴(806d)은 임플란트 레이아웃 패턴(110b 또는 110c)(도 1a-1c)에 대응한다. 임플란트 레이아웃 패턴(806d)은 제1 방향(X) 또는 제2 방향(Y)으로 연장되고, 웰 레이아웃 패턴(806b) 위에 있다.
활성 영역(816 또는 820)은 셀의 어레이(801)에서 대응하는 행 A 또는 행 D에 위치된다. 활성 영역(818)은 셀의 어레이(801)에서 행 B 및 행 C에 위치된다. 활성 영역(816, 818, 또는 820)은 활성 영역(114, 116)(도 1a-1c) 또는 활성 영역(318 또는 320)(도 3a-3c)에 대응한다.
대응하는 행 A 및 행 D에서의 활성 영역(816 및 820)은 레이아웃 설계(800)에서 탭 셀(804), 제어 회로 레이아웃 패턴(802), 또는 헤더 셀 레이아웃 패턴(806)을 통해 연속적으로 연장된다. 유사하게, 행 B 및 행 C에서의 활성 영역(818)은 헤더 셀 레이아웃 패턴(806)을 통해 연속적으로 연장된다. 일부 실시예에서, 헤더 셀(806)의 활성 영역(816) 또는 활성 영역(820)은 각각 적어도 하나의 SiGe 채널(라벨링되지 않음)을 갖는다. 일부 실시예에서, 레이아웃 설계(800)의 에지를 통해 또는 인접한 표준 셀(401a, 401b)을 통해 활성 영역(816) 또는 활성 영역(820)이 연속적으로 연장됨으로써, 다른 접근법과 비교하여 헤더 셀(806) 및 레이아웃 설계(800)의 SiGe 채널 각각의 압축 변형의 증가를 야기한다. 일부 실시예에서, 헤더 셀(806) 및 레이아웃 설계(800)의 SiGe 채널의 압축 변형을 증가시킴으로써, 레이아웃 설계(800)에 의해 제조된 회로의 구동 전류 역량이 증가되어 다른 접근법보다 좋은 성능을 가져온다. 일부 실시예에서, 헤더 셀(806) 및 레이아웃 설계(800)의 SiGe 채널의 개선된 압축 변형을 가짐으로써, 레이아웃 설계(800)는 다른 접근법과 유사한 구동 전류 역량을 가지면서도 다른 접근법보다 적은 면적을 차지할 수 있어 레이아웃 설계(800)의 물리적 크기의 전반적인 감소를 가져온다. 일부 실시예에서, 활성 영역(816 또는 820) 내의 헤더 셀(806)의 적어도 하나의 SiGe 채널은 다른 접근법(예를 들어, Si 채널)과 비교하여 적어도 5% 더 많은 전류를 제공한다. 일부 실시예에서, 레이아웃 설계(800)의 에지를 통해 또는 인접한 표준 셀(401a, 401b)을 통해 활성 영역(816) 또는 활성 영역(820)이 연속적으로 연장됨으로써, 헤더 셀(806) 및 레이아웃 설계(800)는 헤더 셀(806) 및 레이아웃 설계(800)의 에지를 따라 활성 영역(816) 및 활성 영역(820)에서 단선을 갖지 않아, 헤더 셀(806) 및 레이아웃 설계(800)의 에지를 따라 더 적은 이온 저하를 가져오고, 다른 접근법에 비해 개선된 구동 전류 능력을 가져온다. 다른 접근법에서는, 더미 셀이 활성 영역 내의 단선을 따라 위치된 셀들 사이에 삽입되어 이온 저하의 영향을 감소시킴으로써 면적의 증가를 가져온다. 일 실시예에서, 활성 영역(816) 및 활성 영역(820)에서 단선을 갖지 않음으로써, 레이아웃 설계(800)는 헤더 셀(806) 및 레이아웃 설계(800)의 에지에 따른 이온 저하를 극복하기 위해 더미 셀을 이용하지 않으므로, 삽입되는 더미 셀을 사용하는 다른 접근법과 비교하여 레이아웃 설계(800)의 크기 및 면적의 감소를 야기한다.
게이트 레이아웃 패턴 세트(808)는 제2 방향(Y)으로 연장된다. 게이트 레이아웃 패턴 세트(808)는 제어 회로 레이아웃 패턴(802), 탭 셀(804), 또는 헤더 셀 레이아웃 패턴(806)과 오버랩된다. 게이트 레이아웃 패턴 세트(808)는 게이트 레이아웃 패턴 세트(120, 522a, 또는 522b)의 변형에 대응한다. 일부 실시예에서, 게이트 레이아웃 패턴 세트(808)는 레이아웃 설계(800)의 제3 레이아웃 레벨 상에 있다. 게이트 레이아웃 패턴 세트(808)에서의 게이트 레이아웃 패턴의 다른 구성 또는 개수가 본 개시의 범위 내에 있다.
도 9는 일부 실시예에 따른 IC 구조물을 형성하는 방법(900)의 흐름도이다. 추가 동작이 도 9에 도시된 방법(900) 전에, 동안에, 및/또는 후에 수행될 수 있고, 일부 다른 프로세스는 본원에서 간략하게만 설명될 수 있다는 것이 이해된다. 일부 실시예에서, 방법(900)은 IC 구조물(200)(도 2a-2d), 다른 IC 구조물 등과 같은 집적 회로를 형성하는 데 사용될 수 있다.
방법(900)의 동작(902)에서, 집적 회로(200)의 탭 셀 레이아웃 설계(100)가 생성되거나, 집적 회로의 탭 셀 레이아웃 설계(100)가 레이아웃 레벨 상에 배치된다. 일부 실시예에서, 레이아웃 레벨은 기판 레이아웃 패턴 위에 위치된다. 일부 실시예에서, 동작(902)에 의해 생성된 탭 셀 레이아웃 패턴은 탭 셀 레이아웃 패턴(302, 308, 402, 501, 502, 602, 606, 610, 614, 702, 710, 또는 804)이다.
동작(904)에서, 집적 회로(200)의 표준 셀 레이아웃 패턴(306[1])이 생성되거나, 집적 회로의 표준 셀 레이아웃 패턴(306[1])이 레이아웃 레벨 상에 배치된다. 일부 실시예에서, 동작(904)에 의해 생성된 표준 셀 레이아웃 패턴은 표준 셀 레이아웃 패턴(304, 306, 401, 604, 608, 또는 612) 또는 헤더 셀 레이아웃 패턴(806)이다.
동작 906에서, IC 구조물(200)은 탭 셀 레이아웃 설계(100) 또는 표준 셀 레이아웃 패턴((306)[1])에 기초하여 제조된다.
도 10a-10b는 일부 실시예에 따른 IC를 제조하는 방법(1000)의 흐름도이다. 추가 동작이 도 10a-10b에 도시된 방법(1000) 전에, 동안에, 및/또는 후에 수행될 수 있고, 일부 다른 프로세스는 본원에서 간략하게만 설명될 수 있다는 것이 이해된다. 일부 실시예에서, 방법(1000)은 IC 구조물(200)(도 2a-2d)와 같은 IC, 다른 IC 구조물 등을 형성하는데 사용될 수 있다.
방법(1000)의 동작(1002)에서, 제1 웰 레이아웃 패턴(104)이 생성된다. 일부 실시예에서, 동작(1002)은 동작(1002a)을 포함한다. 방법(1000)의 동작(1002a)에서, 제1 레이아웃 패턴(104a) 및 제2 레이아웃 패턴(104b)이 생성된다.
방법(1000)은 제1 웰 레이아웃 패턴(104)이 제1 레이아웃 레벨 상에 배치되는 동작(1004)으로 계속된다. 일부 실시예에서, 동작(1004)은 동작(1004a)을 포함한다. 방법(1000)의 동작(1004a)에서, 제1 레이아웃 패턴(104a) 및 제2 레이아웃 패턴(104b)은 제1 레이아웃 레벨 상에 배치된다. 일부 실시예에서, 제1 레이아웃 레벨은 기판(201, 201', 또는 202)보다 위의 레벨이다.
방법(1000)은 제2 웰 레이아웃 패턴(106)이 생성되는 동작(1006)으로 계속된다. 일부 실시예에서, 방법(1000)의 제2 웰 레이아웃 패턴은 레이아웃 패턴(106a), 레이아웃 패턴(106b), 또는 레이아웃 패턴(106c) 중 하나 이상이다.
방법(1000)은 제2 웰 레이아웃 패턴(106)이 제1 레이아웃 레벨 상에 배치되는 동작(1008)으로 계속된다. 제2 웰 레이아웃 패턴(106)은 도 1a-1c에 도시된 바와 같이 제1 웰 레이아웃 패턴(104)에 인접하게 배치된다.
방법(1000)은 제1 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(110a))이 생성되는 동작(1010)으로 계속된다. 일부 실시예에서, 방법(1000)의 제1 임플란트 레이아웃 패턴은 제1 임플란트 레이아웃 패턴 세트(110) 또는 제1 임플란트 패턴 세트(410)이다. 일부 실시예에서, 방법(1000)의 제1 임플란트 레이아웃 패턴은 임플란트 레이아웃 패턴(110b, 110c, 332[0], 332[1], 332[2], 332[3], 410, 510a, 510b, 806c, 또는 806d) 중 하나 이상이다.
방법(1000)은 제1 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(110a))이 제2 레이아웃 레벨 상에 배치되는 동작(1012)으로 계속된다. 일부 실시예에서, 제2 레이아웃 레벨은 제1 레이아웃 레벨보다 위의 레벨이다. 일부 실시예에서, 제1 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(110a))은 제1 레이아웃 패턴(104a) 위에 배치된다.
방법(1000)은 제2 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108b))이 생성되는 동작(1014)으로 계속된다. 일부 실시예에서, 방법(1000)의 제2 임플란트 레이아웃 패턴은 제2 임플란트 레이아웃 패턴 세트(108) 또는 제2 임플란트 패턴 세트(408)이다. 일부 실시예에서, 방법(1000)의 제2 임플란트 레이아웃 패턴은 임플란트 레이아웃 패턴(108a, 330[0], 330[1], 330[2], 330[3], 408, 410, 508a, 508b, 806c, 또는 806d) 중 하나 이상이다.
방법(1000)은 제2 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108b))이 제2 레이아웃 레벨 상에 배치되는 동작(1016)으로 계속된다. 일부 실시예에서, 제2 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108b))은 제2 레이아웃 패턴(104b) 위에 배치된다. 일부 실시예에서, 제2 레이아웃 패턴(104b)은 제1 레이아웃 패턴(104a)과 제2 웰 레이아웃 패턴(106) 사이에 있다. 일부 실시예에서, 제2 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108b))은 제1 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(110a))과 제3 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108a)) 사이에 있다.
방법(1000)은 제3 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108a))이 생성되는 동작(1018)으로 계속된다. 일부 실시예에서, 방법(1000)의 제3 임플란트 레이아웃 패턴은 제2 임플란트 레이아웃 패턴 세트(108) 또는 제2 임플란트 패턴 세트(408)이다. 일부 실시예에서, 방법(1000)의 제3 임플란트 레이아웃 패턴은 임플란트 레이아웃 패턴(108b, 330[0], 330[1], 330[2], 330[3], 408, 410, 508a, 508b, 806c, 또는 806d) 중 하나 이상이다.
방법(1000)은 제3 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108a))이 제2 레이아웃 레벨 상에 배치되는 동작(1020)으로 계속된다. 일부 실시예에서, 제3 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(108a))은 레이아웃 패턴(106a) 위에 배치된다.
방법(1000)은 게이트 레이아웃 패턴 세트(120)가 생성되는 동작(1022)으로 계속된다. 일부 실시예에서, 방법(1000)의 게이트 레이아웃 패턴 세트는 게이트 레이아웃 패턴 세트(520 또는 808) 중 하나 이상이다.
방법(1000)은 게이트 레이아웃 패턴 세트(120)가 제3 레이아웃 레벨 상에 배치되는 동작(1024)으로 계속된다. 제3 레이아웃 레벨은 제1 레이아웃 레벨 또는 제2 레이아웃 레벨과 상이하다. 일부 실시예에서, 제3 레이아웃 레벨은 제1 및 제2 레이아웃 레벨보다 위의 레벨이다.
방법(1000)은 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340))이 생성되는 동작(1026)으로 계속된다. 일부 실시예에서, 방법(1000)의 제3 웰 레이아웃 패턴은 레이아웃 패턴(104a, 104b, 106a, 106b, 106c), 웰 레이아웃 패턴(342), 제1 웰 레이아웃 패턴(404), 제2 웰 레이아웃 패턴(406), 또는 웰 레이아웃 패턴(506a, 506b, 806a, 806b, 806c, 806d) 중 하나 이상이다.
방법(1000)은 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340))이 제1 레이아웃 레벨 상에 배치되는 동작(1028)으로 계속된다. 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340))은 제1 레이아웃 패턴(104a)에 인접한다. 일부 실시예에서, 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340))은 제2 레이아웃 패턴(104b)의 일부이다. 일부 실시예에서, 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340))은 제2 레이아웃 패턴(104b)과 별도의 레이아웃 패턴이다.
방법(1000)은 제4 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(330[0])이 생성되는 동작(1030)으로 계속된다. 제4 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(330[0])은 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340)) 위에 있다. 일부 실시예에서, 방법(1000)의 제4 임플란트 레이아웃 패턴은 임플란트 레이아웃 패턴(108a, 108b, 330[0], 330[1], 330[2], 330[3], 332[0], 332[1], 332[2], 344, 346, 408, 410, 508a, 508b, 806c, 또는 806d) 중 하나 이상이다.
일부 실시예에서, 제2 레이아웃 패턴(104b), 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(338 또는 340), 또는 제4 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(330[0]) 중 적어도 하나는 제1 방향(X)으로 표준 셀 레이아웃 패턴 세트(예를 들어, 304[0], 306[0], 401, 604, 608, 612)를 통해 연속적으로 연장된다. 일부 실시예에서, 제1 레이아웃 패턴(104a), 제3 웰 레이아웃 패턴(예를 들어, 레이아웃 패턴(342), 또는 제4 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(332[0]) 중 적어도 하나는 제1 방향(X)으로 표준 셀 레이아웃 패턴 세트(예를 들어, 304[0], 306[0], 401, 604, 608, 612)를 통해 연속적으로 연장되지 않는다.
방법(1000)은 제4 임플란트 레이아웃 패턴(예를 들어, 임플란트 레이아웃 패턴(330[0])이 제2 레이아웃 레벨 상에 배치되는 동작(1032)으로 계속된다.
일부 실시예에서, 동작(1002, 1006, 1010, 1014, 1018, 1022, 1026, 또는 1030) 중 하나 이상은 수행되지 않는다.
동작(902, 904, 또는 1002-1032) 중 하나 이상은 IC 구조물(200)와 같은 IC를 제조하기 위한 명령어를 실행하도록 구성된 처리 디바이스에 의해 수행된다. 일부 실시예에서, 동작(902, 904, 또는 1002-1032) 중 하나 이상의 동작은 동작(902, 904, 또는 1002-1032) 중 상이한 하나 이상의 동작에서 사용되는 것과 동일한 처리 디바이스를 사용하여 수행된다. 일부 실시예에서, 동작(902, 904 또는 1002-1032) 중 하나 이상의 동작을 수행하는 데 사용되는 것과 상이한 처리 디바이스가 동작(902, 904, 또는 1002-1032) 중 하나 이상의 동작을 수행하는 데 사용된다.
도 11은 일부 실시예에 따른 IC 레이아웃 설계를 설계하기 위한 시스템(1100)의 개략도이다. 시스템(1100)은 하드웨어 프로세서(1102), 및 컴퓨터 프로그램 코드(1106), 즉 실행 가능한 명령어 세트로 인코딩된, 즉 저장하는 비일시적 컴퓨터 판독가능한 저장 매체(1104)를 포함한다. 컴퓨터 판독가능 저장 매체(1104)는 또한 집적 회로를 생산하기 위한 제조 기계와 인터페이싱하기 위한 명령(1107)으로 인코딩된다. 프로세서(1102)는 버스(1108)를 통해 컴퓨터 판독가능 저장 매체(1104)에 전기적으로 연결된다. 프로세서(1102)는 또한 버스(1108)에 의해 I/O 인터페이스(1110)에 전기적으로 연결된다. 네트워크 인터페이스(1112)는 또한 버스(1108)를 통해 프로세서 1102)에 전기적으로 접속된다. 네트워크 인터페이스(1112)가 네트워크(1114)에 접속되어, 프로세서(1102) 및 컴퓨터 판독가능 저장 매체(1104)가 네트워크(1114)를 통해 외부 요소에 접속할 수 있다. 프로세서(1102)는 방법(900 또는 1000)에서 설명된 동작의 일부 또는 전부를 수행하는 데 시스템(1100)이 사용 가능하도록 컴퓨터 판독가능 저장 매체(1104)에 인코딩된 컴퓨터 프로그램 코드(1106)를 실행하도록 구성된다.
일부 실시예에서, 프로세서(1102)는 중앙 처리 유닛(central processing unit, CPU), 멀티 프로세서, 분산 처리 시스템, 주문형 집적 회로(application specific integrated circuit, ASIC), 및/또는 적절한 처리 유닛이다.
일부 실시예에서, 컴퓨터 판독가능 저장 매체(1104)는 전자, 자기, 광학, 전자기, 적외선, 및/또는 반도체 시스템(또는 장치 또는 디바이스)이다. 예를 들어, 컴퓨터 판독가능 저장 매체(1104)는 반도체 또는 솔리드 스테이트 메모리, 자기 테이프, 탈착 가능한 컴퓨터 디스켓, 랜덤 액세스 메모리(random access memory, RAM), 판독 전용 메모리(read-only memory, ROM), 강성 자기 디스크, 및/또는 광학 디스크를 포함한다. 광학 디스크를 사용하는 일부 실시예에서, 컴퓨터 판독가능 저장 매체(1104)는 판독 전용 메모리용 컴팩트 디스크(compact disk-read only memory, CD-ROM), 판독/쓰기용 컴팩트 디스크(compact disk-read/write, CD-R/W), 및/또는 디지털 비디오 디스크(digital video disc, DVD)를 포함한다.
일부 실시예에서, 저장 매체(1104)는 시스템(1100)이 방법(900 또는 1000)을 수행하게 하도록 구성된 컴퓨터 프로그램 코드(1106)를 저장한다. 일부 실시예에서, 저장 매체(1104)는 또한 레이아웃 설계(1116), 탭 셀 레이아웃 패턴(1118), 제1 웰 레이아웃 패턴(1120), 제2 웰 레이아웃 패턴(1122), 제3 웰 레이아웃 패턴(1124), 제4 웰 레이아웃 패턴(1126), 제1 임플란트 레이아웃 패턴(1128), 제2 임플란트 레이아웃 패턴(1130), 제임플란트 레이아웃 패턴(1132), 제4 임플란트 레이아웃 패턴(1134), 표준 셀 라이브러리(1136), 표준 셀 레이아웃 패턴(1138), 사용자 인터페이스(1140), 및/또는 방법(900 또는 1000)의 동작을 수행하기 위해 실행 가능한 명령어 세트와 같은, 방법(900 또는 1000)을 수행하기 위해 필요한 정보, 뿐만 아니라 방법(900 또는 1000)을 수행하는 동안 생성된 정보를 저장한다.
일부 실시예에서, 저장 매체(1104)는 제조 기계와 인터페이싱하기 위한 명령 1107)을 저장한다. 명령(1107)은 프로세서(1102)가 제조 프로세스 동안 방법(900 또는 1000)을 효과적으로 구현하기 위해 제조 기계에 의해 판독가능한 제조 명령어를 생성하는 것을 가능하게 한다.
시스템(1100)은 I/O 인터페이스(1110)를 포함한다. I/O 인터페이스(1110)는 외부 회로에 연결된다. 일부 실시예에서, I / O 인터페이스(1110)는 정보 및 커맨드를 프로세서(1102)에 전달하기 위한 키보드, 키패드, 마우스, 트랙볼, 트랙패드, 및/또는 커서 방향 키를 포함한다.
시스템(1100)은 또한 프로세서(1102)에 연결된 네트워크 인터페이스(1112)를 포함한다. 네트워크 인터페이스(1112)는 시스템(1100)이 하나 이상의 다른 컴퓨터 시스템이 접속되는 네트워크(1114)와 통신할 수 있게 한다. 네트워크 인터페이스(1112)는 BLUETOOTH, WIFI, WIMAX, GPRS, 또는 WCDMA와 같은 무선 네트워크 인터페이스; 또는 ETHERNET, USB, 또는 IEEE-1394와 같은 유선 네트워크 인터페이스를 포함한다. 일부 실시예에서, 방법(900 또는 1000)은 둘 이상의 시스템(1100)로 구현되고, 레이아웃 설계, 탭 셀 레이아웃 패턴, 제1 웰 레이아웃 패턴, 제2 웰 레이아웃 패턴, 제3 웰 레이아웃 패턴, 제4 웰 레이아웃 패턴, 제1 임플란트 레이아웃 패턴, 제2 임플란트 레이아웃 패턴, 제3 임플란트 레이아웃 패턴, 제4 임플란트 레이아웃 패턴, 표준 셀 라이브러리, 표준 셀 레이아웃 패턴, 및 사용자 인터페이스와 같은 정보가 네트워크(1114)에 의해 상이한 시스템(1100) 사이에 교환된다.
시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 레이아웃 설계와 관련된 정보를 수신하도록 구성된다. 정보는 버스(1108)에 의해 프로세서(1102)로 전송되어 IC 구조물(200)를 생성하기 위한 레이아웃 설계를 결정한다. 그 다음에, 레이아웃 설계는 레이아웃 설계(1116)로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 탭 셀 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 탭 셀 레이아웃 패턴(1118)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제1 웰 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제1 웰 레이아웃 패턴(1120)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제2 웰 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제2 웰 레이아웃 패턴(1122)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제3 웰 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제3 웰 레이아웃 패턴(1124)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제4 웰 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제4 웰 레이아웃 패턴(1126)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제1 임플란트 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제1 임플란트 레이아웃 패턴(1128)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제2 임플란트 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제2 임플란트 레이아웃 패턴(1130)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제3 임플란트 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제3 임플란트 레이아웃 패턴(1132)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 제4 임플란트 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 제4 임플란트 레이아웃 패턴(1134)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 표준 셀 라이브러리와 관련된 정보를 수신하도록 구성된다. 정보는 표준 셀 라이브러리(1136)로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 표준 셀 레이아웃 패턴에 관한 정보를 수신하도록 구성된다. 정보는 표준 셀 레이아웃 패턴(1138)으로서 컴퓨터 판독가능 매체(1104)에 저장된다. 시스템(1100)은 I/O 인터페이스(1110) 또는 네트워크 인터페이스(1112)를 통해 사용자 인터페이스와 관련된 정보를 수신하도록 구성된다. 정보는 사용자 인터페이스(1140)로서 컴퓨터 판독가능 매체(1104)에 저장된다.
일부 실시예에서, 방법(900 또는 1000)은 프로세서에 의한 실행을 위한 독립형 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(900 또는 1000)은 추가 소프트웨어 애플리케이션의 일부인 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(900 또는 1000)은 소프트웨어 애플리케이션에 대한 플러그인으로서 구현된다. 일부 실시예에서, 방법(900 또는 1000)은 EDA 툴의 일부인 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(900 또는 1000)은 EDA 툴에 의해 사용되는 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, EDA 툴은 집적 회로 디바이스의 레이아웃을 생성하는 데 사용된다. 일부 실시예에서, 레이아웃은 비일시적 컴퓨터 판독가능 매체 상에 저장된다. 일부 실시예에서, 레이아웃은 CADENCE DESIGN SYSTEMS, Inc.로부터 입수할 수 있는 VIRTUOSO®와 같은 툴 또는 다른 적합한 레이아웃 생성 툴을 사용하여 생성된다. 일부 실시예에서, 레이아웃은 도식 설계에 기초하여 생성된 네트리스트(netlist)에 기초하여 생성된다.
도 11의 시스템(1100)은 다른 접근법보다 적은 면적을 차지하는 IC 구조물(200)의 레이아웃 설계(예를 들어, 레이아웃 설계(100, 300, 400, 500, 500', 600, 700, 800)를 생성한다. 도 1a-1c, 도 2a-2d, 도 3a-3c, 도 4a-4c, 도 5a-5b, 도 6-9, 및 도 10a-10b의 구성 요소와 동일하거나 유사한 구성 요소는 동일한 참조 번호가 부여되고, 그 상세한 설명은 따라서 생략된다.
본 설명의 일 양상은 집적 회로 구조물에 관한 것이다. 집적 회로 구조물은 제1 웰, 제1 임플란트 세트, 및 제2 임플란트 세트를 포함한다. 제1 웰은 제1 도펀트 타입; 제1 방향으로 연장되고 제1 폭을 갖는 제1 부분 및 제1 부분에 인접한 제2 부분을 포함하고, 제2 부분은 제1 방향으로 연장되고 제1 폭보다 큰 제2 폭을 갖는다. 제1 웰의 제1 부분의 제1 임플란트 세트로서, 제1 임플란트 세트의 각각의 임플란트는 제1 도펀트 타입을 가지며 제1 방향으로 서로 분리되고, 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성된다. 제1 웰의 제2 부분의 제2 임플란트 세트로서, 제2 임플란트 세트의 각각의 임플란트는 제1 도펀트 타입과 다른 제2 도펀트 타입을 가지며 제1 방향으로 서로 분리되고, 제2 임플란트 세트는 제1 방향과 상이한 제2 방향으로 제1 임플란트 세트와 분리된다.
본 설명의 다른 양상은 집적 회로 설계 시스템에 관한 것이다. 시스템은 명령어 세트로 인코딩된 비일시적 저장 매체; 및 비일시적 저장 매체와 통신 가능하게 연결되고 명령어 세트를 실행하도록 구성된 하드웨어 프로세서를 포함한다. 프로세서로 하여금 레이아웃 레벨 상에 탭 셀 레이아웃 패턴을 배치하게 하는 명령어 세트로서, 탭 셀 레이아웃 패턴은 집적 회로 구조물의 탭 셀을 제작하는 것에 대응하고, 탭 셀 레이아웃 패턴을 배치하도록 구성된 명령어 세트는 제1 레이아웃 레벨 상에 제1 웰 레이아웃 패턴을 배치하는 명령어를 포함하고, 제1 웰은 제1 도펀트 타입을 갖고, 제1 웰 레이아웃 패턴을 배치하는 명령어는 제1 방향으로 연장되고 제1 폭을 갖는 제1 레이아웃 패턴을 배치하는 명령어로서, 제1 레이아웃 패턴은 제1 웰의 제1 부분을 제작하는 것에 대응하는, 제1 레이아웃 패턴을 배치하는 명령어, 및 제1 레이아웃 패턴에 인접하여 제2 레이아웃 패턴을 배치하는 명령어로서, 제2 레이아웃 패턴은 제1 방향으로 연장되고 제1 폭보다 큰 제2 폭을 갖고, 제2 레이아웃 패턴은 제1 웰의 제2 부분을 제작하는 것에 대응하는, 제2 레이아웃 패턴을 배치하는 명령어를 포함한다. 탭 셀 레이아웃 패턴을 배치하도록 구성된 명령어 세트는 제2 레이아웃 레벨 상에 제1 임플란트 레이아웃 패턴을 배치하는 명령어로서, 제1 임플란트 레이아웃 패턴은 제1 방향으로 연장되고, 제1 레이아웃 패턴과 오버랩되고, 제1 폭보다 큰 제3 폭을 갖고, 제1 임플란트 레이아웃 패턴은 집적 회로 구조물의 제1 웰의 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 제1 임플란트 세트의 각각의 임플란트는 제1 도펀트 타입을 갖고 제1 방향으로 서로 분리되고, 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성되는, 제2 레이아웃 레벨 상에 제1 임플란트 레이아웃 패턴을 배치하는 명령어, 및 제2 레이아웃 레벨 상에 제2 임플란트 레이아웃 패턴을 배치하는 명령어로서, 제2 임플란트 레이아웃 패턴은 제1 임플란트 레이아웃 패턴에 인접하고, 제1 방향으로 연장되고, 제2 레이아웃 패턴 위에 있고, 제4 폭을 갖고, 제2 임플란트 레이아웃 패턴은 집적 회로 구조물의 제1 웰의 제2 부분에 제2 임플란트 세트를 제작하는 것에 대응하고, 제2 임플란트 세트의 각각의 임플란트는 제2 도펀트 타입을 갖고 제1 방향으로 서로 분리되는, 제2 레이아웃 레벨 상에 제2 임플란트 레이아웃 패턴을 배치하는 명령어를 더 포함한다.
본 설명의 또 다른 양상은 집적 회로 구조물을 형성하는 방법에 관한 것이다. 방법은 집적 회로 구조물의 탭 셀을 제작하는 것에 대응하는 탭 셀 레이아웃 패턴을 생성하는 단계를 포함하고, 탭 셀 레이아웃 패턴을 생성하는 단계는 집적 회로 구조물의 제1 웰을 제작하는 것에 대응하는 제1 웰 레이아웃 패턴을 생성하는 단계로서, 제1 웰은 제1 도펀트 타입을 갖고, 제1 웰 레이아웃 패턴을 생성하는 단계는 제1 방향으로 연장되고 제1 폭을 갖는 제1 레이아웃 패턴을 생성하는 단계로서, 제1 레이아웃 패턴은 제1 웰의 제1 부분에 대응하는, 제1 레이아웃 패턴을 생성하는 단계, 및 제1 방향으로 연장되고, 제1 레이아웃 패턴에 인접하고, 제1 폭보다 큰 제2 폭을 갖는 제2 레이아웃 패턴을 생성하는 단계로서, 제2 레이아웃 패턴은 제1 웰의 제2 부분을 제작하는 것에 대응하는, 제2 레이아웃 패턴을 생성하는 단계를 포함하는, 제1 웰 레이아웃 패턴을 생성하는 단계; 및 제1 방향으로 연장되고, 제1 레이아웃 패턴과 오버랩되고, 제1 폭보다 큰 제3 폭을 갖는 제1 임플란트 레이아웃 패턴을 생성하는 단계로서, 제1 임플란트 레이아웃 패턴은 집적 회로 구조물의 제1 웰의 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 제1 임플란트 세트의 각각의 임플란트는 제1 도펀트 타입을 갖고 제1 방향으로 서로 분리되고, 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되는, 제1 임플란트 레이아웃 패턴을 생성하는 단계를 포함한다. 방법은 탭 셀 레이아웃 패턴에 인접한 표준 셀 레이아웃 패턴 세트를 생성하는 단계로서, 표준 셀 레이아웃 패턴 세트는 집적 회로 구조물의 표준 셀 세트를 제작하는 것에 대응하고, 표준 셀 세트는 트랜지스터 세트를 포함하고, 표준 셀 세트는 행 및 열로 배열되는, 표준 셀 레이아웃 패턴 세트를 생성하는 단계를 더 포함하고, 여기서 위의 레이아웃 패턴 중 적어도 하나는 비일시적인 컴퓨터 판독가능 매체 상에 저장되고, 위의 동작 중 적어도 하나는 하드웨어 프로세서에 의해 수행된다. 방법은 위의 집적 회로의 레이아웃 패턴 중 적어도 하나에 기초하여 집적 회로 구조물을 제조하는 단계를 더 포함한다.
전술한 내용은 당업자가 본 개시의 양상을 더 잘 이해할 수 있도록 여러 실시예의 특징을 개략적으로 설명한다. 당업자는 본원에서 소개된 실시예의 동일한 목적을 이행하고/하거나 동일한 이점을 달성하기 위한 다른 프로세스 및 구조물을 설계 또는 변경하기 위한 기초로서 본 개시를 용이하게 사용할 수 있음을 이해해야 한다. 또한, 당업자는 이러한 동등한 구성이 본 개시의 사상 및 범위를 벗어나지 않고, 본 개시의 사상 및 범위를 벗어나지 않으면서 다양한 변경, 대체, 및 변형을 행할 수 있음을 알아야 한다.
실시예들
실시예 1. 집적 회로 구조물에 있어서,
제1 웰 ― 상기 제1 웰은,
제1 도펀트 타입,
제1 방향으로 연장되고 제1 폭을 갖는 제1 부분, 및
상기 제1 부분에 인접하고, 상기 제1 방향으로 연장되며, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분
을 포함함 ― ;
상기 제1 웰의 상기 제1 부분 내의 제1 임플란트 세트 ― 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ― ; 및
상기 제1 웰의 상기 제2 부분 내의 제2 임플란트 세트 ― 상기 제2 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입과 상이한 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제2 임플란트 세트는 상기 제1 방향과 상이한 제2 방향으로 상기 제1 임플란트 세트로부터 분리됨 ―
를 포함하는, 집적 회로 구조물.
실시예 2. 실시예 1에 있어서,
상기 제1 웰의 상기 제2 부분에 인접한 제2 웰 ― 상기 제2 웰은 상기 제2 도펀트 타입 및 제3 폭을 갖고, 상기 제2 웰은 상기 제2 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리됨 ― ; 및
상기 제2 웰 내의 제3 임플란트 세트 ― 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제3 임플란트 세트의 적어도 하나의 임플란트는 제2 공급 전압에 연결되도록 구성됨 ―
를 더 포함하는, 집적 회로 구조물.
실시예 3. 실시예 1에 있어서,
상기 제2 방향으로 연장되고 상기 제1 웰과 오버랩되는 게이트 세트를 더 포함하며, 적어도 상기 제1 임플란트 세트의 임플란트는 상기 게이트 세트의 게이트 쌍 사이에 있고, 상기 제1 방향으로 서로 분리되는 것인, 집적 회로 구조물.
실시예 4. 실시예 1에 있어서,
트랜지스터 세트를 포함하는 표준 셀 세트를 더 포함하고, 상기 표준 셀 세트는 상기 제1 웰에 인접하고 행 및 열로 배열되며,
상기 제1 웰의 상기 제2 부분은 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되는 것인, 집적 회로 구조물.
실시예 5. 실시예 4에 있어서,
상기 표준 셀 세트는:
상기 제1 방향으로 연장되고, 상기 제1 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리되고, 상기 제2 도펀트 타입을 갖는 제2 웰, 및
상기 제2 웰 내의 제3 임플란트 세트 ― 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ―
를 더 포함하는 것인, 집적 회로 구조물.
실시예 6. 실시예 4에 있어서,
상기 제2 임플란트 세트는 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되도록 배열되고,
상기 제1 웰의 상기 제1 부분 및 상기 제1 임플란트 세트는 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되지 않도록 배열되는 것인, 집적 회로 구조물.
실시예 7. 실시예 5에 있어서,
상기 트랜지스터 세트는:
상기 제1 웰의 상기 제2 부분 내에 위치되는 P-타입 트랜지스터 서브 세트, 및
상기 제2 웰 내에 위치되는 N-타입 트랜지스터 서브 세트
를 포함하는 것인, 집적 회로 구조물.
실시예 8. 실시예 2에 있어서,
상기 제1 웰의 상기 제2 부분이 상기 제1 웰의 상기 제1 부분과 상기 제2 웰 사이에 있고;
상기 제2 공급 전압이 상기 제1 공급 전압과 상이하고;
상기 제1 웰의 상기 제2 부분의 상기 제2 폭이 상기 제2 웰의 상기 제3 폭보다 크고; 또는
상기 제1 웰의 상기 제1 부분의 상기 제1 폭이 상기 제2 웰의 상기 제3 폭과 실질적으로 동일한 것인, 집적 회로 구조물.
실시예 9. 집적 회로 설계 시스템에 있어서,
명령어 세트로 인코딩된 비일시적(non-transitory) 저장 매체; 및
상기 비일시적 저장 매체와 통신 가능하게 연결되고, 상기 명령어 세트를 실행하도록 구성되는 하드웨어 프로세서
를 포함하고,
상기 명령어 세트는 상기 프로세서로 하여금 레이아웃 레벨 상에 탭 셀 레이아웃 패턴을 배치하게 하도록 구성되고, 상기 탭 셀 레이아웃 패턴은 집적 회로 구조물의 탭 셀을 제작하는 것에 대응하고,
상기 탭 셀 레이아웃 패턴을 배치하게 하도록 구성되는 명령어 세트는:
제1 레이아웃 레벨 상에 제1 웰 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제1 웰 레이아웃 패턴은 상기 집적 회로 구조물의 제1 웰을 제작하는 것에 대응하고, 상기 제1 웰은 제1 도펀트 타입을 갖고, 상기 제1 웰 레이아웃 패턴을 배치하기 위한 명령어는:
제1 방향으로 연장되고, 제1 폭을 가지며, 상기 제1 웰의 제1 부분을 제작하는 것에 대응하는 제1 레이아웃 패턴을 배치하기 위한 명령어, 및
상기 제1 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제1 폭보다 큰 제2 폭을 갖고, 상기 제1 웰의 적어도 제2 부분을 제작하는 것에 대응하는 제2 레이아웃 패턴을 배치하기 위한 명령어
를 포함함 ― ;
제2 레이아웃 레벨 상에 제1 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제1 임플란트 레이아웃 패턴은 상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴과 오버랩되고, 상기 제1 폭보다 큰 제3 폭을 갖고, 상기 제1 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ― ; 및
상기 제2 레이아웃 레벨 상에 제2 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제2 임플란트 레이아웃 패턴은 상기 제1 임플란트 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제2 레이아웃 패턴 위에 있고, 제4 폭을 가지며, 상기 제2 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제2 부분에 제2 임플란트 세트를 제작하는 것에 대응하고, 상기 제2 임플란트 세트의 각각의 임플란트는 제2 도펀트 타입을 갖고 상기 제1 방향으로 서로 분리됨 ―
을 포함하는 것인, 집적 회로 설계 시스템.
실시예 10. 실시예 9에 있어서,
상기 프로세서로 하여금 상기 탭 셀 레이아웃 패턴을 배치하게 하도록 구성되는 명령어 세트는:
상기 제1 레이아웃 레벨 상에 제2 웰 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제2 웰 레이아웃 패턴은 상기 제2 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제1 폭보다 큰 제5 폭을 갖고, 상기 제2 웰 레이아웃 패턴은 상기 집적 회로 구조물의 제2 웰을 제작하는 것에 대응하고, 상기 제2 웰은 상기 제2 도펀트 타입을 가짐 ― , 및
상기 제2 레이아웃 레벨 상에 제3 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제3 임플란트 레이아웃 패턴은 상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴 위에 있고, 상기 제4 폭 또는 상기 제5 폭보다 작은 제6 폭을 갖고, 상기 제3 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제2 웰에 제3 임플란트 세트를 제작하는 것에 대응하고, 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제3 임플란트 세트의 적어도 하나의 임플란트는 상기 제1 공급 전압과 상이한 제2 공급 전압에 연결되도록 구성됨 ―
를 더 포함하고,
상기 제2 레이아웃 패턴은 상기 제1 레이아웃 패턴과 상기 제2 웰 레이아웃 패턴 사이에 있고,
상기 제2 임플란트 레이아웃 패턴은 상기 제1 임플란트 레이아웃 패턴과 상기 제3 임플란트 레이아웃 패턴 사이에 있는 것인, 집적 회로 설계 시스템.
실시예 11. 실시예 10에 있어서,
상기 프로세서로 하여금 상기 탭 셀 레이아웃 패턴을 배치하게 하도록 구성된 명령어 세트는:
제1 레이아웃 레벨 또는 제2 레이아웃 레벨과 상이한 제3 레이아웃 레벨 상에 게이트 레이아웃 패턴 세트를 배치하기 위한 명령어
를 더 포함하고,
상기 게이트 레이아웃 패턴 세트는 상기 제2 방향으로 연장되고, 상기 제1 웰 레이아웃 패턴 및 상기 제2 웰 레이아웃 패턴과 오버랩되고, 상기 게이트 레이아웃 패턴 세트의 각각의 게이트 레이아웃 패턴은 상기 제1 방향으로 서로 분리되고, 상기 게이트 레이아웃 패턴 세트는 상기 집적 회로 구조물에 게이트 세트를 제작하는 것에 대응하고, 상기 게이트 세트의 각각의 게이트는 상기 제1 방향으로 서로 분리되고, 적어도 상기 제1 임플란트 세트의 임플란트는 상기 게이트 세트의 게이트 쌍 사이에 있는 것인, 집적 회로 설계 시스템.
실시예 12. 실시예 9에 있어서,
상기 명령어 세트는 또한, 상기 프로세서로 하여금 상기 레이아웃 레벨 상에 표준 셀 레이아웃 패턴 세트를 배치하게 하도록 구성되고,
상기 표준 셀 레이아웃 패턴 세트는 상기 탭 셀 레이아웃 패턴에 인접하고, 상기 표준 셀 레이아웃 패턴 세트는 상기 집적 회로 구조물의 표준 셀 세트를 제작하는 것에 대응하고, 상기 표준 셀 세트는 트랜지스터 세트를 포함하고, 상기 표준 셀 세트는 행 및 열로 배열되는 것인, 집적 회로 설계 시스템.
실시예 13. 실시예 12에 있어서,
상기 프로세서로 하여금 상기 표준 셀 레이아웃 패턴 세트를 배치하게 하도록 구성되는 명령어 세트는:
상기 제1 레이아웃 레벨 상에 제2 웰 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제2 웰 레이아웃 패턴은 상기 제1 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴은 제2 웰을 제작하는 것에 대응하고, 상기 제2 웰은 상기 제1 방향으로 연장되고, 상기 제1 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리되고, 상기 제2 도펀트 타입을 가짐 ― , 및
상기 제2 레이아웃 레벨 상에 제3 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제3 임플란트 레이아웃 패턴은 상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴 위에 있고, 상기 제3 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제2 웰에 제3 임플란트 세트를 제작하는 것에 대응하고, 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ―
를 더 포함하고,
상기 제2 레이아웃 패턴 및 상기 제2 임플란트 레이아웃 패턴은 상기 제1 방향으로 상기 표준 셀 레이아웃 패턴 세트를 통해 연속적으로 연장되고,
상기 트랜지스터 세트는 상기 제2 웰 내에 위치되는 N-타입 트랜지스터 서브 세트를 포함하는 것인, 집적 회로 설계 시스템.
실시예 14. 실시예 12에 있어서,
상기 프로세서로 하여금 상기 표준 셀 레이아웃 패턴 세트를 배치하게 하도록 구성되는 명령어 세트는:
상기 제1 레이아웃 레벨 상에 제2 웰 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제2 웰 레이아웃 패턴은 상기 제2 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 제3 부분을 제작하는 것에 대응하고, 상기 제1 웰의 상기 제3 부분은 상기 제1 도펀트 타입을 갖고, 상기 제1 웰의 상기 제2 부분에 인접함 ― , 및
상기 제2 레이아웃 레벨 상에 제3 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제3 임플란트 레이아웃 패턴은 상기 제2 임플란트 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴 위에 있고, 상기 제3 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제3 부분에 제3 임플란트 세트를 제작하는 것에 대응하고, 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ―
를 더 포함하고,
상기 제1 레이아웃 패턴 및 상기 제1 임플란트 레이아웃 패턴은 상기 제1 방향으로 상기 표준 셀 레이아웃 패턴 세트를 통해 연속적으로 연장되지 않고,
상기 트랜지스터 세트는 상기 제1 웰의 상기 제3 부분 내에 위치된 P-타입 트랜지스터 서브 세트를 포함하는 것인, 집적 회로 설계 시스템.
실시예 15. 집적 회로 구조물을 형성하는 방법에 있어서,
집적 회로 구조물의 탭 셀을 제작하는 것에 대응하는 탭 셀 레이아웃 패턴을 생성하는 단계;
상기 탭 셀 레이아웃 패턴에 인접한 표준 셀 레이아웃 패턴 세트를 생성하는 단계 ― 상기 표준 셀 레이아웃 패턴 세트는 상기 집적 회로 구조물의 표준 셀 세트를 제작하는 것에 대응하고, 상기 표준 셀 세트는 트랜지스터 세트를 포함하고, 상기 표준 셀 세트는 행 및 열로 배열됨 ― ; 및
집적 회로의 상기 레이아웃 패턴 중 적어도 하나에 기초하여 상기 집적 회로 구조물을 제조하는 단계
를 포함하고,
상기 탭 셀 레이아웃 패턴을 생성하는 단계는:
상기 집적 회로 구조물의 제1 웰을 제작하는 것에 대응하는 제1 웰 레이아웃 패턴을 생성하는 단계 ― 상기 제1 웰은 제1 도펀트 타입을 갖고, 상기 제1 웰 레이아웃 패턴을 생성하는 단계는:
제1 방향으로 연장되고, 제1 폭을 가지며, 상기 제1 웰의 제1 부분을 제작하는 것에 대응하는 제1 레이아웃 패턴을 생성하는 단계, 및
상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴에 인접하고, 상기 제1 폭보다 큰 제2 폭을 가지며, 상기 제1 웰의 제2 부분을 제작하는 것에 대응하는 제2 레이아웃 패턴을 생성하는 단계
를 포함함 ― ; 및
상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴과 오버랩되고, 상기 제1 폭보다 큰 제3 폭을 갖는 제1 임플란트 레이아웃 패턴을 생성하는 단계 ― 상기 제1 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ―
를 포함하고,
상기 레이아웃 패턴 중 적어도 하나는 비일시적인 컴퓨터 판독가능 매체 상에 저장되고, 동작 중 적어도 하나는 하드웨어 프로세서에 의해 수행되는 것인, 집적 회로 구조물을 형성하는 방법.
실시예 16. 실시예 15에 있어서,
상기 탭 셀 레이아웃 패턴을 생성하는 단계는:
상기 제1 방향으로 연장되고, 상기 제1 임플란트 레이아웃 패턴에 인접하고, 상기 제2 레이아웃 패턴 위에 있고, 제4 폭을 갖는 제2 임플란트 레이아웃 패턴을 생성하는 단계 ― 상기 제2 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제2 부분에 제2 임플란트 세트를 제작하는 것에 대응하고, 상기 제2 임플란트 세트의 각각의 임플란트는 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ― ;
상기 제1 방향으로 연장되고, 상기 제2 레이아웃 패턴에 인접하고, 상기 제1 폭보다 큰 제5 폭을 갖는 제2 웰 레이아웃 패턴을 생성하는 단계 ― 상기 제2 웰 레이아웃 패턴은 상기 집적 회로 구조물의 제2 웰을 제작하는 것에 대응하고, 상기 제2 웰은 상기 제2 도펀트 타입을 가짐 ― ; 및
상기 제1 방향으로 연장되고, 상기 제2 웰 레이아웃 패턴 위에 있고, 상기 제4 폭 또는 상기 제5 폭보다 작은 제6 폭을 갖는 제3 임플란트 레이아웃 패턴을 생성하는 단계 ― 상기 제3 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제2 웰에 제3 임플란트 세트를 제작하는 것에 대응하고, 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제3 임플란트 세트의 적어도 하나의 임플란트는 상기 제1 공급 전압과 상이한 제2 공급 전압에 연결되도록 구성됨 ―
를 더 포함하고,
상기 제2 레이아웃 패턴은 상기 제1 레이아웃 패턴과 상기 제2 웰 레이아웃 패턴 사이에 있고,
상기 제2 임플란트 레이아웃 패턴은 상기 제1 임플란트 레이아웃 패턴과 상기 제3 임플란트 레이아웃 패턴 사이에 있는 것인, 집적 회로 구조물을 형성하는 방법.
실시예 17. 실시예 16에 있어서,
상기 탭 셀 레이아웃 패턴을 생성하는 단계는:
상기 제2 방향으로 연장되고, 상기 제1 웰 레이아웃 패턴 및 상기 제2 웰 레이아웃 패턴과 오버랩되는 게이트 레이아웃 패턴 세트를 생성하는 단계
를 더 포함하고,
상기 게이트 레이아웃 패턴 세트는 상기 집적 회로 구조물에 게이트 세트를 제작하는 것에 대응하고, 상기 게이트 세트의 각각의 게이트는 상기 제1 방향으로 서로 분리되고, 적어도 상기 제1 임플란트 세트의 임플란트는 상기 게이트 세트의 게이트 쌍 사이에 있는 것인, 집적 회로 구조물을 형성하는 방법.
실시예 18. 실시예 16에 있어서,
상기 표준 셀 레이아웃 패턴 세트를 생성하는 단계는:
상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되는 제3 웰 레이아웃 패턴을 생성하는 단계
를 포함하고,
상기 제3 웰 레이아웃 패턴은 제3 웰을 제작하는 것에 대응하고, 상기 제3 웰은 상기 제1 방향으로 연장되고, 상기 제1 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리되고, 상기 제2 도펀트 타입을 갖는 것인, 집적 회로 구조물을 형성하는 방법.
실시예 19. 실시예 18에 있어서,
상기 표준 셀 레이아웃 패턴 세트를 생성하는 단계는:
상기 제1 방향으로 연장되고 상기 제3 웰 레이아웃 패턴 위에 있는 제4 임플란트 레이아웃 패턴을 생성하는 단계
를 더 포함하고,
상기 제4 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제3 웰에 제4 임플란트 세트를 제작하는 것에 대응하고, 상기 제4 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며,
상기 제2 레이아웃 패턴 및 상기 제2 임플란트 레이아웃 패턴은 상기 제1 방향으로 상기 표준 셀 레이아웃 패턴 세트를 통해 연속적으로 연장되고,
상기 트랜지스터 세트는 상기 제3 웰 내에 위치되는 N-타입 트랜지스터 서브 세트를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.
실시예 20. 실시예 16에 있어서,
상기 탭 셀 레이아웃 패턴을 생성하는 단계는:
상기 제1 방향으로 연장되고, 상기 제2 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되는 제3 웰 레이아웃 패턴을 생성하는 단계 ― 상기 제3 웰 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 제3 부분을 제작하는 것에 대응하고, 상기 제1 웰의 제3 부분은 상기 제1 도펀트 타입을 갖고, 상기 제1 웰의 상기 제2 부분에 인접함 ― ; 및
상기 제2 임플란트 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제3 웰 레이아웃 패턴 위에 있는 제4 임플란트 레이아웃 패턴을 생성하는 단계 ― 상기 제4 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제3 부분에 제4 임플란트 세트를 제작하는 것에 대응하고, 상기 제4 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ―
를 더 포함하고,
상기 제1 레이아웃 패턴 및 상기 제1 임플란트 레이아웃 패턴은 상기 제1 방향으로 상기 표준 셀 레이아웃 패턴 세트를 통해 연속적으로 연장되지 않고,
상기 트랜지스터 세트는 상기 제1 웰의 상기 제3 부분 내에 위치된 P-타입 트랜지스터 서브 세트를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.

Claims (10)

  1. 집적 회로 구조물에 있어서,
    제1 웰 ― 상기 제1 웰은,
    제1 도펀트 타입,
    제1 방향으로 연장되고 제1 폭을 갖는 제1 부분, 및
    상기 제1 부분에 인접하고, 상기 제1 방향으로 연장되며, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분
    을 포함함 ― ;
    상기 제1 웰의 상기 제1 부분 내의 제1 임플란트 세트 ― 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ― ; 및
    상기 제1 웰의 상기 제2 부분 내의 제2 임플란트 세트 ― 상기 제2 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입과 상이한 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제2 임플란트 세트는 상기 제1 방향과 상이한 제2 방향으로 상기 제1 임플란트 세트로부터 분리됨 ―
    를 포함하는, 집적 회로 구조물.
  2. 제1항에 있어서,
    상기 제1 웰의 상기 제2 부분에 인접한 제2 웰 ― 상기 제2 웰은 상기 제2 도펀트 타입 및 제3 폭을 갖고, 상기 제2 웰은 상기 제2 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리됨 ― ; 및
    상기 제2 웰 내의 제3 임플란트 세트 ― 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제2 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되며, 상기 제3 임플란트 세트의 적어도 하나의 임플란트는 제2 공급 전압에 연결되도록 구성됨 ―
    를 더 포함하는, 집적 회로 구조물.
  3. 제1항에 있어서,
    상기 제2 방향으로 연장되고 상기 제1 웰과 오버랩되는 게이트 세트를 더 포함하며, 적어도 상기 제1 임플란트 세트의 임플란트는 상기 게이트 세트의 게이트 쌍 사이에 있고, 상기 제1 방향으로 서로 분리되는 것인, 집적 회로 구조물.
  4. 제1항에 있어서,
    트랜지스터 세트를 포함하는 표준 셀 세트를 더 포함하고, 상기 표준 셀 세트는 상기 제1 웰에 인접하고 행 및 열로 배열되며,
    상기 제1 웰의 상기 제2 부분은 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되는 것인, 집적 회로 구조물.
  5. 제4항에 있어서,
    상기 표준 셀 세트는:
    상기 제1 방향으로 연장되고, 상기 제1 방향으로 상기 제1 웰의 상기 제1 부분으로부터 분리되고, 상기 제2 도펀트 타입을 갖는 제2 웰, 및
    상기 제2 웰 내의 제3 임플란트 세트 ― 상기 제3 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리됨 ―
    를 더 포함하는 것인, 집적 회로 구조물.
  6. 제4항에 있어서,
    상기 제2 임플란트 세트는 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되도록 배열되고,
    상기 제1 웰의 상기 제1 부분 및 상기 제1 임플란트 세트는 상기 제1 방향으로 상기 표준 셀 세트를 통해 연속적으로 연장되지 않도록 배열되는 것인, 집적 회로 구조물.
  7. 제5항에 있어서,
    상기 트랜지스터 세트는:
    상기 제1 웰의 상기 제2 부분 내에 위치되는 P-타입 트랜지스터 서브 세트, 및
    상기 제2 웰 내에 위치되는 N-타입 트랜지스터 서브 세트
    를 포함하는 것인, 집적 회로 구조물.
  8. 제2항에 있어서,
    상기 제1 웰의 상기 제2 부분이 상기 제1 웰의 상기 제1 부분과 상기 제2 웰 사이에 있고;
    상기 제2 공급 전압이 상기 제1 공급 전압과 상이하고;
    상기 제1 웰의 상기 제2 부분의 상기 제2 폭이 상기 제2 웰의 상기 제3 폭보다 크고; 또는
    상기 제1 웰의 상기 제1 부분의 상기 제1 폭이 상기 제2 웰의 상기 제3 폭과 동일한 것인, 집적 회로 구조물.
  9. 집적 회로 설계 시스템에 있어서,
    명령어 세트로 인코딩된 비일시적(non-transitory) 저장 매체; 및
    상기 비일시적 저장 매체와 통신 가능하게 연결되고, 상기 명령어 세트를 실행하도록 구성되는 하드웨어 프로세서
    를 포함하고,
    상기 명령어 세트는 상기 프로세서로 하여금 레이아웃 레벨 상에 탭 셀 레이아웃 패턴을 배치하게 하도록 구성되고, 상기 탭 셀 레이아웃 패턴은 집적 회로 구조물의 탭 셀을 제작하는 것에 대응하고,
    상기 탭 셀 레이아웃 패턴을 배치하게 하도록 구성되는 명령어 세트는:
    제1 레이아웃 레벨 상에 제1 웰 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제1 웰 레이아웃 패턴은 상기 집적 회로 구조물의 제1 웰을 제작하는 것에 대응하고, 상기 제1 웰은 제1 도펀트 타입을 갖고, 상기 제1 웰 레이아웃 패턴을 배치하기 위한 명령어는:
    제1 방향으로 연장되고, 제1 폭을 가지며, 상기 제1 웰의 제1 부분을 제작하는 것에 대응하는 제1 레이아웃 패턴을 배치하기 위한 명령어, 및
    상기 제1 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제1 폭보다 큰 제2 폭을 갖고, 상기 제1 웰의 적어도 제2 부분을 제작하는 것에 대응하는 제2 레이아웃 패턴을 배치하기 위한 명령어
    를 포함함 ― ;
    제2 레이아웃 레벨 상에 제1 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제1 임플란트 레이아웃 패턴은 상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴과 오버랩되고, 상기 제1 폭보다 큰 제3 폭을 갖고, 상기 제1 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ― ; 및
    상기 제2 레이아웃 레벨 상에 제2 임플란트 레이아웃 패턴을 배치하기 위한 명령어 ― 상기 제2 임플란트 레이아웃 패턴은 상기 제1 임플란트 레이아웃 패턴에 인접하고, 상기 제1 방향으로 연장되고, 상기 제2 레이아웃 패턴 위에 있고, 제4 폭을 가지며, 상기 제2 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제2 부분에 제2 임플란트 세트를 제작하는 것에 대응하고, 상기 제2 임플란트 세트의 각각의 임플란트는 제2 도펀트 타입을 갖고 상기 제1 방향으로 서로 분리됨 ―
    을 포함하는 것인, 집적 회로 설계 시스템.
  10. 집적 회로 구조물을 형성하는 방법에 있어서,
    집적 회로 구조물의 탭 셀을 제작하는 것에 대응하는 탭 셀 레이아웃 패턴을 생성하는 단계;
    상기 탭 셀 레이아웃 패턴에 인접한 표준 셀 레이아웃 패턴 세트를 생성하는 단계 ― 상기 표준 셀 레이아웃 패턴 세트는 상기 집적 회로 구조물의 표준 셀 세트를 제작하는 것에 대응하고, 상기 표준 셀 세트는 트랜지스터 세트를 포함하고, 상기 표준 셀 세트는 행 및 열로 배열됨 ― ; 및
    집적 회로의 상기 레이아웃 패턴 중 적어도 하나에 기초하여 상기 집적 회로 구조물을 제조하는 단계
    를 포함하고,
    상기 탭 셀 레이아웃 패턴을 생성하는 단계는:
    상기 집적 회로 구조물의 제1 웰을 제작하는 것에 대응하는 제1 웰 레이아웃 패턴을 생성하는 단계 ― 상기 제1 웰은 제1 도펀트 타입을 갖고, 상기 제1 웰 레이아웃 패턴을 생성하는 단계는:
    제1 방향으로 연장되고, 제1 폭을 가지며, 상기 제1 웰의 제1 부분을 제작하는 것에 대응하는 제1 레이아웃 패턴을 생성하는 단계, 및
    상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴에 인접하고, 상기 제1 폭보다 큰 제2 폭을 가지며, 상기 제1 웰의 제2 부분을 제작하는 것에 대응하는 제2 레이아웃 패턴을 생성하는 단계
    를 포함함 ― ; 및
    상기 제1 방향으로 연장되고, 상기 제1 레이아웃 패턴과 오버랩되고, 상기 제1 폭보다 큰 제3 폭을 갖는 제1 임플란트 레이아웃 패턴을 생성하는 단계 ― 상기 제1 임플란트 레이아웃 패턴은 상기 집적 회로 구조물의 상기 제1 웰의 상기 제1 부분에 제1 임플란트 세트를 제작하는 것에 대응하고, 상기 제1 임플란트 세트의 각각의 임플란트는 상기 제1 도펀트 타입을 갖고, 상기 제1 방향으로 서로 분리되고, 상기 제1 임플란트 세트의 적어도 하나의 임플란트는 제1 공급 전압에 연결되도록 구성됨 ―
    를 포함하고,
    상기 레이아웃 패턴 중 적어도 하나는 비일시적인 컴퓨터 판독가능 매체 상에 저장되고, 동작 중 적어도 하나는 하드웨어 프로세서에 의해 수행되는 것인, 집적 회로 구조물을 형성하는 방법.
KR1020170162056A 2016-11-29 2017-11-29 집적 회로, 집적 회로를 형성하는 시스템 및 방법 KR102024434B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427558P 2016-11-29 2016-11-29
US62/427,558 2016-11-29
US15/782,183 2017-10-12
US15/782,183 US10734377B2 (en) 2016-11-29 2017-10-12 Integrated circuit, system for and method of forming an integrated circuit

Publications (2)

Publication Number Publication Date
KR20180061079A true KR20180061079A (ko) 2018-06-07
KR102024434B1 KR102024434B1 (ko) 2019-09-23

Family

ID=62117509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170162056A KR102024434B1 (ko) 2016-11-29 2017-11-29 집적 회로, 집적 회로를 형성하는 시스템 및 방법

Country Status (5)

Country Link
US (4) US10734377B2 (ko)
KR (1) KR102024434B1 (ko)
CN (1) CN108133933B (ko)
DE (1) DE102017124629A1 (ko)
TW (1) TWI649782B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008526A (ko) * 2018-07-16 2020-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상이한 높이 행들에서 더 유사한 셀 밀도들을 가지는 셀 영역을 포함하는 반도체 디바이스, 및 이의 레이아웃 도면을 생성하기 위한 방법 및 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971493B2 (en) 2017-11-27 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit device with high mobility and system of forming the integrated circuit
US10741540B2 (en) * 2018-06-29 2020-08-11 Taiwan Semiconductor Manufacutring Company, Ltd. Integrated circuit layout method and device
US10847575B2 (en) 2018-07-13 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and related apparatus for improving memory cell performance in semiconductor-on-insulator technology
US11616055B2 (en) * 2020-01-30 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US11881477B2 (en) 2020-02-19 2024-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy poly layout for high density devices
US11527527B2 (en) * 2020-05-21 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Tap cell, integrated circuit structure and forming method thereof
US20220037365A1 (en) * 2020-07-28 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device, method, and system
US11862620B2 (en) 2020-09-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating cell structure
CN115130422B (zh) * 2022-05-24 2023-10-17 清华大学 标准单元的自动构建方法及装置、终端和存储介质
US20240038760A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Integrated circuit cell with dual row, back-to-back, transistor body ties

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036446A (ko) * 2012-09-14 2014-03-26 삼성전자주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
KR20140043451A (ko) * 2011-07-29 2014-04-09 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US20150318407A1 (en) * 2011-05-12 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Adding Decoupling Function for TAP Cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420221B1 (en) 2000-02-22 2002-07-16 Taiwan Semiconductor Manufacturing Company Method of manufacturing a highly latchup-immune CMOS I/O structure
JP2006269787A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体集積回路装置及びその設計方法
US7268613B2 (en) 2005-10-31 2007-09-11 International Business Machines Corporation Transistor switch with integral body connection to prevent latchup
WO2011077664A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 半導体装置
US8315086B1 (en) 2010-11-30 2012-11-20 Texas Instruments Incorporated SRAM strap row well contact
US8443306B1 (en) * 2012-04-03 2013-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Planar compatible FDSOI design architecture
US9419014B2 (en) * 2012-12-28 2016-08-16 Texas Instruments Incorporated Alternating tap-cell strategy in a standard cell logic block for area reduction
US8710906B1 (en) * 2013-02-12 2014-04-29 Freescale Semiconductor, Inc. Fine grain voltage scaling of back biasing
US9679915B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with well and substrate contacts
US9905560B2 (en) * 2015-05-27 2018-02-27 Mediatek Singapore Pte. Ltd. Multi-voltage complementary metal oxide semiconductor integrated circuits based on always-on N-well architecture
US10157910B2 (en) * 2015-12-30 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Circuits and structures including tap cells and fabrication methods thereof
US10269783B2 (en) * 2016-01-22 2019-04-23 Arm Limited Implant structure for area reduction
US10109619B2 (en) * 2016-06-06 2018-10-23 Qualcomm Incorporated Methods and apparatus for using split N-well cells in a merged N-well block
US11527527B2 (en) * 2020-05-21 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Tap cell, integrated circuit structure and forming method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318407A1 (en) * 2011-05-12 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Adding Decoupling Function for TAP Cells
KR20140043451A (ko) * 2011-07-29 2014-04-09 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR20140036446A (ko) * 2012-09-14 2014-03-26 삼성전자주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008526A (ko) * 2018-07-16 2020-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상이한 높이 행들에서 더 유사한 셀 밀도들을 가지는 셀 영역을 포함하는 반도체 디바이스, 및 이의 레이아웃 도면을 생성하기 위한 방법 및 시스템
US11409937B2 (en) 2018-07-16 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same
US11797746B2 (en) 2018-07-16 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device having more similar cell densities in alternating rows

Also Published As

Publication number Publication date
US20200357793A1 (en) 2020-11-12
US10734377B2 (en) 2020-08-04
US10879229B2 (en) 2020-12-29
TW201820397A (zh) 2018-06-01
US20210118868A1 (en) 2021-04-22
CN108133933B (zh) 2021-01-22
CN108133933A (zh) 2018-06-08
TWI649782B (zh) 2019-02-01
KR102024434B1 (ko) 2019-09-23
US20180151559A1 (en) 2018-05-31
US20230282639A1 (en) 2023-09-07
DE102017124629A1 (de) 2018-05-30
US11652102B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
KR102024434B1 (ko) 집적 회로, 집적 회로를 형성하는 시스템 및 방법
US11271011B2 (en) Method for high performance standard cell design techniques in FinFET based library using local layout effects (LLE)
US11152348B2 (en) Integrated circuit with mixed row heights
US8561003B2 (en) N-channel and P-channel finFET cell architecture with inter-block insulator
US8595661B2 (en) N-channel and p-channel finFET cell architecture
US8759885B1 (en) Standard cell for semiconductor device
US8230380B2 (en) High speed reduced area cell library with cells having integer multiple track heights
KR20140107083A (ko) 핀 그리드 상의 셀 및 매크로 배치
JP2007165670A (ja) 半導体回路装置およびその設計方法
US20240037309A1 (en) Multiplexer
US11392743B2 (en) Multiplexer
US10157975B2 (en) Method of manufacturing a semiconductor device
US8650520B2 (en) Integrated circuit module and manufacturing methods and application thereof
US10396080B2 (en) Semiconductor device and method of manufacturing the same
TWI574377B (zh) 積體電路模組及其製作方法與應用
TW201543646A (zh) 積體電路模組及其製作方法與應用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant