KR20180059268A - DC-DC converter having stable output characteristic over wide range of input voltage - Google Patents

DC-DC converter having stable output characteristic over wide range of input voltage Download PDF

Info

Publication number
KR20180059268A
KR20180059268A KR1020160158627A KR20160158627A KR20180059268A KR 20180059268 A KR20180059268 A KR 20180059268A KR 1020160158627 A KR1020160158627 A KR 1020160158627A KR 20160158627 A KR20160158627 A KR 20160158627A KR 20180059268 A KR20180059268 A KR 20180059268A
Authority
KR
South Korea
Prior art keywords
boost converter
diode
pmos
mode
terminal
Prior art date
Application number
KR1020160158627A
Other languages
Korean (ko)
Other versions
KR101879653B1 (en
Inventor
김학윤
김주권
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Priority to KR1020160158627A priority Critical patent/KR101879653B1/en
Priority to PCT/KR2016/014570 priority patent/WO2018079929A1/en
Priority to CN201680042032.5A priority patent/CN108475984B/en
Priority to CN201810281754.7A priority patent/CN109378969A/en
Publication of KR20180059268A publication Critical patent/KR20180059268A/en
Application granted granted Critical
Publication of KR101879653B1 publication Critical patent/KR101879653B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Abstract

Provided is a DC-DC boost converter which comprises an NMOS and a PMOS. A gate voltage of the PMOS is controlled to always have a gate-off voltage while the NMOS periodically switches to on/off states.

Description

넓은 범위의 입력 전압에 대해 안정적인 출력 특성을 갖는 DC-DC 컨버터의 구현 방법{DC-DC converter having stable output characteristic over wide range of input voltage}[0001] The present invention relates to a DC-DC converter having stable output characteristics over a wide range of input voltages.

본 발명은 DC-DC 컨버터에 관한 것으로서, 특히 높은 입력 전압에 대해서도 원하는 출력전압을 제공할 수 있는 DC-DC 부스트 컨버터의 구조에 관한 것이다.The present invention relates to a DC-DC converter, and more particularly, to a DC-DC boost converter capable of providing a desired output voltage for a high input voltage.

도 1은 일반적인 부스트 컨버터의 동작원리를 설명하기 위한 도면이다.1 is a diagram for explaining the operation principle of a general boost converter.

도 1의 (a)에 제시한 보통의 부스트 컨버터는 배터리전압(VBAT)이 인가되는 일 단자를 갖는 인덕터(11), 상기 인덕터(11)의 타단부에서 정의되는 공통노드(LX), 상기 공통노드에 드레인이 연결된 NMOS(110), 상기 공통노드에 소스(또는 드레인)가 연결된 PMOS(120), 상기 PMOS(120)의 드레인(또는 소스)에서 출려되는 출력전압(VOUT), 상기 PMOS(120)의 드레인에 일 단자가 연결된 커패시터(12)를 포함할 수 있다. 상기 NMOS(110)의 소스 및 상기 커패시터의 타 단자는 기준전위(그라운드)에 연결될 수 있다. 그리고 상기 NMOS(110)의 게이트에는 스위칭 신호(SW_NG)가 인가되고 상기 PMOS(120)의 게이트에는 스위칭 신호(SW_PG)가 인가될 수 있다. 상기 PMOS(120)의 소스와 드레인의 위치는 서로 바뀔 수도 있다. 이하 본 명세서에서 상기 배터리전압(VBAT)은 입력전압(VIN)으로 지칭될 수 있다. 또한 상기 출력전압(VOUT)은 출력전압(ELVDD)로 지칭될 수도 있다. The normal boost converter shown in FIG. 1A includes an inductor 11 having one terminal to which a battery voltage VBAT is applied, a common node LX defined at the other end of the inductor 11, An output voltage VOUT output from a drain (or a source) of the PMOS 120, an output voltage VOUT output from the PMOS 120 (or a drain) And a capacitor 12 to which a terminal is connected. The source of the NMOS 110 and the other terminal of the capacitor may be connected to a reference potential (ground). A switching signal SW_NG may be applied to the gate of the NMOS 110 and a switching signal SW_PG may be applied to the gate of the PMOS 120. The positions of the source and the drain of the PMOS 120 may be reversed. Hereinafter, the battery voltage VBAT may be referred to as an input voltage VIN. The output voltage VOUT may also be referred to as an output voltage ELVDD.

상기 스위칭 신호(SW_NG)와 상기 스위칭 신호(SW_PG)는 각각 로우값과 하이값을 주기적으로 번갈아 가면서 변할 수 있다. 일 실시예에서 상기 스위칭 신호(SW_NG)와 상기 스위칭 신호(SW_PG)가 동시에 온 상태를 유지하지 않도록 되어 있을 수 있다. 또는 일 실시예에서 상기 스위칭 신호(SW_NG)와 상기 스위칭 신호(SW_PG)는 서로 상보적인 값을 갖도록 되어 있을 수 있다. 상기 스위칭 신호(SW_NG)와 상기 스위칭 신호(SW_PG)가 온 상태 및 오프 상태를 유지하는 시간길이의 비율에 의해 정의되는 듀티비에 따라 출력전압의 값이 달라질 수 있다.The switching signal SW_NG and the switching signal SW_PG may be alternately switched between a low value and a high value periodically. In one embodiment, the switching signal SW_NG and the switching signal SW_PG may not be maintained at the same time. In one embodiment, the switching signal SW_NG and the switching signal SW_PG may have complementary values. The value of the output voltage may be varied according to the duty ratio defined by the ratio of the switching signal SW_NG and the length of time that the switching signal SW_PG maintains the ON state and the OFF state.

도 1의 (b)는 상기 NMOS(110)가 온 상태를 유지하고 상기 PMOS(120)가 오프 상태를 유지하는 경우의 회로의 동작을 나타낸 것이다. 이때, 상기 스위칭 신호(SW_NG)는 하이 값을 갖고 상기 스위칭 신호(SW_PG)는 로우값을 가질 수 있다. 이때 배터리로부터 제공되는 전류는 NMOS(110)를 통해 흐를 수 있다. 도 1의 (b)의 상태가 안정화 된 경우 상기 인덕터(11) 양 단의 전위차는 0이며, 따라서 상기 공통노드의 전압은 입력전압(VIN)이 된다.1B shows the operation of the circuit when the NMOS 110 maintains the ON state and the PMOS 120 maintains the OFF state. At this time, the switching signal SW_NG may have a high value and the switching signal SW_PG may have a low value. At this time, the current supplied from the battery can flow through the NMOS 110. [ When the state of FIG. 1 (b) is stabilized, the potential difference between both ends of the inductor 11 is 0, and thus the voltage of the common node becomes the input voltage VIN.

도 1의 (c)는 상기 NMOS(110)가 오프 상태를 유지하고 상기 PMOS(120)가 온 상태를 유지하는 경우의 회로의 동작을 나타낸 것이다. 이때, 상기 스위칭 신호(SW_NG)는 로우 값을 갖고 상기 스위칭 신호(SW_PG)는 하이값을 가질 수 있다. 이 경우 배터리로부터 제공되는 전류는 PMOS(120)를 통해 흐를 수 있다. 도 1의 (b)의 상태에서 도 1의 (c)의 상태로 전환되는 전이구간 동안, 상기 인덕터(11)에 흐르는 전류값의 연속성이 보장되기 때문에, 그 결과 공통노드(LX)의 전압이 상승하게 된다. 이때, 출력전압(VOUT)은 공통노드의 전압으로부터 PMOS(120)의 소스와 드레인 간의 전압을 차감한 값으로 주어질 수 있다. 1 (c) shows the operation of the circuit when the NMOS 110 maintains the off state and the PMOS 120 maintains the on state. At this time, the switching signal SW_NG may have a low value and the switching signal SW_PG may have a high value. In this case, the current supplied from the battery may flow through the PMOS 120. [ The continuity of the current value flowing in the inductor 11 is ensured during the transition period from the state of FIG. 1 (b) to the state of FIG. 1 (c), so that the voltage of the common node LX becomes . At this time, the output voltage VOUT may be given by subtracting the voltage between the source and the drain of the PMOS 120 from the voltage of the common node.

도 1의 (c) 상태에서 도 1의 (b) 상태로 다시 전환되면, 출력전압(VOUT)의 값은 커패시터에 의해 유지될 수 있다.When the state of FIG. 1 (c) is switched back to the state of FIG. 1 (b), the value of the output voltage VOUT can be held by the capacitor.

도 1에 따른 일반적인 부스트 컨버터의 경우, 출력전압(VOUT)과 입력전압(VIN)은 아래 수식1과 같은 관계를 갖는다.
1, the output voltage VOUT and the input voltage VIN have the relationship expressed by Equation 1 below.

[수식1][Equation 1]

VOUT={1/(1-D)}*VINVOUT = {1 / (1-D)} * VIN

여기서 D<1, 일반적으로 D<0.8
Where D <1, typically D <0.8

즉, VOUT은 VIN보다 큰 값을 갖도록 도 1에 따른 회로가 동작한다. 즉, 부스트 컨버터는 입력전압보다 큰 출력전압만 생성할 수 있다. 통상 가장 낮은 VOUT=VIN+0.2V이다.That is, the circuit according to FIG. 1 operates so that VOUT has a value greater than VIN. That is, the boost converter can only produce an output voltage that is greater than the input voltage. Typically the lowest VOUT = VIN + 0.2V.

도 1에 나타낸 부스트 컨버터는 AMOLED 패널에 제공되는 전압을 생성하는 DC-DC 컨버터로 사용될 수 있다. AMOLED 패널에 입력되는 DC 전압을 제공하기 위해서는, 배터리 또는 소정의 DC 전원으로부터 제공되는 DC 입력전압의 레벨을 변화시켜 상기 AMOLED 패널에 적합한 DC 출력전압으로 바꾸어 제공할 필요가 있으며, 이러한 기능은 DC-DC 컨버터에 의해 수행될 수 있다.The boost converter shown in Fig. 1 can be used as a DC-DC converter that generates the voltage provided to the AMOLED panel. In order to provide the DC voltage to be input to the AMOLED panel, it is necessary to change the level of the DC input voltage provided from the battery or a predetermined DC power supply to convert it into a DC output voltage suitable for the AMOLED panel. DC converter.

또는, 무선충전 시 충전되는 배터리 셀에 입력되는 DC 출력전압을 제공하기 위해서는, 무선충전 장치로부터 제공되는 DC 입력전압의 레벨을 변화시켜 상기 배터리 셀에 적합한 DC 출력전압으로 바꿀 필요가 있으며, 이러한 기능도 DC-DC 컨버터에 의해 수행될 수 있다.In order to provide the DC output voltage to be input to the battery cell to be charged in the wireless charging, it is necessary to change the DC input voltage supplied from the wireless charging device to a DC output voltage suitable for the battery cell. Can also be performed by a DC-DC converter.

일반적으로 부스트 타입의 AMOLED 패널용 DC-DC 컨버터는 VBAT(2.9V~4.4V)입력을 받아서 미리 설정된 바람직한 타겟값 예컨대, 4.6V를 출력하도록 설계된다. 즉 부스트되는 차이값이 0.2V ~ 1.7V 범위를 가질 수 있다. 그러나 최근 불량 유선충전기 및 급속충전에 의해 배터리전압(VBAT)은 4.5V이상의 전압으로 충전된 상태로 제공될 수 있다. 이런 경우에 부스트 컨버터의 출력전압이 상기 타겟값 이상의 값을 갖게 될 수 있다. AMOLED 패널에 입력되는 전압이 미리 설계된 값보다 커지게 되면 화면 불량을 야기한다는 문제가 있다.Generally, a DC-DC converter for a boost type AMOLED panel is designed to receive a VBAT (2.9V to 4.4V) input and output a preset desired target value, for example, 4.6V. That is, the boost difference value can range from 0.2V to 1.7V. However, the battery voltage (VBAT) can be supplied in a state of being charged to a voltage of 4.5V or more by the recent bad wire charger and rapid charging. In this case, the output voltage of the boost converter may have a value greater than or equal to the target value. If the voltage input to the AMOLED panel becomes larger than the predetermined value, there is a problem that the screen is defective.

본 발명은 배터리전압(VBAT)이 4.4V보다 클 경우에도, 이를 감지하여 출력단의 PMOS(120)를 오프 상태로 둠으로써, 출력전압(VOUT)가 4.6V을 갖도록 하는 부스트 컨버터를 제공하는 것을 목적으로 한다. 즉, 배터리전압(VBAT)이 2.9~(4.4V+VTHP) 범위를 가질 때에, 즉 배터리전압이 2.9V~5.2V의 범위를 가질 때에, 출력전압이 4.6가 되도록 보장하는 부스트 컨버터를 제공하는 것을 목적으로 한다. The present invention aims at providing a boost converter that has an output voltage VOUT of 4.6V by detecting the battery voltage VBAT of more than 4.4V and putting the PMOS 120 of the output stage in an off state . That is, to provide a boost converter that ensures that the output voltage becomes 4.6 when the battery voltage VBAT has a range of 2.9 to (4.4V + VTHP), that is, when the battery voltage has a range of 2.9V to 5.2V The purpose.

본 발명의 일 관점에 따라 제공되는 DC-DC 부스트 컨버터는 NMOS와 PMOS를 포함하는 부스트 컨버터; 및 상기 부스트 컨버터에 입력되는 입력전압(VBAT)을 감지하여 상기 감지된 입력전압에 따라 상기 부스트 컨버터를 제1모드 또는 제2모드로 변환하는 모드 제어부를 포함한다. 이때. 상기 제1모드는, 상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압이 항상 게이트오프전압을 갖도록 제어하는 모드이며, 상기 제2모드는, 상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압도 온오프 상태를 전환하도록 제어하는 모드이다. According to an aspect of the present invention, there is provided a DC-DC boost converter including: a boost converter including an NMOS and a PMOS; And a mode controller for sensing an input voltage VBAT input to the boost converter and converting the boost converter into a first mode or a second mode according to the sensed input voltage. At this time. The first mode is a mode in which the gate voltage of the PMOS is always controlled to have a gate-off voltage while the NMOS is periodically turned on and off, and the second mode is a mode in which the NMOS periodically turns on and off And the gate voltage of the PMOS is also switched to the on-off state during the switching.

이때, 상기 입력전압이 미리 결정된 값보다 클 때에는, 상기 부스트 컨버터가 상기 제1모드로 동작하고, 상기 입력전압이 상기 미리 결정된 값과 같거나 또는 상기 미리 결정된 값보다 작은 때에는, 상기 부스트 컨버터가 상기 제2모드로 동작하도록 되어 있을 수 있다.When the input voltage is greater than a predetermined value, the boost converter operates in the first mode. When the input voltage is equal to or smaller than the predetermined value, And may be configured to operate in the second mode.

이때, 상기 제1모드와 상기 제2모드 간의 전환은 상기 입력전환에 따른 히스테리시스 특징을 가질 수 있다.At this time, the switching between the first mode and the second mode may have a hysteresis characteristic according to the input switching.

이때, 상기 입력전압이 미리 결정된 제1값보다 커지는 순간에, 상기 부스트 컨버터가 상기 제2모드로부터 상기 제1모드로 전환하도록 되어 있고, 그 후, 상기 입력전압이 상기 미리 결정된 제1값보다 작은 미리 결정된 제2값보다 작아지는 순간에, 상기 부스트 컨버터가 상기 제1모드로부터 상기 제2모드로 전환하도록 되어 있을 수 있다. At this time, the boost converter is caused to switch from the second mode to the first mode at an instant when the input voltage becomes greater than a predetermined first value, and thereafter, when the input voltage is smaller than the predetermined first value The boost converter may be adapted to switch from the first mode to the second mode at a moment when the boost converter becomes smaller than a predetermined second value.

이때, 상기 부스트 컨버터에는 효율향상회로가 연결되어 있을 수 있다. 그리고 상기 효율향상회로는, 제1 다이오드; 및 제2 다이오드를 포함하며, 상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고, 상기 제2 다이오드의 양극 단자에는 상기 입력전압이 인가되고, 상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있을 수 있다. 그리고 상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자, 상기 PMOS의 백게이트 단자, 및 상기 PMOS의 제2 Iso_ring 단자에 연결되어 있을 수 있다. At this time, an efficiency improvement circuit may be connected to the boost converter. And the efficiency enhancement circuit comprises: a first diode; And an output voltage of the boost converter is applied to a positive terminal of the first diode, the input voltage is applied to a positive terminal of the second diode, and a negative terminal of the first diode, And the negative terminal of the second diode may be connected to each other. And a negative terminal of the first diode and the second diode may be connected to a first Iso_ring terminal of the PMOS, a back gate terminal of the PMOS, and a second Iso_ring terminal of the PMOS.

본 발명의 다른 관점에 따라 제공되는 DC-DC 부스트 컨버터는 NMOS와 PMOS를 포함하는 부스트 컨버터를 포함하며, 상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압이 항상 게이트오프전압을 갖도록 제어된다.According to another aspect of the present invention, there is provided a DC-DC boost converter including a boost converter including an NMOS and a PMOS, wherein a gate voltage of the PMOS is always maintained at a gate-off voltage while the NMOS is periodically switched on and off Respectively.

상기 DC-DC 부스트 컨버터는 인덕터를 더 포함할 수 있다. 이때, 상기 인덕터의 일 단자에는 상기 부스트 컨버터에 입력되는 입력전압이 인가되고, 상기 인덕터의 타 단자는 상기 NMOS의 드레인에 연결되어 있으며, 상기 NMOS의 소스는 기준전위에 연결되어 있으며, 상기 NMOS의 드레인은 상기 PMOS의 제1단자에 연결되어 있고, 상기 PMOS의 제2단자는 상기 부스트 컨버터의 출력단자일 수 있다.The DC-DC boost converter may further include an inductor. In this case, an input voltage input to the boost converter is applied to one terminal of the inductor, another terminal of the inductor is connected to a drain of the NMOS, a source of the NMOS is connected to a reference potential, Drain may be connected to a first terminal of the PMOS, and a second terminal of the PMOS may be an output terminal of the boost converter.

이때, 상기 부스트 컨버터에는 효율향상회로가 연결되어 있을 수 있다. 이때, 상기 효율향상회로는, 제1 다이오드; 및 제2 다이오드를 포함할 수 있다. 그리고 상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고, 상기 제2 다이오드의 양극 단자에는 상기 입력전압이 인가되고, 상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있으며, 상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자, 상기 PMOS의 백게이트 단자, 및 상기 PMOS의 제2 Iso_ring 단자에 연결되어 있을 수 있다.At this time, an efficiency improvement circuit may be connected to the boost converter. Here, the efficiency improving circuit may include a first diode; And a second diode. The output voltage of the boost converter is applied to the positive terminal of the first diode, the input voltage is applied to the positive terminal of the second diode, and the negative terminal of the first diode and the negative terminal of the second diode And the negative terminal of the first diode and the second diode may be connected to a first Iso_ring terminal of the PMOS, a back gate terminal of the PMOS, and a second Iso_ring terminal of the PMOS.

본 발명의 또 다른 관점에 따라 제공되는 DC-DC 부스트 컨버터는, NMOS와 PMOS를 포함하는 부스트 컨버터 및 상기 부스트 컨버터에 연결된 효율향상회로를 포함한다. 이때, 상기 효율향상회로는 제1 다이오드 및 제2 다이오드를 포함하며, 상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고, 상기 제2 다이오드의 양극 단자에는 상기 부스트 컨버터의 입력전압이 인가되고, 상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있으며, 상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자, 상기 PMOS의 백게이트 단자, 및 상기 PMOS의 제2 Iso_ring 단자에 연결되어 있을 수 있다.A DC-DC boost converter provided according to another aspect of the present invention includes a boost converter including an NMOS and a PMOS, and an efficiency enhancement circuit connected to the boost converter. In this case, the efficiency improving circuit includes a first diode and a second diode, an output voltage of the boost converter is applied to a positive terminal of the first diode, and an input voltage of the boost converter is applied to a positive terminal of the second diode. The negative terminal of the first diode and the negative terminal of the second diode are connected to each other and the negative terminal of the first diode and the second diode is connected to the first Iso_ring terminal of the PMOS, A gate terminal, and a second Iso_ring terminal of the PMOS.

따라서 본 발명을 이용하는 경우, 배터리가 과충전되어 배터리전압(VBAT)이 높아지더라도 정상적인 디스플레이 품질을 보장하기 위한 출력전압을 제공할 수 있다.Therefore, when the present invention is used, it is possible to provide an output voltage for ensuring normal display quality even if the battery voltage VBAT is increased due to overcharging of the battery.

도 1은 일반적인 부스트 컨버터의 동작원리를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 DC-DC 부스트 컨버터의 구조를 나타낸 다이어그램이다.
도 3은 본 발명의 일 실시예에 따른 부스트 컨버터 및 여기에 연결될 수 있는 상기 효율향상회로의 구조 및 이 부스트 컨버터에 4.4V보다 높은 전압을 갖는 배터리전압(VBAT)이 인가되었을 때의 동작원리를 설명하기 위한 도면이다.
도 4은 본 발명의 일 실시예에 따른 부스트 컨버터가 제공하는 두 개의 동작모드 사이를 전환하는 기술을 설명하기 위한 것이다.
도 5는 도 4에 설명한 본 발명의 일 실시예에 따른 모드 전환에 따른 출력전압을 시뮬레이션 한 결과를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 부스트 컨버터가 STS 모드로 동작할 경우의 효율을 시뮬레이션 한 결과를 나타내는 그래프이다. 1 is a diagram for explaining the operation principle of a general boost converter.
2 is a diagram illustrating a structure of a DC-DC boost converter according to an embodiment of the present invention.
FIG. 3 is a graph showing the structure of the boost converter according to an embodiment of the present invention and the efficiency improving circuit that can be connected thereto, and the operation principle when a battery voltage VBAT having a voltage higher than 4.4 V is applied to the boost converter Fig.
FIG. 4 illustrates a technique for switching between two operation modes provided by the boost converter according to an embodiment of the present invention.
FIG. 5 shows a simulation result of the output voltage according to the mode switching according to the embodiment of the present invention shown in FIG.
6 is a graph illustrating a simulation result of efficiency of the boost converter operating in the STS mode according to an embodiment of the present invention.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein, but may be implemented in various other forms. The terminology used herein is for the purpose of understanding the embodiments and is not intended to limit the scope of the present invention. Also, the singular forms as used below include plural forms unless the phrases expressly have the opposite meaning.

이하 설명하는 실시예에서 기술하는 특정한 전압값은 설명의 편의를 위하여 특정한 것이며, 그 전압값이 변하더라도 본 발명의 사상은 그대로 유지될 수 있다는 점에 유의해야 한다.It should be noted that the specific voltage value described in the embodiment described below is specific for convenience of explanation, and the idea of the present invention can be maintained even if the voltage value changes.

본 명세서에서 NMOS 또는 PMOS를 오프 상태로 하기 위하여 제공되는 게이트 전압을 편의를 위해 '게이트오프전압'이라고 지칭할 수 있다.In this specification, the gate voltage provided to turn off the NMOS or PMOS may be referred to as 'gate off voltage' for convenience.

도 2는 본 발명의 일 실시예에 따른 DC-DC 부스트 컨버터의 구조를 나타낸 다이어그램이다.2 is a diagram illustrating a structure of a DC-DC boost converter according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 DC-DC 부스트 컨버터(1)는 부스트 컨버터(10), 효율향상회로(20), 및 모드 제어부(30)를 포함할 수 있다. The DC-DC boost converter 1 according to an embodiment of the present invention may include a boost converter 10, an efficiency enhancement circuit 20, and a mode control unit 30.

부스트 컨버터(10)는 도 1에 도시한 부스트 컨버터와 동일한 구조를 가질 수 있다. 효율향상회로(20)는, 이하 도 3에 자세히 설명하는 동작모드인 STS 모드에서의 효율을 높이기 위한 것으로서 그 구체적인 구성은 아래 도 3에 관한 설명에 서술한다. The boost converter 10 may have the same structure as that of the boost converter shown in Fig. The efficiency improving circuit 20 is for increasing the efficiency in the STS mode, which is an operation mode to be described in detail with reference to FIG. 3, and its specific configuration will be described below with reference to FIG.

효율향상회로(20)에는 배터리 전압(VBAT) 및 출력전압(VOUT)이 입력될 수 있다. The battery voltage VBAT and the output voltage VOUT may be input to the efficiency improvement circuit 20. [

모드 제어부(30)는 배터리 전압(VBAT)을 감지하여 감지된 값에 따라 부스트 컨버터(10)의 동작 모드를 전환하는 기능을 수행할 수 있다.The mode control unit 30 may sense the battery voltage VBAT and perform a function of switching the operation mode of the boost converter 10 according to the sensed value.

도 3은 본 발명의 일 실시예에 따른 부스트 컨버터 및 여기에 연결될 수 있는 상기 효율향상회로의 구조 및 이 부스트 컨버터에 4.4V보다 높은 전압을 갖는 배터리전압(VBAT)이 인가되었을 때의 동작원리를 설명하기 위한 도면이다.FIG. 3 is a graph showing the structure of the boost converter according to an embodiment of the present invention and the efficiency improving circuit that can be connected thereto, and the operation principle when a battery voltage VBAT having a voltage higher than 4.4 V is applied to the boost converter Fig.

도 3에 따른 부스트 컨버터에는 도 1에 제시된 종래의 부스트 컨버터의 PMOS(120)에 상기 '효율향상회로(20)'가 선택적으로 부가될 수 있다. 도 3을 참조하여 설명하면, 상기 효율향상회로(20)는 제1 다이오드(21) 및 제2 다이오드(22)를 포함할 수 있다. 이때, 상기 제1 다이오드(21)의 양극 단자에는 상기 부스트 컨버터(10)의 출력전압((VOUT)이 인가되고, 상기 제2 다이오드(22)의 양극 단자에는 상기 입력전압(VBAT)이 인가되고, 상기 제1 다이오드(21)의 음극 단자와 상기 제2 다이오드(22)의 음극 단자는 서로 연결되어 있을 수 있다. 이때, 상기 제1 다이오드(21) 및 상기 제2 다이오드(22)의 음극단자의 전압을 '차단전압'이라고 지칭할 수 있다.The 'efficiency improvement circuit 20' may be selectively added to the PMOS 120 of the conventional boost converter shown in FIG. 1 as the boost converter according to FIG. Referring to FIG. 3, the efficiency improvement circuit 20 may include a first diode 21 and a second diode 22. At this time, the output voltage VOUT of the boost converter 10 is applied to the positive terminal of the first diode 21 and the input voltage VBAT is applied to the positive terminal of the second diode 22 The negative terminal of the first diode 21 and the negative terminal of the second diode 22 may be connected to each other. Quot; breakdown voltage &quot;.

이때, 상기 제1 다이오드(21) 및 상기 제2 다이오드(22)의 음극단자는 상기 PMOS의 제1 Iso_ring 단자(121), 상기 PMOS의 백게이트 단자(122), 및 상기 PMOS의 제2 Iso_ring 단자(125)에 연결되어 있을 수 있다. 상기 차단전압에 의해 PMOS 바디 다이오드(PMOS 기생 다이오드)의 동작을 차단할 수 있다. At this time, the negative terminal of the first diode 21 and the second diode 22 is connected to the first Iso_ring terminal 121 of the PMOS, the back gate terminal 122 of the PMOS, and the second Iso_ring terminal of the PMOS, (Not shown). The operation of the PMOS body diode (PMOS parasitic diode) can be shut off by the cut-off voltage.

상기 PMOS(120)의 소스(드레인)(123) 단자는 공통노드(LX1)에 연결되고, 상기 PMOS(120)의 드레인(소스) 단자(124)는 출력전압(ELVDD)을 제공할 수 있다. The source (drain) terminal 123 of the PMOS 120 is connected to the common node LX1 and the drain (source) terminal 124 of the PMOS 120 can provide the output voltage ELVDD.

도 3의 NMOS(110)의 제1 Iso_ring 단자(111) 및 제2 Iso_ring 단자(115)는 배터리 전압(VBAT)을 제공받도록 되어 있다. 그리고 NMOS(110)의 백게이트 단자(112) 및 소스 단자(113)는 기준전위(PGND)에 연결된다. 그리고 NMOS(110)의 드레인 단자(114)는 공통노드(LX1)에 연결될 수 있다. The first Iso_ring terminal 111 and the second Iso_ring terminal 115 of the NMOS 110 of FIG. 3 are adapted to receive the battery voltage VBAT. The back gate terminal 112 and the source terminal 113 of the NMOS 110 are connected to the reference potential PGND. And the drain terminal 114 of the NMOS 110 may be connected to the common node LX1.

인덕터(11)의 일 단자는 배터리 전압(VBAT)을 제공받도록 되어 있고, 상기 인덕터(11)의 타 단자는 상기 공통노드(LX1)에 연결될 수 있다. One terminal of the inductor 11 is adapted to receive the battery voltage VBAT and the other terminal of the inductor 11 can be connected to the common node LX1.

본 발명의 일 실시예에 따른 부스트 컨버터(10)는 복수 개의 모드로 동작할 수 있다. 이때, 도 3은 배터리전압(VBAT)이 4.4V 이상인 경우에 동작하는 제1모드에서의 동작원리를 나타낸 것이다. 이하, 본 명세서에서 상기 제1모드는 STS(self triggering switch) 모드라고 지칭될 수 있다. The boost converter 10 according to an embodiment of the present invention may operate in a plurality of modes. 3 shows the operation principle in the first mode when the battery voltage VBAT is 4.4 V or more. Hereinafter, the first mode may be referred to as a self triggering switch (STS) mode.

상기 STS 모드가 유지되는 동안, 상기 PMOS(120)의 게이트에는 언제나 높은 게이트오프전압(ex: 4.6V)가 인가되어 상기 PMOS(120)가 오프상태를 유지하도록 할 수 있다. While the STS mode is maintained, a high gate off voltage (ex: 4.6 V) is always applied to the gate of the PMOS 120 to maintain the PMOS 120 in an off state.

이때, NMOS(110)를 온 상태에서 오프 상태로 전환하면, 전류는 NMOS(110)를 통해 흐를 수 없다. 그리고 PMOS(120)의 게이트는 PMOS(120)가 오프상태를 유지하도록 하기 위한 높은 게이트오프전압(ex: 4.6V)가 제공되고 있기 때문에 상기 PMOS(120)는 초기에는 오프 상태를 갖는다. 따라서 공통노드(LX1)의 전압(VLX1)은 계속 상승하게 된다. 이때, 상기 전압(VLX1)이 상기 PMOS(120)의 게이트에 제공되는 게이트전압인 4.6V에 상기 PMOS(120)의 임계전압인 VTH.PMOS(120)를 더한 값보다 커질 수 있다. 이때, PMOS(120)는 스스로 트리거링되어(self triggered), 전류가 PMOS(120)의 소스와 드레인 사이를 통과하여 흐를 수 있고, 이때 출력전압(ELVDD)는 약 4.6V를 갖게 된다.At this time, when the NMOS 110 is switched from the ON state to the OFF state, the current can not flow through the NMOS 110. [ Since the gate of the PMOS 120 is provided with a high gate off voltage (ex: 4.6V) for keeping the PMOS 120 in the off state, the PMOS 120 initially has an off state. Therefore, the voltage VLX1 of the common node LX1 continues to rise. At this time, the voltage VLX1 may be larger than a gate voltage of 4.6 V provided to the gate of the PMOS 120 plus a VTH.PMOS 120, which is a threshold voltage of the PMOS 120. [ At this time, the PMOS 120 is self-triggered and a current can flow between the source and the drain of the PMOS 120 and the output voltage ELVDD becomes about 4.6V.

도 4는 본 발명의 일 실시예에 따른 부스트 컨버터가 제공하는 두 개의 동작모드 사이를 전환하는 기술을 설명하기 위한 것이다.4 is a diagram for explaining a technique for switching between two operation modes provided by the boost converter according to an embodiment of the present invention.

도 4에서 설명하는 모드 간 전환기술은, 도 2에서 제시한 상기 효율향상회로(20)가 부가된 부스트 컨버터(10), 또는 상기 효율향상회로가 부가되지 않은 부스트 컨버터(20)를 이용하여 구현할 수 있다.The mode switching technique described with reference to FIG. 4 can be implemented by using the boost converter 10 to which the efficiency improving circuit 20 shown in FIG. 2 is added or the boost converter 20 to which the efficiency improving circuit is not added .

본 발명의 일 실시예에 따른 부스트 컨버터(20)는 도 3에서 설명한 STS 모드 및 이하 서술하는 SS(Synchronous Switch) 모드로 선택적으로 동작될 수 있다. 상기 STS 모드는 상기 SS 모드에 맞대응하는 개념으로서 Asynchronous Switch Mode라고 지칭될 수도 있다.The boost converter 20 according to an embodiment of the present invention can be selectively operated in the STS mode described in FIG. 3 and the SS (Synchronous Switch) mode described below. The STS mode may be referred to as Asynchronous Switch Mode as a concept corresponding to the SS mode.

이때 상기 STS 모드는 PMOS(120)의 게이트에는 PMOS(120)가 언제나 오프상태가 되도록 하는 높은 게이트오프전압(ex: 4.6V)을 제공하면서, NMOS(110)는 온/오프를 반복적으로 주기적으로 전환하도록 하는 모드를 지칭한다. At this time, in the STS mode, the gate of the PMOS 120 provides a high gate off voltage (ex: 4.6 V), which causes the PMOS 120 to be always off, while the NMOS 110 repeatedly turns on / Quot; mode &quot;

그리고 상기 SS 모드는 PMOS(120)와 NMOS(110)가 서로 상보적으로 온/오프를 주기적으로 반복하는 모드를 지칭한다.The SS mode refers to a mode in which the PMOS 120 and the NMOS 110 periodically and repeatedly turn on / off complementarily with each other.

본 발명의 일 실시예에 따른 부스트 컨버터(10)는, 배터리전압(VBAT)을 감지하여, 배터리전압(VBAT)이 4.4V보다 클 때에는 상기 STS 모드로 동작하고, 배터리전압(VBAT)이 4.4V와 같거나 4.4V보다 작을 때에는 상기 SS 모드로 동작하도록, 그 동작모드를 배터리전압(VBAT)에 따라 전환하도록 되어 있다. 따라서 본 발명의 일 실시예에 따른 부스트 컨버터(10)에는, 배터리전압(VBAT)을 감지하여 그 결과에 따라 상기 부스트 컨버터(10)가 상기 STS 모드와 상기 SS 모드를 전환하도록 하는 '모드 제어부(30)'가 연결될 수 있다. 상기 모드 제어부(30)와 상기 부스트 컨버터(10)가 결합된 장치를 본 발명의 일 실시예에 따른 'DC-DC 부스트 컨버터(1)'라고 지칭할 수도 있다. DC-DC 부스트 컨버터(1)에는 상기 효율향상회로(20)가 포함될 수도 있고 포함되지 않을 수도 있다.The boost converter 10 according to an embodiment of the present invention detects the battery voltage VBAT and operates in the STS mode when the battery voltage VBAT is greater than 4.4 V and the battery voltage VBAT is 4.4 V , Or operates in the SS mode when it is smaller than 4.4 V, and the operation mode is switched according to the battery voltage VBAT. Therefore, the boost converter 10 according to an embodiment of the present invention includes a mode control unit (not shown) for sensing the battery voltage VBAT and switching the boost converter 10 between the STS mode and the SS mode 30) can be connected. The apparatus in which the mode controller 30 and the boost converter 10 are combined may be referred to as a DC-DC boost converter 1 according to an embodiment of the present invention. The DC-DC boost converter 1 may or may not include the efficiency improvement circuit 20. [

상기 SS 모드로 동작할 때에는, 상기 부스트 컨버터(10)가, 배터리전압(VBAT)이 낮을 때에도 필요한 출력전압(VOUT)을 제공하는 고효율의 장점을 갖는다. 상기 STS 모드로 동작할 때에는, 상기 부스트 컨버터(10)가, 배터리전압(VBAT)이 너무 높을 때에도 미리 설계된 출력전압(VOUT)을 제공함으로써 상기 출력전압(VOUT)을 제공받는 장치가 신뢰성 있게 동작하도록 하는 효과가 있다.When operating in the SS mode, the boost converter 10 has an advantage of high efficiency in providing the necessary output voltage VOUT even when the battery voltage VBAT is low. When operating in the STS mode, the boost converter 10 provides a pre-designed output voltage VOUT even when the battery voltage VBAT is too high so that the device receiving the output voltage VOUT operates reliably .

본 발명의 다른 실시예에 따르면, 상기 부스트 컨버터(10)의 모드 전환을 위하여, 상기 STS 모드와 상기 SS 모드 간의 전환을 위해 히스테리시스 특성을 부여할 수 있다. 즉, 상기 모드 제어부(30)는, 배터리전압(VBAT)이 예컨대 4.45V 보다 커지는 순간, PMOS(120)가 오프 상태를 유지하도록 하는 게이트 전압(ex:4.6V)을 상기 PMOS(120)의 게이트 단자에 인가함으로써, 상기 STS 모드로 동작하도록 할 수 있다. 그 후, 상기 모드 제어부(30)는, 상기 배터리전압(VBAT)이 예컨대 4.35V 보다 낮아지는 순간, PMOS(120)의 게이트에 인가되는 전압이 NMOS(110)의 게이트에 인가되는 펄스트레인과 상보적인 값을 갖는 펄스트레인 형태를 갖도록 함으로써 상기 SS 모드로 전환할 수 있다. 이와 같이 STS 모드의 진입 및 진출에 히스테리시스를 부여함으로써 모드 변환 시의 동작 안정성을 높일 수 있다.According to another embodiment of the present invention, in order to switch the mode of the boost converter 10, a hysteresis characteristic may be given for switching between the STS mode and the SS mode. That is, the mode control unit 30 outputs a gate voltage (ex: 4.6V) for maintaining the PMOS 120 in an off state to the gate of the PMOS 120 at an instant when the battery voltage VBAT becomes greater than, Terminal to operate in the STS mode. Thereafter, the mode control unit 30 controls the voltage applied to the gate of the PMOS 120 to be lower than the voltage applied to the gate of the NMOS 110 at a moment when the battery voltage VBAT becomes lower than 4.35 V, So that it can be switched to the SS mode. In this way, hysteresis is given to the entry and exit of the STS mode, so that the operation stability at the time of mode conversion can be enhanced.

도 2 및 도 3에 나타낸 부스트 컨버터(10)에는 상술한 효율향상회로가 생략될 수도 있다. 그러나 상기 효율향상회로(20)가 상기 부스트 컨버터(10)에 포함된 경우에는, PMOS(120)의 바디로부터 PMOS(120)의 기생 다이오드로 전류가 흐르지 않게 되며, 이로써 STS 모드에서의 효율이 향상되는 효과가 있다.In the boost converter 10 shown in Figs. 2 and 3, the above-described efficiency improvement circuit may be omitted. However, when the efficiency improving circuit 20 is included in the boost converter 10, current does not flow from the body of the PMOS 120 to the parasitic diode of the PMOS 120, thereby improving the efficiency in the STS mode .

본 발명의 일 실시예와 같이 STS 모드로 동작하는 부스트 컨버터(10)는, 배터리 전압(VBAT)이 4.4V보다 큰 값을 갖는 경우에도 정상동작을 수행한다. 따라서 상기 STS 모드로 동작하는 부스트 컨버터(10)의 출력전압을 AMOLED의 패널에 제공하는 경우 상기 AMOLED 패널의 디스플레이 품질이 보장될 수 있다.The boost converter 10 operating in the STS mode performs a normal operation even when the battery voltage VBAT has a value larger than 4.4 V as in the embodiment of the present invention. Therefore, when the output voltage of the boost converter 10 operating in the STS mode is provided to the panel of the AMOLED, the display quality of the AMOLED panel can be assured.

본 발명의 일 실시예에 따른 상기 STS 모드는 정류(rectifier) 소자로 다이오드를 사용하는 비동기 타입(asynchronous type)으로 동작하는 것처럼 보이지만, 철저히 바디 다이오드의 동작을 차단하고, 공통노드(LX1)에서의 전압 상승 성질을 이용하여 PMOS(120) 채널을 통해 전류를 전달한다. 따라서 본 발명의 일 실시예에 따른 STS 모드에 따른 동작 시 다이오드 모드에 따른 동작 시와 비교하여, STD 모드에서의 효율이 더 높다.The STS mode according to an embodiment of the present invention seems to operate as an asynchronous type using a diode as a rectifier element, but the operation of the body diode is strictly blocked, And current is delivered through the PMOS 120 channel using the voltage raising property. Therefore, the efficiency in the STD mode is higher than that in the operation according to the diode mode according to the STS mode according to an embodiment of the present invention.

도 5는 도 4에 설명한 본 발명의 일 실시예에 따른 모드 전환에 따른 출력전압을 시뮬레이션 한 결과를 나타낸다. 가로축은 배터리전압(VBAT)의 값을 나타낸 것이고, 세로축은 출력전압(VOUT)의 값을 나타낸 것이다. 도 5에 나타낸 것과 같이 배터리전압이 상대적으로 낮을 때에는 SS 모드로 동작하고, 배터리전압이 상대적으로 높을 때에는 STS 모드로 동작하도록 시뮬레이션 하였다. 이때, 출력전압(VOUT)이 모든 배터리전압(VBAT)에 대하여 일정하게 유지됨으로써 출력전압(VOUT)이 좋은 라인 레귤레이션 특성을 갖는다는 점을 이해할 수 있다. 도 5에 나타낸 그래프에 따르면, SS 모드와 STS 모드 전환에 따른 출력전압의 차이값은 2mV 이내로 나타났다. STS 모드에서의 출력전압이 SS 모드에서의 출력전압보다 더 낮다.FIG. 5 shows a simulation result of the output voltage according to the mode switching according to the embodiment of the present invention shown in FIG. The abscissa represents the value of the battery voltage VBAT, and the ordinate represents the value of the output voltage VOUT. As shown in FIG. 5, the battery is operated in the SS mode when the battery voltage is relatively low, and is operated in the STS mode when the battery voltage is relatively high. At this time, it can be understood that the output voltage VOUT is kept constant with respect to all the battery voltage VBAT, so that the output voltage VOUT has a good line regulation characteristic. According to the graph shown in FIG. 5, the difference value of the output voltage according to the switching between the SS mode and the STS mode is within 2 mV. The output voltage in the STS mode is lower than the output voltage in the SS mode.

도 6은 본 발명의 일 실시예에 따른 부스트 컨버터가 STS 모드로 동작할 경우의 효율을 시뮬레이션 한 결과를 나타내는 그래프이다. 가로축은 출력전압(VOUT)을 제공하는 단자인 출력단자로부터의 전류(Iout)의 크기를 나타내고, 세로축은 효율을 나타낸다. 도 6에는 입력전압(VIN)을 다양하게 변화시켰을 때에 결과를 나타낸 것인데, 입력전압(VIN)이 높아질수록 그 효율이 조금 감소하는 경향을 확인할 수 있다. 그러나 STS 모드에서의 최대효율은 적어도 84% 이상임을 알 수 있다.6 is a graph illustrating a simulation result of efficiency of the boost converter operating in the STS mode according to an embodiment of the present invention. The abscissa represents the magnitude of the current Iout from the output terminal which provides the output voltage VOUT, and the ordinate represents the efficiency. FIG. 6 shows the results when the input voltage VIN is variously changed. As the input voltage VIN increases, the efficiency decreases slightly. However, it can be seen that the maximum efficiency in the STS mode is at least 84%.

본 명세서에서 상기 STS 모드는 제1모드로 지칭하고 상기 SS 모드는 제2모드로 지칭할 수 있다.Herein, the STS mode may be referred to as a first mode and the SS mode may be referred to as a second mode.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the essential characteristics thereof. The contents of each claim in the claims may be combined with other claims without departing from the scope of the claims.

Claims (9)

NMOS와 PMOS를 포함하는 부스트 컨버터; 및
상기 부스트 컨버터에 입력되는 입력전압(VBAT)을 감지하여 상기 감지된 입력전압에 따라 상기 부스트 컨버터를 제1모드 또는 제2모드로 변환하는 모드 제어부;
를 포함하며,
상기 제1모드는, 상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압이 항상 게이트오프전압을 갖도록 제어하는 모드이며,
상기 제2모드는, 상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압도 온오프 상태를 전환하도록 제어하는 모드인,
DC-DC 부스트 컨버터.A boost converter including an NMOS and a PMOS; And
A mode controller for sensing an input voltage VBAT input to the boost converter and converting the boost converter to a first mode or a second mode according to the sensed input voltage;
/ RTI &gt;
The first mode is a mode for controlling the gate voltage of the PMOS to always have a gate-off voltage while the NMOS is periodically switched on and off,
Wherein the second mode is a mode for controlling the gate voltage of the PMOS to be switched on and off while the NMOS is periodically switched on and off,
DC-DC boost converter. 제1항에 있어서,
상기 입력전압이 미리 결정된 값보다 클 때에는, 상기 부스트 컨버터가 상기 제1모드로 동작하고,
상기 입력전압이 상기 미리 결정된 값과 같거나 또는 상기 미리 결정된 값보다 작은 때에는, 상기 부스트 컨버터가 상기 제2모드로 동작하도록 되어 있는,
DC-DC 부스트 컨버터. The method according to claim 1,
When the input voltage is greater than a predetermined value, the boost converter operates in the first mode,
The boost converter is adapted to operate in the second mode when the input voltage is equal to or less than the predetermined value,
DC-DC boost converter. 제1항에 있어서, 상기 제1모드와 상기 제2모드 간의 전환은 상기 입력전환에 따른 히스테리시스 특징을 갖는, DC-DC 부스트 컨버터.The DC-DC boost converter of claim 1, wherein the switching between the first mode and the second mode has a hysteresis characteristic according to the input switching. 제1항에 있어서,
상기 입력전압이 미리 결정된 제1값보다 커지는 순간에, 상기 부스트 컨버터가 상기 제2모드로부터 상기 제1모드로 전환하도록 되어 있고, 그 후,
상기 입력전압이 상기 미리 결정된 제1값보다 작은 미리 결정된 제2값보다 작아지는 순간에, 상기 부스트 컨버터가 상기 제1모드로부터 상기 제2모드로 전환하도록 되어 있는,
DC-DC 부스트 컨버터.The method according to claim 1,
The boost converter is adapted to switch from the second mode to the first mode at an instant when the input voltage becomes greater than a predetermined first value,
Wherein the boost converter is adapted to switch from the first mode to the second mode at a moment when the input voltage becomes smaller than a predetermined second value that is smaller than the predetermined first value,
DC-DC boost converter. 제1항에 있어서,
상기 부스트 컨버터에는 효율향상회로가 연결되어 있으며,
상기 효율향상회로는,
제1 다이오드; 및
제2 다이오드;
를 포함하며,
상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고,
상기 제2 다이오드의 양극 단자에는 상기 입력전압이 인가되고,
상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있으며,
상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자, 상기 PMOS의 백게이트 단자, 및 상기 PMOS의 제2 Iso_ring 단자에 연결되어 있는,
DC-DC 부스트 컨버터.The method according to claim 1,
An efficiency improvement circuit is connected to the boost converter,
Wherein the efficiency-
A first diode; And
A second diode;
/ RTI &gt;
An output voltage of the boost converter is applied to a positive terminal of the first diode,
The input voltage is applied to the positive terminal of the second diode,
The negative terminal of the first diode and the negative terminal of the second diode are connected to each other,
Wherein the negative terminal of the first diode and the second diode is connected to a first Iso_ring terminal of the PMOS, a back gate terminal of the PMOS, and a second Iso_ring terminal of the PMOS,
DC-DC boost converter. NMOS와 PMOS를 포함하는 부스트 컨버터를 포함하며,
상기 NMOS가 주기적으로 온오프 상태를 전환하는 동안 상기 PMOS의 게이트 전압이 항상 게이트오프전압을 갖도록 제어되는 것을 특징으로 하는,
DC-DC 부스트 컨버터.And a boost converter including an NMOS and a PMOS,
And the gate voltage of the PMOS is always controlled to have a gate-off voltage while the NMOS is periodically switched on and off.
DC-DC boost converter. 제6항에 있어서,
인덕터(11)를 더 포함하며,
상기 인덕터의 일 단자에는 상기 부스트 컨버터에 입력되는 입력전압이 인가되고,
상기 인덕터의 타 단자는 상기 NMOS의 드레인에 연결되어 있으며,
상기 NMOS의 소스는 기준전위에 연결되어 있으며,
상기 NMOS의 드레인은 상기 PMOS의 제1단자에 연결되어 있고,
상기 PMOS의 제2단자는 상기 부스트 컨버터의 출력단자인,
DC-DC 부스트 컨버터.The method according to claim 6,
Further comprising an inductor (11)
An input voltage input to the boost converter is applied to one terminal of the inductor,
The other terminal of the inductor is connected to the drain of the NMOS,
A source of the NMOS is connected to a reference potential,
A drain of the NMOS is connected to a first terminal of the PMOS,
And the second terminal of the PMOS is an output terminal of the boost converter,
DC-DC boost converter. 제6항에 있어서,
상기 부스트 컨버터(10)에는 효율향상회로(20)가 연결되어 있으며,
상기 효율향상회로(20)는,
제1 다이오드(21); 및
제2 다이오드(22);
를 포함하며,
상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고,
상기 제2 다이오드의 양극 단자에는 상기 입력전압이 인가되고,
상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있으며,
상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자(121), 상기 PMOS의 백게이트 단자(122), 및 상기 PMOS의 제2 Iso_ring 단자(125)에 연결되어 있는,
DC-DC 부스트 컨버터.The method according to claim 6,
An efficiency improvement circuit 20 is connected to the boost converter 10,
The efficiency improving circuit (20)
A first diode (21); And
A second diode (22);
/ RTI &gt;
An output voltage of the boost converter is applied to a positive terminal of the first diode,
The input voltage is applied to the positive terminal of the second diode,
The negative terminal of the first diode and the negative terminal of the second diode are connected to each other,
The negative terminal of the first diode and the second diode is connected to the first Iso_ring terminal 121 of the PMOS, the back gate terminal 122 of the PMOS, and the second Iso_ring terminal 125 of the PMOS.
DC-DC boost converter. NMOS와 PMOS를 포함하는 부스트 컨버터 및 상기 부스트 컨버터에 연결된 효율향상회로를 포함하며,
상기 효율향상회로는 제1 다이오드 및 제2 다이오드를 포함하며,
상기 제1 다이오드의 양극 단자에는 상기 부스트 컨버터의 출력전압이 인가되고,
상기 제2 다이오드의 양극 단자에는 상기 부스트 컨버터의 입력전압이 인가되고,
상기 제1 다이오드의 음극 단자와 상기 제2 다이오드의 음극 단자는 서로 연결되어 있으며,
상기 제1 다이오드 및 상기 제2 다이오드의 음극단자는 상기 PMOS의 제1 Iso_ring 단자, 상기 PMOS의 백게이트 단자, 및 상기 PMOS의 제2 Iso_ring 단자에 연결되어 있는,
DC-DC 부스트 컨버터.

A boost converter including an NMOS and a PMOS, and an efficiency enhancement circuit coupled to the boost converter,
Wherein the efficiency enhancement circuit includes a first diode and a second diode,
An output voltage of the boost converter is applied to a positive terminal of the first diode,
An input voltage of the boost converter is applied to a positive terminal of the second diode,
The negative terminal of the first diode and the negative terminal of the second diode are connected to each other,
Wherein the negative terminal of the first diode and the second diode is connected to a first Iso_ring terminal of the PMOS, a back gate terminal of the PMOS, and a second Iso_ring terminal of the PMOS,
DC-DC boost converter.

KR1020160158627A 2016-11-25 2016-11-25 DC-DC converter having stable output characteristic over wide range of input voltage KR101879653B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160158627A KR101879653B1 (en) 2016-11-25 2016-11-25 DC-DC converter having stable output characteristic over wide range of input voltage
PCT/KR2016/014570 WO2018079929A1 (en) 2016-11-25 2016-12-13 Dc-dc converter having stable output properties over wide range of input voltages and having device dealing with change in input voltage
CN201680042032.5A CN108475984B (en) 2016-11-25 2016-12-13 DC-DC converter
CN201810281754.7A CN109378969A (en) 2016-11-25 2016-12-13 The DC-DC converter of the device of variation with reply input voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160158627A KR101879653B1 (en) 2016-11-25 2016-11-25 DC-DC converter having stable output characteristic over wide range of input voltage

Publications (2)

Publication Number Publication Date
KR20180059268A true KR20180059268A (en) 2018-06-04
KR101879653B1 KR101879653B1 (en) 2018-07-19

Family

ID=62627950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160158627A KR101879653B1 (en) 2016-11-25 2016-11-25 DC-DC converter having stable output characteristic over wide range of input voltage

Country Status (1)

Country Link
KR (1) KR101879653B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341957A (en) * 1999-05-26 2000-12-08 Sony Corp Power supply unit
JP2006149128A (en) * 2004-11-22 2006-06-08 Funai Electric Co Ltd Switching regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341957A (en) * 1999-05-26 2000-12-08 Sony Corp Power supply unit
JP2006149128A (en) * 2004-11-22 2006-06-08 Funai Electric Co Ltd Switching regulator

Also Published As

Publication number Publication date
KR101879653B1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US8508963B2 (en) Step-down switching regulator capable of providing high-speed response with compact structure
US7928715B2 (en) Switching regulator
US9385600B2 (en) Low-loss step-up and step-down voltage converter
US8957658B2 (en) Switching power-supply device
JP4777920B2 (en) Charge / discharge control circuit and rechargeable power supply device
US9077198B2 (en) Battery charging method and circuit
US8754617B2 (en) Reverse shunt regulator
JP4785410B2 (en) Electronic device having a booster circuit
US9608522B2 (en) High efficiency boost converter
CN108306489B (en) Drive circuit, control circuit and drive method of buck-boost switching converter
US20110089925A1 (en) Switching regulator
JP2017147787A (en) Multi-output dc-dc converter
US8384356B2 (en) Self contained power source
US8547078B2 (en) Methods for light load efficiency improvement of a buck boost voltage regulator
CN108475984B (en) DC-DC converter
US10686377B1 (en) Start-up method and apparatus for boost converters
CN114003084B (en) High-precision low-temperature-drift circuit structure
US7898227B2 (en) Non-synchronous boost converter including low-voltage device for load disconnection
JP2011067038A (en) Charge pump
KR20140094857A (en) Battery charger and method of operating the same
JP4352319B2 (en) Power supply device
JP2007189771A (en) Power unit
EP4175176A2 (en) Method to maintain synchronous rectification at light loads
KR101879653B1 (en) DC-DC converter having stable output characteristic over wide range of input voltage
US20130162234A1 (en) Buck regulation of a boost regulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)